JP4910336B2 - Adhesive sheet laminating method and semiconductor device manufacturing method - Google Patents

Adhesive sheet laminating method and semiconductor device manufacturing method Download PDF

Info

Publication number
JP4910336B2
JP4910336B2 JP2005252497A JP2005252497A JP4910336B2 JP 4910336 B2 JP4910336 B2 JP 4910336B2 JP 2005252497 A JP2005252497 A JP 2005252497A JP 2005252497 A JP2005252497 A JP 2005252497A JP 4910336 B2 JP4910336 B2 JP 4910336B2
Authority
JP
Japan
Prior art keywords
adhesive
adhesive sheet
wafer
semiconductor
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005252497A
Other languages
Japanese (ja)
Other versions
JP2007067233A (en
Inventor
公一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2005252497A priority Critical patent/JP4910336B2/en
Publication of JP2007067233A publication Critical patent/JP2007067233A/en
Application granted granted Critical
Publication of JP4910336B2 publication Critical patent/JP4910336B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Die Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a lamination method for an adhesive sheet that can inhibit creases and inclusion of bubbles from being generated when laminating an adhesive sheet even if it is a semiconductor wafer of 200&mu;m or less, and a method for manufacturing a semiconductor device using this lamination method. <P>SOLUTION: The lamination method for an adhesive sheet pastes the adhesive sheet, which laminates an adhesive layer 1 containing polyimide resin and a carrier film 2, onto a back side of a semiconductor wafer 11 with a thickness of 200 &mu;m or less such that the adhesive layer 1 gets in contact with it, wherein the carrier film 2 has a thickness of 50 &mu;m or more, thermal shrinkage percentage after being put in an environment of 150&deg;C for one hour is 2.5% or less, and on a surface opposite to the adhesive layer 1 of the carrier film 2, the adhesive sheet is pressure-bonded to the semiconductor wafer 11 by moving a pasting roller 16 in a surface direction of the carrier film 2 at a relative speed of 10 mm/sec or less. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、接着シートのラミネート方法及び半導体装置の製造方法に関する。   The present invention relates to an adhesive sheet laminating method and a semiconductor device manufacturing method.

従来、半導体素子と半導体素子搭載用の支持部材との接合に用いる接着剤層には銀ペーストが主に使用されている。一方、近年の半導体素子の小型化・高性能化に伴い、使用される支持部材にも小型化・細密化が要求されるようになってきている。さらに、例えば携帯機器等の小型化、高密度化の要求に答えるべく、内部に複数の半導体素子が積層された半導体装置が開発、量産されている。しかしながら、銀ペーストでは、はみ出しや半導体素子の傾きに起因するワイヤボンディング時における不具合の発生、接着剤層の膜厚の制御困難性、及び接着剤層のボイド発生等のため、上記要求に対処しきれなくなっている。   Conventionally, a silver paste is mainly used for an adhesive layer used for joining a semiconductor element and a support member for mounting the semiconductor element. On the other hand, with the recent miniaturization and high performance of semiconductor elements, the support members used are required to be small and fine. Furthermore, in order to meet the demands for miniaturization and higher density of portable devices, for example, semiconductor devices in which a plurality of semiconductor elements are stacked are being developed and mass-produced. However, with silver paste, the above requirements are addressed due to the occurrence of defects during wire bonding due to protrusions and inclination of semiconductor elements, difficulty in controlling the thickness of the adhesive layer, and generation of voids in the adhesive layer. I can't understand.

そのため、上記要求に対処すべく、近年、半導体素子と支持部材とを接続するための接着シート（例えば、ダイボンディングフィルム）が使用されるようになってきた。この接着シートは、例えば、（ａ）接着剤層のみからなる構成、（ｂ）基材と接着剤層とが順次積層された構成、又は、（ｃ）基材と接着剤層と少なくとも１層以上の保護層とが順次積層された構成等を有している。これらの接着シートは、半導体ウエハ裏面貼付け方式により半導体装置を製造する際に使用される。   Therefore, in order to cope with the above requirements, in recent years, an adhesive sheet (for example, a die bonding film) for connecting a semiconductor element and a support member has been used. This adhesive sheet has, for example, (a) a configuration composed only of an adhesive layer, (b) a configuration in which a base material and an adhesive layer are sequentially laminated, or (c) a base material, an adhesive layer and at least one layer. It has a configuration in which the above protective layers are sequentially laminated. These adhesive sheets are used when manufacturing a semiconductor device by a semiconductor wafer back surface sticking method.

半導体ウエハ裏面貼付け方式では、まず、キャリアフィルム上に接着剤を膜状に塗布乾燥し、離型フィルムを被せて接着シート（接着剤付きキャリアシート）を作成する。そして、離型フィルムを剥がした後、貼り付けローラーを用いて、半導体ウエハの回路面とは反対側の面（裏面）全体に、キャリアシート上の接着剤を圧着することにより熱転写して、接着剤付きウエハとする。次いで、接着剤付きウエハをダイシングフィルム上に貼り付けた後、ダイシング（分割切断）して接着剤付半導体素子を得る。さらに、この接着剤付き半導体素子を、接着剤層を介して支持部材に貼り付け、熱圧着により接合する。なお、支持部材上に複数の半導体素子を積層する場合には、別の接着剤層付き半導体素子を、支持部材に貼り付けられた半導体素子に接着剤層を介して貼り付け、熱圧着により接合する。こうして、支持部材上に複数の半導体素子を積層させる。   In the semiconductor wafer back surface pasting method, first, an adhesive is coated and dried on a carrier film in a film shape, and a release film is placed thereon to create an adhesive sheet (carrier sheet with adhesive). Then, after peeling off the release film, using an adhesive roller, the adhesive on the carrier sheet is thermally transferred and adhered to the entire surface (back surface) opposite to the circuit surface of the semiconductor wafer. A wafer with an agent is used. Next, after affixing the adhesive-attached wafer on the dicing film, dicing (divided cutting) is performed to obtain a semiconductor element with an adhesive. Furthermore, this semiconductor element with an adhesive is affixed to a support member via an adhesive layer and joined by thermocompression bonding. When a plurality of semiconductor elements are stacked on the support member, another semiconductor element with an adhesive layer is attached to the semiconductor element attached to the support member via the adhesive layer and bonded by thermocompression bonding. To do. Thus, a plurality of semiconductor elements are stacked on the support member.

上記の方法にて半導体素子を支持部材に貼り付けた後、必要に応じて、接着剤層を適宜熱硬化させ、加熱しながらワイヤボンディングにより半導体素子と支持部材とを電気的に接合する。さらに、半導体素子を覆うように、支持部材の一方の面又は両面を樹脂により封止し、樹脂を硬化させることにより半導体装置が得られる。   After the semiconductor element is attached to the support member by the above method, the adhesive layer is appropriately thermally cured as necessary, and the semiconductor element and the support member are electrically bonded by wire bonding while heating. Furthermore, the semiconductor device is obtained by sealing one surface or both surfaces of the support member with a resin so as to cover the semiconductor element and curing the resin.

ところで、上記接着シートとして、フィルム状単層接着剤を用いる半導体装置の製造方法が開示されている（例えば、特許文献１参照）。この方法は、ポリイミド系のフィルム単体を半導体ウエハにラミネートする。この方法によれば、貼り付け速度を速くすることができるため、作業性に優れ、貼り付け後のキャリアフィルム剥離工程が省略できるというメリットがある。
特開平１１−２１９９６２号公報 By the way, the manufacturing method of the semiconductor device which uses a film-form single layer adhesive as the said adhesive sheet is disclosed (for example, refer patent document 1). In this method, a single polyimide film is laminated on a semiconductor wafer. According to this method, since the attaching speed can be increased, there is an advantage that the workability is excellent and the carrier film peeling step after attaching can be omitted.
Japanese Patent Laid-Open No. 11-219962

しかしながら、上記特許文献１記載の半導体装置の製造方法によれば、接着剤を貼り付けローラーで熱転写する際、貼り付け後にフィルム状単層接着剤に皺が発生する場合がある。特に、半導体ウエハの厚み、及びフィルム状単層接着剤の厚みが２００μｍ以下では皴が発生する傾向が大きくなる。   However, according to the method for manufacturing a semiconductor device described in Patent Document 1, when the adhesive is thermally transferred by the attaching roller, wrinkles may occur in the film-like single layer adhesive after the attaching. In particular, when the thickness of the semiconductor wafer and the thickness of the film-like single-layer adhesive are 200 μm or less, the tendency to generate wrinkles increases.

また、上記皴の発生を抑制するためには、通常、貼り付けローラーの移動速度を速くすることが好ましいと考えられるが、この場合、半導体ウエハの厚みあるいはフィルム状単層接着剤の厚みが薄くなるほど接着剤と半導体ウエハとの界面に気泡を巻き込みやすくなる傾向にある。   In order to suppress the generation of wrinkles, it is usually considered preferable to increase the moving speed of the affixing roller. In this case, the thickness of the semiconductor wafer or the thickness of the film-like single layer adhesive is thin. As it is, bubbles tend to be easily caught in the interface between the adhesive and the semiconductor wafer.

そこで、本発明は上記実情に鑑みてなされたものであり、２００μｍ以下の半導体ウエハであっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制可能な接着シートのラミネート方法、及びそのラミネート方法を用いた半導体装置の製造方法を提供することを目的とする。   Therefore, the present invention has been made in view of the above situation, and even when a semiconductor wafer having a thickness of 200 μm or less is used, an adhesive sheet that can suppress the occurrence of wrinkles and bubble entrainment when laminating the adhesive sheet. It is an object of the present invention to provide a laminating method and a semiconductor device manufacturing method using the laminating method.

上記課題を解決するため、本発明の接着シートのラミネート方法（以下、単に「ラミネート方法」という。）は、ポリイミド樹脂を含有する接着剤層と、キャリアフィルムと、を積層してなる接着シートを、厚みが２００μｍ以下の半導体ウエハの裏面に接着剤層が接するように貼り付ける接着シートのラミネート方法であって、キャリアフィルムは、厚みが５０μｍ以上であり、１５０℃環境下で1時間放置した後の熱収縮率が２．５％未満であり、キャリアフィルムの接着剤層とは反対側の面上において、貼り付けローラーを１０ｍｍ／ｓｅｃ以下の相対速度でキャリアフィルムの面方向に移動させて、半導体ウエハに接着シートの圧着を行うことを特徴とする。なお、上記熱収縮率は、キャリアフィルムを１５０℃環境下で１時間放置する前後の体積変化から求められる。   In order to solve the above-mentioned problems, an adhesive sheet laminating method of the present invention (hereinafter simply referred to as “laminating method”) is an adhesive sheet obtained by laminating an adhesive layer containing a polyimide resin and a carrier film. A method of laminating an adhesive sheet to be adhered so that an adhesive layer is in contact with the back surface of a semiconductor wafer having a thickness of 200 μm or less, wherein the carrier film has a thickness of 50 μm or more and is left for 1 hour in an environment of 150 ° C. The heat shrinkage rate is less than 2.5% and on the surface opposite to the adhesive layer of the carrier film, the sticking roller is moved in the surface direction of the carrier film at a relative speed of 10 mm / sec or less, An adhesive sheet is pressure-bonded to a semiconductor wafer. In addition, the said heat shrinkage rate is calculated | required from the volume change before and behind leaving a carrier film in a 150 degreeC environment for 1 hour.

上記ラミネート方法において、接着シートは、ポリイミド樹脂を含有する接着剤層と、１５０℃環境下で1時間放置した場合の熱収縮率が２．５％未満であるキャリアフィルムとを積層し、一体化させたものである。この特定の材料から構成される２層構造の接着シートは、接着剤層が半導体ウエハに接するように、半導体ウエハの裏面に配置される。そして、接着シートのキャリアフィルム側から低速（１０ｍｍ／ｓｅｃ以下の速度）でキャリアフィルムの面方向に貼り付けローラーを移動させることにより、半導体ウエハに接着シートがラミネートされる。   In the above laminating method, the adhesive sheet is formed by laminating an adhesive layer containing a polyimide resin and a carrier film having a thermal shrinkage rate of less than 2.5% when left at 150 ° C. for 1 hour. It has been made. The adhesive sheet having a two-layer structure made of this specific material is disposed on the back surface of the semiconductor wafer so that the adhesive layer contacts the semiconductor wafer. Then, the adhesive sheet is laminated on the semiconductor wafer by moving the sticking roller in the surface direction of the carrier film at a low speed (speed of 10 mm / sec or less) from the carrier film side of the adhesive sheet.

上記ラミネート方法によれば、接着シートを特定の材料から構成される２層構造とし、かつ貼り付けローラーの移動速度を１０ｍｍ／ｓｅｃ以下とすることにより、厚み２００μｍ以下の半導体ウエハを用いた場合であっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制することができる。   According to the laminating method, when the adhesive sheet has a two-layer structure composed of a specific material and the moving speed of the attaching roller is 10 mm / sec or less, a semiconductor wafer having a thickness of 200 μm or less is used. Even if it exists, it can suppress that the wrinkle at the time of laminating | stacking an adhesive sheet and entrapment of a bubble generate | occur | produce.

また、上記接着剤層の厚みが１０μｍ以上であることが好ましい。この場合、貼り付け時の接着剤層の皺の発生をより抑制することができる。   Moreover, it is preferable that the thickness of the said adhesive bond layer is 10 micrometers or more. In this case, generation | occurrence | production of the wrinkle of the adhesive bond layer at the time of affixing can be suppressed more.

更に、上記キャリアフィルムがポリエチレンテレフタレート（ＰＥＴ）を含有するものであることが好ましい。この場合、高温時のキャリアフィルムの加熱収縮を小さくすることができるため、貼り付け時の接着剤層の皺の発生を一層抑制することができる。   Further, the carrier film preferably contains polyethylene terephthalate (PET). In this case, since heat shrinkage of the carrier film at high temperature can be reduced, generation of wrinkles in the adhesive layer at the time of attachment can be further suppressed.

上記ラミネート方法は、加熱しながら圧着を行うことが好ましい。この場合、半導体ウエハの損傷を抑制しつつ接着シートをラミネートでき、かつ半導体ウエハと接着シートとの密着性を強固にすることができる。   In the laminating method, it is preferable to perform pressure bonding while heating. In this case, the adhesive sheet can be laminated while suppressing damage to the semiconductor wafer, and the adhesion between the semiconductor wafer and the adhesive sheet can be strengthened.

なお、上記加熱する方法としては、半導体ウエハをテーブル上に載置し、テーブルの温度を１９５℃以下とすることが好ましい。この場合、半導体ウエハの損傷をより抑制しつつ接着シートをラミネートでき、かつ半導体ウエハと接着シートとの密着性をより強固にすることができる。   As the heating method, it is preferable to place a semiconductor wafer on a table and set the table temperature to 195 ° C. or lower. In this case, the adhesive sheet can be laminated while further preventing damage to the semiconductor wafer, and the adhesion between the semiconductor wafer and the adhesive sheet can be further strengthened.

また、貼り付けローラーの接着シートに対する加圧力が５〜１０Ｎ／ｃｍであることが好ましい。この場合、厚みが２００μｍ以下であっても、その半導体ウエハのダメージを抑制しつつラミネートできる。   Moreover, it is preferable that the applied pressure with respect to the adhesive sheet of a sticking roller is 5-10 N / cm. In this case, even if the thickness is 200 μm or less, lamination can be performed while suppressing damage to the semiconductor wafer.

更に、貼り付けローラーの硬さが６０〜７０であることが好ましい。この場合、厚みが２００μｍ以下であっても、その半導体ウエハのダメージを抑制しつつラミネートできる。なお、ローラーの硬さは、ＪＩＳ Ｋ ６２５３に準じて測定される。 Furthermore, it is preferable that the sticking roller has a hardness of 60 to 70. In this case, even if the thickness is 200 μm or less, lamination can be performed while suppressing damage to the semiconductor wafer. In addition, the hardness of the roller is measured according to JIS K 6253.

上記ラミネート方法において、半導体ウエハが吸着孔を有するテーブル上に載置されており、半導体ウエハの表面を吸着孔で吸着しながら、圧着を行うことが好ましい。この場合、半導体ウエハがテーブル上に確実に固定されることから、より確実に、接着シートをラミネートする際の皴及び気泡の巻き込みを抑制することができる。   In the laminating method, it is preferable that the semiconductor wafer is placed on a table having suction holes, and the pressure bonding is performed while the surface of the semiconductor wafer is sucked by the suction holes. In this case, since the semiconductor wafer is securely fixed on the table, it is possible to more reliably suppress wrinkles and bubble entrainment when laminating the adhesive sheet.

このとき、上記テーブルを固定した状態で貼り付けローラーを移動させることが好ましい。この場合、接着シートが貼り付けローラーに確実に固定されるため、接着シートをラミネートする際の皺及び気泡の巻き込みが発生することを抑制することができる。   At this time, it is preferable to move the affixing roller while the table is fixed. In this case, since the adhesive sheet is securely fixed to the affixing roller, it is possible to suppress the occurrence of wrinkles and bubble entrainment when the adhesive sheet is laminated.

本発明の半導体装置の製造方法は、上述したラミネート方法により、半導体ウエハに接着剤層及びキャリアフィルムが積層された接着シートの圧着を行い、接着シート付きウエハを得るラミネート工程と、接着シート付きウエハからキャリアフィルムを剥離させ、接着剤付きウエハを得る剥離工程と、接着剤付きウエハの接着剤層上にダイシングテープを貼り付け、ダイシングテープ付きウエハを得る貼り付け工程と、ダイシングテープ付きウエハをダイシングし、所定の大きさの接着剤付き半導体素子を得るダイシング工程と、接着剤付き半導体素子からダイシングテープを剥離し、接着剤層を介して半導体素子搭載用の支持部材に接着する接着工程と、を含むことを特徴とする。   The method for manufacturing a semiconductor device of the present invention includes a laminating process for obtaining a wafer with an adhesive sheet by pressure-bonding an adhesive sheet in which an adhesive layer and a carrier film are laminated on a semiconductor wafer, and a wafer with an adhesive sheet. The carrier film is peeled off to obtain a wafer with an adhesive, the dicing tape is attached on the adhesive layer of the wafer with the adhesive, and the wafer is attached with a dicing tape, and the wafer with the dicing tape is diced. Then, a dicing step for obtaining a semiconductor element with an adhesive of a predetermined size, an adhesive step for peeling the dicing tape from the adhesive-attached semiconductor element, and adhering it to a support member for mounting the semiconductor element via an adhesive layer, It is characterized by including.

上記半導体装置の製造方法は、上述したラミネート方法を含むため、２００μｍ以下の半導体ウエハであっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制できる。また、得られる半導体装置は、半導体ウエハのダイシング時に接着剤付き半導体素子が飛散する、いわゆるチップとびや、接着剤付き半導体素子から接着剤層がはがれるという事態が発生するのを回避でき、取り扱いに優れる半導体装置を製造することができる。   Since the manufacturing method of the semiconductor device includes the laminating method described above, even when the semiconductor wafer has a thickness of 200 μm or less, generation of wrinkles and bubble entrainment when the adhesive sheet is laminated can be suppressed. In addition, the obtained semiconductor device can avoid the occurrence of a situation in which the semiconductor element with the adhesive scatters when the semiconductor wafer is diced, so-called chip jumping, or the adhesive layer is peeled off from the semiconductor element with the adhesive. An excellent semiconductor device can be manufactured.

本発明によれば、２００μｍ以下の半導体ウエハであっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制可能なラミネート方法、及びそのラミネート方法を用いた半導体装置の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, even if it is a semiconductor wafer of 200 micrometers or less, the laminating method which can suppress generation | occurrence | production of the wrinkles at the time of laminating an adhesive sheet, and bubble entrainment, and the semiconductor device using the laminating method A manufacturing method can be provided.

以下、図面を参照しながら本発明の好適な実施形態について説明する。なお、以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. In the following description, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.

本発明は、接着シートを、厚みが２００μｍ以下の半導体ウエハの裏面に貼り付けるラミネート方法である。本発明のラミネート方法においては、まず、接着シートと、半導体ウエハとを準備する。   The present invention is a laminating method in which an adhesive sheet is attached to the back surface of a semiconductor wafer having a thickness of 200 μm or less. In the laminating method of the present invention, first, an adhesive sheet and a semiconductor wafer are prepared.

＜接着シート＞
図１は、第１実施形態に係る接着シートを示す模式断面図である。図１に示すように、本実施形態の接着シート１０は、接着剤層１と、キャリアフィルム２とが積層された構成を有している。この接着剤層１によって、後述するように、半導体素子が半導体搭載用の支持部材上に接着される。より具体的には、接着シート１０は、例えば半導体チップを配線付き基材上に搭載するためのダイボンディングシートとして用いられる。 <Adhesive sheet>
FIG. 1 is a schematic cross-sectional view showing an adhesive sheet according to the first embodiment. As shown in FIG. 1, the adhesive sheet 10 of the present embodiment has a configuration in which an adhesive layer 1 and a carrier film 2 are laminated. As will be described later, the adhesive layer 1 bonds the semiconductor element onto a semiconductor mounting support member. More specifically, the adhesive sheet 10 is used as a die bonding sheet for mounting a semiconductor chip on a substrate with wiring, for example.

上記接着シート１０の厚みは、５０μｍ以上が好ましく、５０〜１５０μｍであることがより好ましい。厚みが５０μｍ未満であると、厚みが上記範囲にある場合と比較して、皺や気泡の巻き込みが発生する傾向にあり、厚みが１５０μｍを超えると、厚みが上記範囲にある場合と比較して、接着シートをラミネートした後、接着剤付きウエハに大きな反りが生じる傾向にある。   The thickness of the adhesive sheet 10 is preferably 50 μm or more, and more preferably 50 to 150 μm. When the thickness is less than 50 μm, there is a tendency for entrainment of wrinkles and bubbles as compared with the case where the thickness is in the above range. When the thickness exceeds 150 μm, the thickness is within the above range. After laminating the adhesive sheet, the wafer with the adhesive tends to be warped greatly.

次に、各層について詳細に説明する。   Next, each layer will be described in detail.

（接着剤層）
接着剤層１は、接着剤から構成される。かかる接着剤としては、ポリイミド樹脂を用いる。ポリイミド樹脂は、耐熱性及び接着性に優れ、容易にフィルム状にすることも可能である。この接着剤層には、上記ポリイミド以外の樹脂を含有させてもよい。具体的には、アクリル樹脂、シリコーン樹脂、ウレタン樹脂等の熱可塑性樹脂や、エポキシ樹脂等の熱硬化性樹脂が挙げられる。これらの中でも、接着剤層にエポキシ樹脂を含有させることが好ましい。更には、このエポキシ樹脂に加え、エポキシ樹脂硬化剤をも含有させることがより好ましい。この場合、半導体ウエハと接着シートとの接着性を向上できる。 (Adhesive layer)
The adhesive layer 1 is composed of an adhesive. As such an adhesive, a polyimide resin is used. Polyimide resin is excellent in heat resistance and adhesiveness, and can be easily formed into a film. This adhesive layer may contain a resin other than the polyimide. Specific examples include thermoplastic resins such as acrylic resins, silicone resins, and urethane resins, and thermosetting resins such as epoxy resins. Among these, it is preferable to contain an epoxy resin in the adhesive layer. Furthermore, it is more preferable to contain an epoxy resin curing agent in addition to this epoxy resin. In this case, the adhesiveness between the semiconductor wafer and the adhesive sheet can be improved.

上記接着剤層１の厚みは１０μｍ以上であることが好ましく、２０μｍ以上であることがより好ましい。接着剤層１の厚みが１０μｍ未満であると、厚みが上記範囲にある場合と比較して、ラミネート時に皺、及び気泡を巻き込む傾向にある。   The thickness of the adhesive layer 1 is preferably 10 μm or more, and more preferably 20 μm or more. When the thickness of the adhesive layer 1 is less than 10 μm, it tends to involve wrinkles and bubbles during lamination as compared with the case where the thickness is in the above range.

なお、上記接着剤層１は、上記樹脂以外にも、無機フィラー、金属フィラー等の添加剤を含んでいてもよい。   In addition, the said adhesive bond layer 1 may contain additives, such as an inorganic filler and a metal filler, besides the said resin.

（キャリアフィルム）
キャリアフィルム２は、厚みが５０μｍ以上であり、１５０℃環境下で1時間放置した場合の熱収縮率が２．５％未満であるものを用いる。この場合、機械特性に優れるものとなるため、接着シートが貼り付けローラーに確実に固定され、半導体ウエハに確実に接着剤層を接触させることができる。なお、厚みが５０μｍ未満であると、接着シートが屈曲するためローラーが確実に固定されず、貼り付け時に皺を巻き込む傾向にあり、また、１５０℃環境下で1時間放置した場合の熱収縮率が２．５％以上であると、貼り付け後、上記接着シート付きウエハを取り出したときに、接着シート付きウエハが大きな反りを生じ、半導体ウエハが破損する場合がある。 (Carrier film)
The carrier film 2 has a thickness of 50 μm or more and a thermal shrinkage rate of less than 2.5% when left for 1 hour in a 150 ° C. environment. In this case, since it becomes excellent in mechanical characteristics, the adhesive sheet is securely fixed to the affixing roller, and the adhesive layer can be reliably brought into contact with the semiconductor wafer. If the thickness is less than 50 μm, the adhesive sheet will bend and the roller will not be securely fixed, and there will be a tendency to engulf wrinkles at the time of application. If it is 2.5% or more, when the wafer with the adhesive sheet is taken out after being attached, the wafer with the adhesive sheet may be greatly warped and the semiconductor wafer may be damaged.

また、上記キャリアフィルムは、耐熱性が１５０℃以上であるものが好ましく、１５０〜２００℃であることがより好ましい。ここで、耐熱性は、本発明では、１時間放置した場合のキャリアフィルムの熱収縮率が２．５％以下となる温度で表す。耐熱性が１８０℃未満であると、耐熱性が上記範囲にある場合と比較して、ラミネート時に皺、及び気泡を巻き込む傾向にある。   The carrier film preferably has a heat resistance of 150 ° C. or higher, and more preferably 150 to 200 ° C. Here, in the present invention, the heat resistance is represented by a temperature at which the thermal shrinkage rate of the carrier film when left for 1 hour is 2.5% or less. When the heat resistance is less than 180 ° C., there is a tendency to entrap wrinkles and bubbles during lamination as compared with the case where the heat resistance is in the above range.

上記キャリアフィルム２の材質としては、特に限定されないが、例えば、ポリエチレンテレフタレートフィルム等のポリエステル系フィルム、ポリテトラフルオロエチレンフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリビニルアセテートフィルム等のプラスチックフィルム等が挙げられる。これらの中でもポリエチレンテレフタレートフィルムを含有するものであることが好ましい。この場合、キャリアフィルムは、高温時の加熱収縮を小さくすることができ、かつ貼り付け時の接着剤層の皺の発生を抑制することができる。   The material of the carrier film 2 is not particularly limited. For example, a polyester film such as a polyethylene terephthalate film, a polytetrafluoroethylene film, a polyethylene film, a polypropylene film, a polymethylpentene film, a plastic film such as a polyvinyl acetate film, etc. Is mentioned. Among these, a film containing a polyethylene terephthalate film is preferable. In this case, the carrier film can reduce heat shrinkage at a high temperature and can suppress generation of wrinkles in the adhesive layer at the time of application.

（半導体ウエハ）
本実施形態で用いられる半導体ウエハは、シリコンウエハである。なお、シリコンウエハの代わりにガリウムリンウエハ、ガリウムヒ素ウエハ等を用いてもよい。 (Semiconductor wafer)
The semiconductor wafer used in this embodiment is a silicon wafer. Note that a gallium phosphide wafer, a gallium arsenide wafer, or the like may be used instead of the silicon wafer.

上記半導体ウエハは厚みが２００μｍ以下のものを用いる。このような薄膜のシリコンウエハは、例えばスタックドパッケージ（ＩＣチップを何層も積層するタイプの半導体パッケージ）に好適に用いられる。   The semiconductor wafer having a thickness of 200 μm or less is used. Such a thin silicon wafer is suitably used for, for example, a stacked package (a semiconductor package in which a plurality of IC chips are stacked).

（ラミネート工程）
次に、上述した接着シート１０をラミネート装置を用いて半導体ウエハにラミネートするラミネート工程について説明する。なお、ここで用いられる半導体ウエハの厚みは、２００μｍ以下である。 (Lamination process)
Next, a laminating process for laminating the above-described adhesive sheet 10 on a semiconductor wafer using a laminating apparatus will be described. In addition, the thickness of the semiconductor wafer used here is 200 micrometers or less.

図２は、接着シートを半導体ウエハの裏面に貼り付けるラミネート装置を示す概略図である。図２に示すように、ラミネート装置は、テーブル１２と、テーブル１２の上方にローラー部２０とを備える。また、このテーブル１２には、複数の吸着孔１３が埋設されている。したがって、半導体ウエハ１１がテーブル１２上に載置されると、半導体ウエハ１１が吸着孔１３により吸着され、確実に固定される。このように半導体ウエハがテーブル上に確実に固定されることから、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することをより確実に抑制できる。   FIG. 2 is a schematic view showing a laminating apparatus for attaching an adhesive sheet to the back surface of a semiconductor wafer. As shown in FIG. 2, the laminating apparatus includes a table 12 and a roller unit 20 above the table 12. In addition, a plurality of suction holes 13 are embedded in the table 12. Therefore, when the semiconductor wafer 11 is placed on the table 12, the semiconductor wafer 11 is sucked by the suction holes 13 and is securely fixed. Thus, since the semiconductor wafer is securely fixed on the table, it is possible to more reliably suppress the occurrence of wrinkles and bubble entrainment when laminating the adhesive sheet.

また、上記テーブル１２に設けられた吸着孔１３は、テーブル１２の全面に設けられているものが好ましく、直径が０．１〜１．０ｍｍのものであることがより好ましい。この場合、テーブル上に載置した半導体ウエハの表面に凹凸（皺）が生じることを抑制できるため、接着シートをラミネートする際の皺、及び気泡の巻き込みが発生することをより確実に抑制することができる。   Further, the suction hole 13 provided in the table 12 is preferably provided on the entire surface of the table 12, and more preferably has a diameter of 0.1 to 1.0 mm. In this case, since it is possible to suppress the formation of irregularities (creases) on the surface of the semiconductor wafer placed on the table, it is possible to more reliably suppress the occurrence of creases and bubble entrainment when laminating the adhesive sheet. Can do.

ローラー部２０は、上下並列に配設されている一対のテンションローラー１５と、このテンションローラー１５よりも下方に配設される貼り付けローラー１６とを備える。この一対のテンションローラー１５と貼り付けローラー１６とは一体となっており、貼り付けローラー１６が例えばテーブル１２上を移動すると、一対のテンションローラー１５も貼り付けローラーと平行に移動する。なお、上記テンションローラー１５及び貼り付けローラー１６の大きさは特に限定されない。また、本実施形態においては、テンションローラー１５及び貼り付けローラー１６を用いているが、上記ラミネート装置には、これら以外に更にローラーが設けられていてもよい。   The roller unit 20 includes a pair of tension rollers 15 arranged in parallel in the vertical direction, and a pasting roller 16 arranged below the tension roller 15. The pair of tension rollers 15 and the pasting roller 16 are integrated, and when the pasting roller 16 moves on the table 12, for example, the pair of tension rollers 15 also moves in parallel with the pasting roller. In addition, the magnitude | size of the said tension roller 15 and the sticking roller 16 is not specifically limited. Moreover, in this embodiment, although the tension roller 15 and the affixing roller 16 are used, the said laminating apparatus may be further provided with a roller other than these.

このようなラミネート装置を用いる本実施形態に係るラミネート工程においては、まず半導体ウエハ１１を裏面が上方となるようにテーブル１２上に載置する。一方、接着シート１０は、接着剤層１が下方となるように一対のテンションローラー１５の間を通す。このとき一対のテンションローラー１５の間隔をより狭くすることで、接着シート１０に一定の圧力がかけられる。そして、テンションローラー１５を通った接着シートは、接着シート１０の接着剤層１と半導体ウエハ１１の裏面とが接するようにして、半導体ウエハ１１と貼り付けローラー１６との間に通される。   In the laminating process according to this embodiment using such a laminating apparatus, first, the semiconductor wafer 11 is placed on the table 12 so that the back surface is upward. On the other hand, the adhesive sheet 10 is passed between the pair of tension rollers 15 so that the adhesive layer 1 is positioned downward. At this time, a constant pressure is applied to the adhesive sheet 10 by narrowing the distance between the pair of tension rollers 15. Then, the adhesive sheet that has passed through the tension roller 15 is passed between the semiconductor wafer 11 and the attaching roller 16 so that the adhesive layer 1 of the adhesive sheet 10 and the back surface of the semiconductor wafer 11 are in contact with each other.

この状態から、貼り付けローラー１６と、接着シート１０と、テーブル１２とが接するように、上記ローラー部２０を降下させる。そうすると、接着シートは、貼り付けローラー１６により加圧される。そして、加圧を保持した状態で貼り付けローラー１６を、接着剤層とは反対側の面上において、半導体ウエハの端部から半導体ウエハの長さ方向に、テーブル１２に対して平行に移動させることにより、半導体ウエハ１１と接着シート１０との圧着が行われ、接着シート付きウエハが得られる。このように、上記テーブルを固定した状態で、貼り付けローラーを移動させると、接着シート１０にテンションを加えながら移動するため、確実に接着シート１０が貼り付けローラーに固定され、接着シート１０をラミネートする際の皺の巻き込みをより抑制することができる。なお、このときの上述した吸着孔１３は、貼り付け開始から終了まで半導体ウエハの吸着機能を発揮する。   From this state, the roller section 20 is lowered so that the affixing roller 16, the adhesive sheet 10, and the table 12 are in contact with each other. Then, the adhesive sheet is pressed by the sticking roller 16. Then, the application roller 16 is moved in parallel with the table 12 in the length direction of the semiconductor wafer from the end of the semiconductor wafer on the surface opposite to the adhesive layer while maintaining the pressure. As a result, the semiconductor wafer 11 and the adhesive sheet 10 are pressure-bonded, and a wafer with an adhesive sheet is obtained. As described above, when the affixing roller is moved in a state where the table is fixed, the adhering sheet 10 is moved while applying tension, so that the adhering sheet 10 is securely fixed to the affixing roller, and the adhesive sheet 10 is laminated. It is possible to further suppress the entrainment of wrinkles during the process. Note that the above-described suction hole 13 at this time exhibits a semiconductor wafer suction function from the start to the end of attachment.

上記貼り付けローラー１６の移動速度は、１０ｍｍ／ｓｅｃ以下である。このように、接着シートを特定の材料から構成される２層構造とし、かつ貼り付けローラーの移動速度を１０ｍｍ／ｓｅｃ以下とすることにより、厚みが２００μｍ以下の半導体ウエハを用いた場合であっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制することができる。   The moving speed of the sticking roller 16 is 10 mm / sec or less. In this way, the adhesive sheet has a two-layer structure composed of a specific material, and the moving speed of the attaching roller is 10 mm / sec or less, whereby a semiconductor wafer having a thickness of 200 μm or less is used. In addition, it is possible to suppress the occurrence of wrinkles and bubble entrainment when laminating the adhesive sheet.

上記圧着は、加熱しながら行うことが好ましい。この場合、接着シートと半導体ウエハとの接着性をより強固なものとすることができる。また、接着シート１０を半導体ウエハ１１にラミネートするときの接着シートの温度は、接着シート１０のガラス転移温度Ｔｇ（動的粘弾性測定におけるα緩和ピーク温度）以上であり、かつ接着シート１０の熱分解温度（熱重量分析における重量減少開始温度）以下であることが好ましい。ラミネートするときの温度が、接着シート１０のガラス転移温度Ｔｇ未満であると、温度が上記範囲にある場合と比較して、接着シート１０と半導体ウエハ１１との接着性が低下する傾向にあり、ラミネートするときの温度が、接着シート１０の熱分解温度を超えると、温度が上記範囲にある場合と比較して、接着シート１０が熱分解し、接着性が低下する傾向にある。   The pressure bonding is preferably performed while heating. In this case, the adhesiveness between the adhesive sheet and the semiconductor wafer can be made stronger. Further, the temperature of the adhesive sheet when the adhesive sheet 10 is laminated on the semiconductor wafer 11 is equal to or higher than the glass transition temperature Tg (α relaxation peak temperature in dynamic viscoelasticity measurement) of the adhesive sheet 10 and the heat of the adhesive sheet 10. It is preferably below the decomposition temperature (weight loss start temperature in thermogravimetric analysis). When the temperature when laminating is lower than the glass transition temperature Tg of the adhesive sheet 10, the adhesiveness between the adhesive sheet 10 and the semiconductor wafer 11 tends to be lower than when the temperature is in the above range, When the temperature at the time of laminating exceeds the thermal decomposition temperature of the adhesive sheet 10, the adhesive sheet 10 is thermally decomposed and the adhesiveness tends to decrease as compared with the case where the temperature is in the above range.

また、ラミネートするときの接着シートの温度は、１２０〜１６０℃であることが好ましく、１２０〜１４０℃であることがより好ましい。温度が１２０℃未満であると、温度が上記範囲にある場合と比較して、接着性が不十分となる傾向にあり、温度が１６０℃を超えると、温度が上記範囲にある場合と比較して、貼り付け性は問題ないが、後述するテーブル１２上で半導体ウエハ１１の外周部に沿って接着シート１０を切断する際に、接着シート１０の切断面に乱れが発生する傾向にある。   Moreover, it is preferable that it is 120-160 degreeC, and, as for the temperature of the adhesive sheet when laminating, it is more preferable that it is 120-140 degreeC. If the temperature is less than 120 ° C, the adhesiveness tends to be insufficient compared to the case where the temperature is in the above range. If the temperature exceeds 160 ° C, the temperature is in the above range. Although there is no problem in the pasting property, when the adhesive sheet 10 is cut along the outer periphery of the semiconductor wafer 11 on the table 12 described later, the cut surface of the adhesive sheet 10 tends to be disturbed.

なお、上記加熱する方法としては、特に限定されないが、半導体ウエハをテーブル上に載置したときに、テーブルの温度を１９５℃以下とすることが好ましく、１２０〜１９５℃とすることがより好ましい。この場合、半導体ウエハの損傷をより抑制しつつ接着シートをラミネートでき、かつ半導体ウエハと接着シートとの密着性をより強固にすることができる。   The heating method is not particularly limited, but when the semiconductor wafer is placed on the table, the temperature of the table is preferably 195 ° C. or less, and more preferably 120 to 195 ° C. In this case, the adhesive sheet can be laminated while further preventing damage to the semiconductor wafer, and the adhesion between the semiconductor wafer and the adhesive sheet can be further strengthened.

貼り付けローラー１６が接着シート１０を加圧するときの圧力は５〜１０Ｎ／ｃｍであることが好ましく、７〜１０Ｎ／ｃｍであることがより好ましい。圧力が５Ｎ／ｃｍ未満であると、圧力が上記範囲にある場合と比較して、接着シート１０と半導体ウエハ１１とが十分に接着されない傾向にあり、圧力が１０Ｎ／ｃｍを超えると、圧力が上記範囲にある場合と比較して、２００μｍ以下の薄型半導体ウエハにおいては、半導体ウエハに損傷が発生する傾向にある。   The pressure when the application roller 16 presses the adhesive sheet 10 is preferably 5 to 10 N / cm, and more preferably 7 to 10 N / cm. When the pressure is less than 5 N / cm, the adhesive sheet 10 and the semiconductor wafer 11 tend not to be sufficiently bonded as compared with the case where the pressure is in the above range. When the pressure exceeds 10 N / cm, the pressure is Compared to the above range, a thin semiconductor wafer having a thickness of 200 μm or less tends to be damaged.

貼り付けローラー１６の硬さは６０〜７０であることが好ましく、６５〜７０であることがより好ましい。硬さが６０未満であると、硬さが上記範囲にある場合と比較して、接着シート１０と半導体ウエハ１１とが十分に接着されない傾向にあり、硬さが７０を超えると、硬さが上記範囲にある場合と比較して、２００μｍ以下の薄型半導体ウエハにおいては、半導体ウエハに損傷が発生する傾向にある。 The hardness of the affixing roller 16 is preferably 60 to 70, and more preferably 65 to 70. When the hardness is less than 60, compared with the case where the hardness is within the above range, there is a tendency that the adhesive sheet 10 and the semiconductor wafer 11 are not sufficiently bonded, when the hardness exceeds 70, the hardness Compared to the above range, a thin semiconductor wafer having a thickness of 200 μm or less tends to be damaged.

＜半導体装置の製造方法＞
次に、半導体装置の製造方法について説明する。 <Method for Manufacturing Semiconductor Device>
Next, a method for manufacturing a semiconductor device will be described.

本発明の半導体装置の製造方法は、接着剤層及びキャリアフィルムが積層された接着シートを準備し、上述したラミネート方法により、半導体ウエハに接着シートの圧着を行い、接着シート付きウエハを得るラミネート工程と、接着シート付きウエハからキャリアフィルムを剥離させ、接着剤付きウエハを得る剥離工程と、接着剤付きウエハの接着剤層上にダイシングテープを貼り付ける貼り付け工程と、半導体ウエハをダイシングし、所定の大きさの接着剤付き半導体素子を得るダイシング工程と、接着剤付き半導体素子からダイシングテープを剥離し、接着剤層を介して半導体素子搭載用の支持部材に接着する接着工程とを含む。   A manufacturing method of a semiconductor device of the present invention is a lamination process in which an adhesive sheet on which an adhesive layer and a carrier film are laminated is prepared, and the adhesive sheet is pressure-bonded to the semiconductor wafer by the laminating method described above to obtain a wafer with an adhesive sheet. A peeling process for peeling the carrier film from the wafer with an adhesive sheet to obtain a wafer with an adhesive, an attaching process for attaching a dicing tape on the adhesive layer of the wafer with an adhesive, dicing the semiconductor wafer, and a predetermined process And a dicing step of obtaining a semiconductor element with an adhesive having a size of 2 and an adhering step of peeling the dicing tape from the adhesive-attached semiconductor element and adhering it to a support member for mounting the semiconductor element via an adhesive layer.

以下、各工程について説明する。   Hereinafter, each step will be described.

（接着シート準備工程）
まず、ポリイミド樹脂を有機溶剤に溶解させワニスとする。なお、このワニスには、必要に応じて添加剤を加えてもよい。また、ここで用いられる有機溶剤は、ポリイミド樹脂を均一に溶解又は混練できるものであれば特に制限されない。 (Adhesive sheet preparation process)
First, a polyimide resin is dissolved in an organic solvent to obtain a varnish. In addition, you may add an additive to this varnish as needed. Moreover, the organic solvent used here will not be restrict | limited especially if a polyimide resin can be melt | dissolved or knead | mixed uniformly.

そして、上記ワニスを、例えば、ポリエチレンテレフタレート製のキャリアフィルム２の上に塗布し、６０〜２００℃の温度で０．１〜３０分間加熱し、使用した有機溶剤を十分に揮発させる。そうすると、キャリアフィルム上に接着剤層１が形成された接着シート１０が得られる。   And the said varnish is apply | coated on the carrier film 2 made from a polyethylene terephthalate, for example, it heats for 0.1 to 30 minutes at the temperature of 60-200 degreeC, and the used organic solvent is fully volatilized. If it does so, the adhesive sheet 10 in which the adhesive bond layer 1 was formed on the carrier film will be obtained.

（ラミネート工程）
次に、上述したラミネート方法により、接着剤層１及びキャリアフィルム２が積層された接着シート１０を、半導体ウエハ１１に圧着を行い、接着シート付きウエハを得る。 (Lamination process)
Next, the adhesive sheet 10 on which the adhesive layer 1 and the carrier film 2 are laminated is pressure-bonded to the semiconductor wafer 11 by the laminating method described above to obtain a wafer with an adhesive sheet.

図３（ａ）〜（ｄ）は、ラミネート工程により、接着シート１０が半導体ウエハに積層された状態から、ダイシングして接着剤付き半導体素子とした状態までを示す図である。   3A to 3D are diagrams showing a state from a state in which the adhesive sheet 10 is laminated on a semiconductor wafer through a laminating process to a state in which a semiconductor element with an adhesive is diced.

図３（ａ）に示すように、ラミネート工程により、テーブル１２上に載置された半導体ウエハ１１には接着シート１０が積層される。このとき、半導体ウエハ１１の裏面と、接着シート１０の接着剤層１とが互いに接している。そして、図３（ｂ）に示すように、この状態から半導体ウエハの外周部に沿って、接着シート１０を切断する。   As shown in FIG. 3A, an adhesive sheet 10 is laminated on the semiconductor wafer 11 placed on the table 12 by a laminating process. At this time, the back surface of the semiconductor wafer 11 and the adhesive layer 1 of the adhesive sheet 10 are in contact with each other. Then, as shown in FIG. 3B, the adhesive sheet 10 is cut along the outer peripheral portion of the semiconductor wafer from this state.

そして、テーブルから取り出すことにより、半導体ウエハ１１と接着シート１０との積層体（以下「接着シート付きウエハ」という。）が得られる。   Then, by taking out from the table, a laminate of the semiconductor wafer 11 and the adhesive sheet 10 (hereinafter referred to as “wafer with an adhesive sheet”) is obtained.

（剥離工程）
次に、上述した接着シート付きウエハ３０から、キャリアフィルム２を剥離させ、接着剤付きウエハとする。 (Peeling process)
Next, the carrier film 2 is peeled from the wafer 30 with an adhesive sheet described above to obtain a wafer with an adhesive.

（貼り付け工程）
そして、図３（ｃ）に示すように、接着剤付きウエハ４０の接着剤層１上にダイシングテープ９を貼り付け、接着剤付きウエハ４０とダイシングテープ９との積層体（以下「ダイシングテープ付きウエハ」という。）が得られる。なお、ダイシングテープ９は、通常、ダイシングの際に半導体ウエハを保持するために用いられる。 (Attaching process)
Then, as shown in FIG. 3C, a dicing tape 9 is attached on the adhesive layer 1 of the wafer 40 with adhesive, and a laminated body of the wafer 40 with adhesive and the dicing tape 9 (hereinafter referred to as “with dicing tape”). Wafer "). The dicing tape 9 is usually used for holding a semiconductor wafer during dicing.

（ダイシング工程）
次に、図３（ｄ）に示すように、ダイシングテープ付きウエハをダイシングすることにより、所定の大きさの接着剤付き半導体素子５０が得られる。 (Dicing process)
Next, as shown in FIG. 3D, a semiconductor element 50 with an adhesive having a predetermined size is obtained by dicing the wafer with the dicing tape.

（接着工程）
こうして得られる接着剤付き半導体素子５０からダイシングテープを剥離し、接着剤層１を介して熱圧着により半導体素子搭載用の支持部材に接着する。なお、接着剤付き半導体素子５０を支持部材上に搭載した後、再び、接着剤付き半導体素子５０を、熱圧着により、接着剤層１を介して半導体素子搭載用の支持部材に接着するとしてもよい。これにより、複数の接着剤付き半導体素子５０が支持部材上に搭載される。 (Adhesion process)
The dicing tape is peeled off from the thus obtained semiconductor element 50 with adhesive, and is bonded to the supporting member for mounting the semiconductor element by thermocompression bonding via the adhesive layer 1. Note that, after the semiconductor element with adhesive 50 is mounted on the support member, the semiconductor element with adhesive 50 is again bonded to the semiconductor element mounting support member via the adhesive layer 1 by thermocompression bonding. Good. Thereby, the several semiconductor element 50 with an adhesive agent is mounted on a supporting member.

続いて、必要に応じて接着剤層付き半導体素子５０（以下単に「半導体素子」ともいう。）と支持部材とをワイヤボンディングにより電気的に接続することが好ましい。このとき、半導体素子及び支持部材は、例えば、１７０℃で１時間加熱される。さらに、ワイヤボンディングにより接続した後、必要に応じて半導体素子を樹脂封止することが好ましい。このとき、樹脂封止材を支持部材の表面に形成するが、支持部材の表面とは反対側の面にも樹脂封止材を形成するとしてもよい。   Subsequently, it is preferable to electrically connect the semiconductor element 50 with an adhesive layer (hereinafter also simply referred to as “semiconductor element”) and the support member as necessary. At this time, the semiconductor element and the support member are heated at 170 ° C. for 1 hour, for example. Furthermore, after connecting by wire bonding, the semiconductor element is preferably resin-sealed as necessary. At this time, the resin sealing material is formed on the surface of the support member, but the resin sealing material may also be formed on the surface opposite to the surface of the support member.

また、樹脂封止する際に接着剤層は半硬化の状態であることが好ましい。これにより、樹脂封止する際に支持部材の表面に形成された凹凸の凹部に接着剤層をより良好に充填することができる。なお、半硬化の状態とは、接着剤層が完全には硬化していない状態を意味する。   Moreover, it is preferable that an adhesive bond layer is a semi-hardened state when resin-sealing. Thereby, the adhesive layer can be more satisfactorily filled in the concave and convex portions formed on the surface of the support member when the resin is sealed. The semi-cured state means a state where the adhesive layer is not completely cured.

以上の工程を経ることにより、半導体装置を製造することができる。このように本発明に係る半導体装置の製造方法は、上述したラミネート方法を含むため、２００μｍ以下の半導体ウエハであっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制でき、得られる半導体装置は、半導体ウエハのダイシング時のチップとび及び接着剤付き半導体素子から接着剤層がはがれるという事態が発生するのを回避でき、取り扱いに優れる半導体装置を製造することができる。   Through the above steps, a semiconductor device can be manufactured. As described above, since the method for manufacturing a semiconductor device according to the present invention includes the laminating method described above, even when the semiconductor wafer is 200 μm or less, wrinkles and air bubbles are generated when the adhesive sheet is laminated. The resulting semiconductor device can avoid the occurrence of a situation where the adhesive layer is peeled off from the chip skipping and the semiconductor element with the adhesive during dicing of the semiconductor wafer, and a semiconductor device excellent in handling can be manufactured. .

＜半導体装置＞
次に、上述した半導体装置の製造方法により製造される半導体装置について説明する。図４は、本実施形態に係る半導体装置の概略断面図である。図４に示される半導体装置１００は、半導体素子搭載用の支持部材２４と、支持部材２４上に設けられた複数（例えば２つ）の半導体素子２１とを備える。支持部材２４と半導体素子２１とは接着剤層１によって接着されている。また、半導体素子２４，２４同士も接着層１によって接着されている。支持部材２４は、回路パターン３４及び端子３６が形成された基板３５からなる。この回路パターン３４と半導体素子２１とが、金ワイヤ等のワイヤ３８によってそれぞれ電気的に接続されている。そして、例えば樹脂製の封止材３９が支持部材２４の表面２４ａ上に設けられることにより、半導体素子２４、接着剤層１、回路パターン３４及びワイヤ３８が封止される。なお、封止材３９が、支持部材２４の表面２４ａとは反対側の面にも設けられているとしてもよい。 <Semiconductor device>
Next, a semiconductor device manufactured by the above-described semiconductor device manufacturing method will be described. FIG. 4 is a schematic cross-sectional view of the semiconductor device according to the present embodiment. A semiconductor device 100 shown in FIG. 4 includes a support member 24 for mounting a semiconductor element, and a plurality of (for example, two) semiconductor elements 21 provided on the support member 24. The support member 24 and the semiconductor element 21 are bonded by the adhesive layer 1. The semiconductor elements 24 and 24 are also bonded to each other by the adhesive layer 1. The support member 24 includes a substrate 35 on which a circuit pattern 34 and terminals 36 are formed. The circuit pattern 34 and the semiconductor element 21 are electrically connected to each other by a wire 38 such as a gold wire. Then, for example, the resin sealing material 39 is provided on the surface 24 a of the support member 24, whereby the semiconductor element 24, the adhesive layer 1, the circuit pattern 34, and the wire 38 are sealed. Note that the sealing material 39 may also be provided on the surface opposite to the surface 24 a of the support member 24.

この半導体装置１００は、上述したラミネート方法を含んで製造されるものである。そのため、２００μｍ以下の半導体ウエハであっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制でき、得られる半導体装置は、半導体ウエハのダイシング時のチップとび及び接着剤付き半導体素子から接着剤層がはがれるという事態が発生するのを回避でき、取り扱いに優れる半導体装置とすることができる。   The semiconductor device 100 is manufactured including the laminating method described above. Therefore, even when it is a semiconductor wafer of 200 μm or less, it is possible to suppress the occurrence of wrinkles and bubble entrainment when laminating the adhesive sheet, and the obtained semiconductor device has a chip jump and an adhesive when dicing the semiconductor wafer. The situation where the adhesive layer is peeled off from the attached semiconductor element can be avoided, and a semiconductor device excellent in handling can be obtained.

以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example and a comparative example, this invention is not limited to a following example.

（実施例１〜３及び比較例１〜４）
＜接着シートの作製＞
熱可塑性ポリイミド（ビストリメリテート系酸無水物と芳香族ジアミンとから合成されるポリイミド、日立化成工業社製）１００質量部を、２８０質量部のＮ−メチル−２−ピロリドン中に溶解させた。この溶液に更にクレゾールノボラック型エポキシ樹脂（東都化成社製、商品名「ＹＤＣＮ−７０２Ｓ」）５質量部、４−４’−（１−（４−（１−（４−ヒドロキシフェニル）−１−メチルエチル）−フェニル）−エチリデン）ビスフェノール５質量部、テトラフェニルホスホニウムテトラボレート０．５質量部、及び窒化ホウ素フィラー１０質量部を添加し、均一に分散するように、よく攪拌し、ワニスを得た。 (Examples 1-3 and Comparative Examples 1-4)
<Preparation of adhesive sheet>
100 parts by mass of thermoplastic polyimide (polyimide synthesized from bistrimellitic acid anhydride and aromatic diamine, manufactured by Hitachi Chemical Co., Ltd.) was dissolved in 280 parts by mass of N-methyl-2-pyrrolidone. To this solution, 5 parts by mass of cresol novolac type epoxy resin (trade name “YDCN-702S”, manufactured by Tohto Kasei Co., Ltd.), 4-4 ′-(1- (4- (1- (4-hydroxyphenyl) -1- Add 5 parts by weight of methylethyl) -phenyl) -ethylidene) bisphenol, 0.5 part by weight of tetraphenylphosphonium tetraborate, and 10 parts by weight of boron nitride filler and stir well to disperse uniformly to obtain a varnish. It was.

このワニスをポリエチレンテレフタレートフィルム（キャリアフィルム、幅２４０ｍｍ、１５０℃環境下で1時間放置した場合の熱収縮率０．２５％、帝人デュポンフィルム社製）上に塗布し、熱風循環式乾燥機の中で加熱して溶媒を揮発乾燥させ、接着シートを得た。なお、この接着シートは、接着剤層の厚みが２５μｍで、キャリアフィルムの厚みが５０μｍであった。   This varnish was applied on a polyethylene terephthalate film (carrier film, width 240 mm, thermal shrinkage 0.25% when left in an environment of 150 ° C. for 1 hour, manufactured by Teijin DuPont Films Ltd.) And the solvent was evaporated and dried to obtain an adhesive sheet. This adhesive sheet had an adhesive layer thickness of 25 μm and a carrier film thickness of 50 μm.

＜ラミネート＞
図２に示すラミネート装置を用いて接着シートをシリコンウエハにラミネートした。すなわち、シリコンウエハをテーブル上に裏面が上方となるように載置し、シリコンウエハの裏面に、上記方法で得られた接着シートを、接着剤層が接するように、貼り付けローラーにて圧着を行った。なお、上記ラミネートしたときの条件を表１に示す。こうして、接着シートがラミネートされた半導体ウエハを得た。なお、貼り付けローラーは、図５に示すような、円筒状ローラーを用いた。なお、この貼り付けローラーは、重さ２．７ｋｇｆ、長さ３８６ｍｍ、直径５０ｍｍ、硬度７０、テーブル温度２５℃であった。 <Laminate>
The adhesive sheet was laminated on the silicon wafer using the laminating apparatus shown in FIG. In other words, the silicon wafer is placed on the table so that the back surface is upward, and the adhesive sheet obtained by the above method is pressed on the back surface of the silicon wafer with a sticking roller so that the adhesive layer is in contact with it. went. Table 1 shows the conditions for the above lamination. Thus, a semiconductor wafer on which the adhesive sheet was laminated was obtained. The sticking roller was a cylindrical roller as shown in FIG. The pasting roller had a weight of 2.7 kgf, a length of 386 mm, a diameter of 50 mm, a hardness of 70, and a table temperature of 25 ° C.

（比較例５〜１６、及び参考例１，２）
図６に示すように、実施例１のラミネート工程で用いた接着シートを、この接着シートからキャリアフィルムを除いたもの（以下「ポリイミドシート」という。）に代える以外は実施例１と同様にして、ポリイミドシートがラミネートされた半導体ウエハを得た。 (Comparative Examples 5 to 16 and Reference Examples 1 and 2)
As shown in FIG. 6, the same procedure as in Example 1 was performed except that the adhesive sheet used in the laminating process of Example 1 was replaced with the adhesive sheet obtained by removing the carrier film (hereinafter referred to as “polyimide sheet”). A semiconductor wafer laminated with a polyimide sheet was obtained.

（評価方法）
＜皺・気泡の有無＞
実施例１〜３のラミネートされた半導体ウエハの外周部に沿って接着シートをカットし、接着シート付きウエハを得た。次いで、この接着シート付きウエハのキャリアフィルムを剥離し、接着剤付きウエハとした。一方、比較例１〜１６、及び参考例１，２のラミネートされた半導体ウエハの外周部に沿ってポリイミドシートをカットし、接着剤付きウエハを得た。そして、これらの接着剤付きウエハの気泡の巻き込み、皺の有無を目視にて観察した。結果を表２に示す。 (Evaluation methods)
<Hot / bubble presence>
The adhesive sheet was cut along the outer periphery of the laminated semiconductor wafers of Examples 1 to 3 to obtain a wafer with an adhesive sheet. Subsequently, the carrier film of this wafer with an adhesive sheet was peeled off to obtain a wafer with an adhesive. On the other hand, the polyimide sheet was cut along the outer periphery of the laminated semiconductor wafers of Comparative Examples 1 to 16 and Reference Examples 1 and 2 to obtain a wafer with an adhesive. Then, the presence of bubbles and wrinkles in these wafers with adhesive were visually observed. The results are shown in Table 2.

＜ダイシング不具合＞
上記接着剤付きウエハの接着剤面にダイシングテープを貼り付け、ダイシング装置でフルカットすることにより接着剤付き半導体素子へ分割した。このときのチップ飛び、接着剤付き半導体素子と接着剤層との間の剥がれなどのダイシング時の不具合を目視にて観察した。結果を表２に示す。

Figure 0004910336


Figure 0004910336
<Dicing failure>
A dicing tape was affixed to the adhesive surface of the wafer with the adhesive, and the wafer was divided into semiconductor elements with an adhesive by full cutting with a dicing apparatus. At this time, defects during dicing such as chip jumping and peeling between the adhesive-attached semiconductor element and the adhesive layer were visually observed. The results are shown in Table 2.
Figure 0004910336

Figure 0004910336

以上より、実施例１〜３のラミネート条件では、接着剤付きウエハに、皴、及び気泡の巻き込みは認められなかった。また、比較例１〜４のラミネート条件では、キャリアフィルムを有する場合であっても、貼り付け速度が２０ｍｍ／ｓｅｃ以上となると、皺、及び気泡の巻き込みが発生した。さらに、比較例５〜１１のラミネート条件では、皺、及び気泡の巻き込みなしにラミネートすることはできなかった。   From the above, under the laminating conditions of Examples 1 to 3, no wrinkles and bubbles were found in the adhesive-attached wafer. Moreover, in the lamination conditions of Comparative Examples 1-4, even when it has a carrier film, wrinkles and entrainment of bubbles occurred when the attaching speed was 20 mm / sec or more. Furthermore, under the laminating conditions of Comparative Examples 5 to 11, it was not possible to laminate without wrinkles and bubble entrainment.

よって、本発明によれば、２００μｍ以下の半導体ウエハであっても、接着シートをラミネートする際の皴、及び気泡の巻き込みが発生することを抑制可能なラミネート方法、及びそのラミネート方法を用いた半導体装置の製造方法を提供できることが確認された。   Therefore, according to the present invention, even when a semiconductor wafer is 200 μm or less, a laminating method capable of suppressing the occurrence of wrinkling and bubble entrainment when laminating an adhesive sheet, and a semiconductor using the laminating method It was confirmed that a device manufacturing method could be provided.

図１は、第１実施形態に係る接着シートを示す模式断面図である。FIG. 1 is a schematic cross-sectional view showing an adhesive sheet according to the first embodiment. 図２は、接着シートを半導体ウエハの裏面に貼り付けるラミネート装置を示す概略図である。FIG. 2 is a schematic view showing a laminating apparatus for attaching an adhesive sheet to the back surface of a semiconductor wafer. 図３（ａ）〜（ｄ）は、ラミネート工程により、接着シート１０が半導体ウエハに積層された状態から、ダイシングして接着剤付き半導体素子とした状態までを示す図である。3A to 3D are diagrams showing a state from a state in which the adhesive sheet 10 is laminated on a semiconductor wafer through a laminating process to a state in which a semiconductor element with an adhesive is diced. 図４は、本実施形態に係る半導体装置の概略断面図である。FIG. 4 is a schematic cross-sectional view of the semiconductor device according to the present embodiment. 図５は、実施例に用いた貼り付けローラーを示す概略図である。FIG. 5 is a schematic view showing the affixing roller used in the example. 図６は、比較例及び参考例で用いた、接着剤層を半導体ウエハの裏面に貼り付けるラミネート装置を示す概略図である。FIG. 6 is a schematic view showing a laminating apparatus for attaching an adhesive layer to the back surface of a semiconductor wafer used in Comparative Examples and Reference Examples.

符号の説明Explanation of symbols

１・・・接着剤層、２・・・キャリアフィルム、９・・・ダイシングテープ、１０・・・接着シート、１１・・・半導体ウエハ、１２・・・テーブル、１３・・・吸着孔、１５・・・テンションローラー、１６・・・貼り付けローラー、２０・・・ローラー部、２１・・・半導体素子、２４・・・支持部材、３０・・・接着シート付きウエハ、３４・・・回路パターン、３５・・・基板、３６・・・端子、３８・・・ワイヤ、３９・・・封止材、４０・・・接着剤付きウエハ、５０・・・接着剤付き半導体素子、１００・・・半導体装置。   DESCRIPTION OF SYMBOLS 1 ... Adhesive layer, 2 ... Carrier film, 9 ... Dicing tape, 10 ... Adhesive sheet, 11 ... Semiconductor wafer, 12 ... Table, 13 ... Adsorption hole, 15 ... Tension roller, 16 ... Attaching roller, 20 ... Roller part, 21 ... Semiconductor element, 24 ... Support member, 30 ... Wafer with adhesive sheet, 34 ... Circuit pattern 35 ... substrate 36 ... terminal 38 ... wire 39 ... sealing material 40 ... wafer with adhesive, 50 ... semiconductor element with adhesive, 100 ... Semiconductor device.

Claims (8)

厚みが２００μｍ以下の半導体ウエハに、ポリイミド樹脂を含有する接着剤層と、ポリエチレンテレフタレートを含有し、厚みが５０μｍ以上であり、１５０℃環境下で１時間放置した後の熱収縮率が２．５％未満であるキャリアフィルムとが積層された接着シートの圧着を行い、接着シート付きウエハを得るラミネート工程と、
前記接着シート付きウエハから前記キャリアフィルムを剥離させ、接着剤付きウエハを得る剥離工程と、
前記接着剤付きウエハの前記接着剤層上にダイシングテープを貼り付け、ダイシングテープ付きウエハを得る貼り付け工程と、
前記ダイシングテープ付きウエハをダイシングし、所定の大きさの接着剤付き半導体素子を得るダイシング工程と、
前記接着剤付き半導体素子からダイシングテープを剥離し、前記接着剤層を介して半導体素子搭載用の支持部材に接着する接着工程と、
を含み、
前記ラミネート工程は、前記キャリアフィルムの前記接着剤層とは反対側の面上において、貼り付けローラーを１０ｍｍ／ｓｅｃ以下の相対速度で前記キャリアフィルムの面方向に移動させて、前記半導体ウエハに前記接着シートの圧着を行う、半導体装置の製造方法。 A semiconductor wafer having a thickness of 200 μm or less, containing an adhesive layer containing a polyimide resin and polyethylene terephthalate, having a thickness of 50 μm or more, and having a thermal shrinkage of 2.5 after being left for 1 hour in a 150 ° C. environment. a carrier film is less than% performs compression of the adhesive sheet are laminated, and the laminate to obtain an adhesive sheet with the wafer,
A peeling step of peeling the carrier film from the wafer with an adhesive sheet to obtain a wafer with an adhesive,
Affixing a dicing tape on the adhesive layer of the adhesive-attached wafer to obtain a wafer with dicing tape;
A dicing step of dicing the wafer with the dicing tape to obtain a semiconductor element with an adhesive of a predetermined size;
An adhesion step of peeling a dicing tape from the adhesive-attached semiconductor element, and adhering to a support member for mounting the semiconductor element via the adhesive layer;
Only including,
In the laminating step, on the surface of the carrier film opposite to the adhesive layer, a sticking roller is moved in the surface direction of the carrier film at a relative speed of 10 mm / sec or less, and the semiconductor wafer is moved to the semiconductor wafer. A method for manufacturing a semiconductor device , wherein the adhesive sheet is crimped . 前記接着剤層の厚みが１０μｍ以上である、請求項１記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the adhesive layer has a thickness of 10 μm or more. 加熱しながら前記圧着を行う、請求項１又は２に記載の半導体装置の製造方法。 Perform the compression while heating, a method of manufacturing a semiconductor device according to claim 1 or 2. 前記半導体ウエハがテーブル上に載置されており、前記テーブルの温度が１９５℃以下である、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。 The semiconductor wafer has been placed on the table, the temperature of the table is 195 ° C. A method for manufacturing a semiconductor device according to any one of claims 1-3. 前記貼り付けローラーの前記接着シートに対する加圧力が５〜１０Ｎ／ｃｍである、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。 Pressure for the adhesive sheet of the pasting roller is 5~10N / cm, a manufacturing method of a semiconductor device according to any one of claims 1-4. 前記貼り付けローラーの硬度が６０〜７０である、請求項１〜５のいずれか一項に記載の半導体装置の製造方法。 Is 60 to 70 hardness of the paste roller, a method of manufacturing a semiconductor device according to any one of claims 1-5. 前記テーブルが吸着孔を有しており、前記半導体ウエハの表面を前記吸着孔で吸着しながら、前記圧着を行う、請求項１〜６のいずれか一項に記載の半導体装置の製造方法。 The table has a suction hole, while adsorbing the surface of the semiconductor wafer in the suction hole, it performs the crimping method of manufacturing a semiconductor device according to any one of claims 1-6. 前記テーブルを固定した状態で前記貼り付けローラーを移動させる、請求項６又は７に記載の半導体装置の製造方法。 Moving the pasting roller in a state of fixing the said table, the method of manufacturing a semiconductor device according to claim 6 or 7.
JP2005252497A 2005-08-31 2005-08-31 Adhesive sheet laminating method and semiconductor device manufacturing method Expired - Fee Related JP4910336B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005252497A JP4910336B2 (en) 2005-08-31 2005-08-31 Adhesive sheet laminating method and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005252497A JP4910336B2 (en) 2005-08-31 2005-08-31 Adhesive sheet laminating method and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2007067233A JP2007067233A (en) 2007-03-15
JP4910336B2 true JP4910336B2 (en) 2012-04-04

Family

ID=37929060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252497A Expired - Fee Related JP4910336B2 (en) 2005-08-31 2005-08-31 Adhesive sheet laminating method and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP4910336B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540842B2 (en) * 2010-04-05 2014-07-02 日立化成株式会社 Manufacturing method of semiconductor device
CN111900106B (en) * 2020-06-30 2022-03-08 中国电子科技集团公司第五十五研究所 Large-area flexible substrate InP HBT device and preparation method thereof
CN117936654B (en) * 2024-03-21 2024-06-11 江西钛创新能源科技有限公司 Intelligent automatic production system for solar cell module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512859B2 (en) * 1993-04-19 1996-07-03 東芝ケミカル株式会社 Mounting method of semiconductor element
JP4537555B2 (en) * 2000-09-11 2010-09-01 新日鐵化学株式会社 Semiconductor package manufacturing method and semiconductor package
JP4062941B2 (en) * 2002-03-18 2008-03-19 日立化成工業株式会社 Manufacturing method of semiconductor device
JP4054219B2 (en) * 2002-05-22 2008-02-27 三井化学株式会社 Semiconductor wafer surface protecting adhesive film and semiconductor wafer protecting method using the adhesive film
JP4112293B2 (en) * 2002-06-19 2008-07-02 三井化学株式会社 Manufacturing method of semiconductor wafer with adhesive
JP2004349591A (en) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd Method and apparatus for manufacturing wafer with adhesive
TWI304835B (en) * 2003-06-10 2009-01-01 Hitachi Chemical Co Ltd Film adhesive and manufacturing method thereof,adhesive sheet and semiconductor device

Also Published As

Publication number Publication date
JP2007067233A (en) 2007-03-15

Similar Documents

Publication Publication Date Title
US8071465B2 (en) Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
US8198176B2 (en) Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
TWI427685B (en) Semiconductor device and method of manufacturing the same
TWI295500B (en)
JP4766200B2 (en) Adhesive composition and method for manufacturing semiconductor device
JP5544766B2 (en) Adhesive film laminate for semiconductor processing
JP2011134811A (en) Heat-resistant adhesive sheet for substrateless semiconductor package fabrication and method for fabricating substrateless semiconductor package using the adhesive sheet
KR100845092B1 (en) Adhesive composition for a semiconductor packing, adhesive film, dicing die bonding film and semiconductor device using the same
JP2006261529A (en) Underfill tape for flip chip mount and manufacturing method of semiconductor device
JP4125668B2 (en) Manufacturing method of semiconductor device
JP2008303386A (en) Adhesive sheet, method for producing the same, method for producing semiconductor device using the adhesive sheet, and the semiconductor device
JP2005064239A (en) Manufacturing method of semiconductor device
JP4910336B2 (en) Adhesive sheet laminating method and semiconductor device manufacturing method
JP2006318999A (en) Adhesive film for manufacturing semiconductor device
JP2004099833A (en) Thermosetting adhesive composition, film adhesive, and semiconductor device
JP5544927B2 (en) Adhesive composition, circuit member connecting adhesive sheet, and method for manufacturing semiconductor device
JP2008244095A (en) Adhesive film for manufacturing semiconductor device
JP2007129016A (en) Adhesive sheet for manufacturing semiconductor device
TWI425066B (en) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP2007281415A (en) Adhesive sheet
KR20210123319A (en) Film-like adhesives, adhesive sheets, and semiconductor devices
JP2006328205A (en) Adhesive film and its application
JP4526714B2 (en) Lead frame laminate and method for manufacturing semiconductor device
JP5807341B2 (en) Dicing tape integrated adhesive sheet
JP2011126934A (en) Adhesive sheet, method for producing semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R151 Written notification of patent or utility model registration

Ref document number: 4910336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees