JP4905226B2 - Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program - Google Patents

Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program Download PDF

Info

Publication number
JP4905226B2
JP4905226B2 JP2007094340A JP2007094340A JP4905226B2 JP 4905226 B2 JP4905226 B2 JP 4905226B2 JP 2007094340 A JP2007094340 A JP 2007094340A JP 2007094340 A JP2007094340 A JP 2007094340A JP 4905226 B2 JP4905226 B2 JP 4905226B2
Authority
JP
Japan
Prior art keywords
circuit block
area
coordinates
designating
block selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007094340A
Other languages
Japanese (ja)
Other versions
JP2008250888A (en
Inventor
浩和 赤木
俊司 倉田
良二 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007094340A priority Critical patent/JP4905226B2/en
Publication of JP2008250888A publication Critical patent/JP2008250888A/en
Application granted granted Critical
Publication of JP4905226B2 publication Critical patent/JP4905226B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、プリント基板等の回路基板において領域指定を行うことで所望の機能回路ブロックを選択する基板回路ブロック選択装置、基板回路ブロック選択方法および基板回路ブロック選択プログラムに関する。   The present invention relates to a board circuit block selection device, a board circuit block selection method, and a board circuit block selection program for selecting a desired functional circuit block by designating an area on a circuit board such as a printed board.

プリント基板等の回路基板に備えられた電源部、アナログ信号制御部、デジタル信号制御部等、特定の機能に属する複数の回路部品間は、配線パターン、面パターン及びバイアホールで接続されている。これら回路要素言い換えると基板要素の様々な組み合わせによって、所定の機能を有する種々の機能回路ブロックが回路基板に構成される。   A plurality of circuit components belonging to a specific function such as a power supply unit, an analog signal control unit, and a digital signal control unit provided on a circuit board such as a printed circuit board are connected by a wiring pattern, a surface pattern, and a via hole. In other words, various functional circuit blocks having a predetermined function are configured on the circuit board by various combinations of the circuit elements.

たとえばプリント基板設計CADにおいては、機能回路ブロックの分離・流用や、機能回路ブロック単位でのチェック処理等を目的として、かかる機能回路ブロックを意識した設計を行うケースが多い。   For example, in printed circuit board design CAD, there are many cases in which design is performed in consideration of such functional circuit blocks for the purpose of separation and diversion of functional circuit blocks, check processing in units of functional circuit blocks, and the like.

機能回路ブロックを意識した編集を行うには、たとえば上述のCADの編集機能等において求められるように、同じ機能回路ブロックに属するすべての基板要素を正確に選択する必要がある。   In order to perform editing in consideration of the functional circuit block, it is necessary to accurately select all the board elements belonging to the same functional circuit block, for example, as required in the above-described CAD editing function.

基板要素の選択に関しては、CADの編集機能において、〔特許文献1〕、〔特許文献2〕に記載されているように、図10(a)に示すごとく矩形状にこれを行う方法がある。この方法は、矩形選択といわれ、操作が容易であるという利点がある。CADの編集機能において、基板要素の選択に関する方法としては、他に、同図(b)に示すごとく多角形選択といわれるものがある。この方法では選択の上での詳細な指示が可能であるという利点がある。なおいずれの選択方法においても、選択画面の拡大・縮小を行いながら選択を行えるようになっているのが一般的である。
特開平10−11476号公報 特開平7−105399号公報
Regarding the selection of the substrate element, as described in [Patent Document 1] and [Patent Document 2] in the CAD editing function, there is a method of performing this in a rectangular shape as shown in FIG. This method is called rectangular selection and has the advantage of easy operation. In the CAD editing function, as another method related to the selection of the substrate element, there is another method called polygon selection as shown in FIG. This method has the advantage that detailed instructions on selection are possible. In any of the selection methods, the selection screen can generally be selected while enlarging / reducing the selection screen.
Japanese Patent Laid-Open No. 10-11476 JP 7-105399 A

しかし、近年では、回路基板の高密度化に伴って、配線形状が非常に複雑になってきているため、機能回路ブロックを意識した基板要素の正確な選択が困難な状況となってきている。
たとえば、上述の矩形選択では、矩形状に基板要素を選択するという性質上、機能回路ブロックを一度の選択で正確に行うことが難しいため、矩形選択を繰り返し行う必要があるが、かかる高密度化により、選択の繰り返しをさらに多数回行う必要があり、作業性が低下している。
However, in recent years, as the density of circuit boards has increased, the wiring shape has become very complex, and it has become difficult to accurately select board elements in consideration of functional circuit blocks.
For example, in the above-described rectangular selection, it is difficult to accurately select the functional circuit block by one selection due to the property of selecting the substrate element in a rectangular shape. Therefore, the selection needs to be repeated many more times, and the workability is reduced.

また、上述の多角形選択では、かかる高密度化により、指定座標数が多くなる上、選択画面の拡大・縮小を織り交ぜた操作を多用する必要があり、操作ミスが発生しやすい。かかる操作の多用による操作ミスの発生が起こりやすいことは、矩形選択においても同様である。   In the polygon selection described above, the number of designated coordinates increases due to the increase in density, and it is necessary to frequently use operations involving the enlargement / reduction of the selection screen. It is the same for rectangle selection that operation mistakes are likely to occur due to heavy use of such operations.

一方、ネットリストなどの入力データから機能回路ブロックを把握し、これを利用して機能回路ブロックの選択を容易に行うことが可能な場合がある。例えば、基板設計システムも電気回路システムも同じベンダーが作成している場合などには、基板設計システムにおいても電気回路システム上で認識していた機能回路ブロックを同様に認識することができる製品があり、このようなワンパッケージの場合、電気回路を論理的に作成する電気回路システムと、この電気回路システムから出力される回路データを用いる基板設計システムとの間にデータ互換性があるため、これを利用して機能回路ブロックの選択を容易に行うことが可能なことがある。回路エンジニアが電気回路システム上で電気回路を作成する場合においては機能回路ブロックとしてブロック化されている場合があるからである。   On the other hand, there is a case where a functional circuit block is grasped from input data such as a net list and the functional circuit block can be easily selected using this. For example, there are products that can recognize functional circuit blocks that are recognized on the electrical circuit system in the same way in the board design system when the board design system and the electrical circuit system are created by the same vendor. In the case of such a one package, there is data compatibility between an electric circuit system that logically creates an electric circuit and a board design system that uses circuit data output from the electric circuit system. It may be possible to easily select a functional circuit block by using it. This is because when a circuit engineer creates an electrical circuit on an electrical circuit system, it may be blocked as a functional circuit block.

しかし、通常は、回路設計を行う会社と、基板設計を行う会社が異なるので、異なる会社同士で同じシステムを利用することが稀であり、データ互換性が損なわれることがほとんどである。機能回路ブロック化のためのデータ(データモデル(ブロック識別情報、回路素子識別情報、回路パターン識別情報))は、電気回路システムを汎用的なデータ形式で出力すると、データ形式変換の過程で欠落するのである。よって、電気回路システムが出力した回路データを基板設計システムにインポートしても、基板設計システムが機能回路ブロックを認識することができない。   However, since the company that designs the circuit is different from the company that designs the board, it is rare for different companies to use the same system, and data compatibility is often impaired. Data for functional circuit block (data model (block identification information, circuit element identification information, circuit pattern identification information)) is lost in the process of data format conversion when an electric circuit system is output in a general data format It is. Therefore, even if the circuit data output from the electric circuit system is imported into the board design system, the board design system cannot recognize the functional circuit block.

さらには、回路作成段階で機能回路ブロックとしている認識している素子の集合が、必ずしも基板作成段階でも同じ機能回路ブロックになるとは限らない。基板作成は物理的な制限のもとに行うために、回路作成段階では生じない不具合が各種生じる。例えば、パターン間の距離は回路作成段階では論理的に離れていれば検証しても問題は生じないが、基板作成段階では電圧レベルによってもパターン間の距離は変わる。元々、電気回路エンジニアであってもブロック化の個人差が生じることが多々あり、フィールドの異なる基板エンジニアであれば当然にブロック化の対象も異なる。   Furthermore, a set of recognized elements that are functional circuit blocks at the circuit creation stage is not necessarily the same functional circuit block at the board creation stage. Since board creation is performed under physical limitations, various problems that do not occur in the circuit creation stage occur. For example, if the distance between patterns is logically separated in the circuit creation stage, no problem occurs even if the verification is performed. However, the distance between patterns varies depending on the voltage level in the board creation stage. Originally, even an electric circuit engineer often causes individual differences in block formation, and naturally, if a board engineer is in a different field, the object of block formation is also different.

本発明は、かかる事情に鑑み、プリント基板等の回路基板において、ユーザが望む素子、パターンを簡単な操作で容易かつ正確に選択して領域指定を行うことで所望の機能回路ブロックを容易かつ正確に選択する基板回路ブロック選択装置、基板回路ブロック選択方法および基板回路ブロック選択プログラムを提供することを目的とする。   In view of such circumstances, the present invention makes it easy and accurate to select a desired functional circuit block by selecting an element and a pattern desired by a user easily and accurately by a simple operation on a circuit board such as a printed circuit board. An object of the present invention is to provide a substrate circuit block selection device, a substrate circuit block selection method, and a substrate circuit block selection program.

上記目的を達成するため、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、回路基板における仮想の領域を指定するための仮想領域指定を行い、この仮想領域指定によって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得を行い、この座標取得によって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択を行い、前記取得された座標のうち隣り合う2つの任意の座標を結ぶ線分が前記機能回路ブロックと交差することを回避するように当該座標を補正し変更する構成とする。

In order to achieve the above object, a board circuit block selection device, board circuit block selection method, and board circuit block selection program according to the present invention perform virtual area designation for designating a virtual area in a circuit board, and specify the virtual area. Coordinate acquisition is performed to arbitrarily acquire a plurality of coordinates along the outline of the region specified by, and a predetermined function configured by circuit elements on the circuit board is provided based on the coordinates acquired by the coordinate acquisition. There rows functional circuit block selection for selecting the function circuit block, the coordinates as the line to avoid intersection with the functional circuit blocks connecting two arbitrary coordinates adjacent among the acquired coordinate It is set as the structure which correct | amends and changes .

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、ユーザが仮想領域指定手段によって指定した仮想の領域の輪郭に沿って複数の座標が取得され、取得された座標に基づいて回路基板上の回路要素によって構成される機能回路ブロックを選択するので、ユーザが望む回路要素を簡単な操作で容易かつ正確に選択して領域指定を行うことで所望の機能回路ブロックを容易かつ正
確に選択することができる。また、前記機能回路ブロック選択において、前記座標取得によって取得された前記座標のうち隣り合う2つの任意の座標を結ぶ線分が前記機能回路ブロックと交差することを回避するように当該座標を補正し変更するため、仮想領域指定によって指定した仮想の領域の補正が簡易に行われ、機能回路ブロックの選択に要するユーザの負担が軽減される。

Therefore, according to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, a plurality of coordinates are acquired along the contour of the virtual area designated by the virtual area designating means by the user, Since the functional circuit block constituted by the circuit elements on the circuit board is selected based on the acquired coordinates, the user can easily and accurately select the circuit element desired by the user and specify the region by specifying the area. The functional circuit block can be easily and accurately selected. In the functional circuit block selection, the coordinates are corrected so that a line segment connecting two adjacent arbitrary coordinates among the coordinates acquired by the coordinate acquisition does not cross the functional circuit block. Therefore, the virtual area designated by the virtual area designation is easily corrected, and the burden on the user required for selecting the functional circuit block is reduced.

また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、前記仮想領域指定において、前記輪郭を構成し前記領域を指定する閉ループを、線状の軌跡によって形成するための第1の軌跡入力を行う構成とする。
従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、ユーザが望む回路要素を閉ループで囲むようにして仮想の領域を指定するという簡易かつ容易な回路要素の指定方法で仮想の領域を指定することで機能回路ブロックを選択し得る。
The board circuit block selection device, board circuit block selection method, and board circuit block selection program according to the present invention form a closed loop that forms the outline and designates the area by a linear trajectory in the virtual area designation. For this purpose, the first trajectory input is performed.
Therefore, according to the board circuit block selection device, board circuit block selection method, and board circuit block selection program of the present invention, a simple and easy circuit element in which a virtual region is specified by surrounding a circuit element desired by a user in a closed loop. A functional circuit block can be selected by designating a virtual area by a designation method.

また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、前記仮想領域指定において、前記領域を指定するための、線状の軌跡を形成する第2の軌跡入力を行い、前記輪郭を構成し前記領域を指定するためのオフセットを、第2の軌跡入力によって形成した前記軌跡に基づいて付与する第1のオフセット入力を行う構成とする。   The board circuit block selection apparatus, board circuit block selection method, and board circuit block selection program according to the present invention provide a second locus input for forming a linear locus for designating the area in the virtual area designation. And performing a first offset input for providing an offset for configuring the contour and designating the region based on the trajectory formed by the second trajectory input.

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、回路要素を囲むように形成されているグランドレベルのガード回路を機能回路ブロックとして選択したい場合など、機能回路ブロックが比較的細長い形状である場合に、かかる形状の領域を仮想の領域として容易な方法であるマーキング選択によって指定することで機能回路ブロックを選択し得る。   Therefore, according to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, it is desired to select a ground level guard circuit formed so as to surround the circuit element as a functional circuit block. When the functional circuit block has a relatively long and narrow shape, the functional circuit block can be selected by designating the region having such a shape as a virtual region by marking selection which is an easy method.

また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、前記仮想領域指定において、前記領域を指定するための、前記領域の中心を形成する中心入力を行い、前記輪郭を構成し前記領域を指定するためのオフセットを、前記中心入力によって形成した前記中心に基づいて付与する第2のオフセット入力を行う構成とする。   Further, the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention perform center input for forming the center of the region for designating the region in the virtual region designation, A second offset input is performed in which an offset for configuring the contour and designating the region is given based on the center formed by the center input.

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、回路基板が円形基板である場合など、機能回路ブロックが円形状である場合に、円形状の領域を仮想の領域として容易な方法である円選択によって指定することで機能回路ブロックを選択し得る。
また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、回路基板の表示を行い、前記オフセットが、前記表示による回路基板の表示倍率に応じて変更される構成とする。
Therefore, according to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, when the functional circuit block is circular, such as when the circuit substrate is a circular substrate, A functional circuit block can be selected by designating an area as a virtual area by circle selection which is an easy method.
The substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program according to the present invention display a circuit board, and the offset is changed according to the display magnification of the circuit board by the display. And

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、上述のマーキング選択、円選択の際にモニタ等に表示された回路基板の表示倍率に応じてオフセットが変更されるので、回路の詳細度に応じて拡大縮小を繰り返しながらかかる選択を行う際に、拡大レベルが大きいときにはオフセットを小さくし、拡大レベルが小さいときにはオフセットを大きくするなどすることで、かかる選択作業の作業性が高く使用感に優れる。   Therefore, according to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, according to the display magnification of the circuit substrate displayed on the monitor or the like during the above-described marking selection or circle selection. Since the offset is changed, when performing such selection while repeating the enlargement / reduction according to the degree of detail of the circuit, by reducing the offset when the enlargement level is large, increasing the offset when the enlargement level is small, etc. The workability of such selection work is high and the usability is excellent.

また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、前記機能回路ブロック選択において、前記座標取得によって取得された前記座標を入力によって変更する座標入力を行い、この座標入力によって前記座標を変更したときは、変更後の座標に基づいて前記機能回路ブロックを選択する構成とする。   Further, the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention perform coordinate input to change the coordinates acquired by the coordinate acquisition by input in the functional circuit block selection, When the coordinates are changed by this coordinate input, the functional circuit block is selected based on the changed coordinates.

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、仮想領域指定によって指定した仮想の領域を手動によって補正することで、ユーザの要求に応じた正確な機能回路ブロックの選択が実現する。   Therefore, according to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, the virtual region designated by the virtual region designation is manually corrected to accurately match the user's request. Selection of a functional circuit block is realized.

また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、回路基板の層を指定する層指定を行い、前記機能回路ブロック選択により、前記層指定によって指定された前記層ごとに前記回路要素を選択して前記機能回路ブロックを選択する構成とする。   The board circuit block selection device, board circuit block selection method, and board circuit block selection program according to the present invention perform layer designation for designating a layer of a circuit board, and are designated by the layer designation by the functional circuit block selection. The functional circuit block is selected by selecting the circuit element for each layer.

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、機能回路ブロック選択を、指定した層ごとに行うことが可能となり、より詳細な機能回路ブロック選択が可能となる。   Therefore, according to the board circuit block selection device, board circuit block selection method, and board circuit block selection program of the present invention, it becomes possible to perform functional circuit block selection for each specified layer, and more detailed functional circuit block selection. Is possible.

また、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムは、回路基板の表示を行い、この表示により、前記機能回路ブロック選択によって選択された前記機能回路ブロックを他の部分に比して強調して表示する構成とする。   Further, the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention display a circuit board, and by this display, the functional circuit block selected by the functional circuit block selection is displayed. It is set as the structure which emphasizes and displays compared with this part.

従って、本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、選択されている機能回路ブロックの視認性が高く、かかる機能回路ブロックの確認、変更等の作業性が高く使用感に優れる。   Therefore, according to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, the selected functional circuit block is highly visible, and operations such as confirmation and change of the functional circuit block are performed. It has high characteristics and excellent usability.

本発明の基板回路ブロック選択装置、基板回路ブロック選択方法、基板回路ブロック選択プログラムによれば、ユーザが望む回路要素を簡単な操作で容易かつ正確に選択して領域指定を行うことで所望の機能回路ブロックを容易かつ正確に選択することができる。   According to the substrate circuit block selection device, the substrate circuit block selection method, and the substrate circuit block selection program of the present invention, a desired function can be obtained by selecting a circuit element desired by a user easily and accurately by a simple operation and specifying a region. A circuit block can be easily and accurately selected.

図1は本発明を適用した基板回路ブロック選択装置が構築されているコンピュータのハードウェア構成の模式図である。かかる基板回路ブロック選択装置は、プリント基板設計CAD等の回路基板設計CADの一機能として用いられるものである。以下、かかる基板回路ブロック選択装置がプリント基板設計CADの一機能として用いられる場合について説明する。   FIG. 1 is a schematic diagram of a hardware configuration of a computer in which a substrate circuit block selection device to which the present invention is applied is constructed. Such a substrate circuit block selection device is used as a function of a circuit board design CAD such as a printed circuit board design CAD. Hereinafter, a case where the board circuit block selection device is used as one function of the printed circuit board design CAD will be described.

同図に示すように、かかるコンピュータ100は、CPU(Central Processing Unit)101、メインメモリ102、マザーボードチップセットであるMBチップセット103、ビデオカード104、HDD(Hard Disk drive)111、ブリッジ回路112、光学ドライブ121、マウス122、キーボード123、モニタ124、AGP(Accelerated Graphics Port)131、PCI(Peripheral Component Interconnect)バス132、低速バス133等を備えている。
メインメモリ102は、図示しないCPUバス及びMBチップセット103を介してCPU101に接続されている。
As shown in the figure, the computer 100 includes a CPU (Central Processing Unit) 101, a main memory 102, an MB chip set 103 which is a motherboard chip set, a video card 104, an HDD (Hard Disk drive) 111, a bridge circuit 112, An optical drive 121, a mouse 122, a keyboard 123, a monitor 124, an AGP (Accelerated Graphics Port) 131, a PCI (Peripheral Component Interconnect) bus 132, a low-speed bus 133, and the like are provided.
The main memory 102 is connected to the CPU 101 via a CPU bus and MB chip set 103 (not shown).

ビデオカード104は、AGP131及びMBチップセット103を介してCPU101に接続されている。
HDD111、モニタ124は、PCIバス132及びMBチップセット103を介してCPU101に接続されている。
ブリッジ回路112は、PCIバス132と低速バス133を接続するものである。
The video card 104 is connected to the CPU 101 via the AGP 131 and the MB chip set 103.
The HDD 111 and the monitor 124 are connected to the CPU 101 via the PCI bus 132 and the MB chip set 103.
The bridge circuit 112 connects the PCI bus 132 and the low speed bus 133.

光学ドライブ121は、低速バス133、ブリッジ回路112、PCIバス132およびMBチップセット103を介してCPU101に接続されている。光学ドライブ121は、CD−ROM、DVD−ROM等の記録媒体としての光ディスク125にレーザ光を照射してデータを読み込み、または読み書きするドライブである。
マウス122及びキーボード123は、光学ドライブ121と同様の接続構成でCPU101に接続されている。
The optical drive 121 is connected to the CPU 101 via the low-speed bus 133, the bridge circuit 112, the PCI bus 132, and the MB chip set 103. The optical drive 121 is a drive that reads or reads / writes data by irradiating an optical disc 125 as a recording medium such as a CD-ROM or DVD-ROM with a laser beam.
The mouse 122 and the keyboard 123 are connected to the CPU 101 with the same connection configuration as the optical drive 121.

基板回路ブロック選択装置は、コンピュータ100に基板回路ブロック選択プログラムを含むプリント基板設計CAD用プログラムの記録された光ディスク125を光学ドライブ121から読み出し、HDDに複製してメインメモリ102に複製したプリント基板設計CAD用プログラムがロード可能に構成されるいわゆるインストールを行うことで構築されるものであり、コンピュータ100を制御するOS(Operating System)へ利用者がプリント基板設計CAD用プログラムの起動を命令することで同プログラムがメインメモリ102にロードされ、起動する。なお、かかるインストール方法は例示に過ぎず、コンピュータ100がネットワーク接続されている場合にネットワークを介してインストールするなど、他の方法によるインストールが可能である。   The board circuit block selection apparatus reads out an optical disk 125 on which a computer board CAD program including a board circuit block selection program is recorded in the computer 100 from the optical drive 121, duplicates it to the HDD, and duplicates it to the main memory 102. The CAD program is constructed by performing so-called installation so that the CAD program can be loaded, and the user instructs an OS (Operating System) that controls the computer 100 to start the printed circuit board design CAD program. The program is loaded into the main memory 102 and activated. Note that this installation method is merely an example, and installation by other methods is possible, such as installation via the network when the computer 100 is connected to the network.

コンピュータ100が基板回路ブロック選択装置として機能するにあたり、上述の各構成は、次の機能を担う。
マウス122、キーボード123のうち少なくともマウス122は、回路基板としてのプリント基板における仮想の領域を指定するための仮想領域指定手段として機能する。
CPU101は、かかる仮想領域指定手段によって指定した仮想の領域の輪郭に沿って任意に複数の座標を取得する座標取得手段として機能する。
When the computer 100 functions as a substrate circuit block selection device, each of the above-described configurations bears the following functions.
At least the mouse 122 of the mouse 122 and the keyboard 123 functions as a virtual area designating unit for designating a virtual area on a printed circuit board as a circuit board.
The CPU 101 functions as a coordinate acquisition unit that arbitrarily acquires a plurality of coordinates along the contour of the virtual region designated by the virtual region designation unit.

メインメモリ102またはHDD111は、かかる座標取得手段によって取得した複数の座標を記憶する座標記憶手段として機能する。
CPU101、マウス122、キーボード123のうち少なくともCPU101は、座標記憶手段によって記憶された複数の座標に基づいてプリント基板上の回路要素言い換えると基板要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択手段として機能する。
モニタ124は、機能回路ブロックの選択の対象となっているプリント基板とともに、かかる機能回路ブロック選択手段によって選択された機能回路ブロックを表示する表示手段として機能する。
The main memory 102 or the HDD 111 functions as a coordinate storage unit that stores a plurality of coordinates acquired by the coordinate acquisition unit.
At least the CPU 101 out of the CPU 101, mouse 122, and keyboard 123 is a circuit element on the printed circuit board based on a plurality of coordinates stored by the coordinate storage means. It functions as a functional circuit block selection means for selecting.
The monitor 124 functions as a display unit that displays the functional circuit block selected by the functional circuit block selection unit together with the printed circuit board that is the target of selection of the functional circuit block.

よって、コンピュータ100が基板回路ブロック選択装置として機能することで、プリント基板における仮想の領域を指定するための仮想領域指定ステップであるエリア指定ステップ(図8(S23))と、このエリア指定ステップによって指定したかかる領域の輪郭に沿って任意に複数の座標を取得する座標取得ステップ(図8(S24))と、この座標取得ステップによって取得したかかる複数の座標に基づいて回路基板上の基板要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択ステップであるエリア作成ステップ(図8(S25))とを有する基板回路ブロック選択方法が、これらのステップS23〜25を行う基板回路ブロック選択プログラムによって実行される。   Therefore, when the computer 100 functions as a board circuit block selection device, an area designation step (FIG. 8 (S23)), which is a virtual area designation step for designating a virtual area on the printed circuit board, and the area designation step. A coordinate acquisition step (FIG. 8 (S24)) for acquiring a plurality of coordinates arbitrarily along the contour of the specified region, and a board element on the circuit board based on the plurality of coordinates acquired by the coordinate acquisition step. A substrate circuit block selection method including an area creation step (FIG. 8 (S25)) which is a functional circuit block selection step for selecting a functional circuit block having a predetermined function to be configured is performed in these steps S23 to S25. It is executed by the substrate circuit block selection program that performs the above.

なお、図1は本発明を適用した基板回路ブロック選択装置が構築されるコンピュータのハードウェア構成を模式的に示した一例に過ぎず、本発明を適用可能であれば、他の様々な構成を採ることができる。その他、基板回路ブロック選択装置及びこれを含むプリント基板設計CADは周知の集中形、分散形、スタンドアロン形として構成することができる。   FIG. 1 is merely an example schematically showing a hardware configuration of a computer in which a substrate circuit block selection device to which the present invention is applied is constructed. If the present invention is applicable, other various configurations are possible. Can be taken. In addition, the board circuit block selection device and the printed circuit board design CAD including the board circuit block selection apparatus can be configured as a well-known centralized type, distributed type, or stand-alone type.

図2はコンピュータ100によって構築されている基板回路ブロック選択装置を構成する機能ブロック図である。なおプリント基板設計CADの機能として一般的に備えられている機能についての図示・説明は適宜省略する。   FIG. 2 is a functional block diagram of the substrate circuit block selection device constructed by the computer 100. Illustrations and descriptions of functions generally provided as functions of the printed circuit board design CAD are omitted as appropriate.

かかる基板回路ブロック選択装置は、エリア指定ステップS23でマウス122等を用いてプリント基板における仮想の領域を指定する際に、かかる指定を行うためのモードを選択し切り替えるための選択モード切替部11を有している。この選択モード切替部11は、マウス122、キーボード124等によって実現されている。ここに、当該マウス122、キーボード124等は、選択モード切替ステップを行う選択モード切替手段として機能する。選択モード切替部11の他の詳細については後述する。   The board circuit block selection device includes a selection mode switching unit 11 for selecting and switching a mode for performing such designation when designating a virtual area on the printed board using the mouse 122 or the like in area designation step S23. Have. The selection mode switching unit 11 is realized by a mouse 122, a keyboard 124, and the like. Here, the mouse 122, the keyboard 124, and the like function as selection mode switching means for performing a selection mode switching step. Other details of the selection mode switching unit 11 will be described later.

かかる基板回路ブロック選択装置はまた、選択モード切替部11により選択した各モードに応じて指定された仮想の領域を、エリア指定ステップS23において複数の座標を取得することでフリーハンドエリアとして作成する処理を行うフリーハンドエリア作成処理部(座標保持部)12を有している。このフリーハンドエリア作成処理部12は、座標取得手段としてのCPU101によって実現されている。フリーハンドエリアは、作成初期の状態において、プリント基板に複数の層があっても、すべての層に共通の貫通的なものとなっている。   The board circuit block selecting apparatus also creates a virtual area designated according to each mode selected by the selection mode switching unit 11 as a freehand area by acquiring a plurality of coordinates in the area designation step S23. A freehand area creation processing unit (coordinate holding unit) 12. The freehand area creation processing unit 12 is realized by the CPU 101 as coordinate acquisition means. In the initial stage of creation, the freehand area is penetrating in common to all layers even if there are multiple layers on the printed circuit board.

かかる基板回路ブロック選択装置はまた、フリーハンドエリア作成処理部12によって作成されたフリーハンドエリアを、プリント基板の各層に共通して作成されるとともにかかる各層ごとにも作成されるフリーハンドエリアテーブル13を有している。このフリーハンドエリアテーブル13は、座標取得手段としてのCPU101によって作成されるとともに、メインメモリ102またはHDD111によって記憶される。ここに、当該メインメモリ102またはHDD111は、フリーハンドエリアテーブル記憶ステップを行うフリーハンドエリアテーブル記憶手段として機能する。   The board circuit block selection device also creates a freehand area created by the freehand area creation processing unit 12 in common for each layer of the printed circuit board and a freehand area table 13 created for each layer. have. The freehand area table 13 is created by the CPU 101 as coordinate acquisition means and is stored in the main memory 102 or the HDD 111. Here, the main memory 102 or the HDD 111 functions as a freehand area table storage unit that performs a freehand area table storage step.

かかる基板回路ブロック選択装置はまた、フリーハンドエリアテーブル13を構成する各フリーハンドエリアに含まれる、プリント基板の当該層の基板要素を判定するフリーハンドエリア内の選択要素判定部14を有している。このフリーハンドエリア内の選択要素判定部14は、機能回路ブロック選択手段としてのCPU101によって実現されている。フリーハンドエリア内の選択要素判定部14の他の詳細については後述する。   The board circuit block selection device also includes a selection element determination unit 14 in the freehand area that determines the board element of the layer of the printed circuit board included in each freehand area constituting the freehand area table 13. Yes. The selection element determination unit 14 in the freehand area is realized by the CPU 101 as a function circuit block selection unit. Other details of the selection element determination unit 14 in the freehand area will be described later.

かかる基板回路ブロック選択装置はまた、プリント基板設計CADの操作画面をモニタ124に表示させる画面表示部15を有している。この画面表示部15は、モニタ124に表示させる画面を構成するデータを処理するためのビデオカード104、ビデオカード104を制御するCPU101等によって実現されている。ここに、当該ビデオカード104、CPU101等は、画面表示ステップを行う画面表示実行手段として機能する。画面表示部15における処理により、モニタ124には、たとえば、機能回路ブロックの選択対象となっているプリント基板、マウス122の操作に応じて動くマウスカーソル、マウスカーソルの動きによって形成される軌跡、この軌跡等に基づきフリーハンドエリア内の選択要素判定部14における処理によって選択された機能回路ブロック等が表示される。なお、画像表示部15は、マウス122、キーボード123等の表示倍率指定手段によって指定された表示倍率に応じて、かかるプリント基板等をモニタ124に表示するための処理も行う。   The board circuit block selection apparatus also includes a screen display unit 15 that displays an operation screen of printed circuit board design CAD on the monitor 124. The screen display unit 15 is realized by a video card 104 for processing data constituting a screen to be displayed on the monitor 124, a CPU 101 for controlling the video card 104, and the like. Here, the video card 104, the CPU 101, and the like function as screen display execution means for performing a screen display step. By the processing in the screen display unit 15, the monitor 124 includes, for example, a printed circuit board that is a selection target of the functional circuit block, a mouse cursor that moves according to the operation of the mouse 122, a locus formed by the movement of the mouse cursor, A functional circuit block or the like selected by processing in the selection element determination unit 14 in the freehand area based on the locus or the like is displayed. The image display unit 15 also performs processing for displaying such a printed circuit board or the like on the monitor 124 according to the display magnification designated by the display magnification designation means such as the mouse 122 and the keyboard 123.

かかる基板回路ブロック選択装置はまた、フリーハンドエリア内の選択要素判定部14における処理によって選択された機能回路ブロックを、プリント基板の他の部分に比して強調して表示するように、画面表示部15に送信するデータを処理する強調表示処理部16を有している。この強調表示処理部16は、ビデオカード14、ビデオカード104を制御するCPU101等によって実現されている。ここに、当該ビデオカード14、CPU101等は、強調表示処理ステップを行う強調表示処理手段として機能する。かかる強調の態様としては、色彩、明度、輝度の変更等が挙げられる。また、対象外の基板要素である他の部分については、かかる強調との対比によるトーンダウン表示を行う。   Such a board circuit block selection device also displays a screen so that the functional circuit block selected by the processing in the selection element determination unit 14 in the freehand area is highlighted as compared with the other parts of the printed board. The highlight processing unit 16 that processes data to be transmitted to the unit 15 is provided. The highlighting processing unit 16 is realized by the CPU 101 that controls the video card 14 and the video card 104. Here, the video card 14, the CPU 101, and the like function as an emphasis display processing unit that performs an emphasis display processing step. Examples of such emphasis include changes in color, brightness, and luminance. In addition, tone down display is performed for other portions which are non-target substrate elements by contrast with such emphasis.

かかる基板回路ブロック選択装置はまた、フリーハンドエリアテーブル13を構成する各フリーハンドエリアを手動によって変更するフリーハンドエリアの手動変更処理部17を有している。このフリーハンドエリアの手動変更処理部17は、機能回路ブロック選択手段によって実現される。このときの機能回路ブロック選択手段は、CPU101のみならず、座標取得手段によって取得された座標を手動の入力によって変更する座標入力手段も含み、座標入力手段によって座標の変更が行われたときに、変更後の座標に基づいて機能回路ブロックを選択する。座標入力手段は、マウス122、キーボード123等によって実現されている。ここに、当該CPU101、マウス122、キーボード123等は、座標変更ステップを行う座標変更手段として機能する。座標の変更が行われたとき、新たな座標はメインメモリ102またはHDD111に新たに記憶されたり記憶されている座標と置き換えられたりする。フリーハンドエリアの手動変更処理部17の他の詳細については後述する。   The substrate circuit block selection device also includes a freehand area manual change processing unit 17 for manually changing each freehand area constituting the freehand area table 13. The freehand area manual change processing unit 17 is realized by a functional circuit block selection unit. The functional circuit block selection means at this time includes not only the CPU 101 but also coordinate input means for changing the coordinates acquired by the coordinate acquisition means by manual input, and when the coordinates are changed by the coordinate input means, A functional circuit block is selected based on the changed coordinates. The coordinate input means is realized by a mouse 122, a keyboard 123, and the like. Here, the CPU 101, the mouse 122, the keyboard 123, and the like function as a coordinate changing unit that performs a coordinate changing step. When the coordinates are changed, the new coordinates are newly stored in the main memory 102 or the HDD 111 or replaced with the stored coordinates. Other details of the freehand area manual change processing unit 17 will be described later.

かかる基板回路ブロック選択装置はまた、フリーハンドエリアテーブル13を構成する各フリーハンドエリアを自動で補正して変更するフリーハンドエリアの自動変更処理部18を有している。このフリーハンドエリアの自動変更処理部18は、機能回路ブロック選択手段としてのCPU101によって実現される。ここに、CPU101は、座標変更ステップを行う座標変更手段として機能する。座標の変更が行われたとき、新たな座標はメインメモリ102またはHDD111に新たに記憶されたり記憶されている座標と置き換えられたりする。フリーハンドエリアの自動変更処理部18の他の詳細については後述する。   The substrate circuit block selection device also includes a freehand area automatic change processing unit 18 that automatically corrects and changes each freehand area constituting the freehand area table 13. The freehand area automatic change processing unit 18 is realized by the CPU 101 as a function circuit block selection unit. Here, the CPU 101 functions as a coordinate changing unit that performs a coordinate changing step. When the coordinates are changed, the new coordinates are newly stored in the main memory 102 or the HDD 111 or replaced with the stored coordinates. Other details of the freehand area automatic change processing unit 18 will be described later.

かかる基板回路ブロック選択装置はまた、フリーハンドエリア内の選択要素判定部14、フリーハンドエリアの手動変更処理部17、フリーハンドエリアの自動変更処理部18、において処理対象となるプリント基板の層を指定する層指定手段としての対象層指定部19を有している。この対象層指定部19は、マウス122、キーボード123等によって実現されている。ここに、当該マウス122、キーボード123等は、対象層指定ステップを行う対象層指定手段として機能する。対象層指定部19は、所望の層を選択し、フリーハンドエリアと共にモニタ124に表示させる等の目的で設けられている。フリーハンドエリアは作成初期の状態においてはすべての層に共通の貫通的なものとなっているといった事情から、各層ごとにその時点でのフリーハンドエリアで所望の機能回路ブロックが選択されているか否か、各層ごとにフリーハンドエリアを手動あるいは自動で補正する必要があるか否か等をチェックすることを要する場合があるためである。   Such a circuit board block selecting apparatus also selects a layer of a printed circuit board to be processed in the selection element determination unit 14 in the freehand area, the manual change processing unit 17 in the freehand area, and the automatic change processing unit 18 in the freehand area. A target layer specifying unit 19 is provided as a layer specifying means for specifying. The target layer specifying unit 19 is realized by a mouse 122, a keyboard 123, and the like. Here, the mouse 122, the keyboard 123, and the like function as target layer specifying means for performing a target layer specifying step. The target layer designating unit 19 is provided for the purpose of selecting a desired layer and displaying it on the monitor 124 together with the freehand area. Whether or not a desired functional circuit block is selected in the freehand area at that time for each layer because the freehand area is a penetrating common to all layers in the initial stage of creation This is because it may be necessary to check whether it is necessary to manually or automatically correct the freehand area for each layer.

かかる基板回路ブロック選択装置はまた、フリーハンドエリア内の選択要素判定部14によって機能回路ブロックを構成すると判定された基板要素を記憶する要素テーブル20を有している。なお、かかる判定は、適宜、フリーハンドエリアの手動変更処理部17、フリーハンドエリアの自動変更処理部18における処理の後に行われる。この要素テーブル20は、メインメモリ102またはHDD111によって記憶される。ここに、当該メインメモリ102またはHDD111は、要素テーブル記憶ステップを行う要素テーブル記憶手段として機能する。   The board circuit block selection apparatus also includes an element table 20 that stores board elements determined to constitute a functional circuit block by the selection element determination unit 14 in the freehand area. This determination is appropriately performed after the processing in the freehand area manual change processing unit 17 and the freehand area automatic change processing unit 18. This element table 20 is stored in the main memory 102 or the HDD 111. Here, the main memory 102 or the HDD 111 functions as an element table storage unit that performs an element table storage step.

これらの機能ブロックのうち、選択モード切替部11、フリーハンドエリア内の選択要素判定部14、フリーハンドエリアの手動変更処理部17、フリーハンドエリアの自動変更処理部18の詳細について述べる。
選択モード切替部11では、プリント基板における仮想の領域を指定するためのモードとして、ループ選択、マーキング選択、円選択、矩形選択、多角形選択の各モードのうちいずれかひとつを選ぶことができる。これらのモードのうち本発明に係るループ選択、マーキング選択、円選択について主に説明する。
Among these functional blocks, details of the selection mode switching unit 11, the selection element determination unit 14 in the free hand area, the manual change processing unit 17 of the free hand area, and the automatic change processing unit 18 of the free hand area will be described.
The selection mode switching unit 11 can select any one of a loop selection mode, a marking selection mode, a circle selection mode, a rectangular selection mode, and a polygonal selection mode as a mode for designating a virtual area on the printed circuit board. Of these modes, loop selection, marking selection, and circle selection according to the present invention will be mainly described.

図3(a)、(b)、(c)はそれぞれ、ループ選択、マーキング選択、円選択の際にモニタ122に映し出される、機能回路ブロックを選択するために仮想領域指定手段たるマウス122、キーボート123等を用いてプリント基板上にフリーハンドエリアを指定するときの操作画面を示している。   3A, 3B, and 3C show a mouse 122 as a virtual area designation means for selecting a functional circuit block displayed on the monitor 122 at the time of loop selection, marking selection, and circle selection, respectively, and a keyboard. An operation screen for designating a freehand area on a printed circuit board using 123 or the like is shown.

同図(a)、(b)、(c)それぞれにおいて、左側の図における白線又は白点部はマウスカーソルを用いて描かれた軌跡、右側の図における白塗りの領域は指定された仮想の領域を示している。なお、かかる白線又は白点部は他の方法で描いてもよいが、ここではマウス122を用いマウスカーソルで描く場合について説明する。   In each of the drawings (a), (b), and (c), the white line or white dot in the left diagram is a locus drawn using the mouse cursor, and the white area in the right diagram is the designated virtual area. Indicates the area. The white line or the white dot portion may be drawn by other methods, but here, a case where the mouse 122 is used and the mouse cursor is drawn will be described.

座標取得手段たるCPU101は、かかる仮想の領域を構成する輪郭に沿って、所定の一定時間間隔で任意に言い換えると自動的に座標の取得を行う。座標の取得条件は、所定の一定時間間隔とともに、または所定の一定時間間隔に代えて、所定の一定距離間隔で行うようにしてもよい。時間間隔、距離間隔は固定であってもよいし、ユーザがマウス122、キーボード123等の座標取得条件設定手段によって変更できるようにしてもよい。ただしその最大値は対象のプリント基板上の最小の基板要素の取捨ができる範囲とされる。   The CPU 101 serving as the coordinate acquisition means automatically acquires coordinates along the contours constituting the virtual area, in other words, at any given fixed time interval. The coordinate acquisition condition may be performed at a predetermined constant distance interval together with a predetermined constant time interval or instead of the predetermined constant time interval. The time interval and the distance interval may be fixed, or may be changed by the user by coordinate acquisition condition setting means such as the mouse 122 and the keyboard 123. However, the maximum value is a range in which the smallest board element on the target printed board can be discarded.

ループ選択は、第1の軌跡入力手段としてのマウス122を用い、マウスカーソルによって、同図(a)に示すように、かかる仮想の領域の輪郭を構成しかかる領域を指定する閉ループを、線状の軌跡によって形成することによって行う。このようにループ選択ではマウス122が仮想領域指定手段として機能する。ループ選択では、マウスカーソルの軌跡が交差する点を求め、最初に得られた閉ループ部の内側の領域をかかる仮想の領域言い換えるとフリーハンドエリアとする。フリーハンドエリア外は選択除外のエリアとなる。同図(a)の左図にあるように、閉ループが得られたときに余分の軌跡があるときには、同図(a)の右図に明らかなようにかかる余分の軌跡は消去される。交差する点がない場合には、描かれた線状の軌跡の始点と終点を結ぶ直線を仮想追加し、閉ループを作成する。   The loop selection uses the mouse 122 as the first trajectory input means, and, as shown in FIG. 5A, a closed loop that configures the outline of the virtual area and designates the area is displayed in a linear shape. This is done by forming the trajectory. Thus, in the loop selection, the mouse 122 functions as a virtual area designation unit. In the loop selection, a point where the locus of the mouse cursor intersects is obtained, and the area inside the closed loop portion obtained first is used as a virtual area, in other words, a freehand area. The area outside the freehand area is a selection exclusion area. As shown in the left diagram of FIG. 11A, when there is an extra trajectory when the closed loop is obtained, the extra trajectory is erased as apparent in the right diagram of FIG. If there is no intersecting point, a straight line connecting the start point and end point of the drawn linear trajectory is virtually added to create a closed loop.

マーキング選択は、かかる仮想の領域を指定するための、線状の軌跡を形成する第2の軌跡入力手段としてのマウス122と、かかる仮想の領域の輪郭を構成しかかる仮想の領域を指定するためのオフセットを、マウス122によって形成した軌跡に基づいて付与する第1のオフセット入力手段としてのキーボード123とを用い、マウスカーソルによって、同図(b)左図に示すように、かかる仮想の領域の中心線言い換えると基準線を構成しかかる領域を指定する線状の軌跡を描き、同図(b)右図に示すように、入力されたオフセットによってかかる線状の軌跡を中心に一定幅の肉付けを行うようにして仮想の領域言い換えるとフリーハンドエリアを形成する。このようにマーキング選択ではマウス122及びキーボード123が仮想領域指定手段として機能する。フリーハンドエリア外は選択除外のエリアとなる。   In the marking selection, the mouse 122 as the second trajectory input means for forming a linear trajectory for designating such a virtual area, and the contour of the virtual area are configured and the virtual area is designated. Using the keyboard 123 as the first offset input means for applying the offset of the virtual area based on the locus formed by the mouse 122, and as shown in the left diagram of FIG. Center line In other words, draw a linear trajectory that specifies the region that constitutes the reference line, and as shown in the right figure of FIG. In other words, a virtual hand region, that is, a freehand area is formed. Thus, in marking selection, the mouse 122 and the keyboard 123 function as a virtual area designation unit. The area outside the freehand area is a selection exclusion area.

マーキング選択は、たとえば、グランドレベルのガード素子が素子の周りに形成されている場合に、このガード回路を選択するのに好適である。マーキング選択では描いた軌跡を拡大した線幅領域を仮想の領域とするため、仮想の領域によって選択除外のエリアを囲むような、ドーナツ状の仮想の領域の指定を、ループ選択に比べて容易に行うことが可能である。   The marking selection is suitable for selecting the guard circuit when, for example, a ground level guard element is formed around the element. In marking selection, the line width area where the drawn trajectory is enlarged is used as a virtual area, so it is easier to specify a donut-shaped virtual area that surrounds the selection exclusion area with the virtual area compared to loop selection. Is possible.

円選択は、かかる仮想の領域を指定するための、かかる仮想の領域の中心を形成する中心入力手段としてのマウス122と、かかる仮想の領域の輪郭を構成しかかる仮想の領域を指定するためのオフセットを、マウス122によって形成した軌跡であるかかる中心に基づいて付与する第2のオフセット入力手段としてのキーボード123とを用い、マウスカーソルによって、同図(b)左図に示すように、かかる仮想の領域の中心言い換えると基準となる点を軌跡として描き、同図(b)右図に示すように、入力されたオフセットによってかかる点を中心に一定幅の肉付けを行うようにして円状の仮想の領域言い換えるとフリーハンドエリアを形成する。このように円選択ではマウス122及びキーボード123が仮想領域指定手段として機能する。フリーハンドエリア外は選択除外のエリアとなる。オフセットは半径、直径のいずれかとして入力される。円選択はたとえば円形基板に好適である。   The circle selection is for specifying such a virtual area, a mouse 122 as a center input means for forming the center of the virtual area, and an outline of the virtual area to specify the virtual area. Using the keyboard 123 as the second offset input means for giving an offset based on such a center which is a locus formed by the mouse 122, the virtual cursor as shown in the left diagram of FIG. In other words, a reference point is drawn as a trajectory, and as shown in the right figure of FIG. 4B, a circular virtual object is formed by performing a certain width of flesh around the point by the input offset. In other words, a freehand area is formed. As described above, in the circle selection, the mouse 122 and the keyboard 123 function as virtual area designating means. The area outside the freehand area is a selection exclusion area. The offset is entered as either radius or diameter. Circle selection is suitable for circular substrates, for example.

マーキング選択、円選択では、上述の例ではオフセットをキーボードで入力しているが、これとともに、又はこれに代えて、モニタ124によるプリント基板の表示倍率に応じて変更するようにしてもよい。具体的には、拡大レベルが大きいときにはオフセットを小さくし、拡大レベルが小さいときにはオフセットを大きくする。たとえば、オフセットを常にモニタ124によって表示されている大きさの5%等とする。上述のようにモニタ124によるプリント基板の表示倍率はマウス122、キーボード123等の表示倍率指定手段によって指定されるため、当該マウス122等は、オフセット入力手段としても機能することとなる。このようなオフセット入力方法は、マーキング選択において特に有効である。マウスカーソルによる軌跡の描画は、回路の詳細度に応じて拡大縮小を繰り返しながら行うことが多いためである。   In the marking selection and the circle selection, the offset is input with the keyboard in the above-described example. However, it may be changed according to the display magnification of the printed board by the monitor 124 together with or instead of this. Specifically, the offset is decreased when the enlargement level is large, and the offset is increased when the enlargement level is small. For example, the offset is always 5% of the size displayed on the monitor 124. As described above, since the display magnification of the printed circuit board by the monitor 124 is designated by the display magnification designation means such as the mouse 122 and the keyboard 123, the mouse 122 etc. also functions as an offset input means. Such an offset input method is particularly effective in marking selection. This is because the locus drawing by the mouse cursor is often performed while repeating the enlargement / reduction according to the level of detail of the circuit.

その他、選択モード切替部11では、矩形選択、多角形選択を選ぶこともできる。これらは、複数点の座標指定をユーザ自らが行うものであり、この点、複数の座標の取得が自動的に行われるループ選択、マーキング選択、円選択と異なっている。仮想の領域の指定は、ループ選択、マーキング選択、円選択、矩形選択、多角形選択を必要に応じて切り替え、これらの組み合わせによって行ってもよい。この場合、各モードにおいて指定した仮想領域を保存し足し合わせることで最終的な仮想の領域の指定が行われる。   In addition, the selection mode switching unit 11 can select rectangular selection or polygon selection. These are coordinate designations for a plurality of points by the user, and are different from loop selection, marking selection, and circle selection in which acquisition of a plurality of coordinates is automatically performed. The designation of the virtual area may be performed by switching loop selection, marking selection, circle selection, rectangle selection, and polygon selection as necessary, and a combination thereof. In this case, the final virtual area is designated by storing and adding the virtual areas designated in each mode.

図2に示すように、フリーハンドエリア内の選択要素判定部14では、表示層切替処理14aと、要素確定処理14bとを行うようになっている。表示層切替処理14aでは、フリーハンドエリアテーブル13に含まれているフリーハンドエリアのうち、対象層指定部19で指定されたプリント基板の層のフリーハンドエリアを読み込む。要素確定処理14bでは、表示層切替処理14aで読み込まれたフリーハンドエリアにつき、これに含まれる基板要素を判定し、機能回路ブロックを構成する基板要素を、当該層の要素テーブル20に出力し、要素テーブル記憶手段に記憶させる。   As shown in FIG. 2, the selection element determination unit 14 in the freehand area performs a display layer switching process 14a and an element determination process 14b. In the display layer switching process 14 a, the freehand area of the layer of the printed circuit board designated by the target layer designation unit 19 among the freehand areas included in the freehand area table 13 is read. In the element determination process 14b, the board elements included in the freehand area read in the display layer switching process 14a are determined, and the board elements constituting the functional circuit block are output to the element table 20 of the layer, Store in the element table storage means.

フリーハンドエリアの手動変更処理部17では、移動変更処理17aと、拡大・縮小変更処理17bと、枠のドラッグ変更処理17cとを行うことができるようになっている。これらの処理は、モニタ124にプリント基板及びすでに指定した仮想の領域を表示させた状態で、手動変更を行う対象の仮想の領域を指定し、マウス122の左右のボタンやマウスホィール等、キーボード123の十字キー、シフトキー等を用いたユーザの手動操作に基づいて行う。   In the freehand area manual change processing unit 17, a movement change process 17a, an enlargement / reduction change process 17b, and a frame drag change process 17c can be performed. In these processes, the printed circuit board and the virtual area that has already been designated are displayed on the monitor 124, the virtual area to be manually changed is designated, and the keyboard 123 such as the left and right buttons of the mouse 122 and the mouse wheel are designated. This is performed based on the user's manual operation using the cross key, shift key, and the like.

図4は、フリーハンドエリアの手動変更処理の方法を概念的に示している。
同図に示されているように、モニタ124においてプリント基板上の仮想の領域によって選択される基板要素すなわち選択要素によって所望の機能回路ブロックが構成されているか否か、仮想の領域の位置、大きさ、範囲を確認しつつ、移動変更処理17aすなわちキーボード123のカーソルキー等を用いた仮想の領域たる選択エリアの移動、拡大・縮小変更処理17bすなわちマウス122のマウスホィール等を用いた選択エリアの拡大・縮小、枠のドラッグ変更処理17cすなわちマウス122のドラッグ操作等による選択エリアの変更、調整、を適宜行い、所望の機能回路ブロックを構成する基板要素を過不足なく選択するように、仮想の領域の輪郭を手動で変更し、補正する。補正後の仮想の領域についてはすでに述べたように座標の変更等が行われフリーハンドエリアとして更新されあるいは新規に保存される。
FIG. 4 conceptually shows a method for manually changing the freehand area.
As shown in the figure, in the monitor 124, whether or not a desired functional circuit block is configured by a board element selected by a virtual area on the printed circuit board, that is, a selection element, the position and size of the virtual area. While confirming the range, the movement change process 17a, that is, the movement of the selection area that is a virtual area using the cursor key of the keyboard 123, the enlargement / reduction change process 17b, that is, the selection area that uses the mouse wheel of the mouse 122, etc. The virtual area is selected so that the board elements constituting the desired functional circuit block are selected without excess or deficiency by appropriately performing enlargement / reduction, frame drag change processing 17c, that is, selection area change and adjustment by dragging the mouse 122, etc. Manually change the contour of the area and correct it. As described above, the corrected virtual area is changed in coordinates, etc., and updated as a freehand area or newly stored.

この処理は後述するように、フリーハンドエリアテーブル13に含まれているフリーハンドエリアのうち、対象層指定部19で指定されたプリント基板の各層のフリーハンドエリアごとに行うことができる。   As will be described later, this processing can be performed for each freehand area of each layer of the printed circuit board specified by the target layer specifying unit 19 among the freehand areas included in the freehand area table 13.

図2に示すように、フリーハンドエリアの自動変更処理部18では、仮想の領域が基板要素と交差することを回避するように座標の補正を行うために、エリア構成線分作成処理18aと、基板要素交差要素検索処理18bと、要素形状分割内包チェック処理18cと、フリーハンドエリアの補正処理18dとを行うようになっている。これらの処理は、ユーザがフリーハンドエリアの自動補正処理の実行をマウス122、キーボード123等によって指示することで、CPU101により自動的に行われる。   As shown in FIG. 2, in the freehand area automatic change processing unit 18, in order to correct the coordinates so as to avoid the virtual region intersecting the substrate element, an area configuration line segment creation process 18 a, Substrate element intersection element search processing 18b, element shape division inclusion check processing 18c, and freehand area correction processing 18d are performed. These processes are automatically performed by the CPU 101 when the user instructs the execution of the automatic correction process for the freehand area using the mouse 122, the keyboard 123, and the like.

図5は、フリーハンドエリアの自動補正処理の方法を、ループ選択により仮想の領域の指定が行われた場合について概念的に示している。図5に示した例では、破線で囲まれた領域が仮想の領域であり、この領域には、基板要素である要素A〜Hのうち、要素A、B、Fについてはその一部が、要素C〜E、G、Hについてはその全体が含まれている。   FIG. 5 conceptually shows the method of automatic correction processing for the freehand area when a virtual region is designated by loop selection. In the example shown in FIG. 5, a region surrounded by a broken line is a virtual region, and among these elements A to H, which are substrate elements, a part of the elements A, B, and F are included. The elements C to E, G, and H are included in their entirety.

よって本例では、フリーハンドエリアの自動変更処理部18により、仮想の領域が要素A、B、Fと交差しないように座標の補正が行われる。座標の補正は、仮想の領域の輪郭によって当該要素を分割したとき、仮想の領域の内側の部分の面積が他方のそれ以上であるときには当該要素の全体を仮想の領域に含むように行い、また、仮想の領域の内側の部分の面積が他方のそれより小さいときには当該要素の全体を仮想の領域から除外するように行う。この詳細は次に述べる。   Therefore, in this example, the freehand area automatic change processing unit 18 corrects the coordinates so that the virtual area does not intersect the elements A, B, and F. Coordinate correction is performed so that when the element is divided by the outline of the virtual area, the area inside the virtual area is larger than the other area so that the entire element is included in the virtual area. When the area of the inner part of the virtual region is smaller than that of the other, the entire element is excluded from the virtual region. Details of this will be described next.

図6は、フリーハンドエリアの自動補正処理のフローチャートである。
自動補正処理の実行が指示されると(図6(S1))、フリーハンドエリアテーブル13から処理対象の仮想の領域を表す座標が読み出されて図5に示す点A、B、C、D・・・のように、エリア構成点として取得される(図6(S2))。点A、B、C、D・・・は、この順で互いに隣り合うものとする。
FIG. 6 is a flowchart of a freehand area automatic correction process.
When the execution of the automatic correction process is instructed (FIG. 6 (S1)), the coordinates representing the virtual area to be processed are read from the freehand area table 13 and the points A, B, C, D shown in FIG. Are obtained as area composing points (FIG. 6 (S2)). The points A, B, C, D... Are adjacent to each other in this order.

点A、B、C、D・・・の中から、基板要素上にない点を始点として決定する(図6S3))。ここでは、点Aが始点になったものとする。次いで、全座標について、仮想の領域、具体的には次に述べる線分が基板要素と交差することがないか否かの判断を行ったかどうかがチェックされる(図6(S4))。   From the points A, B, C, D..., A point not on the substrate element is determined as a starting point (S3 in FIG. 6)). Here, it is assumed that the point A is the starting point. Next, for all coordinates, it is checked whether or not it has been determined whether or not a virtual region, specifically, a line segment described below does not intersect with the substrate element (FIG. 6 (S4)).

かかる判断が行われていない場合には、基点・次点間に線分を作成する(図6(S5))。ここでは、始点Aが基点に該当し、始点Aに隣る点Bが次点に該当するものとする。このときステップS5では線分ABが作成される。これらステップS2〜5によってエリア構成線分作成処理18aが行われる。   If such a determination is not made, a line segment is created between the base point and the next point (FIG. 6 (S5)). Here, the starting point A corresponds to the base point, and the point B adjacent to the starting point A corresponds to the next point. At this time, a line segment AB is created in step S5. By these steps S2 to S5, an area configuration line segment creation process 18a is performed.

作成した線分、ここでは線分ABが、交差する基板要素が検索される(図6(S6))とともに、交差する基板要素があるか否かが判断される(図6(S7))。交差する基板要素がない場合にはステップS4に戻る。かかるステップS6、7によって基板要素交差要素検索処理18bが行われる。   A board element that intersects the created line segment, here the line segment AB is searched (FIG. 6 (S6)), and it is determined whether there is a board element that intersects (FIG. 6 (S7)). If there are no intersecting substrate elements, the process returns to step S4. The board element intersecting element search process 18b is performed in steps S6 and S7.

ステップS7において、本例で線分ABが要素Aと交差するように、当該線分が当該要素と交差する場合には、次点が当該要素上にあるか否かが判断される(図6(S8))。本例では、次点である点Bがこの要素A上にあるか否かが判断される。   In step S7, when the line segment intersects with the element so that the line segment AB intersects with the element A in this example, it is determined whether or not the next point is on the element (FIG. 6). (S8)). In this example, it is determined whether or not the next point B is on the element A.

ステップS8において次点が当該要素上にある場合には、当該線分を構成する切断点すなわち基点・次点の座標を保持して(図6(S9))、ステップS4に戻る。よって本例ではステップS4に戻る。   When the next point is on the element in step S8, the coordinates of the cut points constituting the line segment, that is, the coordinates of the base point / next point are held (FIG. 6 (S9)), and the process returns to step S4. Therefore, in this example, the process returns to step S4.

ステップS8において次点が当該要素上にない場合には、当該要素と交差するすべての線分で当該要素を分割する(図6(S10))。たとえば、本例では、上述のようにステップS4に戻った後、ステップS5において線分BCが作成され、ステップS6において線分BCと交差する基板要素が検索され、ステップS7において要素Aが線分BCと交差すると判断されると、ステップS8において線分BCを構成する次点Cが要素A上にあるか否かが判断されるが、次点Cは要素A上にないため、ステップS10に移行し、図5(b)に示すように、線分AB及び線分BCにより、要素Aを分割した分割図形を作成する。図5(b)においては、要素Aの分割により、要素A−1、A−2が作成されている。
このように、ステップS8において次点が当該要素上にない場合には、当該要素と交差するすべての線分で当該要素を2つに分割する。
If the next point is not on the element in step S8, the element is divided by all line segments intersecting the element (FIG. 6 (S10)). For example, in this example, after returning to step S4 as described above, a line segment BC is created in step S5, a board element intersecting with the line segment BC is searched in step S6, and element A is line segment in step S7. If it is determined that it intersects with BC, it is determined in step S8 whether or not the next point C constituting the line segment BC is on the element A. However, since the next point C is not on the element A, the process proceeds to step S10. Then, as shown in FIG. 5B, a divided figure obtained by dividing the element A by the line segment AB and the line segment BC is created. In FIG. 5B, the elements A-1 and A-2 are created by dividing the element A.
Thus, when the next point is not on the element in step S8, the element is divided into two at all line segments intersecting with the element.

次いで、分割によって形成された2つの要素の面積をそれぞれ算出し、算出されたそれぞれの面積の大小関係により、分割の対象となった要素を仮想の領域に含めるか否かの判断を行う内包判定を行う(図6(S11))。具体的には、分割によって形成された2つの要素のうち、仮想の領域の内側の部分の面積が他方のそれ以上であるときには分割の対象となった要素の全体を仮想の領域に含むこととし、仮想の領域の内側の部分の面積が他方のそれより小さいときには分割の対象となった要素の全体を仮想の領域から除外することとする。   Next, calculate the area of the two elements formed by the division, and determine whether to include the element to be divided in the virtual region based on the size relationship between the calculated areas. (FIG. 6 (S11)). Specifically, of the two elements formed by the division, when the area of the inner part of the virtual region is larger than the other, the entire element to be divided is included in the virtual region. When the area of the inner portion of the virtual area is smaller than that of the other area, the entire element to be divided is excluded from the virtual area.

本例では、図5(a)に示しているように、切取られる部分言い換えると仮想の領域の外側の部分の面積すなわち要素A−2の面積の方が、要素A−1の面積より小さいので、要素Aの全体を内包するように仮想の領域を補正することとする。かかるステップS8〜11によって要素形状分割内包チェック処理18cが行われる。   In this example, as shown in FIG. 5A, the area of the cut-out portion, that is, the area outside the virtual region, that is, the area of the element A-2 is smaller than the area of the element A-1. The virtual region is corrected so as to include the entire element A. The element shape division inclusion check process 18c is performed in steps S8 to S11.

ステップS11での内包判定の結果に応じて、構成点すなわち仮想の領域を構成する座標を追加・削除する補正を行う(図6(S12))。具体的には、仮想の領域の輪郭が、当該要素の輪郭に沿うように、座標の補正を行う。そのため、仮想の領域の輪郭と当該要素との輪郭との交点に隣る部分及びかかる輪郭が要素の輪郭に沿う状態となる部分に構成点を追加し、当該要素上に構成点がある場合にはこれを削除する。   In accordance with the result of inclusion determination in step S11, correction is performed to add / delete the constituent points, that is, the coordinates constituting the virtual region (FIG. 6 (S12)). Specifically, the coordinates are corrected so that the contour of the virtual region follows the contour of the element. Therefore, when a constituent point is added to a portion adjacent to the intersection of the contour of the virtual region and the contour of the element and a portion where the contour is in a state along the contour of the element, and there is a constituent point on the element Remove this.

本例では、図5(b)に示すように、点X、Y、Zを追加するとともに、点Bを削除する。点Xは、要素Aと線分ABとの交点における要素Aのわずかに外側の位置に配し、点Yは、要素A−2の頂点における要素Aのわずかに外側に配し、点Zは、要素Aと線分BCとの交点における要素Aのわずかに外側の位置に配する。   In this example, as shown in FIG. 5B, the points X, Y, and Z are added and the point B is deleted. Point X is placed slightly outside element A at the intersection of element A and line segment AB, point Y is placed slightly outside element A at the vertex of element A-2, and point Z is The element A is arranged at a position slightly outside the element A at the intersection of the line segment BC.

ステップS12が終了するとステップS4に戻り、全座標について、仮想の領域が基板要素と交差することがないか否かの判断を行ったかどうかがチェックされ、全座標についてかかる判断が行われるまでステップS4〜12が繰り返される。   When step S12 is completed, the process returns to step S4, where it is checked whether or not the virtual region has been determined to intersect with the substrate element for all coordinates, and step S4 is performed until such a determination is made for all coordinates. ˜12 are repeated.

本例では、この過程で、線分CDについてはこれに交差する基板要素がないため点C、Dについての座標が保持され、さらに点Dを基点、その次の点を次点として交差する基板要素の有無が判断されるなどして、始点である点Aが次点となるまで上述と同様の判断等が繰り返し行われる。その結果、要素Bについては仮想の領域から除外するように座標が補正され、要素Fについては仮想の領域に内包されるように座標が補正され、図5(c)に示すような、補正後のフリーハンドエリアが得られる。   In this example, since there is no substrate element that intersects the line segment CD in this process, the coordinates of the points C and D are maintained, and the substrate intersects with the point D as the base point and the next point as the next point. The same determination as described above is repeatedly performed until the starting point A becomes the next point, for example, by determining the presence or absence of an element. As a result, the coordinates of the element B are corrected so as to be excluded from the virtual area, the coordinates of the element F are corrected so as to be included in the virtual area, and after correction, as shown in FIG. Free hand area.

全座標について、仮想の領域が基板要素と交差することがないか否かの判断が行われると、追加・削除等によって補正された座標が保存され(図6(S13))、補正が終了する(図6(S14))。かかるステップS12、13によってフリーハンドエリアの補正処理18dが行われる。   When it is determined whether or not the virtual area intersects the substrate element for all coordinates, the coordinates corrected by addition / deletion are stored (FIG. 6 (S13)), and the correction ends. (FIG. 6 (S14)). In steps S12 and S13, a freehand area correction process 18d is performed.

このように、フリーハンドエリアの自動変更処理部18では、フリーハンドエリア作成処理部12によって自動的に取得された座標のうち隣り合う2つの任意の座標を結ぶ線分が機能回路ブロックと交差することを回避するように自動的に座標の補正を行い変更する座標補正ステップが行われる。ここに、CPU101は、座標補正ステップを行う座標補正手段として機能する。   As described above, in the freehand area automatic change processing unit 18, a line segment connecting two adjacent arbitrary coordinates among the coordinates automatically acquired by the freehand area creation processing unit 12 intersects the functional circuit block. In order to avoid this, a coordinate correction step for automatically correcting and changing the coordinates is performed. Here, the CPU 101 functions as a coordinate correction unit that performs a coordinate correction step.

図7は、以上述べたフリーハンドエリアの自動補正をモニタ124で視認しながら行った場合の一例を示している。なおこの例でもループ選択を採用している。同図(a)に示されるように、まず、マウス122を用いてマウスカーソルで軌跡を描くフリーハンド選択で、機能回路ブロックに含まれる基板要素をラフに選択し、同図(b)に示されるように、かかる軌跡に沿った座標を取得してフリーハンドエリアを作成し、同図(c)に示されるように、上述の自動的な座標の補正を行い、フリーハンドエリアが基板要素と交差することのないようにする。   FIG. 7 shows an example when the automatic correction of the freehand area described above is performed while visually recognizing on the monitor 124. In this example, loop selection is also employed. As shown in FIG. 6A, first, a board element included in the functional circuit block is roughly selected by freehand selection using a mouse 122 to draw a locus with a mouse cursor, and shown in FIG. As shown in FIG. 4C, a freehand area is created by acquiring coordinates along such a locus, and the above-mentioned automatic coordinate correction is performed as shown in FIG. Avoid crossing.

この処理は後述するように、フリーハンドエリアテーブル13に含まれているフリーハンドエリアのうち、対象層指定部19で指定されたプリント基板の各層のフリーハンドエリアごとに行うことができる。   As will be described later, this processing can be performed for each freehand area of each layer of the printed circuit board specified by the target layer specifying unit 19 among the freehand areas included in the freehand area table 13.

図8は、本発明に係る基板回路ブロック選択装置を用いてプリント基板におけるフリーハンドエリアを手動で指定してから確定するまですなわち所望の機能回路ブロックの選択を終了するまでの流れを示すフローチャートである。すでに述べた事項については説明を適宜省略する。   FIG. 8 is a flowchart showing a flow from manually designating a freehand area in a printed circuit board using the substrate circuit block selecting apparatus according to the present invention until it is determined, that is, until selection of a desired functional circuit block is completed. is there. Description of the matters already described will be omitted as appropriate.

基板回路ブロック選択プログラムの実行によりフリーハンドエリアの選択が開始されると(図8(S21))、マウス122を用いて描かれたマウスカーソルの軌跡が保持され(図8(S22))、適宜オフセットの入力等によってフリーハンドエリアが指定され(図8(S23))、指定されたフリーハンドエリアに基づいて座標取得が行われ(図8(S24))、機能回路ブロックを選択するエリア作成が行われる(図8(S25))。   When the selection of the freehand area is started by executing the board circuit block selection program (FIG. 8 (S21)), the locus of the mouse cursor drawn using the mouse 122 is held (FIG. 8 (S22)), and is appropriately selected. A freehand area is designated by input of an offset or the like (FIG. 8 (S23)), coordinate acquisition is performed based on the designated freehand area (FIG. 8 (S24)), and area creation for selecting a functional circuit block is performed. This is performed (FIG. 8 (S25)).

この状態で、フリーハンドエリアは、プリント基板に複数の層があっても、すべての層に共通のものとなっている。よって、対象層指定部19によりターゲット層を選択し、そのターゲット層をその時点でのフリーハンドエリアと共にモニタ124に表示させ、所望の機能回路ブロックが選択されているか否か、ユーザの所望する層ごとにフリーハンドエリアに含まれている基板要素を確認する(図8(S26))。   In this state, the freehand area is common to all layers even if the printed circuit board has a plurality of layers. Accordingly, the target layer is selected by the target layer designating unit 19, the target layer is displayed on the monitor 124 together with the freehand area at that time, and whether a desired functional circuit block is selected or not is determined by the user. Each board element included in the freehand area is confirmed (FIG. 8 (S26)).

図9は、ステップS26においてフリーハンドエリア内の基板要素の確認を行う場合の操作の一例を示した概念図である。モニタ124は、強調表示処理部16による処理に基づき、フリーハンドエリア内の機能回路ブロックを、プリント基板の他の部分に比して強調して表示するため、基板要素の確認が容易に行われる。   FIG. 9 is a conceptual diagram showing an example of an operation when confirming the substrate element in the freehand area in step S26. Since the monitor 124 displays the functional circuit block in the freehand area with emphasis as compared with the other parts of the printed circuit board based on the processing by the emphasis display processing unit 16, the board element can be easily confirmed. .

同図(a)は、プリント基板の全層をターゲットとしており、プリント基板に形成されている基板要素を全層に亘って透視した状態ですべて表示している。この状態では、一般的にプリント基板の表面側等に配置されている回路部品のみをターゲットとして、所望の機能回路ブロックが選択されているかどうかの確認を行うことが難しいため、かかる回路部品のみについてかかる確認を行うときには、同図(b)に示されるように、当該層を対象層指定部19により選択し、確認を行う。同様に、裏面配線のみをターゲットとしたい場合には、同図(c)に示されるように、当該層を対象層指定部19により選択し、確認を行う。   FIG. 5A shows all layers of the printed circuit board as a target, and all the substrate elements formed on the printed circuit board are shown in a transparent state over all the layers. In this state, it is difficult to confirm whether or not a desired functional circuit block has been selected by targeting only circuit components that are generally arranged on the surface side of the printed circuit board. When performing such confirmation, as shown in FIG. 5B, the layer is selected by the target layer designating unit 19 and confirmed. Similarly, when only the backside wiring is desired to be targeted, the target layer designating unit 19 selects and confirms the layer, as shown in FIG.

ユーザは、ステップS26で、必要に応じ、全層に亘って、あるいは所望の層ごとに、基板要素を確認した結果、期待する基板要素群になっているか否かに応じ、フリーハンドエリアを手動で変更あるいは自動で補正する必要があるか否かを検討し、フリーハンドエリアを手動変更するか、自動補正するか、これら変更・補正を行うことなくフリーハンドエリアを確定するかを選択する処理を行う(図8(S27))。   In step S26, the user manually sets the freehand area according to whether or not the desired board element group is obtained as a result of checking the board elements over the entire layer or for each desired layer as necessary. To determine whether or not it is necessary to change or automatically correct, and select whether to change the freehand area manually, automatically correct, or confirm the freehand area without making these changes / corrections (FIG. 8 (S27)).

ステップS27で手動変更を選択する処理を行った場合(図8(S28))には、フリーハンドエリアの手動変更処理部17により上述の処理を行い、適宜座標を変更する。
ステップS27で自動補正を選択する処理を行った場合(図8(S29))には、フリーハンドエリアの自動変更処理部18により上述の処理を行い、適宜座標を変更する。
ステップS28、29において、座標の変更は、ステップS26と同様にして必要な層を表示して、その層ごと行い、これによって基板要素を選択してフリーハンドエリアに含まれる機能回路ブロックを選択することができる。
ステップS28、29が終了するとステップS25に戻り、変更・補正後の座標に基づいて機能回路ブロックの選択を行う。
When the process of selecting manual change is performed in step S27 (FIG. 8 (S28)), the above-described process is performed by the manual change processing unit 17 in the freehand area, and the coordinates are appropriately changed.
When the process for selecting automatic correction is performed in step S27 (FIG. 8 (S29)), the above-described process is performed by the freehand area automatic change processing unit 18 and the coordinates are appropriately changed.
In steps S28 and 29, the coordinates are changed in the same manner as in step S26 by displaying the necessary layers and performing the layer-by-layer selection, thereby selecting a substrate element and selecting a functional circuit block included in the freehand area. be able to.
When steps S28 and 29 are completed, the process returns to step S25, and a functional circuit block is selected based on the coordinates after the change / correction.

ステップS27でフリーハンドエリアを確定する要素確定を選択する処理を行った場合(図8(S30))は、ユーザの判断により、所望の機能回路ブロックが選択されたとして、機能回路ブロックの選択を完了する場合であり、ステップS26で確認した基板要素によってフリーハンドエリアを確定し、かかるフリーハンドエリアを構成する座標を確定する(図8(S31))。
基板回路ブロック選択装置はプリント基板設計CAD等の回路基板設計CADの一機能として用いられるものであるため、その後、回路基板設計CADにおける他の処理がなされる。
When the element selection for determining the freehand area in step S27 is performed (FIG. 8 (S30)), the function circuit block is selected on the assumption that the desired function circuit block is selected by the user. In this case, the freehand area is determined by the substrate element confirmed in step S26, and the coordinates constituting the freehand area are determined (FIG. 8 (S31)).
Since the board circuit block selection device is used as a function of a circuit board design CAD such as a printed circuit board design CAD, other processes in the circuit board design CAD are thereafter performed.

以上本発明の好ましい実施の形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、上述の説明で特に限定していない限り、特許請求の範囲に記載された本発明の趣旨の範囲内において、種々の変形・変更が可能である。
たとえば、座標の変更・補正は、層ごとに行ったが、全層に貫通的に行われるようにしてもよい。貫通的に行うか否かは、ユーザにより選択可能とすることができる。
The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the specific embodiments, and the present invention described in the claims is not specifically limited by the above description. Various modifications and changes are possible within the scope of the above.
For example, the change / correction of coordinates is performed for each layer, but may be performed through all layers. Whether or not to perform penetrating can be selected by the user.

所望の機能回路ブロック選択の完了までの流れにおいて、対象層指定部19によりターゲット層を選択するタイミングは、図8に示したときすなわち同図においてステップS23で示した、フリーハンドエリア作成後とすることで、ターゲット層を切り替えて変化させても、貫通的に作成済みのフリーハンドエリアを基準にイメージしてターゲット層ごとに異なる基板要素を見ることにより、基板要素の選択が容易となるという利点がある。   In the flow up to the completion of the selection of the desired functional circuit block, the timing for selecting the target layer by the target layer designating unit 19 is the time shown in FIG. 8, that is, after the creation of the freehand area shown in step S23 in FIG. Thus, even if the target layer is changed by changing the target layer, it is possible to easily select the substrate element by viewing different substrate elements for each target layer based on the freehand area that has been created through the penetration. There is.

しかし、かかるタイミングはこれに限らず、フリーハンドエリア作成前であってもよい。この場合、選択したターゲット層を基準にフリーハンドエリアを作成することが可能となる。また、初回のフリーハンドエリアの作成を、選択したターゲット層のみについて行うようにすることも可能となる。   However, this timing is not limited to this, and may be before the freehand area creation. In this case, a freehand area can be created based on the selected target layer. It is also possible to create the first freehand area only for the selected target layer.

初回のターゲット層の指定は、対象層指定部19によってユーザが意図的に行うのでなく、モニタ124にもともと表示されている層をターゲット層として自動的に指定することが好ましい。この場合であっても、初回のターゲット層の指定を対象層指定部19によってユーザが意図的に行って変更することもできる。   It is preferable that the target layer designation for the first time is not intentionally performed by the user by the target layer designation unit 19 but the layer originally displayed on the monitor 124 is automatically designated as the target layer. Even in this case, the target layer designation unit 19 can intentionally change the target layer designation for the first time.

一般的な回路基板においては、表面か裏面に回路素子を実装し、内層にはパターンのみが形成されるのが通常であるが、内層に極小の回路素子を埋め込む技術が開発されてきていることや、サーバ系の回路基板の層は数十層になることを考慮して、これらのことは、回路基板の種類に応じて選択可能とすることが好ましい。   In general circuit boards, circuit elements are usually mounted on the front or back surface, and only the pattern is formed on the inner layer, but technology for embedding extremely small circuit elements in the inner layer has been developed. In consideration of the fact that there are dozens of layers of server circuit boards, it is preferable that these can be selected according to the type of circuit board.

なお、プリント基板設計では、基板要素相互間に間隙を形成するようにレイアウトするため、かかる補正が可能となっている。また、基板要素の分割の際、要素そのものの形状でなく、当該要素のオフセット形状を用いて、当該要素をフリーハンドエリアに内包するよう補正を行ってもよい。   In the printed circuit board design, such a correction is possible because the layout is made so as to form a gap between the substrate elements. Further, when the substrate element is divided, correction may be performed so that the element is included in the freehand area using the offset shape of the element instead of the shape of the element itself.

本発明の実施の形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本発明の実施の形態に記載されたものに限定されるものではない。   The effects described in the embodiments of the present invention are only the most preferable effects resulting from the present invention, and the effects of the present invention are limited to those described in the embodiments of the present invention. is not.

前記各実施形態に関し、次の付記を記す。
(付記)
(付記1)
回路基板における仮想の領域を指定するための仮想領域指定手段と、この仮想領域指定手段によって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得手段と、この座標取得手段によって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択手段とを有する基板回路ブロック選択装置。
(付記2)
付記1記載の基板回路ブロック選択装置において、前記仮想領域指定手段は、前記輪郭を構成し前記領域を指定する閉ループを、線状の軌跡によって形成するための第1の軌跡入力手段を備えていることを特徴とする基板回路ブロック選択装置。
The following additional notes will be made regarding the above embodiments.
(Appendix)
(Appendix 1)
A virtual area designating means for designating a virtual area on the circuit board; a coordinate obtaining means for arbitrarily obtaining a plurality of coordinates along the contour of the area designated by the virtual area designating means; and the coordinate obtaining means. A circuit board block selecting device comprising: function circuit block selecting means for selecting a function circuit block having a predetermined function constituted by circuit elements on the circuit board based on the acquired coordinates.
(Appendix 2)
In the substrate circuit block selection device according to attachment 1, the virtual area designating unit includes a first trajectory input unit for forming a closed loop that configures the contour and designates the region by a linear trajectory. A substrate circuit block selecting device.

(付記3)
付記1又は2記載の基板回路ブロック選択装置において、前記仮想領域指定手段は、前記領域を指定するための、線状の軌跡を形成する第2の軌跡入力手段と、前記輪郭を構成し前記領域を指定するためのオフセットを、第2の軌跡入力手段によって形成した前記軌跡に基づいて付与する第1のオフセット入力手段とを備えていることを特徴とする基板回路ブロック選択装置。
(Appendix 3)
The board circuit block selection device according to appendix 1 or 2, wherein the virtual area designating means comprises a second trajectory input means for forming a linear trajectory for designating the area, and the contour constituting the area. And a first offset input means for providing an offset for designating the offset based on the trajectory formed by the second trajectory input means.

(付記4)
付記1ないし3の何れか1つに記載の機能回路ブロック選択装置において、前記仮想領域指定手段は、前記領域を指定するための、前記領域の中心を形成する中心入力手段と、前記輪郭を構成し前記領域を指定するためのオフセットを、前記中心入力手段によって形成した前記中心に基づいて付与する第2のオフセット入力手段とを備えていることを特徴とする基板回路ブロック選択装置。
(Appendix 4)
The functional circuit block selection device according to any one of appendices 1 to 3, wherein the virtual area designating unit includes a center input unit that forms the center of the region for designating the region, and the contour. And a second offset input means for providing an offset for designating the region based on the center formed by the center input means.

(付記5)
付記3または4記載の機能回路ブロック選択装置において、回路基板を表示する表示手段を有し、前記オフセットが、前記表示手段による回路基板の表示倍率に応じて変更されることを特徴とする基板回路ブロック選択装置。
(Appendix 5)
The functional circuit block selection device according to appendix 3 or 4, further comprising display means for displaying a circuit board, wherein the offset is changed according to a display magnification of the circuit board by the display means. Block selection device.

(付記6)
付記1ないし5の何れか1つに記載の機能回路ブロック選択装置において、前記機能回路ブロック選択手段は、前記座標取得手段によって取得された前記座標を入力によって変更する座標入力手段を有し、この座標入力手段によって前記座標を変更したときは、変更後の座標に基づいて前記機能回路ブロックを選択することを特徴とする機能回路ブロック選択装置。
(Appendix 6)
In the functional circuit block selection device according to any one of appendices 1 to 5, the functional circuit block selection means includes coordinate input means for changing the coordinates acquired by the coordinate acquisition means by input, When the coordinate is changed by the coordinate input means, the functional circuit block selection device selects the functional circuit block based on the changed coordinate.

(付記7)
付記1ないし6の何れか1つに記載の機能回路ブロック選択装置において、前記機能回路ブロック選択手段は、前記座標取得手段によって取得された前記座標のうち隣り合う2つの任意の座標を結ぶ線分が前記機能回路ブロックと交差することを回避するように当該座標を補正し変更する座標補正手段を有することを特徴とする機能回路ブロック選択装置。
(Appendix 7)
The functional circuit block selection device according to any one of appendices 1 to 6, wherein the functional circuit block selection unit is a line segment that connects two adjacent arbitrary coordinates among the coordinates acquired by the coordinate acquisition unit. A functional circuit block selection device comprising coordinate correction means for correcting and changing the coordinates so as to avoid crossing the functional circuit block.

(付記8)
付記1ないし7の何れか1つに記載の機能回路ブロック選択装置において、回路基板の層を指定する層指定手段を有し、前記機能回路ブロック選択手段により、前記層指定手段によって指定された前記層ごとに前記回路要素を選択して前記機能回路ブロックを選択することを特徴とする機能回路ブロック選択装置。
(Appendix 8)
The functional circuit block selecting device according to any one of appendices 1 to 7, further comprising: a layer designating unit that designates a layer of a circuit board, wherein the functional circuit block selecting unit designates the layer designated by the layer designating unit. A functional circuit block selecting apparatus, wherein the functional circuit block is selected by selecting the circuit element for each layer.

(付記9)
付記1ないし8の何れか1つに記載の機能回路ブロック選択装置において、回路基板を表示する表示手段を有し、この表示手段により、前記機能回路ブロック選択手段によって選択された前記機能回路ブロックを他の部分に比して強調して表示することを特徴とする機能回路ブロック選択装置。
(Appendix 9)
The functional circuit block selecting device according to any one of appendices 1 to 8, further comprising display means for displaying a circuit board, wherein the functional circuit block selected by the functional circuit block selecting means is displayed by the display means. A functional circuit block selection device characterized by being displayed with emphasis as compared with other portions.

(付記10)
回路基板における仮想の領域を指定するための仮想領域指定ステップと、この仮想領域指定ステップによって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得ステップと、この座標取得ステップによって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択ステップとを有する基板回路ブロック選択方法。
(Appendix 10)
A virtual region designating step for designating a virtual region on the circuit board, a coordinate obtaining step for arbitrarily obtaining a plurality of coordinates along the contour of the region designated by the virtual region designating step, and the coordinate obtaining step And a functional circuit block selecting step for selecting a functional circuit block having a predetermined function constituted by circuit elements on the circuit board based on the acquired coordinates.

(付記11)
回路基板における仮想の領域を指定するための仮想領域指定ステップと、この仮想領域指定ステップによって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得ステップと、この座標取得ステップによって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択ステップとを有する基板回路ブロック選択プログラム。
(Appendix 11)
A virtual region designating step for designating a virtual region on the circuit board, a coordinate obtaining step for arbitrarily obtaining a plurality of coordinates along the contour of the region designated by the virtual region designating step, and the coordinate obtaining step A board circuit block selection program comprising: a function circuit block selection step for selecting a function circuit block having a predetermined function configured by circuit elements on the circuit board based on the acquired coordinates.

本発明を適用したコンピュータのハードウェア構成図である。It is a hardware block diagram of the computer to which this invention is applied. 本発明を適用した基板回路ブロック選択装置の機能ブロック図である。It is a functional block diagram of a substrate circuit block selection device to which the present invention is applied. フリーハンドエリア指定の各方法の説明図である。It is explanatory drawing of each method of freehand area designation | designated. フリーハンドエリアの手動による変更方法の概念図である。It is a conceptual diagram of the manual change method of a freehand area. フリーハンドエリアの自動補正方法の概念図である。It is a conceptual diagram of the automatic correction method of a freehand area. フリーハンドエリアの自動補正処理のフローチャートである。It is a flowchart of the automatic correction process of a freehand area. フリーハンドエリアの自動補正の概念図である。It is a conceptual diagram of the automatic correction | amendment of a freehand area. フリーハンドエリア確定までの流れを示すフローチャートである。It is a flowchart which shows the flow until freehand area decision. フリーハンドエリア内の基板要素の確認を行う際の概念図である。It is a conceptual diagram at the time of confirming the board | substrate element in a freehand area. 従来の機能回路ブロックの選択方法の例を示す概念図である。It is a conceptual diagram which shows the example of the selection method of the conventional functional circuit block.

符号の説明Explanation of symbols

11 選択モード切替部
12 フリーハンドエリア作成処理部
13 フリーハンドエリアテーブル
14 フリーハンドエリア内の選択要素判定部
15 画面表示部
16 強調表示処理部
17 フリーハンドエリアの手動変更処理部
17a 移動変更処理
17b 拡大・縮小変更処理
17c 枠のドラッグ変更処理
18 フリーハンドエリアの自動変更処理部
18a エリア構成線分作成処理
18b 基板要素交差要素検索処理
18c 要素形状分割内包チェック処理
18d フリーハンドエリアの補正処理
19 対象層指定部
20 要素テーブル
100 基板回路ブロック選択装置
101 CPU(座標取得手段、機能回路ブロック選択手段、座標補正手段)
102 メインメモリ(座標記憶手段)
103 MBチップセット
104 ビデオカード
111 HDD(座標記憶手段)
112 ブリッジ回路
121 光学ドライブ
ブロック選択プログラム)
122 マウス(仮想領域指定手段、機能回路ブロック選択手段、第1の軌跡入力手段、第2の軌跡入力手段、中心入力手段、座標入力手段、層指定手段)
123 キーボード(仮想領域指定手段、機能回路ブロック選択手段、第1のオフセット入力手段、第2のオフセット入力手段、座標入力手段、層指定手段)
124 モニタ(表示手段)
125 光ディスク(基板回路ブロック選択プログラム)
DESCRIPTION OF SYMBOLS 11 Selection mode switching part 12 Free hand area creation process part 13 Free hand area table 14 Selection element determination part in free hand area 15 Screen display part 16 Highlight display process part 17 Manual change process part 17a of free hand area 17a Movement change process 17b Enlargement / reduction change processing 17c Drag change processing of frame 18 Automatic change processing section of free hand area 18a Area configuration line segment creation processing 18b Substrate element intersection element search processing 18c Element shape division inclusion check processing 18d Free hand area correction processing 19 Target Layer designation unit 20 Element table 100 Substrate circuit block selection device 101 CPU (coordinate acquisition means, functional circuit block selection means, coordinate correction means)
102 Main memory (coordinate storage means)
103 MB chip set 104 Video card 111 HDD (coordinate storage means)
112 Bridge circuit 121 Optical drive block selection program)
122 mouse (virtual area designating means, functional circuit block selecting means, first trajectory input means, second trajectory input means, center input means, coordinate input means, layer designation means)
123 keyboard (virtual area specifying means, functional circuit block selecting means, first offset input means, second offset input means, coordinate input means, layer specifying means)
124 monitor (display means)
125 Optical disc (Board circuit block selection program)

Claims (7)

回路基板における仮想の領域を指定するための仮想領域指定手段と、
この仮想領域指定手段によって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得手段と、
この座標取得手段によって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択手段とを有し、
前記機能回路ブロック選択手段は、前記座標取得手段によって取得された前記座標のうち隣り合う2つの任意の座標を結ぶ線分が前記機能回路ブロックと交差することを回避するように当該座標を補正し変更する座標補正手段を有する基板回路ブロック選択装置。

A virtual area designating means for designating a virtual area in the circuit board;
Coordinate acquisition means for arbitrarily acquiring a plurality of coordinates along the contour of the area designated by the virtual area designation means;
Possess a functional circuit block selection means for selecting a functional circuit block having a predetermined function constituted by the circuit elements on the circuit board based on the coordinates obtained by the coordinate obtaining means,
The functional circuit block selection unit corrects the coordinates so as to avoid a line segment connecting two adjacent arbitrary coordinates among the coordinates acquired by the coordinate acquisition unit intersecting the functional circuit block. board circuit block select device which have a coordinate correction means for changing.

回路基板における仮想の領域を指定するための仮想領域指定手段と、
この仮想領域指定手段によって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得手段と、
この座標取得手段によって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択手段と、
前記回路基板の層を指定する層指定手段とを有し、
前記機能回路ブロック選択手段により、前記層指定手段によって指定された前記層ごとに前記回路要素を選択して前記機能回路ブロックを選択することを特徴とする基板回路ブロック選択装置。

A virtual area designating means for designating a virtual area in the circuit board;
Coordinate acquisition means for arbitrarily acquiring a plurality of coordinates along the contour of the area designated by the virtual area designation means;
Functional circuit block selection means for selecting a functional circuit block having a predetermined function configured by circuit elements on the circuit board based on the coordinates acquired by the coordinate acquisition means;
Layer specifying means for specifying the layer of the circuit board;
The substrate circuit block selecting device, wherein the functional circuit block selecting means selects the functional circuit block by selecting the circuit element for each of the layers designated by the layer designating means .

請求項1に記載の基板回路ブロック選択装置において、
前記回路基板の層を指定する層指定手段を有し、
前記機能回路ブロック選択手段により、前記層指定手段によって指定された前記層ごとに前記回路要素を選択して前記機能回路ブロックを選択することを特徴とする基板回路ブロック選択装置。

In the substrate circuit block selection device according to claim 1 ,
A layer designating unit for designating a layer of the circuit board;
The substrate circuit block selecting device, wherein the functional circuit block selecting means selects the functional circuit block by selecting the circuit element for each of the layers designated by the layer designating means .

請求項1ないし3の何れか1つに記載の基板回路ブロック選択装置において、
前記仮想領域指定手段は、前記輪郭を構成し前記領域を指定する閉ループを、線状の軌跡によって形成するための第1の軌跡入力手段を備えていることを特徴とする基板回路ブロック選択装置。

In the board circuit block selection device according to any one of claims 1 to 3,
The virtual circuit designating means comprises a first trajectory input means for forming a closed loop constituting the contour and designating the area by a linear trajectory .

請求項1ないし4の何れか1つに記載の基板回路ブロック選択装置において、
前記仮想領域指定手段は、前記領域を指定するための、前記領域の中心を形成する中心入力手段と、前記輪郭を構成し前記領域を指定するためのオフセットを、前記中心入力手段によって形成した前記中心に基づいて付与する第2のオフセット入力手段とを備えていることを特徴とする基板回路ブロック選択装置。

In the substrate circuit block selection device according to any one of claims 1 to 4,
The virtual area designating means is a center input means for designating the area to form the center of the area, and an offset for configuring the contour and designating the area is formed by the center input means. A substrate circuit block selection device comprising: a second offset input means for applying based on the center .

コンピュータが、
回路基板における仮想の領域を指定するための仮想領域指定ステップと、
この仮想領域指定ステップによって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得ステップと、
この座標取得ステップによって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック
選択ステップとを実行し、
前記機能回路ブロック選択ステップは、前記座標取得ステップにて取得された前記座標のうち隣り合う2つの任意の座標を結ぶ線分が前記機能回路ブロックと交差することを回避するように当該座標を補正し変更する基板回路ブロック選択装置。

Computer
A virtual area designating step for designating a virtual area in the circuit board;
A coordinate acquisition step for arbitrarily acquiring a plurality of coordinates along the contour of the region specified by the virtual region specification step;
Performing a functional circuit block selection step for selecting a functional circuit block having a predetermined function configured by circuit elements on the circuit board based on the coordinates acquired by the coordinate acquisition step ;
The functional circuit block selection step corrects the coordinates so that a line segment connecting two adjacent arbitrary coordinates among the coordinates acquired in the coordinate acquisition step does not cross the functional circuit block. Substrate circuit block selection device to be changed .

回路基板における仮想の領域を指定するための仮想領域指定手段
この仮想領域指定手段によって指定した前記領域の輪郭に沿って任意に複数の座標を取得する座標取得手段
この座標取得手段によって取得した前記座標に基づいて回路基板上の回路要素によって構成される所定の機能を備えた機能回路ブロックを選択するための機能回路ブロック選択手段としてコンピュータを機能させ
前記機能回路ブロック選択手段は、前記座標取得手段によって取得された前記座標のうち隣り合う2つの任意の座標を結ぶ線分が前記機能回路ブロックと交差することを回避するように当該座標を補正し変更する基板回路ブロック選択プログラム。

A virtual area designating means for designating a virtual area in the circuit board;
Coordinate acquisition means for acquiring a plurality of coordinates arbitrarily along the contour of the specified the region by the virtual area specification means,
Cause the computer to function as a functional circuit block selection means for selecting a functional circuit block having a predetermined function constituted by the circuit elements on the circuit board based on the coordinates obtained by the coordinate obtaining means,
The functional circuit block selection unit corrects the coordinates so as to avoid a line segment connecting two adjacent arbitrary coordinates among the coordinates acquired by the coordinate acquisition unit intersecting the functional circuit block. Board circuit block selection program to be changed .

JP2007094340A 2007-03-30 2007-03-30 Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program Expired - Fee Related JP4905226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007094340A JP4905226B2 (en) 2007-03-30 2007-03-30 Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007094340A JP4905226B2 (en) 2007-03-30 2007-03-30 Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program

Publications (2)

Publication Number Publication Date
JP2008250888A JP2008250888A (en) 2008-10-16
JP4905226B2 true JP4905226B2 (en) 2012-03-28

Family

ID=39975714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007094340A Expired - Fee Related JP4905226B2 (en) 2007-03-30 2007-03-30 Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program

Country Status (1)

Country Link
JP (1) JP4905226B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7310785B2 (en) * 2020-11-18 2023-07-19 横河電機株式会社 Information processing device, information processing method, and program

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365155B2 (en) * 1995-07-13 2003-01-08 富士通株式会社 Multi power supply design equipment
JPH1011476A (en) * 1996-06-26 1998-01-16 Dainippon Printing Co Ltd Characteristic analyzing device for integrated circuit

Also Published As

Publication number Publication date
JP2008250888A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP4644614B2 (en) Layout editor device, wiring display method, and wiring display program
US8234568B2 (en) Selecting image arrangement regions based on number of users
JP5211694B2 (en) Arrangement method of shield line in semiconductor integrated circuit, semiconductor integrated circuit design apparatus, and semiconductor integrated circuit design program
US8438531B2 (en) Visualization and information display for shapes in displayed graphical images
TWI284817B (en) Schematic diagram generation and display system
JPH0765201A (en) Device and method for shape modeling
JP2011009959A (en) Image processor
JP2008282260A (en) Ladder diagram editing device
JP4905226B2 (en) Substrate circuit block selection device, substrate circuit block selection method, and substrate circuit block selection program
US11417038B2 (en) Non-transitory computer-readable medium including figure data generation program
JP4742831B2 (en) CAD program, CAD program recording medium, CAD apparatus and CAD system for tracking dimension lines
JP5100560B2 (en) Information processing apparatus, information processing method, and program
US20060076547A1 (en) Three-dimensional viewing and editing of microcircuit design
JP2017143193A (en) Wiring board, wiring board design method, wiring board design assisting device, and program
JP2015122007A (en) Edition support system, method and program
JP2009245215A (en) Cad system and cad program
JP5023001B2 (en) Editing apparatus, editing method and program
US20240126963A1 (en) Methods and systems for printed circuit board component placement and approval
JPH07282074A (en) Index character string output device for two-dimensional graphic
US20100164994A1 (en) Content display apparatus, content display method, and content display program embodied on computer readable medium
JP2002259359A (en) Editor, recording medium with stored program therefor, and program
JP4168938B2 (en) Image processing apparatus, image processing program, and image processing method
US20130328940A1 (en) Designing device, designing method, and recording medium
JP2001195432A (en) Cad system
JP3572054B2 (en) Graphic processing apparatus and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4905226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees