JP4897582B2 - Multi-transducer and control method thereof - Google Patents

Multi-transducer and control method thereof Download PDF

Info

Publication number
JP4897582B2
JP4897582B2 JP2007159158A JP2007159158A JP4897582B2 JP 4897582 B2 JP4897582 B2 JP 4897582B2 JP 2007159158 A JP2007159158 A JP 2007159158A JP 2007159158 A JP2007159158 A JP 2007159158A JP 4897582 B2 JP4897582 B2 JP 4897582B2
Authority
JP
Japan
Prior art keywords
input
conversion unit
input conversion
correction value
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007159158A
Other languages
Japanese (ja)
Other versions
JP2008309715A (en
Inventor
勝司 梶山
光則 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chugoku Electric Power Co Inc
Chugoku Electric Manufacturing Co Ltd
Original Assignee
Chugoku Electric Power Co Inc
Chugoku Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chugoku Electric Power Co Inc, Chugoku Electric Manufacturing Co Ltd filed Critical Chugoku Electric Power Co Inc
Priority to JP2007159158A priority Critical patent/JP4897582B2/en
Publication of JP2008309715A publication Critical patent/JP2008309715A/en
Application granted granted Critical
Publication of JP4897582B2 publication Critical patent/JP4897582B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Selective Calling Equipment (AREA)

Description

本発明は、各種電力設備または装置からの電気諸量を電気信号に変換する入力変換部を複数備えたマルチトランスデューサ及びその制御方法に関するものである。   The present invention relates to a multi-transducer including a plurality of input conversion units for converting various electrical quantities from various power facilities or devices into electrical signals and a control method thereof.

詳しくは、各々の入力変換部の補正値を記憶する記憶部を、入力変換部の各々に備えることで、入力変換部の記憶部に記憶された補正値に基づいて、当該入力変換部からの電気信号を補正できるようにすると共に、入力変換部の実装位置を変更したり、入力変換部を付け替えた場合に、従来のように入力変換部の補正値を再び算出して制御系のメモリに記憶する手間を省けるようにする。   Specifically, by providing each input conversion unit with a storage unit that stores the correction value of each input conversion unit, based on the correction value stored in the storage unit of the input conversion unit, In addition to being able to correct electrical signals, if the mounting position of the input conversion unit is changed or the input conversion unit is replaced, the correction value of the input conversion unit is calculated again and stored in the control system memory as before. Try to save the trouble of memorizing.

従来から、交流電圧・電流を入力して所定の計測値を演算し、当該計測値を上位装置に伝送するマルチトランスデューサが使用される場合が多い。例えば、マルチトランスデューサは複数の入力変換部を備え、入力変換部が、電圧又は電流を入力して、制御系のＣＰＵで所定の計測値を演算して上位装置に出力する。入力変換部は、フィルタ回路やレベル変換回路などから構成され、これらの回路で使用している部品の個体差（バラツキ）により、複数の入力変換部に同一の信号を入力しても、入力変換部の出力間で信号の大きさ（ゲイン）、オフセットや位相などで差が生じる場合が多い。このため、ゲイン、オフセットや位相などの補正を行っている。例えば、予め、各々の入力変換部のゲインなどの補正値を算出し、当該補正値をマルチトランスデューサの不揮発性メモリに保存しておく。   Conventionally, a multi-transducer that inputs an AC voltage / current, calculates a predetermined measurement value, and transmits the measurement value to a host device is often used. For example, the multi-transducer includes a plurality of input conversion units, and the input conversion unit inputs a voltage or a current, calculates a predetermined measurement value by the CPU of the control system, and outputs it to the host device. The input converter consists of filter circuits, level converters, etc. Even if the same signal is input to multiple input converters due to individual differences (variations) in the parts used in these circuits, input conversion is possible. In many cases, there are differences in the signal magnitude (gain), offset, phase, etc. between the outputs of the units. For this reason, corrections such as gain, offset, and phase are performed. For example, a correction value such as a gain of each input conversion unit is calculated in advance, and the correction value is stored in the non-volatile memory of the multi-transducer.

このような従来例に関連して、特許文献１には配電系統の諸電気量を計測して上位装置へ伝送する伝送端末装置（マルチトランスデューサ）が開示されている。この伝送端末装置は、各々１組の被監視電路からの電流信号を取込む複数の電流入力部や、被監視電路からの電圧信号を取込む電圧入力部などを備えるものである。この伝送端末装置によれば、分岐電路全ての電流値等を複数の電流入力部に取り込み、各電流値等の定格に合わせた諸電気量を演算し、その演算結果を上位装置に伝送するようになされる。これにより、１つの分岐電路に異なる定格のトランスデューサを設置する必要がなくなるというものである。   In relation to such a conventional example, Patent Document 1 discloses a transmission terminal device (multi-transducer) that measures various electric quantities of a distribution system and transmits them to a host device. This transmission terminal device includes a plurality of current input units that each capture a current signal from a set of monitored electrical circuits, a voltage input unit that captures a voltage signal from a monitored electrical circuit, and the like. According to this transmission terminal device, the current values and the like of all the branch electric circuits are taken into a plurality of current input units, and various electric quantities according to the ratings of the respective current values and the like are calculated, and the calculation results are transmitted to the host device. To be made. This eliminates the need to install different rated transducers in one branch circuit.

特開２００２−１９９４６６号公報（第３頁、第１図）Japanese Patent Laid-Open No. 2002-199466 (page 3, FIG. 1)

ところで、従来例に係る特許文献１に記載の伝送端末装置によれば、既存の電圧入力部の個数を超える数の電圧信号を取込む要求があった場合、電流入力部を電圧入力部に部品交換して電圧入力部を増設することが考えられる。しかしながら、電圧入力部が増設された時、増設された電圧入力部のゲインなどの補正値を算出し、当該補正値を伝送端末装置のメモリに記憶するという手間がかかる。   By the way, according to the transmission terminal device described in Patent Document 1 according to the conventional example, when there is a request to take in more voltage signals than the number of existing voltage input units, the current input unit is a component in the voltage input unit. It is conceivable to replace it and increase the voltage input section. However, when the voltage input unit is added, it takes time and effort to calculate a correction value such as a gain of the added voltage input unit and store the correction value in the memory of the transmission terminal device.

そこで、本発明はこのような従来例に係る課題を解決したものであって、入力変換部の実装位置を変更したり、入力変換部を付け替えた場合に、入力変換部の補正値を再び算出して記憶する手間を省けるようにしたマルチトランスデューサ及びその制御方法を提供することを目的とする。   Therefore, the present invention solves such problems related to the conventional example, and when the mounting position of the input conversion unit is changed or the input conversion unit is replaced, the correction value of the input conversion unit is calculated again. It is an object of the present invention to provide a multi-transducer and a control method therefor that can save the trouble of storing.

上述した課題を解決するために、本発明に係る請求項１に記載のマルチトランスデューサは、所定の設備又は装置から電気諸量が入力される複数の入力端子と、各々に対応して設けられた記憶部を有すると共に、前記複数の入力端子から入力される前記電気諸量を電気信号に変換する複数の種類の入力変換部と、前記入力変換部から入力される前記電気信号に基づいて計測値を算出する通常モード又は前記入力変換部の所定の補正値を算出する補正モードを実行する制御手段と、前記制御手段に対して前記通常モード又は補正モードを設定するモード設定手段とを備え、前記制御手段は、前記モード設定手段により前記補正モードが設定された場合、前記入力変換部から入力される当該入力変換部の種類を示す識別情報に基づいて前記入力変換部の種類を判別し、前記入力変換部の種類が交流電圧・電流用であるとき、当該交流電圧・電流のゲインの補正値を算出し、算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込み、前記入力変換部の種類が直流電圧・電流であるとき、当該直流電圧・電流のゲイン及びオフセットの補正値を算出し、当該算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込むことを特徴とするものである。 In order to solve the above-described problem, the multi-transducer according to claim 1 of the present invention is provided corresponding to each of a plurality of input terminals to which various electrical quantities are input from a predetermined facility or apparatus. A plurality of types of input conversion units for converting the electrical quantities input from the plurality of input terminals into electrical signals, and measured values based on the electrical signals input from the input conversion units Control means for executing a normal mode for calculating the correction mode or a correction mode for calculating a predetermined correction value of the input conversion unit, and a mode setting means for setting the normal mode or the correction mode for the control means, control means, when the correction mode is set by said mode setting means, the input variable on the basis of identification information indicating the type of the input conversion unit which is input from the input conversion unit When the type of the input conversion unit is for AC voltage / current, the correction value of the gain of the AC voltage / current is calculated, and the input conversion unit corresponding to the calculated correction value is calculated. When the type of the input conversion unit is a DC voltage / current, a correction value for the gain and offset of the DC voltage / current is calculated, and the corrected value after the calculation corresponds to the input It writes in the said memory | storage part of a conversion part, It is characterized by the above-mentioned.

本発明に係るマルチトランスデューサによれば、モード設定手段は、入力変換部の所定の補正値を算出する場合に、通常モードから補正モードに切り替えられるように設定される。補正モードが設定された後、制御手段では、入力端子に補正用の電気諸量が入力され、当該補正用の電気諸量に基づいて補正値が算出される。入力変換部の各々に備えられた記憶部には、制御手段で算出された入力変換部の補正値が書き込まれる。これにより、通常モード時、制御手段は、入力変換部の記憶部に記憶された補正値を読み出して、入力変換部から出力される電気信号を当該補正値に基づいて補正できるようになる。   According to the multi-transducer of the present invention, the mode setting means is set so as to be switched from the normal mode to the correction mode when calculating the predetermined correction value of the input conversion unit. After the correction mode is set, the control means inputs correction electrical quantities to the input terminal, and calculates a correction value based on the correction electrical quantities. In the storage unit provided in each of the input conversion units, the correction value of the input conversion unit calculated by the control unit is written. Thus, in the normal mode, the control unit can read the correction value stored in the storage unit of the input conversion unit, and can correct the electric signal output from the input conversion unit based on the correction value.

上述した課題を解決するために、本発明に係る請求項４に記載のマルチトランスデューサの制御方法は、複数の入力端子と、前記入力端子の各々に接続され所定の設備又は装置から当該入力端子を介して入力される電気諸量を電気信号に変換する複数の入力変換部と、モード設定手段とを有し、かつ、各々の入力変換部に記憶部を有したマルチトランスデューサにおける制御方法であって、前記電気諸量を電気信号に変換し計測値を算出する動作を通常モードとし、前記入力変換部の所定の補正値を算出する動作を補正モードとしたとき、前記モード設定手段が、前記補正モードを制御系に設定するステップと、前記複数の入力変換部が、前記制御系に設定された補正モードに基づいて、前記入力端子を介して補正用の前記電気諸量を入力するステップと、前記制御手段が、前記補正モード時に、入力された前記補正用の電気諸量の前記入力変換部の種類を示す識別情報に基づいて前記入力変換部の種類を判別し、前記入力変換部の種類が交流電圧・電流用である場合、当該交流電圧・電流のゲインの補正値を算出し、算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込み、前記入力変換部の種類が直流電圧・電流である場合、当該直流電圧・電流のゲイン及びオフセットの補正値を算出し、算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込み、前記通常モード時に、対応する前記入力変換部の前記記憶部から前記補正値を読み出して、前記電気諸量から変換された電気信号を当該補正値に基づいて補正するステップとを有することを特徴とするものである。 In order to solve the above-described problem, a multi-transducer control method according to claim 4 according to the present invention includes a plurality of input terminals and the input terminals connected to each of the input terminals from a predetermined facility or apparatus. A control method in a multi-transducer having a plurality of input conversion units for converting various electrical quantities input via the electric signals into electric signals and mode setting means, and each input conversion unit having a storage unit. When the operation for converting the various electrical quantities into an electrical signal and calculating the measurement value is set as the normal mode, and the operation for calculating the predetermined correction value of the input conversion unit is set as the correction mode, the mode setting means includes the correction A step of setting a mode in the control system; and the plurality of input conversion units input the electrical quantities for correction via the input terminal based on the correction mode set in the control system. A step, said control means, said in the correction mode, determines the type of the input conversion unit based on the identification information indicating the type of the input conversion unit of the electrical quantities for entered the correction, the input conversion When the type of the unit is for AC voltage / current, the correction value of the gain of the AC voltage / current is calculated, and the calculated correction value is written in the storage unit of the corresponding input conversion unit, and the input conversion When the type of the unit is a DC voltage / current, the correction value of the gain and offset of the DC voltage / current is calculated, and the calculated correction value is written to the storage unit of the corresponding input conversion unit, and the normal And reading out the correction value from the storage unit of the corresponding input conversion unit and correcting the electric signal converted from the electrical quantities based on the correction value in the mode. It is intended.

本発明に係るマルチトランスデューサによれば、入力変換部の各々設けられた記憶部への情報を書込み読み出し制御する制御手段を備え、補正モードを設定された後、入力端子に補正用の電気諸量が入力され、当該補正用の電気諸量に基づいて入力変換部の補正値を算出し、算出後の補正値を対応する入力変換部の記憶部に書き込むものである。   The multi-transducer according to the present invention includes control means for writing and reading information to and from the storage units provided in the input conversion units, and after the correction mode is set, the electrical quantities for correction are applied to the input terminals. Is input, the correction value of the input conversion unit is calculated based on the various electric quantities for correction, and the calculated correction value is written in the storage unit of the corresponding input conversion unit.

この構成によって、通常モード時、入力変換部の記憶部に記憶された補正値に基づいて、入力変換部からの電気信号を補正することができる。これにより、入力変換部の実装位置を変更したり、入力変換部を付け替えた場合に、従来のように入力変換部の補正値を再び算出して制御系のメモリに記憶する手間を省くことができる。   With this configuration, in the normal mode, the electric signal from the input conversion unit can be corrected based on the correction value stored in the storage unit of the input conversion unit. As a result, when the mounting position of the input conversion unit is changed or the input conversion unit is replaced, it is possible to save the trouble of calculating the correction value of the input conversion unit again and storing it in the memory of the control system as in the past. it can.

本発明に係るマルチトランスデューサ制御方法によれば、通常モード時に、対応する入力変換部の記憶部から補正値を読み出して電気諸量から変換された電気信号を補正するようになされる。   According to the multi-transducer control method of the present invention, in the normal mode, the correction value is read from the storage unit of the corresponding input conversion unit, and the electric signal converted from the electric quantities is corrected.

この構成によって、入力変換部の実装位置を変更したり、一方のマルチトランデューサから他方のマルチトランデューサへ入力変換部を付け替えた場合に、他方のマルチトランデューサにおいても、対応する入力変換部の記憶部から補正値を読み出して電気諸量から変換された電気信号を補正できるようになる。もちろん、他方のマルチトランデューサにおいて対応する入力変換部の記憶部への補正値の入力手間を省くことができる。   With this configuration, when the mounting position of the input conversion unit is changed or when the input conversion unit is replaced from one multi-transducer to the other multi-transducer, the corresponding multi-transducer also has a corresponding input conversion unit. The correction value is read from the storage unit, and the electric signal converted from the various electric quantities can be corrected. Of course, the trouble of inputting the correction value to the storage unit of the corresponding input conversion unit in the other multi-transducer can be saved.

続いて、本発明に係るマルチトランスデューサ及びその制御方法について、図面を参照しながら説明をする。   Subsequently, the multi-transducer and the control method thereof according to the present invention will be described with reference to the drawings.

図１は、マルチトランスデューサ１００の構成例を示すブロック図である。図１に示すマルチトランスデューサ１００は、入力端子ＣＨ１〜ＣＨ８、入力変換部２０ａ〜２０ｇ、処理部３０、操作部３２、入力端子２３ａ〜２３ｈ、２４ａ〜２４ｈ及び出力端子２１ａ〜２１ｈ、２６ａ〜２６ｈを備える。   FIG. 1 is a block diagram illustrating a configuration example of the multi-transducer 100. 1 includes input terminals CH1 to CH8, input conversion units 20a to 20g, a processing unit 30, an operation unit 32, input terminals 23a to 23h and 24a to 24h, and output terminals 21a to 21h and 26a to 26h. Prepare.

入力端子ＣＨ１には、例えば電圧入力用の入力変換部２０ａが接続され、入力端子ＣＨ２にはＤＣ４〜２０ｍＡ用の入力変換部２０ｂが接続され、入力端子ＣＨ３には電流入力用の入力変換部２０ｃが接続され、入力端子ＣＨ４にはＤＣ０〜１ｍＡ用の入力変換部２０ｄが接続され、入力端子ＣＨ５にはＤＣ０〜５Ｖ用の入力変換部２０ｅが接続され、入力端子ＣＨ６にはＺＰＴ３次（１１０Ｖ）用の入力変換部２０ｆが接続され、入力端子ＣＨ７にはＺＰＴ３次（１９０Ｖ）用の入力変換部２０ｇが接続されている。   For example, an input conversion unit 20a for voltage input is connected to the input terminal CH1, an input conversion unit 20b for DC 4 to 20 mA is connected to the input terminal CH2, and an input conversion unit 20c for current input is connected to the input terminal CH3. Are connected, the input conversion unit 20d for DC0 to 1mA is connected to the input terminal CH4, the input conversion unit 20e for DC0 to 5V is connected to the input terminal CH5, and the ZPT third order (110V) is connected to the input terminal CH6. The input conversion unit 20f is connected to the input terminal CH7, and the ZPT tertiary (190V) input conversion unit 20g is connected to the input terminal CH7.

また、入力変換部２０ａ〜２０ｇには出力端子２１ａ〜２１ｇの各々が接続されている。これらの出力端子２１ａ〜２１ｈの各々は、処理部３０の入力端子２４ａ〜２４ｈの各々に接続されている。また、処理部３０の出力端子２６ａ〜２６ｈの各々は、入力端子２３ａ〜２３ｈの各々に接続されている。これらの入力端子２３ａ〜２３ｇの各々は、入力変換部２０ａ〜２０ｇに接続されている。   In addition, output terminals 21a to 21g are connected to the input conversion units 20a to 20g, respectively. Each of these output terminals 21 a to 21 h is connected to each of the input terminals 24 a to 24 h of the processing unit 30. In addition, each of the output terminals 26a to 26h of the processing unit 30 is connected to each of the input terminals 23a to 23h. Each of these input terminals 23a-23g is connected to the input converters 20a-20g.

入力変換部２０ａは、所定の設備又は装置から入力端子ＣＨ１を介して入力される電気諸量を電気信号に変換して、当該電気信号を出力端子２１ａ、入力端子２４ａを介して処理部３０に出力する。また、入力変換部２０ａは記憶部５４ａを備える。この記憶部５４ａには、不揮発性のメモリなどが使用され、入力変換部２０ａの補正値などが記憶される。この補正値には、ゲイン、オフセット、位相差などが含まれる。   The input conversion unit 20a converts various electrical quantities input from a predetermined facility or apparatus via the input terminal CH1 into an electrical signal, and the electrical signal is output to the processing unit 30 via the output terminal 21a and the input terminal 24a. Output. The input conversion unit 20a includes a storage unit 54a. The storage unit 54a uses a non-volatile memory or the like, and stores a correction value of the input conversion unit 20a. This correction value includes a gain, an offset, a phase difference, and the like.

同様に、入力変換部２０ｂ〜２０ｇの各々は、入力される電気諸量を電気信号に変換して当該電気信号を処理部３０に出力する。また、入力変換部２０ｂ〜２０ｇの各々は、各々の補正値を記憶するための図示しない記憶部を備える。なお、この例では入力端子ＣＨ８には入力変換部が接続されていない。   Similarly, each of the input conversion units 20 b to 20 g converts input electrical quantities into electrical signals and outputs the electrical signals to the processing unit 30. Each of the input conversion units 20b to 20g includes a storage unit (not shown) for storing each correction value. In this example, no input conversion unit is connected to the input terminal CH8.

処理部３０は、入力変換部２０ａ〜２０ｇに接続され、当該入力変換部２０ａ〜２０ｇから出力される電気信号を入力して所定の処理を実施する。例えば、処理部３０は、ＣＰＵ（Central Processing Unit）１０、選択部３１、Ａ／Ｄ（analog to digital）変換部３３、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）３４及び送受信部３６を備える。選択部３１は、入力端子２４ａ〜２４ｈに接続され、入力変換部２０ａ〜２０ｇにより変換された電気信号を入力する。選択部３１は、入力した複数の電気信号の中から所定の入力変換部に係る電気信号を選択してＡ／Ｄ変換部３３へ出力する。Ａ／Ｄ変換部３３は選択部３１に接続され、選択部３１により選択された電気信号をデジタルデータに変換してＣＰＵ１０へ出力する。   The processing unit 30 is connected to the input conversion units 20a to 20g, and inputs electrical signals output from the input conversion units 20a to 20g to perform predetermined processing. For example, the processing unit 30 includes a CPU (Central Processing Unit) 10, a selection unit 31, an A / D (analog to digital) conversion unit 33, an EEPROM (Electrically Erasable Programmable Read-Only Memory) 34, and a transmission / reception unit 36. The selection unit 31 is connected to the input terminals 24a to 24h, and inputs the electrical signals converted by the input conversion units 20a to 20g. The selection unit 31 selects an electrical signal related to a predetermined input conversion unit from the plurality of input electrical signals and outputs the electrical signal to the A / D conversion unit 33. The A / D conversion unit 33 is connected to the selection unit 31, converts the electrical signal selected by the selection unit 31 into digital data, and outputs the digital data to the CPU 10.

ＣＰＵ１０は制御手段の一例として機能し、Ａ／Ｄ変換部３３に接続され、Ａ／Ｄ変換部３３によりＡ／Ｄ変換されたデジタルデータを用いて計測値を算出する。この例で、ＣＰＵ１０は、いかなる入力変換部からの出力電気信号を用いて、いかなる処理を行って、いかなる計測値を得るかという演算情報に基づいて演算処理を行う。例えば、ＣＰＵ１０は電圧、電流、周波数、位相差、有効電力、無効電力、有効電力量、無効電力量及びレベルの計測値を算出する。ＥＥＰＲＯＭ３４はＣＰＵ１０に接続され、このＥＥＰＲＯＭ３４には、上述の演算情報、算出した計測値の結果情報、デジタルフィルタのプログラム、比較値などが記憶される。   The CPU 10 functions as an example of a control unit, is connected to the A / D conversion unit 33, and calculates a measurement value using the digital data A / D converted by the A / D conversion unit 33. In this example, the CPU 10 performs calculation processing based on calculation information indicating what processing is performed and what measurement value is obtained using the output electrical signal from any input conversion unit. For example, the CPU 10 calculates measured values of voltage, current, frequency, phase difference, active power, reactive power, active power amount, reactive power amount, and level. The EEPROM 34 is connected to the CPU 10, and the EEPROM 34 stores the above-described calculation information, the calculated measurement value result information, the digital filter program, the comparison value, and the like.

送受信部３６はＣＰＵ１０に接続され、ＣＰＵ１０により演算された計測値を入力する。また、送受信部３６は入出力端子５及びシリアルケーブル５２を介して遠隔監視装置５３に接続され、ＣＰＵ１０から入力した計測値を遠隔監視装置５３に送信する。遠隔監視装置５３は、送信された計測値を受信して画面などに表示する。   The transmission / reception unit 36 is connected to the CPU 10 and inputs measurement values calculated by the CPU 10. The transmission / reception unit 36 is connected to the remote monitoring device 53 via the input / output terminal 5 and the serial cable 52, and transmits the measurement value input from the CPU 10 to the remote monitoring device 53. The remote monitoring device 53 receives the transmitted measurement value and displays it on a screen or the like.

操作部３２はモード設定手段の一例として機能し、ＣＰＵ１０に接続され、操作信号を出力する。例えば、操作部３２は、ユーザにより操作され、ＣＰＵ１０に通常モードを設定するための操作信号を出力する。ここで、通常モードとは、電気諸量を電気信号に変換し計測値を算出する動作をいう。また、操作部３２は、ＣＰＵ１０に補正モードを設定するための操作信号を出力する。ここで、補正モードとは、入力変換部２０ａ〜２０ｇの所定の補正値を算出する動作をいう。   The operation unit 32 functions as an example of mode setting means, is connected to the CPU 10 and outputs an operation signal. For example, the operation unit 32 is operated by the user and outputs an operation signal for setting the normal mode to the CPU 10. Here, the normal mode refers to an operation in which various electrical quantities are converted into electrical signals to calculate measurement values. The operation unit 32 outputs an operation signal for setting the correction mode to the CPU 10. Here, the correction mode refers to an operation for calculating a predetermined correction value of the input conversion units 20a to 20g.

操作部３２により補正モードを設定後、例えば、ＣＰＵ１０は、入力端子ＣＨ１に補正用の電気諸量が入力され、当該補正用の電気諸量に基づいて入力変換部２０ａの補正値を算出し、算出後の補正値を対応する入力変換部２０ａの記憶部５４ａに書き込む。例えば、入力端子ＣＨ１に接続された入力変換部２０ａは、補正用の電気諸量を電気信号に変換し、変換された電気信号と、ＥＥＰＲＯＭ３４に保存された比較値とに基づいて、入力変換部２０ａのゲインの補正値を算出し、算出後のゲインの補正値を入力変換部２０ａの記憶部５４ａに書き込む。   After the correction mode is set by the operation unit 32, for example, the CPU 10 inputs correction electrical quantities to the input terminal CH1, calculates a correction value of the input conversion unit 20a based on the correction electrical quantities, The calculated correction value is written in the storage unit 54a of the corresponding input conversion unit 20a. For example, the input conversion unit 20a connected to the input terminal CH1 converts the various electrical quantities for correction into an electric signal, and based on the converted electric signal and the comparison value stored in the EEPROM 34, the input conversion unit The gain correction value 20a is calculated, and the calculated gain correction value is written in the storage unit 54a of the input conversion unit 20a.

これにより、ＣＰＵ１０は、当該入力変換部２０ａの記憶部５４ａからゲインの補正値を読み出し、当該補正値に基づいて入力変換部２０ａにより変換された電気信号を補正することができる。従って、入力変換部２０ａの実装位置を変更したり、入力変換部２０ａを他のマルチトランスデューサに付け替えた場合に、補正値を再び算出して記憶する手間を省くことができる。   As a result, the CPU 10 can read the gain correction value from the storage unit 54a of the input conversion unit 20a and correct the electrical signal converted by the input conversion unit 20a based on the correction value. Therefore, when the mounting position of the input conversion unit 20a is changed, or when the input conversion unit 20a is replaced with another multi-transducer, it is possible to save the trouble of calculating and storing the correction value again.

図２は、電圧入力用の入力変換部２０ａの構成例を示すブロック図である。図２に示す入力変換部２０ａは、上述した記憶部５４ａの他に、第１のレベル変換回路７０ａ、補助ＰＴ（Potential Transformer）７１ａ、フィルタ回路７２ａ及び第２のレベル変換回路７３ａを備える。   FIG. 2 is a block diagram illustrating a configuration example of the input conversion unit 20a for voltage input. The input conversion unit 20a illustrated in FIG. 2 includes a first level conversion circuit 70a, an auxiliary PT (Potential Transformer) 71a, a filter circuit 72a, and a second level conversion circuit 73a in addition to the storage unit 54a described above.

レベル変換回路７０ａは入力端子ＣＨ１に接続され、入力端子ＣＨ１から入力した電圧のレベルを所定の電圧レベルに変換する。例えば、レベル変換回路７０ａは、最大入力電圧のレベルが１５０Ｖだったものを最大入力電圧レベル２６０Ｖまで広げる。これにより、高い電圧レベルに設定された装置にも対応できるようになる。   The level conversion circuit 70a is connected to the input terminal CH1, and converts the level of the voltage input from the input terminal CH1 to a predetermined voltage level. For example, the level conversion circuit 70a extends the maximum input voltage level from 150V to the maximum input voltage level 260V. As a result, it is possible to deal with a device set at a high voltage level.

補助ＰＴ７１ａはレベル変換回路７０ａに接続され、電圧信号を入力して当該電圧信号の電圧値を所定の電圧信号の電圧値に変換し、変換された電圧信号をフィルタ回路７２ａに出力する。補助ＰＴ７１ａは、レベル変換回路７０ａとフィルタ回路７２ａを絶縁する。   The auxiliary PT 71a is connected to the level conversion circuit 70a, receives a voltage signal, converts the voltage value of the voltage signal into a voltage value of a predetermined voltage signal, and outputs the converted voltage signal to the filter circuit 72a. The auxiliary PT 71a insulates the level conversion circuit 70a from the filter circuit 72a.

フィルタ回路７２ａは、補助ＰＴ７１ａに接続され、電圧信号をフィルタリングしてレベル変換回路７３ａに出力する。レベル変換回路７３ａはフィルタ回路７２ａに接続され、電圧信号をＡ／Ｄ変換用の信号レベル（最大±５Ｖ）に変換し、当該電圧信号を出力端子２１ａを介して、後段処理の選択部３１、Ａ／Ｄ変換部３３に出力する。   The filter circuit 72a is connected to the auxiliary PT 71a, filters the voltage signal, and outputs it to the level conversion circuit 73a. The level conversion circuit 73a is connected to the filter circuit 72a, converts the voltage signal to a signal level for A / D conversion (maximum ± 5V), and the voltage signal is selected via the output terminal 21a, the selection unit 31 for post-stage processing, The data is output to the A / D converter 33.

記憶部５４ａは、入力端子２３ａなどを介してＣＰＵ１０に接続され、ＣＰＵ１０により算出されたゲインの補正値が書き込まれる。また、記憶部５４ａに書き込まれた補正値がＣＰＵ１０により読み出される。   The storage unit 54a is connected to the CPU 10 via the input terminal 23a and the like, and a gain correction value calculated by the CPU 10 is written therein. Further, the correction value written in the storage unit 54a is read out by the CPU 10.

この例で、電圧入力用の入力変換部２０ａにおける交流電圧のゲインの補正値を算出する場合、入力端子ＣＨ１に補正用の基準電圧を印加する。印加された基準電圧は、入力変換部２０ａのレベル変換回路７３ａによりＡ／Ｄ変換用の信号レベルの電圧信号に変換され、当該電圧信号は、選択部３１、Ａ／Ｄ変換部３３を介してＣＰＵ１０に出力される。ＣＰＵ１０は、この電圧信号から実効値を算出し、当該実効値とＥＥＰＲＯＭ３４に保存された基準電圧信号の実効値（比較値）との比率を求め、これをゲインの補正値として記憶部５４ａに記憶する。この例で、入力した電圧信号の実効値と基準電圧信号の実効値との比率が「０．９７対１」の場合、入力した電圧信号を「１／０．９７」倍する。これにより、入力した電圧信号の実効値を基準電圧信号の実効値に補正できる。ＣＰＵ１０は、電気諸量から変換された電気信号に補正値を乗ずることにより電気信号を補正することができ、計測値を正確に計算することができる。   In this example, when calculating the correction value of the gain of the AC voltage in the input conversion unit 20a for voltage input, the reference voltage for correction is applied to the input terminal CH1. The applied reference voltage is converted into a voltage signal having a signal level for A / D conversion by the level conversion circuit 73a of the input conversion unit 20a, and the voltage signal is passed through the selection unit 31 and the A / D conversion unit 33. It is output to CPU10. The CPU 10 calculates an effective value from the voltage signal, obtains a ratio between the effective value and the effective value (comparison value) of the reference voltage signal stored in the EEPROM 34, and stores this in the storage unit 54a as a gain correction value. To do. In this example, when the ratio between the effective value of the input voltage signal and the effective value of the reference voltage signal is “0.97 to 1,” the input voltage signal is multiplied by “1 / 0.97”. Thereby, the effective value of the input voltage signal can be corrected to the effective value of the reference voltage signal. The CPU 10 can correct the electrical signal by multiplying the electrical signal converted from various electrical quantities by the correction value, and can accurately calculate the measured value.

図３は、ＤＣ４〜２０ｍＡ用の入力変換部２０ｂの構成例を示すブロック図である。図３に示す入力変換部２０ｂは、記憶部５４ｂ、電圧変換回路７４ｂ、フィルタ回路７２ｂ、電圧／周波数変換回路７５ｂ、フォトカプラ７６ｂ及び周波数／電圧変換回路７７ｂを備える。   FIG. 3 is a block diagram illustrating a configuration example of the input conversion unit 20b for DC 4 to 20 mA. The input conversion unit 20b illustrated in FIG. 3 includes a storage unit 54b, a voltage conversion circuit 74b, a filter circuit 72b, a voltage / frequency conversion circuit 75b, a photocoupler 76b, and a frequency / voltage conversion circuit 77b.

電圧変換回路７４ｂは入力端子ＣＨ２に接続され、入力端子ＣＨ２から入力した電流を電圧信号に変換してフィルタ回路７２ｂに出力する。フィルタ回路７２ｂは電圧変換回路７４ｂに接続され、入力した電圧信号に重畳している交流成分（ノイズ）を除去し、ノイズ除去された電圧信号を電圧／周波数変換回路７５ｂに出力する。   The voltage conversion circuit 74b is connected to the input terminal CH2, converts the current input from the input terminal CH2 into a voltage signal, and outputs the voltage signal to the filter circuit 72b. The filter circuit 72b is connected to the voltage conversion circuit 74b, removes the AC component (noise) superimposed on the input voltage signal, and outputs the noise-removed voltage signal to the voltage / frequency conversion circuit 75b.

電圧／周波数変換回路７５ｂはフィルタ回路７２ｂに接続され、電圧信号を入力し、直流電圧を周波数信号に変換してフォトカプラ７６ｂを介して周波数／電圧変換回路７７ｂに出力する。フォトカプラ７６ｂは電圧／周波数変換回路７５ｂと周波数／電圧変換回路７７ｂを絶縁する。周波数／電圧変換回路７７ｂは、フォトカプラ７６ｂを介して電圧／周波数変換回路７５ｂに接続され、周波数信号を直流電圧に戻して後段処理の選択部３１に出力する。   The voltage / frequency conversion circuit 75b is connected to the filter circuit 72b, receives a voltage signal, converts a DC voltage into a frequency signal, and outputs the frequency signal to the frequency / voltage conversion circuit 77b via the photocoupler 76b. The photocoupler 76b insulates the voltage / frequency conversion circuit 75b from the frequency / voltage conversion circuit 77b. The frequency / voltage conversion circuit 77b is connected to the voltage / frequency conversion circuit 75b via the photocoupler 76b, returns the frequency signal to a DC voltage, and outputs it to the selection unit 31 for the subsequent processing.

記憶部５４ｂは、出力端子２３ｂなどを介してＣＰＵ１０に接続され、ＣＰＵ１０により算出されたゲイン及びオフセットの補正値が書き込まれる。また、記憶部５４ｂに書き込まれた補正値がＣＰＵ１０により読み出される。   The storage unit 54b is connected to the CPU 10 via the output terminal 23b and the like, and gain and offset correction values calculated by the CPU 10 are written therein. Further, the correction value written in the storage unit 54b is read by the CPU 10.

この例で、ＤＣ４−２０ｍＡ用の入力変換部２０ｂにおけるゲイン及びオフセットの補正値を算出する場合、先ず、入力端子ＣＨ２に最小の４ｍＡの電流が流れるように印加する。印加後、入力変換部２０ｂの周波数／電圧変換回路７７ｂにより変換された電圧信号は、選択部３１、Ａ／Ｄ変換部３３を介してＣＰＵ１０に出力される。ＣＰＵ１０は、この電圧信号から最小の電圧レベルを算出する。次に、入力端子ＣＨ２に最大の２０ｍＡの電流が流れるように印加する。印加後、入力変換部２０ｂの周波数／電圧変換回路７７ｂにより変換された電圧信号は、ＣＰＵ１０に出力される。ＣＰＵ１０は、この電圧信号から最大の電圧レベルを算出する。その後、ＣＰＵ１０は、最小の電圧レベルと最大の電圧レベルとの２点を結ぶ直線を、０と最大の電圧レベルの２点を結ぶ直線に変換するオフセット及びゲインの補正値を求め、このオフセット及びゲインの補正値を記憶部５４ｂに記憶する。   In this example, when calculating the correction value of the gain and offset in the input conversion unit 20b for DC4-20 mA, first, it is applied so that the minimum current of 4 mA flows to the input terminal CH2. After the application, the voltage signal converted by the frequency / voltage conversion circuit 77b of the input conversion unit 20b is output to the CPU 10 via the selection unit 31 and the A / D conversion unit 33. The CPU 10 calculates the minimum voltage level from this voltage signal. Next, it is applied so that a maximum current of 20 mA flows through the input terminal CH2. After the application, the voltage signal converted by the frequency / voltage conversion circuit 77b of the input conversion unit 20b is output to the CPU 10. The CPU 10 calculates the maximum voltage level from this voltage signal. Thereafter, the CPU 10 obtains an offset and a gain correction value for converting a straight line connecting the two points of the minimum voltage level and the maximum voltage level into a straight line connecting the two points of 0 and the maximum voltage level. The gain correction value is stored in the storage unit 54b.

なお、電流用の入力変換部２０ｃの記憶部（図示せず）には、ゲイン及び位相差の補正値が記憶され、ＤＣ０〜１ｍＡ用の入力変換部２０ｄの記憶部には、ゲイン及びオフセットの補正値が記憶され、ＤＣ０〜５Ｖ用の入力変換部２０ｅの記憶部には、ゲイン及びオフセットの補正値が記憶され、ＺＰＴ３次（１１０Ｖ）用の入力変換部２０ｆの記憶部には、ゲインの補正値が記憶され、ＺＰＴ３次（１９０Ｖ）用の入力変換部２０ｇの記憶部には、ゲインの補正値が記憶される。   The storage unit (not shown) of the current input conversion unit 20c stores gain and phase difference correction values, and the storage unit of the DC0 to 1 mA input conversion unit 20d stores gain and offset values. Correction values are stored, gains and offset correction values are stored in the storage unit of the DC 0 to 5V input conversion unit 20e, and gains are stored in the storage unit of the ZPT tertiary (110V) input conversion unit 20f. The correction value is stored, and the gain correction value is stored in the storage unit of the ZPT tertiary (190V) input conversion unit 20g.

電圧、電流、ＺＰＴ３次（１１０Ｖ、１９０Ｖ）は、ＥＥＰＲＯＭ３４に保存されたデジタルフィルタのプログラムにより直流成分が除去されるため、オフセットの補正値は保存されない。また、位相差は、入力端子ＣＨ１に接続された入力変換部２０ａの電圧信号を基準とした位相の差を保存する。従って、入力変換部２０ａの位相差は保存しない。   Since the DC component is removed by the digital filter program stored in the EEPROM 34 for the voltage, current, and ZPT third order (110 V, 190 V), the offset correction value is not stored. Further, the phase difference stores the phase difference based on the voltage signal of the input conversion unit 20a connected to the input terminal CH1. Therefore, the phase difference of the input conversion unit 20a is not saved.

この例で、電流用の入力変換部２０ｃにおける位相差の補正値を算出する場合、先ず、位相の基準となる入力変換部２０ａに接続された入力端子ＣＨ１と比較対象の入力変換部２０ｃに接続された入力端子ＣＨ３に所定の基準電圧を印加する。印加後、ＣＰＵ１０は、入力変換部２０ａにより変換された電圧信号の立ち上がり（立下り）０クロス点と、入力変換部２０ｃにより変換された電圧信号の立ち上がり（立下り）０クロス点の時間差を算出する。ＣＰＵ１０は、この時間差を位相差に変換して入力変換部２０ｃの位相差の補正値を算出する。   In this example, when calculating the correction value of the phase difference in the current input conversion unit 20c, first, the input terminal CH1 connected to the input conversion unit 20a serving as the phase reference and the input conversion unit 20c to be compared are connected. A predetermined reference voltage is applied to the input terminal CH3. After the application, the CPU 10 calculates the time difference between the rising (falling) 0 cross point of the voltage signal converted by the input conversion unit 20a and the rising (falling) 0 cross point of the voltage signal converted by the input conversion unit 20c. To do. The CPU 10 converts this time difference into a phase difference and calculates a correction value for the phase difference of the input conversion unit 20c.

続いて、図４〜図７を参照して、入力変換部２０ａ〜２０ｃに係る所定のゲイン、オフセット及び位相差の補正値を算出し、当該補正値を保存する例を説明する。   Next, an example in which correction values for predetermined gains, offsets, and phase differences related to the input conversion units 20a to 20c are calculated and stored will be described with reference to FIGS.

図４は、補正モード時のマルチトランスデューサ１００の動作例を示すフローチャートである。マルチトランスデューサ１００は出荷前の状態であり、入力変換部２０ａ〜２０ｃの各記憶部には、所定の補正値が保存されていない。これを補正値を算出して保存する条件として、図４に示すフローチャートのステップＳ１で、操作部３２により補正モードを設定する。例えば、操作部３２は、ユーザにより操作され、ＣＰＵ１０に補正モードを設定するための操作信号を出力してステップＳ８ａへ移行する。   FIG. 4 is a flowchart showing an operation example of the multi-transducer 100 in the correction mode. The multi-transducer 100 is in a state before shipment, and a predetermined correction value is not stored in each storage unit of the input conversion units 20a to 20c. As a condition for calculating and storing the correction value, a correction mode is set by the operation unit 32 in step S1 of the flowchart shown in FIG. For example, the operation unit 32 is operated by the user, outputs an operation signal for setting the correction mode to the CPU 10, and proceeds to step S8a.

ステップＳ８ａで、ＣＰＵ１０は、ステップＳ８ａからステップＳ８ｂまでの間の処理を実行後、ＣＨ１からＣＨ８になるまで１ＣＨずつカウントアップする。   In step S8a, after executing the processing from step S8a to step S8b, the CPU 10 counts up by 1CH from CH1 to CH8.

まずＣＨ１について、ステップＳ２で、ＣＰＵ１０は、交流電流・電圧のゲインの補正値を算出するか否かを判定する。例えば、ＣＰＵ１０は、入力端子ＣＨ１に接続された入力変換部２０ａから識別情報を入力し、この識別情報によると入力変換部の種類が電圧入力用であることから交流電圧のゲインの補正値を算出すると判定しステップＳ３へ移行する。   First, for CH1, in step S2, the CPU 10 determines whether to calculate a correction value for the gain of the alternating current / voltage. For example, the CPU 10 inputs identification information from the input conversion unit 20a connected to the input terminal CH1, and according to the identification information, the type of the input conversion unit is for voltage input, and thus calculates a correction value for the AC voltage gain. Then, it determines and transfers to step S3.

ステップＳ３で、ＣＰＵ１０は、交流電圧のゲインの補正値を算出する。ここでステップＳ３の処理を図５に示す。図５に示すステップＳ３１で、例えば、ＣＰＵ１０は、電圧入力用の入力変換部２０ａにおける交流電圧のゲインの補正値を算出する場合、入力端子ＣＨ１に補正用の基準電圧が印加される。印加された基準電圧は、入力変換部２０ａにより所定の電圧信号に変換され、ＣＰＵ１０は、当該電圧信号を入力してステップＳ３２へ移行する。ステップＳ３２で、ＣＰＵ１０は、入力した電圧信号から実効値を算出してステップＳ３３へ移行する。   In step S3, the CPU 10 calculates a correction value for the gain of the AC voltage. Here, the process of step S3 is shown in FIG. In step S31 shown in FIG. 5, for example, when the CPU 10 calculates the correction value of the gain of the alternating voltage in the input conversion unit 20a for voltage input, the reference voltage for correction is applied to the input terminal CH1. The applied reference voltage is converted into a predetermined voltage signal by the input conversion unit 20a, and the CPU 10 inputs the voltage signal and proceeds to step S32. In step S32, the CPU 10 calculates an effective value from the input voltage signal and proceeds to step S33.

ステップＳ３３で、ＣＰＵ１０は、入力した電圧信号の実効値とＥＥＰＲＯＭ３４に保存された基準電圧信号の実効値（比較値）との比率を求め、これをゲインの補正値とする。例えば、入力した電圧信号の実効値と基準電圧信号の実効値との比率が「０．９７対１」の場合、入力した電圧信号を「１／０．９７」倍する。これにより、入力した電圧信号の実効値を基準電圧信号の実効値に補正できる。続いて図４に示すステップＳ６へ移行する。ステップＳ６で、ＣＰＵ１０は、位相差の補正値を算出する。ここで、位相差を求めるとき、ＣＨ１が基準となるため位相差は保存しない。   In step S33, the CPU 10 obtains a ratio between the effective value of the input voltage signal and the effective value (comparison value) of the reference voltage signal stored in the EEPROM 34, and sets this as a gain correction value. For example, when the ratio between the effective value of the input voltage signal and the effective value of the reference voltage signal is “0.97 to 1,” the input voltage signal is multiplied by “1 / 0.97”. Thereby, the effective value of the input voltage signal can be corrected to the effective value of the reference voltage signal. Subsequently, the process proceeds to step S6 shown in FIG. In step S6, the CPU 10 calculates a correction value for the phase difference. Here, when obtaining the phase difference, the phase difference is not stored because CH1 is the reference.

ステップＳ７で、ＣＰＵ１０は、ステップＳ３で求めたゲインの補正値を入力変換部２０ａの記憶部５４ａに書き込んでステップＳ８ａへ移行する。   In step S7, the CPU 10 writes the gain correction value obtained in step S3 in the storage unit 54a of the input conversion unit 20a, and proceeds to step S8a.

ステップ８ａでＣＨを１ＣＨカウントアップ（ＣＨ２）しステップＳ２へ移行する。ＣＨ２についてステップＳ２で、ＣＰＵ１０は、入力端子ＣＨ２に接続された入力変換部２０ｂから識別情報を入力し、この識別情報によると入力変換部の種類がＤＣ４〜２０ｍＡ用であることから、交流電圧のゲインの補正値を算出しないと判定しステップＳ４へ移行する。ステップＳ４で、ＣＰＵ１０は、上述の識別情報に基づいて、入力変換部の種類がＤＣ４〜２０ｍＡ用であることから直流電流・電圧のゲイン、オフセットの補正値の算出すると判定しステップＳ５へ移行する。   In step 8a, CH is incremented by 1CH (CH2), and the process proceeds to step S2. In step S2 for CH2, the CPU 10 inputs identification information from the input conversion unit 20b connected to the input terminal CH2. According to this identification information, the type of the input conversion unit is for DC 4 to 20 mA, so It is determined not to calculate the gain correction value, and the process proceeds to step S4. In step S4, the CPU 10 determines that the DC current / voltage gain and offset correction values are to be calculated based on the above-described identification information, since the type of the input conversion unit is DC4 to 20 mA, and the process proceeds to step S5. .

ステップＳ５で、ＣＰＵ１０は、直流電流・電圧のゲイン、オフセットの補正値の算出する。ここで、ステップＳ５の処理を図６に示す。図６に示すステップＳ５１で、ＣＰＵ１０は、例えばＤＣ４−２０ｍＡ用の入力変換部２０ｂにおけるゲイン及びオフセットの補正値を算出する場合、入力端子ＣＨ２に最小の４ｍＡの電流が流れるように印加されてステップＳ５２へ移行する。   In step S5, the CPU 10 calculates a correction value for the gain and offset of the direct current / voltage. Here, the process of step S5 is shown in FIG. In step S51 shown in FIG. 6, for example, when calculating the gain and offset correction values in the input converter 20b for DC4-20 mA, the CPU 10 is applied so that the minimum current of 4 mA flows to the input terminal CH2. The process proceeds to S52.

ステップＳ５２で、ＣＰＵ１０は、電流が入力変換部２０ｂにより変換された電圧信号を入力する。ＣＰＵ１０は、入力した電圧信号から最小の電圧レベルを算出してステップＳ５３へ移行する。ステップＳ５３で、入力端子ＣＨ２に最大の２０ｍＡの電流が流れるように印加してステップＳ５４へ移行する。ステップＳ５４で、ＣＰＵ１０は、入力変換部２０ｂにより変換された電圧信号を入力する。ＣＰＵ１０は、入力した電圧信号から最大の電圧レベルを算出してステップＳ５５へ移行する。   In step S52, the CPU 10 inputs a voltage signal obtained by converting the current by the input conversion unit 20b. CPU10 calculates the minimum voltage level from the input voltage signal, and transfers to step S53. In step S53, the maximum current of 20 mA is applied to the input terminal CH2, and the process proceeds to step S54. In step S54, the CPU 10 inputs the voltage signal converted by the input conversion unit 20b. The CPU 10 calculates the maximum voltage level from the input voltage signal and proceeds to step S55.

ステップＳ５５で、ＣＰＵ１０は、最小の電圧レベルと最大の電圧レベルとの２点を結ぶ直線を、０と最大の電圧レベルの２点を結ぶ直線に変換するオフセット及びゲインの補正値を算出して図４に示すステップＳ７へ移行する。ステップＳ７で、ＣＰＵ１０は、オフセット及びゲインの補正値を入力変換部２０ｂの記憶部５４ｂに書き込んでステップＳ８ａへ移行する。   In step S55, the CPU 10 calculates offset and gain correction values for converting a straight line connecting two points of the minimum voltage level and the maximum voltage level into a straight line connecting two points of 0 and the maximum voltage level. The process proceeds to step S7 shown in FIG. In step S7, the CPU 10 writes the offset and gain correction values in the storage unit 54b of the input conversion unit 20b, and proceeds to step S8a.

また、ステップＳ４で、ＣＰＵ１０は、上述の識別情報に基づいて、直流電流・電圧のゲイン、オフセットの補正値を算出しないと判定した場合ステップＳ８ａへ移行する。   If the CPU 10 determines in step S4 that the DC current / voltage gain and offset correction values are not calculated based on the identification information, the process proceeds to step S8a.

ステップＳ８ａでＣＨを１ＣＨカウントアップ（ＣＨ３）しステップＳ２に移行する。ＣＨ３についてステップＳ２で、ＣＨ１と同様に、ＣＰＵ１０は、入力端子ＣＨ３に接続された入力変換部２０ｃから識別情報を入力し、この識別情報によると入力変換部の種類が電圧入力用であることから交流電圧のゲインの補正値を算出すると判定しステップＳ３へ移行する。ステップＳ３で、ＣＨ１と同様に、交流電流のゲインの補正値を算出しステップＳ６へ移行する。   In step S8a, CH is incremented by 1CH (CH3), and the process proceeds to step S2. In step S2 for CH3, as in CH1, the CPU 10 inputs identification information from the input conversion unit 20c connected to the input terminal CH3, and according to this identification information, the type of the input conversion unit is for voltage input. It is determined that the correction value of the AC voltage gain is calculated, and the process proceeds to step S3. In step S3, similarly to CH1, a correction value for the gain of the alternating current is calculated, and the process proceeds to step S6.

ステップＳ６で、ＣＰＵ１０は、位相差の補正値を算出する。ここで、ステップＳ６の処理を図７に示す。図７に示すステップＳ６１で、ＣＰＵ１０は、例えば電流用の入力変換部２０ｃにおける位相差の補正値を算出する場合、位相の基準となる入力変換部２０ａに接続された入力端子ＣＨ１と比較対象の入力変換部２０ｃに接続された入力端子ＣＨ３に所定の基準電流を印加してステップＳ６２へ移行する。   In step S6, the CPU 10 calculates a correction value for the phase difference. Here, the process of step S6 is shown in FIG. In step S61 shown in FIG. 7, for example, when the CPU 10 calculates a correction value for the phase difference in the current input conversion unit 20c, the CPU 10 compares the input terminal CH1 connected to the input conversion unit 20a serving as a phase reference with the comparison target. A predetermined reference current is applied to the input terminal CH3 connected to the input conversion unit 20c, and the process proceeds to step S62.

ステップＳ６２で、ＣＰＵ１０は、入力変換部２０ａにより変換された電圧信号の立ち上がり（立下り）０クロス点と、入力変換部２０ｃにより変換された電圧信号の立ち上がり（立下り）０クロス点の時間差を算出してステップＳ６３へ移行する。ステップＳ６３で、ＣＰＵ１０は、時間差を位相差に変換して図４に示すステップＳ７へ移行する。ステップＳ７で、ＣＰＵ１０は、ステップＳ３で求めたゲインの補正値ならびに位相差の補正値を入力変換部２０ｃの図示しない記憶部に書き込んでステップＳ８ａへ移行する。   In step S62, the CPU 10 calculates the time difference between the rising (falling) 0 cross point of the voltage signal converted by the input conversion unit 20a and the rising (falling) 0 cross point of the voltage signal converted by the input conversion unit 20c. The calculation proceeds to step S63. In step S63, the CPU 10 converts the time difference into a phase difference and proceeds to step S7 shown in FIG. In step S7, the CPU 10 writes the gain correction value and the phase difference correction value obtained in step S3 in a storage unit (not shown) of the input conversion unit 20c, and proceeds to step S8a.

ステップＳ８ａで、ＣＨ８まで処理を実行したと判定した場合、補正処理の終了となる。   If it is determined in step S8a that the process has been executed up to CH8, the correction process ends.

続いて、電気信号の補正制御の一例として、入力変換部２０ａの記憶部５４ａに保存された補正値に基づいて、入力変換部２０ａからの電圧信号を補正する例を説明する。図８は、通常モード時のＣＰＵ１０の動作例を示すフローチャートである。ＣＰＵ１０には通常モードが設定されている。入力変換部２０ａの記憶部５４ａにはゲインの補正値が保存されている。   Next, an example of correcting the voltage signal from the input conversion unit 20a based on the correction value stored in the storage unit 54a of the input conversion unit 20a will be described as an example of electric signal correction control. FIG. 8 is a flowchart illustrating an operation example of the CPU 10 in the normal mode. A normal mode is set for the CPU 10. A gain correction value is stored in the storage unit 54a of the input conversion unit 20a.

これらを入力変換部２０ａからの電圧信号を補正する処理の条件として、図８に示すステップＴ１で、ＣＰＵ１０は、規定時間（例えば１秒）経過したか否かを判定する。例えば、規定時間経過した場合ステップＴ２へ移行し、規定時間経過しなかった場合、ステップＴ１を繰り返す。   With these as conditions for the process of correcting the voltage signal from the input conversion unit 20a, the CPU 10 determines whether or not a specified time (for example, 1 second) has elapsed in step T1 shown in FIG. For example, when the specified time has elapsed, the process proceeds to step T2, and when the specified time has not elapsed, step T1 is repeated.

ステップＴ２で、ＣＰＵ１０は、入力変換部２０ａにより変換された電圧信号を入力して、入力変換部２０ａの記憶部５４ａからゲインの補正値を読み出してステップＴ３へ移行する。   In step T2, the CPU 10 inputs the voltage signal converted by the input conversion unit 20a, reads the gain correction value from the storage unit 54a of the input conversion unit 20a, and proceeds to step T3.

ステップＴ３で、ＣＰＵ１０は、記憶部５４ａから読み出したゲインの補正値に基づいて、入力変換部２０ａにより変換された電気信号のゲインを補正制御して計測値を算出しステップＴ４へ移行する。ステップＴ４で補正モードが設定されたか否かを判定する。補正モードが設定されていない場合はステップＴ１へ移行し、補正モードが設定された場合は通常モードの処理を終了する。これにより、入力変換部２０ａの実装位置を変更したり、入力変換部２０ａを他のマルチトランスデューサに付け替えた場合に、ゲインの補正値を再び算出して記憶する手間を省くことができる。   In step T3, the CPU 10 corrects and controls the gain of the electrical signal converted by the input conversion unit 20a based on the gain correction value read from the storage unit 54a, calculates the measurement value, and proceeds to step T4. In step T4, it is determined whether the correction mode is set. If the correction mode is not set, the process proceeds to step T1, and if the correction mode is set, the normal mode processing is terminated. Thereby, when the mounting position of the input conversion unit 20a is changed, or when the input conversion unit 20a is replaced with another multi-transducer, it is possible to save the trouble of calculating and storing the gain correction value again.

このように、本発明に係るマルチトランスデューサ１００によれば、入力変換部の各々に設けられた記憶部への情報を書込み読み出し制御するＣＰＵ１０を備え、補正モードを設定した後、入力端子に補正用の電気諸量が入力され、当該補正用の電気諸量に基づいて入力変換部の補正値を算出し、算出後の補正値を対応する入力変換部の記憶部に書き込むものである。   As described above, the multi-transducer 100 according to the present invention includes the CPU 10 that writes and reads information to and from the storage unit provided in each of the input conversion units, sets the correction mode, and then sets the correction to the input terminal. Are inputted, the correction value of the input conversion unit is calculated based on the electric quantities for correction, and the calculated correction value is written in the storage unit of the corresponding input conversion unit.

従って、通常モード時、入力変換部の記憶部に記憶された補正値に基づいて、入力変換部からの電気信号を補正することができる。これにより、入力変換部の実装位置を変更したり、入力変換部を付け替えた場合に、従来のように入力変換部の補正値を再び算出して制御系のメモリ（ＥＥＰＲＯＭ３４）に記憶する手間を省くことができる。   Therefore, in the normal mode, the electric signal from the input conversion unit can be corrected based on the correction value stored in the storage unit of the input conversion unit. As a result, when the mounting position of the input conversion unit is changed or the input conversion unit is replaced, the trouble of calculating the correction value of the input conversion unit again and storing it in the memory (EEPROM 34) of the control system as in the prior art. It can be omitted.

また、本発明に係るマルチトランスデューサ１００の制御方法によれば、通常モード時に、対応する入力変換部の記憶部から補正値を読み出して、電気諸量から変換された電気信号を当該補正値に基づいて補正するようになされる。   Further, according to the control method of the multi-transducer 100 according to the present invention, in the normal mode, the correction value is read from the storage unit of the corresponding input conversion unit, and the electric signal converted from the electrical quantities is based on the correction value. Will be corrected.

従って、入力変換部の実装位置を変更したり、一方のマルチトランスデューサから他方のマルチトランスデューサへ入力変換部を付け替えた場合に、他方のマルチトランスデューサにおいても、対応する入力変換部の記憶部から補正値を読み出して電気諸量を電気信号に補正できるようになる。もちろん、他方のマルチトランスデューサにおいて対応する入力変換部の記憶部への補正値の入力手間を省くことができる。   Accordingly, when the mounting position of the input conversion unit is changed or the input conversion unit is changed from one multi-transducer to the other multi-transducer, the correction value is also stored from the storage unit of the corresponding input conversion unit in the other multi-transducer. And various electric quantities can be corrected to electric signals. Of course, the trouble of inputting the correction value to the storage unit of the corresponding input conversion unit in the other multi-transducer can be saved.

なお、位相差の補正値については相対的に算出する必要があるため、入力変換部を他のマルチトランスデューサに付け替える毎に当該補正値を算出して、入力変換部の記憶部に書き込む必要がある。この例では、ＣＨ１を基準としてＣＨ２〜ＣＨ８の位相差を算出している。また、ＣＨ１の入力変換部を取り替えた場合には、ＣＨ２〜ＣＨ８の入力変換部の位相差の補正値を算出する必要がある。   Since it is necessary to relatively calculate the correction value of the phase difference, it is necessary to calculate the correction value and write it to the storage unit of the input conversion unit every time the input conversion unit is replaced with another multi-transducer. . In this example, the phase difference between CH2 and CH8 is calculated using CH1 as a reference. When the CH1 input conversion unit is replaced, it is necessary to calculate a correction value for the phase difference of the CH2 to CH8 input conversion units.

本発明は、各種電力設備または装置からの電気諸量を電気信号に変換する入力変換部を備えたマルチトランスデューサに適用して好適である。   The present invention is suitably applied to a multi-transducer including an input conversion unit that converts various electrical quantities from various power facilities or devices into electrical signals.

マルチトランスデューサ１００の構成例を示すブロック図である。2 is a block diagram illustrating a configuration example of a multi-transducer 100. FIG. 電圧入力用の入力変換部２０ａの構成例を示すブロック図The block diagram which shows the structural example of the input conversion part 20a for voltage inputs ＤＣ４〜２０ｍＡ用の入力変換部２０ｂの構成例を示すブロック図である。It is a block diagram which shows the structural example of the input conversion part 20b for DC4-20mA. 補正モード時のマルチトランスデューサ１００の動作例を示すフローチャートである。It is a flowchart which shows the operation example of the multi-transducer 100 at the time of correction | amendment mode. 電圧入力用の入力変換部２０ａのゲインの補正値を算出する例を示すフローチャートである。It is a flowchart which shows the example which calculates the correction value of the gain of the input conversion part 20a for voltage inputs. ＤＣ４−２０ｍＡ用の入力変換部２０ｂのゲイン及びオフセットの補正値を算出する例を示すフローチャートである。It is a flowchart which shows the example which calculates the correction value of the gain and offset of the input conversion part 20b for DC4-20mA. 電流用の入力変換部２０ｃにおける位相差の補正値を算出する例を示すフローチャートである。It is a flowchart which shows the example which calculates the correction value of the phase difference in the input conversion part 20c for electric currents. 通常モード時のＣＰＵ１０の動作例を示すフローチャートである。It is a flowchart which shows the operation example of CPU10 at the time of normal mode.

符号の説明Explanation of symbols

１０ ＣＰＵ（制御手段）
２０ａ〜２０ｇ 入力変換部
３２ 操作部（モード設定手段）
５４ａ、５４ｂ 記憶部
１００ マルチトランスデューサ 10 CPU (control means)
20a to 20g Input conversion unit 32 Operation unit (mode setting means)
54a, 54b Storage unit 100 Multi-transducer

Claims (4)

所定の設備又は装置から電気諸量が入力される複数の入力端子と、
各々に対応して設けられた記憶部を有すると共に、前記複数の入力端子から入力される前記電気諸量を電気信号に変換する複数の種類の入力変換部と、
前記入力変換部から入力される前記電気信号に基づいて計測値を算出する通常モード又は前記入力変換部の所定の補正値を算出する補正モードを実行する制御手段と、
前記制御手段に対して前記通常モード又は補正モードを設定するモード設定手段とを備え、
前記制御手段は、
前記モード設定手段により前記補正モードが設定された場合、前記入力変換部から入力される当該入力変換部の種類を示す識別情報に基づいて前記入力変換部の種類を判別し、前記入力変換部の種類が交流電圧・電流用であるとき、当該交流電圧・電流のゲインの補正値を算出し、算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込み、前記入力変換部の種類が直流電圧・電流であるとき、当該直流電圧・電流のゲイン及びオフセットの補正値を算出し、当該算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込む
ことを特徴とするマルチトランスデューサ。 A plurality of input terminals to which various electrical quantities are input from a predetermined facility or apparatus;
A plurality of types of input conversion units for converting the electrical quantities input from the plurality of input terminals into electrical signals, and having storage units provided corresponding to the respective units;
Control means for executing a normal mode for calculating a measurement value based on the electrical signal input from the input conversion unit or a correction mode for calculating a predetermined correction value of the input conversion unit;
Mode setting means for setting the normal mode or the correction mode for the control means,
The control means includes
When the correction mode is set by the mode setting means, the type of the input conversion unit is determined based on identification information indicating the type of the input conversion unit input from the input conversion unit, and the input conversion unit When the type is for AC voltage / current, a correction value for the gain of the AC voltage / current is calculated, and the calculated correction value is written in the corresponding storage unit of the input conversion unit, When the type is a DC voltage / current, a correction value of the gain and offset of the DC voltage / current is calculated, and the calculated correction value is written to the storage unit of the corresponding input conversion unit. Multi-transducer. 前記制御手段は、
前記入力変換部における位相差の補正値を算出する場合、位相の基準となる前記入力変換部および比較対象の前記入力変換部のそれぞれに基準信号を入力し、前記位相の基準となる入力変換部により変換された電圧信号の立ち上がり０クロス点と、前記比較対象の入力変換部により変換された電圧信号の立ち上がり０クロス点との時間差を算出し、当該時間差を位相差に変換して前記記憶部に書き込む
ことを特徴とする請求項１に記載のマルチトランスデューサ。 The control means includes
When calculating a phase difference correction value in the input conversion unit, a reference signal is input to each of the input conversion unit serving as a phase reference and the input conversion unit to be compared, and the input conversion unit serving as the phase reference The time difference between the rising zero cross point of the voltage signal converted by the above and the rising zero cross point of the voltage signal converted by the input conversion unit to be compared is calculated, the time difference is converted into a phase difference, and the storage unit The multi-transducer according to claim 1, wherein: 前記複数の入力変換部から入力される前記電気信号の中から所定の入力変換部に係る前記電気信号を選択して前記制御手段に出力する選択部をさらに備える
ことを特徴とする請求項１および請求項２に記載のマルチトランスデューサ。 The apparatus further comprises a selection unit that selects the electric signal related to a predetermined input conversion unit from the electric signals input from the plurality of input conversion units and outputs the electric signal to the control unit. The multi-transducer according to claim 2. 複数の入力端子と、前記入力端子の各々に接続され所定の設備又は装置から当該入力端子を介して入力される電気諸量を電気信号に変換する複数の入力変換部と、モード設定手段とを有し、かつ、各々の入力変換部に記憶部を有したマルチトランスデューサにおける制御方法であって、
前記電気諸量を電気信号に変換し計測値を算出する動作を通常モードとし、前記入力変換部の所定の補正値を算出する動作を補正モードとしたとき、
前記モード設定手段が、前記補正モードを制御系に設定するステップと、
前記複数の入力変換部が、前記制御系に設定された補正モードに基づいて、前記入力端子を介して補正用の前記電気諸量を入力するステップと、
前記制御手段が、前記補正モード時に、入力された前記補正用の電気諸量の前記入力変換部の種類を示す識別情報に基づいて前記入力変換部の種類を判別し、前記入力変換部の種類が交流電圧・電流用である場合、当該交流電圧・電流のゲインの補正値を算出し、算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込み、前記入力変換部の種類が直流電圧・電流である場合、当該直流電圧・電流のゲイン及びオフセットの補正値を算出し、算出後の前記補正値を対応する前記入力変換部の前記記憶部に書き込み、前記通常モード時に、対応する前記入力変換部の前記記憶部から前記補正値を読み出して、前記電気諸量から変換された電気信号を当該補正値に基づいて補正するステップと
を有することを特徴とするマルチトランスデューサの制御方法。 A plurality of input terminals, a plurality of input conversion units connected to each of the input terminals and converting various electrical quantities input from predetermined equipment or devices through the input terminals into electrical signals, and mode setting means And a control method in a multi-transducer having a storage unit in each input conversion unit,
When the operation for calculating the measurement value by converting the electrical quantities into an electrical signal is a normal mode, and the operation for calculating a predetermined correction value of the input conversion unit is a correction mode,
The mode setting means setting the correction mode in a control system;
The plurality of input conversion units, based on a correction mode set in the control system, input the electrical quantities for correction via the input terminal;
In the correction mode, the control means determines the type of the input conversion unit based on identification information indicating the type of the input conversion unit of the input electrical quantities for correction, and the type of the input conversion unit Is for AC voltage / current, calculates a correction value for the gain of the AC voltage / current, writes the calculated correction value to the corresponding storage unit of the input conversion unit, and the type of the input conversion unit Is a DC voltage / current, calculates a correction value for the gain and offset of the DC voltage / current, writes the calculated correction value to the storage unit of the corresponding input conversion unit, and in the normal mode, Reading the correction value from the storage unit of the corresponding input conversion unit, and correcting the electric signal converted from the various electrical quantities based on the correction value. How to control the inducer.
JP2007159158A 2007-06-15 2007-06-15 Multi-transducer and control method thereof Expired - Fee Related JP4897582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007159158A JP4897582B2 (en) 2007-06-15 2007-06-15 Multi-transducer and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007159158A JP4897582B2 (en) 2007-06-15 2007-06-15 Multi-transducer and control method thereof

Publications (2)

Publication Number Publication Date
JP2008309715A JP2008309715A (en) 2008-12-25
JP4897582B2 true JP4897582B2 (en) 2012-03-14

Family

ID=40237440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007159158A Expired - Fee Related JP4897582B2 (en) 2007-06-15 2007-06-15 Multi-transducer and control method thereof

Country Status (1)

Country Link
JP (1) JP4897582B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902532B2 (en) * 2009-01-16 2011-03-08 General Electric Company Systems and methods involving transducer signals
JP5662908B2 (en) * 2011-08-29 2015-02-04 株式会社日立製作所 Digital protection relay
US20180017656A1 (en) * 2015-02-06 2018-01-18 Hitachi Automotive Systems, Ltd. Electric current sensor
JP2018066661A (en) * 2016-10-20 2018-04-26 Ntn株式会社 Battery deterioration diagnosis device, charger, and battery deterioration diagnosis method
JP6840618B2 (en) * 2017-05-17 2021-03-10 日置電機株式会社 Transformer loss measuring device and transformer loss measuring method
JP2024030798A (en) * 2022-08-25 2024-03-07 株式会社Ｇｓユアサ Detection device, power storage device, and detection method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667428B2 (en) * 1990-05-21 1994-08-31 工業技術院長 Sewing equipment
JPH1164395A (en) * 1997-08-12 1999-03-05 Nissin Electric Co Ltd Signal processor
JP3955706B2 (en) * 2000-02-02 2007-08-08 三菱電機株式会社 Circuit breaker with energization information measuring device and correction method thereof
WO2004028003A2 (en) * 2002-09-23 2004-04-01 Turner Enterprises & Associates A system and method for monitoring harmonic content of an rf signal
JP4269228B2 (en) * 2004-01-27 2009-05-27 富士電機機器制御株式会社 Electric quantity measuring device

Also Published As

Publication number Publication date
JP2008309715A (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP4897582B2 (en) Multi-transducer and control method thereof
US9274201B2 (en) Automatic calibration method for active and reactive power measurement
KR101681288B1 (en) Method for error calibration of electric power device
JP6372623B2 (en) Switching power supply device and error correction method
JP2006230137A (en) Converter controller
JP2007116176A (en) Integrated circuit and method for automatically correcting process variation and temperature variation of circuit element
JP5201034B2 (en) Calibration system and power measuring device
JP5159951B2 (en) Analog unit
CN112154340B (en) Characteristic test system of protective relay device
JP3674156B2 (en) Analog monitoring and automatic adjustment of digital relay
JP2018042082A (en) Semiconductor device and AD conversion device
JP5739309B2 (en) Digital protection controller
JP5252930B2 (en) Digital protective relay device and test method thereof
JP2018132388A (en) Power measurement device, power measurement method, and power measurement program
WO2019188085A1 (en) Ad converter correction device and ad conversion apparatus
JP4331006B2 (en) GAIN ADJUSTMENT METHOD FOR BANDPASS FILTER AND SYNCHRONOUS RECTIFICATION CIRCUIT built in DC circuit ground fault detection device and DC circuit ground fault detection device
KR20000015383A (en) Error correction method of digital relay
JP4732292B2 (en) Input impedance measuring apparatus and method
JP2024002667A (en) Digital type measuring device and calibration system for the same
JP4158107B2 (en) Analog input data transmission device
JP2014003819A (en) Digital protection control device
KR101318984B1 (en) Uninterruptible power measurement apparatus to measure power for variable power lines
KR20230147468A (en) Calibration apparatus and method for analog digital converter
JP4799307B2 (en) Power measuring device
JP2005207928A (en) Earth detector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100407

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100818

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Ref document number: 4897582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees