JP4896609B2 - Feed forward amplifier - Google Patents

Feed forward amplifier Download PDF

Info

Publication number
JP4896609B2
JP4896609B2 JP2006190524A JP2006190524A JP4896609B2 JP 4896609 B2 JP4896609 B2 JP 4896609B2 JP 2006190524 A JP2006190524 A JP 2006190524A JP 2006190524 A JP2006190524 A JP 2006190524A JP 4896609 B2 JP4896609 B2 JP 4896609B2
Authority
JP
Japan
Prior art keywords
circuit
group delay
delay time
negative group
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006190524A
Other languages
Japanese (ja)
Other versions
JP2007049689A (en
Inventor
和久 山内
正敏 中山
一二三 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006190524A priority Critical patent/JP4896609B2/en
Publication of JP2007049689A publication Critical patent/JP2007049689A/en
Application granted granted Critical
Publication of JP4896609B2 publication Critical patent/JP4896609B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明はフィードフォワード増幅器に関し、より詳細には、主増幅器や誤差増幅器の群遅延時間の短縮に関する。   The present invention relates to a feedforward amplifier, and more particularly to shortening the group delay time of a main amplifier and an error amplifier.

近年の通信の急速な発達により周波数の有効利用が求められており、単位周波数あたりの情報伝送量を高めることが可能なOFDMやCDMA変調が盛んに用いられるようになってきた。これらの変調波では信号の平均電力に対する瞬時電力が非常に大きく、増幅器には広い電力範囲に渡って低歪み特性と高効率特性の両立が求められている。   With the rapid development of communication in recent years, the effective use of frequencies has been demanded, and OFDM and CDMA modulation capable of increasing the amount of information transmission per unit frequency have been actively used. In these modulated waves, the instantaneous power with respect to the average power of the signal is very large, and the amplifier is required to satisfy both low distortion characteristics and high efficiency characteristics over a wide power range.

高効率特性を満足した上で、低歪み特性を実現する方法として歪み補償技術がある。歪み補償技術とは、発生した歪みを外部回路によって低減する技術であり、その1つとしてフィードフォワード方式がある。   There is a distortion compensation technique as a method for realizing low distortion characteristics while satisfying high efficiency characteristics. The distortion compensation technique is a technique for reducing generated distortion by an external circuit, and one of them is a feedforward method.

フィードフォワード方式は、増幅器の歪み成分を抽出し、出力側に逆位相で合成することにより歪みを低減する方式である。大きな歪み補償量が得られるため、極低歪み特性が要求される基地局用増幅器などに適用されている。しかし、増幅器の出力側に大きな損失を有する遅延線路が必要であり、電力効率は高くない。そこで、以下に示す手法によりフィードフォワード増幅器の高効率化が行われてきた。   The feed-forward method is a method of reducing distortion by extracting distortion components of an amplifier and synthesizing them with an antiphase on the output side. Since a large distortion compensation amount can be obtained, it is applied to an amplifier for a base station that requires extremely low distortion characteristics. However, a delay line having a large loss is required on the output side of the amplifier, and the power efficiency is not high. Therefore, the efficiency of the feedforward amplifier has been improved by the following method.

従来例1として、歪み抽出ループの遅延線側に低歪み増幅器を入れることにより補助増幅器で必要となる利得を低下させ、補助増帽器、遅延線の群遅延量を小さくし、その結果、遅延線の通過損失を小さくすることができ、主増幅器の消費電力を低減できるものがある(例えば、特許文献1参照)。   As Conventional Example 1, a low distortion amplifier is placed on the delay line side of the distortion extraction loop to lower the gain required for the auxiliary amplifier, and the group delay amount of the auxiliary cap and the delay line is reduced. There is one that can reduce the passage loss of the line and reduce the power consumption of the main amplifier (see, for example, Patent Document 1).

また、従来例2として、主増幅器の動作安定化のためのアイソレータを方向性結合器より後に移すことで、遅延線における遅延を従来に比べ少なく設定でき、また、高調波除去等のための低域通過フィルタを方向性結合器より前に移すことで、一層の遅延の短縮を図り、その結果、遅延線の通過損失が減少し、主増幅器の消費電力を低減できるものがある(例えば、特許文献2参照)。   Further, as conventional example 2, by moving an isolator for stabilizing the operation of the main amplifier after the directional coupler, the delay in the delay line can be set to be smaller than that of the conventional one, and low for harmonic removal and the like. By moving the band-pass filter before the directional coupler, the delay can be further shortened, and as a result, the delay loss of the delay line can be reduced and the power consumption of the main amplifier can be reduced (for example, patents). Reference 2).

また、従来例3として、増幅器の出力側に直列共振回路や並列共振回路を接続することで増幅器を高効率動作させ、動作周波数の2、4、6倍で短絡、3、5倍で開放のインピーダンスになるようにし、フィードフォワード増幅器の主増幅器、誤差増幅器に適用することで、フィードフォワード増幅器の高効率化を図るものがある(例えば、非特許文献1参照)。   In addition, as a conventional example 3, the amplifier is operated with high efficiency by connecting a series resonant circuit or a parallel resonant circuit to the output side of the amplifier, and shorted at 2, 4, 6 times the operating frequency, and opened at 3, 5 times. There is one that improves the efficiency of the feedforward amplifier by applying impedance to the main amplifier and error amplifier of the feedforward amplifier (see, for example, Non-Patent Document 1).

また、従来例4として、信号線路に対し、インダクタとしての働きをする線路とコンデンサを縦続に接続し、インダクタが信号線路に対して並列接続した構造を有し、フィードフォワード増幅器の遅延線に適用することで大きな群遅延時間を発生させ、遅延線の損失を軽減して、フィードフォワード増幅器の高効率化を図るものがある(例えば、非特許文献2参照)。   In addition, as a conventional example 4, the signal line has a structure in which a line acting as an inductor and a capacitor are connected in cascade, and the inductor is connected in parallel to the signal line, and is applied to a delay line of a feedforward amplifier. In some cases, a large group delay time is generated and the loss of the delay line is reduced to improve the efficiency of the feedforward amplifier (see, for example, Non-Patent Document 2).

さらに、従来例5として、信号線路に対し、コンデンサおよびインダクタからなる並列共振回路を信号線路に対して2個縦続接続すると共に、所望の周波数近傍で共振させるようにして、フィードフォワード増幅器の主増幅器のバイアス回路等に適用することで、バイアス回路等への基本波の漏れ込みを抑圧し、主増幅器の高効率化を図り、これにより、フィードフォワード増幅器の高効率化を図るものがある(例えば、非特許文献3参照)。   Further, as a conventional example 5, two parallel resonant circuits composed of a capacitor and an inductor are connected to the signal line in cascade with respect to the signal line, and are made to resonate in the vicinity of a desired frequency, so that the main amplifier of the feedforward amplifier By applying this to a bias circuit or the like, the leakage of the fundamental wave to the bias circuit or the like is suppressed, and the efficiency of the main amplifier is increased, thereby improving the efficiency of the feedforward amplifier (for example, Non-Patent Document 3).

特開平11−112241号公報JP-A-11-112241 特開2000−252759号公報JP 2000-252759 A 相川、本城、“完全集中定数化F級増幅回路の提案”、2004年電子情報通信学会総合大会C−2−37Aikawa, Honjo, “Proposal of fully lumped constant class F amplifier circuit”, 2004 IEICE General Conference C-2-37 大久保、鷹井、山根、堤、“左手系伝送線路に関する一考察”、2004年電子情報通信学会総合大会C−2−97Okubo, Takai, Yamane, Tsutsumi, “A Study on Left-Handed Transmission Lines”, 2004 IEICE General Conference C-2-97 本城和彦、“超高周波エレクトロニクス入門”、日刊工業新聞社Kazuhiko Honjo, “Introduction to Ultra-High Frequency Electronics”, Nikkan Kogyo Shimbun

ところで、上述した従来例1では、歪み抽出ループの遅延線側に低歪み増幅器を設け、補助増幅器に要求される利得を低下させている。これにより、補助増幅器の群遅延時間の減少を図り、遅延線の群遅延量を減少させている。   By the way, in the above-described conventional example 1, a low distortion amplifier is provided on the delay line side of the distortion extraction loop to reduce the gain required for the auxiliary amplifier. Thereby, the group delay time of the auxiliary amplifier is reduced, and the group delay amount of the delay line is reduced.

しかしながら、補助増幅器の入力信号は歪み抽出ループによって抽出された主増幅器の歪み成分であるため、補助増幅器の入力電力を大きくするためには主増幅器から分配させる信号の電力も大きくしなければならない。分配電力の増加は主増幅器の出力側の損失を増加させることと等価となる。その結果、補助増幅器の利得と主増幅器からの分配量はトレードオフの関係となり、遅延線の群遅延量低減には制限が発生する。   However, since the input signal of the auxiliary amplifier is a distortion component of the main amplifier extracted by the distortion extraction loop, in order to increase the input power of the auxiliary amplifier, the power of the signal distributed from the main amplifier must also be increased. Increasing the distributed power is equivalent to increasing the loss on the output side of the main amplifier. As a result, there is a trade-off relationship between the gain of the auxiliary amplifier and the distribution amount from the main amplifier, and there is a limit in reducing the group delay amount of the delay line.

また、従来例2では、アイソレータを方向性結合器より後に移すことや、低域通過フィルタを方向性結合器より前に移すことで、遅延線における遅延を減少させている。しかしながら、低域通過フィルタやアイソレータを含めた遅延線トータルの群遅延量は変化せず、実質的な群遅延時間は短縮できていない問題がある。   Further, in Conventional Example 2, the delay in the delay line is reduced by moving the isolator after the directional coupler and moving the low-pass filter before the directional coupler. However, there is a problem that the total group delay amount including the low-pass filter and the isolator does not change, and the substantial group delay time cannot be shortened.

また、従来例3では、並列共振回路や直列共振回路を増幅器に後置することで、増幅器で発生した2倍波、3倍波等の高調波を反射し、基本波の波形を矩形波に近づけることで高効率動作を達成している。高調波を反射するため、これらの共振回路の共振周波数は基本波以外に設定されている。また、これらの回路は増幅器の出力側に接続され、損失が発生し、効率が低下することを防ぐため、回路はリアクタンス素子のみで構成される。   Further, in Conventional Example 3, a parallel resonant circuit or a series resonant circuit is placed after the amplifier to reflect harmonics such as the second harmonic and the third harmonic generated by the amplifier, and the fundamental waveform is changed to a rectangular wave. High efficiency operation is achieved by moving closer. In order to reflect harmonics, the resonance frequency of these resonance circuits is set to other than the fundamental wave. In addition, these circuits are connected to the output side of the amplifier, and in order to prevent loss and decrease in efficiency, the circuit is composed only of reactance elements.

また、従来例4では、信号線路に対し、インダクタの働きをする線路とコンデンサが縦続接続された構成になっており、直列共振回路を構成している。このため、発生する群遅延時間は正である。   Further, in the conventional example 4, a line that acts as an inductor and a capacitor are cascade-connected to the signal line, and a series resonance circuit is configured. For this reason, the generated group delay time is positive.

さらに、従来例5では、信号線路に対し、コンデンサおよびインダクタからなる並列共振回路を信号線路に対して縦続接続している。また、所望の周波数近傍で共振させることで、インピーダンスを高め、並列共振回路を通過する信号に対し、損失を与えている。   Furthermore, in Conventional Example 5, a parallel resonant circuit composed of a capacitor and an inductor is cascaded to the signal line. Further, by resonating in the vicinity of a desired frequency, the impedance is increased and a loss is given to the signal passing through the parallel resonance circuit.

この発明は上述した点に鑑みてなされたもので、主増幅器や誤差増幅器の群遅延時間の短縮を実現することができるフィードフォワード増幅器を得ることを目的とする。   The present invention has been made in view of the above-described points, and an object thereof is to obtain a feedforward amplifier capable of realizing a reduction in group delay time of a main amplifier and an error amplifier.

この発明に係るフィードフォワード増幅器は、歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、負の群遅延時間を有する回路として、コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、およびコンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、直列共振回路の1つと並列共振回路の2つをT字形に接続し、かつ、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、Rp×Rp+2×Rs×Rp=Zo×Zoの関係をおおむね満足し、負の群遅延時間を有する回路を複数個縦続接続し、負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけたことを特徴とする。
また、この発明に係るフィードフォワード増幅器は、歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、負の群遅延時間を有する回路として、コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、およびコンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、直列共振回路の2つと並列共振回路の1つをπ字形に接続し、かつ、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、2×Zo×Zo×Rs+Zo×Zo×Rp=Rp×Rs×Rsの関係をおおむね満足し、負の群遅延時間を有する回路を複数個縦続接続し、負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけたことを特徴とする。
In the feedforward amplifier according to the present invention, a circuit or an element having a negative group delay time is placed in front of or behind at least one of a main amplifier constituting a distortion extraction unit and an error amplifier constituting a distortion cancellation unit, As a circuit having a group delay time, a circuit having a negative group delay time in which a parallel resonant circuit using a capacitor, an inductor and a resistor is cascaded to a signal line and resonates in the vicinity of a desired frequency , and a capacitor A series resonant circuit using an inductor and a resistor is connected in parallel to the signal line, and a circuit having a negative group delay time that resonates in the vicinity of a desired frequency is used. Two are connected in a T shape, and the resistance Rs at the resonance frequency of the series resonance circuit and the resonance frequency of the parallel resonance circuit are When the resistance Rp is the characteristic impedance Zo, the relationship of Rp × Rp + 2 × Rs × Rp = Zo × Zo is generally satisfied, and a plurality of circuits having a negative group delay time are connected in cascade to reduce the negative group delay time. A negative group in which a plurality of circuits are connected in cascade, with amplifiers that compensate for the loss of the circuit set in the circuit having a negative group delay time, the resonance frequencies of the circuits having different frequency settings, respectively In a circuit having a delay time, the negative group delay time generated in circuits other than both ends of the frequency band is made closer to 0 nsec than the negative group delay time generated in circuits at both ends of the frequency band .
Also, the feedforward amplifier according to the present invention includes a circuit or element having a negative group delay time before or after at least one of the main amplifier constituting the distortion extraction unit and the error amplifier constituting the distortion cancellation unit. As a circuit having a negative group delay time, a circuit having a negative group delay time in which a parallel resonant circuit using a capacitor, an inductor and a resistor is connected in cascade to a signal line and resonates in the vicinity of a desired frequency, In addition, a series resonant circuit using a capacitor, an inductor, and a resistor is connected in parallel to the signal line, and a circuit having a negative group delay time that resonates near a desired frequency is used to resonate in parallel with two of the series resonant circuits. One of the circuits is connected in a π-shape, and the resistance Rs at the resonance frequency of the series resonance circuit and the resonance frequency of the parallel resonance circuit When the resistance component Rp is the characteristic impedance Zo, the relation of 2 × Zo × Zo × Rs + Zo × Zo × Rp = Rp × Rs × Rs is generally satisfied, and a plurality of circuits having negative group delay times are connected in cascade. The resonance frequency of the circuit having the negative group delay time is set to a different frequency, and in the circuit having the negative group delay time, an amplifier that compensates for the loss of the circuit is arranged before or after or between the stages. In a circuit having a negative group delay time in cascade connection, the negative group delay time generated in circuits other than both ends of the frequency band is closer to 0 nsec than the negative group delay time generated in the circuits at both ends of the frequency band. It is characterized by.

この発明によれば、歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置することで、主増幅器や誤差増幅器の群遅延時間の短縮を実現することができる。   According to the present invention, a circuit or an element having a negative group delay time is placed before or after at least one of the main amplifier constituting the distortion extracting unit or the error amplifier constituting the distortion canceling unit, thereby providing the main amplifier. In addition, the group delay time of the error amplifier can be shortened.

実施の形態1.
図1は、この発明の実施の形態1に係るフィードフォワード増幅器の構成図である。
図1に示すフィードフォワード増幅器は、主増幅器4で発生した歪み成分を抽出し、出力側に逆位相で合成することにより歪みを低減する歪み補償方式を適用した増幅器である。このフィードフォワード増幅器は、歪み抽出ループおよび歪み除去ループからなり、歪み抽出ループは、主増幅器4、第1の遅延線5で構成され、歪み除去ループは、第2の遅延線3、負の群遅延時間を有する回路1、誤差増幅器2で構成される。なお、6は入力端子、7は出力端子である。
Embodiment 1 FIG.
1 is a configuration diagram of a feedforward amplifier according to Embodiment 1 of the present invention.
The feedforward amplifier shown in FIG. 1 is an amplifier to which a distortion compensation method for reducing distortion by extracting distortion components generated in the main amplifier 4 and synthesizing them in the opposite phase on the output side. This feed-forward amplifier is composed of a distortion extraction loop and a distortion elimination loop. The distortion extraction loop is composed of a main amplifier 4 and a first delay line 5, and the distortion elimination loop is a second delay line 3 and a negative group. A circuit 1 having a delay time and an error amplifier 2 are included. In addition, 6 is an input terminal and 7 is an output terminal.

次に、実施の形態1における動作について説明する。
入力端子6から入力された信号は、主線路と副線路に分配される。主線路の信号は、主増幅器4によって増幅され、再び主線路と副線路に2分配される。一方、入力端子6から入力され分配された副線路の信号は、第1の遅延線5によって群遅延特性が与えられた後、主増幅器4の出力側で分配された副線路の信号に逆位相で合成され、主増幅器4の歪み成分が抽出される。抽出された歪み成分は、負の群遅延特性を有する回路1によって負の群遅延時間が与えられた後、主線路の歪み成分と同じ振幅になるように誤差増幅器2で増幅される。歪み除去ループにおいて、この信号は、主増幅器4の出力側に逆位相で合成され、出力端子7へ導かれる。
Next, the operation in the first embodiment will be described.
A signal input from the input terminal 6 is distributed to the main line and the sub line. The signal on the main line is amplified by the main amplifier 4 and divided again into the main line and the sub line. On the other hand, the sub-line signal input from the input terminal 6 and distributed is given a group delay characteristic by the first delay line 5, and then has an opposite phase to the sub-line signal distributed on the output side of the main amplifier 4. And the distortion component of the main amplifier 4 is extracted. The extracted distortion component is given a negative group delay time by the circuit 1 having negative group delay characteristics, and then amplified by the error amplifier 2 so as to have the same amplitude as the distortion component of the main line. In the distortion elimination loop, this signal is synthesized with an antiphase on the output side of the main amplifier 4 and guided to the output terminal 7.

フィードフォワード増幅器では、必要な帯域を確保するために、主増幅器4と第1の遅延線5の群遅延時間を一致させるとともに、誤差増幅器2と第2の遅延線3の群遅延時間を一致させる必要がある。つまり、主増幅器4や誤差増幅器2の群遅延時間が大きいほど、大きな群遅延時間を有する遅延線を用いる必要がある。大きな群遅延時間を得るためには、遅延線の線路長を長くしなければならず、損失が増加する問題がある。特に、第2の遅延線3は、主増幅器4の出力側に接続されため、損失の低減は、フィードフォワード増幅器の高効率化を行う上で非常に重要な課題である。そこで、誤差増幅器2および主増幅器4の群遅延時間低減を図る必要がある。   In the feedforward amplifier, in order to secure a necessary band, the group delay times of the main amplifier 4 and the first delay line 5 are matched, and the group delay times of the error amplifier 2 and the second delay line 3 are matched. There is a need. That is, it is necessary to use a delay line having a larger group delay time as the group delay time of the main amplifier 4 and the error amplifier 2 is larger. In order to obtain a large group delay time, the line length of the delay line must be increased, and there is a problem that the loss increases. In particular, since the second delay line 3 is connected to the output side of the main amplifier 4, the reduction of the loss is a very important issue for improving the efficiency of the feedforward amplifier. Therefore, it is necessary to reduce the group delay time of the error amplifier 2 and the main amplifier 4.

そこで、実施の形態1では、主増幅器4または誤差増幅器2の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置することで、等価的に主増幅器4や誤差増幅器2の群遅延時間の短縮を実現する。   Therefore, in the first embodiment, a circuit or an element having a negative group delay time is placed before or after at least one of the main amplifier 4 or the error amplifier 2 so that the main amplifier 4 and the error amplifier 2 are equivalently provided. The group delay time is reduced.

ここで、負の群遅延時間を発生させるためには、周波数の増加に対して通過位相が進む特性を発生させる必要があるが、線路やフィルタ、増幅器などの従来のコンポーネントでは、一般に周波数の増加に対して通過位相は遅れる特性を有し、群遅延時間は正の値となる。この発明では、実施の形態2に示す回路を用いることで、位相が進む特性を実現し、負の群遅延時間を発生させる。これにより、遅延線の群遅延時間を短縮することができ、フィードフォワード増幅器の高効率化が可能となる。   Here, in order to generate a negative group delay time, it is necessary to generate a characteristic that the passing phase advances with an increase in frequency. However, in conventional components such as lines, filters, and amplifiers, the frequency generally increases. On the other hand, the passing phase has a characteristic of being delayed, and the group delay time is a positive value. In the present invention, by using the circuit shown in the second embodiment, the phase advance characteristic is realized, and a negative group delay time is generated. Thereby, the group delay time of the delay line can be shortened, and the efficiency of the feedforward amplifier can be increased.

実施の形態2.
図2は、この発明の実施の形態2における負の群遅延時間を有する回路の構成を示す図である。
負の群遅延時間を有する回路としては、図2(A)に示す直列共振回路8または図2(B)に示す並列共振回路9を少なくとも1つ用いる。
すなわち、図2(A)に示す直列共振回路は、コンデンサCs、インダクタLsおよび抵抗Rsからなるもので、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させた回路である。また、図2(B)に示す並列共振回路は、コンデンサCpおよびインダクタLpおよび抵抗Rpからなるもので、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させた回路である。
Embodiment 2. FIG.
FIG. 2 is a diagram showing a configuration of a circuit having a negative group delay time in the second embodiment of the present invention.
As a circuit having a negative group delay time, at least one series resonant circuit 8 shown in FIG. 2A or parallel resonant circuit 9 shown in FIG. 2B is used.
That is, the series resonance circuit shown in FIG. 2A is composed of a capacitor Cs, an inductor Ls, and a resistor Rs, and is a circuit that is connected in parallel to the signal line and resonates in the vicinity of a desired frequency. The parallel resonant circuit shown in FIG. 2B is composed of a capacitor Cp, an inductor Lp, and a resistor Rp, and is a circuit that is cascade-connected to a signal line and resonates in the vicinity of a desired frequency.

実施の形態2における動作について説明する。
実施の形態2の動作を示すため、図2(A)、図2(B)の回路の群遅延特性(GD:Group Delay)、反射特性(S11、S22)を計算した計算結果を、図3(A)、(B)にそれぞれ示す。なお、図3(A)は、Cs=1pF、Ls=101.3nH、Rs=37.5Ωとした結果であり、図3(B)は、Cp=100pF、Lp=1.01nH、Rp=25Ωとした結果である。図3(A)、(B)に示すように、共振周波数の500MHz近傍で負の群遅延時間が得られていることがわかる。
The operation in the second embodiment will be described.
In order to show the operation of the second embodiment, the calculation results obtained by calculating the group delay characteristics (GD: Group Delay) and the reflection characteristics (S11, S22) of the circuits of FIGS. 2A and 2B are shown in FIG. Shown in (A) and (B), respectively. 3A shows the results of Cs = 1 pF, Ls = 101.3 nH, Rs = 37.5Ω, and FIG. 3B shows Cp = 100 pF, Lp = 1.01 nH, Rp = 25Ω. This is the result. As shown in FIGS. 3A and 3B, it can be seen that a negative group delay time is obtained in the vicinity of the resonance frequency of 500 MHz.

実際に負の群遅延時間が発生することを確認するために、実施の形態2で示した図2(A)および(B)の回路を組み合わせた回路を試作した。試作した回路を図4に示す。図4において、インダクタとしてLs=Lp=8.9nH、コンデンサとしてCp=Cs=10pFを用い、抵抗にはインダクタおよびコンデンサの寄生抵抗分を活用している。また、図5に測定した群遅延時間を示す。図5に示すように、周波数が550MHzで、負の群遅延時間−2.2nsecが発生していることが確認できる。   In order to confirm that a negative group delay time actually occurs, a circuit in which the circuits of FIGS. 2A and 2B described in Embodiment 2 are combined was prototyped. A prototype circuit is shown in FIG. In FIG. 4, Ls = Lp = 8.9 nH is used as the inductor, Cp = Cs = 10 pF is used as the capacitor, and the parasitic resistance of the inductor and the capacitor is used as the resistor. FIG. 5 shows the measured group delay time. As shown in FIG. 5, it can be confirmed that a negative group delay time of −2.2 nsec occurs at a frequency of 550 MHz.

これにより、遅延線を短縮することができ、フィードフォワード増幅器の高効率化を図ることができる。なお、図2(A)、(B)では抵抗が用いられているが、コンデンサおよびインダクタの損失分を抵抗として代用しても良い。   Thereby, the delay line can be shortened and the efficiency of the feedforward amplifier can be increased. In FIGS. 2A and 2B, a resistor is used, but the loss of the capacitor and the inductor may be substituted for the resistor.

なお、図2(A)、(B)に示す負の群遅延時間を有する回路の他に、これら回路と同等な特性を有する素子として、フェライト等の素子を用いることもできる。   In addition to the circuit having the negative group delay time shown in FIGS. 2A and 2B, an element such as ferrite can be used as an element having characteristics equivalent to those of these circuits.

実施の形態3.
図6は、この発明の実施の形態3における負の群遅延時間を有する回路の構成を示す図である。
図6に示す負の群遅延時間を有する回路は、図2(A)に示す直列共振回路1つと図2(B)に示す並列共振回路2つをT字形に接続して構成している。このとき、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpは、Rp×Rp+2×Rs×Rp=Zo×Zoの関係をおおむね満足している。ここで、Zoは特性インピーダンスである。
Embodiment 3 FIG.
FIG. 6 is a diagram showing a configuration of a circuit having a negative group delay time according to the third embodiment of the present invention.
The circuit having the negative group delay time shown in FIG. 6 is configured by connecting one series resonance circuit shown in FIG. 2A and two parallel resonance circuits shown in FIG. 2B in a T shape. At this time, the resistance component Rs at the resonance frequency of the series resonance circuit and the resistance component Rp at the resonance frequency of the parallel resonance circuit generally satisfy the relationship of Rp × Rp + 2 × Rs × Rp = Zo × Zo. Here, Zo is a characteristic impedance.

実施の形態3における動作について説明する。
実施の形態3における動作を示すため、図6の回路の群遅延特性、反射特性を計算した計算結果を図7に示す。なお、図7は、Cp=100pF、Lp=1.01nH、Rp=25Ω、Cs=1pF、Ls=101.3nH、Rs=37.5Ωとした結果である。図7に示すように、共振周波数の500MHz近傍で負の群遅延時間が得られているとともに、実施の形態2の場合より反射特性が改善されていることがわかる。
The operation in the third embodiment will be described.
In order to show the operation in the third embodiment, FIG. 7 shows calculation results obtained by calculating the group delay characteristic and the reflection characteristic of the circuit of FIG. FIG. 7 shows the results when Cp = 100 pF, Lp = 1.01 nH, Rp = 25Ω, Cs = 1 pF, Ls = 101.3 nH, and Rs = 37.5Ω. As shown in FIG. 7, it can be seen that a negative group delay time is obtained in the vicinity of the resonance frequency of 500 MHz, and that the reflection characteristics are improved as compared with the case of the second embodiment.

これにより、多重反射によるフィードフォワード増幅器を構成する他のコンポーネントへの影響を抑圧しつつ、フィードフォワード増幅器の高効率化を図ることができる。   As a result, it is possible to improve the efficiency of the feedforward amplifier while suppressing the influence on other components constituting the feedforward amplifier due to multiple reflection.

実施の形態3で示した図6の回路により、実際に負の群遅延時間が発生することを確認するために回路を試作した。試作した回路を図8に示す。試作した図8に示す回路では、負の群遅延時間を有する回路を縦続接続すると共に、回路の共振周波数をそれぞれ異なる値に設定し、負の群遅延時間が得られる周波数を広帯域化した。また、回路損失を補う増幅器11を段間に配置した。   A circuit was prototyped to confirm that a negative group delay time actually occurred by the circuit of FIG. 6 shown in the third embodiment. A prototype circuit is shown in FIG. In the prototyped circuit shown in FIG. 8, circuits having a negative group delay time are connected in cascade, and the resonance frequencies of the circuits are set to different values to broaden the frequency at which the negative group delay time can be obtained. An amplifier 11 that compensates for the circuit loss is arranged between the stages.

図8に示す回路の群遅延特性、反射特性を計算した計算結果を図9及び図10に示す。図9に示す群遅延特性では、周波数が495MHzで、負の群遅延時間−7.4nsecが発生していることが確認できる。また、図10に示す反射特性では、周波数が495MHz近傍で、反射−15dB以下の良好な反射特性が得られていることが確認できる。   The calculation results obtained by calculating the group delay characteristics and reflection characteristics of the circuit shown in FIG. 8 are shown in FIGS. In the group delay characteristic shown in FIG. 9, it can be confirmed that a negative group delay time of −7.4 nsec occurs at a frequency of 495 MHz. Moreover, in the reflection characteristic shown in FIG. 10, it can confirm that the favorable reflection characteristic below reflection-15 dB is obtained in the frequency vicinity of 495 MHz.

本回路を用いることで、フィードフォワード増幅器の遅延線路が短縮されることを確認するために、試作した回路をフィードフォワード増幅器の誤差増幅器に前置した。図11にOFDM変調波を入力したフィードフォワード増幅器の歪特性の測定結果を示す。負の群遅延時間を有する回路の有無にかかわらず、ほぼ同等の歪特性が得られており、フィードフォワード増幅器がいずれの状態でも正常に動作していることが確認できる。   In order to confirm that the delay line of the feedforward amplifier is shortened by using this circuit, the prototype circuit was placed in front of the error amplifier of the feedforward amplifier. FIG. 11 shows a measurement result of distortion characteristics of a feedforward amplifier to which an OFDM modulated wave is input. Regardless of the presence or absence of a circuit having a negative group delay time, almost the same distortion characteristics are obtained, and it can be confirmed that the feedforward amplifier operates normally in any state.

このとき、フィードフォワード増幅器の遅延線路の群遅延時間は、負の群遅延時間を有する回路がない場合は22nsecであるのに対し、本回路を用いることで群遅延時間を17.5nsecに短縮することができ、遅延線路の線路長を1.4m短縮することができた。遅延線路の短縮により、遅延線路の損失は1.7dBから1.3dBに短縮することができ、フィードフォワード増幅器の効率を5%から5.5%に向上することができた。また、遅延線路を短縮することで、装備性(線路引き回し)の向上や装置の小型化が図れた。   At this time, the group delay time of the delay line of the feedforward amplifier is 22 nsec when there is no circuit having a negative group delay time, but the group delay time is shortened to 17.5 nsec by using this circuit. It was possible to reduce the length of the delay line by 1.4 m. By shortening the delay line, the delay line loss can be reduced from 1.7 dB to 1.3 dB, and the efficiency of the feedforward amplifier can be improved from 5% to 5.5%. In addition, by shortening the delay line, it was possible to improve equipment (line routing) and downsize the device.

実施の形態4.
図12は、この発明の実施の形態4における負の群遅延時間を有する回路の構成を示す図である。
図12に示す負の群遅延時間を有する回路は、図2(A)に示す直列共振回路2つと図2(B)に示す並列共振回路1つをπ字形に接続して構成している。このとき、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpは、2×Zo×Zo×Rs+Zo×Zo×Rp=Rp×Rs×Rsの関係をおおむね満足している。ここで、Zoは特性インピーダンスである。
Embodiment 4 FIG.
FIG. 12 is a diagram showing a configuration of a circuit having a negative group delay time in the fourth embodiment of the present invention.
The circuit having a negative group delay time shown in FIG. 12 is configured by connecting two series resonant circuits shown in FIG. 2A and one parallel resonant circuit shown in FIG. 2B in a π-shape. At this time, the resistance component Rs at the resonance frequency of the series resonance circuit and the resistance component Rp at the resonance frequency of the parallel resonance circuit generally satisfy the relationship of 2 × Zo × Zo × Rs + Zo × Zo × Rp = Rp × Rs × Rs. Yes. Here, Zo is a characteristic impedance.

実施の形態4における動作について説明する。
実施の形態4の動作を示すため、図12に示す回路の群遅延特性、反射特性を計算した計算結果を図13に示す。なお、図13は、Cp=100pF、Lp=1.0nH、Rp=37.5Ω、Cs=1pF、Ls=101.3nH、Rs=150Ωとした結果である。図13に示すように、共振周波数の500MHz近傍で負の群遅延時間が得られているとともに、実施の形態2の場合より反射特性が改善されていることがわかる。
The operation in the fourth embodiment will be described.
FIG. 13 shows the calculation results of calculating the group delay characteristics and reflection characteristics of the circuit shown in FIG. 12 in order to show the operation of the fourth embodiment. FIG. 13 shows the results when Cp = 100 pF, Lp = 1.0 nH, Rp = 37.5Ω, Cs = 1 pF, Ls = 101.3 nH, and Rs = 150Ω. As shown in FIG. 13, it can be seen that a negative group delay time is obtained in the vicinity of the resonance frequency of 500 MHz, and that the reflection characteristics are improved as compared with the case of the second embodiment.

これにより、多重反射によるフィードフォワード増幅器を構成する他のコンポーネントへの影響を抑圧しつつ、フィードフォワード増幅器の高効率化を図ることができる。   As a result, it is possible to improve the efficiency of the feedforward amplifier while suppressing the influence on other components constituting the feedforward amplifier due to multiple reflection.

実施の形態5.
図14は、この発明の実施の形態5における負の群遅延時間を有する回路の構成を示す図である。
図14に示す実施の形態5における負の群遅延時間を有する回路の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、並列共振回路を構成するインダクタLpにコンデンサCspを直列接続した回路を用いている点が異なる。コンデンサCspをインダクタLpに直列接続することで、より大きな負の群遅延時間を得ることができる。
Embodiment 5 FIG.
FIG. 14 shows a configuration of a circuit having a negative group delay time according to the fifth embodiment of the present invention.
The basic configuration and operation of the circuit having the negative group delay time in the fifth embodiment shown in FIG. 14 are the same as those in the third embodiment shown in FIG. The difference is that a circuit in which a capacitor Csp is connected in series is used. A larger negative group delay time can be obtained by connecting the capacitor Csp in series with the inductor Lp.

このことを確認するため、コンデンサCspの有無に対する群遅延特性を計算した計算結果を図15に示す。なお、図15は、コンデンサがある場合、Cp=100pF、Lp=2.02nH、Rp=25Ω、Csp=100pF、Cs=1pF、Ls=101.3nH、Rs=37.5Ωとした結果であり、コンデンサがない場合、Cp=100pF、Lp=1.01nH、Rp=25Ω、Cs=1pF、Ls=101.3nH、Rs=37.5Ωとした結果である。図15に示すように、コンデンサCspをインダクタLpに直列接続することで(図では、ありの場合)、より大きな負の群遅延時間を得られていることがわかる。これにより、遅延線を一層短縮することができ、フィードフォワード増幅器の高効率化を図ることができる。   In order to confirm this, FIG. 15 shows the calculation result of calculating the group delay characteristic with respect to the presence or absence of the capacitor Csp. FIG. 15 shows the results when Cp = 100 pF, Lp = 2.02 nH, Rp = 25Ω, Csp = 100 pF, Cs = 1 pF, Ls = 101.3 nH, Rs = 37.5Ω when there is a capacitor. When there is no capacitor, the result is Cp = 100 pF, Lp = 1.01 nH, Rp = 25Ω, Cs = 1 pF, Ls = 101.3 nH, Rs = 37.5Ω. As shown in FIG. 15, it can be seen that a larger negative group delay time can be obtained by connecting the capacitor Csp in series with the inductor Lp (in the figure, if present). Thereby, the delay line can be further shortened, and the efficiency of the feedforward amplifier can be improved.

なお、実施の形態2や4の場合でも、実施の形態5に示した場合と同様に、インダクタにコンデンサを直列接続しても良い。また、図14では、並列共振回路のインダクタにのみコンデンサを直列接続しているが、直列共振回路のインダクタに対してもコンデンサを接続しても良い。   In the second and fourth embodiments, a capacitor may be connected in series to the inductor, as in the case of the fifth embodiment. In FIG. 14, the capacitor is connected in series only to the inductor of the parallel resonance circuit, but the capacitor may be connected to the inductor of the series resonance circuit.

実施の形態6.
図16は、この発明の実施の形態6における負の群遅延時間を有する回路の構成を示す図である。
図16に示す実施の形態6における負の群遅延時間を有する回路の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、直列共振回路および並列共振回路を構成するインダクタにマイクロストリップ線路や同軸線路等の線路を用いている点が異なる。線路を用いることでインダクタの微調整が行うことができ、共振周波数の設定精度を高めることができる。これにより、帯域内での負の群遅延時間を有する回路の損失平坦性や群遅延時間偏差を抑圧でき、フィードフォワード増幅器の歪み補償量の増加を図ることができる。
Embodiment 6 FIG.
FIG. 16 is a diagram showing a configuration of a circuit having a negative group delay time according to the sixth embodiment of the present invention.
The basic configuration and operation of the circuit having the negative group delay time in the sixth embodiment shown in FIG. 16 are the same as those in the third embodiment shown in FIG. 6, but the series resonant circuit and the parallel resonant circuit are configured. The difference is that a line such as a microstrip line or a coaxial line is used for the inductor. By using the line, the inductor can be finely adjusted, and the setting accuracy of the resonance frequency can be increased. Thereby, loss flatness and group delay time deviation of a circuit having a negative group delay time in the band can be suppressed, and the distortion compensation amount of the feedforward amplifier can be increased.

なお、実施の形態2や4の場合でも、実施の形態6に示した場合と同様にマイクロストリップ線路や同軸線路等の線路を用いても良い。   Even in the case of the second and fourth embodiments, a line such as a microstrip line or a coaxial line may be used as in the case of the sixth embodiment.

実施の形態7.
図17は、この発明の実施の形態7における負の群遅延時間を有する回路の構成を示す図である。図17ではRF等価回路を示した。
図17に示す実施の形態7の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、直列共振回路および並列共振回路を構成するコンデンサとして、逆バイアスされた可変容量ダイオードを用いた点が異なる。可変容量ダイオードを用いることで共振周波数の微調整が行うことができ、負の群遅延時間を有する回路の帯域内での損失平坦性や群遅延時間偏差を抑圧できる。これにより、フィードフォワード増幅器の歪み補償量の増加を図ることができる。
Embodiment 7 FIG.
FIG. 17 is a diagram showing a configuration of a circuit having a negative group delay time according to the seventh embodiment of the present invention. FIG. 17 shows an RF equivalent circuit.
The basic configuration and operation of the seventh embodiment shown in FIG. 17 are the same as those of the third embodiment shown in FIG. 6, but a reverse-biased variable as a capacitor constituting the series resonant circuit and the parallel resonant circuit. The difference is that a capacitive diode is used. By using the variable capacitance diode, the resonance frequency can be finely adjusted, and loss flatness and group delay time deviation within a band of a circuit having a negative group delay time can be suppressed. Thereby, the amount of distortion compensation of the feedforward amplifier can be increased.

なお、実施の形態2や4の場合でも、実施の形態7に示した場合と同様に可変容量ダイオードを用いても良い。   In the second and fourth embodiments, a variable capacitance diode may be used as in the case of the seventh embodiment.

実施の形態8.
図18は、この発明の実施の形態8における負の群遅延時間を有する回路の構成を示す図である。図中、10は実施の形態3の負の群遅延時間を有する回路である。
Embodiment 8 FIG.
FIG. 18 shows a structure of a circuit having a negative group delay time according to the eighth embodiment of the present invention. In the figure, reference numeral 10 denotes a circuit having a negative group delay time according to the third embodiment.

図18に示す実施の形態8の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、実施の形態3の回路を複数個縦続接続して多段化した点が異なる。多段化することで、大きな負の群遅延時間を得ることができる。   The basic configuration and operation of the eighth embodiment shown in FIG. 18 are the same as those of the third embodiment shown in FIG. 6, except that a plurality of stages of the circuits of the third embodiment are connected in cascade. Different. By using multiple stages, a large negative group delay time can be obtained.

このことを確認するため、2段化した回路の群遅延特性を計算した計算結果を、図19に示す。図19に示すように、多段化する(2段にする)ことで、1段の場合よりも大きな負の群遅延時間を得られていることがわかる。これにより、遅延線を一層短縮することができ、フィードフォワード増幅器の高効率化を図ることができる。   In order to confirm this, FIG. 19 shows the calculation result obtained by calculating the group delay characteristics of the two-stage circuit. As shown in FIG. 19, it can be seen that a larger group delay time than in the case of one stage can be obtained by making the number of stages (two stages). Thereby, the delay line can be further shortened, and the efficiency of the feedforward amplifier can be improved.

なお、図18の隣り合う直列共振回路や並列共振回路を一体化し、図20や図21に示すように1つの共振回路で構成しても良い。これにより、回路の小型化を図ることができる。   In addition, the adjacent series resonance circuit and parallel resonance circuit of FIG. 18 may be integrated, and may be comprised by one resonance circuit as shown in FIG.20 and FIG.21. Thereby, the circuit can be miniaturized.

なお、実施の形態2や4の場合でも、実施の形態7に示した場合と同様に多段化しても良い。   Even in the second and fourth embodiments, the number of stages may be increased as in the case of the seventh embodiment.

実施の形態9.
実施の形態9の基本的な構成、動作に関しては、図18に示す実施の形態8と同じであるが、縦続接続する負の群遅延時間を有する回路の共振周波数を、それぞれ異なる周波数に設定した点が異なる。共振周波数をそれぞれ異なる周波数に設定することで、負の群遅延時間を有する回路の帯域内での損失平坦性や群遅延時間偏差を抑圧できる。
Embodiment 9 FIG.
The basic configuration and operation of the ninth embodiment are the same as those of the eighth embodiment shown in FIG. 18, but the resonance frequencies of the circuits having negative group delay times connected in cascade are set to different frequencies. The point is different. By setting the resonance frequencies to different frequencies, it is possible to suppress loss flatness and group delay time deviation within a band of a circuit having a negative group delay time.

このことを確認するため、共振周波数が13%異なる回路(共振周波数は500MHzおよび470MHz)を縦続接続した回路の群遅延特性を計算した計算結果を、図22に示す。図22に示すように、縦続接続する負の群遅延時間を有する回路の共振周波数を、それぞれ異なる周波数に設定することで、広い周波数範囲に渡って負の群遅延時間が得られていることがわかる。これより、フィードフォワード増幅器の広帯域化が可能となる。   In order to confirm this, FIG. 22 shows a calculation result of calculating the group delay characteristics of a circuit in which circuits having different resonance frequencies of 13% (resonance frequencies are 500 MHz and 470 MHz) are connected in cascade. As shown in FIG. 22, the negative group delay time is obtained over a wide frequency range by setting the resonance frequencies of the cascade-connected circuits having the negative group delay time to different frequencies. Recognize. As a result, the bandwidth of the feedforward amplifier can be increased.

なお、実施の形態2や4の回路を多段化した場合でも、実施の形態9に示した場合と同様に回路の共振周波数をそれぞれ異なる周波数に設定しても良い。   Even when the circuits of the second and fourth embodiments are multistaged, the resonance frequencies of the circuits may be set to different frequencies as in the case of the ninth embodiment.

実施の形態10.
図23は、この発明の実施の形態10における負の群遅延時間を有する回路の構成を示す図である。図中、11は増幅器である。
Embodiment 10 FIG.
FIG. 23 shows a structure of a circuit having a negative group delay time in the tenth embodiment of the invention. In the figure, 11 is an amplifier.

図23に示す実施の形態10の基本的な構成、動作に関しては、図18に示す実施の形態8と同じであるが、回路の損失を補う増幅器11を、前置または後置した点が異なる。増幅器11を用いることで負の群遅延回路で発生する損失を補償することができる。これにより、負の群遅延回路の有無に対するフィードフォワード増幅器のレベル変化を防止できる。   The basic configuration and operation of the tenth embodiment shown in FIG. 23 are the same as those of the eighth embodiment shown in FIG. 18, except that an amplifier 11 that compensates for the circuit loss is provided in front or behind. . By using the amplifier 11, the loss generated in the negative group delay circuit can be compensated. Thereby, the level change of the feedforward amplifier with respect to the presence or absence of the negative group delay circuit can be prevented.

なお、実施の形態2や4の場合でも、実施の形態10に示した場合と同様に回路の損失を補う増幅器11を前置または後置しても良い。   Even in the case of the second and fourth embodiments, the amplifier 11 that compensates for the circuit loss may be provided before or after, as in the case of the tenth embodiment.

実施の形態11.
実施の形態11の基本的な構成、動作に関しては、実施の形態9と同じであるが、周波数帯域の両端以外の回路で発生させる負の群遅延時間を周波数帯域両端の回路で発生させる負の群遅延時間より0nsecに近づけた点が異なる。帯域内で発生させる負の群遅延時間を変えることで、負の群遅延時間を有する回路の帯域内での群遅延時間偏差を抑圧できる。
Embodiment 11 FIG.
The basic configuration and operation of the eleventh embodiment are the same as those of the ninth embodiment, but the negative group delay time generated in circuits other than both ends of the frequency band is generated in the circuits at both ends of the frequency band. The difference is that it is closer to 0 nsec than the group delay time. By changing the negative group delay time generated in the band, the group delay time deviation in the band of the circuit having the negative group delay time can be suppressed.

このことを確認するため、帯域の両端以外の回路で発生させる負の群遅延時間を帯域両端の回路で発生させる負の群遅延時間より0nsecに近づけた回路の群遅延特性を図24に示す。図24では、縦続接続した負の群遅延時間を有する回路として、例えば3つの回路を備え、それら回路の各群遅延特性P1〜P3とそれら回路の総合群遅延特性Pmを示している。図24に示すように、周波数帯域両端の回路(群遅延特性P2,P3を有する回路)で発生させる負の群遅延時間より、周波数帯域の両端以外の回路(群遅延特性P1を有する回路)で発生させる負の群遅延時間を0nsecに近づけることにより、総合群遅延特性Pmは平坦化し、負の群遅延時間を有する回路の帯域内での群遅延時間偏差を抑圧できることが分かる。これより、フィードフォワード増幅器の広帯域化が可能となる。   In order to confirm this, FIG. 24 shows the group delay characteristics of a circuit in which the negative group delay time generated in the circuits other than both ends of the band is closer to 0 nsec than the negative group delay time generated in the circuits at both ends of the band. In FIG. 24, for example, three circuits are provided as negatively connected circuit groups having negative group delay times, and the group delay characteristics P1 to P3 of these circuits and the total group delay characteristics Pm of these circuits are shown. As shown in FIG. 24, in a circuit other than both ends of the frequency band (a circuit having the group delay characteristic P1) from the negative group delay time generated by the circuits at both ends of the frequency band (the circuits having the group delay characteristics P2 and P3). It can be seen that by bringing the negative group delay time to be generated closer to 0 nsec, the total group delay characteristic Pm is flattened, and the group delay time deviation within the band of the circuit having the negative group delay time can be suppressed. As a result, the bandwidth of the feedforward amplifier can be increased.

なお、実施の形態2や4の回路を多段化した場合でも、実施の形態11に示した場合と同様に回路の負の群遅延時間をそれぞれ異なる値に設定しても良い。   Even when the circuits of the second and fourth embodiments are multistaged, the negative group delay time of the circuit may be set to a different value as in the case of the eleventh embodiment.

実施の形態12.
図25は、この発明の実施の形態12における負の群遅延時間を有する回路の構成を示す図である。図25ではRF等価回路を示した。
図25に示す実施の形態12の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、直列共振回路を構成するコンデンサとして、マイクロストリップ線路で構成されたオープンスタブを用いる点が異なる。
Embodiment 12 FIG.
FIG. 25 shows a structure of a circuit having a negative group delay time according to the twelfth embodiment of the present invention. FIG. 25 shows an RF equivalent circuit.
The basic configuration and operation of the twelfth embodiment shown in FIG. 25 are the same as those of the third embodiment shown in FIG. 6, but an open stub formed of a microstrip line as a capacitor constituting the series resonant circuit. Is different.

直列共振回路を構成するコンデンサとして、マイクロストリップ線路で構成されたオープンスタブを用いることで、接地するためのグランドを形成する必要がなくなり、回路の製作を容易にすることが出来る。特に、基板厚が厚い場合やかたい場合、基板の低価格化を図りたい場合に有効である。また、オープンスタブの長さを調整することで共振周波数の微調整が可能になり、負の群遅延時間を有する回路の帯域内での損失平坦性や群遅延時間偏差を抑圧できる。これらにより、フィードフォワード増幅器の製作を容易にすると共に、歪み補償量の増加を図ることができる。   By using an open stub composed of a microstrip line as a capacitor constituting the series resonant circuit, it is not necessary to form a ground for grounding, and the circuit can be easily manufactured. This is particularly effective when the substrate thickness is thick or difficult, or when it is desired to reduce the cost of the substrate. Further, the resonant frequency can be finely adjusted by adjusting the length of the open stub, and loss flatness and group delay time deviation within the band of a circuit having a negative group delay time can be suppressed. As a result, the feedforward amplifier can be easily manufactured and the amount of distortion compensation can be increased.

この発明の実施の形態1に係るフィードフォワード増幅器の構成を示す図である。It is a figure which shows the structure of the feedforward amplifier which concerns on Embodiment 1 of this invention. この発明の実施の形態2における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 2 of this invention. 図2(A)、図2(B)に示す回路の群遅延特性、反射特性を計算した計算結果をそれぞれ示す図である。It is a figure which shows the calculation result which calculated the group delay characteristic and reflection characteristic of the circuit shown to FIG. 2 (A) and FIG. 2 (B), respectively. 負の群遅延時間が発生することを確認するために、実施の形態2で示した図2(A)および(B)の回路を組み合わせた試作回路の構成を示す図である。FIG. 3 is a diagram showing a configuration of a prototype circuit in which the circuits of FIGS. 2A and 2B shown in the second embodiment are combined in order to confirm that a negative group delay time occurs. 図4に示す回路の群遅延特性を計算した計算結果を示す図である。FIG. 5 is a diagram illustrating a calculation result obtained by calculating a group delay characteristic of the circuit illustrated in FIG. 4. この発明の実施の形態3における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 3 of this invention. 図6に示す回路の群遅延特性及び反射特性を計算した計算結果を示す図である。It is a figure which shows the calculation result which calculated the group delay characteristic and reflection characteristic of the circuit shown in FIG. 図6の回路により、実際に負の群遅延時間が発生することを確認するために試作した回路を示す図である。It is a figure which shows the circuit made as an experiment in order to confirm that the negative group delay time actually generate | occur | produces with the circuit of FIG. 図8に示す回路の群遅延特性を計算した計算結果を示す図である。It is a figure which shows the calculation result which calculated the group delay characteristic of the circuit shown in FIG. 図8に示す回路の反射特性を計算した計算結果を示す図である。It is a figure which shows the calculation result which calculated the reflection characteristic of the circuit shown in FIG. OFDM変調波を入力したフィードフォワード増幅器の歪特性の測定結果を示す図である。It is a figure which shows the measurement result of the distortion characteristic of the feedforward amplifier which input the OFDM modulation wave. この発明の実施の形態4における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 4 of this invention. 図12に示す回路の群遅延特性及び反射特性を計算した計算結果を示す図である。It is a figure which shows the calculation result which calculated the group delay characteristic and reflection characteristic of the circuit shown in FIG. この発明の実施の形態5における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 5 of this invention. 図14に示す回路の群遅延特性及び反射特性を計算した計算結果を示す図である。It is a figure which shows the calculation result which calculated the group delay characteristic and reflection characteristic of the circuit shown in FIG. この発明の実施の形態6における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 6 of this invention. この発明の実施の形態7における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 7 of this invention. この発明の実施の形態8における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 8 of this invention. 図18に示す回路の群遅延特性を計算した計算結果を示す図である。It is a figure which shows the calculation result which calculated the group delay characteristic of the circuit shown in FIG. 図18の隣り合う直列共振回路や並列共振回路を一体化して構成した1つの共振回路の構成を示す図である。It is a figure which shows the structure of one resonance circuit which integrated and comprised the adjacent series resonance circuit and parallel resonance circuit of FIG. 図18の隣り合う直列共振回路や並列共振回路を一体化して構成した1つの共振回路の図20とは異なる構成を示す図である。It is a figure which shows the structure different from FIG. 20 of one resonance circuit which integrated and comprised the adjacent series resonance circuit and parallel resonance circuit of FIG. この発明の実施の形態9における負の群遅延時間を有する回路を説明するもので、共振周波数が異なる回路を縦続接続した回路の群遅延特性を計算した計算結果を示す図である。It explains a circuit having a negative group delay time in Embodiment 9 of the present invention, and is a diagram showing a calculation result obtained by calculating a group delay characteristic of a circuit in which circuits having different resonance frequencies are connected in cascade. この発明の実施の形態10における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 10 of this invention. この発明の実施の形態11における負の群遅延時間を有する回路を説明するもので、帯域両端の回路で発生させる負の群遅延時間より0nsecに近づけた回路の群遅延特性を示す図である。FIG. 25 is a diagram for explaining a circuit having a negative group delay time in Embodiment 11 of the present invention, and showing a group delay characteristic of a circuit that is closer to 0 nsec than a negative group delay time generated by circuits at both ends of a band. この発明の実施の形態12における負の群遅延時間を有する回路の構成を示す図である。It is a figure which shows the structure of the circuit which has the negative group delay time in Embodiment 12 of this invention.

符号の説明Explanation of symbols

1 負の群遅延時間を有する回路、2 誤差増幅器、3 第2の遅延線、4 主増幅器、5 第1の遅延線、6 入力端子、7 出力端子、8 直列共振回路、9 並列共振回路、10 負の群遅延時間を有する回路、11 増幅器。   1 circuit having negative group delay time 2 error amplifier 3 second delay line 4 main amplifier 5 first delay line 6 input terminal 7 output terminal 8 series resonance circuit 9 parallel resonance circuit 10 Circuit with negative group delay time, 11 Amplifier.

Claims (6)

歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、
前記負の群遅延時間を有する回路として、
コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、および
コンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、
前記直列共振回路の1つと前記並列共振回路の2つをT字形に接続し、かつ、前記直列共振回路の共振周波数における抵抗分Rsと前記並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、Rp×Rp+2×Rs×Rp=Zo×Zoの関係をおおむね満足し、
前記負の群遅延時間を有する回路を複数個縦続接続し、
前記負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、
前記負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、
複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけた
ことを特徴とするフィードフォワード増幅器。
A circuit or element having a negative group delay time is placed before or after at least one of the main amplifier constituting the distortion extraction unit or the error amplifier constituting the distortion cancellation unit,
As a circuit having the negative group delay time,
A circuit having a negative group delay time in which a parallel resonant circuit using a capacitor, an inductor and a resistor is cascaded to a signal line and resonates near a desired frequency , and
A series resonant circuit using a capacitor, an inductor and a resistor is connected in parallel to the signal line, and a circuit having a negative group delay time for resonating near a desired frequency is used.
One of the series resonant circuit and two of the parallel resonant circuits are connected in a T shape, and a resistance component Rs at the resonance frequency of the series resonance circuit and a resistance component Rp at the resonance frequency of the parallel resonance circuit are characteristic impedances. At the time of Zo, the relationship of Rp × Rp + 2 × Rs × Rp = Zo × Zo is generally satisfied,
Cascading a plurality of circuits having the negative group delay time,
The resonant frequency of the circuit having the negative group delay time is set to a different frequency, respectively.
In the circuit having the negative group delay time, an amplifier that compensates for the loss of the circuit is arranged before or after or between the stages,
In a circuit having a negative group delay time connected in cascade, a negative group delay time generated in a circuit other than both ends of the frequency band is made closer to 0 nsec than a negative group delay time generated in a circuit at both ends of the frequency band. A feedforward amplifier characterized by that.
歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、
前記負の群遅延時間を有する回路として、
コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、および
コンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、
前記直列共振回路の2つと前記並列共振回路の1つをπ字形に接続し、かつ、前記直列共振回路の共振周波数における抵抗分Rsと前記並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、2×Zo×Zo×Rs+Zo×Zo×Rp=Rp×Rs×Rsの関係をおおむね満足し、
前記負の群遅延時間を有する回路を複数個縦続接続し、
前記負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、
前記負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、
複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけた
ことを特徴とするフィードフォワード増幅器。
A circuit or element having a negative group delay time is placed before or after at least one of the main amplifier constituting the distortion extraction unit or the error amplifier constituting the distortion cancellation unit,
As a circuit having the negative group delay time,
A circuit having a negative group delay time in which a parallel resonant circuit using a capacitor, an inductor and a resistor is cascaded to a signal line and resonates near a desired frequency , and
A series resonant circuit using a capacitor, an inductor and a resistor is connected in parallel to the signal line, and a circuit having a negative group delay time for resonating near a desired frequency is used.
Two series resonance circuits and one of the parallel resonance circuits are connected in a π-shape, and a resistance component Rs at the resonance frequency of the series resonance circuit and a resistance component Rp at the resonance frequency of the parallel resonance circuit are characteristic impedances. At the time of Zo, the relationship of 2 × Zo × Zo × Rs + Zo × Zo × Rp = Rp × Rs × Rs is generally satisfied,
Cascading a plurality of circuits having the negative group delay time,
The resonant frequency of the circuit having the negative group delay time is set to a different frequency, respectively.
In the circuit having the negative group delay time, an amplifier that compensates for the loss of the circuit is arranged before or after or between the stages,
In a circuit having a negative group delay time connected in cascade, a negative group delay time generated in a circuit other than both ends of the frequency band is made closer to 0 nsec than a negative group delay time generated in a circuit at both ends of the frequency band. A feedforward amplifier characterized by that.
請求項または請求項に記載のフィードフォワード増幅器において、
前記直列共振回路または前記並列共振回路を構成するインダクタとして、インダクタとコンデンサを直列接続した回路を用いた
ことを特徴とするフィードフォワード増幅器。
The feedforward amplifier according to claim 1 or claim 2 ,
A feedforward amplifier characterized by using a circuit in which an inductor and a capacitor are connected in series as an inductor constituting the series resonant circuit or the parallel resonant circuit.
請求項または請求項に記載のフィードフォワード増幅器において、
前記直列共振回路または前記並列共振回路を構成するインダクタとして、マイクロストリップ線路または同軸線路を用いた
ことを特徴とするフィードフォワード増幅器。
The feedforward amplifier according to claim 1 or claim 2 ,
A feedforward amplifier, wherein a microstrip line or a coaxial line is used as an inductor constituting the series resonant circuit or the parallel resonant circuit.
請求項または請求項に記載のフィードフォワード増幅器において、
前記直列共振回路または前記並列共振回路を構成するコンデンサとして、逆バイアスされた可変容量ダイオードを用いた
ことを特徴とするフィードフォワード増幅器。
The feedforward amplifier according to claim 1 or claim 2 ,
A feedforward amplifier characterized in that a reverse-biased variable capacitance diode is used as a capacitor constituting the series resonant circuit or the parallel resonant circuit.
請求項または請求項に記載のフィードフォワード増幅器において、
前記直列共振回路を構成するコンデンサとして、マイクロストリップ線路で構成されたオープンスタブで構成した
ことを特徴とするフィードフォワード増幅器。
The feedforward amplifier according to claim 1 or claim 2 ,
A feedforward amplifier characterized by comprising an open stub composed of a microstrip line as a capacitor constituting the series resonant circuit.
JP2006190524A 2005-07-15 2006-07-11 Feed forward amplifier Expired - Fee Related JP4896609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006190524A JP4896609B2 (en) 2005-07-15 2006-07-11 Feed forward amplifier

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005206803 2005-07-15
JP2005206803 2005-07-15
JP2006190524A JP4896609B2 (en) 2005-07-15 2006-07-11 Feed forward amplifier

Publications (2)

Publication Number Publication Date
JP2007049689A JP2007049689A (en) 2007-02-22
JP4896609B2 true JP4896609B2 (en) 2012-03-14

Family

ID=37852115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190524A Expired - Fee Related JP4896609B2 (en) 2005-07-15 2006-07-11 Feed forward amplifier

Country Status (1)

Country Link
JP (1) JP4896609B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101093632B1 (en) 2009-05-21 2011-12-15 세원텔레텍 주식회사 Feedforward linear power amplifier with negative group delay circuit
KR101093644B1 (en) 2010-07-15 2011-12-15 전북대학교산학협력단 Analog feedback linear power amplifier using negative group delay circuits
KR20120037250A (en) * 2010-10-11 2012-04-19 세원텔레텍 주식회사 Feedforward linear power amplifier with negative group delay circuit
KR101098231B1 (en) 2010-10-19 2011-12-27 (주)알윈 Resonator cancellation linearizer, high power amplifying system and hiph power amplifying method using the same
JP5528626B2 (en) * 2011-06-27 2014-06-25 三菱電機株式会社 Feed forward amplifier, feedback amplifier and broadband amplifier
WO2014122738A1 (en) * 2013-02-06 2014-08-14 三菱電機株式会社 Distortion compensation circuit
CN107453727B (en) * 2017-08-07 2021-01-15 大连海事大学 Low-insertion-loss negative group time delay microwave circuit
CN115133248B (en) * 2022-05-12 2024-02-02 大连海事大学 Broadband negative group delay microwave circuit based on laminated coupling patch

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6221061Y2 (en) * 1979-07-16 1987-05-28
JP3405286B2 (en) * 1999-10-20 2003-05-12 松下電器産業株式会社 Dielectric filter and distortion-compensated amplifier using it
JP3865043B2 (en) * 2001-04-06 2007-01-10 日本電気株式会社 Return loss suppression circuit
JP2003258562A (en) * 2001-12-25 2003-09-12 Matsushita Electric Ind Co Ltd Distortion-compensated amplifying circuit
AU2003223841A1 (en) * 2002-03-15 2003-09-29 Siemens Aktiengesellschaft Arrangement for reducing non-linear distortions in an output signal of an amplifier stage
JP4279539B2 (en) * 2002-11-13 2009-06-17 島田理化工業株式会社 Resistance attenuator
JP3850822B2 (en) * 2003-07-22 2006-11-29 島田理化工業株式会社 Power amplifier

Also Published As

Publication number Publication date
JP2007049689A (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP4896609B2 (en) Feed forward amplifier
KR101758086B1 (en) Power amplifier with advanced linearity
US7777597B2 (en) Band reject filters
JP4757530B2 (en) High frequency amplifier
US8368483B2 (en) Multiband matching circuit and multiband power amplifier
EP3704794B1 (en) Parametric amplifier system
JP2010062614A (en) Voltage controlled oscillator, mmic, and high frequency radio apparatus
JP2007088617A (en) Feedforward amplifier
US20160197584A1 (en) Power amplifier and transmission apparatus
JP6513225B2 (en) Doherty amplifier
Zarghami et al. Continuous class-F power amplifier using quasi-elliptic low-pass filtering matching network
EP1391987A1 (en) Reflection loss suppression circuit
JP2002368553A (en) High frequency amplifier and radio transmitter using the same
JP2007158803A (en) Frequency multiplier and radio communication equipment
JP2006005848A (en) Power amplifier and high frequency communication device
US20220045654A1 (en) Power amplifier
US11336235B2 (en) Amplifier
JP2009239672A (en) High frequency power amplifier
EP3016281B1 (en) Semiconductor amplifier bias circuit and semiconductor amplifier device
JP6332097B2 (en) Power amplifier
US7215221B1 (en) Harmonic termination circuit for medium bandwidth microwave power amplifiers
US11677367B2 (en) Power amplifier circuit
JP2018142827A (en) Semiconductor device and electronic equipment
EP3155720B1 (en) Wideband impedance transformer
JP3183360B2 (en) Power amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees