JP4887170B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4887170B2 JP4887170B2 JP2007032719A JP2007032719A JP4887170B2 JP 4887170 B2 JP4887170 B2 JP 4887170B2 JP 2007032719 A JP2007032719 A JP 2007032719A JP 2007032719 A JP2007032719 A JP 2007032719A JP 4887170 B2 JP4887170 B2 JP 4887170B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- semiconductor device
- manufacturing
- wiring board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置の製造方法に関する。より具体的には、コアレス基板を用いた半導体装置の製造方法に係るものである。 The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a semiconductor device using a coreless substrate.
近年、コンピュータ、携帯電話、PDA(Personal Digital Assistance)などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのIC(集積回路)、LSI(大規模集積回路)などの半導体チップを搭載した半導体装置のさらなる小型化、薄型化、高速化および高密度が要求されている。 In recent years, as electronic devices such as computers, mobile phones, and PDAs (Personal Digital Assistance) have become smaller, more advanced, and faster, such ICs (integrated circuits) and LSIs (Large Scale Integrated Circuits) for such electronic devices have been developed. There is a demand for further downsizing, thinning, high speed and high density of a semiconductor device on which a semiconductor chip is mounted.
半導体装置を小型化、薄型化する技術として、半導体チップを、ベース基板を有しない、いわゆるコアレス基板の上に実装する手法が知られている。コアレス基板は、金属箔などからなるベース基板の上に、配線層を含む配線基板をビルドアップした後、ベース基板を配線基板から剥離することにより得ることができる(特許文献1参照)。 As a technique for reducing the size and thickness of a semiconductor device, a technique of mounting a semiconductor chip on a so-called coreless substrate that does not have a base substrate is known. The coreless substrate can be obtained by building up a wiring substrate including a wiring layer on a base substrate made of metal foil or the like and then peeling the base substrate from the wiring substrate (see Patent Document 1).
従来は、配線基板からベース基板を除去することによってコアレス基板を製造した後、コアレス基板の上に半導体チップなどの電子部品を実装することにより半導体装置を製造していた。
コアレス基板は、ベース基板を有さず、かつ薄型であるため、一般に剛性が乏しい。このため、半導体チップなどの電子部品を実装する工程において、コアレス基板をサポートするための治具が必要になる場合があった。また、コアレス基板は耐衝撃性などが乏しいため、コアレス基板の端に小さな衝撃を与えただけでも破損してしまうなど、取り扱い性が悪いといった問題点があった。 Since the coreless substrate does not have a base substrate and is thin, the coreless substrate generally has poor rigidity. For this reason, a jig for supporting the coreless substrate may be required in the process of mounting an electronic component such as a semiconductor chip. In addition, since the coreless substrate has poor impact resistance and the like, there is a problem in that the handling property is poor, for example, the coreless substrate is damaged even if a small impact is applied to the end of the coreless substrate.
本発明はこうした課題に鑑みてなされたものであり、その目的は、コアレス基板を用いた半導体装置の信頼性を損なうことなく、より簡便に半導体装置を製造する技術の提供にある。 The present invention has been made in view of these problems, and an object thereof is to provide a technique for manufacturing a semiconductor device more easily without impairing the reliability of a semiconductor device using a coreless substrate.
本発明のある態様は、半導体装置の製造方法である。当該半導体装置の製造方法は、金属基板の上の複数の領域に多層配線層をそれぞれ構築する工程と、各多層配線層の上面にそれぞれ半導体チップを実装する工程と、各多層配線層の上に封止樹脂を成型する工程と、封止樹脂および半導体チップの上面に熱インターフェース材料を介して、放熱部材を設置する工程と、金属基板を各多層配線層から除去する工程と、各領域を切断し、各多層配線層および放熱部材を個片化する工程と、を備えることを特徴とする。 One embodiment of the present invention is a method for manufacturing a semiconductor device. The manufacturing method of the semiconductor device includes a step of building a multilayer wiring layer in each of a plurality of regions on a metal substrate, a step of mounting a semiconductor chip on the upper surface of each multilayer wiring layer, The step of molding the sealing resin, the step of installing the heat dissipation member via the thermal interface material on the upper surface of the sealing resin and the semiconductor chip, the step of removing the metal substrate from each multilayer wiring layer, and cutting each region And a step of separating each multilayer wiring layer and the heat dissipating member into individual pieces.
上記態様の封止樹脂を成型する工程において、半導体チップの周囲に離間して封止樹脂が形成されてもよい。具体的には、封止樹脂は半導体チップの周囲にドーナツ状またはリング状に形成される。また、上記態様において、金属基板を剥離した後、各多層配線層の下面にはんだボールを搭載する工程をさらに備えてもよい。 In the step of molding the sealing resin of the above aspect, the sealing resin may be formed apart from the periphery of the semiconductor chip. Specifically, the sealing resin is formed in a donut shape or a ring shape around the semiconductor chip. Moreover, in the said aspect, after peeling a metal substrate, you may further provide the process of mounting a solder ball on the lower surface of each multilayer wiring layer.
本発明によれば、信頼性を損なうことなくコアレス基板に半導体チップが搭載された半導体装置を簡便に製造することができる。 According to the present invention, a semiconductor device in which a semiconductor chip is mounted on a coreless substrate can be easily manufactured without impairing reliability.
図1〜図7は、実施の形態に係る半導体装置の製造方法を示す工程図である。 1 to 7 are process diagrams showing a method for manufacturing a semiconductor device according to an embodiment.
まず、ベースとなる銅などの金属基板100の上に多層配線基板を構築する。具体的には、図1(A)および図1(B)に示すように、金属基板100の上に、レジスト膜102を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。金属基板100は、複数の半導体パッケージの面積に相当する大きさを有する。より好ましくは、金属基板100のサイズは、特に限定されないが、たとえば、500mm角、600×800mm角とすることができる。金属基板100の上に形成されるレジスト膜102は、半導体装置が形成される複数の領域毎に所定のパターンを有する。
First, a multilayer wiring substrate is constructed on a
次に、図1(C)に示すように、レジスト膜102をマスクとして、ニッケル、鉛、金またはこれらの合金などからなるボールランド部29を電解メッキにより金属基板100の上に形成する。
Next, as shown in FIG. 1C, a
次に、図2(A)に示すように、レジスト膜102を除去した後、図2(B)に示すように、金属基板100の上に層間絶縁膜24を形成する。
Next, after removing the
次に、図2(C)に示すように、層間絶縁膜24の所定の領域をレーザー加工、ドリル加工などにより除去してビアホール112を形成する。各ビアホール112をレーザー加工により形成することで、ドリル加工の場合と比較して製造コストを低減させることができる。
Next, as shown in FIG. 2C, a predetermined region of the
次に、図3(A)に示すように、層間絶縁膜24の表面上、ビアホール112の側壁および底部に銅からなるシード層120を無電解メッキにより形成する。シード層120は、後述する銅の電解メッキ時において、銅が成長するための核となる。
Next, as shown in FIG. 3A, a
次に、図3(B)に示すように、シード層120の上に、レジスト膜122を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
Next, as shown in FIG. 3B, a
次に、図3(C)に示すように、レジスト膜122をマスクとして、ビアホール112に電解メッキにより銅を埋め込んでビアプラグ26を形成するとともに、層間絶縁膜24の上に配線層22を形成する。ビアプラグ26により、異なる層間の配線層22が電気的に接続される。
Next, as shown in FIG. 3C, using the
次に、図3(D)に示すように、レジスト膜122を除去した後、エッチングによりレジスト膜122の下に存在するシード層120を除去するとともに、配線層22の最表面を除去することにより配線層22の表面を浄化する。
Next, as shown in FIG. 3D, after removing the
以上説明した図1から図3に示すプロセスを繰り返すことにより、図4(A)に示すような多層配線基板20を金属基板100の上に構築することができる。多層配線基板20は、複数の領域において、それぞれ半導体チップを搭載可能な多層配線層を有する。たとえば、層間絶縁膜が6層の構成の場合には、多層配線基板20の厚さを300μm程度まで薄型化することができる。続いて、多層配線基板20の最上層のビアプラグ26aの上に、ニッケル、鉛、金またはこれらの合金などからなる電極パッド25をマスク(図示せず)を用いて電解メッキにより形成する。
By repeating the processes shown in FIGS. 1 to 3 described above, a
次に、図4(B)に示すように、フリップチップ実装用のC4バンプ27を電極パッド25の上にはんだ付けした後、図4(C)に示すように、C4バンプ27をプレス加工などにより平坦化する。なお、C4バンプ27の間に耐熱性に優れた樹脂材料からなるソルダーレジスト(図示せず)を塗布してもよい。ソルダーレジストにより、多層配線基板20にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最上層の層間絶縁膜24を保護することができる。
Next, after soldering the
(半導体チップの実装)
次に、図5(A)および図5(B)に示すように、半導体チップ30の外部電極端子が設けられた表面をフェイスダウンにした状態で、外部電極端子に設けられた各はんだバンプ32とそれらに対応する多層配線基板20の上面のC4バンプ27とをはんだ付けすることにより、複数の半導体チップ30を多層配線基板20にフリップチップ実装する。なお、図5以下では、多層配線基板20の詳細な構造については簡略化する。はんだバンプ32とC4バンプ27との接合は、たとえば、周知のリフロー処理により行うことができる。
(Semiconductor chip mounting)
Next, as shown in FIGS. 5A and 5B, each
次に、図5(C)に示すように、半導体チップ30と多層配線基板20との間に溶融したアンダーフィル70を充填した後、アンダーフィル70を熱硬化させる。半導体チップ30と多層配線基板20との間にアンダーフィル70を設けることにより、温度サイクル時の熱膨張による多層配線基板20と半導体チップ30との間のギャップ変動によってC4バンプ27が受けるストレスを抑制することができる。
Next, as shown in FIG. 5C, after filling the melted
(封止樹脂形成)
次に、図6(A)に示すように、トランスファーモールド法、ポッディングなどの樹脂封止方法を用いて、多層配線基板20の上に隣接する多層配線層を跨るように封止樹脂層40を成型する。これにより、多層配線基板20上の複数の領域にそれぞれ実装された半導体チップ30が一度に封止される。なお、封止樹脂層40を成型は、既存のモールド装置、金型等を用いることが可能であるため、製造コストの増加を防ぐことができる。
(Encapsulation resin formation)
Next, as shown in FIG. 6A, a sealing
次に、図6(B)に示すように、金属基板100を多層配線基板20から剥離する。この状態では、封止樹脂層40によって剛性が保たれているため、反りや変形が生じにくくなっている。封止樹脂層40によってパッケージ化されているためハンドリングが容易になっている。
Next, as illustrated in FIG. 6B, the
次に、図7(A)に示すように、多層配線基板20の下面に複数のはんだボール50をアレイ状に配設する。具体的には、プリント印刷などにより、複数のはんだボール50を多層配線基板20のボールランド部29(図4等参照)に実装する。また、はんだボール50の搭載を一括して行うことができるため、生産工程の短縮化、および低コスト化を図ることができる。続いて、はんだボール50の間に耐熱性に優れた樹脂材料からなるソルダーレジスト52を塗布する。ソルダーレジスト52により、多層配線基板20にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最下層の層間絶縁膜が保護される。
Next, as shown in FIG. 7A, a plurality of
次に、図7(B)に示すように、ダイシング加工などにより、各領域間の封止樹脂層40および多層配線基板20を切断し、各半導体装置10を個片化する。
Next, as shown in FIG. 7B, the encapsulating
以上の工程により、信頼性を損なうことなく、半導体装置10をより簡便に製造することができる。
Through the above steps, the
さらに、本実施の形態に係る半導体装置の製造方法によれば、各工程において、コアレスな多層配線基板に接合された金属基板または封止樹脂により剛性が付与された状態が維持される。このため、半導体装置の製造方法においてコアレスな多層配線基板のハンドリング性を向上させることができる。また、半導体装置の製造方法において、コアレスな多層配線基板に反りや変形が生じることを抑制することができる。また、金属基板または封止樹脂により剛性が付与されているため、コアレスな多層配線基板をより薄型化することができる。また、従来のように、半導体チップが搭載された多層配線基板上に個別に封止樹脂層を成型する(モールドする)場合には、多層配線基板を押さえるために余分な基板サイズが必要となる。これに対して、多層配線基板20上の複数の半導体チップ30を一度に封止した後、個片化することにより、モールド時に必要な余分な基板面積が不要となる。このため、半導体装置10をより小型化することが可能になる。
Furthermore, according to the method for manufacturing a semiconductor device according to the present embodiment, in each step, a state in which rigidity is imparted by a metal substrate or a sealing resin bonded to a coreless multilayer wiring substrate is maintained. For this reason, the handling property of the coreless multilayer wiring board can be improved in the manufacturing method of the semiconductor device. Moreover, in the manufacturing method of a semiconductor device, it can suppress that a coreless multilayer wiring board warps and deform | transforms. Moreover, since rigidity is provided by the metal substrate or the sealing resin, the coreless multilayer wiring substrate can be made thinner. Further, when a sealing resin layer is individually molded (molded) on a multilayer wiring board on which a semiconductor chip is mounted as in the prior art, an extra board size is required to hold the multilayer wiring board. . On the other hand, by sealing a plurality of
(リッド形成)
この他、リッドが設けられた半導体装置を製造する場合について説明する。上述した封止樹脂形成では、多層配線基板20の上面全体に封止樹脂層40が形成されている。これに対して、半導体装置にリッドを設ける場合には、図1〜図5を参照して説明した工程の後、図8(A)に示すように、所定の金型を用いて、金属基板100に構築された多層配線基板20の上に各半導体チップ30の周囲に離間した封止樹脂層40を設ける。封止樹脂層40の上面の位置は、各半導体チップ30の上面の位置と等しいか、各半導体チップ30の上面の位置からたとえば1〜3mm程度高い位置とする。
(Lid formation)
In addition, a case where a semiconductor device provided with a lid is manufactured will be described. In the sealing resin formation described above, the sealing
次に、図8(B)に示すように、各半導体チップ30および封止樹脂層40の上面に熱伝導性に優れた熱インターフェース材200を介してリッド210を接着する。リッド210は、たとえば、アルミニウム、銅などの剛性および熱伝導性を有する金属または合金形成される。
Next, as shown in FIG. 8B, a
次に、図8(C)に示すように、金属基板100を多層配線基板20から剥離する。この状態では、封止樹脂層40とリッド210によって剛性が保たれているため、反りや変形が生じにくくなっている。また、封止樹脂層40およびリッド210によって一体化されてるためハンドリングが容易である。なお、封止樹脂層40を形成した段階で十分な剛性が得られていれば、金属基板100を多層配線基板20から剥離した後に、リッド210を接着してもよい。
Next, as shown in FIG. 8C, the
次に、図8(D)に示すように、多層配線基板20の下面に複数のはんだボール50をアレイ状に配設する。具体的には、プリント印刷などにより、複数のはんだボール50を多層配線基板20のボールランド部29(図4等参照)に実装する。このとき、リッド210により多層配線基板20の反りが抑制され、平面性が確保されているため、はんだボール50の搭載精度が向上し、生産歩留まりの向上が図られる。また、はんだボール50の搭載を一括して行うことができるため、生産工程の短縮化、および低コスト化を図ることができる。続いて、はんだボール50の間に耐熱性に優れた樹脂材料からなるソルダーレジスト52を塗布する。ソルダーレジスト52により、多層配線基板20にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最下層の層間絶縁膜が保護される。この後、ダイシング装置を用いて、スクライブライン220に沿って、リッド210および多層配線基板20を切断する。これにより、各半導体装置10が個片化される。以上の工程により、信頼性を損なうことなく、放熱部材としてのリッド210を備えた半導体装置10をより簡便に製造することができる。
Next, as shown in FIG. 8D, a plurality of
上述した実施の形態では、半導体チップ30をリフローにより多層配線基板20にフリップチップ実装しているが、以下に説明する手法により半導体チップ30をフリップチップ実装してもよい。
In the embodiment described above, the
まず、図9(A)に示すように、C4バンプ27(図4(B)参照)に代えて、はんだ入り導電性ペースト202を多層配線基板20の上面に塗布する。ここで、はんだ入り導電性ペースト202は、エポキシなどの絶縁樹脂とはんだとが混練されたペーストである。
First, as shown in FIG. 9A, instead of the C4 bump 27 (see FIG. 4B), a soldered
次に、図9(B)に示すように、多層配線基板20の各領域に半導体チップ30を搭載した後、はんだが溶融する温度にて加熱処理を行う。加熱処理により、図9(C)に示すように、電極パッド25とはんだバンプ32とが導電性ペースト200に含まれていたはんだ210によって接合される。はんだ210による接合部分は、導電性ペースト202に含まれていた絶縁樹脂212によって被覆される。
Next, as shown in FIG. 9B, after the
これによれば、はんだ210による接合部分が絶縁樹脂212によって保護される。このため、組み立て時のハンドリング、熱、洗浄水圧などによりはんだ210による接合部分が破壊もしくはストレスが発生することが抑制される。この結果、多層配線基板をより薄型化、狭ピッチ化することができる。
According to this, the joint portion by the
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。 The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The form can also be included in the scope of the present invention.
たとえば、上述の実施の形態では、半導体チップがフリップチップ実装されているが、半導体チップは多層配線基板上にワイヤボンディングされていてもよい。 For example, in the above-described embodiment, the semiconductor chip is flip-chip mounted, but the semiconductor chip may be wire-bonded on the multilayer wiring board.
また、上述の実施の形態では、複数の領域に形成された各多層配線層の層間絶縁膜24がいずれも各多層配線層間で連続した膜となっているがこれに限られない。たとえば、各多層配線層の複数の層間絶縁膜24のうち、1以上の層間絶縁膜24が多層配線層ごとに分断されていてもよい。
In the above-described embodiment, the
10 半導体装置、20 多層配線基板、24、層間絶縁膜、25 電極パッド、26 ビアプラグ、27 C4バンプ、100 金属基板、102 レジスト膜。 10 semiconductor device, 20 multilayer wiring board, 24, interlayer insulating film, 25 electrode pad, 26 via plug, 27 C4 bump, 100 metal substrate, 102 resist film.
Claims (3)
前記各多層配線層の上面にそれぞれ半導体チップを実装する工程と、
前記各多層配線層の上に封止樹脂を成型する工程と、
前記封止樹脂および前記半導体チップの上面に熱インターフェース材料を介して、放熱部材を設置する工程と、
前記金属基板を前記各多層配線層から除去する工程と、
前記各領域を切断し、前記各多層配線層および放熱部材を個片化する工程と、
を備えることを特徴とする半導体装置の製造方法。 Building a multilayer wiring layer in each of a plurality of regions on a metal substrate;
Mounting each semiconductor chip on the upper surface of each multilayer wiring layer;
Molding a sealing resin on each of the multilayer wiring layers;
A step of installing a heat dissipation member via a thermal interface material on the sealing resin and the upper surface of the semiconductor chip;
Removing the metal substrate from each multilayer wiring layer;
Cutting each of the regions, and dividing the multilayer wiring layer and the heat dissipation member into pieces,
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032719A JP4887170B2 (en) | 2007-02-13 | 2007-02-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007032719A JP4887170B2 (en) | 2007-02-13 | 2007-02-13 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008198805A JP2008198805A (en) | 2008-08-28 |
JP4887170B2 true JP4887170B2 (en) | 2012-02-29 |
Family
ID=39757489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007032719A Active JP4887170B2 (en) | 2007-02-13 | 2007-02-13 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4887170B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI474413B (en) * | 2009-01-15 | 2015-02-21 | Chipmos Technologies Inc | Manufacturing process for chip package structure |
JP5249173B2 (en) * | 2009-10-30 | 2013-07-31 | 新光電気工業株式会社 | Semiconductor device mounting wiring board and method for manufacturing the same |
JP2014011289A (en) * | 2012-06-29 | 2014-01-20 | Ibiden Co Ltd | Electronic component and manufacturing method of electronic component |
TWI501363B (en) * | 2014-01-10 | 2015-09-21 | Sfi Electronics Technology Inc | Miniaturized smd tpye diode packing components and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3277996B2 (en) * | 1999-06-07 | 2002-04-22 | 日本電気株式会社 | Circuit device and method of manufacturing the same |
JP2002033411A (en) * | 2000-07-13 | 2002-01-31 | Nec Corp | Semiconductor device with heat spreader and its manufacturing method |
JP4043872B2 (en) * | 2002-07-11 | 2008-02-06 | 大日本印刷株式会社 | Multilayer wiring board manufacturing method and resin-encapsulated semiconductor device manufacturing method |
JP2006186321A (en) * | 2004-12-01 | 2006-07-13 | Shinko Electric Ind Co Ltd | Manufacturing method of substrate and of electronic part packaging structure |
-
2007
- 2007-02-13 JP JP2007032719A patent/JP4887170B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008198805A (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101715761B1 (en) | Semiconductor packages and methods for fabricating the same | |
TWI497620B (en) | Through silicon via dies and packages | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
TWI644403B (en) | Package structure and manufacturing method thereof | |
TWI677062B (en) | Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb | |
TWI649845B (en) | Semiconductor package structure and method of manufacturing same | |
US8580608B2 (en) | Fabrication method of package structure having embedded semiconductor component | |
US20110221069A1 (en) | Semiconductor device and method of manufacturing the same | |
US9903024B2 (en) | Substrate having electrical interconnection structures and fabrication method thereof | |
JP2005322858A (en) | Method for manufacturing semiconductor device | |
JP6816964B2 (en) | Manufacturing method of wiring board, semiconductor device and wiring board | |
TWI495026B (en) | Package substrate, package structure and methods for manufacturing same | |
JP2006295127A (en) | Flip chip package texture and its manufacturing method | |
US9748197B2 (en) | Methods for packaging integrated circuits | |
JP2010239126A (en) | Semiconductor device and method of manufacturing the same | |
JP2009033153A (en) | Interconnecting structure for semiconductor device package and method of the same | |
US20170358557A1 (en) | Package-on-package structure and manufacturing method thereof | |
JP5404513B2 (en) | Manufacturing method of semiconductor device | |
TWI702709B (en) | Method for fabricating semiconductor package having a multi-layer molded conductive substrate and structure | |
JP2008210912A (en) | Semiconductor device and its manufacturing method | |
JP4963879B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2008181977A (en) | Package, manufacturing method thereof, semiconductor device using the same, and manufacturing method of semiconductor device using the same | |
JP4494249B2 (en) | Semiconductor device | |
JP4887170B2 (en) | Manufacturing method of semiconductor device | |
JPWO2015198837A1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4887170 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |