JP4879014B2 - 使用可能なメモリ資源を管理するための構成および方法 - Google Patents
使用可能なメモリ資源を管理するための構成および方法 Download PDFInfo
- Publication number
- JP4879014B2 JP4879014B2 JP2006503370A JP2006503370A JP4879014B2 JP 4879014 B2 JP4879014 B2 JP 4879014B2 JP 2006503370 A JP2006503370 A JP 2006503370A JP 2006503370 A JP2006503370 A JP 2006503370A JP 4879014 B2 JP4879014 B2 JP 4879014B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- block
- free
- blocks
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
(1.技術分野)
本発明は、デジタルデータ処理システム、特に、使用可能なメモリ資源を管理するためのデジタルデータ処理システムにおける構成および方法に関する。
全般的に、以下の説明において、デジタルデータ処理システムの当業者にとっては慣れ親しんだ各専門用語が最初に現れる時にイタリック体で表す。さらに、新しいと考えられる、あるいは新しいと考えられる文脈において用いられる用語を最初に紹介する場合、その用語をボールド体で表し、その用語に適用する定義を与える。本発明者らの発明は特にデジタルデータ処理システムでの利用を意図したものであることから、この特定当業者によく知られた用語をしばしば用いることになる。例えば、このようなシステムのメモリ構成要素の特定アドレスに保存された情報の個々の要素に関して、その要素そのものではなく、言及されている要素のアドレスを含む別個の互いに異なる要素に言及するためにポインタという用語を典型的に用いる。本発明者らが用いる分野の他の共通用語としては:ビットに対するbやバイトに対するB、最上位ビットに対するmsbや最下位ビットに対するlsb、メガバイトに対するMBといったものがある。
注記:複数の図において、対応するリンクにおいてさらにブロックがあるということを示すために点連結線を用いているが、これは図示を不必要に複雑にすることを避けるために示されていないものがある。
1.ヘッド20から、フリーリスト4のヘッドにあるブロック、すなわちブロックBZ16に向けたポインタを検索する;
2.ブロックBZ16から、フリーリスト4の次に低いブロック、すなわちブロックBY14に向けたポインタを検索する;
3.ヘッド20のブロックBY14に向けたポインタを保存する。
注記:処理_Aに対してブロックに向けたポインタを与えるだけといったことを含め、割り当てられたブロックの場所(およびサイズ)について処理_Aに通知するため、さまざまな方法が提案されている。ある応用例は、処理_Aで「所有される」ブロックのリストに対して新たに割り当てられるブロックにメモリ割り当て処理をリンクさせることが望ましいというものである。
1.メモリのレベルAでの読み出しサイクル;
2.メモリのレベルBでの読み出しサイクル;
3.メモリのレベルAでの書き込みサイクル。
1.ヘッド20から、フリーリスト4のヘッドにあるブロック、すなわちブロックBy14に向けたポインタを検索する;
2.ブロックBY14に向けたポインタをブロックBZ16の前向きリンクに保存する;
3.ヘッド20のブロックBZ16に向けたポインタを保存する。
注記:上述のとおり、処理_Aに対してメモリ割り当て処理が、処理で所有されるブロックのリストを維持する場合、メモリ割り当て解除処理は、割り当て解除されているブロックを処理_Aのリストから切り離す役割をもつ。
これにより、図1に示されるような階層的に構成されたメモリにおいて、ブロック割り当て解除でも同じく少なくとも3つのメモリアクセスが必要である:
1.メモリのレベルAでの読み出しサイクル;
2.メモリのレベルBでの書き込みサイクル;
3.メモリのレベルAでの書き込みサイクル。
本発明者らの発明の簡単な実施例により、メモリ構成要素をもつデジタルデータ処理システムを用いるための、このメモリ中の使用可能な資源を管理するための方法を提供する。この実施例において、メモリの第1の部分をまず、少なくとも第1および第2のブロックに区画し、第1ブロックを第1のポインタブロックとして割り当てる。次に、第2ブロックを指す第1ポインタを生成する。最後に、第1のポインタブロックの第1ポインタを保存し、これによりここで第1ポインタがフリーポインタリストの第1部材を含む。第2ブロックが割り当てられると、第1ポインタがフリーポインタリストから除去され;第2ブロックの割り当てが解除されると、第1ポインタが再生成されてフリーポインタリストに追加し直される。第1ポインタリストはこれにより、動的に拡大縮小するようにされ、これによりメモリの第1部分の使用可能ブロックの全てに対してフリーポインタの組を常に備えるようにできる。
本発明者らの発明の好ましい実施例により、メモリのフリーブロックそのものではなく、むしろフリーブロックに向けたポインタを保存するために割り当てられたメモリのブロックのリンクされたリストを維持することで使用可能なメモリ資源を管理する。引用の利便性のため、本発明者らのリストをフリーポインタリストと呼び、ポインタそのものはフリーポインタと呼ぶ。
注記:図2において、ヘッド20が、現行のフリーポイントブロックのうちの任意のフリーポインタスロットを(さらに、実際には前向きリンクを同様に)指すことができるということを示すため点連結線を用いたが、図示を過度に複雑にすることを防ぐために、とる可能性のあるあらゆる変数を示していない。
注記:アクティブフリーポインタブロックの有効なフリーポインタと無効なフリーポインタとの間の境界を追跡するためにヘッド20を用いることにより、有効なフリーポインタを含まないスロットにゼロポインタを保存する必要がなく、この保存を実際に行うことでメモリ書き込みアクセス数が増加し、臨界メモリ帯域を消費する。
1.ヘッド20から、アクティブフリーポインタブロックBD30のフリー2スロットに向けたポインタを検索する;
2.アクティブフリーポインタBD30のフリー2スロットから、必要とするフリーブロックBZ34に向けたポインタを検索する;
3.アクティブフリーポインタブロックBD30のフリー1スロットを指すようヘッド20を更新する。
これにより、図2および図3で示されるような階層的に構成されたメモリにおいて、ブロック割り当てでは少なくとも次の3つのメモリアクセスが必要である:
1.メモリのレベルAでの読み出しサイクル;
2.メモリのレベルAでの読み出しサイクル;
3.メモリのレベルAでの書き込みサイクル。
1.ヘッド20から、アクティブフリーポインタブロックBD30のフリー2スロットに向けたポインタを検索する;
2.アクティブフリーポインタブロックBD30のフリー2スロットを指すようヘッド20を更新する;
3.アクティブフリーポインタBD30のフリー2スロットに対して、現時点でフリーのブロックBZ34に向けたポインタを保存する。
これにより、図2および図3で示されるような階層的に構成されたメモリにおいて、ブロック割り当て解除では少なくとも次の3つのメモリアクセスが必要である:
1.メモリのレベルAでの読み出しサイクル;
2.メモリのレベルAでの書き込みサイクル;
3.メモリのレベルBでの書き込みサイクル。
Claims (11)
- メモリ構成要素を有するデジタルデータ処理システムにおいて、前記メモリにおける使用可能な資源を管理する方法であって、前記方法は、
前記メモリの第1の部分をn個のブロックに区分することと、
前記複数のブロックのうちのm個のブロックをポインタブロックとして割り当てることであって、各ポインタブロックは、最大s個のポインタを格納するように構成されており、(n>m)、かつ、(n>s)、かつ、((m−1)*s<(n−m))、かつ、((m*s)≧(n−m))である、ことと、
前記(n−m)個のブロックのそれぞれに対して、当該ブロックを指し示すポインタを生成することと、
前記複数のポインタブロックのうちの最初の(m−1)個のポインタブロックのそれぞれに、前記(n−m)個のポインタのうちのs個のポインタを格納することと、
前記複数のポインタブロックのうちの最後のポインタブロックに、前記複数のポインタのうちの残りの((n−m)−(m−1)*s)個のポインタを格納することであって、前記複数のポインタブロックに格納されている前記複数のポインタがフリーポインタリストを含む、ことと、
第1のブロックを割り当てることを求める第1の割り当て要求に応答して、前記ポインタリストの第1のポインタによって指し示される前記ブロックを割り当てのために選択し、前記選択されたブロックを前記第1のブロックとして割り当て、前記ポインタリストから前記第1のポインタを除去することと、
前記第1の割り当て要求に応答して、前記複数のポインタブロックのうちの最後のポインタブロックが0個のポインタを格納する場合には、第2のブロックを割り当てることを求める第2の割り当て要求に応答して、前記最後のポインタブロックを前記第2のブロックとして割り当てることであって、これにより、前記複数のポインタブロックのうちの次のポインタブロックが前記最後のポインタブロックになる、ことと
を含み、
前記フリーポインタリストの選択された部分が前記メモリの第2の部分に格納され、前記メモリの前記第2部分は、前記第1の部分に比べてサイズは小さいが動作が速い、方法。 - 前記第1のブロックの割り当てを解除することを求める第1の割り当て解除要求に応答して、
前記第1のブロックの割り当てを解除することと、
前記第1のブロックを指し示す第2のポインタを生成することと、
前記フリーポインタリストに前記第2のポインタを追加することと
をさらに含む、請求項1に記載の方法。 - 前記第1の割り当て解除要求に応答して、前記複数のポインタブロックのうちの最後のポインタブロックがs個のポインタを格納する場合には、第2のブロックの割り当てを解除することを求める第2の割り当て解除要求に応答して、
前記第2のブロックの割り当てを解除することと、
前記第2のブロックをポインタブロックとして割り当てることと
をさらに含み、これにより、前記第2のブロックが前記最後のポインタブロックになる、請求項2に記載の方法。 - 複数のポインタブロックのリンクされたリストを形成するために前記m個のポインタブロックをリンクすることと、
前記リンクされたリストの前記複数のポインタブロックのうちの最後のポインタブロックに格納されている前記複数のポインタのうちの最後のポインタを除去する際に、前記リンクされたリストの前記複数のポインタブロックのうちの最後のポインタブロックを除去することと、
前記リンクされたリストの前記複数のポインタブロックのうちの最後のポインタブロックにs番目のポインタを追加する際に、ポインタブロックを前記リンクされたリストに追加することと
をさらに含む、請求項1に記載の方法。 - メモリ構成要素を有するデジタルデータ処理システムにおいて、前記メモリにおける使用可能な資源を管理する方法であって、前記方法は、
前記メモリの第1の部分を、少なくとも第1のブロックと第2のブロックとに区分することと、
前記第1のブロックを第1のポインタブロックとして割り当てることと、
前記第2のブロックを指し示す第1のポインタを生成することと、
前記第1のポインタを前記第1のポインタブロックに格納することであって、前記ポインタブロックに格納されている前記ポインタがフリーポインタリストを含む、ことと、
ブロックを割り当てることを求める第1の割り当て要求に応答して、前記第1のポインタによって指し示されるブロックを割り当てのために選択し、前記選択されたブロックを割り当て、前記ポインタリストから前記第1のポインタを除去することと、
前記第1の割り当て要求に応答して、前記第1のポインタブロックが0個のポインタを格納する場合には、第2の割り当て要求に応答して、前記第1のポインタブロックを割り当てることであって、これにより、前記フリーポインタリストが空になる、ことと
を含み、
前記フリーポインタリストの選択された部分が前記メモリの第2の部分に格納され、前記メモリの前記第2部分は、前記第1の部分に比べてサイズは小さいが動作が速い、方法。 - 割り当てられたブロックの割り当てを解除することを求める第1の割り当て解除要求に応答して、
前記割り当てられたブロックの割り当てを解除することと、
前記割り当て解除されたブロックを前記第1ポインタブロックとして再割り当てすることと
をさらに含む、請求項5に記載の方法。 - 前記第1の割り当て解除要求に応答して、前記第1のポインタブロックが所定数未満のポインタを格納する場合には、割り当てられたブロックの割り当てを解除することを求める第2の割り当て解除要求に応答して、
前記割り当てられたブロックの割り当てを解除することと、
前記割り当て解除されたブロックを指し示す第2のポインタを生成することと、
前記ポインタリストに前記第2のポインタを追加することと
をさらに含む、請求項6に記載の方法。 - メモリ構成要素を有するデジタルデータ処理システムにおいて、前記メモリにおける使用可能な資源を管理する方法であって、前記方法は、
前記メモリの第1の部分を複数のブロックに区分することと、
複数のポインタで構成されるフリーポインタリストを生成することであって、前記複数のポインタのそれぞれは、前記複数のブロックのそれぞれ1つを指し示す、ことと、
ブロックが割り当てられているとき、フリーポインタリストからそれぞれのポインタを除去することと、
ブロックの割り当てが解除されているとき、前記フリーポインタリストにそれぞれのポインタを追加することと
を含み、
前記フリーポインタリストが、前記複数のブロックのリンクされたリストに格納され、各ブロックが、所定数以下の前記フリーポインタを格納し、
前記リンクされたリストのヘッドにあるブロックに格納されている前記複数のフリーポインタのうちの最後のフリーポインタを除去する際に、前記ブロックが、前記リンクされたリストの前記ヘッドから除去され、これにより、前記リンクされたリストの次のブロックが、前記リンクされたリストの前記ヘッドになり、
前記フリーポインタリストの選択された部分が前記メモリの第2の部分に格納され、前記メモリの前記第2部分は、前記第1の部分に比べてサイズは小さいが動作が速い、方法。 - 前記リンクされたリストのヘッドにある前記ブロックに対して前記所定数のポインタを追加する際に、前記リンクされたリストの前記ヘッドにブロックが追加され、これにより、前記リンクされたリストの前記追加されたブロックが、前記リンクされたリストの前記ヘッドになる、請求項8に記載の方法。
- メモリ構成要素を有するデジタルデータ処理システムにおいて、前記メモリにおける使用可能な資源を管理する方法であって、前記方法は、
前記メモリの第1の部分を一組のフリーブロックに区分することと、
第1の組のフリーブロックをリンクされたリストをフリーポインタリストとして維持することであって、前記第1の組のフリーブロックのそれぞれは、順序付けられた組のフリーポインタを格納し、各フリーポインタは、第2の組のフリーブロック内の複数のフリーブロックのそれぞれを指し示す、ことと、
前記システムからの第1の要求に応答して、
前記フリーポインタリストのヘッドにあるフリーポインタによって指し示された前記一組のフリーブロック内のブロックを割り当てることと、
前記フリーポインタリストから、前記フリーポインタリストのヘッドにある前記ポインタを除去することと、
前記システムからの第2の要求に応答して、
割り当てられたブロックを前記一組のフリーブロックに戻すことと、
前記フリーポインタリストのヘッドにある前記フリーポインタリストに対して、前記戻されたブロックに対するフリーポインタを追加することと
を含み、
前記フリーポインタリストの選択された部分が前記メモリの第2の部分に格納され、前記メモリの前記第2部分は、前記第1の部分に対して、サイズは小さいが動作が速い、方法。 - メモリ構成要素を有するデジタルデータ処理システムにおいて、前記メモリにおける使用可能な資源を管理する方法であって、前記方法は、
前記メモリの第1の部分を少なくともn+1個のフリーブロックに区分することと、
前記複数のフリーブロックのうちの第1のフリーブロックをフリーポインタブロックとして割り当てることであって、前記複数のフリーブロックのうちの第1のフリーブロックが、前記ブロック内のそれぞれのスロットにおいて、それぞれが少なくともn個のフリーポインタを格納するような大きさである、ことと、
前記フリーポインタブロック内の前記複数のスロットのうちの第1のスロットを指し示すようにヘッドポインタを初期化することと、
前記n個の他のフリーブロックのそれぞれに対して、
前記ヘッドポインタによって指し示された前記フリーポインタブロック内の前記スロットに、前記n個のフリーブロックのそれぞれ1つに対するフリーポインタを格納することと、
前記フリーポインタブロック内の次に続くスロットを指し示すように前記ヘッドポインタを前進させることと、
前記システムからの第1の要求に応答して、
前記フリーポインタブロックから、前記ヘッドポインタによって指し示される、前記フリーポインタブロックに格納されている前記複数のフリーポインタのうちの1つを検索することと、
前記検索されたフリーポインタによって指し示された前記フリーブロックを割り当てることと、
前記フリーポインタブロック内の直前のスロットを指し示すように前記ヘッドポインタを後退させることと、
前記システムからの第2の要求に応答して、
前記フリーポインタブロック内の次に続くスロットを指し示すように前記ヘッドポインタを前進させることと、
割り当てられたブロックを一組のフリーブロックに戻すことと、
前記ヘッドポインタによって指し示された前記フリーポインタブロック内の前記スロットに、前記戻されたフリーブロックに対するフリーポインタを格納することと
を含み、
前記ポインタブロックに格納されている前記ポインタは、フリーポインタリストを含み、前記フリーポインタリストの選択された部分が前記メモリの第2の部分に格納され、前記メモリの前記第2部分は、前記第1の部分に比べてサイズは小さいが動作が速い、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/376,354 | 2003-02-26 | ||
US10/376,354 US6907508B2 (en) | 2003-02-26 | 2003-02-26 | Structure and method for managing available memory resources |
PCT/US2004/003427 WO2004077229A2 (en) | 2003-02-26 | 2004-02-06 | Structure and method for managing available memory resources |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168824A Division JP5222381B2 (ja) | 2003-02-26 | 2011-08-01 | 使用可能なメモリ資源を管理するための構成および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006519438A JP2006519438A (ja) | 2006-08-24 |
JP4879014B2 true JP4879014B2 (ja) | 2012-02-15 |
Family
ID=32869088
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006503370A Expired - Fee Related JP4879014B2 (ja) | 2003-02-26 | 2004-02-06 | 使用可能なメモリ資源を管理するための構成および方法 |
JP2011168824A Expired - Fee Related JP5222381B2 (ja) | 2003-02-26 | 2011-08-01 | 使用可能なメモリ資源を管理するための構成および方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011168824A Expired - Fee Related JP5222381B2 (ja) | 2003-02-26 | 2011-08-01 | 使用可能なメモリ資源を管理するための構成および方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6907508B2 (ja) |
EP (1) | EP1599802A2 (ja) |
JP (2) | JP4879014B2 (ja) |
TW (1) | TWI340385B (ja) |
WO (1) | WO2004077229A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7330956B1 (en) * | 2002-04-16 | 2008-02-12 | Emc Corporation | Bucket based memory allocation |
US7185029B1 (en) * | 2003-06-27 | 2007-02-27 | Unisys Corporation | Method and apparatus for maintaining, and updating in-memory copies of the first and second pointers to reference the new versions of the first and second control structures that indicate available and allocated portions of usable space in the data file |
US7127505B2 (en) | 2003-08-15 | 2006-10-24 | Internet Associates, Llc | Methods, computer systems, and computer readable media for generating displays of sets of network addresses with status indicators |
US7073040B2 (en) * | 2003-09-23 | 2006-07-04 | Intel Corporation | Multilevel segmented memory |
US7343513B1 (en) * | 2003-09-24 | 2008-03-11 | Juniper Networks, Inc. | Systems and methods for recovering memory |
US7330907B2 (en) * | 2003-10-02 | 2008-02-12 | Internet Associates, Llc | Methods, computer systems, and computer readable media for controlling the status of network address space |
US7523284B1 (en) * | 2004-08-10 | 2009-04-21 | American Megatrends, Inc. | Method and apparatus for providing memory management within a system management mode |
US8225327B2 (en) * | 2005-09-15 | 2012-07-17 | International Business Machines Corporation | Synchronizing access to a shared resource utilizing selective locking |
US7469329B2 (en) * | 2006-03-30 | 2008-12-23 | International Business Machines Corporation | Methods for dynamically resizing memory pools |
US9311227B2 (en) * | 2006-10-31 | 2016-04-12 | Hewlett Packard Enterprise Development Lp | Memory management |
US9778882B2 (en) * | 2008-06-30 | 2017-10-03 | Hitachi Data Systems Engineering UK Limited | Dynamic write balancing in a data storage system |
US9273370B2 (en) | 2010-07-28 | 2016-03-01 | Nippon Steel & Sumitomo Metal Corporation | Hot-rolled steel sheet, cold-rolled steel sheet, galvanized steel sheet, and methods of manufacturing the same |
US20130061009A1 (en) * | 2011-09-06 | 2013-03-07 | Futurewei Technologies, Inc. | High Performance Free Buffer Allocation and Deallocation |
US8793464B2 (en) * | 2011-11-07 | 2014-07-29 | Sap Ag | Memory management in multi-threaded multi-processor computing system |
US9092318B2 (en) * | 2012-02-06 | 2015-07-28 | Vmware, Inc. | Method of allocating referenced memory pages from a free list |
US9367439B2 (en) * | 2012-04-30 | 2016-06-14 | Oracle International Corporation | Physical memory usage prediction |
US10055267B2 (en) * | 2015-03-04 | 2018-08-21 | Sandisk Technologies Llc | Block management scheme to handle cluster failures in non-volatile memory |
CN109690498B (zh) * | 2016-09-28 | 2020-12-25 | 华为技术有限公司 | 内存管理方法和设备 |
US11093403B2 (en) | 2018-12-04 | 2021-08-17 | Vmware, Inc. | System and methods of a self-tuning cache sizing system in a cache partitioning system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02118856A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | ファイル制御方式 |
JPH02201558A (ja) * | 1989-01-30 | 1990-08-09 | Fujitsu Ltd | 領域管理処理方式 |
JPH08153036A (ja) * | 1994-11-28 | 1996-06-11 | Fujitsu Ltd | メモリ管理装置 |
JPH08328946A (ja) * | 1995-06-05 | 1996-12-13 | Fuji Xerox Co Ltd | 2次記憶領域の管理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426639A (en) * | 1991-11-29 | 1995-06-20 | At&T Corp. | Multiple virtual FIFO arrangement |
US7111289B2 (en) * | 2001-12-21 | 2006-09-19 | Agere Systems, Inc. | Method for implementing dual link list structure to enable fast link-list pointer updates |
US6754795B2 (en) * | 2001-12-21 | 2004-06-22 | Agere Systems Inc. | Methods and apparatus for forming linked list queue using chunk-based structure |
US6754744B2 (en) * | 2002-09-10 | 2004-06-22 | Broadcom Corporation | Balanced linked lists for high performance data buffers in a network device |
US20040131055A1 (en) * | 2003-01-06 | 2004-07-08 | Juan-Carlos Calderon | Memory management free pointer pool |
-
2003
- 2003-02-26 US US10/376,354 patent/US6907508B2/en not_active Expired - Lifetime
-
2004
- 2004-02-06 WO PCT/US2004/003427 patent/WO2004077229A2/en not_active Application Discontinuation
- 2004-02-06 EP EP04709024A patent/EP1599802A2/en not_active Withdrawn
- 2004-02-06 JP JP2006503370A patent/JP4879014B2/ja not_active Expired - Fee Related
- 2004-02-25 TW TW093104772A patent/TWI340385B/zh not_active IP Right Cessation
-
2011
- 2011-08-01 JP JP2011168824A patent/JP5222381B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02118856A (ja) * | 1988-10-28 | 1990-05-07 | Nec Corp | ファイル制御方式 |
JPH02201558A (ja) * | 1989-01-30 | 1990-08-09 | Fujitsu Ltd | 領域管理処理方式 |
JPH08153036A (ja) * | 1994-11-28 | 1996-06-11 | Fujitsu Ltd | メモリ管理装置 |
JPH08328946A (ja) * | 1995-06-05 | 1996-12-13 | Fuji Xerox Co Ltd | 2次記憶領域の管理方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2004077229A3 (en) | 2004-12-02 |
JP5222381B2 (ja) | 2013-06-26 |
US6907508B2 (en) | 2005-06-14 |
US20040168037A1 (en) | 2004-08-26 |
EP1599802A2 (en) | 2005-11-30 |
TWI340385B (en) | 2011-04-11 |
JP2011248920A (ja) | 2011-12-08 |
WO2004077229A2 (en) | 2004-09-10 |
JP2006519438A (ja) | 2006-08-24 |
TW200502953A (en) | 2005-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5222381B2 (ja) | 使用可能なメモリ資源を管理するための構成および方法 | |
EP2791806B1 (en) | Working set swapping using a sequentially ordered swap file | |
US6175900B1 (en) | Hierarchical bitmap-based memory manager | |
JP2571664B2 (ja) | コンピュータ主記憶域管理システムおよび方法 | |
US5651136A (en) | System and method for increasing cache efficiency through optimized data allocation | |
JP3611305B2 (ja) | 永続的且つロバストな記憶割当てシステム及び方法 | |
JP2858795B2 (ja) | 実記憶割り当て方法 | |
US20070156997A1 (en) | Memory allocation | |
US6804761B1 (en) | Memory allocation system and method | |
JPH0775004B2 (ja) | メモリ制御方法 | |
CN108959113B (zh) | 用于闪存感知堆存储器管理的方法和系统 | |
CN1309353A (zh) | 用于持久和稳固的存储管理的系统和方法 | |
US9778872B2 (en) | Storage region management method, storage region allocation method and program | |
JP6323445B2 (ja) | ストレージ装置と方法及びプログラム | |
US20030018689A1 (en) | Method, system, and computer program product for managing a re-usable resource with linked list groups | |
US8274521B2 (en) | System available cache color map | |
US6651147B2 (en) | Data placement and allocation using virtual contiguity | |
US8990537B2 (en) | System and method for robust and efficient free chain management | |
CN113535392B (zh) | 基于cma实现支持大内存连续分配的内存管理方法及系统 | |
CN117435352A (zh) | 一种定长变长数据混合管理的轻量化内存优化分配方法 | |
JPH06103157A (ja) | 記憶空間管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4879014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |