JPH06103157A - 記憶空間管理方法 - Google Patents
記憶空間管理方法Info
- Publication number
- JPH06103157A JPH06103157A JP11722493A JP11722493A JPH06103157A JP H06103157 A JPH06103157 A JP H06103157A JP 11722493 A JP11722493 A JP 11722493A JP 11722493 A JP11722493 A JP 11722493A JP H06103157 A JPH06103157 A JP H06103157A
- Authority
- JP
- Japan
- Prior art keywords
- storage space
- address
- program
- bit
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、記憶領域拡張の際に事実上
同時に異なるビットアドレスを適切に供給できる記憶空
間管理を実現することである。 【構成】 Ｐビット及びＮビット（Ｎ＞Ｐ）アドレス作
業記憶領域への複数の記憶空間リクエストを扱う記憶空
間管理の方法。Ｐビットアドレスの記憶空間は、記憶空
間領域全体（２）のうちの下側の部分（２−１）に昇順
アドレスで管理される。Ｎビットアドレスの記憶空間
は、記憶空間全体（２）に降順アドレスで管理される。
同時に異なるビットアドレスを適切に供給できる記憶空
間管理を実現することである。 【構成】 Ｐビット及びＮビット（Ｎ＞Ｐ）アドレス作
業記憶領域への複数の記憶空間リクエストを扱う記憶空
間管理の方法。Ｐビットアドレスの記憶空間は、記憶空
間領域全体（２）のうちの下側の部分（２−１）に昇順
アドレスで管理される。Ｎビットアドレスの記憶空間
は、記憶空間全体（２）に降順アドレスで管理される。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータの作業記
憶空間領域における複数の記憶空間の管理に関するもの
である。
憶空間領域における複数の記憶空間の管理に関するもの
である。
【０００２】
【従来の技術】通常コンピュータで実行されるプログラ
ムは（時分割、多重プロセシング、バッチの何れの場合
でも）作業記憶領域へロードされ管理される。これらプ
ログラムやオペレーティングシステムは不規則に作業記
憶領域に対して動的記憶空間をリクエストして、別のプ
ログラムを再ロードしたりデータをそこに記録したりす
る。この場合プログラムから要求をされなくなった記憶
空間は解放されて記憶空間の管理に使われる。使用中で
ない記憶空間は「ギャップ」とみなされ、新たな記憶空
間のリクエストに対し使用される。記憶空間管理はこう
いった記憶空間の割付けやギャップの管理のことを指
す。
ムは（時分割、多重プロセシング、バッチの何れの場合
でも）作業記憶領域へロードされ管理される。これらプ
ログラムやオペレーティングシステムは不規則に作業記
憶領域に対して動的記憶空間をリクエストして、別のプ
ログラムを再ロードしたりデータをそこに記録したりす
る。この場合プログラムから要求をされなくなった記憶
空間は解放されて記憶空間の管理に使われる。使用中で
ない記憶空間は「ギャップ」とみなされ、新たな記憶空
間のリクエストに対し使用される。記憶空間管理はこう
いった記憶空間の割付けやギャップの管理のことを指
す。
【０００３】これを単純な例を使って説明する。図１、
２では記憶空間にプログラムがロードされている。この
記憶空間はプログラムにとって必要でなくなると直ちに
解放されて新たなリクエストに備える。ここで特に強調
しておくべきことは、図に示すようなプログラムだけで
はなくデータもまた記憶空間を使用できることである。
２では記憶空間にプログラムがロードされている。この
記憶空間はプログラムにとって必要でなくなると直ちに
解放されて新たなリクエストに備える。ここで特に強調
しておくべきことは、図に示すようなプログラムだけで
はなくデータもまた記憶空間を使用できることである。
【０００４】図１では、まずプログラム１がアドレス０
からａに入り、続いてプログラム２がアドレスａ＋１か
らｂにロードされている。
からａに入り、続いてプログラム２がアドレスａ＋１か
らｂにロードされている。
【０００５】図１では結局プログラム１から５が記憶１
の使用可能な空間（アドレス０からｆ）に以下のように
割り当てられている：
の使用可能な空間（アドレス０からｆ）に以下のように
割り当てられている：
【０００６】プログラム２と４が占有していた記憶空間
が、プログラム４の実行後に記憶空間管理に返される。
するとアドレスａ＋１からｂとｃ＋１からｄ、そして元
々使用されていなかったｅ＋１からｆが新たなプログラ
ムのロードを受けられる状態となる（図２）。
が、プログラム４の実行後に記憶空間管理に返される。
するとアドレスａ＋１からｂとｃ＋１からｄ、そして元
々使用されていなかったｅ＋１からｆが新たなプログラ
ムのロードを受けられる状態となる（図２）。
【０００７】新たなプログラムを解放された「ギャッ
プ」（ａ＋１からｂとｃ＋１からｄ）や元々空いていた
ｅ＋１からｆにロードすることができる。ただし、「ギ
ャップ」容量を越える記憶空間を必要とするプログラム
はロードすることが出来ない。
プ」（ａ＋１からｂとｃ＋１からｄ）や元々空いていた
ｅ＋１からｆにロードすることができる。ただし、「ギ
ャップ」容量を越える記憶空間を必要とするプログラム
はロードすることが出来ない。
【０００８】図２の例では、プログラム８を記憶１にロ
ードすることが出来ない。なぜなら、ａ＋１からｂ、ｃ
＋１からｄ、ｅ＋１からｆの何れのギャップともプログ
ラム８の必要とする記憶空間より小さいからである。一
方、プログラム６、７はともに空き記憶空間（斜線部）
にロードできる：プログラム６はａ＋１からｂに、プロ
グラム７はｅ＋１からｆにロードされている。プログラ
ム６（７）はアドレスａ＋１からｂ（ｅ＋１からｆ）の
全部を占有することは出来ないため、そこに空き記憶空
間（鍵括弧部）が残されることになる。
ードすることが出来ない。なぜなら、ａ＋１からｂ、ｃ
＋１からｄ、ｅ＋１からｆの何れのギャップともプログ
ラム８の必要とする記憶空間より小さいからである。一
方、プログラム６、７はともに空き記憶空間（斜線部）
にロードできる：プログラム６はａ＋１からｂに、プロ
グラム７はｅ＋１からｆにロードされている。プログラ
ム６（７）はアドレスａ＋１からｂ（ｅ＋１からｆ）の
全部を占有することは出来ないため、そこに空き記憶空
間（鍵括弧部）が残されることになる。
【０００９】従ってプログラム８のような大きなプログ
ラムを新たにロードする場合は、そのために充分な「ギ
ャップ」が出来るまで待たされることになる。
ラムを新たにロードする場合は、そのために充分な「ギ
ャップ」が出来るまで待たされることになる。
【００１０】プログラム（またはデータ）の割付け・除
去を連続的に繰り返せば、統計的分布に従って多数の
「ギャップ」が生成することになる。
去を連続的に繰り返せば、統計的分布に従って多数の
「ギャップ」が生成することになる。
【００１１】記憶空間の利用を最適化し同時にどのプロ
グラムをどのギャップにロードするかを決定する戦略は
多種存在している。
グラムをどのギャップにロードするかを決定する戦略は
多種存在している。
【００１２】記憶空間をアドレスの昇順（図１で矢印の
示す向き）に割り付けてやり、同様に「ギャップ」もア
ドレスの昇順に新たなプログラムに割り付けてゆく場合
は、大きなギャップの現れる確率は作業記憶領域の上端
で最大となる。これが特に顕著なのは、最初に現れた充
分な大きさのギャップを新たなプログラムに割り付ける
戦略を用いる場合である。
示す向き）に割り付けてやり、同様に「ギャップ」もア
ドレスの昇順に新たなプログラムに割り付けてゆく場合
は、大きなギャップの現れる確率は作業記憶領域の上端
で最大となる。これが特に顕著なのは、最初に現れた充
分な大きさのギャップを新たなプログラムに割り付ける
戦略を用いる場合である。
【００１３】ＩＢＭ ＶＳＥ／ＥＳＡなどのオペレーデ
ィングシステムでは、コンピュータの開発に連れて作業
記憶領域も拡張された。元々記憶領域は２４ビットアド
レス（２４ディジットの２進数；各ポジションに０また
は１）であったが、記憶領域拡張に伴い３１ビットアド
レスへと変わった。
ィングシステムでは、コンピュータの開発に連れて作業
記憶領域も拡張された。元々記憶領域は２４ビットアド
レス（２４ディジットの２進数；各ポジションに０また
は１）であったが、記憶領域拡張に伴い３１ビットアド
レスへと変わった。
【００１４】このような記憶領域拡張があったために、
現在多くのユーザが２４ビットアドレスでしか走らない
「古い」アプリケーション・プログラムと３１ビットア
ドレスでも走る「新しい」アプリケーションの両方を使
用している。
現在多くのユーザが２４ビットアドレスでしか走らない
「古い」アプリケーション・プログラムと３１ビットア
ドレスでも走る「新しい」アプリケーションの両方を使
用している。
【００１５】
【発明が解決しようとする課題】記憶領域拡張の際に事
実上同時に異なるビットアドレスを適切に供給できる記
憶領域管理を実現することである。
実上同時に異なるビットアドレスを適切に供給できる記
憶領域管理を実現することである。
【００１６】
【課題を解決するための手段】前記課題を解決するため
に、本発明においては、Ｐビットアドレスの記憶空間
は、記憶空間領域全体（２）のうちの下側の部分（２−
１）に昇順アドレスで管理される。Ｎビットアドレスの
記憶空間は、記憶空間全体（２）に降順アドレスで管理
される。
に、本発明においては、Ｐビットアドレスの記憶空間
は、記憶空間領域全体（２）のうちの下側の部分（２−
１）に昇順アドレスで管理される。Ｎビットアドレスの
記憶空間は、記憶空間全体（２）に降順アドレスで管理
される。
【００１７】さらなる発明の詳細は以下に述べる。
【００１８】図３に示す記憶領域では、２４ビット（Ｐ
ビット）プログラム用に下側の記憶領域２−１（最大１
６Ｍバイトまで）のアドレスを昇順に使用している。一
方３１ビット（Ｎビット）プログラム用には記憶領域２
全体のアドレスを降順に使用している。
ビット）プログラム用に下側の記憶領域２−１（最大１
６Ｍバイトまで）のアドレスを昇順に使用している。一
方３１ビット（Ｎビット）プログラム用には記憶領域２
全体のアドレスを降順に使用している。
【００１９】
【実施例】発明に基づく記憶空間管理の例を図３に示
す。
す。
【００２０】記憶空間全体を「２」とする。この記憶空
間２のうちアドレス０から２P−１（２P−１＝１６Ｍバ
イト−１、Ｐ＝２４）の部分２−１にプログラム（プロ
グラム１（Ｐ）、プログラム２（Ｐ）、プログラム３
（Ｐ）など）が割り付けられる。
間２のうちアドレス０から２P−１（２P−１＝１６Ｍバ
イト−１、Ｐ＝２４）の部分２−１にプログラム（プロ
グラム１（Ｐ）、プログラム２（Ｐ）、プログラム３
（Ｐ）など）が割り付けられる。
【００２１】これらのプログラムはＰビットアドレス
（Ｐ＝２４）用である。記憶空間２のうち１６Ｍバイト
に当たる２−１は２４ビットアドレスで使用できる。簡
単のため図３の例ではプログラムのみを示しているが、
一般には記憶空間管理はデータも扱う。
（Ｐ＝２４）用である。記憶空間２のうち１６Ｍバイト
に当たる２−１は２４ビットアドレスで使用できる。簡
単のため図３の例ではプログラムのみを示しているが、
一般には記憶空間管理はデータも扱う。
【００２２】プログラム等の割付け・除去は、記憶空間
管理によってアドレスの昇順（単頭矢印の向き）に行わ
れる。０、ａ^、ｂ^、ｃ^、ｄ^（０＜ａ^＜ｂ^＜ｃ^＜
ｄ^）を記憶空間アドレスとすると、各プログラムは以
下の様に割り付けられている： さらに、以下のＮビットアドレス（Ｎ＞Ｐ）のプログラ
ム プログラム１（Ｎ） プログラム２（Ｎ） プログラム３（Ｎ） プログラム４（Ｎ） が割り付けられている。Ｎ＝３１の場合、２Ｇバイトの
アドレスを使用できる。
管理によってアドレスの昇順（単頭矢印の向き）に行わ
れる。０、ａ^、ｂ^、ｃ^、ｄ^（０＜ａ^＜ｂ^＜ｃ^＜
ｄ^）を記憶空間アドレスとすると、各プログラムは以
下の様に割り付けられている： さらに、以下のＮビットアドレス（Ｎ＞Ｐ）のプログラ
ム プログラム１（Ｎ） プログラム２（Ｎ） プログラム３（Ｎ） プログラム４（Ｎ） が割り付けられている。Ｎ＝３１の場合、２Ｇバイトの
アドレスを使用できる。
【００２３】これらのプログラムの記憶空間は記憶空間
２全体をアドレスの降順（２つの矢頭のある矢印（以下
双頭矢印という）の向き）に管理する。単頭矢印のアド
レス方向は双頭矢印のアドレス方向と逆向きである。
２全体をアドレスの降順（２つの矢頭のある矢印（以下
双頭矢印という）の向き）に管理する。単頭矢印のアド
レス方向は双頭矢印のアドレス方向と逆向きである。
【００２４】ｚ、（ｚ−ａ"）、（ｚ−ｂ"）、（ｚ−
ｃ"）、（ｚ−ｄ"）、（ｚ−ｅ"）を記憶空間アドレス
とすると（但し、 ｚ＞（ｚ−ａ"）＞（ｚ−ｂ"）＞
（ｚ−ｃ"）＞（ｚ−ｄ"）＞（ｚ−ｅ"） ）、各プロ
グラムは以下の様に割り付けられている： アドレス プログラム１（Ｎ） ｚ から（ｚ−ａ"） プログラム２（Ｎ） ｚ−（ａ"＋１）から（ｚ−ｂ"） プログラム３（Ｎ） ｚ−（ｂ"＋１）から（ｚ−ｃ"） プログラム４（Ｎ） ｚ−（ｃ"＋１）から（ｚ−ｄ"） 空き ｚ−（ｄ"＋１）から（ｚ−ｅ"）。 （プログラムの開始点が絶対記憶空間アドレスの小さい
方に、終点が大きい方に位置している）。
ｃ"）、（ｚ−ｄ"）、（ｚ−ｅ"）を記憶空間アドレス
とすると（但し、 ｚ＞（ｚ−ａ"）＞（ｚ−ｂ"）＞
（ｚ−ｃ"）＞（ｚ−ｄ"）＞（ｚ−ｅ"） ）、各プロ
グラムは以下の様に割り付けられている： アドレス プログラム１（Ｎ） ｚ から（ｚ−ａ"） プログラム２（Ｎ） ｚ−（ａ"＋１）から（ｚ−ｂ"） プログラム３（Ｎ） ｚ−（ｂ"＋１）から（ｚ−ｃ"） プログラム４（Ｎ） ｚ−（ｃ"＋１）から（ｚ−ｄ"） 空き ｚ−（ｄ"＋１）から（ｚ−ｅ"）。 （プログラムの開始点が絶対記憶空間アドレスの小さい
方に、終点が大きい方に位置している）。
【００２５】ＰビットアドレスのプログラムとＮビット
アドレスのプログラムを互いに逆向きにアドレシングす
ることの利点は、記憶空間の利用を最適化し得ることで
ある： １ 第一に、上記割付けにおいてＮビットプログラムが
記憶空間２−１上のＰビットプログラムと競合すること
は通常起こらない。原則として、Ｐビットプログラムは
記憶空間２−１のみを使用出来るだけだが、Ｎビットプ
ログラムは記憶空間２全体を利用し得る。但し、Ｎビッ
トプログラムが記憶空間２−１を使用するのは、アドレ
スｚ−ｅ" からｚに空きが無くかつ記憶空間２−１に更
にＮビットプログラムを割り付けるだけの空きが有る場
合だけである。 ２ 第２に、ＰビットプログラムとＮビットプログラム
との間にできるギャップは、同一ビットのプログラム間
にできるギャップよりも通常大きい。この大きなギャッ
プに対し記憶空間管理が新たに大きな（Ｎビットの）プ
ログラムを割り付けることが出来る。極端な場合には、
記憶空間ｚ−ｅ" からｚよりも大きなＮビットプログラ
ムを割り付けることもある。
アドレスのプログラムを互いに逆向きにアドレシングす
ることの利点は、記憶空間の利用を最適化し得ることで
ある： １ 第一に、上記割付けにおいてＮビットプログラムが
記憶空間２−１上のＰビットプログラムと競合すること
は通常起こらない。原則として、Ｐビットプログラムは
記憶空間２−１のみを使用出来るだけだが、Ｎビットプ
ログラムは記憶空間２全体を利用し得る。但し、Ｎビッ
トプログラムが記憶空間２−１を使用するのは、アドレ
スｚ−ｅ" からｚに空きが無くかつ記憶空間２−１に更
にＮビットプログラムを割り付けるだけの空きが有る場
合だけである。 ２ 第２に、ＰビットプログラムとＮビットプログラム
との間にできるギャップは、同一ビットのプログラム間
にできるギャップよりも通常大きい。この大きなギャッ
プに対し記憶空間管理が新たに大きな（Ｎビットの）プ
ログラムを割り付けることが出来る。極端な場合には、
記憶空間ｚ−ｅ" からｚよりも大きなＮビットプログラ
ムを割り付けることもある。
【００２６】説明を簡潔にするため、連続してプログラ
ムの割付け・除去を行う際に現れるギャップは図３に示
していない。
ムの割付け・除去を行う際に現れるギャップは図３に示
していない。
【００２７】通常 降順アドレス（双頭矢印の向き）の
場合、アドレス計算も逆向きに行う（図４、５）。つま
り最上位の絶対記憶空間ｚより始める。
場合、アドレス計算も逆向きに行う（図４、５）。つま
り最上位の絶対記憶空間ｚより始める。
【００２８】４Ｍバイトの記憶空間を要求されて最低で
も４Ｍバイトのギャップを逆向きに探し、アドレスｘか
らｙ１が最初に見つかったとする。するとプログラムは
記憶空間のアドレスｙ２（＝ｙ１−４Ｍバイト＋１から
ｙ１）に割り付けられる。
も４Ｍバイトのギャップを逆向きに探し、アドレスｘか
らｙ１が最初に見つかったとする。するとプログラムは
記憶空間のアドレスｙ２（＝ｙ１−４Ｍバイト＋１から
ｙ１）に割り付けられる。
【００２９】アドレスｘからｙ１＋４Ｍバイトは残った
ギャップとして新たな要求に備えている。
ギャップとして新たな要求に備えている。
【００３０】しかし、更に逆向きに絶対記憶空間アドレ
スを決定してゆくと複雑になりすぎてかえってプログラ
ムや場合によってはハードウェアにとっても不都合とな
る。
スを決定してゆくと複雑になりすぎてかえってプログラ
ムや場合によってはハードウェアにとっても不都合とな
る。
【００３１】従って、Ｎビットアドレシングではアドレ
ス２Pから順方向に計算してアドレスｙ１およびｙ２を
決定すると良い。この場合、プログラムはまず仮想的な
記憶空間ｙ^２からｙ^１に割り付けられ、次にアドレス
の差異 ｙ１＝２０００−（ｙ^２−２P） ｙ２＝２０００−（ｙ^１−２P） を実際に計算して絶対アドレスｙ１およびｙ２を得るこ
とになる（３１ビットアドレスの場合、最大２００Ｍバ
イト利用可能；Ｐ＝２４ビット）。
ス２Pから順方向に計算してアドレスｙ１およびｙ２を
決定すると良い。この場合、プログラムはまず仮想的な
記憶空間ｙ^２からｙ^１に割り付けられ、次にアドレス
の差異 ｙ１＝２０００−（ｙ^２−２P） ｙ２＝２０００−（ｙ^１−２P） を実際に計算して絶対アドレスｙ１およびｙ２を得るこ
とになる（３１ビットアドレスの場合、最大２００Ｍバ
イト利用可能；Ｐ＝２４ビット）。
【００３２】換言すると、アドレスｙ１およびｙ２を決
定する場合、まず昇順アドレシングであるように扱って
おいて、そのため生じる差異を後で適切に計算すること
によって降順アドレシングに戻すのである。
定する場合、まず昇順アドレシングであるように扱って
おいて、そのため生じる差異を後で適切に計算すること
によって降順アドレシングに戻すのである。
【００３３】作業記憶領域の空き領域を探す場合、記憶
領域そのものを検索することはない。記憶空間について
記述してある管理情報空間（インデックス）中を昇順ア
ドレスに検索するのである。ここには上述の昇順から降
順へのアドレス差異決定法によって変換したアドレスが
記述されている。
領域そのものを検索することはない。記憶空間について
記述してある管理情報空間（インデックス）中を昇順ア
ドレスに検索するのである。ここには上述の昇順から降
順へのアドレス差異決定法によって変換したアドレスが
記述されている。
【００３４】結論として、通常昇順アドレスの計算のみ
に用いていた記憶空間管理アルゴリズム（及びプログラ
ムコード）を、降順アドレスの計算（更にはアドレスの
差異決定）にも使用し得ると言える。
に用いていた記憶空間管理アルゴリズム（及びプログラ
ムコード）を、降順アドレスの計算（更にはアドレスの
差異決定）にも使用し得ると言える。
【００３５】
【発明の効果】本発明により、異なるビットのプログラ
ムを同時に扱い記憶空間の利用を最適化する記憶空間管
理が実現できる。この記憶空間管理を用いたコンピュー
タ上で、ユーザは不都合を生ずること無くビットの異な
るプログラムを同時に使用することが出来る。
ムを同時に扱い記憶空間の利用を最適化する記憶空間管
理が実現できる。この記憶空間管理を用いたコンピュー
タ上で、ユーザは不都合を生ずること無くビットの異な
るプログラムを同時に使用することが出来る。
【図１】従来の方式でコンピュータ作業記憶領域へプロ
グラムをロードした時の記憶空間の模式図。
グラムをロードした時の記憶空間の模式図。
【図２】図１で、「ギャップ」と新たなプログラムとが
現れた場合の模式図。
現れた場合の模式図。
【図３】本発明に基づく記憶空間管理の模式図。
【図４】逆向き計算による絶対アドレス決定の模式図。
【図５】正方向の計算による絶対アドレスの決定、そし
てその差異決定の模式図。
てその差異決定の模式図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 インゴルフ・サルム ドイツ国7046 ゴイフェルデン、ローテ− シュトラーセ 30／１ (72)発明者 モニカ・ツィマーマン ドイツ国7030 ボーブリンゲン、ホーエン シュタウフェンシュトラーセ 16
Claims (2)
- 【請求項１】コンピュータの作業記憶領域への複数の記
憶空間リクエストを扱う記憶空間管理の方法であって、 コンピュータの作業記憶空間の第一の記憶空間（図３の
プログラム１（Ｐ）、プログラム２（Ｐ）、プログラム
３（Ｐ） ）をＰビットアドレスで使用し、 第二の記憶空間（プログラム１（Ｎ）、プログラム２
（Ｎ）、プログラム３（Ｎ） ）をＮビットアドレスで
使用し、 ここでＮ＞Ｐであり、第一の記憶空間（記憶空間（２）
全体の一部（２−１））を昇順アドレスで管理し、第二
の記憶空間（記憶空間（２）全体）を降順アドレスで管
理することを特徴とする、前記の記憶空間管理方法。 - 【請求項２】降順アドレスで記憶空間を利用するために
絶対記憶空間アドレスを決定する方法であって、先ず昇
順アドレスで仮想的な記憶空間アドレスを決め、次いで
その仮想アドレスとアドレス最大値との差を計算するこ
とによって絶対記憶空間アドレスを算出し、任意で明細
パラメターを考慮することもできることを特徴とする、
前記方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92109368A EP0572696A1 (de) | 1992-06-03 | 1992-06-03 | Speicherplatzverwaltung für eine Vielzahl von Speicherplatzanforderungen in einem Arbeitsspeicher eines Computers |
| DD92109368.8 | 1992-06-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06103157A true JPH06103157A (ja) | 1994-04-15 |
Family
ID=8209675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11722493A Pending JPH06103157A (ja) | 1992-06-03 | 1993-05-19 | 記憶空間管理方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0572696A1 (ja) |
| JP (1) | JPH06103157A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5566321A (en) * | 1993-12-13 | 1996-10-15 | Cray Research, Inc. | Method of managing distributed memory within a massively parallel processing system |
| GB2357166B (en) * | 1999-12-07 | 2001-10-31 | Marconi Comm Ltd | Memory access system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213362A (ja) * | 1982-06-07 | 1983-12-12 | Toshiba Corp | １チツプマイクロコンピユ−タ |
| JPS633035A (ja) * | 1986-06-23 | 1988-01-08 | Mitsui Toatsu Chem Inc | ポリエ−テルイミドよりなる新規構造部材 |
| JPH0293935A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | アドレス空間の動的変換方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1441816A (en) * | 1973-07-18 | 1976-07-07 | Int Computers Ltd | Electronic digital data processing systems |
-
1992
- 1992-06-03 EP EP92109368A patent/EP0572696A1/de not_active Withdrawn
-
1993
- 1993-05-19 JP JP11722493A patent/JPH06103157A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58213362A (ja) * | 1982-06-07 | 1983-12-12 | Toshiba Corp | １チツプマイクロコンピユ−タ |
| JPS633035A (ja) * | 1986-06-23 | 1988-01-08 | Mitsui Toatsu Chem Inc | ポリエ−テルイミドよりなる新規構造部材 |
| JPH0293935A (ja) * | 1988-09-30 | 1990-04-04 | Nec Corp | アドレス空間の動的変換方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0572696A1 (de) | 1993-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571664B2 (ja) | コンピュータ主記憶域管理システムおよび方法 | |
| US6640290B1 (en) | Easily coalesced, sub-allocating, hierarchical, multi-bit bitmap-based memory manager | |
| US5809516A (en) | Allocation method of physical regions of a disc array to a plurality of logically-sequential data, adapted for increased parallel access to data | |
| JP3611305B2 (ja) | 永続的且つロバストな記憶割当てシステム及び方法 | |
| EP0798639B1 (en) | Process assignment in a multiprocessor system | |
| JP2007523412A (ja) | メモリ割当て | |
| US7650400B2 (en) | Dynamic configuration and self-tuning on inter-nodal communication resources in a database management system | |
| JP3778980B2 (ja) | 保留された量の不使用の記憶スペースを使用する方法 | |
| US6178423B1 (en) | System and method for recycling numerical values in a computer system | |
| US7251663B1 (en) | Method and apparatus for determining if stored memory range overlaps key memory ranges where the memory address space is organized in a tree form and partition elements for storing key memory ranges | |
| US5333315A (en) | System of device independent file directories using a tag between the directories and file descriptors that migrate with the files | |
| JP5222381B2 (ja) | 使用可能なメモリ資源を管理するための構成および方法 | |
| JP2858795B2 (ja) | 実記憶割り当て方法 | |
| US20140351552A1 (en) | Working set swapping using a sequentially ordered swap file | |
| US6643753B2 (en) | Methods and systems for managing heap creation and allocation | |
| JPH02300949A (ja) | メモリ制御方法 | |
| JPH0638242B2 (ja) | 要求ペ−ジ仮想アドレス空間におけるメモリ・ブロツク圧縮方法 | |
| JPH08129457A (ja) | 外部記憶ストラクチャを拡大、縮小、及び再配分するための方法及び装置 | |
| CN111984425B (zh) | 用于操作系统的内存管理方法、装置及设备 | |
| US7870171B2 (en) | Method and system for garbage collection in a multitasking environment | |
| US5678024A (en) | Method and system for dynamic performance resource management within a computer based system | |
| US7991976B2 (en) | Permanent pool memory management method and system | |
| US20090228537A1 (en) | Object Allocation System and Method | |
| JPH06103157A (ja) | 記憶空間管理方法 | |
| JP3299294B2 (ja) | メモリブロック制御方式 |