JP4857996B2 - Imaging device - Google Patents
Imaging device Download PDFInfo
- Publication number
- JP4857996B2 JP4857996B2 JP2006210732A JP2006210732A JP4857996B2 JP 4857996 B2 JP4857996 B2 JP 4857996B2 JP 2006210732 A JP2006210732 A JP 2006210732A JP 2006210732 A JP2006210732 A JP 2006210732A JP 4857996 B2 JP4857996 B2 JP 4857996B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- local
- predetermined
- physical quantity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、例えばCMOSイメージセンサやCCDイメージセンサ等の固体撮像素子を用いた撮像装置に関し、特に環境条件に応じて固体撮像素子を最適化した撮影を行うことができる撮像装置に関する。 The present invention relates to an image pickup apparatus using a solid-state image pickup device such as a CMOS image sensor or a CCD image sensor, and more particularly to an image pickup device capable of performing shooting with an optimized solid-state image pickup device according to environmental conditions.
従来、撮像装置に用いる固体撮像素子として、撮像部を構成する複数の画素毎に、光電変換を行うフォトダイオードと、このフォトダイオードで生成した信号電荷を読み出す読み出しトランジスタと、読み出された信号電荷を画素信号に変換する増幅トランジスタと、信号電荷をリセットするリセットトランジスタと、読み出す画素を選択する選択トランジスタ等を設けたCMOSイメージセンサが各種提供されている。
しかし、このようなCMOSイメージセンサでは残像が問題となっている。一般に、残像は、前タイミングでのシャッター不足による電荷残りや蓄積電荷読み出し時の転送不良のために起こり、低照度時(信号量が少ない)場合にリニアリティーを悪化させるものである。
特に、一眼レフなどに用いる大判センサーなど、光電変換部の受光面積が大きくなる程、残像対策は必要である。
Conventionally, as a solid-state imaging device used in an imaging apparatus, a photodiode that performs photoelectric conversion for each of a plurality of pixels that form an imaging unit, a readout transistor that reads out a signal charge generated by the photodiode, and a readout signal charge Various types of CMOS image sensors are provided which are provided with an amplifying transistor for converting the pixel signal into a pixel signal, a reset transistor for resetting signal charges, a selection transistor for selecting a pixel to be read out, and the like.
However, such a CMOS image sensor has a problem of afterimage. In general, an afterimage occurs due to a charge remaining due to insufficient shutter at the previous timing or a transfer failure at the time of reading accumulated charge, and deteriorates linearity at low illuminance (signal amount is small).
In particular, as the light receiving area of the photoelectric conversion unit increases, such as a large format sensor used for a single-lens reflex camera or the like, countermeasures for afterimages are necessary.
このための対策として、(1)読み出し(=転送)ゲートのL長を伸ばす、(2)読み出し時の読み出しパルス幅を広げる、(3)オーバーフローバリアを下げる(蓄積電荷量を少なくする)、(4)読み出し(転送)時の印加電圧を上げて転送ゲート下のポテンシャルを下げる、などの対策がある。
しかし、(1)の場合は、光電変換部側にゲートを伸ばすことになり、ゲート上での光のケラレが多くなり(=光電変換部の面積が減少し)、(3)の場合と同様に蓄積電荷量が少なくなってしまう。
また最近は、動画撮影時に静止画を鮮明に撮影したいため、高速撮影が求められており、入力クロック周波数の増大、フレームレートが高速化している。そのため、各々の画素列において、(2)のようにシャッター時、読み出し時共に読み出しパルス幅を広げると、動作の遅延につながるため好ましくない。また、(4)については、画素内の読み出し(転送)TrのON時の印加電圧のみに昇圧電源(EX:3V以上)を供給し、他の画素Tr(リセットTr、選択Tr、画素電源)には、CMOSロジック(周辺回路)で使用する電源電圧(EX:3V)を印加するという従来技術が提案されている(例えば特許文献1参照)。
However, in the case of (1), the gate is extended to the photoelectric conversion unit side, the vignetting of light on the gate is increased (= the area of the photoelectric conversion unit is reduced), and as in the case of (3). As a result, the amount of stored charge decreases.
In recent years, high-speed shooting has been demanded to capture still images clearly during moving image shooting, and the input clock frequency has increased and the frame rate has increased. For this reason, in each pixel column, it is not preferable to widen the readout pulse width both at the time of shutter and at the time of readout as shown in (2) because this leads to a delay in operation. As for (4), the boosted power (EX: 3 V or more) is supplied only to the applied voltage when the readout (transfer) Tr in the pixel is ON, and other pixels Tr (reset Tr, selection Tr, pixel power) Has proposed a conventional technique of applying a power supply voltage (EX: 3 V) used in CMOS logic (peripheral circuit) (see, for example, Patent Document 1).
ところで、従来技術において、暗電流防止のために、転送ゲートにかかる負電圧に温度特性を持たせる構成の撮像装置がある。この際には、転送ゲートの酸化膜に、Highレベル(電源電圧)、Lowレベル(負電圧)が印加されるわけであるが、高温ほど電位差が大きくなる構成になってしまう。これにより、転送ゲートを駆動するインバータの酸化膜の信頼性に欠陥を及ぼす要因となってしまう。
また、駆動回路の酸化膜耐圧が耐えられない場合には、ゲート酸化膜厚を他の領域より厚膜化しておくという対策もあるが、これではプロセスの工程が増えてしまいコストアップにつながってしまう。
By the way, in the prior art, there is an image pickup apparatus configured to give temperature characteristics to a negative voltage applied to a transfer gate in order to prevent dark current. In this case, a high level (power supply voltage) and a low level (negative voltage) are applied to the oxide film of the transfer gate, but the potential difference increases as the temperature increases. This causes a defect in the reliability of the oxide film of the inverter that drives the transfer gate.
In addition, when the oxide film withstand voltage of the drive circuit cannot be tolerated, there is a measure to make the gate oxide film thicker than other regions, but this increases the number of process steps and leads to cost increase. End up.
そこで本発明は、ゲート酸化膜へのストレスを増やすことなく、残像防止や白点防止の最適化を行うことができる撮像装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide an imaging apparatus capable of optimizing afterimage prevention and white point prevention without increasing stress on the gate oxide film.
上述の目的を達成するため、本発明の撮像装置は、所定の物理量の変化を検知する検知部と、所定の単位信号を出力する単位信号生成部と、通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部とを有することを特徴とする。 In order to achieve the above-described object, the imaging apparatus of the present invention has a detection unit that detects a change in a predetermined physical quantity, a unit signal generation unit that outputs a predetermined unit signal, and a local voltage that is different from a normal operating voltage. It has a local voltage generation part to generate, and a voltage control part which supplies a local voltage to the predetermined terminal which outputs the unit signal based on the change of the physical quantity detected by the detection part.
本発明の撮像装置によれば、検知部で検知した所定の物理量の変化に基づいて、単位信号を出力する所定の端子にローカル電圧を供給するようにしたことから、種々の環境条件の変化に応じて各部に供給する駆動電圧等を最適化することが可能となる。特に、全体の電圧レベルでなく、ある特定の部位を制御する単位信号をローカル電圧によって個別に制御できるため、全体の電力消費を抑えつつ、微妙な制御が要求される個別部位の最適な制御動作を確保できる。
したがって、例えば残像を少なくするための画素内の転送トランジスタ等に印加する昇圧電圧と、暗電流による白点の増加を防ぐための負電圧とを電位差がほぼ等しくなるように制御することも可能となり、ゲート酸化膜へのストレスを増やすことなく、画素の残像、白点の最適化を行うことができ、酸化膜を厚膜化するなどの対応が不要になる。
According to the imaging apparatus of the present invention, since the local voltage is supplied to the predetermined terminal for outputting the unit signal based on the change in the predetermined physical quantity detected by the detection unit, the change in various environmental conditions can be achieved. Accordingly, it is possible to optimize the drive voltage supplied to each unit. In particular, the unit signal that controls a specific part, not the entire voltage level, can be individually controlled by the local voltage, so the optimal control operation for individual parts that require subtle control while suppressing overall power consumption Can be secured.
Therefore, for example, it is possible to control the boosted voltage applied to the transfer transistor or the like in the pixel for reducing the afterimage and the negative voltage for preventing the increase of the white point due to the dark current so that the potential difference becomes substantially equal. The afterimage of the pixel and the white spot can be optimized without increasing the stress on the gate oxide film, and a countermeasure such as increasing the thickness of the oxide film becomes unnecessary.
また、検知部、単位信号生成部、及びローカル電圧生成部をそれぞれ複数設け、また、所定の順序で配された複数の単位構成要素毎に、検知部、単位信号生成部、及びローカル電圧生成部を配置することで、装置の各部に最適なローカル電圧を供給できる。
また、物理量の変化に応じて複数のローカル電圧を互いに相関をもって変動させることにより、複数のローカル電圧のさらに高度な最適化が可能となる。
また、検知部において、物理量の検知範囲を設定することで、簡易な構成で物理量の検知を行うことができ、例えばヒステリシスコンパレータを用いることで閾値近傍でのノイズ等に強い安定的な検知を行うことが可能となる。また、電圧制御部はローカル電圧を同期信号によって変動させることで、適正な動作を実現できる。
また、ダイオードを用いた温度検出回路を検知部とすることにより、簡易かつ適切な温度測定を行うことができ、温度の変化に対して適正な電圧制御を行える。具体的には、温度検出回路の検出信号を出力電圧に反映させる出力電圧設定部を設けたり、あるいは、温度検出回路の検出信号を参照電圧に反映させる参照電圧部を設けることによって実現できる。
また、電圧制御部は電圧差を維持する複数のローカル電圧を所定の端子に供給することにより、絶縁膜の耐圧を適正に維持して安定した動作を得ることができる。
Also, a plurality of detection units, unit signal generation units, and local voltage generation units are provided, and a detection unit, a unit signal generation unit, and a local voltage generation unit are provided for each of a plurality of unit components arranged in a predetermined order. By arranging these, it is possible to supply an optimum local voltage to each part of the apparatus.
Further, by changing the plurality of local voltages in correlation with each other according to the change in the physical quantity, it is possible to further optimize the plurality of local voltages.
In addition, by setting the physical quantity detection range in the detection unit, it is possible to detect the physical quantity with a simple configuration. For example, by using a hysteresis comparator, stable detection resistant to noise or the like near the threshold is performed. It becomes possible. In addition, the voltage control unit can realize an appropriate operation by changing the local voltage according to the synchronization signal.
Further, by using a temperature detection circuit using a diode as the detection unit, simple and appropriate temperature measurement can be performed, and appropriate voltage control can be performed with respect to a change in temperature. Specifically, this can be realized by providing an output voltage setting unit that reflects the detection signal of the temperature detection circuit in the output voltage, or by providing a reference voltage unit that reflects the detection signal of the temperature detection circuit in the reference voltage.
In addition, the voltage control unit can supply a plurality of local voltages that maintain a voltage difference to a predetermined terminal, thereby maintaining a proper breakdown voltage of the insulating film and obtaining a stable operation.
図1は本発明の実施の形態による撮像装置(CMOSイメージセンサ)の画素と駆動回路(垂直ドライバ部)の一例を示す概略回路図であり、図2は本実施の形態における画素の駆動方法を示すタイミングチャートである。
図1において、CMOSイメージセンサは、多数の画素を2次元配列した撮像部と、この撮像部の外側に配置された周辺回路部とで構成されており、図中の各画素100は撮像部に設けられ、垂直(V)ドライバ部200は周辺回路部に設けられている。
各画素100には、光電変換部としてのフォトダイオードと、このフォトダイオードで生成された信号電荷をFD(フローティングデフュージョン)に転送する読み出しトランジスタ(転送ゲート)と、FDの電位を検出して画素信号を生成する増幅トランジスタと、画素信号を出力する画素行を選択する選択トランジスタと、FDのリセットを行うリセットトランジスタ等を有する。なお、図1では、各画素内にフォトダイオード101と転送ゲート102だけを示している。
FIG. 1 is a schematic circuit diagram showing an example of a pixel and a drive circuit (vertical driver unit) of an imaging device (CMOS image sensor) according to an embodiment of the present invention, and FIG. 2 shows a pixel driving method according to the present embodiment. It is a timing chart which shows.
In FIG. 1, the CMOS image sensor includes an imaging unit in which a large number of pixels are two-dimensionally arranged and a peripheral circuit unit arranged outside the imaging unit, and each
Each
また、Vドライバ部200には、ON時とOFF時に印加する電源を切り替えるローカル電圧生成回路としてのレベルシフト回路210が内蔵されており、デコーダ220により選択された行の転送ゲートに、転送パルスTRGとしてのVOUT1(昇圧)、VOUT2(負電圧)を入力する構成をとっている。ここで転送ゲートを駆動するインバータ230には、VOUT1、VOUT2がそれぞれ印加され、その差電圧が酸化膜の耐圧に影響する。
また、デコーダ220からは、バッファ240を介して各画素のリセットトランジスタにリセット信号RSTが供給され、バッファ250を介して各画素の選択トランジスタに選択信号SELが供給される。
In addition, the
The
次に、図2に示すタイミングチャートに沿って各画素の動作を説明する。
まず、選択信号SELにより画素が選択され、リセット信号RSTの後、無信号時の電圧が出力される。次に、フォトダイオードの所定の電荷蓄積時間が経過した後、転送ゲート(TRG)がONし、信号電圧が読み出される。そして、この信号電圧と先の無信号時の電圧との差をとることでCDS(相関二重サンプリング)を行い、画素間の特性差を除去した状態の信号が出力される。
本例では、このような信号読み出し動作において、転送ゲートの印加電圧のHighレベルを温度によって可動としていることを一つの特徴とする。詳細には画素内の転送ゲートの印加電圧を、他の画素トランジスタ(リセットトランジスタや選択トランジスタ)のON時の印加電圧より、低温時に高い電圧を印加する(例えば、転送ゲートON時:3.2V、その他の画素トランジスタON時:3V等)構成になっている。
また、本例の特徴のもう一つとして、転送ゲートにピンニング強化のため蓄積時にかける負電圧の温度特性を考慮することで、転送ゲートにかかる電位差を一定にすることで、転送ゲートを駆動するインバータのゲート酸化膜への信頼性を向上する。なお、リセットトランジスタ、選択トランジスタのON時の印加電圧は、CMOSロジック回路(周辺回路部)の電源電圧と同等(例えば、3V)である。
Next, the operation of each pixel will be described along the timing chart shown in FIG.
First, a pixel is selected by a selection signal SEL, and a voltage at the time of no signal is output after a reset signal RST. Next, after a predetermined charge accumulation time of the photodiode has elapsed, the transfer gate (TRG) is turned on, and the signal voltage is read out. Then, CDS (correlated double sampling) is performed by taking the difference between this signal voltage and the voltage at the time of no signal, and a signal in a state in which the characteristic difference between pixels is removed is output.
In this example, in such a signal read operation, one feature is that the high level of the voltage applied to the transfer gate is movable depending on the temperature. Specifically, the voltage applied to the transfer gate in the pixel is higher than the voltage applied when the other pixel transistors (reset transistor and selection transistor) are ON (for example, when the transfer gate is ON: 3.2 V). Other pixel transistors are ON: 3V, etc.).
As another feature of this example, the transfer gate is driven by making the potential difference applied to the transfer gate constant by considering the temperature characteristics of the negative voltage applied to the transfer gate for enhancing pinning. Improves reliability of inverter gate oxide. Note that the applied voltage when the reset transistor and the selection transistor are ON is equal to (for example, 3 V) the power supply voltage of the CMOS logic circuit (peripheral circuit portion).
次に図3は本実施の形態によるイメージセンサの画素内ポテンシャル分布を示す説明図であり、横方向に各素子の配置を示し、縦方向にポテンシャルを示している。図中、TRGは転送ゲート電圧、RSTはリセットゲート電圧、VDDは画素の駆動電源電圧、AMPは増幅ゲート(=FD)電圧、SELは選択ゲート電圧、VSLは垂直信号線電圧、LogicVDDは論理回路部の駆動電源電圧を示しており、図は転送ゲート電圧を昇圧した状態である。
CMOSセンサの場合、フォトダイオード部の空電位(=フォトダイオード部の深部電位)はおよそ1.0〜2.0V位なので、転送ゲートのON時の印加電圧を昇圧すればする程、転送ゲート下のポテンシャルが下がり、読み出しがし易くなる。
この場合、FDの深部の電位はリセットトランジスタに印加する電位と等しくなるので、転送ゲートがONの時の電位はFDの深部電位より深くなるため、転送ゲート下に電子が溜まってしまい、残像が懸念される。しかし、転送ゲートをONするパルスは瞬時であるため、残像が出ない程度に、転送ゲートに印加する昇圧電圧を大きくしておく。
Next, FIG. 3 is an explanatory diagram showing the intra-pixel potential distribution of the image sensor according to the present embodiment, showing the arrangement of each element in the horizontal direction and the potential in the vertical direction. In the figure, TRG is a transfer gate voltage, RST is a reset gate voltage, VDD is a pixel driving power supply voltage, AMP is an amplification gate (= FD) voltage, SEL is a selection gate voltage, VSL is a vertical signal line voltage, and LogicVDD is a logic circuit. The figure shows a state in which the transfer gate voltage is boosted.
In the case of a CMOS sensor, the empty potential of the photodiode portion (= the deep portion potential of the photodiode portion) is about 1.0 to 2.0 V, so that the higher the applied voltage when the transfer gate is turned on, the lower the transfer gate is. This lowers the potential and facilitates reading.
In this case, since the potential at the deep part of the FD is equal to the potential applied to the reset transistor, the potential when the transfer gate is ON is deeper than the deep part potential of the FD, so that electrons accumulate under the transfer gate, resulting in an afterimage. Concerned. However, since the pulse for turning on the transfer gate is instantaneous, the boosted voltage applied to the transfer gate is increased to such an extent that no afterimage is produced.
図4は本例のCMOSセンサにおける低照度時の入出力リニアリティーの読み出し電源電圧及び温度への依存性を示す説明図であり、横軸に蓄積時間、縦軸に出力を表し、図4(A)は図4(B)の部分的な拡大図である。
本図において、図中の矢印方向に示すように、読み出し電源電圧が大きくなる程、低照度時のリニアリティーは改善する。また、高温では電子が熱励起されることにより、見えていなかった残像が低温で電位障壁のため発生することがある。
FIG. 4 is an explanatory diagram showing the dependence of input / output linearity on the read power supply voltage and temperature at low illuminance in the CMOS sensor of this example. The horizontal axis represents the accumulation time, and the vertical axis represents the output. ) Is a partially enlarged view of FIG.
In this figure, as shown by the arrow direction in the figure, the linearity at the time of low illuminance improves as the read power supply voltage increases. In addition, after-electrons are thermally excited at a high temperature, an afterimage that could not be seen may occur due to a potential barrier at a low temperature.
図5は本例でレベルシフト回路210に用いるチャージポンプ回路の第1の例を示す回路図である。
本例で用いるチャージポンプ回路は、昇圧型チャージポンプ回路と反転型チャージポンプ回路とを組み合わせたものである。
まず、昇圧型チャージポンプ回路300Aは、発振回路301、アンプ302、スイッチSW1〜SW4、分圧抵抗R1、R2、ポンプ用コンデンサ(ポンプ容量)CP1、出力用コンデンサCOUT1、インバータ303、温度特性付き参照電圧回路304等で構成され、ポンプ用コンデンサCP1の両端にスイッチSW1、SW4を介してアンプ302による電源電圧Va1が印加され、ポンプ用コンデンサCP1の片端がスイッチSW2を介して出力用コンデンサCOUT1に接続され、他端がスイッチSW3を介して接地されている。
そして、発振回路301、インバータ303、及びスイッチSW1〜SW4によるスイッチング動作によって、アンプ302からの電荷をポンプ用コンデンサCP1に充電し、昇圧された出力を出力用コンデンサCOUT1にて平滑化し、電圧出力VOUTとして出力する。
また、この回路では、抵抗R1、R2により出力電圧VOUT1を分割し、その分割電圧と温度特性付き参照電圧回路304による参照電圧Vref0とをアンプ302によって比較し、そのアンプ302の出力電圧Va1をポンプ用コンデンサCP1の電源とすることで昇圧動作を行う。
FIG. 5 is a circuit diagram showing a first example of a charge pump circuit used for the
The charge pump circuit used in this example is a combination of a boost charge pump circuit and an inverting charge pump circuit.
First, the step-up
Then, the
Further, in this circuit, the output voltage VOUT1 is divided by resistors R1 and R2, the divided voltage and the reference voltage Vref0 by the
次に、反転型チャージポンプ300Bは、基準電圧源311、アンプ312、スイッチSW5〜SW8、分圧抵抗R3、R4、ポンプ用コンデンサ(ポンプ容量)CP2、出力用コンデンサCOUT2、インバータ313、314、及び昇圧型チャージポンプ回路300Aとの共用の発振回路301、温度特性付き参照電圧回路304等で構成され、ポンプ用コンデンサCP2の片端がスイッチSW5を介して接地(GND)され、スイッチSW6を介して出力用コンデンサCOUT2に接続され、他端がスイッチSW7を介して駆動電圧Vddに接続され、スイッチSW8を介してアンプ312の出力に接続されている。
そして、まず、スイッチSW5、SW7によりVddとGNDとの間を接続することでポンプ用コンデンサCP2に電荷を充電し、その後、スイッチSW8をアンプ312の出力電圧Va2に接続し、逆端をスイッチSW6に接続することによって負電圧出力VOUT2を生成する。
また、この回路では、抵抗R3、R4を上述した出力電圧VOUT2と基準電圧源311による基準電圧(Vrefout)との間に設け、その分圧電圧をアンプ312の反転入力に出力する。また、アンプ312の非反転入力には、昇圧型に用いた基準電圧Vref0を与えている。このアンプの出力Va2を容量CP2の電圧レベルとして用いることで、反転動作を行うものである。
Next, the inverting
Then, first, charge the charge pump capacitor C P2 by connecting between Vdd and GND by a switch SW5, SW7, then connects the switch SW8 to output voltage Va2 of the
In this circuit, the resistors R3 and R4 are provided between the output voltage VOUT2 and the reference voltage (Vrefout) from the
本例では、参照電圧Vref0を共通化し、かつ、温度特性を設けることを特徴としている。図6は本例で用いる参照電圧回路を示す回路図である。図示のように、この回路は、定電流回路321、ダイオード322、アンプ323、トランジスタ324、分圧抵抗R5、R6等で構成される。そして、ダイオード322と定電流回路321により、温度依存する電圧Vfを生成し、その後、抵抗R5、R6の分圧によりレベルシフトしてVref0を作り出している。
実測によるダイオードの温度特性(ただし、I=10μA)を図7に示す。図示のように、温度Taが上昇するにつれ、Vfは減少していく。また、図8にR5=R6(ただし、I=10μA)の値をとったときのVref0の温度特性を算出したグラフを示す。
また、このような温度特性付き参照電圧Vref0を用いた場合の図5に示すチャージポンプ回路での出力電圧特性を図9に示す。
ここでは、設定例として、R1=R3=100kΩ、R2=120kΩ、R4=450kΩ、Vrefout=2Vとして測定した。
図示のように、昇圧電圧と反転電圧がVref0の相関をもって変動することにより、転送ゲート(TRG)への印加電圧差がほぼ同様に変動していることが分かる。これにより、温度変化時の電位変動によるゲートの信頼性を損なうことがなくなる。
This example is characterized in that the reference voltage Vref0 is shared and temperature characteristics are provided. FIG. 6 is a circuit diagram showing a reference voltage circuit used in this example. As illustrated, this circuit includes a constant
FIG. 7 shows the temperature characteristics of the diode measured actually (where I = 10 μA). As shown in the figure, Vf decreases as the temperature Ta increases. FIG. 8 shows a graph for calculating the temperature characteristics of Vref0 when the value of R5 = R6 (I = 10 μA) is taken.
Further, FIG. 9 shows output voltage characteristics in the charge pump circuit shown in FIG. 5 when such a reference voltage Vref0 with temperature characteristics is used.
Here, as setting examples, R1 = R3 = 100 kΩ, R2 = 120 kΩ, R4 = 450 kΩ, and Vrefout = 2V were measured.
As shown in the figure, it can be seen that the voltage difference applied to the transfer gate (TRG) fluctuates in substantially the same manner as the boosted voltage and the inverted voltage fluctuate with the correlation of Vref0. As a result, the reliability of the gate due to potential fluctuation at the time of temperature change is not impaired.
図10は本例でレベルシフト回路210に用いるチャージポンプ回路の第2の例を示す回路図である。
図示のように、このチャージポンプ回路は、基本的には図5に示したチャージポンプ回路と共通であるが、本例では、昇圧型チャージポンプ回路と反転型チャージポンプ回路とで共用の温度検出回路331を搭載し、各分圧抵抗R1、R2、R3、R4を可変分割型とし、温度検出値に応じた出力電圧設定部332、333としたことを特徴とする。なお、その他は図5に示す構成と同様であり、同一の構成要素には同一符号を付して説明は省略する。
FIG. 10 is a circuit diagram showing a second example of the charge pump circuit used for the
As shown in the drawing, this charge pump circuit is basically the same as the charge pump circuit shown in FIG. 5, but in this example, the temperature detection is shared between the boosting charge pump circuit and the inverting charge pump circuit. A
図11は温度検出回路331と出力電圧設定部332、333の詳細を示す回路図である。
本図において、温度検出回路331は、検出する温度範囲を3段階に設定したものであり、固定電位Vrefによる分割電圧V1、V2を得るための分圧抵抗Ra、Rb、Rcと、温度に依存する電圧値Vtempを測定するための定電流回路341及びダイオード342と、温度に依存する電圧値Vtempと固定の電圧値V1、V2とを比較するアンプ343、344と、各アンプ343、344の比較値の組み合わせ信号を生成するアンド回路345と、各組み合わせ信号を同期信号XVSに基づいてラッチするD型フリップフロップ回路346とを有する。なお、ここで用いている同期信号XVSは、画像フレームの先頭でアクティブとなる垂直同期信号である。これにより出力電圧の変化はブランキング期間に変化するよう設計することができ有効期間に電圧変動することなくシェーディングを引き起こすことはない。
また、出力電圧設定部332は、分割抵抗R1、R2の間に設けられた分割抵抗R、3R、4Rと、ラッチ信号を用いて各分割抵抗R、3R、4Rを選択的に短絡するスイッチ回路347とを有する。
また、出力電圧設定部333は、分割抵抗R3、R4の間に設けられた分割抵抗R、2R、4Rと、ラッチ信号を用いて各分割抵抗R、2R、4Rを選択的に短絡するスイッチ回路348とを有する。
FIG. 11 is a circuit diagram showing details of the
In this figure, the
The output
The output
このような構成において、温度検出回路331では図7にあるようなダイオードの温度特性を利用し、環境温度とともに変化する電圧値Vtempを固定電位Vrefによる分割電圧V1、V2と比較する。ここで、固定電位Vrefはバンドギャップレファレンスなどから生成する温度依存の少ない電圧源とする。なお、図示の例では、温度範囲として3段階に出力電圧を変化させる場合の例を示すが、これに限定されないものとする。
そして、温度範囲はダイオードの順方向Vtempの閾値をV1、V2とすることで設定する。そのときの出力電圧は、Vtemp>V1、V2<Vtemp<V1、Vtemp<V2のとき、それぞれXVS信号に同期して設定(1)、(2)、(3)をHighとして選択出力する。
この出力は、出力電圧設定部の抵抗分割比を変えて、チャージポンプ出力電圧VOUT1、VOUT2を以下の式1〜式4に従って変化することができる(なお、式2、式4は(1)の条件のときの式である)。
In such a configuration, the
The temperature range is set by setting the threshold values of the diode forward direction Vtemp to V1 and V2. At that time, when Vtemp> V1, V2 <Vtemp <V1, and Vtemp <V2, the settings (1), (2), and (3) are selected and output in synchronization with the XVS signal.
This output can change the charge pump output voltages VOUT1 and VOUT2 in accordance with the following
VOUT1=(R1+R2')/R1*Vref0 ……式1
R2'=R2+3R+4R ……式2
VOUT2=(R3+R4')/R3*Vref0−R4'/R3*Vrefout ……式3
R4'=R4+R+2R ……式4
この電圧の変化は、XVSに同期して起こるためブランキング期間内に変化するよう設計することで黒レベルを決めるOPB領域や有効期間に電圧変動することなくシェーディングを引き起こすことはない。
図12は出力電圧特性の例を示しており、R1=R3=R4=100kΩ、R2=400kΩ、R=10kΩ、Vref0=0.5V、Vrefout=1.5Vとしたときの出力電圧の計算結果を示す。これにより電位差が一定に保たれていることが分かる。
VOUT1 = (R1 + R2 ′) / R1 * Vref0 ......
R2 ′ = R2 + 3R + 4R ......
VOUT2 = (R3 + R4 ′) / R3 * Vref0−R4 ′ / R3 * Vrefout ......
R4 ′ = R4 + R + 2R (Formula 4)
Since this voltage change occurs in synchronization with XVS, it is designed to change within the blanking period, so that shading is not caused without voltage fluctuation in the OPB region for determining the black level and the effective period.
FIG. 12 shows an example of output voltage characteristics. The calculation result of the output voltage when R1 = R3 = R4 = 100 kΩ, R2 = 400 kΩ, R = 10 kΩ, Vref0 = 0.5 V, and Vrefout = 1.5 V is shown. Show. This shows that the potential difference is kept constant.
図13は本例でレベルシフト回路210に用いるチャージポンプ回路の第3の例を示す回路図である。
図示のように、このチャージポンプ回路は、基本的には図10に示したチャージポンプ回路と共通であるが、本例では、温度検出回路331の結果を参照電圧にフィードバックする構成である。ここではバンドギャップなどの電圧からR7、R8の抵抗分割によって生成されるVref0を温度検出回路331からの信号によって抵抗分割比を選択する構成である。なお、その他は図10に示す構成と同様であり、同一の構成要素には同一符号を付して説明は省略する。
FIG. 13 is a circuit diagram showing a third example of the charge pump circuit used in the
As shown in the figure, this charge pump circuit is basically the same as the charge pump circuit shown in FIG. 10, but in this example, the result of the
図14は温度検出回路331と参照電圧回路304の詳細を示す回路図である。
図示のように、温度検出回路331は図11に示す例と同様である。また、参照電圧回路304は、分割抵抗R7、R8の間に設けられた分割抵抗R、2R、4Rと、ラッチ信号を用いて各分割抵抗R、2R、4Rを選択的に短絡するスイッチ回路351と、分割抵抗に印加する電源電圧を制御するトランジスタ352と、このトランジスタ352のゲートにBGR電圧回路354による電圧を印加するアンプ353とを有する。ここで、BGR電圧回路354は、シリコンのバンドギャップリファレンス(BGR)電圧を生成して出力する回路であり、温度の変化に影響されない電圧の出力源として用いている。ただし、他の基準電圧の生成源を用いても良い。
この回路の動作は図11で示した回路と同様であり、例えば設定例として、BGR=1.25V、R7=40kΩ、R8=60kΩ、R=10kΩとすると、電位差は4V程度でほぼ一定になる。
FIG. 14 is a circuit diagram showing details of the
As shown in the figure, the
The operation of this circuit is the same as the circuit shown in FIG. 11. For example, if BGR = 1.25V, R7 = 40kΩ, R8 = 60kΩ, and R = 10kΩ as a setting example, the potential difference is almost constant at about 4V. .
図15は温度検出回路の他の例を示す回路図である。
図示のように、この回路は、固定電位の分圧回路が上述した例と異なるものであり、分割抵抗として、新たに抵抗Rd、Reが付加され、さらに各抵抗Rd、Reを短絡するスイッチ361、362を設け、これらをアンプ343、344の出力に応じて開閉するようにしてヒステリシス特性を持たせることにより、閾値近傍でのノイズ等の影響を受け難いヒステリシスコンパレータの構成となっている。なお、その他の温度検出回路の構成は図11と同様であるので、同一符号を付して説明は省略する。
また、以上の例では、ローカル電圧電源を固体撮像装置の同一チップ上に搭載した例を示したが、外部供給の電源でも同様な構成は可能である。その際に、温度検出回路はチップの内部に設けても、外部に設けても良い。
また、以上はローカル電圧を生成する回路にチャージポンプ型回路を用いて説明したが、コイルを用いたチョッパ型のDC/DCコンバータでも同様な構成を用いて実現することは可能である。
また、環境変化を検出する手段として、温度以外の物理量(例えば受光光量等)を検知するような手段を設け、その検知結果を用いて必要な箇所のローカル電圧を制御するような構成としても良いし、温度や光量等の複数の物理量によって異なる部位に供給する信号電圧を個別に制御するような構成も勿論可能である。
また、環境変化に応じてローカル電圧を変化させる単位信号として、転送ゲートパルス信号に適用した例を説明したが、他の信号に適用することも可能である。また、同期信号についても、上述した垂直同期信号XVSに限らず、制御する単位信号に合わせて適宜変更が可能である。
また、以上は本発明をCMOSイメージセンサについて適用した場合を説明したが、本発明は必ずしもCMOSイメージセンサに限定されず、CCDイメージセンサ等の撮像装置にも適用できるものである。
FIG. 15 is a circuit diagram showing another example of the temperature detection circuit.
As shown in the figure, this circuit is different from the above-described example in the voltage dividing circuit of the fixed potential, and resistors Rd and Re are newly added as divided resistors, and a
In the above example, the local voltage power source is mounted on the same chip of the solid-state imaging device. However, the same configuration is possible with an externally supplied power source. In that case, the temperature detection circuit may be provided inside the chip or outside.
Although the above description has been made using a charge pump circuit as a circuit for generating a local voltage, a chopper type DC / DC converter using a coil can be realized using a similar configuration.
Further, as a means for detecting the environmental change, a means for detecting a physical quantity other than the temperature (for example, the amount of received light) may be provided, and a local voltage at a necessary location may be controlled using the detection result. Of course, a configuration in which the signal voltage supplied to different parts according to a plurality of physical quantities such as temperature and light quantity is individually controlled is also possible.
Further, although the example in which the unit signal for changing the local voltage according to the environmental change is applied to the transfer gate pulse signal has been described, it can also be applied to other signals. Further, the synchronization signal is not limited to the vertical synchronization signal XVS described above, and can be appropriately changed according to the unit signal to be controlled.
Further, although the case where the present invention is applied to a CMOS image sensor has been described above, the present invention is not necessarily limited to a CMOS image sensor, and can be applied to an imaging apparatus such as a CCD image sensor.
100……画素、101……フォトダイオード、102……転送ゲート、200……Vドライバ部、210……レベルシフト回路、220……デコーダ、230、303……インバータ、300A……昇圧型チャージポンプ回路、300B……反転型チャージポンプ回路、301……発振回路、302……アンプ、304……温度特性付き参照電圧回路、331……温度検出回路、SW1〜SW8……スイッチ、R1〜R8……分圧抵抗、CP1……ポンプ用コンデンサ、COUT1……出力用コンデンサ。
DESCRIPTION OF
Claims (6)
所定の単位信号を出力する単位信号生成部と、
通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、を有し、
前記検知部、単位信号生成部、及びローカル電圧生成部はそれぞれ複数設けられている
撮像装置。 A detection unit for detecting a change in a predetermined physical quantity;
A unit signal generator for outputting a predetermined unit signal;
A local voltage generator that generates a local voltage different from the normal operating voltage;
Have a, a voltage control unit supplies a local voltage to a predetermined terminal for outputting the unit signal based on the change of the physical quantity detected by the detecting unit,
A plurality of detection units, unit signal generation units, and local voltage generation units are provided.
Imaging device.
所定の単位信号を出力する単位信号生成部と、
通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、を有し、
前記電圧制御部は前記物理量の変化に応じて複数のローカル電圧を互いに相関をもって変動させる
撮像装置。 A detection unit for detecting a change in a predetermined physical quantity;
A unit signal generator for outputting a predetermined unit signal;
A local voltage generator that generates a local voltage different from the normal operating voltage;
A voltage control unit that supplies a local voltage to a predetermined terminal that outputs the unit signal based on a change in physical quantity detected by the detection unit;
The voltage control unit varies a plurality of local voltages in correlation with each other according to a change in the physical quantity.
Imaging device.
所定の単位信号を出力する単位信号生成部と、
通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、を有し、
前記検知部は前記物理量の検知範囲を設定する手段としてヒステリシスコンパレータを備える
撮像装置。 A detection unit for detecting a change in a predetermined physical quantity;
A unit signal generator for outputting a predetermined unit signal;
A local voltage generator that generates a local voltage different from the normal operating voltage;
A voltage control unit that supplies a local voltage to a predetermined terminal that outputs the unit signal based on a change in physical quantity detected by the detection unit;
The detection unit includes a hysteresis comparator as means for setting the detection range of the physical quantity.
Imaging device.
所定の単位信号を出力する単位信号生成部と、
通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、を有し、
前記電圧制御部はローカル電圧を同期信号によって変動させる手段を備える
撮像装置。 A detection unit for detecting a change in a predetermined physical quantity;
A unit signal generator for outputting a predetermined unit signal;
A local voltage generator that generates a local voltage different from the normal operating voltage;
A voltage control unit that supplies a local voltage to a predetermined terminal that outputs the unit signal based on a change in physical quantity detected by the detection unit;
The voltage control unit comprises means for varying the synchronization signal a local voltage
Imaging device.
所定の単位信号を出力する単位信号生成部と、
通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、を有し、
前記検知部はダイオードを用いた温度検出回路を備え、
前記電圧制御部は前記温度検出回路の検出信号を参照電圧に反映させる参照電圧部を備える
撮像装置。 A detection unit for detecting a change in a predetermined physical quantity;
A unit signal generator for outputting a predetermined unit signal;
A local voltage generator that generates a local voltage different from the normal operating voltage;
A voltage control unit that supplies a local voltage to a predetermined terminal that outputs the unit signal based on a change in physical quantity detected by the detection unit;
The detection unit includes a temperature detection circuit using a diode ,
The voltage control unit includes a reference voltage unit that reflects a detection signal of the temperature detection circuit in a reference voltage.
Imaging device.
所定の単位信号を出力する単位信号生成部と、
通常の動作電圧とは異なるローカル電圧を生成するローカル電圧生成部と、
前記検知部で検知した物理量の変化に基づいて前記単位信号を出力する所定の端子にローカル電圧を供給する電圧制御部と、を有し、
前記電圧制御部は電圧差を維持する複数のローカル電圧を所定の端子に供給する
請求項1記載の撮像装置。 A detection unit for detecting a change in a predetermined physical quantity;
A unit signal generator for outputting a predetermined unit signal;
A local voltage generator that generates a local voltage different from the normal operating voltage;
A voltage control unit that supplies a local voltage to a predetermined terminal that outputs the unit signal based on a change in physical quantity detected by the detection unit;
The voltage controller supplies a plurality of local voltages that maintain a voltage difference to a predetermined terminal.
請 Motomeko 1 imaging device according.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006210732A JP4857996B2 (en) | 2006-08-02 | 2006-08-02 | Imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006210732A JP4857996B2 (en) | 2006-08-02 | 2006-08-02 | Imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042305A JP2008042305A (en) | 2008-02-21 |
JP4857996B2 true JP4857996B2 (en) | 2012-01-18 |
Family
ID=39176877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006210732A Expired - Fee Related JP4857996B2 (en) | 2006-08-02 | 2006-08-02 | Imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4857996B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080064031A (en) * | 2007-01-03 | 2008-07-08 | 삼성전자주식회사 | Image sensor having temperature sensor and driving method thereof |
JP2009272820A (en) * | 2008-05-02 | 2009-11-19 | Konica Minolta Opto Inc | Solid-state imaging device |
WO2015198877A1 (en) * | 2014-06-25 | 2015-12-30 | ソニー株式会社 | Imaging element and imaging-element drive method, electronic device, and program |
KR102563926B1 (en) * | 2016-05-23 | 2023-08-04 | 삼성전자 주식회사 | Image sensor chip capable of feedback voltage and temparature information, and image processing system having the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200687A (en) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | Solid-state image pickup device |
JPS6217278A (en) * | 1985-07-15 | 1987-01-26 | 日本電信電話株式会社 | Recording medium lock |
JP3310404B2 (en) * | 1993-07-23 | 2002-08-05 | 浜松ホトニクス株式会社 | Cooling type solid-state imaging device |
JP2004356866A (en) * | 2003-05-28 | 2004-12-16 | Minolta Co Ltd | Imaging apparatus |
EP1781025A1 (en) * | 2004-07-20 | 2007-05-02 | Shimadzu Corporation | Solid-state imaging device, imaging device, and imaging element |
JP4459064B2 (en) * | 2005-01-14 | 2010-04-28 | キヤノン株式会社 | Solid-state imaging device, control method thereof, and camera |
-
2006
- 2006-08-02 JP JP2006210732A patent/JP4857996B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008042305A (en) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8243190B2 (en) | Solid state image pickup device and camera with focus detection using level shifting | |
US7218166B2 (en) | Current stabilization circuit, current stabilization method, and solid-state imaging apparatus | |
US8289431B2 (en) | Image sensing device and image sensing system | |
TWI587702B (en) | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus | |
US7884870B2 (en) | Photoelectric conversion apparatus with current limiting units to limit excessive current to signal lines | |
US10630912B2 (en) | Image sensor, image capturing apparatus, and method for controlling image sensor | |
JP4308170B2 (en) | Image sensor | |
JP2008053959A (en) | Solid imaging device | |
US8139143B2 (en) | Solid-state imaging apparatus and camera system | |
US10531036B2 (en) | Comparator circuit, solid-state imaging apparatus, and electronic device | |
JP4857996B2 (en) | Imaging device | |
JP2009089367A (en) | Image sensing apparatus and imaging system | |
JPWO2007066762A1 (en) | Solid-state imaging device | |
JP2006314025A (en) | Imaging apparatus and power supply method for the same | |
JP5218122B2 (en) | Solid-state imaging device and driving method thereof | |
CN102422633B (en) | Image capturing apparatus and control method for the same | |
JP2014053838A (en) | Solid-state imaging apparatus | |
JP2011091474A (en) | Solid-state imaging apparatus and imaging apparatus | |
JP2011176761A (en) | Solid-state imaging apparatus and camera system | |
JP4882631B2 (en) | Solid-state imaging device and imaging device | |
JP2003234961A (en) | Solid-state imaging device | |
JP2020057891A (en) | Imaging apparatus | |
KR20050075404A (en) | Image pickup device | |
JP2007335976A (en) | Solid-state imaging apparatus | |
WO2009128194A1 (en) | Solid state imaging device, imaging system, and method of driving solid state imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |