JP4857807B2 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP4857807B2
JP4857807B2 JP2006046474A JP2006046474A JP4857807B2 JP 4857807 B2 JP4857807 B2 JP 4857807B2 JP 2006046474 A JP2006046474 A JP 2006046474A JP 2006046474 A JP2006046474 A JP 2006046474A JP 4857807 B2 JP4857807 B2 JP 4857807B2
Authority
JP
Japan
Prior art keywords
input
time
output
value
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006046474A
Other languages
English (en)
Other versions
JP2007226511A (ja
Inventor
佳奈 谷垣
幸雄 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006046474A priority Critical patent/JP4857807B2/ja
Publication of JP2007226511A publication Critical patent/JP2007226511A/ja
Application granted granted Critical
Publication of JP4857807B2 publication Critical patent/JP4857807B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control By Computers (AREA)

Description

本発明は、機器のフィールド値を取得して入力データ領域に入力値として格納する入力手段と、格納された前記入力値を読み出して演算処理した出力値を出力データ領域に格納するコントローラと、出力データ領域に格納された前記出力値を前記機器に通知する出力手段と、よりなる制御装置に関するものである。
図6は、従来技術による制御装置の構成例を示す機能ブロック図である。1はプラント、11,12,13,…は、制御対象の機器である。制御装置は、入力手段2,3,4、コントローラ5、出力手段6により構成されている。
入力手段2,3,4の入力ポート21,31,41は、機器11,12,13と通信して、夫々フィールド値F_IN1,F_IN2,F_IN3が更新されて保持されている。入力手段2,3,4の入力処理手段22,32,42は、夫々異なるサンプリング周期で入力ポート21,31,41のフィールド値F_IN1,F_IN2,F_IN3を読み出して、入力データ領域23,33,43に入力値IN1,IN2,IN3として書き込み格納する。
コントローラ5の演算手段51は、入力手段2,3,4の入力データ領域23,33,43から通信等を経由して入力値IN1,IN2,IN3を順次読み出してPID演算等の制御演算を行ない、出力値OUT1を算出する。
コントローラ5は、算出した出力値OUT1を、通信等を経由して出力手段6に設けられた出力データ領域61に書き込み格納する。出力処理手段62は、格納された出力値OUT1を所定の読み出し周期で読み出して出力ポート63にフィールド値F_OUT1を出力する。このフィールド値F_OUT1は、通信等を経由してプラント1の機器に通知される。
特開2000−112519号公報
従来技術では、次のような問題点がある。
(1)入力手段2、3、4、コントローラ5、出力手段6は全て非同期で処理を行っている。そのため、入力データ領域23に入力値IN1が格納される時刻と、入力データ領域33に入力値IN2が格納される時刻と、入力データ領域43に入力値IN3が格納される時刻は全く非同期である。
また、コントローラ5が各入力手段の入力データ領域に格納された入力値IN1、IN2、IN3を読み出すタイミングも、ほぼ同時にIN1、IN2、IN3の全てを読み出せるかもしれないし、あるいは、最大でコントローラが読み出す周期分ずれて読み出すかもしれない。従って、入力値IN1、IN2、IN3の取得タイミングは大きく揺らぐ。
更に、コントローラ5が演算結果である出力値OUT1を出力手段6の出力データ領域61に通知するタイミング、あるいは出力処理手段62が出力データ領域61の出力値OUT1を読み出すタイミング等も、非同期となる。
従って、フィールド入力値F_IN1、F_IN2、F_IN3を各入力手段が読み出してから、コントローラ5を経由して出力手段6がプラントへフィールド値F_OUT1を通知するまでのプロセス応答時間は大きく揺らぐ。
従来技術による制御装置で対応していたプロセスは、比較的プロセス応答が遅くてもよいプロセスであったため、プロセス応答の揺らぎおよび制御演算に使用する入力値IN1、IN2、IN3の取得タイミングずれは無視できる範囲であった。しかし、応答の速いシステム、例えばガスタービンの回転数制御等に適用させようとした場合、この揺らぎのために制御が不安定になってしまう。
(2)そこで、入力手段2,3,4のフィールド値読み出しサンプリング周期、及びコントローラ5と各入力手段並びに出力手段間のサンプリング周期を高速化し、非同期による揺らぎの影響を小さくするという解決策がある。しかし、この場合、サンプリング周期の高速化は非常に困難である。
即ち、コントローラ5と入力手段並びに出力手段間のデータ転送を、通信ではなく専用プロセッサを搭載して実施する等の対策が必要となり、既存の資源を流用することができず、製品のコストアップにつながってしまう。
(3)また、コントローラから入力手段1,2,3、出力手段6へ同期信号を伝送し、その同期信号のタイミングに基づいて入力値を取得、あるいは出力値を通知することにより同期をとるという解決策が特許文献1に開示されている。しかし、同期信号による処理環境を新たに追加する必要があり、これも既存の資源を流用することができない。
本発明は上述した問題点を解決するためになされたものであり、異なるタイミングで取得した入力値から制御演算を実施する場合において、入力タイミングのずれによる出力値の誤差への影響を小さくすると共に、非同期に動作する入力手段、コントローラ、出力手段のプロセス応答時間の揺らぎを抑えることを可能とする制御装置を実現することを目的としている。
このような課題を達成するために、本発明の構成は次の通りである。
(1)機器のフィールド値を取得して入力データ領域に入力値として格納する入力手段と、格納された前記入力値を読み出して演算処理した出力値を出力データ領域に格納するコントローラと、出力データ領域に格納された前記出力値を前記機器に通知する出力手段と、よりなる制御装置において、
前記入力手段と前記コントローラと前記出力手段とに時刻を通知する時刻通知手段と、
前記入力値と該入力値を取得する時に前記時刻通知手段から通知される取得時刻とをセットにして前記入力データ領域に格納する入力手段と、
特定時刻設定手段と、
保持されている前回の取得時刻の入力値と今回の取得時刻の入力値に基づき、前回の取得時刻と今回の取得時刻の間にある特定時刻、又は今回の取得時刻以降の特定時刻を前記特定時刻設定手段より取得して補間する、前記コントローラに設けた入力値補間手段と、
付加時刻設定手段と、
前記特定時刻から前記出力手段による前記機器への出力値の通知までの最大処理時間以上の付加時刻を前記付加時刻設定手段より取得して前記特定時間に付加する、前記コントローラに設けた出力値時刻付加手段と、
を備え、
前記コントローラは、前記入力データ領域から読み出した入力値を、その入力値にセットされている取得時刻よりも以前又は以後の特定時刻の入力値に補間すると共に、特定時刻に補間された入力値を演算した出力値にセットされる前記特定時刻に対して付加時刻を追加して前記出力データ領域に格納し、前記出力手段は、付加時刻を追加されて格納された前記出力値を前記付加時刻に前記機器に通知する、ことを特徴とする制御装置。
)前記コントローラは、内部に前記時刻通知手段を備えることを特徴とする(1)に記載の制御装置。
)前記入力手段及び前記出力手段は、入力機能と出力機能とを備える入出力手段で構成されていることを特徴とする(1)又は(2)に記載の制御装置。


以上説明したことから明らかなように、本発明によれば次のような効果がある。
(1)本発明では、異なるタイミングで取得された多点の入力値に対して特定時刻への入力値補間を行うことにより、あたかもコントローラの制御演算の基準タイミングに合わせて全入力値を同時に取得したかのように扱うことが可能となる。
(2)従って、入力値IN1(@T11)はT11のタイミング、入力値IN2(@T21)はT21のタイミング、入力値IN3(@T31)はT31のタイミングで取得したにもかかわらず、特定時刻T41に入力値補間された仮想的な入力値IN1’(@T41)、IN2’(@T41)、IN3’(@T41)は、T41という特定時刻のタイミングで同時に取得したデータであると考えることができ、多点の入力値間及び入力値―コントローラの演算基準タイミング間の同期をとることができる。
(3)更に、出力値OUT1を常時コントローラが決めた時刻(T41+α)にプラントに通知するため、コントローラ―出力間の同期をとることが可能となる。
(4)従って、制御装置全体として考えると、多点の入力値間、入力値―コントローラ間、コントローラ―出力値間の同期をとることができ、プロセス応答時間の揺らぎを抑えることが可能となり、制御性能が向上する。
(5)本発明では、追加される構成要素は既存の資源を利用したプログラム修正で対応可能であり、新たなIC等の実装が必要ないため、部品コストが上がらない。
以下、本発明を図面により詳細に説明する。図1は、本発明を適用した装置の一実施形態を示す機能ブロック図である。図6で説明した、従来技術による制御装置と同一要素には同一符号を付して説明を省略する。
図1において、200,300,400は入力手段、500はコントローラ、600は出力手段である。これら要素は、基本的には、図6で説明した入力手段2,3,4、コントローラ5、出力手段6と同一の機能を備える。
入力手段200,300,400の夫々において、201,301,401は入力ポート、202,302,402は入力処理手段、203,303,403は入力データ領域である。各要素の基本機能は、図6で説明した入力手段2,3,4の各要素と同一である。同様に、コントローラ500の演算手段501の基本機能は、図6で説明したコントローラ5の演算手段511と同一である。
同様に、出力手段600において、601は出力データ領域、602は出力処理手段、603は出力ポートである。各要素の基本機能は、図6で説明した出力手段6の各要素と同一である。
700は本発明の特徴部を形成する時刻通知手段であり、入力手段200,300,400、コントローラ500、出力手段600に対して時刻T1…を通知する機能を持つ。この時刻通知手段は、コントローラ500が備える既存の資源(内部時計)を利用して容易に実現可能である。
入力装置200,300,400の入力処理手段202,302,402は、夫々入力ポート201,301,401より、フィールド値F_IN1、F_IN2、F_IN3を定周期で読み出す。その際、読み出した取得時刻を夫々T11、T21、T31とする。
入力処理手段202,302,402内に形成された入力時刻付加手段204,304,404は、フィールド値F_IN1、F_IN2、F_IN3に対して取得時刻T11、T21、T31を付加し、夫々の取得時刻がセットされた入力値IN1(@T11)、IN2(@T21)、IN3(@T31)として入力データ領域203,303,403に書き込み、格納する。
コントローラ500は、あるタイミングで入力手段200,300,400の入力データ領域に格納されている入力値IN1(@T11)、IN2(@T21)、IN3(@T31)を順次通信経由で読み出す。これら入力値IN1(@T11)、IN2(@T21)、IN3(@T31)は、全く非同期のタイミング(取得時刻T11,T21,T31)にて読み出された値である。
コントローラ500は、読み出した入力値IN1(@T11)、IN2(@T21)、IN3(@T31)を入力値補間手段502によって、特定時刻T41での夫々の仮想入力値IN1’(@T41)、IN2’(@T41)、IN3’(@T41)に補間処理する。
入力値補間手段502は、前回の読み出し周期で取得した入力値を保持する前回値保持手段503を備えており、入力値の前回値と今回値の差をもとに所定の補間アルゴリズムに基づいて特定時刻T41での仮想入力値を推定する。
504は、特定時刻設定手段であり、入力値補間手段502に設定する。コントローラ500は、この特定時刻T41により制御演算の基準となるタイミングを管理することができる。
演算手段501は、入力値補間手段502により補間された仮想入力値IN1’(@T41)、IN2’(@T41)、IN3’(@T41)を用いてPID演算等の演算処理を行い、出力値OUT1(@T41)を算出する。
505は出力値時刻付加手段であり、演算手段501で算出される出力値OUT1(@T41)に対し、その出力値をプラントに通知して欲しい時刻に関する情報を付加し、OUT1(@T41+α)として出力手段600の出力データ領域601に通知する。
506は付加時刻設定手段であり、付加したい時刻αを出力値時刻付加手段505に設定する。ここで、付加時刻αとは、コントローラ500が制御演算の基準とする時刻(例ではT41)から、演算処理を経て出力手段600の出力処理手段602からフィールド値F_OUT1を出力するまでに必要な時間以上の“あらかじめ決められた時刻”であり、変更可能である。
出力手段600の出力処理手段602は、コントローラから通知されて出力データ領域601に格納された出力値OUT1(@T41+α)に従い、特定タイミング出力手段604の機能によりT41+αのタイミングを監視し、時刻T41+αに出力ポート603にフィールド値F_OUT1(@T41+α)を出力する。
次に、図2乃至図5により入力値補間の手法について説明する。図2は、特定時刻T41を、取得時刻よりも以前の過去におく場合の直線補間のイメージ図である。3本の曲線F1,F2,F3を、夫々IN1,IN2,IN3の時系列入力値変化とする。
まず前回のサンプリングタイミング時刻T10で読み出されたIN1をIN1(@T10)とする。また、今回のサンプリングタイミングT11で読み出されたIN1をIN1(@T11)とする。この時、ある特定時刻T41におけるIN1の値を、IN1(@T10)とIN1(@T11)との直線補間により求め、IN1’(@T41)とする。
同様に、ある特定時刻T41におけるIN2の値をIN2(@T20)とIN2(@T21)との直線補間により求めIN2’(@T41)とする。同様に、ある特定時刻T41におけるIN3の値をIN3(@T30)とIN3(@T31)との直線補間により求めIN3’(@T41)とする。
図3は、特定時刻T41を、取得時刻よりも以前の過去におく場合の、特定時刻T41と付加時刻αの関係を示すタイムチャートである。(A)は前回の入力タイミングT10,T20,T30で
の入力値、(B)は今回の入力タイミングT11,T21,T31での入力値、(C)は特定時刻T41で補間された入力値を示す。(D)は特定時刻T41より付加時刻αを付加した時刻(T41+α)に出力手段からプラントに通知される出力値F_OUT1(@T41+α)のタイミングを示している。
図4は、特定時刻T41を、取得時刻よりも以後の未来におく場合の直線補間のイメージ図である。3本の曲線F1,F2,F3を、夫々IN1,IN2,IN3の時系列入力値変化とする。
まず前回のサンプリングタイミング時刻T10で読み出されたIN1をIN1(@T10)とする。また、今回のサンプリングタイミングT11で読み出されたIN1をIN1(@T11)とする。この時、今回のサンプリングタイミングよりも未来のある特定時刻T41におけるIN1の値を、IN1(@T10)とIN1(@T11)との直線補間により求め、IN1’(@T41)とする。
同様に、ある特定時刻T41におけるIN2の値をIN2(@T20)とIN2(@T21)との直線補間により求めIN2’(@T41)とする。同様に、ある特定時刻T41におけるIN3の値をIN3(@T30)とIN3(@T31)との直線補間により求めIN3’(@T41)とする。
図5は、特定時刻T41を、取得時刻よりも以後の未来におく場合の、特定時刻T41と付加時刻αの関係を示すタイムチャートである。(A)は前回の入力タイミングT10,T20,T30で
の入力値、(B)は今回の入力タイミングT11,T21,T31での入力値、(C)特定時刻T41で補間された入力値を示す。(D)は特定時刻T41より付加時刻αを付加した時刻(T41+α)に
出力手段からプラントに通知される出力値F_OUT1(@T41+α)のタイミングを示している。
図2乃至図5では、前回入力値と今回入力値の間で一次補間を行って制御演算の基準となる特定時刻における入力値に補間する手法を示したが、必要とする精度及び入力値の性質によって、二次補間や多点からの補間等の他の補間手法を用いても良い。また入力補間は、前回値と今回値だけでなく、過去および現在のいくつかのデータを用いても良い。
以上説明した実施形態では、複数入力手段からの各1chずつの入力値から制御演算を実施しているが、もちろん、一つの入力手段の中の複数chからの入力値を使用した制御演算であっても良い。更に、多点入力多点出力、1点入力1点出力、1点入力多点出力等、全ての組み合わせにおいて本発明を適用することが可能である。
尚、時刻通知手段700は、独立して存在する必要はなく、コントローラ500内に組み込んでも良いし、コントローラ―入力手段、出力手段間に存在する通信手段等に組み込んでも良い。
更に、入力手段200乃至400と出力手段600とを別々の手段として例示しているが、入力手段の機能と出力手段の機能を兼ね備えた入出力手段として一体化することも可能である。
本発明を適用した制御装置の一実施形態を示す機能ブロック図である。 特定時刻を、取得時刻よりも以前の過去におく場合の直線補間のイメージ図である。 特定時刻を、取得時刻よりも以前の過去におく場合の、特定時刻と付加時刻の関係を示すタイムチャートである。 特定時刻を、取得時刻よりも以後の未来におく場合の直線補間のイメージ図である。 特定時刻を、取得時刻よりも以後の未来におく場合の、特定時刻と付加時刻の関係を示すタイムチャートである。 従来技術による制御装置の構成例を示す機能ブロック図である。
符号の説明
1 プラント
11,12,13,… 機器
200,300,400 入力手段
201,301,401 入力ポート
202,302,402 入力処理手段
203,303,403 入力データ領域
204,304,404 入力時刻付加手段
500 コントローラ
501 演算手段
502 入力値補間手段
503 前回値保持手段
504 特定時刻設定手段
505 出力値時刻付加手段
506 付加時刻設定手段
600 出力手段
601 出力データ領域
602 出力処理手段
603 出力ポート
604 特定タイミング出力手段
700 時刻通知手段

Claims (3)

  1. 機器のフィールド値を取得して入力データ領域に入力値として格納する入力手段と、格納された前記入力値を読み出して演算処理した出力値を出力データ領域に格納するコントローラと、出力データ領域に格納された前記出力値を前記機器に通知する出力手段と、よりなる制御装置において、
    前記入力手段と前記コントローラと前記出力手段とに時刻を通知する時刻通知手段と、
    前記入力値と該入力値を取得する時に前記時刻通知手段から通知される取得時刻とをセットにして前記入力データ領域に格納する入力手段と、
    特定時刻設定手段と、
    保持されている前回の取得時刻の入力値と今回の取得時刻の入力値に基づき、前回の取得時刻と今回の取得時刻の間にある特定時刻、又は今回の取得時刻以降の特定時刻を前記特定時刻設定手段より取得して補間する、前記コントローラに設けた入力値補間手段と、
    付加時刻設定手段と、
    前記特定時刻から前記出力手段による前記機器への出力値の通知までの最大処理時間以上の付加時刻を前記付加時刻設定手段より取得して前記特定時間に付加する、前記コントローラに設けた出力値時刻付加手段と、
    を備え、
    前記コントローラは、前記入力データ領域から読み出した入力値を、その入力値にセットされている取得時刻よりも以前又は以後の特定時刻の入力値に補間すると共に、特定時刻に補間された入力値を演算した出力値にセットされる前記特定時刻に対して付加時刻を追加して前記出力データ領域に格納し、前記出力手段は、付加時刻を追加されて格納された前記出力値を前記付加時刻に前記機器に通知する、ことを特徴とする制御装置。
  2. 前記コントローラは、内部に前記時刻通知手段を備えることを特徴とする請求項1に記載の制御装置。
  3. 前記入力手段及び前記出力手段は、入力機能と出力機能とを備える入出力手段で構成されていることを特徴とする請求項1又は2に記載の制御装置。
JP2006046474A 2006-02-23 2006-02-23 制御装置 Expired - Fee Related JP4857807B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006046474A JP4857807B2 (ja) 2006-02-23 2006-02-23 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006046474A JP4857807B2 (ja) 2006-02-23 2006-02-23 制御装置

Publications (2)

Publication Number Publication Date
JP2007226511A JP2007226511A (ja) 2007-09-06
JP4857807B2 true JP4857807B2 (ja) 2012-01-18

Family

ID=38548279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006046474A Expired - Fee Related JP4857807B2 (ja) 2006-02-23 2006-02-23 制御装置

Country Status (1)

Country Link
JP (1) JP4857807B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414397A (ja) * 1990-05-07 1992-01-20 Meidensha Corp 遠方監視制御装置
JPH09300264A (ja) * 1996-05-20 1997-11-25 Nippon Telegr & Teleph Corp <Ntt> ロボット制御装置

Also Published As

Publication number Publication date
JP2007226511A (ja) 2007-09-06

Similar Documents

Publication Publication Date Title
EP2816425B1 (en) Control device, image processing device, control method, computer-readable recording medium, and program
EP3309647B1 (en) Control device and communication device
JP2015175696A (ja) 測定装置
EP3361635B1 (en) Control system and pulse output device
US10594424B2 (en) Time synchronization slave apparatus capable of adjusting time synchronization period, and method of determining time synchronization period
Yuan et al. Asynchronous switching output feedback control of discrete-time switched linear systems
WO2015176475A1 (zh) Fifo数据缓存器及其进行时延控制的方法、计算机存储介质
NO20043213L (no) Prosess for a bringe tilveie en pilotassistert fasesynkronisering av en baerebolge
JP4857807B2 (ja) 制御装置
US5247485A (en) Memory device
JP2014241003A (ja) メモリ制御装置
KR20170135384A (ko) 이더캣 기반의 분산 시계 동기화를 위한 장치, 이를 위한 방법 및 이 방법이 기록된 컴퓨터 판독 가능한 기록매체
JP6400553B2 (ja) ユニット間での同期制御機能を有する数値制御システム
US20120098583A1 (en) Pipeline circuit, semiconductor device, and pipeline control method
WO2015140910A1 (ja) プログラマブルロジックコントローラ
JP5086621B2 (ja) 時間同期システム用の有限インパルス応答フィルタおよびその方法
KR102046510B1 (ko) 제어 장치용 컴퓨터 유닛 및 이의 운영 방법
JP2017027539A (ja) プログラマブルコントローラ
TWI518703B (zh) 提供多埠功能的記憶體裝置與方法
KR101379248B1 (ko) 이더넷 통신 시스템 및 시간 동기화 방법
JP4577233B2 (ja) 制御装置
JP2014225107A (ja) データ記録装置および時刻補正方法
WO2019221082A1 (ja) 制御装置及びデータ記録方法
JP4413697B2 (ja) 波形生成装置
CN114255788B (zh) 一种异步采样的转换方法及其转换装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees