JP4857376B2

JP4857376B2 - レーダビデオ表示装置

Info

Publication number: JP4857376B2
Application number: JP2009279660A
Authority: JP
Inventors: 亮之進川端; 正和林; 一繁藤井
Original assignee: Toshiba Electro Wave Products Co Ltd
Current assignee: Toshiba Electro Wave Products Co Ltd
Priority date: 2009-12-09
Filing date: 2009-12-09
Publication date: 2012-01-18
Anticipated expiration: 2029-12-09
Also published as: JP2011123603A

Description

本発明は、コンピュータグラフィックスによってレーダビデオの描画を行うレーダビデオ表示装置に関する。

近年、コンピュータ・グラフィックス・システムの発展により、レーダビデオの描画処理をソフトウェア制御で高速に行うことが可能になっているが、レーダビデオの特性上必要な、描画したビデオデータの減光処理、高輝度の点を優先的に描画する為の処理、レーダ位置からの極座標で扱われるビデオデータの画面画素へ対応させる座標変換処理などをソフトウェアによるＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ：演算処理装置）処理にて行う必要があった。この為、ＣＰＵ処理の負荷が発生していた。

特開２００８−１３４２２４号公報特開２００９−１５６７０９号公報

従来技術では、レーダビデオ表示装置をソフトウェアを使用してＣＰＵで実現した場合、減光処理、高輝度の点を優先的に描画する表示処理を行う為にＣＰＵ処理の負荷が発生していた。その為に表示分解能を下げて処理を行ったり、専用のハードウェアを使用して処理を行う必要があった。

そこで、本発明の課題は、レーダビデオの特性上必要なビデオデータの減光処理、高輝度の点を優先的に描画する為の処理をＧＰＵ（ＧｒａｐｈｉｃｓＰｒｏｃｅｓｓｉｎｇＵｎｉｔ：描画処理装置）処理で行うことにより、ＣＰＵ処理の負荷を大幅に軽減した描画を可能とするレーダビデオ表示装置を提供することにある。

上記の課題を解決するために、本発明のレーダビデオ表示装置は、レーダ装置からのアナログデータを信号処理装置で変換したデジタルデータが受信される送受信モジュールと、前記送受信モジュールに接続され、座標、輝度の描画頂点情報が初期化されるメインメモリと、前記メインメモリに接続され、座標、輝度、更新時間の描画頂点情報が初期化されるテクスチャメモリと、前記メインメモリ上の該当するアジマスの描画頂点情報の各レンジの輝度情報を前記送受信モジュールで受信したデジタルデータの輝度値を使用して更新すると共に、前記メインメモリの輝度の描画頂点情報を取り出して更新時間を付加して対応する前記テクスチャメモリ上の輝度、更新時間の描画頂点情報を更新するＣＰＵと、前記テクスチャメモリから座標、輝度、更新時間の描画頂点情報が入力され、更新時間と現在時間の差で輝度に対して減光計算を行い、減光計算を行った１レンジ分解能分のデータの輝度の階調情報を座標軸のＺとして３次元化すると共に、描画頂点情報の３次元の座標値と輝度からレンダリング処理を行って２次元の画像データに変換するＧＰＵと、前記ＧＰＵから２次元の画像データが書き込まれるフレームメモリと、前記フレームメモリからの２次元の画像データが入力され、レーダビデオの映像が表示されるモニタとを具備することを特徴とするものである。

本発明のレーダビデオ表示装置は、ソフトウェア処理によるＣＰＵ負荷を発生させることなく、コンピュータグラフィックスにおいて減光処理、高輝度の点を優先的に描画する為の処理をＧＰＵ処理で実現したレーダ表示を行うことを可能とする。

本発明の実施形態に係るレーダビデオ表示システムを示す構成説明図である。本発明の実施形態に係るレーダビデオ表示装置を示す構成説明図である。本発明の実施形態に係る頂点データの定義方法を示す説明図である。本発明の実施形態に係るモニタの表示画面のピクセル数とレンジ分解能を示す説明図である。本発明の実施形態に係る頂点データを示す説明図であり、（ａ）は頂点データの集合体、（ｂ）は（ａ）のＢ部の１アジマス分解能分のデータ、（ｃ）は（ａ）のＣ部の１アジマス分解能分のデータである。本発明の実施形態に係るレーダビデオ表示装置の初期化を示す構成説明図である。本発明の実施形態に係るレーダビデオ表示装置のデータ受信、メインメモリ更新処理を示す構成説明図である。本発明の実施形態に係るレーダビデオ表示装置のテクスチャメモリ更新処理を示す構成説明図である。本発明の実施形態に係るレーダビデオ表示装置の描画更新処理を示す構成説明図である。

以下、本発明の実施の形態について、詳細に説明する。図中、同一部分は同一符号を付して説明する。

図１は本発明の実施形態に係るレーダビデオ表示システムを示す構成説明図である。図において、１１はレーダ装置、１２は信号処理装置、１３はレーダビデオ表示装置である。

図１に示すように、レーダ装置１１はレーダアンテナ１４がアジマス方向に回転しながら定期的に走査を行い、それぞれのレンジ方向と、距離によるゲイン値のアナログデータを信号処理装置１２に出力する。信号処理装置１２はレーダ装置１１から入力されたアナログデータをデジタルデータに変換してレーダビデオ表示装置１３に出力する。レーダビデオ表示装置１３は信号処理装置１２から入力されたデジタルデータを受信しながらアジマス単位で更新して表示する。また、レーダビデオ表示装置１３は描画時間経過と共に減光させる減光処理、高輝度の点を優先的に描画する表示処理を実現する。

図２は本発明の実施形態に係るレーダビデオ表示装置を示す構成説明図である。図において、２１はＰＣ（パソコン）、２２は送受信モジュール、２３はメインメモリ、２４はＣＰＵ、２５はグラフィックボード、２６はテクスチャメモリ、２７はＧＰＵ、２８はフレームメモリ、２９はモニタである。

すなわち、信号処理装置１２には送受信モジュール２２を介してメインメモリ２３が接続され、メインメモリ２３にはＣＰＵ２４及びテクスチャメモリ２６が接続される。テクスチャメモリ２６はＧＰＵ２７に接続され、ＧＰＵ２７はフレームメモリ２８を介してモニタ２９に接続される。テクスチャメモリ２６、ＧＰＵ２７、フレームメモリ２８はグラフィックボード２５に搭載され、グラフィックボード２５、送受信モジュール２２、メインメモリ２３、ＣＰＵ２４はＰＣ２１を構成し、ＰＣ２１、モニタ２９はレーダビデオ表示装置１３を構成する。

図３は本発明の実施形態に係る頂点データの定義方法を示す説明図である。図３（ａ）はレーダ装置１１においてレーダアンテナ１４の走査を示し、アナログデータが得られる。図３（ｂ）はレーダ装置１１で得られたアナログデータをデジタルデータに変換したデジタルデータを示し、各ゲイン値を最終的に輝度として表示する。図３（ｃ）はアジマス、レンジで分割されたデータを頂点の集合体として定義する。図３（ｄ）は図３（ｃ）の１アジマス分解能分のデータである。アジマス分解能はアジマス方向の分割数である。図３（ｅ）は図３（ｄ）の１レンジ分解能分のデータ（ポリゴンデータ）である。レンジ分解能はレンジ方向の分割数である。

図４は本発明の実施形態に係るモニタの表示画面のピクセル数とレンジ分解能を示す説明図である。図４に示すように、縦方向のピクセル数をＰ、横方向のピクセル数をＷとし、レンジ分解能ＲをＲ＞Ｐ，Ｒ＞Ｗと設定することにより、１レンジ分解能分の長さが最終的な表示で１ピクセル以内に収まるので、１レンジ分解能分のデータを直線として扱っても、抜けの無い画像として処理できる。すなわち、レンジ分解能Ｒを画面のピクセル数より細かく設定することで、レンジ間で描画抜けが発生することが無い。

図５は本発明の実施形態に係る頂点データを示す説明図であり、（ａ）は図３（ｃ）と同じ頂点データの集合体、（ｂ）は（ａ）のＢ部の１アジマス分解能分のデータ、（ｃ）は（ａ）のＣ部の１アジマス分解能分のデータである。図５において、各頂点が保持するデータを以下のように定義する。

座標（Ｘ［ａ］［ｒ］［ｐ］，Ｙ［ａ］［ｒ］［ｐ］）
輝度Ｇ［ａ］［ｒ］
更新時間Ｔ［ａ］
ａ＝（０〜Ａ−１）
ｒ＝（０〜Ｒ−１）
ｐ＝（０〜１）
ここで、Ａはアジマス分解能、Ｒはレンジ分解能である。

すなわち、それぞれの頂点データに輝度情報、更新時間情報を保持させる。１レンジ分解能分のデータを構成する各頂点データは、共通の輝度情報と更新時間情報を保持させる。

図６は本発明の実施形態に係るレーダビデオ表示装置の初期化を示す構成説明図である。すなわち、ＣＰＵ２４は、レーダビデオ表示装置１３を含むシステムの初期化時に、メインメモリ２３に描画頂点情報（座標、輝度）、テクスチャメモリ２６に描画頂点情報（座標、輝度、更新時間）のバッファを確保して初期化した後、ＣＰＵ２４で描画頂点座標の座標位置の計算を行ってメインメモリ２３、テクスチャメモリ２６の描画頂点情報の座標を更新する。このように、ＣＰＵ２４は初期化時に描画頂点情報の設定処理をする。

図７は本発明の実施形態に係るレーダビデオ表示装置のデータ受信、メインメモリ更新処理を示す構成説明図である。すなわち、信号処理装置１２は、レーダ装置１１のレーダ走査毎にアジマス単位でデジタルデータを定期的にレーダビデオ表示装置１３へ送信する。レーダビデオ表示装置１３は、送受信モジュール２２でアジマス単位に分割されたデジタルデータを受信して、ＣＰＵ２４によってメインメモリ２３上の該当するアジマスの描画頂点情報の各レンジの輝度情報を、前記送受信モジュール２２で受信したデジタルデータの輝度値を使用して更新する。このように、ＣＰＵ２４は描画頂点毎の輝度情報を設定する処理をする。

図８は本発明の実施形態に係るレーダビデオ表示装置のテクスチャメモリ更新処理を示す構成説明図である。すなわち、ＣＰＵ２４によって定期的にテクスチャメモリ２６の更新処理を行い、前回のテクスチャメモリ２６の更新処理を行った時から変更された分のメインメモリ２３の描画頂点情報（輝度）を取り出して更新時間を付加し、対応するテクスチャメモリ２６上の描画頂点情報（輝度、更新時間）を更新する。このように、ＣＰＵ２４は描画頂点毎にデータ更新時間を設定する処理をし、レーダ装置１１のレーダ走査のスイープが通過した場所の輝度情報と更新時間を保持させる。

図９は本発明の実施形態に係るレーダビデオ表示装置の描画更新処理を示す構成説明図である。すなわち、ＣＰＵ２４で定期的に描画更新処理を行い、グラフィックボード２５上にあるＯｐｅｎＧＬとシェーダ言語を利用したＧＰＵ２７にはテクスチャメモリ２６から描画頂点情報（座標、輝度、更新時間）が入力される。グラフィックボード２５上にあるＯｐｅｎＧＬとシェーダ言語を利用したＧＰＵ２７によって、レーダ装置１１のレーダ走査のスイープが通過した時の更新時間と現在時間の差（経過時間）を計算して、輝度に対して経過時間に対応した減光量の計算を行う。減光計算を行った輝度を階調情報として１レンジ分解能分のデータ（ポリゴンデータ）に輝度として設定する。同様に１レンジ分解能分のデータ（ポリゴンデータ）の輝度の階調情報を座標値のＺとして設定して３次元化する。

描画頂点情報の３次元の座標値と輝度から、グラフィックボード２５上にあるＯｐｅｎＧＬとシェーダ言語を利用したＧＰＵ２７によってレンダリング処理を行って２次元の画像データに変換してフレームメモリ２８へ書き込む。フレームメモリ２８から２次元の画像データがモニタ２９へ出力されることで、レーダビデオの映像がモニタ２９に表示される。このように、ＧＰＵ２７でのレンダリング処理により、３次元空間での表示を２次元空間へ射影する。また、モニタ２９は減光処理、高輝度の点を優先的に描画する処理を実現してレーダビデオ表示する。

以上のように、ＣＰＵ２４の行う処理は、受信したアジマス分のデータをメインメモリ２３からテクスチャメモリ２６に送るだけであり、全データに対する減光処理、２次元画像への変換処理は全てＧＰＵ２７で行うこととなる。これによりＣＰＵ２４の処理負荷を抑えてレーダビデオの表示を行うことが出来る。

また、ＧＰＵ２７により輝度の階調情報を座標値のＺとして設定して３次元化することにより、輝度の高い１レンジ分解能分のデータ（ポリゴンデータ）が手前に見えるようになる。それを２次元に変換することにより輝度の高い１レンジ分解能分のデータ（ポリゴンデータ）が優先的に描画されるようになり、輝度の高いデータが暗いデータに上書きされて消えてしまうことを回避できる。

以上説明したように本発明によれば、ビデオデータの１分解能分のデータをＯｐｅｎＧＬの頂点で囲まれるポリゴンデータとして扱い、それぞれのポリゴンデータにＯｐｅｎＧＬで設定した座標系の３次元の座標（位置）情報、輝度情報、更新（描画）時間情報を保持させる。

また、ＣＰＵ側ではレーダ装置のレーダ走査のスイープが通過した場所の各ポリゴンデータの輝度情報、更新（描画）時間を更新する。描画した時間経過によってＧＰＵ側で減光させて表示を行うことによって、ＣＰＵ側での処理負荷無しに減光処理を実現する。

さらに、各ポリゴンデータは直線の集合体として定義しておくことによって、描画抜けの無い映像を作成することができ、実際の画面上の画素へ対応させる処理は、ＧＰＵ側のレンダリング処理で実現することによって、ＣＰＵ側での処理負荷無しに座標変換処理を実現する。

また、各ポリゴンデータ値の輝度情報を高さ方向として扱うことで、輝度の高いデータを前面に表示することが可能となり、高輝度の点を優先的に描画する為のソフトウェアによる比較処理を行う必要がなくなる。これによりＣＰＵ側での処理負荷無しに高輝度の点を優先的に描画する処理を実現する。

なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１１…レーダ装置、１２…信号処理装置、１３…レーダビデオ表示装置、２１…ＰＣ（パソコン）、２２…送受信モジュール、２３…メインメモリ、２４…ＣＰＵ、２５…グラフィックボード、２６…テクスチャメモリ、２７…ＧＰＵ、２８…フレームメモリ、２９…モニタ。

Claims

レーダ装置からのアナログデータを信号処理装置で変換したデジタルデータが受信される送受信モジュールと、
前記送受信モジュールに接続され、座標、輝度の描画頂点情報が初期化されるメインメモリと、
前記メインメモリに接続され、座標、輝度、更新時間の描画頂点情報が初期化されるテクスチャメモリと、
前記メインメモリ上の該当するアジマスの描画頂点情報の各レンジの輝度情報を前記送受信モジュールで受信したデジタルデータの輝度値を使用して更新すると共に、前記メインメモリの輝度の描画頂点情報を取り出して更新時間を付加して対応する前記テクスチャメモリ上の輝度、更新時間の描画頂点情報を更新するＣＰＵと、
前記テクスチャメモリから座標、輝度、更新時間の描画頂点情報が入力され、更新時間と現在時間の差で輝度に対して減光計算を行い、減光計算を行った１レンジ分解能分のデータの輝度の階調情報を座標軸のＺとして３次元化すると共に、描画頂点情報の３次元の座標値と輝度からレンダリング処理を行って２次元の画像データに変換するＧＰＵと、
前記ＧＰＵから２次元の画像データが書き込まれるフレームメモリと、
前記フレームメモリからの２次元の画像データが入力され、レーダビデオの映像が表示されるモニタと
を具備することを特徴とするレーダビデオ表示装置。