JP4849875B2 - Plasma etching method - Google Patents
Plasma etching method Download PDFInfo
- Publication number
- JP4849875B2 JP4849875B2 JP2005332896A JP2005332896A JP4849875B2 JP 4849875 B2 JP4849875 B2 JP 4849875B2 JP 2005332896 A JP2005332896 A JP 2005332896A JP 2005332896 A JP2005332896 A JP 2005332896A JP 4849875 B2 JP4849875 B2 JP 4849875B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- etching
- plasma etching
- porous low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、プラズマエッチング方法に関し、詳細には、半導体装置の製造過程において、被処理体に形成された被エッチング膜をプラズマによってエッチング処理するプラズマエッチング方法に関する。 The present invention relates to a plasma etching method, and more particularly, to a plasma etching method in which an etching target film formed on a target object is etched with plasma in a manufacturing process of a semiconductor device.
例えば、多層配線構造の半導体装置の製造では、配線接続用のホールなどの凹部を形成する目的で層間絶縁膜をエッチングする際に、下層配線の直上に下地のストッパー膜として、窒化ケイ素膜や炭化ケイ素膜を形成しておく。このようなストッパー膜は、配線間の電気的接続を図るために、凹部形成の最終段階でエッチングにより除去される。
窒化ケイ素膜や炭化ケイ素などのエッチングに関しては、例えば、下地のSiN膜に対する有機系のSiO2膜のエッチング選択比を得る目的で、分子内に炭素とフッ素とを含有するフルオロカーボンガス(CF系ガス)や分子内に炭素と水素とフッ素を含有するハイドロフルオロカーボンガス(CHF系ガス)を使用してプラズマエッチング処理を行なうことが提案されている(例えば、特許文献1参照)。
For example, in the manufacture of a semiconductor device having a multilayer wiring structure, when etching an interlayer insulating film for the purpose of forming a recess such as a hole for wiring connection, a silicon nitride film or carbonized carbon is used as a base stopper film immediately above the lower layer wiring. A silicon film is formed. Such a stopper film is removed by etching at the final stage of the recess formation in order to make electrical connection between the wirings.
Regarding etching of silicon nitride film, silicon carbide, etc., for example, a fluorocarbon gas containing carbon and fluorine in its molecule (CF-based gas) for the purpose of obtaining an etching selectivity of an organic SiO 2 film with respect to the underlying SiN film. And plasma etching using a hydrofluorocarbon gas (CHF-based gas) containing carbon, hydrogen and fluorine in the molecule has been proposed (see, for example, Patent Document 1).
また、多層構造から窒化ケイ素層を異方性エッチングするために、フルオロカーボンガスと水素源としてのCH2F2、CH3Fなどを用いてプラズマエッチング処理する方法(例えば、特許文献2)、窒化シリコン層に高アスペクト比のトレンチを形成する際に、マスク層に対する高い選択性を維持するために、フルオロカーボンガスと水素源としてのCHF3、CH2F2、CH3Fなどを用いてプラズマエッチング処理する方法(例えば、特許文献3)が提案されている。 In addition, in order to anisotropically etch a silicon nitride layer from a multilayer structure, a plasma etching method using fluorocarbon gas and CH 2 F 2 or CH 3 F as a hydrogen source (for example, Patent Document 2), nitriding Plasma etching using fluorocarbon gas and CHF 3 , CH 2 F 2 , CH 3 F, etc. as a hydrogen source to maintain high selectivity to the mask layer when forming high aspect ratio trenches in the silicon layer A processing method (for example, Patent Document 3) has been proposed.
ところで、大規模集積回路(LSI)のデザインルールは、現在の90nmから今後65nm、さらには45nmに達すると考えられており、さらなる配線の微細化が進展する傾向にある。配線の微細化に伴い、配線間の絶縁層に生じる電気容量が原因で発生する信号遅延への対策を講ずることが必要であり、これを抑制するため低誘電率材料(Low−k材料)を用いた層間絶縁膜の開発が進められている。このようなLow−k材料を用いた層間絶縁膜として、従来のLow−k膜より誘電率がさらに低く、低抵抗なポーラスLow−k膜が着目されている。しかし、ポーラスLow−k膜は、低誘電率である反面、膜内に空孔(ポア)を持つため強度が低く、エッチング耐性も低いという問題があった。
前記のような下地の窒化ケイ素膜や炭化ケイ素膜をプラズマエッチングする場合には、最上層のエッチングマスク膜に対するエッチング選択性を確保できることが必要となる。
また、エッチング時に、処理ガスの成分と膜中の成分との反応により形成されるポリマーが被処理体表面に付着すると、エッチングレートの低下を招くことから、ポリマーの形成および付着を抑制できることが必要である。
さらに、被エッチング膜である下地の窒化ケイ素膜や炭化ケイ素膜が横方向にエッチングされるサイドエッチングが生じると、デバイス特性を損なうため、サイドエッチングを防止することも必要である。
When plasma etching is performed on the underlying silicon nitride film or silicon carbide film as described above, it is necessary to ensure etching selectivity with respect to the uppermost etching mask film.
In addition, when the polymer formed by the reaction between the component of the processing gas and the component in the film adheres to the surface of the object to be processed during etching, the etching rate is lowered, so that the formation and adhesion of the polymer must be suppressed. It is.
Furthermore, if side etching occurs in which the underlying silicon nitride film or silicon carbide film, which is a film to be etched, is etched in the lateral direction, device characteristics are impaired, and therefore it is necessary to prevent side etching.
また、下地の窒化ケイ素膜や炭化ケイ素膜より上層の層間絶縁膜にポーラスLow−k膜を使用している場合には、ポーラスLow−k膜が酸化されプラズマダメージが入りやすい。その結果、後の工程でフッ酸処理を行なうと酸化された部分が除去されてダメージが顕在化するという問題があった。さらに、プラズマへの曝露によりポーラスLow−k膜の表面に無数の傷が形成され、表面荒れを生じるという問題もあった。
このように、層間絶縁膜としてのポーラスLow−k膜が劣化すると半導体装置の信頼性の低下につながることから、プラズマエッチングはポーラスLow−k膜にダメージが形成されない条件で実施することが必要である。
Further, when a porous Low-k film is used as an interlayer insulating film above the underlying silicon nitride film or silicon carbide film, the porous Low-k film is oxidized and plasma damage is likely to occur. As a result, there has been a problem that when hydrofluoric acid treatment is performed in a later step, the oxidized portion is removed and damage becomes obvious. Furthermore, there has been a problem in that the surface of the porous Low-k film is indefinitely formed by exposure to plasma, resulting in surface roughness.
As described above, when the porous Low-k film as the interlayer insulating film deteriorates, the reliability of the semiconductor device is lowered. Therefore, it is necessary to perform the plasma etching under a condition that the porous Low-k film is not damaged. is there.
以上のように、被エッチング膜より上層にポーラスLow−k膜が形成された被処理体に対してプラズマエッチング処理を行なう場合には、ポーラスLow−k膜を有しない被処理体をプラズマエッチング処理する場合に比べて、格段にプラズマエッチング条件の選択が困難であり、上記の課題を全て満足できる条件はこれまで見出されていなかった。 As described above, when the plasma etching process is performed on the target object having the porous Low-k film formed above the target film, the target object having no porous Low-k film is subjected to the plasma etching process. Compared with the case where it does, selection of plasma etching conditions is remarkably difficult, and the conditions which can satisfy all the said subjects have not been found until now.
従って、本発明は、下地の窒化ケイ素膜や炭化ケイ素膜より上層の層間絶縁膜にポーラスLow−k膜を使用した被処理体において、前記窒化ケイ素膜や炭化ケイ素膜をプラズマエッチング処理する場合に、ハードマスク膜に対するエッチング選択性を確保でき、ポリマーの付着やサイドエッチングを抑制可能で、かつポーラスLow−k膜へのダメージや表面荒れが抑制されたプラズマエッチング方法を提供することを目的とする。 Therefore, the present invention is a case where the silicon nitride film or the silicon carbide film is subjected to plasma etching treatment in an object to be processed using a porous Low-k film as an interlayer insulating film above the underlying silicon nitride film or silicon carbide film. An object of the present invention is to provide a plasma etching method capable of ensuring etching selectivity to a hard mask film, suppressing polymer adhesion and side etching, and suppressing damage to a porous Low-k film and surface roughness. .
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理室内で、被処理体を処理ガスのプラズマによりエッチング処理するプラズマエッチング方法であって、
被処理体は、被エッチング膜と、該被エッチング膜より上層に形成されたポーラスLow−k膜と、を有しており、
前記被エッチング膜は、窒化ケイ素膜または炭化ケイ素膜であり、
前記処理ガスは、炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、CO2とからなるか、または炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、CO2と、N2とからなり、
前記ポーラスLow−k膜より上層に形成された酸化ケイ素膜からなるハードマスク膜をマスクとして前記被エッチング膜のエッチングを行なうことを特徴とする、プラズマエッチング方法、を提供する。
In order to solve the above problems, a first aspect of the present invention is a plasma etching method in which an object to be processed is etched with plasma of a processing gas in a processing chamber of a plasma processing apparatus,
The object to be processed has a film to be etched and a porous Low-k film formed above the film to be etched.
The etched film is a silicon nitride film or a silicon carbide film,
The processing gas is composed of carbon and fluorine, and is composed of a fluorocarbon compound having 2 or less carbon atoms and CO 2 , or is composed of carbon and fluorine and having 2 or less carbon atoms, and
A plasma etching method is provided, wherein the etching target film is etched using a hard mask film made of a silicon oxide film formed above the porous Low-k film as a mask .
上記第1の観点において、前記フルオロカーボン化合物は、CF4であることがより好ましい。
また、前記フルオロカーボン化合物と、前記CO2との比率は、フルオロカーボン化合物:CO2=3:1〜10:1であることが好ましい。
また、前記ポーラスLow−k膜は、誘電率が2.0〜2.7の無機Low−k膜であることが好ましい。
In the first aspect, the fluorocarbon compound is more preferably CF 4 .
Further, it said fluorocarbon compound, the ratio of the CO 2 is fluorocarbon compounds: CO 2 = 3: 1~10: is preferably 1.
The porous Low-k film is preferably an inorganic Low-k film having a dielectric constant of 2.0 to 2.7.
また、第1の観点のプラズマエッチング方法は、前記ハードマスク膜に対する前記被エッチング膜のエッチング選択比が、2よりも大きいことが好ましい。
また、前記被エッチング膜と前記ポーラスLow−k膜との間、前記ポーラスLow−k膜と前記ハードマスク膜との間に、それぞれアドヒージョン膜を有することが好ましい。
The plasma etching method of the first aspect, the etching selection ratio of the film to be etched for the previous SL hard mask film is preferably greater than 2.
Preferably, an adhesion film is provided between the film to be etched and the porous Low-k film, and between the porous Low-k film and the hard mask film.
本発明の第2の観点は、コンピュータ上で動作し、プラズマ処理装置を制御するための制御プログラムであって、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、制御プログラムを提供する。 A second aspect of the present invention is a control program that operates on a computer and controls a plasma processing apparatus, and the plasma processing apparatus is configured to perform the plasma etching method of the first aspect at the time of execution. There is provided a control program characterized by controlling the above.
本発明の第3の観点は、コンピュータ上で動作し、プラズマ処理装置を制御するための制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、コンピュータ読み取り可能な記憶媒体を提供する。
A third aspect of the present invention is a computer-readable storage medium that operates on a computer and stores a control program for controlling a plasma processing apparatus ,
Wherein the control program, when executed, characterized by the Turkey controls the plasma processing apparatus as a plasma etching method of the first aspect is performed, a computer-readable storage medium.
本発明のプラズマ処理方法によれば、窒化ケイ素膜または炭化ケイ素膜からなる被エッチング膜と、該被エッチング膜より上層に形成されたポーラスLow−k膜と、を有する被処理体を、窒化ケイ素膜からなるハードマスク膜をマスクとしてプラズマエッチングする際に、処理ガスとして、炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、CO2とからなるか、または炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、CO2と、N2とからなるものを用いることにより、ハードマスク膜に対する高いエッチング選択性を確保でき、ポリマーの付着やサイドエッチングが抑制され、かつポーラスLow−k膜へのダメージや、ポーラスLow−k膜表面の粗面化を抑制しながら、エッチングを行なうことができる。
従って、本発明のプラズマ処理方法は、例えば、層間絶縁膜としてポーラスLow−k膜を含む多層配線構造の半導体デバイスの製造過程におけるエッチングプロセスとして好適に利用できる。
According to the plasma processing method of the present invention, an object to be processed having a film to be etched made of a silicon nitride film or a silicon carbide film and a porous Low-k film formed in an upper layer than the film to be etched is obtained by using silicon nitride. when plasma etching the hard mask layer made of a film as a mask, as the process gas, the composed of carbon and fluorine, and
Therefore, for example, the plasma processing method of the present invention can be suitably used as an etching process in the manufacturing process of a semiconductor device having a multilayer wiring structure including a porous Low-k film as an interlayer insulating film.
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図1は、本発明の一実施形態にかかるエッチングプロセスに好適に用いられるプラズマ処理装置を模式的に示すものである。このプラズマ処理装置1は、電極板が上下平行に対向し、双方に高周波電源が接続された容量結合型平行平板プラズマエッチング装置として利用できる。
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
FIG. 1 schematically shows a plasma processing apparatus suitably used in an etching process according to an embodiment of the present invention. The plasma processing apparatus 1 can be used as a capacitively coupled parallel plate plasma etching apparatus in which electrode plates are opposed in parallel in the vertical direction and a high frequency power source is connected to both of them.
このプラズマ処理装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる円筒形状に成形されたチャンバー2を有しており、このチャンバー2は接地されている。チャンバー2内には、例えばシリコンからなり、その上に被処理体として、所定の膜が形成された半導体ウエハ(以下、単に「ウエハ」と記す)Wを水平に載置し、下部電極として機能するサセプタ5がサセプタ支持台4に支持された状態で設けられている。このサセプタ5にはハイパスフィルター(HPF)6が接続されている。
The plasma processing apparatus 1 has a
サセプタ支持台4の内部には、温度調節媒体室7が設けられており、導入管8を介して温度調節媒体室7に温度調節媒体が導入、循環され、サセプタ5を所望の温度に制御できるようになっている。 A temperature control medium chamber 7 is provided inside the susceptor support 4, and the temperature control medium is introduced into the temperature control medium chamber 7 through the introduction pipe 8 and circulated so that the susceptor 5 can be controlled to a desired temperature. It is like that.
サセプタ5は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12が介在された構成となっており、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、クーロン力によってウエハWを静電吸着する。
The upper center portion of the susceptor 5 is formed into a convex disk shape, and an
そして、絶縁板3、サセプタ支持台4、サセプタ5、さらには静電チャック11には、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを所定圧力(バックプレッシャー)にて供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5とウエハWとの間の熱伝達がなされ、ウエハWが所定の温度に維持されるようになっている。
The insulating plate 3, the susceptor support 4, the susceptor 5, and the
サセプタ5の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15は、例えばシリコンからなり、エッチングの均一性を向上させるように作用する。
An
サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ5との対向面を構成し、多数の吐出孔23を有する、例えば石英からなる電極板24と、この電極24を支持する導電性材料、例えば表面がアルマイト処理されたアルミニウムからなる電極支持体25とによって構成されている。なお、サセプタ5と上部電極21との間隔は、調節可能とされている。
An
上部電極21における電極支持体25の中央には、ガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28並びにマスフローコントローラ29を介して、処理ガス供給源30が接続され、この処理ガス供給源30から、プラズマエッチングのためのエッチングガスが供給されるようになっている。エッチングガスとしては、例えばCF4、C2F6などのフルオロカーボン化合物のガスとCO2とを組み合わせて用いることが好ましい。ここで、フルオロカーボン化合物ガスは、ラジカル反応によりエッチング作用を奏するガスであり、CO2は前記ラジカルが被エッチング膜に対して最適に作用するようにコントロールするガスである。また、フルオロカーボン化合物ガスとCO2に加え、さらに例えばN2、Heなどを混合することも可能である。なお、図1では、一つの処理ガス供給源30のみを代表的に図示しているが、処理ガス供給源30は複数設けられており、例えば、CF4等のフルオロカーボン化合物ガス、CO2等をそれぞれ独立に流量制御して、チャンバー2内に供給できるよう構成されている。
A
チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁には、ゲートバルブ32が設けられており、このゲートバルブ32を開にした状態でウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
An
上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が設けられている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、50〜150MHzの範囲の周波数を有しており、このように高い周波数の高周波電力を印加することにより、チャンバー2内に好ましい解離状態で、かつ高密度のプラズマを形成することができ、低圧条件下でのプラズマ処理が可能となる。さらには、この第1の高周波電源40の周波数は、50〜80MHzが好ましく、典型的には図1中に示すように60MHzまたはその近傍の条件が採用される。
A first high
下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が設けられている。この第2の高周波電源50は、数百kHz〜十数MHzの範囲の周波数を有しており、このような範囲の周波数の高周波電力を印加することにより、ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は、例えば図1に示すように13.56MHz、または800KHz等の条件が採用される。
A second high
プラズマ処理装置1の各構成部は、CPUを備えたプロセスコントローラ60に接続されて制御される構成となっている。プロセスコントローラ60には、工程管理者がプラズマ処理装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェイス61が接続されている。
Each component of the plasma processing apparatus 1 is connected to and controlled by a
また、プロセスコントローラ60には、プラズマ処理装置1で実行される各種処理をプロセスコントローラ60の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部62が接続されている。
Further, the
そして、必要に応じて、ユーザーインターフェイス61からの指示を受けて、任意のレシピを記憶部62から呼び出してプロセスコントローラ60に実行させることで、プロセスコントローラ60の制御下で、プラズマ処理装置1での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
Then, if necessary, in response to an instruction from the
次に、このように構成されるプラズマ処理装置1によって、被エッチング膜を有する積層体にプラズマエッチングを行なう工程について、図2〜図4を参照しながら説明する。図2〜図4は、本発明の一実施形態にかかるエッチングプロセスの概要を説明するため、ウエハWの縦断面の要部を拡大して示す模式図である。ウエハWを構成するシリコン基板(図示せず)上には、図2に示すとおり、例えば下層配線用絶縁膜101が形成されており、その上に被エッチング膜であるストッパー膜102が形成され、さらにその上層に、下から順に第1のアドヒージョン膜103、ポーラスLow−k膜104、第2のアドヒージョン膜105、ハードマスク膜106が形成されて積層体200が構成されている。
Next, a process of performing plasma etching on a stacked body having a film to be etched by the plasma processing apparatus 1 configured as described above will be described with reference to FIGS. 2 to 4 are schematic views showing an enlarged main part of a longitudinal section of the wafer W in order to explain the outline of the etching process according to the embodiment of the present invention. On the silicon substrate (not shown) constituting the wafer W, as shown in FIG. 2, for example, a lower
ストッパー膜102は、例えばプラズマCVDやスピン・オン・グラス(Spin On Glass)などの方法で成膜されたSi3N4膜、SiC膜などであり、配線溝やホールなどの凹部210をエッチングによって形成する際のエッチストッパーとして機能するものである。
The
ポーラスLow−k膜104は、例えばCVD(Chemical Vapor Deposition)法により成膜された層間絶縁膜であり、その材質は問わないが、誘電率(k値)が2.0〜2.7の低誘電率材料を用いることが好ましく、また、無機系の低誘電率材料を用いることが好ましい。ポーラスLow−k膜104を構成する低誘電率材料としては、例えば、Black Diamond 2X、Black Diamond 3(いずれも商品名;アプライド・マテリアルズ社製)、LKD(商品名;JSR社製)、Aurora ULK、Aurora ELK(いずれも商品名;ASM社製)、Porous Coral(商品名;Novellas社製)、NCS(商品名;触媒化成工業株式会社製)などを用いることができる。
The porous Low-
エッチングマスクであるハードマスク膜106には、例えばTEOS(テトラエトキシシラン)から形成された酸化ケイ素膜(SiO2膜)などが用いられる。
For the
また、第1のアドヒージョン膜103および第2のアドヒージョン膜105は、いずれもポーラスLow−k膜104の密着性を改善する目的でポーラスLow−k膜104を上下から挟み込むように形成されており、例えば、緻密なLow−k膜、炭素含有酸化ケイ素膜などを用いることが可能である。
The
積層体200には、フォトリソグラフィー技術により形成されたレジストパターンに基づき、エッチングによって最上層のハードマスク膜106からストッパー膜102が露出するまでの深さで凹部210が形成されている。
In the
図3に示すように、プラズマ処理装置1(図1参照)を用いて凹部210を有する積層体200に対して、例えばCF4とCO2を用いて形成したプラズマによりエッチングを行なう。このプラズマエッチングの条件については後で詳述する。
As shown in FIG. 3, the
ストッパー膜102の除去に用いるエッチングガスとしては、炭素とフッ素とから構成されるCF4、C2F6等のフルオロカーボン化合物ガス(CF系ガス)と、CO2とを含む処理ガスを用いる。この場合、フルオロカーボン化合物の分子内に炭素原子が多いものを用いると、反応生成物であるポリマーが多量に形成されて凹部210内に付着し、エッチングレートが低下するとともに、ハードマスク膜106に対するエッチング選択性も低下する。従って、フルオロカーボン化合物の炭素数は2以下であることが好ましい。
As an etching gas used for removing the
また、ハードマスク106に対するストッパー膜102のエッチング選択比が低下することから、処理ガス中には、炭素とフッ素と水素とから構成されるハイドロフルオロカーボン化合物ガス(CHF系ガス)を含まないことが重要である。
In addition, since the etching selectivity of the
エッチングに際しては、[ストッパー膜102のエッチングレート]/[ハードマスク膜106のエッチングレート]で表されるエッチング選択比が2より大きくなる条件で実施することが好ましい。エッチング選択比が2以下である場合には、ハードマスク膜106のエッチングが進んでしまうため、その膜厚が薄くなり、後の工程でハードマスク膜106を例えば平坦化処理のストッパーとして機能させる際に不都合が生じてしまう。
エッチングは、例えば凹部210の深さが、下層配線用絶縁膜101に到達した時点をもって終了することができる。このようにして、図4に示すように、凹部210内のストッパー膜102が除去され、下層配線用絶縁膜101が露出する。
Etching is preferably performed under the condition that the etching selectivity expressed by [Etching rate of stopper film 102] / [Etching rate of hard mask film 106] is larger than 2. When the etching selection ratio is 2 or less, the etching of the
The etching can be terminated when, for example, the depth of the recess 210 reaches the lower
プラズマ処理装置1におけるプラズマエッチング処理の具体的手順としては、まず、凹部210が形成されたウエハWを、ゲートバルブ32を開放して、図示しないロードロック室からチャンバー2内へ搬入し、静電チャック11上に載置する。そして、直流電源13から直流電圧を印加することによって、ウエハWを静電チャック11上に静電吸着する。
As a specific procedure of the plasma etching process in the plasma processing apparatus 1, first, the wafer W in which the concave portion 210 is formed is loaded into the
次いで、ゲートバルブ32を閉じ、排気装置35によって、チャンバー2内を所定の真空度まで真空引きする。その後、バルブ28を開放し、処理ガス供給源30からエッチング用のガスとして、例えば、CF4などのフルオロカーボン化合物とCO2を、マスフローコントローラ29によって所定の流量比に調整しつつ、処理ガス供給管27、ガス導入口26、上部電極21の中空部へと導入し、電極板24の吐出孔23を通じて、図1に矢印で示すように、ウエハWに対して均一に吐出させる。ここで、処理ガス流量は、例えばCF4/CO2=75/25〜600/200mL/min(sccm)、好ましくは150/50〜500/50mL/min程度とすることができる。この際、CF4とCO2との流量比は、サイドエッチングおよびポーラスLow−k膜の表面荒れを抑制し、ハードマスクとの選択比を十分に確保し、さらに、Low−k膜へのダメージとポリマー付着を低減する観点からCF4:CO2=3:1〜10:1とすることが好ましい。
Next, the
また、処理ガスのレジデンスタイムは、ハードマスクとの選択比を十分に得るとともにLow−k膜へのダメージを低減する観点から、例えば3〜0.17秒程度とすることが好ましく、1〜0.3秒がより好ましい。
ここで、レジデンスタイムは、エッチングガスのチャンバー1内のエッチングに寄与する部分における滞留時間を意味し、下部電極面積(図1の場合は、ウエハWの面積とフォーカスリング15の面積の合計)に上下の電極間距離を乗算して求めた有効チャンバー体積(つまり、処理ガスがプラズマ化する空間の体積)をV[m3]、排気速度をS[m3/秒]、チャンバー内圧力をp[Pa]、処理ガスの総流量をQ(Pa・m3/秒)としたとき、レジデンスタイムτ[秒]は、以下の式に基づき求めることができる。
τ=V/S=pV/Q
Further, the residence time of the processing gas is preferably set to, for example, about 3 to 0.17 seconds from the viewpoint of obtaining a sufficient selection ratio with respect to the hard mask and reducing damage to the low-k film. 3 seconds is more preferable.
Here, the residence time means the residence time of the etching gas in the portion that contributes to the etching in the chamber 1, and the lower electrode area (in the case of FIG. 1, the sum of the area of the wafer W and the area of the focus ring 15). The effective chamber volume obtained by multiplying the distance between the upper and lower electrodes (that is, the volume of the space in which the processing gas is converted into plasma) is V [m 3 ], the exhaust speed is S [m 3 / sec], and the pressure in the chamber is p [Pa], where the total flow rate of the processing gas is Q (Pa · m 3 / sec), the residence time τ [sec] can be determined based on the following equation.
τ = V / S = pV / Q
チャンバー2内の圧力は、サイドエッチングおよびポーラスLow−k膜の表面荒れを抑制し、ハードマスクとの選択比を十分に確保し、さらに、Low−k膜へのダメージを低減する観点から、所定の圧力、例えば、5〜20Pa、好ましくは6〜13Pa程度に維持する。そして、第1の高周波電源40から上部電極21に200〜2500W、好ましくは400〜1500W程度、第2の高周波電源50から下部電極としてのサセプタ5に100〜1000W、好ましくは100〜300W程度の高周波電力をそれぞれ供給し、エッチングガスをプラズマ化してストッパー膜102のエッチングを行う。なお、バックプレッシャーは、ウエハWのセンター部/エッジ部で約2000Pa/約5500Pa程度に設定することが好ましい。また、プロセス温度としては、例えば、ウエハW(サセプタ5)の温度を0〜40℃とすることがハードマスクとの選択比を確保し、サイドエッチングおよびポリマーの付着を抑制する観点から好ましい。
The pressure in the
次に、本発明のより具体的な適用例について、図5および図6を参照しながら説明する。多層配線構造を有する半導体装置の製造過程で、配線接続用のコンタクトプラグや、Cu配線などは、一般に層間絶縁膜にビアホールや溝を形成後、メタルを埋め込むことによって形成される。特にCu配線の埋込み形成方法は、ダマシンプロセス(シングルダマシンプロセスまたはデュアルダマシンプロセス)として知られている。例えば、シングルダマシンプロセスによって配線を形成する場合は、図5に例示するように、図示しないシリコン基板上に、下層配線用絶縁膜112にバリアメタル113を介して埋め込まれたCuなどの金属材料からなる下層配線114が設けられ、その上に、多層の層間絶縁膜120、すなわち、下から順にSiCやSiN等からなるストッパー膜115、第1のアドヒージョン膜116、ポーラスLow−k膜117、第2のアドヒージョン膜118、ハードマスク膜119が順に積層形成された積層体201が準備される。なお、図5および図6において、符号111は、SiO2などからなる下層の絶縁膜である。また、第1のアドヒージョン膜116および第2のアドヒージョン膜118は、いずれもポーラスLow−k膜117の密着性を改善する目的で設けられているものであり、省略することもできる。
Next, a more specific application example of the present invention will be described with reference to FIGS. In the manufacturing process of a semiconductor device having a multilayer wiring structure, contact plugs for wiring connection, Cu wiring, and the like are generally formed by forming via holes and grooves in an interlayer insulating film and then embedding metal. In particular, the Cu wiring embedding method is known as a damascene process (single damascene process or dual damascene process). For example, when wiring is formed by a single damascene process, as illustrated in FIG. 5, a metal material such as Cu embedded in a lower
多層の層間絶縁膜120には、凹部211が形成されている。凹部211は、これに対応するレジストパターンをフォトリソグラフィー技術により層間絶縁膜120上に形成し、その後、このレジストパターンをマスクとして、ストッパー膜115が露出するまで層間絶縁膜120にエッチング加工を施すことにより形成されたものである。
A
次に、ハードマスク膜119をマスクとして前記ストッパー膜115にエッチングを施し、図6に示すように、Cu等から構成される下層配線114を露出させる。この際には、上述のように、プラズマ処理装置1を用いてフルオロカーボンガスとCO2とを含む処理ガスによりプラズマエッチング処理を行なう。
Next, the
以降の工程は図示を省略するが、例えば、スパッタ法、PVD法(Physical Vapor Deposition)、電気めっき法などを用いて、バリアメタルとCuを凹部211に埋め込み、余分なCuを取り除きCMP(化学機械研磨法;Chemical Mechanical Polishing)による平坦化処理を行なう。この平坦化処理の際には、ハードマスク膜119がストッパーとして機能する。以上のようにして、多層配線構造の半導体装置において、メタル配線を形成することができる。
Although the subsequent steps are not shown in the figure, for example, by using a sputtering method, a PVD method (Physical Vapor Deposition), an electroplating method, etc., the barrier metal and Cu are embedded in the
次に、本発明の効果を確認した試験結果について説明する。
図2と同様の積層構造を有し、所定間隔で複数の凹部210(溝)が形成されたライン&スペースの積層体において、ハードマスク膜106をマスクとして凹部210内に露出したストッパー膜102に対し、図1に示すものと同様の構成のプラズマ処理装置1を用いてエッチング処理を実施し、エッチング特性を評価した。エッチングガスとしては、表1に示す種々のガスを用い、適宜組合せて試験を行なった。
Next, test results for confirming the effects of the present invention will be described.
In a line-and-space laminate having a laminate structure similar to that of FIG. 2 and having a plurality of recesses 210 (grooves) formed at predetermined intervals, the
なお、表1に示す(1)〜(14)の各試験区分におけるガス流量は以下のとおりである。
(1)CF4=150mL/min(sccm);
(2)CF4/N2=150/50mL/min(sccm);
(3)CF4/O2=150/15mL/min(sccm);
(4)CF4/CO2=300/100mL/min(sccm);
(5)CF4/N2/CO2=300/50/100mL/min(sccm);
(6)CF4/CHF3/CO2=150/50/100mL/min(sccm);
(7)CF4/CH2F2/CO2=150/15/100mL/min(sccm);
(8)C4F8/CO2=30/50mL/min(sccm);
(9)CH2F2/CF4/Ar/O2=15/60/450/30mL/min(sccm);
(10)CH2F2/CF4/Ar/CO2=15/60/450/100mL/min(sccm);
(11)CHF3/CH2F2/Ar=80/20/800mL/min(sccm);
(12)NF3/Ar=8/200mL/min(sccm);
(13)NF3/He/Ar=8/100/200mL/min(sccm);
(14)NF3/Ar/CO=8/200/50mL/min(sccm)
In addition, the gas flow rate in each test division of (1)-(14) shown in Table 1 is as follows.
(1) CF 4 = 150 mL / min (sccm);
(2) CF 4 / N 2 = 150/50 mL / min (sccm);
(3) CF 4 / O 2 = 150/15 mL / min (sccm);
(4) CF 4 / CO 2 = 300/100 mL / min (sccm);
(5) CF 4 / N 2 / CO 2 = 300/50/100 mL / min (sccm);
(6) CF 4 / CHF 3 / CO 2 = 150/50/100 mL / min (sccm);
(7) CF 4 / CH 2 F 2 / CO 2 = 150/15/100 mL / min (sccm);
(8) C 4 F 8 / CO 2 = 30/50 mL / min (sccm);
(9) CH 2 F 2 / CF 4 / Ar / O 2 = 15/60/450/30 mL / min (sccm);
(10) CH 2 F 2 / CF 4 / Ar / CO 2 = 15/60/450/100 mL / min (sccm);
(11) CHF 3 / CH 2 F 2 / Ar = 80/20/800 mL / min (sccm);
(12) NF 3 / Ar = 8/200 mL / min (sccm);
(13) NF 3 / He / Ar = 8/100/200 mL / min (sccm);
(14) NF 3 / Ar / CO = 8/200/50 mL / min (sccm)
試験区分(1)〜(14)に共通の条件として、チャンバー2内の圧力を6.7Pa(50mTorr)とし、上部電極21に400W、下部電極としてのサセプタ5に100Wの高周波電力をそれぞれ供給し、各エッチングガスをプラズマ化してエッチングを行なった。この際、バックプレッシャーは、ウエハWのセンター部/エッジ部で2000Pa(15Torr)/5333Pa(40Torr)、プロセス温度は、チャンバー2側壁=60℃;サセプタ5=20℃、エッチング時間は、試験区分に応じて設定した。
As conditions common to the test sections (1) to (14), the pressure in the
エッチング特性は、ポーラスLow−k膜104のダメージ、ハードマスク膜106(TEOS−SiO2)との選択比、ポリマーの付着物の抑制効果、凹部210内に露出したポーラスLow−k膜104の表面荒れ、およびサイドエッチングについて、以下に示すような評価基準で判定した。
<ポーラスLow−k膜のダメージ>
エッチング処理後のウエハWをフッ酸(HF)で処理し、溝部の幅(CD;Critical Dimension)の変化を計測した。プラズマダメージが入ると、ポーラスLow−k膜104の表面が酸化されることから、フッ酸処理によって酸化膜が除去されCDが変化する。本試験では、CDの変化率が7%を超えたものをダメージと判断し、ダメージが発生した場合を×(不良)、発生しなかった場合を○(良好)とした。なお、上記CDの変化率7%は、CD変化量、つまり[フッ酸処理後のCD値]−[フッ酸処理前のCD値]の値として、6nmに相当した。
<ハードマスク膜(SiO2)とのエッチング選択比>
ストッパー膜102のエッチングレート(ER1)とハードマスク膜106のエッチングレート(ER2)から、比率ER1/ER2を求め、約1以下を×(不良)、約1超〜約2以下を△(普通)、2超〜3を○(良好)、3超を◎(最良)として評価した。
The etching characteristics are the damage of the porous Low-
<Damage of porous Low-k film>
The wafer W after the etching process was processed with hydrofluoric acid (HF), and the change in the groove width (CD: Critical Dimension) was measured. When plasma damage occurs, the surface of the porous Low-
<Etching selectivity with hard mask film (SiO 2 )>
From the etching rate of the stopper film 102 (ER 1) and the etching rate of the hard mask layer 106 (ER 2), find the ratio ER 1 / ER 2, × about 1 or less (bad), no more than about 1 Ultra to about 2 Δ (ordinary), more than 2 to 3 were evaluated as ○ (good), and more than 3, ◎ (best).
<ポリマー(付着物)の抑制効果>
ポリマーの付着が顕著であったものを×(不良)、ほとんど付着がみられなかったものを○(良好)として評価した。
<ポーラスLow−k膜の表面荒れ>
凹部内に露出したポーラスLow−k膜104の表面が削れて顕著に粗面化したものを×(不良)、僅かに粗面化したものを△(普通)、ほとんど削られず、粗面化されなかったものを○(良好)として評価した。
<サイドエッチング>
凹部210内のストッパー膜102にサイドエッチングが発生したものを×(不良)、サイドエッチングがほとんど発生しなかったものを○(良好)として評価した。
<Inhibition effect of polymer (attachment)>
The case where the adhesion of the polymer was remarkable was evaluated as x (defect), and the case where the adhesion was hardly observed was evaluated as ○ (good).
<Rough surface of porous Low-k film>
The surface of the porous Low-
<Side etching>
The case where side etching occurred in the
以上のエッチング特性の評価(表1に示す結果)から、区分(1)のCF4単ガスおよび区分(2)のCF4/N2では、エッチング選択比がほとんど得られず、凹部210内のポーラスLow−k膜104の側壁に多量のポリマーの付着が見られた。また、区分(3)のCF4/O2では、ポリマーの付着は生じなかったが、ポーラスLow−k膜104へのダメージが顕著であった。
From the above evaluation of the etching characteristics (results shown in Table 1), almost no etching selectivity was obtained with CF 4 single gas in section (1) and CF 4 / N 2 in section (2). A large amount of polymer was observed on the side wall of the porous Low-
フルオロカーボンガス(CF4)とCO2に、ハイドロフルオロカーボンガス(CHF3、CH2F2)を組み合わせた区分(6)および(7)では、ハードマスク膜106との選択比が低下する傾向がみられた。
また、フルオロカーボンガスとCO2とを組合せた場合でも、フルオロカーボン化合物の炭素数が大きいC4F8を用いた区分(8)では、ハードマスク膜106との選択比が顕著に低下した。
また、処理ガス中にArを含む区分(9)〜(14)では、ハードマスク膜とのエッチング選択比は高くなるが、ポーラスLow−k膜104のダメージや表面荒れが発生した。これは、処理ガス中にArを含むとイオンスパッタ作用が強まるためであると考えられ、Arは、ポーラスLow−k膜104を有する層間絶縁膜のエッチングには不適であることが示された。
In the sections (6) and (7) in which the fluorocarbon gas (CF 4 ) and CO 2 are combined with the hydrofluorocarbon gas (CHF 3 , CH 2 F 2 ), the selectivity with respect to the
Even when the fluorocarbon gas and CO 2 are combined, the selectivity with respect to the
Further, in the sections (9) to (14) in which Ar is included in the processing gas, the etching selectivity with respect to the hard mask film is high, but the porous Low-
以上に対し、炭素数の少ないフルオロカーボンガスであるCF4とCO2のみを含む処理ガスを用いた区分(4)では、ポーラスLow−k膜104のダメージ、ハードマスク膜106とのエッチング選択比、ポリマー付着の抑制効果、凹部210内に露出したポーラスLow−k膜104の表面荒れ、およびサイドエッチングの全ての試験項目で唯一良好な結果が得られた。また、炭素数の少ないフルオロカーボンガスCF4とCO2に、さらにN2を含めた処理ガスを用いた区分(5)では、ハードマスク膜106とのエッチング選択比およびポーラスLow−k膜の表面荒れの項目で評価がやや不満足であるものの、区分(2)のCF4/N2との比較では、エッチング選択比が改善され、さらにポリマーの付着防止効果には顕著な改善が見られた。したがって、CF4/N2のガス系よりも、CF4/N2/CO2のガス系の方が、エッチング特性を改善できることが確認できた。
On the other hand, in the section (4) using the processing gas containing only CF 4 and CO 2 which is a fluorocarbon gas having a small number of carbon atoms, damage to the porous Low-
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では容量結合型の平行平板エッチング装置を用いたが、本発明のガス種でプラズマを形成することができれば装置は問わず、例えば、誘導結合型等の種々のプラズマ処理装置を用いることができる。
As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible.
For example, in the above embodiment, a capacitively coupled parallel plate etching apparatus is used. However, any apparatus can be used as long as it can form plasma with the gas species of the present invention. Can be used.
1;プラズマ処理装置
2;チャンバー
60;プロセスコントローラ
61;ユーザーインターフェイス
62;記憶部
101;下層配線用絶縁膜
102;ストッパー膜
103;第1のアドヒージョン膜
104;ポーラスLow−k膜
105;第2のアドヒージョン膜
106;ハードマスク膜
200,201;積層体
210,211;凹部
DESCRIPTION OF SYMBOLS 1;
Claims (8)
被処理体は、被エッチング膜と、該被エッチング膜より上層に形成されたポーラスLow−k膜と、を有しており、
前記被エッチング膜は、窒化ケイ素膜または炭化ケイ素膜であり、
前記処理ガスは、炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、CO2とからなるか、または炭素とフッ素とから構成され、炭素数が2以下のフルオロカーボン化合物と、CO2と、N2とからなり、
前記ポーラスLow−k膜より上層に形成された酸化ケイ素膜からなるハードマスク膜をマスクとして前記被エッチング膜のエッチングを行なうことを特徴とする、プラズマエッチング方法。 A plasma etching method for etching an object to be processed with plasma of a processing gas in a processing chamber of a plasma processing apparatus,
The object to be processed has a film to be etched and a porous Low-k film formed above the film to be etched.
The etched film is a silicon nitride film or a silicon carbide film,
The processing gas is composed of carbon and fluorine, and is composed of a fluorocarbon compound having 2 or less carbon atoms and CO 2 , or is composed of carbon and fluorine and having 2 or less carbon atoms, and CO 2 2, Ri Do from the N 2,
A plasma etching method, comprising: etching a film to be etched using a hard mask film made of a silicon oxide film formed above the porous Low-k film as a mask .
前記制御プログラムは、実行時に、請求項1ないし請求項6のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、コンピュータ読み取り可能な記憶媒体。 A computer-readable storage medium that operates on a computer and stores a control program for controlling the plasma processing apparatus,
7. The computer-readable storage, wherein the control program controls the plasma processing apparatus so that the plasma etching method according to any one of claims 1 to 6 is performed at the time of execution. Medium.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332896A JP4849875B2 (en) | 2005-11-17 | 2005-11-17 | Plasma etching method |
CNB2006101485062A CN100474527C (en) | 2005-11-17 | 2006-11-17 | Plasma etching method |
US11/561,160 US20070111529A1 (en) | 2005-11-17 | 2006-11-17 | Plasma etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332896A JP4849875B2 (en) | 2005-11-17 | 2005-11-17 | Plasma etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007142099A JP2007142099A (en) | 2007-06-07 |
JP4849875B2 true JP4849875B2 (en) | 2012-01-11 |
Family
ID=38076473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005332896A Expired - Fee Related JP4849875B2 (en) | 2005-11-17 | 2005-11-17 | Plasma etching method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4849875B2 (en) |
CN (1) | CN100474527C (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4948278B2 (en) * | 2006-08-30 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
KR20100065321A (en) * | 2007-08-07 | 2010-06-16 | 피포탈 시스템즈 코포레이션 | Method and apparatus for identifying the chemical composition of a gas |
JP2016157793A (en) * | 2015-02-24 | 2016-09-01 | 東京エレクトロン株式会社 | Etching method |
US10566208B2 (en) * | 2016-08-25 | 2020-02-18 | Zeon Corporation | Plasma etching method |
JP7061941B2 (en) * | 2018-08-06 | 2022-05-02 | 東京エレクトロン株式会社 | Etching method and manufacturing method of semiconductor device |
JP7190940B2 (en) * | 2019-03-01 | 2022-12-16 | 東京エレクトロン株式会社 | Substrate processing method and substrate processing apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3866694B2 (en) * | 2003-07-30 | 2007-01-10 | 株式会社日立ハイテクノロジーズ | LSI device etching method and apparatus |
-
2005
- 2005-11-17 JP JP2005332896A patent/JP4849875B2/en not_active Expired - Fee Related
-
2006
- 2006-11-17 CN CNB2006101485062A patent/CN100474527C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1967786A (en) | 2007-05-23 |
CN100474527C (en) | 2009-04-01 |
JP2007142099A (en) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101029947B1 (en) | A method for plasma etching performance enhancement | |
TWI524423B (en) | Sidewall protection of low-k material during etching and ashing | |
US7273815B2 (en) | Etch features with reduced line edge roughness | |
JP4579611B2 (en) | Dry etching method | |
US6380096B2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
JP6529357B2 (en) | Etching method | |
TWI363255B (en) | Method for removing masking materials with reduced low-k dielectric material damage | |
JP4754374B2 (en) | Plasma etching method and computer-readable storage medium | |
WO2006057236A1 (en) | Substrate processing method and method for manufacturing semiconductor device | |
TW552642B (en) | Integrated system for oxide etching and metal liner deposition | |
JP4999419B2 (en) | Substrate processing method, substrate processing system, and computer-readable storage medium | |
TWI436419B (en) | A plasma etch method and a computer readable memory medium | |
JP4849875B2 (en) | Plasma etching method | |
JP2001144090A (en) | Method of manufacturing semiconductor device | |
JP4911936B2 (en) | Plasma ashing method | |
KR101075045B1 (en) | A method for plasma etching performance enhancement | |
JP2001358218A (en) | Method for etching organic film and method for manufacturing element | |
US20120009786A1 (en) | Plasma processing method and manufacturing method of semiconductor device | |
JP2006310634A (en) | Method for manufacturing semiconductor device | |
JP2004247675A (en) | Method of manufacturing semiconductor device | |
US7232763B2 (en) | Method of manufacturing semiconductor device | |
JP4827567B2 (en) | Plasma etching method and computer-readable storage medium | |
US20120100716A1 (en) | Method to improve reliability (EM and TDDB) with post silylation plasma treatment process for copper damascene structures | |
JP5011782B2 (en) | Semiconductor device manufacturing method, plasma processing apparatus, and storage medium. | |
US7501350B2 (en) | Plasma processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |