JP4849614B2 - Substrate processing method and substrate processing system - Google Patents
Substrate processing method and substrate processing system Download PDFInfo
- Publication number
- JP4849614B2 JP4849614B2 JP2006298187A JP2006298187A JP4849614B2 JP 4849614 B2 JP4849614 B2 JP 4849614B2 JP 2006298187 A JP2006298187 A JP 2006298187A JP 2006298187 A JP2006298187 A JP 2006298187A JP 4849614 B2 JP4849614 B2 JP 4849614B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- chamber
- film
- substrate processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 132
- 238000012545 processing Methods 0.000 title claims description 57
- 238000003672 processing method Methods 0.000 title claims description 25
- 230000008021 deposition Effects 0.000 claims description 49
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 35
- 238000012546 transfer Methods 0.000 claims description 30
- 238000004140 cleaning Methods 0.000 claims description 22
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 18
- 238000001020 plasma etching Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 12
- 229910052736 halogen Inorganic materials 0.000 claims description 10
- 150000002367 halogens Chemical class 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 156
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 87
- 238000000034 method Methods 0.000 description 70
- 235000012431 wafers Nutrition 0.000 description 68
- 230000008569 process Effects 0.000 description 66
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 43
- 238000010438 heat treatment Methods 0.000 description 27
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 18
- 239000000463 material Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 229910017855 NH 4 F Inorganic materials 0.000 description 7
- 239000007795 chemical reaction product Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 238000000859 sublimation Methods 0.000 description 4
- 230000008022 sublimation Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
本発明は、基板処理方法及び基板処理システムに関し、特に、基板からハードマスクやデポ膜を除去する基板処理方法に関する。 The present invention relates to a substrate processing method and a substrate processing system, and more particularly to a substrate processing method for removing a hard mask and a deposition film from a substrate.
図7に示すような単結晶シリコン基材71上にSiO2からなる熱酸化膜72、各種膜73,74及び不純物を含む酸化膜、例えば、BPSG(Boron Phosphorous Silicate Glass)膜75が順に積層された半導体デバイス用のウエハWが知られている。このウエハWにおいて単結晶シリコン基材71にホールやトレンチ(溝)を形成する場合、減圧環境下において、BPSG膜75をハードマスクとして、ハロゲン系の処理ガス、例えば、HBr(臭化水素)ガスから発生したプラズマを用いて単結晶シリコン基材71をドライエッチングする。このとき、該プラズマとシリコン(Si)とが反応してSiOBrからなるデポ膜76がホール等の表面に形成される。このデポ膜76は単結晶シリコン基材71のドライエッチングを抑制する機能を有する。
A
BPSG膜75やデポ膜76はウエハWから製造される半導体デバイスにおいて導通不良等の原因となるために除去する必要があり、特に、BPSG膜75等のハードマスクを除去する方法としてウェットエッチングが用いられる(例えば、特許文献1参照。)。
しかしながら、ウェットエッチングは薬液を用いるため、ウェットエッチング装置と、減圧環境下でウエハWにドライエッチング処理を施すドライエッチング装置とを同一の基板処理システムに配置することができない。そのため、ウェットエッチング装置をドライエッチング装置と別の場所に設置する必要がある。また、ドライエッチング装置にて単結晶シリコン基材71にホール等を形成した後、ウエハWをドライエッチング装置から搬出し、該ウエハWを大気中において搬送してウェットエッチング装置に搬入する必要がある。その結果、基板処理の工程が煩雑になっている。
However, since wet etching uses a chemical solution, the wet etching apparatus and the dry etching apparatus that performs the dry etching process on the wafer W under a reduced pressure environment cannot be arranged in the same substrate processing system. Therefore, it is necessary to install the wet etching apparatus in a different place from the dry etching apparatus. In addition, after forming a hole or the like in the single
さらに、ウエハWの大気中搬送において、SiOBrからなるデポ膜76は大気中の水分と反応することがあるため、ウエハWを大気に暴露する時間(Q−Time)を管理する、具体的には最短化する必要がある。この暴露時間管理はかなりの工数を必要とする。
Further, since the
すなわち、BPSG膜75やデポ膜76を除去することにより、ウエハWからの半導体デバイスの生産性が悪化する。
That is, by removing the
本発明の目的は、基板からの半導体デバイスの生産性が悪化するのを防止できる基板処理方法及び基板処理システムを提供することにある。 An object of the present invention is to provide a substrate processing method and a substrate processing system capable of preventing deterioration of productivity of a semiconductor device from a substrate.
上記目的を達成するために、請求項1記載の基板処理方法は、単結晶シリコン基材、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有し、前記第1及び第2の酸化膜は前記単結晶シリコン基材の一部を露出させる基板をチャンバ内で処理する基板処理方法であって、ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチングステップと、前記チャンバから水分子を除去する水分子除去ステップと、前記基板に向けてHFガスを供給して、前記第2の酸化膜および前記プラズマエッチングステップにおいて前記基板に形成されたデポ膜を残留物に変質させるHFガス供給ステップと、前記第1の酸化膜および前記残留物が同時に存在する前記基板に向けて少なくともNH3ガスを含む洗浄ガスを供給する洗浄ガス供給ステップとを有することを特徴とする。 In order to achieve the above object, a substrate processing method according to claim 1 includes a single crystal silicon base material, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, The first and second oxide films are substrate processing methods in which a substrate exposing a part of the single crystal silicon base material is processed in a chamber, wherein the exposed single crystal silicon base material is exposed by plasma of a halogen-based gas. A plasma etching step for etching, a water molecule removing step for removing water molecules from the chamber, and an HF gas is supplied toward the substrate to form the second oxide film and the plasma etching step on the substrate. HF gas supply step for transforming the deposited film into a residue, and at least toward the substrate on which the first oxide film and the residue are present simultaneously. And having a cleaning gas supplying step of supplying a cleaning gas containing NH 3 gas.
請求項2記載の基板処理方法は、請求項1記載の基板処理方法において、前記プラズマエッチングステップ、前記HFガス供給ステップ及び前記洗浄ガス供給ステップの間において、前記基板を大気に暴露しないことを特徴とする。
The substrate processing method according to
上記目的を達成するために、請求項3記載の基板処理システムは、単結晶シリコン基材、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜を有し、前記第1及び第2の酸化膜は前記単結晶シリコン基材の一部を露出させる基板をチャンバ内で処理する基板処理システムであって、ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチング装置と、前記チャンバから水分子を除去した状態で、前記基板に向けてHFガスを供給して、前記第2の酸化膜および前記プラズマエッチング装置によって前記基板に形成されたデポ膜を残留物に変質させるHFガス供給装置と、前記第1の酸化膜および前記残留物が同時に存在する前記基板に向けて少なくともNH3ガスを含む洗浄ガスを供給する洗浄ガス供給装置とを備えることを特徴とする。 In order to achieve the above object, a substrate processing system according to claim 3 includes a single crystal silicon substrate, a first oxide film formed by thermal oxidation, and a second oxide film containing impurities, The first and second oxide films are substrate processing systems for processing in a chamber a substrate from which a part of the single crystal silicon base material is exposed, wherein the exposed single crystal silicon base material is exposed to plasma of a halogen-based gas. a plasma etching apparatus for etching, while removing water molecules from the chamber, by supplying HF gas toward the front Stories substrate, formed on said substrate by said second oxide film and the plasma etching apparatus depot HF gas supply device for transforming the film into a residue, and at least NH 3 gas toward the substrate on which the first oxide film and the residue are present simultaneously And a cleaning gas supply device for supplying a cleaning gas.
請求項4記載の基板処理システムは、請求項3記載の基板処理システムにおいて、前記プラズマエッチング装置、前記HFガス供給装置及び前記洗浄ガス供給装置の間に配置され、且つ前記基板を大気に暴露することなく前記基板を搬送する基板搬送装置を備えることを特徴とする。 A substrate processing system according to claim 4 is the substrate processing system according to claim 3 , which is disposed between the plasma etching apparatus, the HF gas supply apparatus, and the cleaning gas supply apparatus, and exposes the substrate to the atmosphere. And a substrate transfer device that transfers the substrate without any problem.
請求項1記載の基板処理方法及び請求項3記載の基板処理システムによれば、熱酸化処理によって形成された第1の酸化膜及び不純物を含む第2の酸化膜によって一部が露出される単結晶シリコン基材がハロゲン系ガスのプラズマによってエッチングされ、チャンバから水分子が除去され、該基板に向けてHFガスが供給されて、第2の酸化膜およびプラズマエッチングステップにおいて基板に形成されたデポ膜が残留物に変質する。さらに、第1の酸化膜および残留物が同時に存在する基板に向けて少なくともNH3ガスを含む洗浄ガスが供給される。単結晶シリコン基材がハロゲン系ガスのプラズマによってエッチングされるとデポ膜が形成される。また、HFガスから生成されたフッ酸はデポ膜及び第2の酸化膜を選択的にエッチングするが残留物を生成する。NH3ガスは該残留物と反応して昇華容易な反応生成物を生成させ、該反応生成物は容易に昇華される。したがって、デポ膜及び第2の酸化膜を乾燥環境下で除去することができるので、単結晶シリコン基材をエッチングする装置とデポ膜及び第2の酸化膜を除去する装置とを同一の基板処理システムに配置することができる。これにより、単結晶シリコン基材のエッチング後に基板を大気に暴露することなく、デポ膜及び第2の酸化膜を除去することができ、基板処理の工程を簡素化することができると共に、基板を大気に暴露する時間を管理する必要を無くすことができる。その結果、基板からの半導体デバイスの生産性が悪化するのを防止できる。 According to the substrate processing method according to claim 1, wherein and claim 3 substrate processing system according single part by a second oxide layer comprising a first oxide film and impurities formed by thermal oxidation is exposed The crystalline silicon substrate is etched by plasma of a halogen-based gas, water molecules are removed from the chamber, HF gas is supplied toward the substrate, and the second oxide film and the deposition formed on the substrate in the plasma etching step The film is transformed into a residue. Further, a cleaning gas containing at least NH 3 gas is supplied toward the substrate on which the first oxide film and the residue are present simultaneously. When the single crystal silicon substrate is etched by the plasma of the halogen-based gas, a deposition film is formed. The hydrofluoric acid generated from the HF gas selectively etches the deposition film and the second oxide film, but generates a residue. NH 3 gas reacts with the residue to produce an easily sublimated reaction product, which is easily sublimated. Therefore, since the deposition film and the second oxide film can be removed in a dry environment, the apparatus for etching the single crystal silicon base material and the apparatus for removing the deposition film and the second oxide film are processed in the same substrate processing. Can be placed in the system. Accordingly, the deposition film and the second oxide film can be removed without exposing the substrate to the atmosphere after etching the single crystal silicon base material, and the substrate processing process can be simplified. The need to manage the time of exposure to the atmosphere can be eliminated. As a result, it is possible to prevent the productivity of the semiconductor device from the substrate from deteriorating.
請求項2記載の基板処理方法及び請求項4記載の基板処理システムによれば、ハロゲン系ガスのプラズマによるエッチング、基板に向けてのHFガスの供給及び基板に向けての洗浄ガスの供給の間において、基板は大気に暴露されない。したがって、基板を大気に暴露する時間を管理する必要を確実に無くすことができる。
According to the substrate processing method as set forth in
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
まず、本発明の第1の実施の形態に係る基板処理システムについて説明する。 First, the substrate processing system according to the first embodiment of the present invention will be described.
図1は、本実施の形態に係る基板処理システムの概略構成を示す平面図である。 FIG. 1 is a plan view showing a schematic configuration of a substrate processing system according to the present embodiment.
図1において、基板処理システム10は、平面視六角形のトランスファモジュール11(基板搬送装置)と、該トランスファモジュール11の一側面に接続する2つのプラズマプロセスモジュール12,13と、該2つのプラズマプロセスモジュール12,13(プラズマエッチング装置)に対向するようにトランスファモジュール11の他側面に接続する2つのプラズマプロセスモジュール14,15(プラズマエッチング装置)と、プラズマプロセスモジュール13に隣接し且つトランスファモジュール11に接続するガスプロセスモジュール16(HFガス供給装置)と、プラズマプロセスモジュール15に隣接し且つトランスファモジュール11に接続する加熱プロセスモジュール17(基板加熱装置)と、矩形状の搬送室としてのローダーモジュール18と、トランスファモジュール11及びローダーモジュール18の間に配置されてこれらを連結する2つのロード・ロックモジュール19,20とを備える。
In FIG. 1, a
トランスファモジュール11はその内部に配置された屈伸及び旋回自在な搬送アーム21を有し、該搬送アーム21は、プラズマプロセスモジュール12〜15、ガスプロセスモジュール16、加熱プロセスモジュール17やロード・ロックモジュール19,20の間においてウエハWを搬送する。
The
各プラズマプロセスモジュール12〜15はウエハWを収容する処理室容器(チャンバ)を有し、該チャンバ内部にハロゲン系の処理ガス、例えば、HBrガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハWにエッチング処理を施す。具体的には、図7に示すウエハWにおいて単結晶シリコン基材71をエッチングする。
Each of the
図2は、図1におけるガスプロセスモジュールの断面図であり、図2(A)は図1における線I−Iに沿う断面図であり、図2(B)は図2(A)におけるA部の拡大図である。 2 is a cross-sectional view of the gas process module in FIG. 1, FIG. 2 (A) is a cross-sectional view along line II in FIG. 1, and FIG. 2 (B) is a portion A in FIG. 2 (A). FIG.
図2(A)において、ガスプロセスモジュール16は、処理室容器(チャンバ)22と、該チャンバ22内に配置されたウエハWの載置台23と、チャンバ22の上方において載置台23と対向するように配置されたシャワーヘッド24と、チャンバ22内のガス等を排気するTMP(Turbo Molecular Pump)25aと、チャンバ22及びTMP25aの間に配置され、チャンバ22内の圧力を制御する可変式バタフライバルブとしてのAPC(Adaptive Pressure Control)バルブ25bとを有する。
In FIG. 2A, the
シャワーヘッド24は円板状のガス供給部26からなり、該ガス供給部26は内部にバッファ室27を有する。バッファ室27はガス通気孔28を介してチャンバ22内に連通する。シャワーヘッド24のガス供給部26におけるバッファ室27はHFガス供給系(図示しない)に接続されている。HFガス供給系はバッファ室27へHFガスを供給する。該供給されたHFガスはガス通気孔28を介してチャンバ22内へ供給される。
The
シャワーヘッド24では、図2(B)に示すように、ガス通気孔28におけるチャンバ22内への開口部は末広がり状に形成される。これにより、HFガスをチャンバ22内へ効率よく拡散することができる。さらに、ガス通気孔28は断面がくびれ形状を呈するので、チャンバ22で発生した残留物等がガス通気孔28、引いては、バッファ室27へ逆流するのを防止する。
In the
ガスプロセスモジュール16では、チャンバ22の側壁がヒータ(図示しない)、例えば、加熱素子を内蔵する。側壁内の加熱素子は、側壁を加熱することによってBPSG膜75やデポ膜76のフッ酸による除去の際に発生した残留物が側壁の内側に付着するのを防止する。
In the
載置台23は調温機構として冷媒室(図示しない)を内部に有する。該冷媒室には所定温度の冷媒、例えば、冷却水やガルデン(登録商標)液が供給され、当該冷媒の温度によって載置台23の上面に載置されたウエハWの温度が制御される。 The mounting table 23 has a refrigerant chamber (not shown) inside as a temperature control mechanism. A coolant having a predetermined temperature, for example, cooling water or a Galden (registered trademark) liquid, is supplied to the coolant chamber, and the temperature of the wafer W mounted on the upper surface of the mounting table 23 is controlled by the temperature of the coolant.
図1に戻り、加熱プロセスモジュール17はウエハWを収容する処理室容器(チャンバ)を有し、該チャンバはハロゲンランプやシートヒータ等を有し、収容されたウエハWを加熱する。
Returning to FIG. 1, the
トランスファモジュール11、プラズマプロセスモジュール12〜15、ガスプロセスモジュール16及び加熱プロセスモジュール17の内部は減圧状態に維持され、トランスファモジュール11と、プラズマプロセスモジュール12〜15、ガスプロセスモジュール16及び加熱プロセスモジュール17のそれぞれとは真空ゲートバルブ12a〜17aを介して接続される。
The inside of the
基板処理システム10では、ローダーモジュール18の内部圧力が大気圧に維持される一方、トランスファモジュール11の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール19,20は、それぞれトランスファモジュール11との連結部に真空ゲートバルブ19a,20aを備えると共に、ローダーモジュール18との連結部に大気ドアバルブ19b,20bを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール19,20はローダーモジュール18及びトランスファモジュール11の間において受渡されるウエハWを一時的に載置するためのウエハ載置台19c,20cを有する。
In the
ローダーモジュール18には、ロード・ロックモジュール19,20の他、25枚のウエハWを収容する容器としてのフープ(Front Opening Unified Pod)29がそれぞれ載置される3つのフープ載置台30と、フープ29から搬出されたウエハWの位置をプリアライメントするオリエンタ31と、ウエハWの表面状態を計測する第1及び第2のIMS(Integrated Metrology System、Therma-Wave, Inc.)32,33とが接続されている。
The
ロード・ロックモジュール19,20は、ローダーモジュール18の長手方向に沿う側壁に接続されると共にローダーモジュール18を挟んで3つのフープ載置台30と対向するように配置され、オリエンタ31はローダーモジュール18の長手方向に関する一端に配置され、第1のIMS32はローダーモジュール18の長手方向に関する他端に配置され、第2のIMS33は3つのフープ載置台30と並列に配置される。
The load /
ローダーモジュール18は、内部に配置された、ウエハWを搬送するスカラ型デュアルアームタイプの搬送アーム34と、各フープ載置台30に対応するように側壁に配置されたウエハWの投入口としての3つのロードポート35とを有する。搬送アーム34は、フープ載置台30に載置されたフープ29からウエハWをロードポート35経由で取り出し、該取り出したウエハWをロード・ロックモジュール19,20、オリエンタ31、第1のIMS32や第2のIMS33へ搬出入する。
The
第1のIMS32は光学系のモニタであり、搬入されたウエハWを載置する載置台36と、該載置台36に載置されたウエハWを指向する光学センサ37とを有し、ウエハWの表面形状、例えば、表面層の膜厚、及び配線溝やゲート電極等のCD(Critical Dimension)値を測定する。第2のIMS33も光学系のモニタであり、第1のIMS32と同様に、載置台38及び光学センサ39を有し、例えば、ウエハWの表面におけるパーティクル数を計測する。
The
また、基板処理システム10は、ローダーモジュール18の長手方向に関する一端に配置されたオペレーションパネル40を備える。オペレーションパネル40は、例えばLCD(Liquid Crystal Display)からなる表示部を有し、該表示部は基板処理システム10の各構成要素の動作状況を表示する。
Further, the
ところで、図7に示すようなウエハWにおいて、BPSG膜75やデポ膜76を除去する装置を基板処理システム10に配置するためには、BPSG膜75やデポ膜76の除去を乾燥環境下で行う必要がある。また、BPSG膜75はシリコン系の酸化膜であり、デポ膜76はSiOBrからなる疑似SiO2膜であり、熱酸化膜72もSiO2膜であるため、BPSG膜75やデポ膜76を除去する方法は、熱酸化膜72も除去する可能性がある。熱酸化膜72が除去されると、ホールやトレンチにおいて熱酸化膜72に対応する部分が凹み、ノッチングが発生することがある。したがって、熱酸化膜72に対して高い選択比でBPSG膜75やデポ膜76を除去する必要がある。
By the way, in order to arrange an apparatus for removing the
本発明者は、上述した必要条件を満たすBPSG膜75やデポ膜76の除去方法を見出すべく、各種実験を行ったところ、H2Oが殆ど存在しない環境下において、H2Oガスを供給することなく、HFガスのみをウエハWに向けて供給した場合、BPSG膜75やデポ膜76を除去できることを発見し、さらに、熱酸化膜72に対するBPSG膜75やデポ膜76の選択比を1000まで高めることができることを発見した。
The present inventor conducted various experiments in order to find a method for removing the
そして、本発明者は上記除去方法のメカニズムについて鋭意研究を行い、以下に説明する仮説を類推するに至った。 And this inventor earnestly researched about the mechanism of the said removal method, and came to analogize the hypothesis demonstrated below.
HFガスはH2Oと結びつくことによってフッ酸となり、該フッ酸は酸化膜を侵して除去する。ここで、H2Oが殆ど存在しない乾燥環境下において、HFガスがフッ酸になるためには、酸化膜が含んでいる水(H2O)分子と結びつく必要がある。 The HF gas becomes hydrofluoric acid when combined with H 2 O, and the hydrofluoric acid invades and removes the oxide film. Here, in order that the HF gas becomes hydrofluoric acid in a dry environment in which almost no H 2 O exists, it is necessary to associate with water (H 2 O) molecules contained in the oxide film.
BPSG膜75はCVD処理等の蒸着によって形成され、また、デポ膜76はプラズマ及びシリコンの反応によって形成されるため、膜の構造が疎であり、水分子が吸着しやすい。したがって、BPSG膜75やデポ膜76にはある程度水分子が含まれている。BPSG膜75やデポ膜76に達したHFガスはこの水分子と結びつきフッ酸となる。そして、このフッ酸はBPSG膜75やデポ膜76を侵していく。これにより、BPSG膜75やデポ膜76を薬液及びプラズマを用いずに除去することができる。
Since the
一方、熱酸化膜72は800〜900℃の環境下における熱酸化処理によって形成されるため、膜形成時に水分子を含むことがなく、また、膜の構造も密であるため、水分子が吸着しにくい。したがって、熱酸化膜72には殆ど水分子が含まれていない。供給されたHFガスが熱酸化膜72に達しても、水分子が存在しないため、フッ酸となることがない。その結果、熱酸化膜72が侵されることはない。
On the other hand, since the
これにより、H2Oが殆ど存在しない乾燥環境下において、H2Oガスを供給することなく、HFガスのみをウエハWに向けて供給すると、熱酸化膜72に対するBPSG膜75やデポ膜76の選択比が高められ(選択比としては、例えば、1000。)、BPSG膜75やデポ膜76が選択的にエッチングされる。
Accordingly, when only HF gas is supplied toward the wafer W without supplying H 2 O gas in a dry environment in which almost no H 2 O exists, the
ところで、BPSG膜75やデポ膜76をフッ酸によって除去する場合、BPSG膜75やデポ膜76中のSiO2とフッ酸(HF)とが下記式に示す化学反応を起こし、
SiO2+4HF → SiF4+2H2O↑
SiF4+2HF → H2SiF6
残留物(H2SiF6)が発生する。この残留物も半導体デバイスにおいて導通不良等の原因となるために除去する必要がある。
By the way, when removing the
SiO 2 + 4HF → SiF 4 + 2H 2 O ↑
SiF 4 + 2HF → H 2 SiF 6
Residue (H 2 SiF 6 ) is generated. This residue also needs to be removed to cause a conduction failure in the semiconductor device.
これに対して、本実施の形態では、残留物を除去するために熱エネルギを用いる。具体的には、残留物が発生したウエハWを加熱することにより、下記式に示すように残留物を熱分解する。 On the other hand, in this embodiment, thermal energy is used to remove the residue. Specifically, by heating the wafer W on which the residue is generated, the residue is pyrolyzed as shown in the following formula.
H2SiF6+Q(熱エネルギ) → 2HF↑+SiF4↑
すなわち、本実施の形態では、SiO2及びフッ酸の反応の残留物であるH2SiF6を加熱を通じて除去する。
H 2 SiF 6 + Q (thermal energy) → 2HF ↑ + SiF 4 ↑
That is, in this embodiment, H 2 SiF 6 that is a residue of the reaction of SiO 2 and hydrofluoric acid is removed by heating.
次に、本実施の形態に係る基板処理方法について説明する。 Next, the substrate processing method according to the present embodiment will be described.
図3は、図1の基板処理システムが実行する基板処理方法を示す工程図である。 FIG. 3 is a process diagram showing a substrate processing method executed by the substrate processing system of FIG.
まず、単結晶シリコン基材71上に熱酸化膜72、各種膜73,74及びBPSG膜75が積層され、熱酸化膜72、各種膜73,74及びBPSG膜75によって単結晶シリコン基材71の一部が露出されるウエハWを準備し、該ウエハWをプラズマプロセスモジュール12〜15のいずれか1つのチャンバに搬入する。そして、ウエハWが搬入されたプラズマプロセスモジュールにおいて、HBrガスから発生したプラズマにより、ウエハWの単結晶シリコン基材71にホールやトレンチを形成する(プラズマエッチングステップ)。このとき、ウエハWのホールやトレンチ内においてデポ膜76が形成される(図3(A))。
First, a
次いで、図3(A)に示すウエハWをプラズマプロセスモジュールのチャンバから搬出し、トランスファモジュール11を経由してガスプロセスモジュール16のチャンバ22内に搬入する。そして、ウエハWを載置台23上に載置し、チャンバ22内の圧力をAPCバルブ25b等によって1.3×101〜1.1×103Pa(1〜8Torr)に設定し、チャンバ22内の雰囲気温度を側壁内のヒータによって40〜60℃に設定する。そして、シャワーヘッド24のガス供給部26からHFガスを流量40〜60SCCMでウエハWに向けて供給する(HFガス供給ステップ)(図3(B))。なお、このとき、チャンバ22内から水分子をほぼ除去し、H2Oガスをチャンバ22内に供給しない。
Next, the wafer W shown in FIG. 3A is unloaded from the chamber of the plasma process module, and loaded into the
ここで、BPSG膜75やデポ膜76に達したHFガスはBPSG膜75やデポ膜76に含まれている水分子と結びついてフッ酸となる。そして、このフッ酸はBPSG膜75やデポ膜76を侵していき、その結果、BPSG膜75やデポ膜76が選択的にエッチングされるが、BPSG膜75やデポ膜76中のSiO2とフッ酸との反応に基づく残留物41が発生し、ホールやトレンチ内において各種膜73,74、熱酸化膜72及び単結晶シリコン基材71上に堆積する(図3(C))。
Here, the HF gas reaching the
次いで、残留物41が堆積したウエハWをガスプロセスモジュール16のチャンバ22から搬出し、トランスファモジュール11を経由して加熱プロセスモジュール17のチャンバ内に搬入する。加熱プロセスモジュール17は搬入されたウエハWを所定の温度、具体的には150℃以上まで加熱する(基板加熱ステップ)。また、加熱プロセスモジュール17はチャンバ内にN2ガスを導入し、該導入されたN2ガスはチャンバ内においてガス流を形成する。このとき、残留物41を構成するH2SiF6は加熱によってHFとSiF4に分解され、分解されたHF及びSiF4はガス流に巻き込まれて除去される(図3(D))。
Next, the wafer W on which the
次いで、ウエハWを加熱プロセスモジュール17のチャンバ22から搬出し、本処理を終了する。
Next, the wafer W is unloaded from the
本実施の形態に係る基板処理方法によれば、ウエハWにおいて熱酸化膜72、各種膜73,74及びBPSG膜75によって一部が露出される単結晶シリコン基材71がHBrガスのプラズマによってエッチングされ、該ウエハWに向けてHFガスが供給され、さらに該ウエハWが加熱される。単結晶シリコン基材71がHBrガスのプラズマによってエッチングされるとデポ膜76が形成される。また、HFガスから生成されたフッ酸はデポ膜76及びBPSG膜75を選択的にエッチングするが残留物41(H2SiF6)を生成する。該残留物41は加熱によってHFとSiF4に分解される。したがって、デポ膜76及びBPSG膜75を乾燥環境下で除去することができるので、ガスプロセスモジュール16と加熱プロセスモジュール17とを1つの基板処理システム10に配置することができる。これにより、単結晶シリコン基材71のエッチング後に、トランスファモジュール11を経由してガスプロセスモジュール16や加熱プロセスモジュール17にウエハWを搬送することができる。すなわち、ウエハWを大気に暴露することなく、デポ膜76及びBPSG膜75を除去することができ、基板処理の工程を簡素化することができると共に、ウエハWを大気に暴露する時間を管理する必要を無くすことができる。その結果、半導体デバイスの生産性が悪化するのを防止できる。
According to the substrate processing method according to the present embodiment, the single crystal
上述した基板処理方法によれば、ガスプロセスモジュール16と加熱プロセスモジュール17とを1つの基板処理システム10に配置することができるので、ガスプロセスモジュール16や加熱プロセスモジュール17を別の場所に設置する必要がなく、システム設置用面積(フットプリント)を縮小することができる。
According to the substrate processing method described above, the
また、上述した基板処理方法によれば、N2ガスの雰囲気下でウエハWが加熱される。N2ガスはガス流を形成し、加熱によって分解された残留物41を巻き込んで運搬する。したがって、デポ膜76及びBPSG膜75を確実に除去することができる。
Further, according to the substrate processing method described above, the wafer W is heated in an N 2 gas atmosphere. The N 2 gas forms a gas flow and entrains and transports the
さらに、上述した基板処理方法によれば、BPSG膜75やデポ膜76を有するウエハWに向けてHFガスが供給される。HFガスはBPSG膜75やデポ膜76に含まれている水分子と結びついてフッ酸となり、該フッ酸はBPSG膜75やデポ膜76を侵して選択的にエッチングする。したがって、BPSG膜75やデポ膜76の除去の際、熱酸化膜72が除去されてノッチングが発生するのを防止することができる。
Further, according to the substrate processing method described above, the HF gas is supplied toward the wafer W having the
上述した基板処理システム10では、ガスプロセスモジュール16と加熱プロセスモジュール17とを別の装置で実現したが、図4に示すように、ガスプロセスモジュール42が載置台23内に配置されたステージヒータ43を有し、該ステージヒータ43が載置台23に載置されたウエハWを加熱するようにしてもよい。これにより、ガスプロセスモジュール42だけでBPSG膜75やデポ膜76の選択的エッチング及び残留物41の熱分解を行うことができる。すなわち、ガスプロセスモジュール及び熱プロセスモジュールの機能を1つのプロセスモジュールで実現することができるので、基板処理システム10を小型化することができる。
In the
次に、本発明の第2の実施の形態に係る基板処理システムについて説明する。 Next, a substrate processing system according to a second embodiment of the present invention will be described.
本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、残留物の熱分解を利用しない点で上述した第1の実施の形態と異なるのみである。したがって、同様の構成については説明を省略し、以下に第1の実施の形態と異なる構成や作用についてのみ説明を行う。 This embodiment is basically the same in configuration and operation as the first embodiment described above, and only differs from the first embodiment described above in that the thermal decomposition of the residue is not used. . Therefore, the description of the same configuration is omitted, and only the configuration and operation different from the first embodiment will be described below.
上述したように、BPSG膜75やデポ膜76をフッ酸によって除去する場合、BPSG膜75やデポ膜76とフッ酸とが化学反応を起こして残留物41(H2SiF6)が発生する。本実施の形態では、残留物41を除去するためにNH3を用いる。具体的には、残留物に向けてNH3ガスを供給することにより、下記式に示す化学反応を起こし、
H2SiF6+2NH3 → 2NH4F+SiF4↑
NH4F(フッ化アンモニウム)とSiF4とを発生させる。NH4Fは昇華容易な反応生成物であり、雰囲気温度を常温より多少高く設定すれば昇華するため、容易に除去することができる。
As described above, when the
H 2 SiF 6 + 2NH 3 → 2NH 4 F + SiF 4 ↑
NH 4 F (ammonium fluoride) and SiF 4 are generated. NH 4 F is a reaction product that is easily sublimated, and can be easily removed because it sublimes if the ambient temperature is set slightly higher than room temperature.
すなわち、本実施の形態では、SiO2及びフッ酸の反応の残留物であるH2SiF6をNH3との反応及び昇華を通じて除去する。 That is, in this embodiment, H 2 SiF 6 that is a residue of the reaction between SiO 2 and hydrofluoric acid is removed through reaction with NH 3 and sublimation.
本実施の形態に係る基板処理システムは、図1の基板処理システム10と同様の構成を有し、ガスプロセスモジュール16及び加熱プロセスモジュール17の代わりに、BPSG膜75やデポ膜76の選択的エッチングと、残留物41及びNH3の反応及び該反応によって生成された反応生成物(NH4F)の昇華を行うガスプロセスモジュール44(HFガス供給装置、洗浄ガス供給装置)を備える。該ガスプロセスモジュール44は真空ゲートバルブ44aを介してトランスファモジュール11に接続される。
The substrate processing system according to the present embodiment has the same configuration as that of the
図5は、本実施の形態に係る基板処理システムにおけるガスプロセスモジュールの断面図である。 FIG. 5 is a cross-sectional view of the gas process module in the substrate processing system according to the present embodiment.
図5において、ガスプロセスモジュール44は、チャンバ22、載置台23、シャワーヘッド45、TMP25a及びAPCバルブ25bを有する。
In FIG. 5, the
シャワーヘッド45は円板状の下層ガス供給部46及び円板状の上層ガス供給部47からなり、下層ガス供給部46に上層ガス供給部47が重ねられている。また、下層ガス供給部46及び上層ガス供給部47はそれぞれ第1のバッファ室48及び第2のバッファ室49を有する。第1のバッファ室48及び第2のバッファ室49はそれぞれガス通気孔50,51を介してチャンバ22内に連通する。
The
第1のバッファ室48はNH3(アンモニア)ガス供給系(図示しない)に接続されている。該NH3ガス供給系は第1のバッファ室48へNH3ガスを含むガス(洗浄ガス)を供給する。該供給された洗浄ガスはガス通気孔50を介してチャンバ22内へ供給される。また、第2のバッファ室49はHFガス供給系に接続されている。HFガス供給系は第2のバッファ室49へHFガスを供給する。該供給されたHFガスはガス通気孔51を介してチャンバ22内へ供給される。
The
ガス通気孔50,51におけるチャンバ22内への開口部は、図2(B)におけるガス通気孔28と同様に、末広がり状に形成される。これにより、洗浄ガス又はHFガスをチャンバ22内へ効率よく拡散することができる。さらに、ガス通気孔50,51は断面がくびれ形状を呈するので、チャンバ22で発生した残留物等がガス通気孔50,51、引いては、第1のバッファ室48や第2のバッファ室49へ逆流するのを防止する。
Openings into the
また、ガスプロセスモジュール44では、チャンバ22の側壁がヒータ(図示しない)、例えば、加熱素子を内蔵する。これにより、チャンバ22内の雰囲気温度を常温より高く設定することができ、後述するNH4Fの昇華を促進することができる。
In the
次に、本実施の形態に係る基板処理方法について説明する。 Next, the substrate processing method according to the present embodiment will be described.
図6は、本実施の形態に係る基板処理システムが実行する基板処理方法を示す工程図である。 FIG. 6 is a process diagram showing a substrate processing method executed by the substrate processing system according to the present embodiment.
まず、図3(A)と同様に、ウエハWをプラズマプロセスモジュール12〜15のいずれか1つのチャンバに搬入し、該ウエハWが搬入されたプラズマプロセスモジュールにおいて、HBrガスから発生したプラズマにより、ウエハWの単結晶シリコン基材71にホールやトレンチを形成する(プラズマエッチングステップ)。このとき、ウエハWのホールやトレンチ内においてデポ膜76が形成される(図6(A))。
First, as in FIG. 3A, the wafer W is loaded into any one of the
次いで、図6(A)に示すウエハWをプラズマプロセスモジュールのチャンバから搬出し、トランスファモジュール11を経由してガスプロセスモジュール44のチャンバ22内に搬入する。そして、ウエハWを載置台23上に載置し、チャンバ22内の圧力、チャンバ22内の雰囲気温度、上層ガス供給部47からのHFガスの供給流量を図3(B)と同様に設定する(HFガス供給ステップ)。なお、このとき、チャンバ22内から水分子をほぼ除去し、H2Oガスをチャンバ22内に供給しないのも図3(B)と同様である。
Next, the wafer W shown in FIG. 6A is unloaded from the chamber of the plasma process module, and loaded into the
ここで、図3(C)と同様に、BPSG膜75やデポ膜76中のSiO2とフッ酸との反応に基づく残留物41が発生し、ホールやトレンチ内において各種膜73,74、熱酸化膜72及び単結晶シリコン基材71上に堆積する(図6(C))。
Here, as in FIG. 3C, a
次いで、HFガスのチャンバ22内への供給を中止した後、シャワーヘッド45の下層ガス供給部46から洗浄ガスをウエハWに向けて供給する(洗浄ガス供給ステップ)(図6(D))。このとき、洗浄ガス中のNH3ガスは残留物41を構成するH2SiF6と反応してNH4F及びSiF4を発生させる。そして、チャンバ22内の雰囲気温度を側壁内の加熱素子等によって常温より多少高く設定し、NH4Fを昇華させる(図6(E))。
Next, after the supply of the HF gas into the
次いで、ウエハWをガスプロセスモジュール44のチャンバ22から搬出し、本処理を終了する。
Next, the wafer W is unloaded from the
本実施の形態に係る基板処理方法によれば、ウエハWにおいて熱酸化膜72、各種膜73,74及びBPSG膜75によって一部が露出される単結晶シリコン基材71がHBrガスのプラズマによってエッチングされ、該ウエハWに向けてHFガスが供給され、さらに、該ウエハWに向けてNH3ガスを含む洗浄ガスが供給される。単結晶シリコン基材71がHBrガスのプラズマによってエッチングされるとデポ膜76が形成される。また、HFガスから生成されたフッ酸はデポ膜76及びBPSG膜75を選択的にエッチングするが残留物41を生成する。NH3ガスは残留物41と反応して昇華容易な反応生成物(NH4F)を生成させ、該反応生成物はチャンバ22内の雰囲気温度が常温より多少高く設定されることによって容易に昇華される。したがって、デポ膜76及びBPSG膜75を乾燥環境下で除去することができるので、ガスプロセスモジュール44を基板処理システム10に配置することができる。これにより、単結晶シリコン基材71のエッチング後に、トランスファモジュール11を経由してガスプロセスモジュール44にウエハWを搬送することができる。すなわち、単結晶シリコン基材71のエッチング後にウエハWを大気に暴露することなく、デポ膜76及びBPSG膜75を除去することができ、基板処理の工程を簡素化することができると共に、ウエハWを大気に暴露する時間を管理する必要を無くすことができる。その結果、半導体デバイスの生産性が悪化するのを防止できる。
According to the substrate processing method according to the present embodiment, the single crystal
上述した基板処理方法によれば、ガスプロセスモジュール44を基板処理システムに配置することができるので、ガスプロセスモジュール44を別の場所に設置する必要がなく、フットプリントを縮小することができる。
According to the above-described substrate processing method, since the
また、上述した基板処理方法によれば、ガスプロセスモジュール44だけでBPSG膜75やデポ膜76の選択的エッチング及び残留物41の除去を行うことができるので、基板処理システム10を小型化することができる。
Further, according to the above-described substrate processing method, the
なお、BPSG膜75やデポ膜76の選択的エッチング及び残留物41からの反応生成物の生成と、該反応生成物の昇華とを別のプロセスモジュールによって行ってもよい。
Note that the selective etching of the
上述した各実施の形態では、ハードマスクとしてBPSG膜75を用いたが、ハードマスクとして用いる酸化膜はこれに限られず、少なくとも熱酸化膜72より多くの不純物を含む酸化膜であればよく、具体的には、TEOS(Tetra Ethyl Ortho Silicate)膜やBSG(Boron Silicate Glass)膜であってもよい。また、除去される残留物もH2SiF6に限られない。本発明はフッ酸による酸化膜除去の際に発生する残留物の除去であれば適用することができる。
In each of the above-described embodiments, the
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータに供給し、コンピュータのCPUが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。 Another object of the present invention is to supply a computer with a storage medium storing software program codes for realizing the functions of the above-described embodiments, and the computer CPU reads out the program codes stored in the storage medium. It is also achieved by executing.
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。 In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention.
また、プログラムコードを供給するための記憶媒体としては、例えば、RAM、NV−RAM、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD(DVD−ROM、DVD−RAM、DVD−RW、DVD+RW)等の光ディスク、磁気テープ、不揮発性のメモリカード、他のROM等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコンピュータに供給されてもよい。 Examples of the storage medium for supplying the program code include RAM, NV-RAM, floppy (registered trademark) disk, hard disk, magneto-optical disk, CD-ROM, CD-R, CD-RW, DVD (DVD). -ROM, DVD-RAM, DVD-RW, DVD + RW) and other optical disks, magnetic tapes, non-volatile memory cards, other ROMs, etc., as long as they can store the program code. Alternatively, the program code may be supplied to the computer by downloading from another computer or database (not shown) connected to the Internet, a commercial network, a local area network, or the like.
また、コンピュータが読み出したプログラムコードを実行することにより、上記各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、CPU上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。 Further, by executing the program code read by the computer, not only the functions of the above embodiments are realized, but also an OS (operating system) running on the CPU based on the instruction of the program code Includes a case where part or all of the actual processing is performed and the functions of the above-described embodiments are realized by the processing.
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。 Further, after the program code read from the storage medium is written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the function expansion is performed based on the instruction of the program code. This includes a case where the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、OSに供給されるスクリプトデータ等の形態から成ってもよい。 The form of the program code may include an object code, a program code executed by an interpreter, script data supplied to the OS, and the like.
S 処理空間
W ウエハ
10 基板処理システム
11 トランスファモジュール
12,13,14,15 プラズマプロセスモジュール
16,42,44 ガスプロセスモジュール
17 熱プロセスモジュール
24,45 シャワーヘッド
26 ガス供給部
41 残留物
43 ステージヒータ
46 下層ガス供給部
47 上層ガス供給部
71 単結晶シリコン基材
72 熱酸化膜
75 BPSG膜
76 デポ膜
S processing
Claims (4)
ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチングステップと、
前記チャンバから水分子を除去する水分子除去ステップと、
前記基板に向けてHFガスを供給して、前記第2の酸化膜および前記プラズマエッチングステップにおいて前記基板に形成されたデポ膜を残留物に変質させるHFガス供給ステップと、
前記第1の酸化膜および前記残留物が同時に存在する前記基板に向けて少なくともNH3ガスを含む洗浄ガスを供給する洗浄ガス供給ステップとを有することを特徴とする基板処理方法。 A single crystal silicon substrate, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, wherein the first and second oxide films are part of the single crystal silicon substrate; A substrate processing method for processing a substrate exposing a substrate in a chamber,
A plasma etching step of etching the exposed single crystal silicon substrate with a plasma of a halogen-based gas;
Removing water molecules from the chamber;
An HF gas supply step for supplying HF gas toward the substrate to transform the deposit film formed on the substrate in the second oxide film and the plasma etching step into a residue;
And a cleaning gas supply step of supplying a cleaning gas containing at least NH 3 gas toward the substrate on which the first oxide film and the residue are present simultaneously.
ハロゲン系ガスのプラズマによって前記露出した単結晶シリコン基材をエッチングするプラズマエッチング装置と、
前記チャンバから水分子を除去した状態で、前記基板に向けてHFガスを供給して、前記第2の酸化膜および前記プラズマエッチング装置によって前記基板に形成されたデポ膜を残留物に変質させるHFガス供給装置と、
前記第1の酸化膜および前記残留物が同時に存在する前記基板に向けて少なくともNH3ガスを含む洗浄ガスを供給する洗浄ガス供給装置とを備えることを特徴とする基板処理システム。 A single crystal silicon substrate, a first oxide film formed by thermal oxidation treatment, and a second oxide film containing impurities, wherein the first and second oxide films are part of the single crystal silicon substrate; A substrate processing system for processing a substrate exposing a substrate in a chamber,
A plasma etching apparatus for etching the exposed single crystal silicon substrate with a halogen-based gas plasma;
While removing water molecules from the chamber, by supplying HF gas toward the front Stories substrate, thereby deterioration of the second oxide film and the deposition layer formed on the substrate by the plasma etching apparatus to the residue An HF gas supply device;
A substrate processing system, comprising: a cleaning gas supply device that supplies a cleaning gas containing at least NH 3 gas toward the substrate on which the first oxide film and the residue are present simultaneously.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006298187A JP4849614B2 (en) | 2006-11-01 | 2006-11-01 | Substrate processing method and substrate processing system |
US11/869,151 US8206605B2 (en) | 2006-11-01 | 2007-10-09 | Substrate processing method and substrate processing system |
TW096138507A TWI431692B (en) | 2006-11-01 | 2007-10-15 | Substrate processing method and substrate processing system |
KR1020070110111A KR100892542B1 (en) | 2006-11-01 | 2007-10-31 | Substrate processing method and substrate processing system |
CNB2007101666683A CN100547743C (en) | 2006-11-01 | 2007-11-01 | Substrate processing method using same and base plate processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006298187A JP4849614B2 (en) | 2006-11-01 | 2006-11-01 | Substrate processing method and substrate processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008117867A JP2008117867A (en) | 2008-05-22 |
JP4849614B2 true JP4849614B2 (en) | 2012-01-11 |
Family
ID=39422963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006298187A Active JP4849614B2 (en) | 2006-11-01 | 2006-11-01 | Substrate processing method and substrate processing system |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4849614B2 (en) |
KR (1) | KR100892542B1 (en) |
CN (1) | CN100547743C (en) |
TW (1) | TWI431692B (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5406081B2 (en) * | 2010-03-15 | 2014-02-05 | ラピスセミコンダクタ株式会社 | Manufacturing method of semiconductor device |
US8455286B2 (en) * | 2010-10-29 | 2013-06-04 | Freescale Semiconductor, Inc. | Method of making a micro-electro-mechanical-systems (MEMS) device |
JP5823160B2 (en) * | 2011-05-11 | 2015-11-25 | 東京エレクトロン株式会社 | Deposit removal method |
CN102412141A (en) * | 2011-11-14 | 2012-04-11 | 上海华虹Nec电子有限公司 | Method for removing oxide film residues in deep groove |
JP6017170B2 (en) * | 2012-04-18 | 2016-10-26 | 東京エレクトロン株式会社 | Deposit removal method and gas processing apparatus |
JP6502206B2 (en) * | 2015-08-07 | 2019-04-17 | 東京エレクトロン株式会社 | Substrate processing apparatus and substrate processing method |
TWI700750B (en) * | 2017-01-24 | 2020-08-01 | 美商應用材料股份有限公司 | Method and apparatus for selective deposition of dielectric films |
US10692730B1 (en) * | 2019-08-30 | 2020-06-23 | Mattson Technology, Inc. | Silicon oxide selective dry etch process |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088231B2 (en) * | 1989-10-02 | 1996-01-29 | 大日本スクリーン製造株式会社 | Selective removal method of insulating film |
JP2853211B2 (en) * | 1989-11-01 | 1999-02-03 | 富士通株式会社 | Method for manufacturing semiconductor device |
JPH0715902B2 (en) * | 1991-10-28 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | A safe way to etch silicon dioxide |
JPH07147273A (en) * | 1993-11-24 | 1995-06-06 | Tokyo Electron Ltd | Etching treatment |
JP3629179B2 (en) * | 1999-03-19 | 2005-03-16 | 株式会社東芝 | Manufacturing method of semiconductor device |
US6284666B1 (en) * | 2000-05-31 | 2001-09-04 | International Business Machines Corporation | Method of reducing RIE lag for deep trench silicon etching |
JP2001351899A (en) | 2000-06-07 | 2001-12-21 | Sharp Corp | Method of manufacturing semiconductor device |
JP2002217414A (en) * | 2001-01-22 | 2002-08-02 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP4933763B2 (en) * | 2005-02-18 | 2012-05-16 | 東京エレクトロン株式会社 | Solid-state imaging device manufacturing method, thin-film device manufacturing method, and program |
EP1780779A3 (en) | 2005-10-28 | 2008-06-11 | Interuniversitair Microelektronica Centrum ( Imec) | A plasma for patterning advanced gate stacks |
-
2006
- 2006-11-01 JP JP2006298187A patent/JP4849614B2/en active Active
-
2007
- 2007-10-15 TW TW096138507A patent/TWI431692B/en active
- 2007-10-31 KR KR1020070110111A patent/KR100892542B1/en active IP Right Grant
- 2007-11-01 CN CNB2007101666683A patent/CN100547743C/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101174562A (en) | 2008-05-07 |
KR20080039809A (en) | 2008-05-07 |
TW200832555A (en) | 2008-08-01 |
JP2008117867A (en) | 2008-05-22 |
KR100892542B1 (en) | 2009-04-09 |
TWI431692B (en) | 2014-03-21 |
CN100547743C (en) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4849614B2 (en) | Substrate processing method and substrate processing system | |
US20220415660A1 (en) | Processing apparatus | |
TWI389194B (en) | A substrate processing apparatus, a substrate processing method, and a memory medium | |
JP5048352B2 (en) | Substrate processing method and substrate processing apparatus | |
JP4817991B2 (en) | Substrate processing method | |
US20080257494A1 (en) | Substrate processing apparatus | |
JP4818140B2 (en) | Substrate processing method and substrate processing apparatus | |
TWI727085B (en) | Substrate processing method | |
US8034720B2 (en) | Substrate processing method and substrate processing apparatus | |
JP5102467B2 (en) | Substrate processing method | |
EP1928011A2 (en) | Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium | |
US8206605B2 (en) | Substrate processing method and substrate processing system | |
JP2018098359A (en) | Etching method and substrate processing system | |
US7993540B2 (en) | Substrate processing method and substrate processing apparatus | |
US20130095665A1 (en) | Systems and methods for processing substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4849614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |