JP3629179B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3629179B2
JP3629179B2 JP2000078646A JP2000078646A JP3629179B2 JP 3629179 B2 JP3629179 B2 JP 3629179B2 JP 2000078646 A JP2000078646 A JP 2000078646A JP 2000078646 A JP2000078646 A JP 2000078646A JP 3629179 B2 JP3629179 B2 JP 3629179B2
Authority
JP
Japan
Prior art keywords
etching
bsg
oxide film
film
doped oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000078646A
Other languages
Japanese (ja)
Other versions
JP2000340551A (en
Inventor
西 聡 下
本 孝 典 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000078646A priority Critical patent/JP3629179B2/en
Publication of JP2000340551A publication Critical patent/JP2000340551A/en
Application granted granted Critical
Publication of JP3629179B2 publication Critical patent/JP3629179B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するもので、特にトレンチの形成に関するものである。
【0002】
【従来の技術】
半導体メモリ装置等で少ない面積で大きな容量を得るためにトレンチキャパシタが使用され、このために深いトレンチの形成が要求される。
【0003】
このような深いトレンチは通常エッチング工程で形成されるが、このエッチングにおけるハードマスクとしては、従来TEOS(tetraethoxysi1ane、Si(0C)4)を低圧CVD(LP−CVD)法で分解して得られるCVD SiO2膜が多用されている。
【0004】
しかしながら、この膜ではトレンチ形成後にドライエッチング等により剥離を行う場合、均一性良く除去しにくいという問題がある。このため、CVD SiO膜の剥離のためのドライエッチングが行われた後にシリコン酸化膜上に段差ができ、この段差が後工程に影響を及ぼすという問題がある。また、TEOSの場合、トレンチ形成のためのエッチングの後すぐにCVD SiO膜の剥離を行うことができないという問題もある。
【0005】
一方、このようなCVD−SiO系絶縁膜材料と同様に扱われてきた材料としてBSG,BPSG,PSGなどのドープトオキサイドがある。これらBSG、BPSG,PSGは例えばTEOS膜と比較してウエットエッチング時のエッチング速度が高く、ハードマスクとして使用した場合、不要になった時点での剥離が容易に出来るという利点がある。
【0006】
ドープトオキサイドとしてBSGを使用してトレンチを形成する場合の工程別断面図を図13に示す。
【0007】
まず、シリコン半導体基板11の上にBSG膜12をCVD法等により形成する。さらにこのBSG膜の上にレジスト13をスピンコート法等で塗布する(図13(a))。
【0008】
次に、所望のパターンに対応する露光マスクを用いて露光および現像を行い、レジスト13のパターニングを行う(図13(b))。
【0009】
次に、このパターニングされたレジスト13’をエッチングマスクとしてBSG膜12をエッチングする(図13(c))。
【0010】
続いて、レジスト13’を剥離し、エッチングされたBSG膜12’をハードマスクとしてシリコン11をエッチングし、深いトレンチを形成する(図13(d))。
【0011】
そして、トレンチ形成後BSG膜12’を除去する。
【0012】
【発明が解決しようとする課題】
しかしながら、BSG,BPSG,PSG等のドープトオキサイドをハードマスク材料として用いた場合、他のCVD Si0膜をハードマスク材料として用いた場合と比較して、エッチング形状の変化を生じやすいという問題がある。
【0013】
これは、BSG,BPSG,PSGが水分を吸収しやすい性質を持っているために、エッチング処理を行った際、BSG,BPSG,PSG膜が含有する水分が処理中にチャンバ雰囲気へと放出され、この影響によってエッチング特性が変化するものと考えられている。
【0014】
このBSG,BPSG,PSGの吸湿量は、サンプルの放置雰囲気によっても左右されるため、放置状態の違い等により処理特性が微妙に変化してばらつくことは避けられない。
【0015】
このため、BSG、BPSG、PSG膜を用いた場合には、Si0膜の場合に対してエッチング条件を変更せざるを得ないという問題がある。
【0016】
本発明は、このような問題を解決するためになされたものであり、BSG,BPSG,PSG等のドープトオキサイド膜本来の特性を損なうことなく、エッチング処理時の特性の向上を図ることが可能な半導体装置の製造方法を提供することを日的とする。
【0017】
【課題を解決するための手段】
本発明にかかる半導体装置の製造方法は、
エッチング対象のシリコン基板上にハードマスク材料としてドープトオキサイド膜を形成する工程と、
前記ドープトオキサイド膜の上にレジストを塗布する工程と、
前記レジストのパターニングを行い、このパターニングされたレジストをエッチングマスクとして前記ドープトオキサイド膜をエッチングしてパターニングされたハードマスクを得る工程と、
前記レジストを剥離する工程と、
100〜550℃の雰囲気中でべ一ク処理を行って前記ドープトオキサイド膜に含まれる水分を除去する工程と、
前記パターニングされたハードマスクを用いて前記基板をエッチングし、凹部を形成する工程と、を含むことを特徴とするものである。
この場合、ドープトオキサイド層の上に保護キャップ層をさらに形成し、この保護キャップ層の上にレジストを塗布するようにしても良い。
【0018】
また、本発明にかかる他の半導体装置の製造方法は、
シリコン基板上に層間絶縁膜の第1層をなすドープトオキサイド膜を形成する工程と、
前記ドープトオキサイド膜の上に層間絶縁膜の第2層をなすシリコン酸化膜を形成する工程と、
前記ド−プトオキサイド層および前記シリコン酸化膜をパターニングして前記シリコン基板が露出するようにコンタクトホールを形成する工程と、
100〜550℃の雰囲気中でべ一ク処理を行って前記コンタクトホール内に露出した前記ドープトオキサイド膜に含まれる水分を除去する工程と、
コンタクトホール内にコンタクト材料を埋め込む工程と、を含むことを特徴とするものである。
【0019】
このように、本発明によれば、ドープトオキサイド膜のパターニング後に100〜550℃の雰囲気中でベーク処理を行っているので、吸湿性の高いドープトオキサイド膜から水分が除去され、エッチング時の特性劣化を招かない。
【0020】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【0021】
図1は本発明による深いトレンチを形成する処理プロセスを示す工程別断面図である。
【0022】
ここで使用するサンプルは、シリコン基板1上に熱酸化膜(8nm)、SiN膜(200nm)、BSG(700nm)を成膜したものである。ただし、図1においては熱酸化膜およびSiN膜については省略してある。
【0023】
まず、シリコン半導体基板1を酸化雰囲気中で熱酸化を行うことにより、その表面に熱酸化膜を8nmの厚さで形成する。シリコン窒化膜を200nmの厚さで形成する。続いてその上にBSG膜2をCVD法等により形成する。さらにこのBSG膜の上にレジスト3をスピンコート法等で塗布する(図1(a))。
【0024】
次に、所望のパターンに対応する露光マスクを用いて露光および現像を行い、レジストのパターニングを行う(図1(b))。
【0025】
次に、このパターニングされたレジスト3’をエッチングマスクとしてBSG膜2をエッチングし、ハードマスクとしてのパターンを得る(図1(c))。
【0026】
続いて、レジストを剥離し、さらに、パターニングされたBSG膜2’のべ一ク処理を行う(図1(d))。このべ一ク処理としては、Oガスを流量300sccm、圧力30Paで流し、ウェーハを載置するプレートの温度を250℃として、300secの処理を行った。このべ一ク処理により、BSG膜2’に含まれる水分4が除去される。
【0027】
そして、べ一キングが終了したBSG膜2’をハードマスクとしてシリコン基板1をエッチングし、深いトレンチを形成する(図1(e))。このBSG膜はトレンチ形成後に除去される。
【0028】
このように、BSG膜のエッチング後にべ一ク処理を行うことが本発明の特徴である。
【0029】
このベーク温度は次のようにして求められた。
【0030】
図2の上のグラフはベークなしの場合、図2の下のグラフはNガスを流した雰囲気中で、250℃、5分間のベーク処理をBSG膜に対して行った場合の双方において温度を上昇させたときの脱離ガスの分析結果を示すグラフである。ここで着目したガスはm/z=18である水である。
【0031】
このグラフから、ベークを行うことにより、特に100〜300℃の温度範囲では水分の放出量が効果的に抑制され、300〜550℃の温度範囲でも軽減されていることがわかる。
【0032】
このように、BSGからの水分放出は100〜550℃の範囲にあり、したがって、BSGのベークについてはこの温度範囲のうち、各材料の酸化を招かず、BSGの劣化を招かず、かつエッチング時の温度よりも高いという条件を満足しつつできるだけ高い温度で行うことが効果的であることがわかる。
【0033】
次に本発明を適用した効果について説明する。
【0034】
図4〜図8はBSG膜のエッチング後にべ一ク処理を行ったものと行わなかったものについて、実験を行った結果を示すグラフである。各グラフでは、各項日について、エッチング時のマスク材料がBSGの場合とTEOSの場合とについて比較してある。以下に述べるように、本発明を適用することによりエッチング特性の著しい向上が見られた。なお、各図において、ウェーハ中心(センタ)、ウェーハのエッジから10mmの位置、25mmの位置でデータをとってある。
【0035】
図3は図4〜図8で使用される各寸法項日の内容を説明する図である。図3(a)に示すようにトレンチエッチング前にシリコン基板1上にハードマスクとしてのパターニングされたBSG膜2’が形成された状態でエッチングを行い、図3(b)のようなトレンチ5を得たものにつき諸元を定義している。
【0036】
すなわち、図4に示すDT深さとはシリコン基板とBSGとの界面からトレンチの底面までの距離、図5に示すDT底径とはトレンチの底面から0.5μm上の位置での直径、図6に示す選択比とはマスク材料(BSGもしくはTEOS)に対するSiのエッチング速度の比、図7に示す上部テーパはトレンチ上部でのスロープ角度、図8に示す下部テーパはトレンチ下部でのスロープ角度である。
【0037】
これらのグラフより、TEOS膜でべ一クを行った場合とベ一クを行わなかった場合とではエッチング特性に差がないのに対し、BSG膜ではべ一クを行った場合と行わなかったものではエッチング特性が異なり、べ一クを行った場合にはTEOS膜と同等の特性を示しているのに対し、べ一クを行わなかった場合にはいくつかの項日で劣化があることがわかる。
【0038】
すなわち、DT底径(図5)、選択比(図6)および下部テーパ角(図8)を示したグラフにおいて、BSGでべ一クなしの場合のみ、小さい値になっている。これらの原因は次のように考えられる。エッチング時にはマスク材料であるBSG膜も若干ながら削られるが、この時、削られたBSG膜から、BSG中に含まれる水分がチャンバ雰囲気へと放出される。
【0039】
また、ウェーハが放電にさらされることによってウェーハ表面温度が150℃程度にまで上昇するために、これによってもBSG膜中の水分がチャンバ雰囲気へと放出される。
【0040】
このようにして水分がチャンバ雰囲気へと放出されることで、水の分子からの酸素の供給がなされるようになる。従って、BSG膜から水分が放出されることは、エッチングガスに酸素を添加した場合と同様の影響を与える結果となる。
【0041】
トレンチのエッチング形状のテーパ角度制御は、通常添加する酸素の量を増減して調節する。これは、テーパ形状が形成されるメカニズムに起因している。すなわち、エッチング時に反応生成物として主にSiBrが生じる。この時、酸素を添加すると、反応生成物として発生したSiBrと酸素が結合し、SiBr(x、yは任意の数)を形成する。SiBrはSiBrよりも蒸気圧が低いため、エッチング中にウェーハ表面に堆積する。この結果、トレンチ側壁へと堆積物が堆積して行き、エッチング形状にテーパがつく。
【0042】
ここで、エッチング時に添加する酸素の量を増加させてやると、SiBrが酸素と結合する割合も増加し、SiBrの量が増加する。この結果、エッチング中のトレンチ側壁への堆積も増加し、よりテーパ角の寝た形状となる。
【0043】
以上のような理由で、エッチングガスに酸素を添加した場合、添加する酸素の量を増加させるほどテーパ角が緩やかになる形状となる。
【0044】
次に、水分(HO)を添加した場合を考える。この場合、水分には酸素原子が含まれており、SiBrが存在すると、酸素を添加した場合と同様に、SiBrが酸化されてSiBrを発生させる。
【0045】
この結果、水分を添加した場合には、酸素を添加した場合と同様の効果を発生し、エッチング形状として、より角度の緩やかなエッチング形状となる。
【0046】
BSGに対してベークを行わなかった場合には、BSG中に比較的多量の水分が存在するため、前述のとおりエッチング処理中のウェーハ温度の上昇や、BSG自身がエッチングされた時に内部に含まれる水分がエッチングに伴って放出されることになる。この結果、エッチングガス雰囲気中の水分濃度が相対的に上昇し、酸素もしくは水を添加したのと同様の効果が生じてしまう。このようにして、エッチング形状はテーパを有する形状となり、トレンチ底での径が小さくなるのである。
【0047】
これまでの説明ではBSGからの水分の放出により多量のSiBrが発生し、堆積量が多くなるため、エッチング形状がテーパを有する形状となることを説明した。
【0048】
以下の説明は、このエッチング形状がテーパを有する形状となり、トレンチ底で細くなった形状についてさらにエッチングを進めた場合について述べる。この場合にはこれまでとは異なる現象が生ずる。
【0049】
すなわち、エッチング反応はトレンチ底で生じるが、トレンチ底の径が細く小さくなった場合には反応面積が減少する。したがって、エッチング反応によって発生するSiBrの量はトレンチ径が大きかった場合と比較して減少してしまう。
【0050】
この段階では、SiBrのもととなるSiBr自体の量が減少してしまうため、堆積物の量が減少する効果が生ずる。ウェーハ表面への堆積は、マスク材料であるBSGがエッチングされて崩れていくのを抑制する効果も併せ持っていたのであるが、堆積が減少することでこの効果が薄れ、結果としてマスク材料であるBSGの崩れ量が増加する結果となる。
【0051】
今回の実験結果ではトレンチエッチングを最後まで行った時に、エッチング初期には水分の増加によって堆積が増加してテーパ形状となる効果が現れ、エッチングの後半では反応生成物の発生量が減少してしまったたために堆積が減少し、結果としてマスクのBSGの崩れ量が増加した効果が現れている。
【0052】
他のエッチング特性であるトレンチ深さ(図4)および上部テーパ(図7)に関しては、BSGを用いた場合でも、べ一クを施した場合には、TEOSを用いた場合のエッチング特性と何等差が見られないことがわかる。なお、トレンチ形成後のNHF+HF+H0処理によるBSG膜のエッチング速度は、べ一クを行わなかった場合と同等の速いエッチング速度が維持されていることが確認されている。この点、TEOSではトレンチ形成後の剥離が困難であるという問題があることは前述したとおりである。
【0053】
このように、BSG膜にべ一ク処理を行うことにより、べ一ク処理を行わなかった場合に対して、エッチング特性の向上が得られると共に、BSG膜の特徴である薬液処理時の高いエッチング速度を維持できることが確認された。
【0054】
なお、比較例としてのTEOS膜の場合には、べ一ク有無の違いによるエッチング特性の差は見られないことから、BSG膜であるが故にエッチング特性変化が生じている。このことは、即ち、先に述べたBSG膜が吸湿しやすい特性を持っているために生じるものであることを証明している。
【0055】
上述した実施例ではハードマスク材料としてBSG膜の場合について説明したが、BSGと同様に吸湿性の高いドープトオキサイドであるBPSG,PSGの場合についても、べ一クの効果が見られることが確認されている。これは、BPSG,PSGに関しても、BSGと同様に吸湿性が高いことが原因であると考えられる。
【0056】
また、本発明のべ一クの効果は、BSGが吸湿した水分を脱離させてやることが日的であるので、BSG膜のべ一クを行ってからエッチング処理を行うまでの時間が重要である。ある実験では、べ一ク後13日以内の処理であればエッチング特性に影響を与えないという結果も得られているが、このべ一ク後の放置時間に関しては、BSGの膜質などによって吸湿性が大きく変化することが考えられるため、一義的にべ一ク後の放置時間を決定することはできない。環境条件や膜質を確認して実験を行って許容放置時間を求める必要がある。
【0057】
以上の実施の形態では深いトレンチを形成する場合を取り上げたが、本発明は、BSG,BPSG,PSG等の加工を含む他の工程にも適用可能である。
【0058】
また、例えば、浅いトレンチのエッチングの際のハードマスク材料としてBSGを用いる場合などにも適用可能である。
【0059】
図9(a)〜(c)および図10(a)(b)は浅いトレンチによる素子分離を形成する場合の工程を示す工程別断面図である。
【0060】
まずシリコン基板21の表面を酸化雰囲気中で酸化させて6nm厚の熱酸化膜22を形成し、その上にシリコン窒化膜23を150nm、BSG膜24を500nm、ノンドープのTEOS膜25を20nmの厚さで積層成膜し、その上にレジスト26を塗布し(図9(a))、塗布されたレジスト26をパターニングする(図9(b))。このパターニングされたレジスト 26’をマスクとしてノンドープTEOS膜25、BSG膜24、シリコン窒化膜23、熱酸化膜22のエッチングを行う(図9(c))。その後、酸素雰囲気中で放電によりウェーハ表面のレジストを剥離して図10(a)の状態を得る。このパターニングされたノンドープTEOS膜25’、BSG膜24’をマスクとしてシリコン基板のエッチングを行い、浅いトレンチ26形成する(図10(b))。
【0061】
図11は浅いトレンチ形成のためのシリコンエッチング前にBSGのベークを行ったものと行わなかったものについてSTIのテーパ角を比較した結果を示すグラフである。
【0062】
なお、シリコンのエッチングはCl/Oガスを用いて行った。エッチングの条件は圧力40mTorr、RFパワー500W、ガス流量Cl=100sccm、O=20sccmであった。
【0063】
図11から明らかなように、シリコンエッチング後にベークを行ったものはテーパ角が86°であるのに対し、ベークを行わなかったものはテーパ角が82°程度となっている。
【0064】
これはエッチング時にエッチング反応の反応生成物として発生したSiClがOと結合して蒸気圧の低いSiClとなり、これが堆積してエッチング形状にテーパを形成するのに対し、ベークを行わなかった場合にはBSG中の水分がシリコンのエッチング中に発生し、余分な酸素を供給したのと同等な効果を奏したために、よりテーパ角が急峻となったのである。
【0065】
なお、本実施の形態の場合には、BSGの表面にノンドープのTEOSを成膜している点で第1の実施の形態とは異なる。しかしながら、BSG加工の後にはBSG面が露出しており、この部分のBSGが吸湿する。
【0066】
これにより、BSGに対してベークを行った場合には、BSG中の水分が除去されるが、ベークを行わなかった場合にはBSG中の水分が残ったままでのエッチングとなるために、エッチング特性に影響を及ぼしたものと考えられる。
【0067】
このように、たとえBSG表面に他の膜が存在した場合でも、BSG面が露出する工程を含む場合には、BSGのベークの効果を得ることが可能である。
【0068】
一般に、吸湿を防ぐ日的でBSG,BPSG,PSG膜の表面に薄いノンドープのCVD SiO膜などの薄膜を堆積させておくことも行われるが、加工等によって表面、もしくは断面にBSG,BPSG,PSGが露出する場合には、その部分から吸湿が生じ、やはりエッチング特性が変化するため、べ一クを行うことでエッチング特性が向上する。
【0069】
次に、層間絶縁膜の一部としてBPSGを用いた場合について説明する。
【0070】
図12(a)(b)はこのような実施の形態を示す工程別断面図であって、まず、シリコン基板31の上にBPSG膜32およびTEOS膜33を順次積層成膜し、コンタクトホールに対応したパターンを形成したレジスト(図示せず)を用いてTEOSおよびBPSG膜のエッチングを行うと、BPSG膜32の側面が露出した状態となる(図12(a))。この状態で250℃の温度でBPSG膜のベーク処理を行い、その後コンタクトホール内にコンタクト配線材料となる金属であるタングステン34を埋め込むことにより(図12(b))の状態となる。
【0071】
このようにして作成したコンタクト配線の信頼性を評価した結果、配線材料の埋込前にベークを行った場合には行わなかった場合に比べ配線の信頼性が向上していることが確認できた。
【0072】
これは、ベークを行わなかった場合にはBPSG中に含まれる水分が徐々に拡散し、配線材料であるタングステンと反応してタングステンオキサイドを生じたために、埋め込んだタングステンが配線材料として機能しなくなったものと考えられる。
【0073】
一方、配線材料の埋込前にベーク処理を行った場合には、BPSG中の水分が除去されているために、その後の試験においてもBPSG中からの水分の拡散がなく、これによって配線の信頼性が維持されたものと考えられる。
【0074】
以上のように、表面に他の膜が成膜されているがBSG,BPSG,PSGの露出が生じる場合、露出がない場合においても、吸湿を防止する日的でBSG,BPSG,PSG表面に堆積した薄膜の効果が不十分であった場合もあり得ることから、本発明であるべ一ク処理が効果を奏する。
【0075】
また、べ一クの条件は、上記実施の形態に示した条件だけでなく、他のガス、混合ガス、処理温度、処理時間、処理圧力など、本発明の主旨を外れない範囲で変更可能である。
【0076】
以上のように、本発明によれば、エッチング等処理前のBSG,BPSG,PSG膜に対して100〜550℃の雰囲気中でベーク処理を行うことにより、吸湿によるエッチング時の形状変化を抑制することができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の製造方法の実施の一形態を示す工程別断面図である。
【図2】本発明の特徴をなすベーク温度の選択を示すグラフである。
【図3】本発明の適用の効果を確認する項目であるエッチング後の形状を示す断面図である。
【図4】トレンチ深さについてべ一クの影響を示すグラフである。
【図5】トレンチの底径についてべ一クの影響を示すグラフである。
【図6】マスク材料に対するシリコンのエッチング速度の比である選択比についてべークの影響を示すグラフである。
【図7】トレンチの上部テーパについてべークの影響を示すグラフである。
【図8】トレンチの下部テーパについてべークの影響を示すグラフである。
【図9】浅いトレンチによる素子分離を形成する場合の工程の前半部を示す工程別断面図である。
【図10】浅いトレンチによる素子分離を形成する場合の工程の後半部を示す工程別断面図である。
【図11】浅いトレンチ形成のためのシリコンエッチング前にBSGのベークを行ったものと行わなかったものについてSTIのテーパ角を比較した結果を示すグラフである。
【図12】層間絶縁膜の一部としてBPSGを用いた場合の工程別断面図である。
【図13】従来のBSG膜をハードマスクとしてトレンチを形成する工程を示す工程別断面図である。
【符号の説明】
1,11,21、31 シリコン基板
2,12,24 BSG膜
3,13 レジスト
4 水分
5 トレンチ
22 熱酸化膜
23 シリコン窒化膜
25,33 TEOS膜
26 浅いトレンチ
32 BPSG膜
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to formation of a trench.
[0002]
[Prior art]
In order to obtain a large capacity with a small area in a semiconductor memory device or the like, a trench capacitor is used. For this reason, formation of a deep trench is required.
[0003]
Such a deep trench is usually formed by an etching process. As a hard mask in this etching, a conventional TEOS (tetraethoxysiane, Si (0C 2 H 5 ) 4) is decomposed by a low pressure CVD (LP-CVD) method. The resulting CVD SiO2 film is frequently used.
[0004]
However, this film has a problem that it is difficult to remove with good uniformity when peeling off by dry etching or the like after trench formation. For this reason, there is a problem that a step is formed on the silicon oxide film after the dry etching for removing the CVD SiO 2 film is performed, and this step affects a subsequent process. In the case of TEOS, there is also a problem that the CVD SiO 2 film cannot be removed immediately after etching for trench formation.
[0005]
On the other hand, doped oxides such as BSG, BPSG, and PSG are examples of materials that have been handled in the same manner as such CVD-SiO 2 insulating film materials. These BSG, BPSG, and PSG have an advantage that the etching rate at the time of wet etching is higher than that of, for example, a TEOS film, and when used as a hard mask, peeling when it becomes unnecessary can be easily performed.
[0006]
FIG. 13 is a cross-sectional view for each process in the case where a trench is formed using BSG as a doped oxide.
[0007]
First, the BSG film 12 is formed on the silicon semiconductor substrate 11 by the CVD method or the like. Further, a resist 13 is applied on the BSG film by a spin coat method or the like (FIG. 13A).
[0008]
Next, exposure and development are performed using an exposure mask corresponding to a desired pattern, and the resist 13 is patterned (FIG. 13B).
[0009]
Next, the BSG film 12 is etched using the patterned resist 13 ′ as an etching mask (FIG. 13C).
[0010]
Subsequently, the resist 13 ′ is peeled off, and the silicon 11 is etched using the etched BSG film 12 ′ as a hard mask to form a deep trench (FIG. 13D).
[0011]
Then, after forming the trench, the BSG film 12 ′ is removed.
[0012]
[Problems to be solved by the invention]
However, BSG, BPSG, when using a doped oxide such as PSG as a hard mask material, as compared with the case of using other CVD Si0 2 film as a hard mask material, a problem tends to occur a change in the etching shape is there.
[0013]
This is because BSG, BPSG, and PSG have the property of easily absorbing moisture, so that when the etching process is performed, the moisture contained in the BSG, BPSG, and PSG films is released into the chamber atmosphere during the process, It is considered that the etching characteristics change due to this influence.
[0014]
Since the amount of moisture absorption of BSG, BPSG, and PSG depends on the leaving atmosphere of the sample, it is inevitable that the processing characteristics vary slightly due to the difference in the leaving state.
[0015]
Therefore, when using BSG, BPSG, the PSG film has a problem that changes forced the etching conditions for the case of Si0 2 film.
[0016]
The present invention has been made to solve such problems, and it is possible to improve the characteristics during etching without impairing the original characteristics of doped oxide films such as BSG, BPSG, and PSG. It is a daily matter to provide a method for manufacturing a semiconductor device.
[0017]
[Means for Solving the Problems]
A method for manufacturing a semiconductor device according to the present invention includes:
Forming a doped oxide film as a hard mask material on the silicon substrate to be etched;
Applying a resist on the doped oxide film;
Patterning the resist, and etching the doped oxide film using the patterned resist as an etching mask to obtain a patterned hard mask;
Removing the resist;
Performing a baking treatment in an atmosphere at 100 to 550 ° C. to remove moisture contained in the doped oxide film;
And etching the substrate using the patterned hard mask to form a recess.
In this case, a protective cap layer may be further formed on the doped oxide layer, and a resist may be applied on the protective cap layer.
[0018]
In addition, another method for manufacturing a semiconductor device according to the present invention includes:
Forming a doped oxide film forming a first layer of an interlayer insulating film on a silicon substrate;
Forming a silicon oxide film forming a second layer of an interlayer insulating film on the doped oxide film;
Patterning the doped oxide layer and the silicon oxide film to form a contact hole so that the silicon substrate is exposed;
Performing a baking process in an atmosphere of 100 to 550 ° C. to remove moisture contained in the doped oxide film exposed in the contact hole;
And a step of embedding a contact material in the contact hole.
[0019]
As described above, according to the present invention, since the baking process is performed in the atmosphere of 100 to 550 ° C. after the patterning of the doped oxide film, the moisture is removed from the highly hygroscopic doped oxide film. Does not cause deterioration of characteristics.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
FIG. 1 is a cross-sectional view showing a processing process for forming a deep trench according to the present invention.
[0022]
The sample used here is obtained by forming a thermal oxide film (8 nm), a SiN film (200 nm), and a BSG (700 nm) on the silicon substrate 1. However, in FIG. 1, the thermal oxide film and the SiN film are omitted.
[0023]
First, the silicon semiconductor substrate 1 is thermally oxidized in an oxidizing atmosphere to form a thermal oxide film with a thickness of 8 nm on the surface thereof. A silicon nitride film is formed with a thickness of 200 nm. Subsequently, a BSG film 2 is formed thereon by a CVD method or the like. Further, a resist 3 is applied on the BSG film by a spin coat method or the like (FIG. 1A).
[0024]
Next, exposure and development are performed using an exposure mask corresponding to a desired pattern to pattern the resist (FIG. 1B).
[0025]
Next, the BSG film 2 is etched using the patterned resist 3 ′ as an etching mask to obtain a pattern as a hard mask (FIG. 1C).
[0026]
Subsequently, the resist is peeled off, and a baking process is performed on the patterned BSG film 2 ′ (FIG. 1D). In this baking process, O 2 gas was flowed at a flow rate of 300 sccm and a pressure of 30 Pa, the temperature of the plate on which the wafer was placed was set to 250 ° C., and the process was performed for 300 seconds. By this baking process, the moisture 4 contained in the BSG film 2 ′ is removed.
[0027]
Then, the silicon substrate 1 is etched using the BSG film 2 ′ after baking as a hard mask to form a deep trench (FIG. 1E). This BSG film is removed after trench formation.
[0028]
As described above, the baking process is performed after the etching of the BSG film.
[0029]
This baking temperature was determined as follows.
[0030]
The upper graph in FIG. 2 shows the temperature in the case where no baking is performed, and the lower graph in FIG. 2 shows the temperature in both cases where the BSG film is baked at 250 ° C. for 5 minutes in an N 2 gas flow atmosphere. It is a graph which shows the analysis result of desorption gas when raising. The gas focused here is water with m / z = 18.
[0031]
From this graph, it can be seen that by performing baking, the amount of released water is effectively suppressed particularly in the temperature range of 100 to 300 ° C., and is reduced even in the temperature range of 300 to 550 ° C.
[0032]
Thus, the moisture release from the BSG is in the range of 100 to 550 ° C. Therefore, the baking of the BSG does not cause oxidation of each material, does not cause deterioration of the BSG, and does not cause deterioration of the BSG. It can be seen that it is effective to perform at a temperature as high as possible while satisfying the condition that the temperature is higher than the above temperature.
[0033]
Next, the effect of applying the present invention will be described.
[0034]
FIG. 4 to FIG. 8 are graphs showing the results of experiments conducted on those with and without baking after etching of the BSG film. In each graph, for each item date, the case where the mask material at the time of etching is BSG and the case of TEOS are compared. As described below, the etching characteristics were remarkably improved by applying the present invention. In each figure, data is taken at the wafer center (center), 10 mm from the wafer edge, and 25 mm.
[0035]
FIG. 3 is a diagram for explaining the contents of each dimension item used in FIGS. As shown in FIG. 3A, etching is performed in a state where a patterned BSG film 2 ′ as a hard mask is formed on the silicon substrate 1 before the trench etching, and the trench 5 as shown in FIG. The specifications are defined for what was obtained.
[0036]
That is, the DT depth shown in FIG. 4 is the distance from the interface between the silicon substrate and the BSG to the bottom of the trench, the DT bottom diameter shown in FIG. 5 is the diameter at a position 0.5 μm above the bottom of the trench, and FIG. Is the ratio of the etching rate of Si to the mask material (BSG or TEOS), the upper taper shown in FIG. 7 is the slope angle at the upper part of the trench, and the lower taper shown in FIG. 8 is the slope angle at the lower part of the trench. .
[0037]
From these graphs, there is no difference in etching characteristics between when the TEOS film is baked and when the baking is not performed, whereas when the BSG film is baked, it is not performed. Etching characteristics are different, and when baked, it shows the same characteristics as the TEOS film, but when baked, it deteriorates in several days. I understand.
[0038]
That is, in the graph showing the DT bottom diameter (FIG. 5), the selection ratio (FIG. 6), and the lower taper angle (FIG. 8), the value is small only when there is no BSG. These causes are considered as follows. At the time of etching, the BSG film, which is a mask material, is also slightly removed. At this time, moisture contained in the BSG is released from the etched BSG film into the chamber atmosphere.
[0039]
In addition, since the wafer surface temperature rises to about 150 ° C. when the wafer is exposed to electric discharge, moisture in the BSG film is also released into the chamber atmosphere.
[0040]
In this way, moisture is released into the chamber atmosphere, so that oxygen is supplied from water molecules. Therefore, the release of moisture from the BSG film has the same effect as when oxygen is added to the etching gas.
[0041]
The taper angle control of the trench etching shape is usually adjusted by increasing or decreasing the amount of oxygen added. This is due to the mechanism by which the tapered shape is formed. That is, SiBr 4 is mainly produced as a reaction product during etching. At this time, when oxygen is added, SiBr 4 generated as a reaction product and oxygen are combined to form SiBr x O y (x and y are arbitrary numbers). Since SiBr x O y has a lower vapor pressure than SiBr, it is deposited on the wafer surface during etching. As a result, deposits are deposited on the side walls of the trench, and the etching shape is tapered.
[0042]
Here, if the amount of oxygen added during etching is increased, the proportion of SiBr 4 bonded to oxygen also increases, and the amount of SiBr x O y increases. As a result, deposition on the trench sidewall during etching also increases, resulting in a shape with a more tapered angle.
[0043]
For the above reasons, when oxygen is added to the etching gas, the taper angle becomes gentler as the amount of added oxygen is increased.
[0044]
Next, consider the case where moisture (H 2 O) is added. In this case, oxygen contains oxygen atoms, and when SiBr 4 is present, SiBr 4 is oxidized to generate SiBr x O y as in the case of adding oxygen.
[0045]
As a result, when moisture is added, the same effect as when oxygen is added is generated, and the etching shape becomes an etching shape with a gentler angle.
[0046]
If the BSG is not baked, a relatively large amount of water is present in the BSG, so that the wafer temperature rises during the etching process as described above, and is included when the BSG itself is etched. Moisture is released along with the etching. As a result, the moisture concentration in the etching gas atmosphere is relatively increased, and the same effect as when oxygen or water is added is produced. In this way, the etching shape is tapered, and the diameter at the bottom of the trench is reduced.
[0047]
In the description so far, it has been described that a large amount of SiBr x O y is generated due to the release of moisture from the BSG and the amount of deposition increases, so that the etching shape becomes a tapered shape.
[0048]
In the following description, the case where the etching shape has a taper shape, and the etching is further advanced with respect to the shape narrowed at the bottom of the trench will be described. In this case, a different phenomenon will occur.
[0049]
That is, the etching reaction occurs at the bottom of the trench, but the reaction area decreases when the diameter of the bottom of the trench is reduced. Therefore, the amount of SiBr 4 generated by the etching reaction is reduced as compared with the case where the trench diameter is large.
[0050]
At this stage, since the amount of SiBr 4 itself that is the source of SiBr x O y is reduced, the effect of reducing the amount of deposits is produced. The deposition on the wafer surface also had the effect of suppressing the etching of the BSG, which is the mask material, and collapsed, but this effect diminished as the deposition decreased, resulting in the BSG being the mask material. As a result, the amount of collapse increases.
[0051]
According to the results of this experiment, when trench etching was performed to the end, the effect of increasing the deposition due to the increase in moisture and becoming a taper shape appeared at the beginning of etching, and the generation amount of reaction products decreased in the second half of etching. Therefore, the deposition is reduced, and as a result, the effect of increasing the collapse amount of the BSG of the mask appears.
[0052]
With respect to the trench depth (FIG. 4) and the upper taper (FIG. 7), which are other etching characteristics, even when BSG is used, if it is baked, what is the etching characteristic when TEOS is used? It can be seen that there is no difference. It has been confirmed that the etching rate of the BSG film by the NH 4 F + HF + H 2 0 treatment after the trench formation is maintained at a high etching rate equivalent to the case where no baking is performed. In this respect, as described above, TEOS has a problem that peeling after trench formation is difficult.
[0053]
As described above, by performing the baking process on the BSG film, the etching characteristics can be improved as compared with the case where the baking process is not performed, and high etching at the time of the chemical treatment, which is a characteristic of the BSG film. It was confirmed that the speed could be maintained.
[0054]
In the case of the TEOS film as a comparative example, there is no difference in the etching characteristics due to the difference in the presence or absence of the baking, so that the etching characteristics change due to the BSG film. This proves that this occurs because the BSG film described above has a characteristic that it easily absorbs moisture.
[0055]
In the above-described embodiments, the case of the BSG film as the hard mask material has been described. However, it is confirmed that the bake effect is also observed in the case of BPSG and PSG, which are highly hygroscopic doped oxides like BSG. Has been. This is considered to be due to the high hygroscopicity of BPSG and PSG as well as BSG.
[0056]
In addition, the effect of the baking of the present invention is that it is daily to desorb the moisture absorbed by the BSG, so the time from the baking of the BSG film to the etching process is important. It is. In some experiments, if the treatment is within 13 days after baking, the etching characteristics are not affected. However, the standing time after baking is hygroscopic depending on the film quality of BSG. Since it can be considered that the value of the value changes significantly, it is not possible to uniquely determine the leaving time after baking. It is necessary to confirm the environmental conditions and film quality and conduct experiments to determine the allowable standing time.
[0057]
Although the case where a deep trench is formed has been taken up in the above embodiment, the present invention can be applied to other processes including processing of BSG, BPSG, PSG and the like.
[0058]
Further, for example, the present invention can be applied to a case where BSG is used as a hard mask material when etching a shallow trench.
[0059]
FIGS. 9A to 9C and FIGS. 10A and 10B are cross-sectional views showing the steps in the case of forming element isolation by shallow trenches.
[0060]
First, the surface of the silicon substrate 21 is oxidized in an oxidizing atmosphere to form a 6 nm thick thermal oxide film 22, on which a silicon nitride film 23 is 150 nm, a BSG film 24 is 500 nm, and a non-doped TEOS film 25 is 20 nm thick. Then, a laminated film is formed, and a resist 26 is applied thereon (FIG. 9A), and the applied resist 26 is patterned (FIG. 9B). Using this patterned resist 26 'as a mask, the non-doped TEOS film 25, BSG film 24, silicon nitride film 23, and thermal oxide film 22 are etched (FIG. 9C). Thereafter, the resist on the wafer surface is peeled off by discharge in an oxygen atmosphere to obtain the state shown in FIG. The silicon substrate is etched using the patterned non-doped TEOS film 25 'and BSG film 24' as a mask to form a shallow trench 26 (FIG. 10B).
[0061]
FIG. 11 is a graph showing the results of comparing the STI taper angles for those with and without BSG baking before silicon etching for shallow trench formation.
[0062]
Note that etching of silicon was performed using Cl 2 / O 2 gas. The etching conditions were a pressure of 40 mTorr, an RF power of 500 W, a gas flow rate of Cl 2 = 100 sccm, and O 2 = 20 sccm.
[0063]
As is apparent from FIG. 11, the taper angle is 86 ° for those that are baked after silicon etching, whereas the taper angle is about 82 ° for those that are not baked.
[0064]
This is because SiCl 4 generated as a reaction product of the etching reaction at the time of etching is combined with O to form SiCl x O y having a low vapor pressure, which is deposited and forms a taper in the etched shape, but is not baked. In this case, moisture in the BSG was generated during the etching of the silicon, and the taper angle became steeper because of the same effect as supplying excess oxygen.
[0065]
Note that the present embodiment is different from the first embodiment in that a non-doped TEOS film is formed on the surface of the BSG. However, the BSG surface is exposed after the BSG processing, and the BSG in this portion absorbs moisture.
[0066]
Thereby, when the BSG is baked, the moisture in the BSG is removed, but when the BSG is not baked, the etching is performed with the moisture in the BSG remaining. It is thought that it had influenced.
[0067]
As described above, even when another film is present on the BSG surface, it is possible to obtain the effect of baking BSG when the process including exposing the BSG surface is included.
[0068]
In general, a thin film such as a thin non-doped CVD SiO 2 film is deposited on the surface of the BSG, BPSG, or PSG film to prevent moisture absorption. However, the surface or cross-section of the BSG, BPSG, When PSG is exposed, moisture is absorbed from the portion, and the etching characteristics are also changed. Therefore, the etching characteristics are improved by baking.
[0069]
Next, a case where BPSG is used as a part of the interlayer insulating film will be described.
[0070]
FIGS. 12A and 12B are cross-sectional views according to processes showing such an embodiment. First, a BPSG film 32 and a TEOS film 33 are sequentially stacked on a silicon substrate 31 to form contact holes. When the TEOS and BPSG films are etched using a resist (not shown) having a corresponding pattern, the side surfaces of the BPSG film 32 are exposed (FIG. 12A). In this state, the BPSG film is baked at a temperature of 250 ° C., and then tungsten 34, which is a metal serving as a contact wiring material, is buried in the contact hole (FIG. 12B).
[0071]
As a result of evaluating the reliability of the contact wiring created in this way, it was confirmed that the reliability of the wiring was improved when baking was performed before embedding the wiring material, compared with the case where it was not performed. .
[0072]
This is because, when not baked, moisture contained in BPSG gradually diffuses and reacts with tungsten, which is a wiring material, to produce tungsten oxide, so that the buried tungsten does not function as a wiring material. It is considered a thing.
[0073]
On the other hand, when the baking process is performed before embedding the wiring material, the moisture in the BPSG is removed, so that there is no diffusion of the moisture from the BPSG in the subsequent test, thereby improving the reliability of the wiring. It is thought that sex was maintained.
[0074]
As described above, other films are formed on the surface, but when BSG, BPSG and PSG are exposed, they are deposited on the surface of BSG, BPSG and PSG to prevent moisture absorption even when there is no exposure. Since the effect of the thin film may be insufficient, the baking process according to the present invention is effective.
[0075]
Further, the basic conditions are not limited to the conditions shown in the above embodiment, but can be changed within a range not departing from the gist of the present invention, such as other gas, mixed gas, processing temperature, processing time, and processing pressure. is there.
[0076]
As described above, according to the present invention, the BSG, BPSG, and PSG films before processing such as etching are baked in an atmosphere at 100 to 550 ° C., thereby suppressing the shape change during etching due to moisture absorption. be able to.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for each process showing an embodiment of a method for manufacturing a semiconductor device according to the present invention.
FIG. 2 is a graph showing the selection of the baking temperature that characterizes the present invention.
FIG. 3 is a cross-sectional view showing a shape after etching, which is an item for confirming the effect of application of the present invention.
FIG. 4 is a graph showing the influence of the root on the trench depth.
FIG. 5 is a graph showing the influence of the root on the bottom diameter of a trench.
FIG. 6 is a graph showing the influence of baking on the selectivity, which is the ratio of the etching rate of silicon to the mask material.
FIG. 7 is a graph showing the effect of bake on the upper taper of the trench.
FIG. 8 is a graph showing the influence of bake on the lower taper of the trench.
FIG. 9 is a cross-sectional view by process showing a first half of a process in the case of forming element isolation by a shallow trench.
FIG. 10 is a sectional view by process showing the latter half of the process in the case of forming element isolation by a shallow trench.
FIG. 11 is a graph showing the results of comparing the STI taper angles for those with and without BSG bake before silicon etching for shallow trench formation.
FIG. 12 is a cross-sectional view for each process when BPSG is used as a part of an interlayer insulating film.
FIG. 13 is a cross-sectional view showing a process of forming a trench using a conventional BSG film as a hard mask.
[Explanation of symbols]
1, 11, 21, 31 Silicon substrate 2, 12, 24 BSG film 3, 13 Resist 4 Moisture 5 Trench 22 Thermal oxide film 23 Silicon nitride film 25, 33 TEOS film 26 Shallow trench 32 BPSG film

Claims (11)

エッチング対象のシリコン基板上にハードマスク材料としてドープトオキサイド膜を形成する工程と、
前記ドープトオキサイド膜の上にレジストを塗布する工程と、
前記レジストのパターニングを行い、このパターニングされたレジストをエッチングマスクとして前記ドープトオキサイド膜をエッチングしてパターニングされたハードマスクを得る工程と、
前記レジストを剥離する工程と、
100〜550℃の雰囲気中でべ一ク処理を行って前記ドープトオキサイド膜に含まれる水分を除去する工程と、
前記パターニングされたハードマスクを用いて前記基板をエッチングし、凹部を形成する工程と、
を含む半導体装置の製造方法。
Forming a doped oxide film as a hard mask material on the silicon substrate to be etched;
Applying a resist on the doped oxide film;
Patterning the resist, and etching the doped oxide film using the patterned resist as an etching mask to obtain a patterned hard mask;
Removing the resist;
Performing a baking treatment in an atmosphere at 100 to 550 ° C. to remove moisture contained in the doped oxide film;
Etching the substrate using the patterned hard mask to form a recess;
A method of manufacturing a semiconductor device including:
エッチング対象のシリコン基板上にハードマスク材料としてドープトオキサイド膜を形成する工程と、
前記ドープトオキサイド層の上に保護キャップ層を形成する工程と、
前記保護キャップ層の上にレジストを塗布する工程と、
前記レジストのパターニングを行い、このパターニングされたレジストをエッチングマスクとして前記保護キャップ層および前記ドープトオキサイド膜をエッチングしてパターニングされたハードマスクを得る工程と、
前記レジストを剥離する工程と、
100〜550℃の雰囲気中でべ一ク処理を行って前記ドープトオキサイド膜に含まれる水分を除去する工程と、
前記パターニングされたハードマスクを用いて前記基板をエッチングし、凹部を形成する工程と、
を含む半導体装置の製造方法。
Forming a doped oxide film as a hard mask material on the silicon substrate to be etched;
Forming a protective cap layer on the doped oxide layer;
Applying a resist on the protective cap layer;
Patterning the resist, and etching the protective cap layer and the doped oxide film using the patterned resist as an etching mask to obtain a patterned hard mask;
Removing the resist;
Performing a baking treatment in an atmosphere at 100 to 550 ° C. to remove moisture contained in the doped oxide film;
Etching the substrate using the patterned hard mask to form a recess;
A method of manufacturing a semiconductor device including:
前記保護キャップ層はノンドープTEOS層であることを特徴とする請求項2に記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 2, wherein the protective cap layer is a non-doped TEOS layer. 前記凹部はトレンチであることを特徴とする請求項1または2に記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the recess is a trench. 前記ドープトオキサイドはBSGまたはBPSGであることを特徴とする請求項1または2に記載の半導体装置の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein the doped oxide is BSG or BPSG. 前記べ一ク処理は酸素雰囲気中で行われることを特徴とする請求項1または2に記載の製造方法。3. The manufacturing method according to claim 1, wherein the baking process is performed in an oxygen atmosphere. シリコン基板上に層間絶縁膜の第1層をなすドープトオキサイド膜を形成する工程と、 前記ドープトオキサイド膜の上に層間絶縁膜の第2層をなすシリコン酸化膜を形成する工程と、
前記ド−プトオキサイド層および前記シリコン酸化膜をパターニングして前記シリコン基板が露出するようにコンタクトホールを形成する工程と、
100〜550℃の雰囲気中でべ一ク処理を行って前記コンタクトホール内に露出した前記ドープトオキサイド膜に含まれる水分を除去する工程と、
コンタクトホール内にコンタクト材料を埋め込む工程と、
を備えた半導体装置の製造方法。
Forming a doped oxide film forming a first layer of an interlayer insulating film on a silicon substrate; forming a silicon oxide film forming a second layer of an interlayer insulating film on the doped oxide film;
Patterning the doped oxide layer and the silicon oxide film to form a contact hole so that the silicon substrate is exposed;
Performing a baking process in an atmosphere of 100 to 550 ° C. to remove moisture contained in the doped oxide film exposed in the contact hole;
Embedding contact material in the contact hole;
A method for manufacturing a semiconductor device comprising:
前記ドープトオキサイド膜はBPSGであることを特徴とする請求項7に記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7, wherein the doped oxide film is BPSG. 前記シリコン酸化膜はTEOSを熱分解して得られるものであることを特徴とする請求項7に記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 7, wherein the silicon oxide film is obtained by thermally decomposing TEOS. 前記べ一ク処理は酸素雰囲気中で行われることを特徴とする請求項7に記載の製造方法。8. The manufacturing method according to claim 7, wherein the baking process is performed in an oxygen atmosphere. 前記コンタクト材料としてタングステンが埋め込まれることを特徴とする請求項7に記載の製造方法。8. The manufacturing method according to claim 7, wherein tungsten is embedded as the contact material.
JP2000078646A 1999-03-19 2000-03-21 Manufacturing method of semiconductor device Expired - Fee Related JP3629179B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000078646A JP3629179B2 (en) 1999-03-19 2000-03-21 Manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-76834 1999-03-19
JP7683499 1999-03-19
JP2000078646A JP3629179B2 (en) 1999-03-19 2000-03-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2000340551A JP2000340551A (en) 2000-12-08
JP3629179B2 true JP3629179B2 (en) 2005-03-16

Family

ID=26417950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000078646A Expired - Fee Related JP3629179B2 (en) 1999-03-19 2000-03-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3629179B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8206605B2 (en) 2006-11-01 2012-06-26 Tokyo Electron Limited Substrate processing method and substrate processing system
JP4849614B2 (en) * 2006-11-01 2012-01-11 東京エレクトロン株式会社 Substrate processing method and substrate processing system
US10658161B2 (en) 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers

Also Published As

Publication number Publication date
JP2000340551A (en) 2000-12-08

Similar Documents

Publication Publication Date Title
KR101882049B1 (en) Spacers with rectangular profile and methods of forming the same
US6465352B1 (en) Method for removing dry-etching residue in a semiconductor device fabricating process
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
US6699799B2 (en) Method of forming a semiconductor device
JP4677407B2 (en) Method for manufacturing semiconductor device having organic antireflection film (ARC)
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
JP2006216854A (en) Manufacturing method for semiconductor device
US7883986B2 (en) Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US6303466B1 (en) Method of manufacturing a semiconductor device
US9324793B2 (en) Method for controlling the profile of an etched metallic layer
JP3629179B2 (en) Manufacturing method of semiconductor device
US20070082482A1 (en) Method for forming contact hole of semiconductor device
US20030232503A1 (en) Method for manufacturing semiconductor device
KR19990000815A (en) Manufacturing method of semiconductor memory device to prevent oxidation of bit line
JP3872069B2 (en) Manufacturing method of semiconductor device
JP2000269192A (en) Method for dry etching and manufacture of semiconductor device
US5977608A (en) Modified poly-buffered isolation
JP2007234740A (en) Manufacturing method of semiconductor device
JPH10214816A (en) Manufacturing method of semiconductor device and manufacture of capacitive device of semiconductor device
JP2006156591A (en) Method for manufacturing semiconductor device
US20010051408A1 (en) Method for providing improved step coverage of deep trenches and use thereof
JPH06267907A (en) Dry etching
JPH07302791A (en) Formation of field oxidized film of semiconductor element
JP3953058B2 (en) Manufacturing method of semiconductor device
US6887767B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees