JP4848689B2 - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP4848689B2 JP4848689B2 JP2005201149A JP2005201149A JP4848689B2 JP 4848689 B2 JP4848689 B2 JP 4848689B2 JP 2005201149 A JP2005201149 A JP 2005201149A JP 2005201149 A JP2005201149 A JP 2005201149A JP 4848689 B2 JP4848689 B2 JP 4848689B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- channel mos
- circuit
- mos transistor
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、外付けの発光ダイオードを直接駆動する機能を有する半導体集積回路に関する。 The present invention relates to a semiconductor integrated circuit having a function of directly driving an external light emitting diode.
携帯電話等の電子機器において、操作ボタンを表示する照明やバックライトの光源として、発光ダイオード(LED)が広く用いられている。特に、携帯電話は、バッテリーを電源として用いるので、LEDの明るさがバッテリーの電圧変化によって変化しないようにLEDを定電流駆動し、かつ、低電源電圧に対応することが必要となる。 In electronic devices such as cellular phones, light emitting diodes (LEDs) are widely used as illumination for displaying operation buttons and light sources for backlights. In particular, since a mobile phone uses a battery as a power source, it is necessary to drive the LED at a constant current so that the brightness of the LED does not change due to a change in the voltage of the battery and to cope with a low power supply voltage.
関連する技術として、下記の特許文献1には、低電圧動作化及び低消費電力化を図った発光ダイオード駆動回路が開示されている。この発光ダイオード駆動回路においては、発光ダイオードの駆動電流を作成する定電流回路及びその駆動電流をスイッチングする電流スイッチ回路をMOSトランジスタで構成することによって、バイポーラトランジスタで必要とされていたコレクタ・エミッタ間電圧のマージンをなくすことにより低電源電圧化を図っている。しかしながら、この発光ダイオード駆動回路の出力段は、定電流回路のMOSトランジスタと電流スイッチ回路のMOSトランジスタとが直列に接続される構成となっており、発光ダイオードに印加される電圧は、電源電圧から2つのトランジスタのドレイン・ソース間電圧を引いたものとなるので、低電源電圧の場合には発光ダイオードに印加される電圧が不足するおそれがある。 As a related technique, the following Patent Document 1 discloses a light-emitting diode driving circuit that achieves low voltage operation and low power consumption. In this light emitting diode drive circuit, the constant current circuit for generating the drive current of the light emitting diode and the current switch circuit for switching the drive current are constituted by MOS transistors, thereby making it necessary to connect the collector and the emitter required for the bipolar transistor. The power supply voltage is reduced by eliminating the voltage margin. However, the output stage of the light emitting diode driving circuit is configured such that the MOS transistor of the constant current circuit and the MOS transistor of the current switch circuit are connected in series, and the voltage applied to the light emitting diode is from the power supply voltage. Since the voltage between the drain and source of the two transistors is subtracted, the voltage applied to the light emitting diode may be insufficient in the case of a low power supply voltage.
また、下記の特許文献2には、定電流生成のための基準電圧を電池電圧の変動に対応して変化させる基準電圧制御回路を設けたバックライト用発光ダイオード駆動回路が開示されている。これにより、電池電圧が高いときは発光ダイオードを明るく発光させ、電池電圧が低くなったら発光ダイオードを暗く発光させることによって、電池の消耗を防ぐようにしている。この発光ダイオード駆動回路の出力段は1つのMOSトランジスタによって構成されているが、MOSトランジスタと直列に抵抗が接続されており、抵抗による電圧降下が生じるので、低電源電圧の場合には発光ダイオードに印加される電圧を十分にとることができない。
そこで、上記の点に鑑み、本発明は、外付けの発光ダイオードを定電流駆動する機能を有し、低電源電圧に対応することが容易な半導体集積回路を提供することを目的とする。 In view of the above, an object of the present invention is to provide a semiconductor integrated circuit that has a function of driving an external light emitting diode at a constant current and can easily cope with a low power supply voltage.
以上の課題を解決するために、本発明に係る半導体集積回路は、制御信号が活性化されたときに所定の電圧を生成する定電圧生成回路と、定電圧生成回路によって生成される所定の電圧と帰還電圧との差に基づいて出力電位を生成する差動増幅回路と、差動増幅回路の出力電位がゲートに印加されてソース・ドレイン間に第1の電流を生成する第1のPチャネルMOSトランジスタと、第1のPチャネルMOSトランジスタのドレインから第1の電流が供給されることにより帰還電圧を生成する少なくとも1つの抵抗と、第1の電流に比例する第2の電流を生成するための第1のカレントミラー回路を構成する第2のPチャネルMOSトランジスタ及び第3のPチャネルMOSトランジスタと、電源電位に接続されたアノードを有する発光ダイオードのカソードを駆動するために、第2の電流に比例する駆動電流を生成するための第2のカレントミラー回路を構成する第1のNチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、第2のNチャネルMOSトランジスタのドレインに接続されたドレインを有し、制御信号が非活性化されたときに発光ダイオードのカソード電位を上昇させて発光ダイオードをカットオフさせる第4のPチャネルMOSトランジスタとを具備する。 In order to solve the above problems, a semiconductor integrated circuit according to the present invention includes a constant voltage generation circuit that generates a predetermined voltage when a control signal is activated, and a predetermined voltage generated by the constant voltage generation circuit. A differential amplifier circuit that generates an output potential based on the difference between the feedback voltage and a first P channel that generates a first current between the source and drain when the output potential of the differential amplifier circuit is applied to the gate To generate a MOS transistor, at least one resistor for generating a feedback voltage by supplying a first current from the drain of the first P-channel MOS transistor, and a second current proportional to the first current A second P-channel MOS transistor and a third P-channel MOS transistor constituting the first current mirror circuit, and a light emitting diode having an anode connected to the power supply potential A first N channel MOS transistor and a second N channel MOS transistor constituting a second current mirror circuit for generating a drive current proportional to the second current in order to drive the cathode of the anode; A fourth P-channel MOS transistor having a drain connected to the drains of the two N-channel MOS transistors and cutting off the light-emitting diode by raising the cathode potential of the light-emitting diode when the control signal is deactivated; It comprises.
ここで、上記少なくとも1つの抵抗が、発光ダイオードの駆動電流を調整可能とするために、配線層において配線の接続状態を変更することにより抵抗値が可変となる複数の抵抗を含むようにしても良い。また、第1のカレントミラー回路を構成する第2及び第3のPチャネルMOSトランジスタが、他のPチャネルMOSトランジスタよりも小さいゲート・ソース間しきい電圧の絶対値を有するようにしても良い。さらに、第2のカレントミラー回路が、第2の電流のN倍の駆動電流を生成するようにしても良い(N>1)。 Here, the at least one resistor may include a plurality of resistors whose resistance values are variable by changing the connection state of the wiring in the wiring layer so that the drive current of the light emitting diode can be adjusted. Further, the second and third P-channel MOS transistors constituting the first current mirror circuit may have an absolute value of the threshold voltage between the gate and the source that is smaller than other P-channel MOS transistors. Further, the second current mirror circuit may generate a driving current N times the second current (N> 1).
本発明に係る半導体集積回路によれば、差動増幅回路の出力端子に接続された第1のPチャネルMOSトランジスタが定電流を生成し、PチャネルMOSトランジスタによる第1のカレントミラー回路と、NチャネルMOSトランジスタによる第2のカレントミラー回路を介してLEDを駆動するので、低電源電圧に対応することが容易となる。 According to the semiconductor integrated circuit of the present invention, the first P-channel MOS transistor connected to the output terminal of the differential amplifier circuit generates a constant current, and the first current mirror circuit including the P-channel MOS transistor, N Since the LED is driven via the second current mirror circuit by the channel MOS transistor, it becomes easy to cope with the low power supply voltage.
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図1は、本発明の一実施形態に係る半導体集積回路に内蔵されているLED駆動回路の構成を示す回路図である。
Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings. The same constituent elements are denoted by the same reference numerals, and the description thereof is omitted.
FIG. 1 is a circuit diagram showing a configuration of an LED drive circuit built in a semiconductor integrated circuit according to an embodiment of the present invention.
図1に示すように、LED駆動回路100は、入力される制御信号を反転して出力する直列接続された2つのインバータ11及び12と、制御信号がハイレベルに活性化されたときに所定の電圧(定電圧)を生成する定電圧生成回路20と、制御信号が非活性化されたときに定電圧生成回路20の出力端子を電源電位VSSに固定するNチャネルMOSトランジスタQN10と、差動増幅回路を構成するPチャネルMOSトランジスタQP21〜QP22及びNチャネルMOSトランジスタQN21〜QN23と、制御信号が非活性化されたときに差動増幅回路の出力端子を電源電位VDDに固定するPチャネルMOSトランジスタQP23と、差動増幅回路の出力電位がゲートに印加されてドレイン電流I1を生成するPチャネルMOSトランジスタQP30と、トランジスタQP30のドレイン電流I1が供給されて帰還電圧を生成する少なくとも1つの抵抗(図1においては、直列に接続された複数の抵抗R11〜R13を示している)とを有している。
As shown in FIG. 1, the
さらに、LED駆動回路100は、トランジスタQP30のドレイン電流I1に基づいて動作する第1のカレントミラー回路を構成するPチャネルMOSトランジスタQP41及びQP42と、制御信号が非活性化されたときにトランジスタQP41及びQP42をカットオフするPチャネルMOSトランジスタQP43と、トランジスタQP42のドレイン電流I2に基づいて動作する第2のカレントミラー回路を構成するNチャネルMOSトランジスタQN51及びQN52と、制御信号が非活性化されたときにトランジスタQN51及びQN52をカットオフするNチャネルMOSトランジスタQN53と、制御信号が非活性化されたときにLED駆動回路100の出力端子を電源電位VDDに固定するPチャネルMOSトランジスタQP51とを有している。
Furthermore,
電源電位VDDとLED駆動回路100の出力端子との間には、発光ダイオード(LED)200が接続される。トランジスタQN52は、電源電位VDDに接続されたアノードから、LED駆動回路100の出力端子に接続されたカソードに向けて、LED200に駆動電流を流す。
A light emitting diode (LED) 200 is connected between the power supply potential V DD and the output terminal of the
トランジスタQP21〜QP22及びQN21〜QN23によって構成される差動増幅回路は、定電圧生成回路20によって生成されてノードAに出力される定電圧と、ノードBに印加される帰還電圧との差に基づいて、出力電位を生成する。差動増幅回路の出力電位は、トランジスタQP30のゲートに印加されて、トランジスタQP30は、ソース・ドレイン間にドレイン電流I1を生成する。
The differential amplifier circuit composed of the transistors QP21 to QP22 and QN21 to QN23 is based on the difference between the constant voltage generated by the constant
トランジスタQP30のドレインには、複数の抵抗R11〜R13が接続されている。これらの抵抗R11〜R13は、半導体集積回路の配線層において配線の接続状態を変更することにより抵抗値が可変となるので、そのようにして接続された抵抗を「抵抗回路」と呼ぶことにする。この抵抗回路にトランジスタQP30のドレイン電流I1が流れることによって、帰還電圧が生成される。 A plurality of resistors R11 to R13 are connected to the drain of the transistor QP30. Since the resistance values of these resistors R11 to R13 are variable by changing the connection state of the wirings in the wiring layer of the semiconductor integrated circuit, the resistors thus connected are referred to as “resistance circuits”. . By drain current I 1 of transistor QP30 flows to the resistor circuit, the feedback voltage is generated.
差動増幅回路のオープンループゲインが十分に大きければ、負帰還の原理により、ノードAに印加される電圧と、ノードBに印加される電圧とは、ほぼ等しくなる。従って、トランジスタQP30のドレイン電流I1は、定電圧生成回路20によって生成される定電圧の値を抵抗回路の抵抗値で割ることによって求められる値を有し、定電流となる。抵抗回路の抵抗値を変更することにより、トランジスタQP30のドレイン電流I1の値を変化させて、LED200の駆動電流を調整することが可能となる。
If the open-loop gain of the differential amplifier circuit is sufficiently large, the voltage applied to the node A and the voltage applied to the node B are substantially equal to each other according to the principle of negative feedback. Accordingly, the drain current I 1 of transistor QP30 has a value determined by dividing the value of the constant voltage generated by the constant
トランジスタQP30のドレイン電流I1は、第1のカレントミラー回路を構成するトランジスタQP41にも伝達される。第1のカレントミラー回路は、トランジスタQP41のドレイン電流I1に比例するトランジスタQP42のドレイン電流I2を生成する。ここでは、ドレイン電流I2が、ドレイン電流I1とほぼ等しいとする。 Drain current I 1 of transistor QP30 is also transmitted to the transistors QP41 constituting the first current mirror circuit. First current mirror circuit generates a drain current I 2 of the transistor QP42, which is proportional to the drain current I 1 of transistor QP41. Here, it is assumed that the drain current I 2 is substantially equal to the drain current I 1 .
さらに、トランジスタQP42のドレイン電流I2は、第2のカレントミラー回路を構成するトランジスタQN51にも伝達される。第2のカレントミラー回路は、トランジスタQN51のドレイン電流I2に比例するトランジスタQN52のドレイン電流I3を生成する。ここでは、ドレイン電流I3が、ドレイン電流I2のN倍であるとする(N>1)。これは、トランジスタQN52のサイズをトランジスタQN51のサイズのN倍とすることにより実現できる。トランジスタQN52のドレイン電流I3は、LED200の駆動電流となるので、例えば、Nを10〜100の範囲に設定することにより、小さな内部電流で大きな駆動電流を生成することができる。
Furthermore, the drain current I 2 of the transistor QP42 is also transmitted to the transistors QN51 constituting the second current mirror circuit. Second current mirror circuit generates a drain current I 3 of the transistor QN52, which is proportional to the drain current I 2 of transistor QN51. Here, the drain current I 3, and is N times the drain current I 2 (N> 1). This can be realized by setting the size of the transistor QN52 to N times the size of the transistor QN51. Drain current I 3 of the transistor QN52 is, since the drive current of the
このように、本実施形態においては、差動増幅回路の出力端子に接続されたPチャネルMOSトランジスタQP30が定電流を生成し、生成された定電流に基づいて第1のカレントミラー回路のPチャネルMOSトランジスタQP41及びQP42が動作し、トランジスタQP42のドレイン電流に基づいて第2のカレントミラー回路のNチャネルMOSトランジスタQN51及びQN52が動作してLED200を駆動するので、低電源電圧においても動作し易くなっている。
Thus, in the present embodiment, the P-channel MOS transistor QP30 connected to the output terminal of the differential amplifier circuit generates a constant current, and the P-channel of the first current mirror circuit is generated based on the generated constant current. Since the MOS transistors QP41 and QP42 operate and the N-channel MOS transistors QN51 and QN52 of the second current mirror circuit operate based on the drain current of the transistor QP42 to drive the
加えて、第1のカレントミラー回路を構成するPチャネルMOSトランジスタQP41及びQP42のゲート・ソース間しきい電圧の絶対値を通常よりも下げることにより、さらに低電源電圧に対応することが容易となる。これは、例えば、PチャネルMOSトランジスタにおけるNウエルの不純物濃度を通常よりも上げることにより実現できる。 In addition, by lowering the absolute value of the threshold voltage between the gate and source of the P-channel MOS transistors QP41 and QP42 constituting the first current mirror circuit, it becomes easier to cope with a lower power supply voltage. . This can be realized, for example, by raising the impurity concentration of the N well in the P channel MOS transistor higher than usual.
また、出力段のPチャネルMOSトランジスタQP51及びNチャネルMOSトランジスタQN52は、入出力セルにおいて用いられる一般的な出力ドライバと同様の構成であるので、一般的な出力ドライバのレイアウトをそのまま使用することができると共に、静電破壊に関しても問題がない。なお、トランジスタQP51は、制御信号が非活性化されているときにはカットオフしているので、LEDを駆動する動作には影響しない。また、一般に、NチャネルMOSトランジスタは、同一サイズのPチャネルMOSトランジスタよりも駆動能力が高いので、トランジスタQN52は、同一面積でLEDを強力に駆動することができる。その結果、レイアウトがコンパクトに収まる。 Further, since the P-channel MOS transistor QP51 and the N-channel MOS transistor QN52 in the output stage have the same configuration as a general output driver used in the input / output cell, it is possible to use a general output driver layout as it is. In addition, there is no problem with electrostatic breakdown. Note that the transistor QP51 is cut off when the control signal is inactivated, and therefore does not affect the operation of driving the LED. In general, an N channel MOS transistor has a higher driving capability than a P channel MOS transistor of the same size, so that the transistor QN52 can strongly drive an LED with the same area. As a result, the layout is compact.
一方、制御信号がローレベルに非活性化されたときには、定電圧生成回路20が動作を停止し、トランジスタQN10がオン状態となって、定電圧生成回路20の出力端子(ノードA)を電源電位VSSに固定し、トランジスタQP23がオン状態となって、差動増幅回路の出力端子を電源電位VDDに固定する。また、トランジスタQP43がオン状態となって、第1のカレントミラー回路を構成するトランジスタQP41及びQP42をカットオフし、トランジスタQN53がオン状態となって、第2のカレントミラー回路を構成するトランジスタQN51及びQN52をカットオフする。さらに、トランジスタQP51が、LED駆動回路100の出力端子を電源電位VDDに固定することにより、LED200のカソード電位を上昇させて、LED200をカットオフさせる。
On the other hand, when the control signal is deactivated to a low level, the constant
11、12 インバータ、 20 定電圧生成回路、 100 LED駆動回路、 200 発光ダイオード、 QP21〜QP51 PチャネルMOSトランジスタ、 QN10〜QN53 NチャネルMOSトランジスタ、 R11、R12、・・・ 抵抗 11, 12 Inverter, 20 Constant voltage generation circuit, 100 LED drive circuit, 200 Light emitting diode, QP21 to QP51 P channel MOS transistor, QN10 to QN53 N channel MOS transistor, R11, R12, ... Resistance
Claims (4)
前記定電圧生成回路によって生成される所定の電圧と帰還電圧との差に基づいて出力電位を生成する差動増幅回路と、
前記差動増幅回路の出力電位がゲートに印加されてソース・ドレイン間に第1の電流を生成する第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのドレインから前記第1の電流が供給されることにより前記帰還電圧を生成する少なくとも1つの抵抗と、
前記第1の電流に比例する第2の電流を生成するための第1のカレントミラー回路を構成する第2のPチャネルMOSトランジスタ及び第3のPチャネルMOSトランジスタと、
電源電位に接続されたアノードを有する発光ダイオードのカソードを駆動するために、前記第2の電流に比例する駆動電流を生成するための第2のカレントミラー回路を構成する第1のNチャネルMOSトランジスタ及び第2のNチャネルMOSトランジスタと、
前記第2のNチャネルMOSトランジスタのドレインに接続されたドレインを有し、制御信号が非活性化されたときに前記発光ダイオードのカソード電位を上昇させて前記発光ダイオードをカットオフさせる第4のPチャネルMOSトランジスタと、
を具備する半導体集積回路。 A constant voltage generation circuit for generating a predetermined voltage when the control signal is activated;
A differential amplifier circuit that generates an output potential based on a difference between a predetermined voltage generated by the constant voltage generation circuit and a feedback voltage;
A first P-channel MOS transistor for generating a first current between a source and a drain by applying an output potential of the differential amplifier circuit to a gate;
At least one resistor for generating the feedback voltage by supplying the first current from the drain of the first P-channel MOS transistor;
A second P-channel MOS transistor and a third P-channel MOS transistor constituting a first current mirror circuit for generating a second current proportional to the first current;
A first N-channel MOS transistor constituting a second current mirror circuit for generating a drive current proportional to the second current in order to drive a cathode of a light emitting diode having an anode connected to a power supply potential And a second N-channel MOS transistor;
A fourth P having a drain connected to the drain of the second N-channel MOS transistor, wherein when the control signal is deactivated, the cathode potential of the light emitting diode is raised to cut off the light emitting diode; A channel MOS transistor;
A semiconductor integrated circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201149A JP4848689B2 (en) | 2005-07-11 | 2005-07-11 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005201149A JP4848689B2 (en) | 2005-07-11 | 2005-07-11 | Semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019363A JP2007019363A (en) | 2007-01-25 |
JP4848689B2 true JP4848689B2 (en) | 2011-12-28 |
Family
ID=37756229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005201149A Expired - Fee Related JP4848689B2 (en) | 2005-07-11 | 2005-07-11 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4848689B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210793A (en) | 2007-01-30 | 2008-09-11 | Asahi Glass Co Ltd | Membrane electrode assembly for solid polymer fuel cell and operating method for solid polymer fuel cell |
JP4983319B2 (en) * | 2007-03-07 | 2012-07-25 | ミツミ電機株式会社 | Light emitting diode drive circuit |
JP2011238103A (en) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | Power supply circuit |
DE102013221753B4 (en) * | 2013-10-25 | 2017-11-23 | Osram Opto Semiconductors Gmbh | Circuit arrangement, light-emitting diode arrangement and method for driving an optoelectronic component |
CN107977042A (en) * | 2017-11-30 | 2018-05-01 | 深圳麦格米特电气股份有限公司 | A kind of power circuit and adapter |
US10219339B1 (en) * | 2018-02-19 | 2019-02-26 | Ixys, Llc | Current correction techniques for accurate high current short channel driver |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2564862B2 (en) * | 1987-11-25 | 1996-12-18 | 日本電気株式会社 | LED drive circuit |
JP2953887B2 (en) * | 1992-10-24 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Voltage regulator |
JP2917877B2 (en) * | 1995-10-11 | 1999-07-12 | 日本電気株式会社 | Reference current generation circuit |
JPH11126935A (en) * | 1997-10-23 | 1999-05-11 | Nippon Telegr & Teleph Corp <Ntt> | Laser diode drive circuit |
JP4005481B2 (en) * | 2002-11-14 | 2007-11-07 | セイコーインスツル株式会社 | Voltage regulator and electronic equipment |
-
2005
- 2005-07-11 JP JP2005201149A patent/JP4848689B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007019363A (en) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6466080B2 (en) | Constant current driver circuit | |
US7728529B2 (en) | LED driver using a depletion mode transistor to serve as a current source | |
US7764123B2 (en) | Rail to rail buffer amplifier | |
US7839097B2 (en) | System and method for wide-range high-accuracy-low-dropout current regulation | |
US8653754B2 (en) | Current driving circuit | |
JP4848689B2 (en) | Semiconductor integrated circuit | |
US7498867B2 (en) | Current drive circuit | |
JP5685115B2 (en) | Power supply switching circuit | |
US8129862B2 (en) | Scalable highest available voltage selector circuit | |
JP3135667U (en) | Light emitting device and current mirror circuit thereof | |
US20080018174A1 (en) | Power control apparatus and method thereof | |
TWI434602B (en) | Current mirror circuit | |
US8598803B2 (en) | LED driver having a pre-chargeable feedback for maintaining current and the method using the same | |
US8729927B2 (en) | Cascode drive circuitry | |
US7119601B2 (en) | Backgate pull-up for PMOS pass-gates | |
JP2006295322A (en) | Level shifter circuit | |
JP2016208082A (en) | Current driver circuit | |
JP2003114727A (en) | Electric power source circuit | |
KR20160106498A (en) | Reference voltage circuit | |
JP5290651B2 (en) | Multifunctional driver circuit | |
JP2005135366A (en) | Current mirror circuit | |
JP3670936B2 (en) | Organic EL drive circuit | |
JP2008218825A (en) | Integrated circuit | |
US8665184B2 (en) | Driving circuit used for current-driven device and light emitting device | |
JP4384008B2 (en) | Level shift circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111003 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |