JP4846127B2 - Multilayer high frequency filter - Google Patents
Multilayer high frequency filter Download PDFInfo
- Publication number
- JP4846127B2 JP4846127B2 JP2001183682A JP2001183682A JP4846127B2 JP 4846127 B2 JP4846127 B2 JP 4846127B2 JP 2001183682 A JP2001183682 A JP 2001183682A JP 2001183682 A JP2001183682 A JP 2001183682A JP 4846127 B2 JP4846127 B2 JP 4846127B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ground
- circuit
- capacitor
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、多層基板内に構成された小型で高性能な積層高周波フィルタに関するものである。
【0002】
【従来の技術】
図13は例えば特開平7−263908号公報に示された従来の多層基板ローパスフィルタを示す斜視図、図14はその断面図であり、図において、501はストリップ導体、502〜504はコンデンサ導体、505〜509はグランド導体、510はビア、511〜520は誘電体層である。ここで、ストリップ導体501はインダクタの役割を果たしている。
【0003】
次に動作について説明する。
ストリップ導体501は、グランド導体507,508との間の寄生容量を含むπ型の等価回路として表すことができる。
図15は従来の多層基板ローパスフィルタの等価回路を示す回路図であり、521〜523はコンデンサ、524はインダクタ、525,526は寄生容量である。この回路において、寄生容量525,526が計算できれば、3次のローパスフィルタ特性を持つ回路を容易に設計することができる。
【0004】
【発明が解決しようとする課題】
従来の積層高周波フィルタは以上のように構成されているので、各素子間による寄生容量の発生を回避するために、各々の素子の間にグランド導体506〜508を設けており、高さ方向に大型化してしまう。
また、寄生容量525,526がグランド導体507,508との間に発生してしまうため、ローパスフィルタのようにコンデンサが信号線とグランドとの間に並列に配置される回路にしか適用することができない。
さらに、発生する寄生容量525,526は、設計時のコンデンサ521,522の容量に比べて小さいので、それのみでは設計時の所望の容量を得ることはできず、他のコンデンサと組にして設計しなければならない。そのため、偶数次のローパスフィルタのように、初段か最終段がインダクタとなる回路では、不要の容量がインダクタの前後に発生し、所望の特性が得られないなどの課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、小型でローパスフィルタの他のフィルタにも適用可能な積層高周波フィルタを得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係る積層高周波フィルタは、ローパスフィルタ特性を有する導体パターンのうちの第1および第2のグランド導体との間に容量を形成する導体パターンを、第1のグランド導体に対向するように第1の導体パターンを配置するとともに、第2のグランド導体に対向するように第2の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するようにしたものである。
【0008】
この発明に係る積層高周波フィルタは、ローパスフィルタ特性を有する回路のうちの第1および第2のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、第2のグランド導体に対向するように第2および第4の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続するとともに、第3および第4の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するようにしたものである。
【0009】
この発明に係る積層高周波フィルタは、有極ローパスフィルタ特性を有する回路のうちの第1および第2のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、第2のグランド導体に対向するように第2および第4の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続するとともに、第3および第4の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するようにしたものである。
【0010】
この発明に係る積層高周波フィルタは、ハイパスフィルタ特性を有する回路のうちの第1および第2のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、第2のグランド導体に対向するように第2および第4の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続するとともに、第3および第4の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するようにしたものである。
【0011】
この発明に係る積層高周波フィルタは、請求項1から請求項3のうちのいずれか1項記載の積層高周波フィルタと、請求項4記載の積層高周波フィルタとを組み合せるようにしたものである。
【0012】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による積層高周波フィルタを示す斜視図、図2はその断面図、図3はその平面図、図4はその等価回路を示す回路図であり、図において、1は第1層の誘電体、2は第2層の誘電体、3は第3層の誘電体、4は第4層の誘電体である。5aは第1層の誘電体1の外側に設けられた第1のグランド導体、5bは第4層の誘電体4の外側に設けられた第2のグランド導体である。6aは第2層の誘電体2に設けられた第1のコンデンサの一部、6bは第4層の誘電体4に設けられた第1のコンデンサの一部、7aは第2層の誘電体2に設けられた第2のコンデンサの一部、7bは第4層の誘電体4に設けられた第2のコンデンサの一部である。8は第3層の誘電体3に設けられた第1のインダクタ、9は第3層の誘電体3に設けられた第2のインダクタである。10は異なる層の導体を接続する導体ビア、11は第1の入出力端子、12は第2の入出力端子である。
また、図4において、13は第1のコンデンサ、14は第2のコンデンサ、15は第1のインダクタ、16は第2のインダクタ、17は第1のコンデンサ6a,6bと第1のインダクタ8との間に発生される寄生容量、18は第2のコンデンサ7a,7bと第2のインダクタ9との間に発生される寄生容量である。
【0013】
第1のコンデンサ6a,6bは、それぞれ導体ビア10により接続されている。第2のコンデンサ7a,7bは、それぞれ導体ビア10により接続されている。また、この第2のコンデンサ7a,7bは、第2の入出力端子12と導体ビア10により接続されている。第1のインダクタ8の一端は、第1の入出力端子11であり、もう一端は、導体ビア10により第1のコンデンサ6aに接続されている。第2のインダクタ9の一端は、導体ビア10により第1のコンデンサ6aに接続され、もう一端は、導体ビア10により第2のコンデンサ7aに接続されている。また、第1のインダクタ8は、第1のコンデンサ6a,6bに挟まれるように配置され、第2のインダクタ9は、第2のコンデンサ7a,7bに挟まれるように配置されている。
このように、2つのコンデンサと、2つのインダクタが構成されているので、グランド導体とインダクタとの間には寄生容量が発生せず、第1のコンデンサ6a,6bと第1のインダクタ8との間と、第2のコンデンサ7a,7bと第2のインダクタ9との間にだけ寄生容量が発生する。したがって、等価回路は、図4に示したようになる。
【0014】
次に動作について説明する。
図4に示した回路は、低い周波数では、インダクタは低抵抗、コンデンサは高抵抗として振る舞うため、ローパスフィルタとして働く。
また、このような回路構成のローパスフィルタは、例えば、Matthaei 他著の“Microwave filters,impedance−matching networks,and coupling structures”にあるような方法により容易に設計できる。寄生容量17,18は、構造が決まれば計算できるので、予め設計に盛り込むことができ、得られた回路の特性は、等価回路により計算されたものとほぼ等しくなる。このため設計が容易になる。
【0015】
以上のように、この実施の形態1によれば、第1のインダクタ8は、第1のコンデンサ6a,6bに、また、第2のインダクタ9は、第2のコンデンサ7a,7bに挟まれるように配置されているので、第1および第2のグランド導体5a,5bと第1および第2のインダクタ8,9との間には寄生容量が発生せず、第1のインダクタ8と第1のコンデンサ6a,6bとの間と、第2のインダクタ9と第2のコンデンサ7a,7bとの間にだけ寄生容量17,18が発生するので、第1および第2のインダクタ8,9をグランド導体で挟まなくても良く、積層高周波フィルタ全体を小型化できる。その結果、偶数次のローパスフィルタにも適用することができる。
また、ローパスフィルタ以外にも、寄生容量17,18を等価回路に置き換えた場合に所望の特性が得られるような回路にも適用することができる。
【0016】
なお、この実施の形態1によれば、第1および第2のグランド導体5a,5bに挟まれた構造の積層高周波フィルタについて説明したが、第2のグランド導体5bだけを削除したり、第2のグランド導体5b、第1および第2のコンデンサ6b,7b、および第1および第2のコンデンサ6b,7bを接続する導体ビア10を削除しても同様な効果を奏する。
【0017】
実施の形態2.
図5はこの発明の実施の形態2による積層高周波フィルタを示す斜視図、図6はその断面図、図7はその平面図、図8はその等価回路を示す回路図であり、図において、101は第1層の誘電体、102は第2層の誘電体、103は第3層の誘電体、104は第4層の誘電体である。105aは第1層の誘電体101の外側に設けられた第1のグランド導体、105bは第4層の誘電体104の外側に設けられた第2のグランド導体である。106aは第2層の誘電体102に設けられた第1のコンデンサの一部、106bは第4層の誘電体104に設けられた第1のコンデンサの一部、107aは第2層の誘電体102に設けられた第2のコンデンサの一部、107bは第4層の誘電体104に設けられた第2のコンデンサの一部である。108は第3層の誘電体103に設けられた第1のインダクタ、109は第3層の誘電体103に設けられた第2のインダクタである。110は異なる層の導体を接続する導体ビア、111は第1の入出力端子、112は第2の入出力端子である。121は第1の入出力端子111と第1のインダクタ108との間に設けられた第3のコンデンサ、122は第2のインダクタ109の一端に設けられた第4のコンデンサである。
また、図8において、113は第1のコンデンサ、114は第2のコンデンサ、115は第1のインダクタ、116は第2のインダクタ、117は第1のコンデンサ106a,106bと第1のインダクタ108との間に発生される寄生容量、118は第2のコンデンサ107a,107bと第2のインダクタ109との間に発生される寄生容量、119は第3のコンデンサ、120は第4のコンデンサである。
【0018】
第1のコンデンサ106a,106bは、それぞれ導体ビア110により接続されている。第2のコンデンサ107a,107bは、それぞれ導体ビア110により接続されている。また、この第2のコンデンサ107a,107bは、第2の入出力端子112と導体ビア110により接続されている。第1のインダクタ108の一端は、第3のコンデンサ121を介して第1の入出力端子111と接続されており、もう一端は、導体ビア110により第1のコンデンサ106aに接続されている。第2のインダクタ109の一端は、第4のコンデンサ122を介して導体ビア110により第1のコンデンサ106aに接続され、もう一端は、導体ビア110により第2のコンデンサ107aに接続されている。また、第1のインダクタ108と第3のコンデンサ121は、第1のコンデンサ106a,106bに挟まれるように配置され、第2のインダクタ109と第4のコンデンサ122は、第2のコンデンサ107a,107bに挟まれるように配置されている。
このように、4つのコンデンサと、2つのインダクタが構成されているので、グランド導体とインダクタとの間には寄生容量が発生せず、また、第3のコンデンサ121と第4のコンデンサ122もグランド導体との間には寄生容量が発生しない。そのため、第1のコンデンサ106a,106bと第1のインダクタ108との間と、第2のコンデンサ107a,107bと第2のインダクタ109との間にだけ寄生容量が発生する。したがって、等価回路は、図8に示したようになる。
【0019】
次に動作について説明する。
図8に示した回路は、低い周波数では、インダクタは低抵抗、コンデンサは高抵抗として振る舞うため、ローパスフィルタとして働く。第3のコンデンサ119と第1のインダクタ115の値を上手に選ぶことにより、通過帯域では減衰せずに通過し、減衰させたい周波数帯域では第3のコンデンサ119と第1のインダクタ115が共振し、開放状態となることで減衰極を持つ(有極)ローパスフィルタが実現できる。これらの特性は、第4のコンデンサ120と第2のインダクタ116によっても実現可能であり、場合によっては両方を用いることができる。
また、このような回路構成のローパスフィルタは、例えば、前掲の引用文献にあるような方法により容易に設計できる。寄生容量117,118は、構造が決まれば計算できるので、予め設計に盛り込むことができ、得られた回路の特性は、等価回路により計算されたものとほぼ等しくなる。このため設計が容易になる。
【0020】
以上のように、この実施の形態2によれば、第1のインダクタ108および第3のコンデンサ121は、第1のコンデンサ106a,106bに、また、第2のインダクタ109および第4のコンデンサ122は、第2のコンデンサ107a,107bに挟まれるように配置されているので、第1および第2のグランド導体105a,105bと第1および第2のインダクタ108,109との間、第1および第2のグランド導体105a,105bと第3および第4のコンデンサ121,122との間には寄生容量が発生せず、第1のインダクタ108と第1のコンデンサ106a,106bとの間と、第2のインダクタ109と第2のコンデンサ107a,107bとの間にだけ寄生容量117,118が発生するので、第1および第2のインダクタ108,109、および第3および第4のコンデンサ121,122をグランド導体で挟まなくても良く、積層高周波フィルタ全体を小型化できる。その結果、偶数次の有極ローパスフィルタにも適用することができる。
また、有極ローパスフィルタ以外にも、寄生容量117,118を等価回路に置き換えた場合に所望の特性が得られるような回路にも適用することができる。
【0021】
なお、この実施の形態2によれば、第1および第2のグランド導体105a,105bに挟まれた構造の積層高周波フィルタについて説明したが、第2のグランド導体105bだけを削除したり、第2のグランド導体105b、第1および第2のコンデンサ106b,107b、および第1および第2のコンデンサ106b,107bを接続する導体ビア110を削除しても同様な効果を奏する。
【0022】
実施の形態3.
図9はこの発明の実施の形態3による積層高周波フィルタを示す斜視図、図10はその断面図、図11はその平面図、図12はその等価回路を示す回路図であり、図において、200は第1層の誘電体、201は第2層の誘電体、202は第3層の誘電体、203は第4層の誘電体、204は第5層の誘電体である。205aは第1層の誘電体200の外側に設けられた第1のグランド導体、205bは第5層の誘電体204の外側に設けられた第2のグランド導体である。206aは第2層の誘電体201に設けられた第1のコンデンサの一部、206bは第5層の誘電体204に設けられた第1のコンデンサの一部、207aは第2層の誘電体201に設けられた第2のコンデンサの一部、207bは第5層の誘電体204に設けられた第2のコンデンサの一部である。208は第4層の誘電体203に設けられた第1のインダクタ、209は第3層の誘電体202に設けられた第2のインダクタである。210は異なる層の導体を接続する導体ビア、211は第1の入出力端子、212は第2の入出力端子である。221aは第3層の誘電体202に設けられた第3のコンデンサの一部、221bは第4層の誘電体203に設けられた第3のコンデンサの一部、222aは第3層の誘電体202に設けられた第4のコンデンサの一部、222bは第4層の誘電体203に設けられた第4のコンデンサの一部である。
また、図12において、234は第1のコンデンサ、235は第2のコンデンサ、232は第1のインダクタ、233は第2のインダクタ、230は第3のコンデンサ、231は第4のコンデンサ、236は第1のコンデンサ206a,206bと第3のコンデンサ221a,221bとの間に発生される寄生容量、237は第2のコンデンサ207a,207bと第4のコンデンサ222a,222bとの間に発生される寄生容量、238は第1のインダクタ208と第1および第2のグランド導体205a,205bとの間に発生される寄生容量、239は第2のインダクタ209と第1および第2のグランド導体205a,205bとの間に発生される寄生容量である。
【0023】
第1のコンデンサ206a,206bは、それぞれ導体ビア210により接続されている。第2のコンデンサ207a,207bは、それぞれ導体ビア210により接続されている。第3のコンデンサ221a,221bは、第1のコンデンサ206a,206bに挟まれるように配置され、第4のコンデンサ222a,222bは、第2のコンデンサ207a,207bに挟まれるように配置されている。第3のコンデンサ221aは、入出力端子211に接続されている。第4のコンデンサ222aは、入出力端子212に接続され、その途中で第2のインダクタ209の一端と接続され、さらに、導体ビア210により第2のコンデンサ207aに接続されている。第3のコンデンサ221bは、第4のコンデンサ222bに接続され、その途中で第1のインダクタ208の一端と接続され、さらに、導体ビア210により第1のコンデンサ206aに接続されている。さらに、第1のインダクタ208および第2のインダクタ209のもう一端は、導体ビア210により第2のグランド導体205bに接続されている。
このように、4つのコンデンサと、2つのインダクタが構成されているので、第3のコンデンサ221a,221bと第4のコンデンサ222a,222bは、グランド導体205a,205bとの間に寄生容量が発生しない。そのため、第1のコンデンサ206a,206bと第3のコンデンサ221a,221bとの間と、第2のコンデンサ207a,207bと第4のコンデンサ222a,222bとの間と、第1のインダクタ208と第1および第2のグランド導体205a,205bとの間と、第2のインダクタ209と第1および第2のグランド導体205a,205bとの間とにだけ寄生容量が発生する。したがって、等価回路は、図12に示したようになる。
【0024】
次に動作について説明する。
図12に示した回路は、低い周波数では、インダクタは低抵抗、コンデンサは高抵抗として振る舞うため、ハイパスフィルタとして働く。
また、このような回路構成のハイパスフィルタは、例えば、前掲の引用文献にあるような方法により容易に設計できる。ただし、第1のコンデンサ234と第1のインダクタ232の値は、運用周波数において、その合成した値が所望のインダクタンス値になるようにする。また、第2のコンデンサ235と第2のインダクタ233の値は、運用周波数において、その合成した値が所望のインダクタンス値になるようにする。寄生容量236〜239は、構造が決まれば計算できるので、予め設計に盛り込むことができ、得られた回路の特性は、等価回路により計算されたものとほぼ等しくなる。このため設計が容易になる。
【0025】
以上のように、この実施の形態3によれば、第3のコンデンサ221a,221bは、第1のコンデンサ206a,206bに挟まれるように配置され、第4のコンデンサ222a,222bは、第2のコンデンサ207a,207bに挟まれるように配置されているので、第1および第2のグランド導体205a,205bと第3のコンデンサ221a,221bとの間、第1および第2のグランド導体205a,205bと第4のコンデンサ222a,222bとの間には寄生容量が発生せず、第1のコンデンサ206a,206bと第3のコンデンサ221a,221bとの間と、第2のコンデンサ207a,207bと第4のコンデンサ222a,222bとの間と、第1のインダクタ208と第1および第2のグランド導体205a,205bとの間と、第2のインダクタ209と第1および第2のグランド導体205a,205bとの間にだけ寄生容量236〜239が発生するので、第1および第2のインダクタ208,209、第3のコンデンサ221a,221b、および第4のコンデンサ222a,222bをグランド導体で挟まなくても良く、積層高周波フィルタ全体を小型化できる。その結果、寄生容量236〜239は、フィルタの入力側のグランドとの間に発生することはないので、ハイパスフィルタにも適用することができる。
【0026】
なお、この実施の形態3によれば、第1および第2のグランド導体205a,205bに挟まれた構造の積層高周波フィルタについて説明したが、第2のグランド導体205bだけを削除したり、第2のグランド導体205b、第1および第2のコンデンサ206b,207b、および第1および第2のコンデンサ206b,207bを接続する導体ビア210を削除しても同様な効果を奏する。
また、この実施の形態3によれば、第1および第2のインダクタ208,209を、第1のコンデンサ206a,206bおよび第2のコンデンサ207a,207bに挟まれないように配置したが、挟まれるように配置しても良く、同様な効果を奏する。
【0027】
さらに、上記実施の形態1または2に示した積層高周波フィルタと、この実施の形態3に示した積層高周波フィルタとを組み合せても良い。
【0029】
【発明の効果】
この発明によれば、ローパスフィルタ特性を有する導体パターンのうちの第1および第2のグランド導体との間に容量を形成する導体パターンを、第1のグランド導体に対向するように第1の導体パターンを配置するとともに、第2のグランド導体に対向するように第2の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するように構成したので、上記回路のその他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、上記回路のその他の素子に対応する導体パターンの寄生容量は、グランド導体との間ではなく、容量を形成する導体パターンとの間に発生するので、ローパスフィルタの他のフィルタにも適用することができる効果がある。
【0030】
この発明によれば、ローパスフィルタ特性を有する回路のうちの第1および第2のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、第2のグランド導体に対向するように第2および第4の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続するとともに、第3および第4の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するように構成したので、その他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、その他の素子に対応する導体パターンの寄生容量は、グランド導体との間ではなく、並列のコンデンサに対応する導体パターンとの間に発生するので、偶数次のローパスフィルタにも適用することができる効果がある。
【0031】
この発明によれば、有極ローパスフィルタ特性を有する回路のうちの第1および第2のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、第2のグランド導体に対向するように第2および第4の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続するとともに、第3および第4の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するように構成したので、その他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、その他の素子に対応する導体パターンの寄生容量は、グランド導体との間ではなく、コンデンサに対応する導体パターンとの間に発生するので、偶数次の有極ローパスフィルタにも適用することができる効果がある。
【0032】
この発明によれば、ハイパスフィルタ特性を有する回路のうちの第1および第2のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、第2のグランド導体に対向するように第2および第4の導体パターンを配置し、第1および第2の導体パターンを電気的に直接接続するとともに、第3および第4の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第1および第2のグランド導体との間に配置するように構成したので、その他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、その他の素子に対応する導体パターンの寄生容量は、フィルタの入力側のグランド導体との間に発生することはないので、ハイパスフィルタを構成することができる効果がある。
【0033】
この発明によれば、請求項1から請求項3のうちのいずれか1項記載の積層高周波フィルタと、請求項4記載の積層高周波フィルタとを組み合せるように構成したので、小型で所望の特性を有するローパスフィルタおよびハイパスフィルタの直列回路を得ることができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による積層高周波フィルタを示す斜視図である。
【図2】 この発明の実施の形態1による積層高周波フィルタを示す断面図である。
【図3】 この発明の実施の形態1による積層高周波フィルタを示す平面図である。
【図4】 この発明の実施の形態1による積層高周波フィルタの等価回路を示す回路図である。
【図5】 この発明の実施の形態2による積層高周波フィルタを示す斜視図である。
【図6】 この発明の実施の形態2による積層高周波フィルタを示す断面図である。
【図7】 この発明の実施の形態2による積層高周波フィルタを示す平面図である。
【図8】 この発明の実施の形態2による積層高周波フィルタの等価回路を示す回路図である。
【図9】 この発明の実施の形態3による積層高周波フィルタを示す斜視図である。
【図10】 この発明の実施の形態3による積層高周波フィルタを示す断面図である。
【図11】 この発明の実施の形態3による積層高周波フィルタを示す平面図である。
【図12】 この発明の実施の形態3による積層高周波フィルタの等価回路を示す回路図である。
【図13】 従来の多層基板ローパスフィルタを示す斜視図である。
【図14】 従来の多層基板ローパスフィルタを示す断面図である。
【図15】 従来の多層基板ローパスフィルタの等価回路を示す回路図である。
【符号の説明】
1,101,200 第1層の誘電体、2,102,201 第2層の誘電体、3,103,202 第3層の誘電体、4,104,203 第4層の誘電体、5a,105a,205a 第1のグランド導体、5b,105b,205b 第2のグランド導体、6a,6b,13,106a,106b,113,206a,206b,234 第1のコンデンサ、7a,7b,14,107a,107b,114,207a,207b,235 第2のコンデンサ、8,15,108,115,208,232 第1のインダクタ、9,16,109,116,209,233 第2のインダクタ、10,110,210 導体ビア、11,111,211 第1の入出力端子、12,112,212 第2の入出力端子、17,18,117,118,236〜239 寄生容量、119,121,221a,221b,230 第3のコンデンサ、120,122,222a,222b,231 第4のコンデンサ、204 第5層の誘電体。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a small and high performance laminated high frequency filter configured in a multilayer substrate.
[0002]
[Prior art]
13 is a perspective view showing a conventional multilayer substrate low-pass filter disclosed in, for example, Japanese Patent Laid-Open No. 7-263908, FIG. 14 is a cross-sectional view thereof, in which 501 is a strip conductor, 502-504 are capacitor conductors, 505 to 509 are ground conductors, 510 is a via, and 511 to 520 are dielectric layers. Here, the
[0003]
Next, the operation will be described.
The
FIG. 15 is a circuit diagram showing an equivalent circuit of a conventional multilayer substrate low-pass filter, in which 521 to 523 are capacitors, 524 is an inductor, and 525 and 526 are parasitic capacitances. In this circuit, if the
[0004]
[Problems to be solved by the invention]
Since the conventional multilayer high frequency filter is configured as described above,
Further, since the
Furthermore, since the generated
[0005]
The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a laminated high-frequency filter that is small and can be applied to other filters of a low-pass filter.
[0007]
[Means for Solving the Problems]
In the multilayer high frequency filter according to the present invention, a conductor pattern that forms a capacitance between the first and second ground conductors among the conductor patterns having low-pass filter characteristics is arranged so as to face the first ground conductor. 1 conductor pattern is disposed, and the second conductor pattern is disposed so as to face the second ground conductor, and the first and second conductor patterns are electrically connected to each other. Directly connection, Conductor patterns corresponding to other elements of the above circuit Whole When In order not to form a parasitic capacitance between the first and second ground conductors, Conductor patterns corresponding to other elements of the above circuit Whole When It is arranged between the first and second ground conductors.
[0008]
In the multilayer high frequency filter according to the present invention, a capacitor is formed between the first and second ground conductors of the circuit having the low-pass filter characteristics, and the conductor pattern corresponding to the parallel capacitor is replaced with the first ground conductor. The first and third conductor patterns are arranged so as to oppose each other, and the second and fourth conductor patterns are arranged so as to oppose the second ground conductor, and the first and second conductor patterns are electrically connected to each other. In Directly And electrically connecting the third and fourth conductor patterns Directly connection, Conductor patterns corresponding to other elements of the above circuit Whole When The entire conductor pattern corresponding to the other elements of the circuit so that no parasitic capacitance is formed between the first and second ground conductors. When It is arranged between the first and second ground conductors.
[0009]
In the multilayer high frequency filter according to the present invention, a capacitor is formed between the first and second ground conductors of a circuit having a polarized low-pass filter characteristic, and a conductor pattern corresponding to a parallel capacitor is formed in the first pattern. The first and third conductor patterns are disposed so as to face the ground conductor, and the second and fourth conductor patterns are disposed so as to face the second ground conductor. Electrically Directly And electrically connecting the third and fourth conductor patterns Directly The entire conductor pattern connected and corresponding to the other elements of the circuit When The entire conductor pattern corresponding to the other elements of the circuit so that no parasitic capacitance is formed between the first and second ground conductors. When It is arranged between the first and second ground conductors.
[0010]
In the multilayer high frequency filter according to the present invention, a capacitor is formed between the first and second ground conductors of the circuit having the high-pass filter characteristics, and the conductor pattern corresponding to the parallel capacitor is replaced with the first ground conductor. The first and third conductor patterns are arranged so as to oppose each other, and the second and fourth conductor patterns are arranged so as to oppose the second ground conductor, and the first and second conductor patterns are electrically connected to each other. In Directly And electrically connecting the third and fourth conductor patterns Directly The entire conductor pattern connected and corresponding to the other elements of the circuit When The entire conductor pattern corresponding to the other elements of the circuit so that no parasitic capacitance is formed between the first and second ground conductors. When It is arranged between the first and second ground conductors.
[0011]
The multilayer high-frequency filter according to the present invention is as follows. 1 Claims from 3 A laminated high-frequency filter according to any one of claims 1 to 5, and 4 The laminated high-frequency filter described above is combined.
[ 0012 ]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
1 is a perspective view showing a multilayer high frequency filter according to Embodiment 1 of the present invention, FIG. 2 is a sectional view thereof, FIG. 3 is a plan view thereof, and FIG. 4 is a circuit diagram showing an equivalent circuit thereof. Is the dielectric of the first layer, 2 is the dielectric of the second layer, 3 is the dielectric of the third layer, and 4 is the dielectric of the fourth layer.
In FIG. 4, 13 is a first capacitor, 14 is a second capacitor, 15 is a first inductor, 16 is a second inductor, 17 is the
[ 0013 ]
The
Thus, since two capacitors and two inductors are configured, no parasitic capacitance is generated between the ground conductor and the inductor, and the
[ 0014 ]
Next, the operation will be described.
The circuit shown in FIG. 4 acts as a low-pass filter at a low frequency because the inductor behaves as a low resistance and the capacitor as a high resistance.
In addition, the low-pass filter having such a circuit configuration can be easily designed by a method described in, for example, “Microwave filters, impedance-matching networks, and coupling structures” by Matthaei et al. Since the
[ 0015 ]
As described above, according to the first embodiment, the
In addition to the low-pass filter, the present invention can be applied to a circuit in which desired characteristics can be obtained when the
[ 0016 ]
According to the first embodiment, the multilayer high frequency filter having the structure sandwiched between the first and
[ 0017 ]
Embodiment 2. FIG.
5 is a perspective view showing a multilayer high frequency filter according to Embodiment 2 of the present invention, FIG. 6 is a sectional view thereof, FIG. 7 is a plan view thereof, and FIG. 8 is a circuit diagram showing an equivalent circuit thereof. Is the dielectric of the first layer, 102 is the dielectric of the second layer, 103 is the dielectric of the third layer, and 104 is the dielectric of the fourth layer.
In FIG. 8, 113 is a first capacitor, 114 is a second capacitor, 115 is a first inductor, 116 is a second inductor, 117 is a
[ 0018 ]
The
Since the four capacitors and the two inductors are thus configured, no parasitic capacitance is generated between the ground conductor and the inductor, and the
[ 0019 ]
Next, the operation will be described.
The circuit shown in FIG. 8 functions as a low-pass filter because the inductor behaves as a low resistance and the capacitor as a high resistance at a low frequency. By appropriately selecting the values of the
Further, the low-pass filter having such a circuit configuration can be easily designed by, for example, a method described in the cited document. Since the
[ 0020 ]
As described above, according to the second embodiment, the
In addition to the polar low-pass filter, the present invention can be applied to a circuit in which desired characteristics can be obtained when the
[ 0021 ]
According to the second embodiment, the multilayer high frequency filter having the structure sandwiched between the first and
[ 0022 ]
Embodiment 3 FIG.
9 is a perspective view showing a multilayer high frequency filter according to Embodiment 3 of the present invention, FIG. 10 is a sectional view thereof, FIG. 11 is a plan view thereof, and FIG. 12 is a circuit diagram showing an equivalent circuit thereof. Is the dielectric of the first layer, 201 is the dielectric of the second layer, 202 is the dielectric of the third layer, 203 is the dielectric of the fourth layer, and 204 is the dielectric of the fifth layer. 205a is a first ground conductor provided outside the first-
In FIG. 12, 234 is a first capacitor, 235 is a second capacitor, 232 is a first inductor, 233 is a second inductor, 230 is a third capacitor, 231 is a fourth capacitor, and 236 is Parasitic capacitance generated between the
[ 0023 ]
The
Thus, since the four capacitors and the two inductors are configured, the
[ 0024 ]
Next, the operation will be described.
The circuit shown in FIG. 12 functions as a high-pass filter because the inductor behaves as a low resistance and the capacitor as a high resistance at a low frequency.
Further, the high-pass filter having such a circuit configuration can be easily designed by, for example, a method described in the cited document. However, the values of the
[ 0025 ]
As described above, according to the third embodiment, the
[ 0026 ]
According to the third embodiment, the multilayer high frequency filter having the structure sandwiched between the first and
According to the third embodiment, the first and
[ 0027 ]
Furthermore, the laminated high frequency filter shown in the first or second embodiment may be combined with the laminated high frequency filter shown in the third embodiment.
[0029]
【The invention's effect】
According to the present invention, the conductor pattern that forms a capacitance between the first and second ground conductors among the conductor patterns having the low-pass filter characteristics is arranged so as to face the first ground conductor. The pattern is disposed, the second conductor pattern is disposed so as to face the second ground conductor, and the first and second conductor patterns are electrically connected. Directly connection, Conductor patterns corresponding to other elements of the above circuit Whole When In order not to form a parasitic capacitance between the first and second ground conductors, Conductor patterns corresponding to other elements of the above circuit Whole When Since it was configured to be disposed between the first and second ground conductors, Conductor patterns corresponding to other elements of the above circuit There is no need to provide a ground conductor between them, and the entire laminated high frequency filter can be made compact. Also, Conductor patterns corresponding to other elements of the above circuit The parasitic capacitance is generated not with the ground conductor but with the conductor pattern forming the capacitance, so that it can be applied to other filters of the low-pass filter.
[0030]
According to the present invention, a capacitor is formed between the first and second ground conductors of the circuit having the low-pass filter characteristics, and the conductor pattern corresponding to the parallel capacitor is opposed to the first ground conductor. The first and third conductor patterns are arranged as described above, and the second and fourth conductor patterns are arranged so as to face the second ground conductor, and the first and second conductor patterns are electrically connected. Directly And electrically connecting the third and fourth conductor patterns Directly connection, Conductor patterns corresponding to other elements of the above circuit Whole When The entire conductor pattern corresponding to the other elements of the circuit so that no parasitic capacitance is formed between the first and second ground conductors. When Since it is configured to be disposed between the first and second ground conductors, it is not necessary to provide a ground conductor between conductor patterns corresponding to other elements, and the entire laminated high frequency filter can be configured in a small size. . In addition, since the parasitic capacitance of the conductor pattern corresponding to the other elements is generated not with the ground conductor but with the conductor pattern corresponding to the parallel capacitor, it can be applied to even-order low-pass filters. There is an effect that can be done.
[0031]
According to the present invention, a capacitor is formed between the first and second ground conductors of the circuit having the polar low-pass filter characteristics, and the conductor pattern corresponding to the parallel capacitor is formed on the first ground conductor. The first and third conductor patterns are arranged so as to face each other, and the second and fourth conductor patterns are arranged so as to face the second ground conductor, so that the first and second conductor patterns are electrically connected In Directly And electrically connecting the third and fourth conductor patterns Directly The entire conductor pattern connected and corresponding to the other elements of the circuit When The entire conductor pattern corresponding to the other elements of the circuit so that no parasitic capacitance is formed between the first and second ground conductors. When Since it is configured to be disposed between the first and second ground conductors, it is not necessary to provide a ground conductor between conductor patterns corresponding to other elements, and the entire laminated high frequency filter can be configured in a small size. . In addition, since the parasitic capacitance of the conductor pattern corresponding to the other element is generated not between the ground conductor and the conductor pattern corresponding to the capacitor, it can be applied to even-order polarized low-pass filters. There is an effect that can be done.
[0032]
According to the present invention, a capacitor is formed between the first and second ground conductors of the circuit having high-pass filter characteristics, and the conductor pattern corresponding to the parallel capacitor is opposed to the first ground conductor. The first and third conductor patterns are arranged as described above, and the second and fourth conductor patterns are arranged so as to face the second ground conductor, and the first and second conductor patterns are electrically connected. Directly And electrically connecting the third and fourth conductor patterns Directly The entire conductor pattern connected and corresponding to the other elements of the circuit When The entire conductor pattern corresponding to the other elements of the circuit so that no parasitic capacitance is formed between the first and second ground conductors. When Since it is configured to be disposed between the first and second ground conductors, it is not necessary to provide a ground conductor between conductor patterns corresponding to other elements, and the entire laminated high frequency filter can be configured in a small size. . Further, since the parasitic capacitance of the conductor pattern corresponding to the other element does not occur between the ground conductor on the input side of the filter, there is an effect that a high-pass filter can be configured.
[0033]
According to the invention, the claims 1 Claims from 3 A laminated high-frequency filter according to any one of claims 1 to 5, and 4 Since it is configured so as to be combined with the laminated high frequency filter described, there is an effect that it is possible to obtain a series circuit of a low-pass filter and a high-pass filter which are small and have desired characteristics.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a multilayer high frequency filter according to Embodiment 1 of the present invention.
FIG. 2 is a cross-sectional view showing a multilayer high-frequency filter according to Embodiment 1 of the present invention.
FIG. 3 is a plan view showing the multilayer high frequency filter according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram showing an equivalent circuit of the multilayer high frequency filter according to the first embodiment of the present invention.
FIG. 5 is a perspective view showing a multilayer high frequency filter according to a second embodiment of the present invention.
FIG. 6 is a sectional view showing a multilayer high frequency filter according to a second embodiment of the present invention.
FIG. 7 is a plan view showing a multilayer high frequency filter according to a second embodiment of the present invention.
FIG. 8 is a circuit diagram showing an equivalent circuit of a multilayer high frequency filter according to a second embodiment of the present invention.
FIG. 9 is a perspective view showing a multilayer high frequency filter according to a third embodiment of the present invention.
FIG. 10 is a sectional view showing a multilayer high frequency filter according to a third embodiment of the present invention.
FIG. 11 is a plan view showing a multilayer high frequency filter according to a third embodiment of the present invention.
FIG. 12 is a circuit diagram showing an equivalent circuit of a multilayer high frequency filter according to Embodiment 3 of the present invention.
FIG. 13 is a perspective view showing a conventional multilayer substrate low-pass filter.
FIG. 14 is a cross-sectional view showing a conventional multilayer substrate low-pass filter.
FIG. 15 is a circuit diagram showing an equivalent circuit of a conventional multilayer substrate low-pass filter.
[Explanation of symbols]
1, 101, 200 First layer dielectric, 2, 102, 201 Second layer dielectric, 3, 103, 202 Third layer dielectric, 4, 104, 203 Fourth layer dielectric, 5a, 105a, 205a First ground conductor, 5b, 105b, 205b Second ground conductor, 6a, 6b, 13, 106a, 106b, 113, 206a, 206b, 234 First capacitor, 7a, 7b, 14, 107a, 107b, 114, 207a, 207b, 235 Second capacitor, 8, 15, 108, 115, 208, 232 First inductor, 9, 16, 109, 116, 209, 233 Second inductor, 10, 110, 210 Conductor via, 11, 111, 211 First input / output terminal, 12, 112, 212 Second input / output terminal, 17, 18, 117, 118, 23 6 to 239 Parasitic capacitance, 119, 121, 221a, 221b, 230 Third capacitor, 120, 122, 222a, 222b, 231 Fourth capacitor, 204 Dielectric of fifth layer.
Claims (5)
上記第1のグランド導体に対向するように第1の導体パターンを配置するとともに、上記第2のグランド導体に対向するように第2の導体パターンを配置し、上記第1および第2の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。First and second ground conductors formed on different layers in the multilayer substrate, and a conductor pattern corresponding to a circuit having a low-pass filter characteristic, disposed in a layer sandwiched between the first and second ground conductors. A conductor pattern that forms a capacitance between the first and second ground conductors of the conductor pattern having the low-pass filter characteristics.
The first conductor pattern is disposed to face the first ground conductor, the second conductor pattern is disposed to face the second ground conductor, and the first and second conductor patterns are disposed. electrically connected directly, as parasitic capacitance between the whole and the first and second ground conductors of the conductor pattern corresponding to the other elements of the circuit is not formed, the other elements of the circuit A multilayer high-frequency filter, which is disposed between the entire corresponding conductor pattern and the first and second ground conductors.
上記第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、上記第2のグランド導体に対向するように第2および第4の導体パターンを配置し、上記第1および第2の導体パターンを電気的に直接接続するとともに、上記第3および第4の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。First and second ground conductors formed on different layers in the multilayer substrate, and a conductor pattern corresponding to a circuit having a low-pass filter characteristic, disposed in a layer sandwiched between the first and second ground conductors. A capacitor is formed between the first and second ground conductors of the circuit having the low-pass filter characteristics, and a conductor pattern corresponding to a parallel capacitor is provided.
The first and third conductor patterns are arranged so as to face the first ground conductor, and the second and fourth conductor patterns are arranged so as to face the second ground conductor. And the second conductor pattern are electrically directly connected, and the third and fourth conductor patterns are electrically directly connected, and the entire conductor pattern corresponding to the other elements of the circuit is connected to the first and second conductor patterns. It is characterized in that it is arranged between the entire conductor pattern corresponding to the other elements of the circuit and the first and second ground conductors so that no parasitic capacitance is formed between the second ground conductor and the second ground conductor. Laminated high frequency filter.
上記第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、上記第2のグランド導体に対向するように第2および第4の導体パターンを配置し、上記第1および第2の導体パターンを電気的に直接接続するとともに、上記第3および第4の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。First and second ground conductors formed on different layers in the multilayer substrate, and a conductor corresponding to a circuit having a polarized low-pass filter characteristic, disposed in a layer sandwiched between the first and second ground conductors A capacitor is formed between the first and second ground conductors of the circuit having the polarized low-pass filter characteristics, and a conductor pattern corresponding to a parallel capacitor is formed.
The first and third conductor patterns are arranged so as to face the first ground conductor, and the second and fourth conductor patterns are arranged so as to face the second ground conductor. And the second conductor pattern are electrically directly connected, and the third and fourth conductor patterns are electrically directly connected, and the entire conductor pattern corresponding to the other elements of the circuit is connected to the first and second conductor patterns. It is characterized in that it is arranged between the entire conductor pattern corresponding to the other elements of the circuit and the first and second ground conductors so that no parasitic capacitance is formed between the second ground conductor and the second ground conductor. Laminated high frequency filter.
上記第1のグランド導体に対向するように第1および第3の導体パターンを配置するとともに、上記第2のグランド導体に対向するように第2および第4の導体パターンを配置し、上記第1および第2の導体パターンを電気的に直接接続するとともに、上記第3および第4の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第1および第2のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。First and second ground conductors formed on different layers in the multilayer substrate, and a conductor pattern corresponding to a circuit having a high-pass filter characteristic, disposed in a layer sandwiched between the first and second ground conductors. A capacitor is formed between the first and second ground conductors of the circuit having the high-pass filter characteristics, and a conductor pattern corresponding to a parallel capacitor is provided.
The first and third conductor patterns are arranged so as to face the first ground conductor, and the second and fourth conductor patterns are arranged so as to face the second ground conductor. And the second conductor pattern are electrically directly connected, and the third and fourth conductor patterns are electrically directly connected, and the entire conductor pattern corresponding to the other elements of the circuit is connected to the first and second conductor patterns. It is characterized in that it is arranged between the entire conductor pattern corresponding to the other elements of the circuit and the first and second ground conductors so that no parasitic capacitance is formed between the second ground conductor and the second ground conductor. Laminated high frequency filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001183682A JP4846127B2 (en) | 2001-06-18 | 2001-06-18 | Multilayer high frequency filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001183682A JP4846127B2 (en) | 2001-06-18 | 2001-06-18 | Multilayer high frequency filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008383A JP2003008383A (en) | 2003-01-10 |
JP4846127B2 true JP4846127B2 (en) | 2011-12-28 |
Family
ID=19023593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001183682A Expired - Fee Related JP4846127B2 (en) | 2001-06-18 | 2001-06-18 | Multilayer high frequency filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4846127B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018062119A1 (en) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | High-frequency front end circuit, high-frequency signal processing circuit, and communication device |
-
2001
- 2001-06-18 JP JP2001183682A patent/JP4846127B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003008383A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100687076B1 (en) | Filter circuit | |
EP2312687A2 (en) | Multilayer bandpass filter | |
JP2001156569A (en) | Layered lc composite component | |
WO1998031066A1 (en) | Multilayer filter | |
US7679473B2 (en) | Low pass filter incorporating coupled inductors to enhance stop band attenuation | |
US6768383B2 (en) | High-frequency amplifier | |
JP3126155B2 (en) | High frequency filter | |
JP4846127B2 (en) | Multilayer high frequency filter | |
JPH01109811A (en) | Noise filter | |
JP4656514B2 (en) | Balance-unbalance conversion circuit and high-frequency component using the same | |
US6831530B2 (en) | Monolithic LC filter with enhanced magnetic coupling between resonator inductors | |
JPH04284606A (en) | Filter element | |
JP2011147090A (en) | Stacked multiplexer, stacked triplexer and filter circuit | |
JPH1197963A (en) | Lc band-pass filter | |
JPH08274504A (en) | Filter device for high frequency | |
JP2005286893A (en) | Passband flatness compensation circuit and filter | |
JPH04284703A (en) | Dielectric filter comprising multi-layer board | |
JP3176859B2 (en) | Dielectric filter | |
JP3197249B2 (en) | Multilayer LC high-pass filter | |
JP2880073B2 (en) | Multilayer LC low-pass filter and method for adjusting its characteristics | |
JP2000124705A (en) | Double band filter | |
JP3823406B2 (en) | Multilayer filter and mobile phone using the same | |
JP4256317B2 (en) | Multilayer bandstop filter | |
JPH09121134A (en) | Laminated low-pass filter | |
JPH10190304A (en) | Dielectric filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071106 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071106 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |