JP4844813B2 - Redundant control system - Google Patents

Redundant control system Download PDF

Info

Publication number
JP4844813B2
JP4844813B2 JP2006011337A JP2006011337A JP4844813B2 JP 4844813 B2 JP4844813 B2 JP 4844813B2 JP 2006011337 A JP2006011337 A JP 2006011337A JP 2006011337 A JP2006011337 A JP 2006011337A JP 4844813 B2 JP4844813 B2 JP 4844813B2
Authority
JP
Japan
Prior art keywords
bus
controller
abnormality
serial bus
processor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006011337A
Other languages
Japanese (ja)
Other versions
JP2007193593A (en
Inventor
清貴 小酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006011337A priority Critical patent/JP4844813B2/en
Publication of JP2007193593A publication Critical patent/JP2007193593A/en
Application granted granted Critical
Publication of JP4844813B2 publication Critical patent/JP4844813B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、信頼性を向上させるために運転側と待機側を適宜切り換える二重化制御システムに関し、特に二重化されたプロセッサ装置間の通信の異常検出を向上させた二重化制御システムに関するものである。   The present invention relates to a duplex control system that appropriately switches between an operation side and a standby side in order to improve reliability, and more particularly to a duplex control system that improves detection of communication abnormality between duplexed processor devices.

二重化されたプロセッサ装置間の通信は、それぞれがさらに二重化されたバックボードバスを介して行われ、一方のバスによる通信が異常の場合は、他方のバスに切り換えることで通信の信頼性を高めている。   Communication between the redundant processor devices is performed via a redundant backboard bus, and if communication via one bus is abnormal, switching to the other bus increases communication reliability. Yes.

図４は従来のプロセッサ装置間の通信方法の説明図である。
二重化制御システムは、プロセッサ装置１０とプロセッサ装置２０により二重化され、それぞれがさらに二重化されたパラレルバス３１ａ，３１ｂで接続されており、互いにアクセスし、データの等値化、処理の同期等を行う。
上位コントローラ１１，２１は、演算及びメモリや相手側のプロセッサ装置等とのアクセスを実行するプロセッサ（図示せず）と、メモリ（図示せず）と、プロセッサインターフェース、メモリインターフェース及びプロセッサ装置間インターフェースのコントロールをするインターフェースコントローラ（図示せず）等からなる。 FIG. 4 is an explanatory diagram of a conventional communication method between processor devices.
The duplex control system is duplexed by the processor device 10 and the processor device 20 and is further connected by duplexed parallel buses 31a and 31b, and accesses each other to equalize data, synchronize processing, and the like.
The host controllers 11 and 21 include a processor (not shown) that executes computation and access to the memory, the processor device on the other side, a memory (not shown), a processor interface, a memory interface, and an interface between processor devices. It comprises an interface controller (not shown) for controlling.

プロセッサ装置１０の上位コントローラ１１がプロセッサ装置２０の上位コントローラ２１に対してアクセスを行う場合、通常、バックボードバスコントローラ１２ａに対してアクセス要求をかける。要求を受けたバックボードバスコントローラ１２ａは、バックボードのパラレルバス３１ａを経由してプロセッサ装置２０のバックボードバスコントローラ２２ａに要求を出す。バックボードバスコントローラ２２ａは、アクセスが正常であることをパリティチェックで確認してアクセス要求を上位コントローラ２１にかける。   When the host controller 11 of the processor device 10 accesses the host controller 21 of the processor device 20, usually, an access request is made to the backboard bus controller 12a. The backboard bus controller 12a that has received the request issues a request to the backboard bus controller 22a of the processor device 20 via the parallel bus 31a of the backboard. The backboard bus controller 22a confirms that the access is normal by performing a parity check and issues an access request to the host controller 21.

上位コントローラ２１は、バックボードバスコントローラ２２ａに対し要求された応答データを出力し、バックボードバスコントローラ２２ａは、パラレルバス３１ａを経由して応答データをプロセッサ装置１０のバックボードバスコントローラ１２ａに渡す。
バックボードバスコントローラ１２ａは、パリティチェックを行い、データが正常であれば、応答データを上位コントローラ１１に出力してアクセスが終了する。 The host controller 21 outputs the requested response data to the backboard bus controller 22a, and the backboard bus controller 22a passes the response data to the backboard bus controller 12a of the processor device 10 via the parallel bus 31a.
The backboard bus controller 12a performs a parity check. If the data is normal, the response data is output to the host controller 11 and the access is completed.

プロセッサ装置２０が非実装の場合や、パリティでは検出できないパラレルバス３１ａの異常でバックボードバスコントローラ２２ａがバックボードバスコントローラ１２ａからの要求を認識できない場合、又はバックボードバスコントローラ１２ａがバックボードバスコントローラ２２ａからの応答を認識できない場合、バックボードバスコントローラ１２ａは要求に対する応答がないため、タイムアップするまで要求を継続させる。
タイムアップ後、バックボードバスコントローラ１２ａは上位コントローラ１１に対してエラーとなったことを通知し、上位コントローラ１１は、もう片方のパラレルバス３１ｂを使用して再試行アクセスを行う。 When the processor device 20 is not mounted, or when the backboard bus controller 22a cannot recognize a request from the backboard bus controller 12a due to an abnormality in the parallel bus 31a that cannot be detected by parity, or the backboard bus controller 12a If the response from 22a cannot be recognized, the backboard bus controller 12a does not respond to the request, and thus continues the request until the time is up.
After the time is up, the backboard bus controller 12a notifies the host controller 11 that an error has occurred, and the host controller 11 performs retry access using the other parallel bus 31b.

二重化バックボードバスの片側に異常が発生して通信が行えなくなった場合にも、プロセッサカード間の通信負荷の増大を制御した二重化制御装置を示したものとして、例えば特許文献１に記載されたものがあった。   For example, Patent Document 1 discloses a duplex control device that controls an increase in the communication load between processor cards even when communication fails due to an abnormality on one side of the duplex backboard bus. was there.

特開平１０−１６１８９６号公報JP-A-10-161896

片側のプロセッサ装置が実装されていない場合、動作中にいつ実装されても二重化動作を開始できるようにするため、常に相手側のプロセッサ装置にアクセスを行う必要がある。また、プロセッサ装置が二重化時にバックボードバスに異常があった場合、そのバスが回復したかどうかを確認するために、そのバスを使ってアクセスを行う必要がある。そのため、アクセスを行う度にタイムアップ時間分無駄な時間が発生し、プロセッサ装置全体のパフォーマンスを落としてしまうという問題点があった。   When the processor device on one side is not mounted, it is necessary to always access the processor device on the other side so that the duplex operation can be started at any time during the operation. Also, if there is an abnormality in the backboard bus when the processor device is duplexed, it is necessary to perform access using the bus in order to confirm whether or not the bus has recovered. For this reason, there is a problem in that a wasteful time is generated by the time-up time each time access is performed, and the performance of the entire processor apparatus is degraded.

本発明は上述した問題点を解決するためになされたものであり、バックボードバスの片側に異常が発生した場合でも、無駄なアクセスよるプロセッサ装置のパフォーマンス低下を防止した二重化制御システムを実現することを目的とする。   The present invention has been made to solve the above-described problems, and realizes a duplex control system that prevents a processor device from degrading performance due to useless access even when an abnormality occurs on one side of a backboard bus. With the goal.

このような課題を達成するために、本発明は次のとおりの構成になっている。
（１） ２つのプロセッサ装置の一方のプロセッサ装置が実作業につき他方のプロセッサ装置が待機し、これら２つのプロセッサ装置により二重化される二重化制御システムにおいて、
前記２つのプロセッサ装置は、前記一方のプロセッサ装置からみて送信側および受信側からなる複数のシリアルバスであって、それぞれさらに二重化されたシリアルバスにより接続され、
制御演算及び相手側のプロセッサ装置とのアクセスを実行する上位コントローラと、
シリアルデータの送信を制御する二重化された送信コントローラと、
シリアルデータの受信を制御する二重化された受信コントローラと、
受信データの正当性を診断する二重化された診断手段と、
を有し、
前記送信コントローラ及び受信コントローラは、他のプロセッサ装置からのアクセスがなく前記シリアルバスを使用していない状態でも該シリアルバスの状態を確認するためのバス診断フレームであって、前記シリアルバスが正常であるか異常であるかのバス状態情報を付加したバス診断フレームを常に送受信し、
前記シリアルバスのうち前記一方のプロセッサ装置からみて送信側に異常がある場合、受信した前記バス診断フレームのバス状態情報により異常検出した受信コントローラは、自己側の上位コントローラに異常を通知し、
前記バス状態情報は、前記送信側のシリアルバスを介して送信されたバス診断フレームに基づき前記他方のプロセッサ装置の診断手段により異常検出されて当該送信側のシリアルバスが異常であるとのバス状態情報であることを特徴とする二重化制御システム。
In order to achieve such a subject, the present invention is configured as follows.
(1) In a duplex control system in which one processor device of two processor devices waits for actual work and the other processor device is duplexed by these two processor devices,
The two processor devices are a plurality of serial buses on the transmission side and the reception side as viewed from the one processor device, and are connected by a serial bus that is further duplicated,
A host controller that performs control computation and access to the processor device on the other side;
A duplex transmission controller that controls the transmission of serial data; and
A duplex reception controller that controls the reception of serial data; and
A duplex diagnostic means for diagnosing the validity of the received data;
Have
The transmission controller and the reception controller are bus diagnosis frames for confirming the state of the serial bus even when the serial bus is not used because there is no access from other processor devices, and the serial bus is normal. Always send and receive bus diagnostic frames with bus status information on whether there is an error or not ,
When there is an abnormality on the transmission side as seen from the one processor device of the serial bus, the reception controller that detects the abnormality by the bus status information of the received bus diagnostic frame notifies the upper controller on its own side of the abnormality,
The bus status information indicates that the status of the serial bus on the transmission side is abnormal because the diagnostic means of the other processor unit detects an abnormality based on the bus diagnostic frame transmitted via the serial bus on the transmission side. Duplex control system characterized by information .

（２）前記バス診断フレームは、ＣＲＣが付加され、
前記受信側のシリアルバスに異常がある場合、相手側のプロセッサ装置から受信したバス診断フレームに基づき診断手段で確認されたＣＲＣにより異常検出した受信コントローラは、自己側の上位コントローラに異常を通知するとともに、自己側の送信コントローラに異常を通知し、該送信コントローラは、前記送信側のシリアルバスを介して常時送信している前記バス診断フレーム内のバス状態情報を当該シリアルバスが異常であるバス状態情報として相手側のプロセッサ装置に送信することを特徴とする（１）記載の二重化制御システム。
( 2 ) CRC is added to the bus diagnostic frame,
When there is an abnormality in the receiving-side serial bus, the receiving controller that has detected the abnormality by the CRC confirmed by the diagnostic means based on the bus diagnosis frame received from the other-side processor device notifies the upper controller on its own side of the abnormality. In addition, it notifies the transmission controller on its own side of the abnormality, and the transmission controller transmits the bus status information in the bus diagnostic frame that is constantly transmitted via the serial bus on the transmission side to the bus in which the serial bus is abnormal. The duplex control system according to (1), wherein status information is transmitted to a processor device on the other side .

（３）前記上位コントローラは、前記受信コントローラからシリアルバスの異常が通知されると、データの経路を他方のシリアルバスに切り替えることを特徴とする請求項（１）又は（２）記載の二重化制御システム。
( 3 ) The duplex control according to (1) or (2) , wherein the host controller switches the data path to the other serial bus when an abnormality of the serial bus is notified from the reception controller. system.

本発明によれば次のような効果がある。
バス診断用フレームの送受信により、バス異常を早く検出でき、無駄なアクセスよるプロセッサ装置のパフォーマンス低下を防止することができる。 The present invention has the following effects.
By transmitting and receiving the bus diagnostic frame, the bus abnormality can be detected quickly, and the performance degradation of the processor device due to useless access can be prevented.

以下、図面を用いて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。
二重化制御システムは、プロセッサ装置５０とプロセッサ装置６０により二重化され、それぞれがさらに二重化されたシリアルバス７１ａ１，７１ａ２，７１ｂ１，７１ｂ２で接続されており、互いにアクセスし、データの等値化、処理の同期等を行う。
上位コントローラ５１，６１は、演算及びメモリや相手側のプロセッサ装置等とのアクセスを実行するプロセッサ（図示せず）と、メモリ（図示せず）と、プロセッサインターフェース、メモリインターフェース及びプロセッサ装置間インターフェースのコントロールをするインターフェースコントローラ（図示せず）等からなる。 Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 1 is a block diagram showing an embodiment of the present invention.
The duplex control system is duplexed by the processor device 50 and the processor device 60, and each is further connected by a duplex serial bus 71a1, 71a2, 71b1, 71b2, accessing each other, data equalization, and process synchronization Etc.
The host controllers 51 and 61 include a processor (not shown) for executing computation and access to the memory, the processor device on the other side, a memory (not shown), a processor interface, a memory interface, and an interface between the processor devices. It comprises an interface controller (not shown) for controlling.

プロセッサ装置５０の上位コントローラ５１がプロセッサ装置６０の上位コントローラ６１に対してアクセスを行う場合、上位コントローラ５１がアクセス要求を送信コントローラ５２ａ１に出す。要求を受けた送信コントローラ５２ａ１は、シリアルバス７１ａ１にシリアル化したアクセス要求フレームを出力する。プロセッサ装置６０の受信コントローラ６２ａ２は診断手段６３ａでエラーがないことを確認した後、アクセス要求を上位コントローラ６１にかける。   When the host controller 51 of the processor device 50 accesses the host controller 61 of the processor device 60, the host controller 51 issues an access request to the transmission controller 52a1. Upon receiving the request, the transmission controller 52a1 outputs the serialized access request frame to the serial bus 71a1. The reception controller 62a2 of the processor device 60 makes an access request to the host controller 61 after confirming that there is no error in the diagnosis means 63a.

上位コントローラ６１は、要求された応答データを送信コントローラ６２ａ１に渡し、送信コントローラ６２ａ１はシリアルバス７１ａ２にシリアル化した応答フレームを出力する。
受信コントローラ５２ａ２は診断手段５３ａでエラーがないことを確認した後、応答データを上位コントローラ５１に出力してアクセスが終了する。 The host controller 61 passes the requested response data to the transmission controller 62a1, and the transmission controller 62a1 outputs the serialized response frame to the serial bus 71a2.
The reception controller 52a2 confirms that there is no error in the diagnostic means 53a, and then outputs response data to the host controller 51, and the access is completed.

次に、シリアルバスで異常が発生した場合について説明する。
プロセッサ装置５０において受信側となるシリアルバス７１ａ２が異常の場合、又はプロセッサ装置６０が非実装の場合は、プロセッサ装置６０の送信コントローラ６２ａ１が常時送信しているはずのバス診断フレームをプロセッサ装置５０の診断手段５３ａを通して受信コントローラ５２ａ２が判断を行う。エラーがあれば、上位コントローラ５１にアクセス不可として通知を行う。 Next, a case where an abnormality occurs in the serial bus will be described.
When the serial bus 71a2 on the receiving side in the processor device 50 is abnormal or when the processor device 60 is not mounted, the bus diagnosis frame that the transmission controller 62a1 of the processor device 60 should always transmit is transmitted to the processor device 50. The reception controller 52a2 makes a judgment through the diagnostic means 53a. If there is an error, the host controller 51 is notified that access is not possible.

一方、プロセッサ装置５０において送信側となるシリアルバス７１ａ１が異常の場合は、プロセッサ装置５０の送信コントローラ５２ａ１自身は異常を認識できない。そのため、シリアルバス７１ａ１で異常発生時はプロセッサ装置６０の診断手段６３ａで検出してエラー情報を受信コントローラ６２ａ２が送信コントローラ６２ａ１に渡し、シリアルバス７１ａ２のバス診断フレームにバス状態情報として追加して送信を行う。受信コントローラ５２ａ２は、バス診断フレームの内容からシリアルバス７１ａ１が異常であることを認識して、上位コントローラ５１にアクセス不可として通知を行う。   On the other hand, when the serial bus 71a1 on the transmission side in the processor device 50 is abnormal, the transmission controller 52a1 itself of the processor device 50 cannot recognize the abnormality. Therefore, when an abnormality occurs in the serial bus 71a1, the diagnosis means 63a of the processor device 60 detects the error, and the reception controller 62a2 passes the error information to the transmission controller 62a1, and adds it as bus state information to the bus diagnosis frame of the serial bus 71a2. I do. The reception controller 52a2 recognizes that the serial bus 71a1 is abnormal from the contents of the bus diagnostic frame, and notifies the host controller 51 that access is impossible.

プロセッサ装置５０は、アクセス開始時にシリアルバス７１ａ１又は７１ａ２が異常であることを認識できるため、シリアルバス７１ａ１，７１ａ２を使用したアクセスは行わず、もう一方のシリアルバス７１ｂ１，７１ｂ２を使用したアクセスに切り替えることができる。
同様に、プロセッサ装置６０の上位コントローラ６１もシリアルバス７１ａ１，７１ａ２の状態を確認することができ、使用するシリアルバスを切り替えることができる。 Since the processor device 50 can recognize that the serial bus 71a1 or 71a2 is abnormal at the start of access, the processor device 50 does not perform access using the serial bus 71a1 and 71a2, but switches to access using the other serial bus 71b1 and 71b2. be able to.
Similarly, the host controller 61 of the processor device 60 can also check the status of the serial buses 71a1 and 71a2, and can switch the serial bus to be used.

上位コントローラは、従来バスを使用していない状態でもバス診断フレームの送受信を行い、バスの状態を常に確認しているので、異常検出のリアルタイム性が向上し、異常時処理を実行するまでの時間を短縮することができる。
また、実際のアクセスを実行することなくバスの異常検出ができるため、無駄なアクセスを削減することができプロセッサ装置のパフォーマンスの改善につながる。 The host controller transmits and receives bus diagnostic frames even when the conventional bus is not used, and constantly checks the bus status, improving the real-time detection of abnormalities and increasing the time required to execute the processing at the time of abnormalities. Can be shortened.
In addition, since the bus abnormality can be detected without executing actual access, useless access can be reduced, leading to improvement in the performance of the processor device.

図２は本発明のフレーム内容の説明図である。
図２（ａ）は図１のプロセッサ装置５０の送信コントローラ５２ａ１からプロセッサ装置６０の受信コントローラ６２ａ２への通信におけるフレームの内容を示す図であり、図２（ｂ）は図１のプロセッサ装置６０の送信コントローラ６２ａ１からプロセッサ装置５０の受信コントローラ５２ａ２への通信におけるフレームの内容を示す図である。
図２（ａ）において、プロセッサ装置５０からプロセッサ装置６０へのアクセス要求送信以外の時（シリアルバスを使用していない状態）は、バス診断フレームＡを流し続ける。バス診断フレームＡには、通常のアクセス用フレームと同様にＣＲＣが付加されており、プロセッサ装置６０の受信コントローラ６２ａ２は、診断手段６３ａでシリアルバス７１ａ１の健全性を確認することができる。
また、バス診断フレームＡには、シリアルバス７１ａ２のバス状態の情報が付加されており、プロセッサ装置６０の受信コントローラ６２ａ２は、シリアルバス７１ａ２の健全性を確認することができる。 FIG. 2 is an explanatory diagram of the frame contents of the present invention.
2A is a diagram showing the contents of a frame in communication from the transmission controller 52a1 of the processor device 50 of FIG. 1 to the reception controller 62a2 of the processor device 60, and FIG. 2B is a diagram of the processor device 60 of FIG. It is a figure which shows the content of the flame | frame in communication from the transmission controller 62a1 to the reception controller 52a2 of the processor apparatus 50. FIG.
In FIG. 2A, when the access request is not transmitted from the processor device 50 to the processor device 60 (a state where the serial bus is not used), the bus diagnosis frame A continues to flow. A CRC is added to the bus diagnosis frame A in the same manner as a normal access frame, and the reception controller 62a2 of the processor device 60 can confirm the soundness of the serial bus 71a1 by the diagnosis means 63a.
Further, the bus diagnosis frame A is added with information on the bus state of the serial bus 71a2, and the reception controller 62a2 of the processor device 60 can confirm the soundness of the serial bus 71a2.

図２（ｂ）において、プロセッサ装置６０からプロセッサ装置５０への応答データ送信以外の時（シリアルバスを使用していない状態）は、バス診断フレームＢを流し続ける。バス診断フレームＢには、通常のアクセス用フレームと同様にＣＲＣが付加されており、プロセッサ装置５０の受信コントローラ５２ａ２は、診断手段５３ａでシリアルバス７１ａ２の健全性を確認することができる。
また、バス診断フレームＢには、シリアルバス７１ａ１のバス状態の情報が付加されており、プロセッサ装置５０の受信コントローラ５２ａ２は、シリアルバス７１ａ１の健全性を確認することができる。 In FIG. 2B, when the response data is not transmitted from the processor device 60 to the processor device 50 (in a state where the serial bus is not used), the bus diagnosis frame B continues to flow. A CRC is added to the bus diagnosis frame B in the same manner as a normal access frame, and the reception controller 52a2 of the processor device 50 can confirm the soundness of the serial bus 71a2 by the diagnosis means 53a.
In addition, the bus diagnosis frame B is added with information on the bus state of the serial bus 71a1, and the reception controller 52a2 of the processor device 50 can confirm the soundness of the serial bus 71a1.

バス診断フレームＡ，Ｂには、ＣＲＣが付加されているので、シリアルバス７１ａ１，７１ａ２の診断用のデータを送受信してもよいし、それ以外の通常のアクセスでは通信しないコマンドを送受信する手段として利用することも可能となる。   Since CRC is added to the bus diagnostic frames A and B, diagnostic data of the serial bus 71a1 and 71a2 may be transmitted / received, or as a means for transmitting / receiving a command that is not communicated in other normal access. It can also be used.

図３は本発明の他の構成例を示す図である。図３（ａ）は１箇所で異常が発生した場合の動作説明図であり、図２（ｂ）は２箇所で異常が発生した場合の動作説明図である。
図３（ａ）で、プロセッサ装置Ａ，Ｂ，Ｃ，ＤがＡ系及びＢ系の二重化されたシリアルバスで接続されている。プロセッサ装置ＣからＤの通信において、Ａ系のシリアルバスで異常が発生した場合、アクセスがない状態でもバス診断フレームを送受信していることにより、異常情報がプロセッサ装置Ａに送られる。プロセッサ装置Ａは、プロセッサ装置Ｄにアクセスを実行する前に異常を認識でき、正常な別のルート（経路１，経路２）を使用してプロセッサ装置Ｄへアクセスを開始することができる。 FIG. 3 is a diagram showing another configuration example of the present invention. FIG. 3A is an operation explanatory diagram when an abnormality occurs at one location, and FIG. 2B is an operation explanatory diagram when an abnormality occurs at two locations.
In FIG. 3A, processor devices A, B, C, and D are connected by duplexed serial buses of A and B systems. In the communication from the processor devices C to D, when an abnormality occurs in the A-system serial bus, the abnormality information is sent to the processor device A because the bus diagnostic frame is transmitted and received even when there is no access. The processor device A can recognize the abnormality before executing access to the processor device D, and can start accessing the processor device D using another normal route (route 1, route 2).

図３（ｂ）で、さらに、プロセッサ装置ＢからＣの通信において、Ｂ系のシリアルバスで異常が発生した場合、アクセスがない状態でもバス診断フレームを送受信していることにより、異常情報がプロセッサ装置Ａに送られる。プロセッサ装置Ａは、プロセッサ装置Ｄにアクセスを実行する前に異常を認識でき、正常な別のルート（経路１，経路３）を使用してプロセッサ装置Ｄへアクセスを開始することができる。   Further, in FIG. 3B, in the communication from the processor devices B to C, when an abnormality occurs in the B-system serial bus, the abnormality information is transmitted to the processor because the bus diagnostic frame is transmitted and received even when there is no access. Sent to device A. The processor device A can recognize the abnormality before executing access to the processor device D, and can start accessing the processor device D using another normal route (route 1, route 3).

このように、それぞれのシリアルバスの正常異常状態をバス診断フレームに追加することにより、どのシリアルバスが異常になっても、ほぼリアルタイムに検出することができ、上位コントローラは無駄なアクセスを実行せずに正常なシリアルバスを使用してアクセスを開始することができる。   In this way, by adding the normal / abnormal state of each serial bus to the bus diagnostic frame, any serial bus can be detected almost in real time, and the host controller can execute useless access. Without using the normal serial bus.

本発明の一実施例を示す構成図である。It is a block diagram which shows one Example of this invention. 本発明のフレーム内容の説明図である。It is explanatory drawing of the content of a flame | frame of this invention. 本発明の他の構成例を示す図である。It is a figure which shows the other structural example of this invention. 従来のプロセッサ装置間の通信方法の説明図である。It is explanatory drawing of the communication method between the conventional processor apparatuses.

符号の説明Explanation of symbols

５１，６１ 上位コントローラ
５２ａ１，５２ｂ１，６２ａ１，６２ｂ１ 送信コントローラ
５２ａ２，５２ｂ２，６２ａ２，６２ｂ２ 受信コントローラ
５３ａ，５３ｂ，６３ａ，６３ｂ 診断手段
７１ａ１，７１ａ２，７１ｂ１，７１ｂ２ シリアルバス
51, 61 Host controller 52a1, 52b1, 62a1, 62b1 Transmission controller 52a2, 52b2, 62a2, 62b2 Reception controller 53a, 53b, 63a, 63b Diagnosis means 71a1, 71a2, 71b1, 71b2 Serial bus

Claims (3)

２つのプロセッサ装置の一方のプロセッサ装置が実作業につき他方のプロセッサ装置が待機し、これら２つのプロセッサ装置により二重化される二重化制御システムにおいて、
前記２つのプロセッサ装置は、前記一方のプロセッサ装置からみて送信側および受信側からなる複数のシリアルバスであって、それぞれさらに二重化されたシリアルバスにより接続され、
制御演算及び相手側のプロセッサ装置とのアクセスを実行する上位コントローラと、
シリアルデータの送信を制御する二重化された送信コントローラと、
シリアルデータの受信を制御する二重化された受信コントローラと、
受信データの正当性を診断する二重化された診断手段と、
を有し、
前記送信コントローラ及び受信コントローラは、他のプロセッサ装置からのアクセスがなく前記シリアルバスを使用していない状態でも該シリアルバスの状態を確認するためのバス診断フレームであって、前記シリアルバスが正常であるか異常であるかのバス状態情報を付加したバス診断フレームを常に送受信し、
前記シリアルバスのうち前記一方のプロセッサ装置からみて送信側に異常がある場合、受信した前記バス診断フレームのバス状態情報により異常検出した受信コントローラは、自己側の上位コントローラに異常を通知し、
前記バス状態情報は、前記送信側のシリアルバスを介して送信されたバス診断フレームに基づき前記他方のプロセッサ装置の診断手段により異常検出されて当該送信側のシリアルバスが異常であるとのバス状態情報であることを特徴とする二重化制御システム。 In a duplex control system in which one processor device of two processor devices waits for actual work and the other processor device is duplexed by these two processor devices,
The two processor devices are a plurality of serial buses on the transmission side and the reception side as viewed from the one processor device, and are connected by a serial bus that is further duplicated,
A host controller that performs control computation and access to the processor device on the other side;
A duplex transmission controller that controls the transmission of serial data; and
A duplex reception controller that controls the reception of serial data; and
A duplex diagnostic means for diagnosing the validity of the received data;
Have
The transmission controller and the reception controller are bus diagnosis frames for confirming the state of the serial bus even when the serial bus is not used because there is no access from other processor devices, and the serial bus is normal. Always send and receive bus diagnostic frames with bus status information on whether there is an error or not ,
When there is an abnormality on the transmission side as seen from the one processor device of the serial bus, the reception controller that detects the abnormality by the bus status information of the received bus diagnostic frame notifies the upper controller on its own side of the abnormality,
The bus status information indicates that the status of the serial bus on the transmission side is abnormal because the diagnostic means of the other processor unit detects an abnormality based on the bus diagnostic frame transmitted via the serial bus on the transmission side. Duplex control system characterized by information . 前記バス診断フレームは、ＣＲＣが付加され、
前記受信側のシリアルバスに異常がある場合、相手側のプロセッサ装置から受信したバス診断フレームに基づき診断手段で確認されたＣＲＣにより異常検出した受信コントローラは、自己側の上位コントローラに異常を通知するとともに、自己側の送信コントローラに異常を通知し、該送信コントローラは、前記送信側のシリアルバスを介して常時送信している前記バス診断フレーム内のバス状態情報を当該シリアルバスが異常であるバス状態情報として相手側のプロセッサ装置に送信することを特徴とする請求項１記載の二重化制御システム。 CRC is added to the bus diagnostic frame,
When there is an abnormality in the receiving-side serial bus, the receiving controller that has detected the abnormality by the CRC confirmed by the diagnostic means based on the bus diagnosis frame received from the other-side processor device notifies the upper controller on its own side of the abnormality. In addition, it notifies the transmission controller on its own side of the abnormality, and the transmission controller transmits the bus status information in the bus diagnostic frame that is constantly transmitted via the serial bus on the transmission side to the bus in which the serial bus is abnormal. 2. The duplex control system according to claim 1, wherein the status information is transmitted to the processor device on the other side . 前記上位コントローラは、前記受信コントローラからシリアルバスの異常が通知されると、データの経路を他方のシリアルバスに切り替えることを特徴とする請求項１又は２記載の二重化制御システム。 3. The duplex control system according to claim 1 , wherein the host controller switches a data path to the other serial bus when an abnormality of the serial bus is notified from the reception controller.
JP2006011337A 2006-01-19 2006-01-19 Redundant control system Active JP4844813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006011337A JP4844813B2 (en) 2006-01-19 2006-01-19 Redundant control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006011337A JP4844813B2 (en) 2006-01-19 2006-01-19 Redundant control system

Publications (2)

Publication Number Publication Date
JP2007193593A JP2007193593A (en) 2007-08-02
JP4844813B2 true JP4844813B2 (en) 2011-12-28

Family

ID=38449244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006011337A Active JP4844813B2 (en) 2006-01-19 2006-01-19 Redundant control system

Country Status (1)

Country Link
JP (1) JP4844813B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146863B2 (en) * 1994-06-23 2001-03-19 富士電機株式会社 Unidirectional loop transmission circuit
JP3327455B2 (en) * 1996-12-02 2002-09-24 横河電機株式会社 Redundant controller
JP2002368768A (en) * 2001-06-05 2002-12-20 Hitachi Ltd Electronic device compatible with fiber channel arbitration loop and method for detecting fault in the fiber channel arbitration loop
JP3528823B2 (en) * 2001-07-25 2004-05-24 日本電気株式会社 System switching device, system switching method, and audio signal relay device

Also Published As

Publication number Publication date
JP2007193593A (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP4054509B2 (en) Field device control system and computer-readable storage medium
JP5554292B2 (en) Redundant controller
JP2013201664A (en) Redundant communication device
JP2007067540A (en) Dual system switch
US6487695B1 (en) Method for providing fail-safe secure data transmission between a numerical control system and a spatially separate unit
JP2007280313A (en) Redundant system
JP4844813B2 (en) Redundant control system
WO2011074147A1 (en) Redundant control device
JP6089766B2 (en) Information processing system and failure processing method for information processing apparatus
JP4399792B2 (en) Dual processor system
JP6717104B2 (en) Electronic control unit
JP2009075719A (en) Redundancy configuration device and self-diagnostic method thereof
JP5839708B2 (en) Multiplexing control system
JP2004213412A (en) Duplex controller
JP2006344023A (en) Control unit
JP2014071773A (en) Duplex control device and control method of the same
JP2003140704A (en) Process controller
KR100606888B1 (en) Apparatus and Method to Duplicate Controlling Digital Tranceiver Board in Mobile Communication System
JP3552149B2 (en) Communication control device and communication control method
JPH02231603A (en) Duplex switch system
JP2000244520A (en) Abnormality diagnostic method for duplex network
US7724642B2 (en) Method and apparatus for continuous operation of a point-of-sale system during a single point-of-failure
JP6312948B2 (en) Control system and control unit
JP4096849B2 (en) I / O control system using line multiplexing structure
JP2636610B2 (en) Backup method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250