JP4841713B2 - エコーキャンセラを有するdsl伝送システム - Google Patents
エコーキャンセラを有するdsl伝送システム Download PDFInfo
- Publication number
- JP4841713B2 JP4841713B2 JP28134099A JP28134099A JP4841713B2 JP 4841713 B2 JP4841713 B2 JP 4841713B2 JP 28134099 A JP28134099 A JP 28134099A JP 28134099 A JP28134099 A JP 28134099A JP 4841713 B2 JP4841713 B2 JP 4841713B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- echo canceller
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Telephonic Communication Services (AREA)
Description
【発明の属する技術分野】
本発明は、デジタル加入者回線(DSL)伝送システムに関し、特に、ツイストペア電話回線で高速通信を可能にするものである。詳細には、本発明は、同一サブキャリア周波数で双方向通信を可能にしようとする離散的マルチトーン(DMT)システムにおけるエコーキャンセラに関する。
【0002】
【従来の技術】
概略的に表された図1は、電話回線10の一方の端にあるDSL伝送システムを表している。出力デジタルデータDoutのシリアルストリームは、N個の複数ビット値を取り出すシリアル−パラレルコンバータ12に入力される。その各ビットは、周波数領域係数又は振幅に対応する。これら周波数領域係数は、逆高速フーリエ変換(IFFT)回路14に入力される。その回路14は、N個の係数の各群に対して時間領域シンボルを発生させる。従って、シンボルは、異なる周波数のN個の正弦波サブキャリアの和となる。各サブキャリアの振幅は、IFFT回路によって受信された、対応する周波数領域係数によって決定される。
【0003】
各シンボルは、ハイブリッド回線インタフェース16を介して電話回線10に伝送される。回線インタフェース16はまた、回線10からの入力シンボルも受信する。これら入力シンボルは高速フーリエ変換(FFT)回路18へ入力され、その回路18は各受信シンボルのN個の周波数領域係数を取り出す。これら周波数領域係数は、パラレル−シリアルコンバータ20を介して入力シリアルデータストリームDinに編成される。
【0004】
同一の構成が、回線10の他方の端に設けられる。
【0005】
図2は、このようなシステムにおいて、回線10で伝送される信号のスペクトルを説明する。電話回線の帯域幅はN個のチャネルに細分され、各チャネルは、IFFT及びFFT回路によって処理される、1つの周波数領域係数に対応する。実際に、N=2048チャネルがあり、その各々は5kHzの帯域幅を有する。第1の周波数領域係数は11ビット幅にすることができ、従って時間領域において2048個の異なる振幅/位相に対応する。電話回線の高域周波数の減衰により、最後の周波数領域係数は2ビット幅しかない。
【0006】
図2でスペクトルの始点に表されるギャップは、「普通の旧電話サービス(plain old telephone services)」(POTS)のために確保されている。
【0007】
図3は、シンボル内で伝送される1つのサブキャリアf1のスペクトルを表している。このスペクトルは、シンボルの長さが制限されているために、f1で離散的な値とならない。例えば、スペクトルはsin(x)/x (sinc)関数の形状を有する。近くのチャネルに対するこのスペクトルのローブの干渉を避けるために、サブキャリアは「直交」となるように選択される。これは、図示されるように、各サブキャリアがsinc関数の零交差にあるように、サブキャリア間の間隔が選択されることを意味する。sinc関数は、一定のシンボル幅にのみ依存し、従って一定の擬似周期を有し、その全てが同一周波数で零値を有する。
【0008】
理想的には、このような伝送システムは、各チャネルが同時双方向伝送、即ち全二重で用いられることを可能にする。しかし、実際にこれは、近端エコーの問題のために非常に難しい。実際に、ハイブリッド回線インターフェース16は、FFT回路18への入力信号に、出力信号の一部を常に加えることになる。入力信号が一般に減衰されるために、この近端エコーは、入力信号を利用できなくしてしまう。いくつかの解決策が、この問題を回避するために工夫されている。
【0009】
第1の一般的な解決策は、一方向通信用だけのチャネルを用いることからなる。それにより、理論的には、出力シンボルの近端エコーが、入力信号では利用されないチャネル内に発生する。実際には、以下の例のように、この解決策を実現するには、難しさがある。
【0010】
図4は、回線10における出力シンボルS1、S2、・・・のストリームと、入力シンボルS'1、S'2、・・・のストリームとを表している。説明を明確にするために、入力シンボルは1つのサブキャリアf2だけを伝送し、出力シンボルは1つのサブキャリアf1だけを伝送し、サブキャリアf1及びf2は近接していることを想定している。図示されるように、入力及び出力シンボルは、同期しておらず、位相シフトは、電話回線10の特性に本質的に依存する。FFT回路18は、破線によって表されたように、入力シンボルにサンプリングを同期させる。各入力シンボルがFFT回路18によってサンプルされる間、出力信号のエコーもサンプルされる。
【0011】
入力及び出力シンボルの間の位相シフトのために、出力シンボル間の遷移は、エコー内でサンプルされることになる。このような遷移は、不連続(discontinuities)となり、周波数領域で広域のスペクトルを有する。これは、サブキャリアf2として図3に破線で表されている。この広いスペクトルは、近くのチャネルの全てに悪影響を及ぼす。
【0012】
図5は、近端エコーの広域スペクトルの影響を避けるための従来の解決策を説明する。この解決策は、例えば非対称DSLシステム(ADSL)で実現されている。この解決策は、一つの方向の通信、例えば出力に対して第1のチャネルを用い、他方向の通信、例えば入力に対して残りの全てのチャネルを用いることからなる。ADSLシステムにおいて、入力帯域幅は出力帯域幅よりも大きく、それによって多くのチャネルが、出力通信よりも入力通信に用いられる。
【0013】
図5において、サブキャリアf1及びf2はそれぞれ、出力通信に対して最後に用いられ、入力通信に対して最初に用いられる。前述されたエコーの問題は、f1及びf2の周囲のチャネルで発生する。それらを避けるために、入力信号がハイパスフィルタされ、一方で出力信号がローパスフィルタされる。両方のフィルタは、周波数f1及びf2の間で急傾斜を有する。
【0014】
欧州特許出願0498369は、各チャネルの全二重通信を可能にするDSLシステムを開示している。従って、この解決策は、入力信号内の出力信号のエコーを除去するために近端エコーキャンセラを用いる。
【0015】
図6は、このエコーキャンセラを概略的に表している。IFFT回路14の出力は、エコーエミュレータ22に入力される。そのエミュレータ22の出力を、FFT回路18で処理される前に、回線インタフェース16からの入力信号から減算する。エコーエミュレータ22は、時間領域の畳み込みを行うタップ付き遅延回線である。それは、回線インタフェース16の動作を再現しようとする。この回線インタフェース16の動作は複雑であり、多くの可変パラメータに依存する。エコーエミュレータ22は、制御回路24によって動作状態に従って調整される。その制御回路24は、IFFT回路14へ入力される周波数領域係数と、FFT回路18から出力された周波数領域係数とを分析する。
【0016】
【発明が解決しようとする課題】
この解決策は、特に複雑であり、その効率は常に近似値で動作するエコーエミュレーションの品質に依存する。
【0017】
本発明の目的は、特に簡単な構成であるにも関わらず信頼性の高いエコー除去を有するDSL伝送システムを提供することである。
【0018】
【課題を解決するための手段】
この目的は、周波数領域係数としてN個のデジタル出力値を受信する逆高速フーリエ変換回路と、時間領域信号を受信し、入力値としてN個のデジタル周波数領域係数を出力する高速フーリエ変換回路と、IFFT及びFFT回路を加入者回線と結合する回線インタフェースと、N個の出力値に対応する前記時間領域信号の一部であるシンボルについて、各シンボルの端に周期サフィックス(cyclic suffix)を挿入する回路とを含むデジタル加入者回線伝送システムにおいて、各入力値から、それぞれの一定の倍率(k)によって乗算されたそれぞれの出力値を減算するために設けられたエコーキャンセラを含むデジタル加入者回線伝送システムによって達成される。
【0019】
本発明の一実施形態によれば、エコーキャンセラは、各周波数領域係数に対して零以外の値を送信し、対応する入力値を除去するためにそれぞれの倍率を調整するために設けられた調整手段を含む。
【0020】
本発明の一実施形態によれば、出力値のシリアル出力データストリームを変換するシリアル−パラレルコンバータと、シリアル入力データストリームの入力値を変換するパラレル−シリアルコンバータとを含んでおり、エコーキャンセラは、1つの乗算器とシリアルデータストリーム上で作用する1つの加算器とを含む。
【0021】
本発明の一実施形態によれば、エラー訂正システムを含んでおり、調整手段は、対応する入力値内に存在する繰り返しエラー数を減少するために、各倍率を変更するために設けられる。
【0022】
本発明の一実施形態によれば、加入者回線の束の一方の端を制御する幾つかのモデムの少なくとも1つについて、エコーキャンセラは、各入力値から、それぞれの倍率によって乗算された、他のモデムのそれぞれの出力値を減算するために設けられる。
【0023】
本発明のこれら目的、特徴、様相及び効果は、添付図面を参照した何ら限定しない、以下の実施の形態の記載から明らかとなる。
【0024】
【発明の実施の形態】
本発明は、PCT特許出願WO97/06619に開示された特定のDSLシステムで用いられる原理を利用する。この特定のDSLシステムは、各チャネルが1つの通信方向で用いられるタイプである。それは、各チャネルの通信方向を独立に選択することを可能にする。このシステムの目的は、チャネルの通信方向を便宜的に選択することによって、種々の通信システムを用いる幾つかの電話回線を束ねたケーブル内で生じる近端漏話を除去するものである。
【0025】
図7は、前述したDSLシステム内で用いられる原理を説明している。先に述べたように、2つの隣接するチャネルが異なる方向の通信に用いられたならば、一方のチャネルの出力信号は、広域スペクトルエコーを生じ、他方のチャネルの入力信号に悪影響を及ぼす。入力シンボルがサンプルされると同時に、2つの出力シンボルの間の遷移を含む不連続エコーもサンプルされるために、この広域スペクトルエコーを発生する。
【0026】
図7において、これを回避するために、各シンボルは、入力シンボル及び出力シンボル間の位相シフトよりも長い周期サフィックスCSによって伸長される。この周期サフィックスは、対応するシンボルの先頭(first)のわずかな部分(fraction)の簡単なコピーである。[ここで述べた周期サフィックスは、欧州特許出願0498369で述べられた「周期プレフィックス」と誤解してはならない。周期プレフィックスは、シンボルの前に置かれた各シンボルの端部分(end-portion)に対応する。周期プレフィックスは、回線の過度伝搬(propagation transients)が減衰(decay)する間の、ガード周期を提供することによって遠端の受信機でのシンボル間干渉を除去することを意図している]。
【0027】
図示されたように、入力シンボルは、周期サフィックスCSの外側でサンプルされる。この方法において、システムは、周期サフィックスCSの一部に続く各出力信号の一部のエコーをサンプルし、2つのシンボル間の遷移は見ない。シンボルとその周期サフィックスとの間の遷移は、高速フーリエ変換によって不連続として見えない。即ち、シンボル内で伝送される各サブキャリアは、周期サフィックス内で同じ振幅で連続である。その結果、サンプルされたエコーの各サブキャリアは、直交を維持し、即ち破線で表された広域スペクトルでなく、図3の連続線で表されたsinc形状スペクトルを有する。
【0028】
本質的な本発明の特徴は、前述された周期サフィックスを用いることによって、非常に簡単な方法で周波数領域のエコーを効率良く除去することを可能にすることにある。実際に、FFTによって出力された各周波数領域係数は、「純粋」な係数となる。即ち、それは、入力シンボル及びエコーの対応するサブキャリアを反映するだけとなり、近傍のサブキャリアの不連続によって注入された浮遊周波数成分ではない。それゆえ、周波数領域のエコーを除去するために、対応する入力周波数領域係数から各出力周波数領域係数を減算することで十分である。結局、回線インタフェース16の伝達関数を反映する一定の倍率を印加する。
【0029】
効率の良いエコーキャンセラを達成することによって、各チャネルは、通信回線のスループットを通常の2倍とする全二重モードで使用される。各チャネルが全二重モードで使用されるならば、前述のPCT特許出願WO97/06619の目的はもはや得られない。即ち、チャネルの伝送方向を適切に選択することによって、近端漏話を除去することはもはや可能ではない。しかし、全二重モードの各チャネルを用いることによって得られる利得は、近端漏話による損失を大幅に補償することができる。更に、後述するように、本発明は、このような近端漏話を除去するためにも適用できる。
【0030】
図8は、本発明によるエコーキャンセラの第1の実施形態を表す。図2に表されたものと同一要素は、同一参照符号で示される。前述した周期サフィックスは、IFFT回路14及び回線インタフェース16の間に設けられた回路26によって挿入される。回路26は、デジタル信号で通常動作する。これら信号は、回線インタフェース16に入力される前に、アナログに変換される。
【0031】
前述したように、IFFT回路14へ入力される各成分は、30で、それぞれの倍率kによって乗算され、次に32で、FFT回路18から出力されたそれぞれの周波数成分から減算される。
【0032】
倍率kは通常一定であり、特定の装置、特に回線インタフェース16に依存する。これら倍率は、初期フェーズ中に係数を決定する計算回路34によって出力される。このような初期フェーズは、任意のデータが回線10で受信される前に、IFFT回路14の入力の各々に零以外の値を入力し、FFT回路18の各出力で減算された後で零の値が得られるように倍率kを調整することからなる。FFT回路18の各出力がそのそれぞれの倍率だけによって影響を及ぼされるために、この調整フェーズは特に簡単である。
【0033】
図8は、本発明の原理を明確に表わそうとしている。しかし、膨大な数の乗算器及び加算器を必要とする(各通信チャネルに対して1対)ために、効率の良い実現には対応しない。
【0034】
図9は、1つの乗算器30及び1つの加算器32を用いる実際の実施形態を表す。エコーキャンセラは、シリアルデータストリームDout及びDin、シリアル−パラレルコンバータ12のアップストリーム並びにパラレル−シリアルコンバータ20のダウンストリームで動作するためにここに設けられる。倍率計算回路34は、並列な全ての倍率kで出力する代わりに、データストリームと同期する1つの乗算器30へそれらを次々に出力することになる。
【0035】
通常、初期フェーズ中に決定された倍率係数は、以下の通信フェーズ中に一定に維持される。しかし、通信フェーズが十分に長いならば、システムは、例えば特に回線インタフェース16の伝達関数を変更する温度変化にさらされる。この場合、倍率は再調整されなければならなくなる。
【0036】
このような再調整は、初期フェーズを定期的に実行することで実現できる。
【0037】
別の解決策としては、このような通信システムがエラー訂正コードを用いるので、特定の種類のエラーが繰り返し発生するならば、発生するエラーを分析し且つ倍率を再調整する。詳細には、例えば、所与のチャネルを介して入力値がシステム的に小さすぎるということをエラーが指示するならば、これは対応する倍率が大きすぎるので減らすべきであることを意味する。倍率は、このようなエラーが消滅するまで、又は少なくとももはやシステム的(systematic)ではなくなるまで徐々に減少される。
【0038】
このようなダイナミックな倍率調整は、倍率がそのそれぞれのチャネルにしか関係しないために、更に簡単な構成となる。そして、チャネルエラーを発生するエラー訂正アルゴリズムから決定することは容易である。
【0039】
前述したように、本発明はまた近端漏話を除去する。近端漏話が同じ束の加入者回線の間で発生することを再考してほしい。それは、一方の回線の出力信号と、束の同じ側で隣接する回線の入力信号との間の干渉である。本発明によれば、一方のモデムのFFT回路18によって出力された各入力値から、束の同じ側の各モデムの各対応する出力値を減算する。シンボルが前述した周期サフィックスを有するので、束の異なる回線で伝送されるシンボルを、同期する必要はない。
【0040】
例えば図9を再び参照して、一方のモデムの加算器32は、同じモデムの出力値を受信し、それぞれの係数によって倍数にされた他方のモデムの出力値も受信する。倍率は、前述したように調整される。もちろん、加算器32が作用するデジタルデータの流れは同期すべきであるが、これは通常の場合である。それは、同じ束の回線を制御するモデムが、通常、同じ回路基板又は背面にあるためである。
【0041】
このような変更、修正及び改善は、この開示の一部でしようとするものであり、本発明の技術思想及び見地の中でしようとするものである。従って、前述の記載は、例であって限定しようとするものではない。本発明は、特許請求の範囲及びそれらの均等物に規定されるものにのみ限定される。
【図面の簡単な説明】
【図1】 従来のDSL伝送システムの概略図である。
【図2】 DSLシステムで用いられる幾つかのチャネルの電話回線帯域幅の細分の説明図である。
【図3】 サンプルされたサブキャリア及び近端エコーのスペクトルの説明図である。
【図4】 電話回線における入力シンボルと出力シンボルの説明図である。
【図5】 ADSL伝送方法の説明図である。
【図6】 DSLシステムで用いられる従来のエコーキャンセラの構成図である。
【図7】 本発明を実行するために用いられる特定のDSLシステムにおける電話回線の入力シンボル及び出力シンボルの説明図である。
【図8】 本発明によるエコーキャンセラの第1の実施形態の構成図である。
【図9】 本発明によるエコーキャンセラの第2の実施形態の構成図である。
【符号の説明】
10 電話回線
12 シリアル−パラレルコンバータ
14 逆高速フーリエ変換(IFFT)回路
16 ハイブリッド回線インタフェース
18 高速フーリエ変換(FFT)回路
20 パラレル−シリアルコンバータ
22 エコーエミュレータ
24 制御回路
26 周期サフィックス挿入回路
30 乗算器
32 加算器
34 倍率計算回路
Claims (5)
- 周波数領域係数としてN個のデジタル出力値を受信する逆高速フーリエ変換(IFFT)回路(14)と、
時間領域信号を受信し、入力値としてN個のデジタル周波数領域係数を出力する高速フーリエ変換(FFT)回路(18)と、
前記逆高速フーリエ変換回路及び前記高速フーリエ変換回路を加入者回線(10)と結合する回線インタフェース(16)と、
N個の出力値に対応する前記時間領域信号の一部であるシンボルについて、各シンボルの端に周期サフィックス(CS)を挿入する回路(26)と
を含むデジタル加入者回線伝送システムにおいて、
前記各入力値から、それぞれの一定の倍率(k)によって乗算されたそれぞれの前記出力値を減算するために設けられたエコーキャンセラを含み、
前記エコーキャンセラは周波数領域でのみ動作し、
前記倍率は、通常、通信フェーズ中は一定に維持される、
ことを特徴とするデジタル加入者回線伝送システム。 - 前記エコーキャンセラは、各周波数領域係数に対して零以外の値を送信し、前記対応する入力値を除去するために前記それぞれの倍率を調整するために設けられた調整手段(34)を含むことを特徴とする請求項1に記載のシステム。
- 前記出力値のシリアル出力データストリーム(Dout)を変換するシリアル−パラレルコンバータ(12)と、シリアル入力データストリーム(Din)の前記入力値を変換するパラレル−シリアルコンバータ(20)とを含んでおり、前記エコーキャンセラは、1つの乗算器(30)とシリアルデータストリーム上で作用する1つの加算器(32)とを含むことを特徴とする請求項1に記載のシステム。
- エラー訂正システムを含んでおり、前記調整手段(34)は、対応する前記入力値内に存在する繰り返しエラー数を減少するために、各倍率を変更するために設けられることを特徴とする請求項2に記載のシステム。
- 加入者回線の束の一方の端を制御する幾つかのモデムの少なくとも1つについて、前記エコーキャンセラは、各入力値から、それぞれの倍率によって乗算された、他のモデムのそれぞれの出力値を減算するために設けられることを特徴とする請求項1に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP98410112.1 | 1998-10-01 | ||
EP98410112A EP0991202B1 (en) | 1998-10-01 | 1998-10-01 | Dsl transmission system with echo-cancellation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000115032A JP2000115032A (ja) | 2000-04-21 |
JP4841713B2 true JP4841713B2 (ja) | 2011-12-21 |
Family
ID=8235619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28134099A Expired - Lifetime JP4841713B2 (ja) | 1998-10-01 | 1999-10-01 | エコーキャンセラを有するdsl伝送システム |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0991202B1 (ja) |
JP (1) | JP4841713B2 (ja) |
DE (1) | DE69810293T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7672447B1 (en) * | 2000-06-01 | 2010-03-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Frequency domain echo canceller |
KR100353598B1 (ko) * | 2000-10-05 | 2002-09-27 | 전자부품연구원 | 지퍼 방식의 브이디에스엘 시스템 |
KR100421957B1 (ko) * | 2001-10-30 | 2004-03-11 | 엘지전자 주식회사 | 디엠티 에코캔설러의 에코임펄스응답 획득방법 |
US7623578B2 (en) | 2002-05-17 | 2009-11-24 | Stmicroelectronics N.V. | Time domain equalization using frequency domain operations |
EP1363408A1 (en) * | 2002-05-17 | 2003-11-19 | STMicroelectronics N.V. | Apparatus and method of echo-cancellation |
SE0301063D0 (sv) * | 2003-04-10 | 2003-04-10 | Upzide Labs Ab | A data communication system |
US9966993B2 (en) * | 2015-07-15 | 2018-05-08 | Cisco Technology, Inc. | Interference suppression in full duplex cable network environments |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU1054992A (en) * | 1991-02-04 | 1992-08-06 | Telebit Corporation | Method and apparatus for echo cancellation of multicarrier signal |
US5317596A (en) * | 1992-12-01 | 1994-05-31 | The Board Of Trustees Of The Leland Stanford, Junior University | Method and apparatus for echo cancellation with discrete multitone modulation |
SE9502775L (sv) * | 1995-08-04 | 1997-02-05 | Telia Ab | Förfarande för att undertrycka näröverhörning vid dubbelriktad kommunikation i trådnät |
-
1998
- 1998-10-01 EP EP98410112A patent/EP0991202B1/en not_active Expired - Lifetime
- 1998-10-01 DE DE1998610293 patent/DE69810293T2/de not_active Expired - Lifetime
-
1999
- 1999-10-01 JP JP28134099A patent/JP4841713B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69810293T2 (de) | 2003-11-13 |
JP2000115032A (ja) | 2000-04-21 |
DE69810293D1 (de) | 2003-01-30 |
EP0991202B1 (en) | 2002-12-18 |
EP0991202A1 (en) | 2000-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3604937B2 (ja) | ディスクリート・マルチトーン(dmt)をベースとする通信システムの干渉の低減 | |
US7023908B2 (en) | DSL transmission system with far-end crosstalk compensation | |
US6377683B1 (en) | Low complexity frequency domain echo canceller for DMT transceivers | |
US7623578B2 (en) | Time domain equalization using frequency domain operations | |
US6507606B2 (en) | Asymmetric digital subscriber line methods suitable for long subscriber loops | |
US6404806B1 (en) | Method and apparatus for time-domain equalization in FDM-based discrete multi-tone modems | |
US8427933B2 (en) | Method and apparatus for DMT crosstalk cancellation | |
US6987800B2 (en) | DSL transmission system with far-end crosstalk cancellation | |
Vandendorpe et al. | Fractionally spaced linear and decision-feedback detectors for transmultiplexers | |
US6718019B1 (en) | Method and apparatus for wireline characterization | |
US7113549B1 (en) | In, or relating to, VDSL | |
JP2004328797A (ja) | マルチスタンダードdmtdsl伝送システム用モデム | |
JP4841713B2 (ja) | エコーキャンセラを有するdsl伝送システム | |
WO1995017046A1 (en) | An improved discrete multitone echo canceler | |
US6690666B1 (en) | Packet modulation for DSL | |
Nedic | An unified approach to equalization and echo cancellation in OQAM-based multi-carrier data transmission | |
US7796685B2 (en) | Systems and methods for minimum-power leakage windowing for VDSL using least square technique | |
KR100440833B1 (ko) | 이산 멀티톤 변조를 이용하여 발생시킨 신호를 위한디지탈 수신기 | |
EP1035700B1 (en) | DSL transmission system with means for ensuring local echo orthogonality | |
EP1303093B1 (en) | Impuse response shortening in DMT modems | |
EP1434401A1 (en) | Time domain equalization using frequency domain operations | |
Silhavy et al. | Half-overlap Subchannel Filtered MultiTone Modulation and Its Implementation | |
EP2282409A1 (en) | Method, equipment and system for channel estimation | |
JACOBSEN | Last Mile Copper Access | |
Inoue | Modified conjugate gradient method for ADSL echo cancellation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100512 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100604 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4841713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |