JP4838775B2 - Optical transmission circuit - Google Patents

Optical transmission circuit Download PDF

Info

Publication number
JP4838775B2
JP4838775B2 JP2007189469A JP2007189469A JP4838775B2 JP 4838775 B2 JP4838775 B2 JP 4838775B2 JP 2007189469 A JP2007189469 A JP 2007189469A JP 2007189469 A JP2007189469 A JP 2007189469A JP 4838775 B2 JP4838775 B2 JP 4838775B2
Authority
JP
Japan
Prior art keywords
phase
signal
light
clock signal
modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007189469A
Other languages
Japanese (ja)
Other versions
JP2009027517A (en
Inventor
幹夫 米山
茂 小野
文昭 齋藤
洋祐 竹内
都巳 草薙
健司 藤田
研二 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2007189469A priority Critical patent/JP4838775B2/en
Publication of JP2009027517A publication Critical patent/JP2009027517A/en
Application granted granted Critical
Publication of JP4838775B2 publication Critical patent/JP4838775B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、位相変調符号を用いる光通信システムの光送信回路に関するものである。   The present invention relates to an optical transmission circuit of an optical communication system using a phase modulation code.

海底光通信システムのように長距離を伝送するシステムにおいては、高感度な伝送符号が不可欠となる。従来の光通信システムでは、‘1’と‘0’の情報を光の有無によって検出する強度変調方式が広く用いられており、高感度が要求されるシステムでは光データ信号を短パルス化するRZ(Return−to−Zero)信号が用いられることが多い。RZ信号は、データを短パルス化しないNRZ(Non−Return−to−Zero)信号と比較しておよそ3dBの高感度化が図れるからである。しかしながら更なる高速大容量化に向けては、強度変調方式によるアプローチでは、高感度化に限界があった。   In a system that transmits a long distance such as a submarine optical communication system, a highly sensitive transmission code is indispensable. In the conventional optical communication system, an intensity modulation method for detecting information of “1” and “0” based on the presence or absence of light is widely used. In a system that requires high sensitivity, RZ that shortens an optical data signal is shortened. (Return-to-Zero) signals are often used. This is because the RZ signal can be improved in sensitivity by about 3 dB as compared with an NRZ (Non-Return-to-Zero) signal that does not shorten the data. However, for further high speed and large capacity, there is a limit to high sensitivity in the approach using the intensity modulation method.

近年、強度変調方式に変わる新たな伝送方式として、光の位相で情報を伝送する差動位相シフトキーイング方式や差動4相位相シフトキーイング方式が注目されている。これら位相変調信号は、受信回路を差動のバランス構成にすることで、従来のNRZ信号と比較して3dBの感度改善が図れる。この位相変調光をRZ化することで更に3dBの感度向上が見込めるため、長距離の光通信システムには好適な伝送方式といえる。   In recent years, attention has been focused on a differential phase shift keying method and a differential four-phase phase shift keying method for transmitting information in the phase of light as new transmission methods that replace the intensity modulation method. These phase modulation signals can be improved in sensitivity by 3 dB compared to the conventional NRZ signal by making the receiving circuit a differential balance configuration. By converting the phase-modulated light into RZ, a further improvement in sensitivity of 3 dB can be expected. Therefore, it can be said to be a suitable transmission method for a long-distance optical communication system.

RZ化された位相変調信号を発生するためには、図18に示すように、位相変調用の位相変調器12とRZ(強度)変調用の強度変調器14を直列に接続し、それぞれをデータ信号Dとクロック信号C1で変調する(例えば、特許文献1を参照。)。このとき強度変調器14を駆動するクロック信号C1は、強度変調器14に入力された位相変調光L1の各シンボルの位相遷移点ではなく、位相が確定した中央部(最適位相)に変調がかかるようなタイミングで強度変調器14に入力されなくてはならない。このため、クロック信号経路R1もしくはデータ信号経路R2の伝播遅延時間を調整し、強度変調器14における位相変調光L1とクロック信号C1との相対位相を最適にする必要がある。相対位相の最適化は以下に示す要求を満足する必要がある。   In order to generate a phase-modulated signal converted to RZ, as shown in FIG. 18, a phase modulator 12 for phase modulation and an intensity modulator 14 for RZ (intensity) modulation are connected in series, and each of them is connected to data. Modulation is performed using the signal D and the clock signal C1 (see, for example, Patent Document 1). At this time, the clock signal C1 for driving the intensity modulator 14 is modulated not at the phase transition point of each symbol of the phase modulated light L1 input to the intensity modulator 14, but at the center (optimum phase) where the phase is determined. It must be input to the intensity modulator 14 at such timing. Therefore, it is necessary to adjust the propagation delay time of the clock signal path R1 or the data signal path R2 to optimize the relative phase between the phase modulated light L1 and the clock signal C1 in the intensity modulator 14. The relative phase optimization needs to satisfy the following requirements.

[要求1]
最近の光通信システムでは電話回線を多重化した信号以外にEtherをはじめとするコンピュータ間通信のデータなども収容する必要があり、システムがどの信号を収容するかによって動作速度が変わる。また、誤り訂正符号を採用したシステムでは、訂正利得の設計によっても動作速度が変わる。こうした複数の動作速度(マルチレート)に対応して相対位相を最適化できることが要求される。
[Request 1]
In recent optical communication systems, it is necessary to accommodate inter-computer communication data such as Ether in addition to signals obtained by multiplexing telephone lines, and the operation speed varies depending on which signal the system accommodates. In a system employing an error correction code, the operation speed varies depending on the design of the correction gain. It is required that the relative phase can be optimized corresponding to such a plurality of operation speeds (multirate).

[要求2]
温度変動や経年変動などにより信号経路の遅延時間が変動しても継続して最適状態を保つことが求められる。上記要求を満たすための手段として、クロック信号経路とデータ信号経路の絶対遅延を厳密に揃えることが挙げられる。しかし、実際の送信回路では、各々の信号経路には異なる電子回路及び光部品が挿入されており、信号経路も電気配線や光ファイバで構成されているため、個々のばらつきまで考慮すると量産に適用できる手段とは言えない。また、動作の初期に半固定の位相シフタなどを用いて手動で調整を行ったとしても、その後の温度や経年変動を補償することができない。そのため、相対位相の調整手段としては、初期の個体ばらつきや動作速度の切り替えに対応して位相最適化を行い、その後も継続して最適状態を保持し続ける機能が要求される。
[Request 2]
Even if the delay time of the signal path fluctuates due to temperature fluctuation or aging fluctuation, it is required to keep the optimum state continuously. As a means for satisfying the above requirements, it is possible to strictly align the absolute delays of the clock signal path and the data signal path. However, in an actual transmission circuit, different electronic circuits and optical components are inserted in each signal path, and the signal path is also composed of electrical wiring and optical fiber. It cannot be said that it can be done. Even if manual adjustment is performed using a semi-fixed phase shifter or the like at the initial stage of operation, subsequent temperature and aging fluctuations cannot be compensated. For this reason, the relative phase adjustment means is required to have a function of performing phase optimization corresponding to initial individual variation and switching of operation speed and continuing to maintain the optimum state thereafter.

図19に、RZ化された光信号を発生する手段の従来例を示す(例えば、特許文献2を参照。)。本構成では、光源71からの連続光L0を光入力とし、位相シフタ13を通過したクロック信号C1によって前記連続光に強度変調をかけてクロック信号C1と同一周波数の光パルス列L3を発生する第1の変調器92と、光パルス列L3を光入力とし、クロック信号C1に同期してデータ信号Dの書き換えを行うリタイミング回路96の出力によって光パルス列L3にデータ変調をかける第2の変調器94と、第1の変調器92の出力とクロック信号C1とを同期検波して得られた位相比較結果からクロック信号C1の位相を制御する信号を位相シフタ13に出力する制御回路17とから構成される。   FIG. 19 shows a conventional example of a means for generating an RZ optical signal (see, for example, Patent Document 2). In this configuration, the continuous light L0 from the light source 71 is used as the optical input, and the continuous light is intensity-modulated by the clock signal C1 that has passed through the phase shifter 13 to generate an optical pulse train L3 having the same frequency as the clock signal C1. And a second modulator 94 that performs data modulation on the optical pulse train L3 by the output of the retiming circuit 96 that uses the optical pulse train L3 as an optical input and rewrites the data signal D in synchronization with the clock signal C1. The control circuit 17 outputs a signal for controlling the phase of the clock signal C1 to the phase shifter 13 from the phase comparison result obtained by synchronously detecting the output of the first modulator 92 and the clock signal C1. .

本構成の動作原理は以下の通りである。第1の変調器92から出力された光パルス列L3を分岐して光電変換した後クロック再生することで前記クロック信号と同一周波数の再生クロック信号が得られる。同期検波回路22は、この再生クロック信号とクロック信号C1とを入力信号とし、両者の位相比較を行った結果を出力する。この位相比較結果の誤差がゼロとなるよう位相シフタ13の制御電圧を設定することで、光パルス列L3をクロック信号C1に同期させることができる。ここで同期検波回路22の出力に加算器を挿入し、前記出力にオフセット電圧を加算することで光パルス列L3とクロック信号C1との相対位相を所望の状態に設定することができる。   The operation principle of this configuration is as follows. The optical pulse train L3 output from the first modulator 92 is branched and subjected to photoelectric conversion, and then clock recovery is performed to obtain a recovered clock signal having the same frequency as the clock signal. The synchronous detection circuit 22 uses the reproduced clock signal and the clock signal C1 as input signals, and outputs the result of phase comparison between them. By setting the control voltage of the phase shifter 13 so that the error of the phase comparison result becomes zero, the optical pulse train L3 can be synchronized with the clock signal C1. Here, by adding an adder to the output of the synchronous detection circuit 22 and adding an offset voltage to the output, the relative phase between the optical pulse train L3 and the clock signal C1 can be set to a desired state.

第2の変調器94に強度変調をかけるためのデータ信号Dは、クロック信号C1をクロック入力とするリタイミング回路96によってその位相が制御されるものの、光分配器15から第2の変調器94までの遅延時間と、クロック信号C1がリタイミング回路96に入力されてデータが書き換わり、第2の変調器94に入力されるまでの遅延時間は異なるため、第1の変調器92を駆動するクロック信号位相と第2の変調器94を駆動するデータ位相が一致しない。そこで本構成では、両者の位相が同期するよう、前記加算器のオフセット電圧を調整する構成となっている。
特許第3625726号 特許第3681865号
The phase of the data signal D for intensity-modulating the second modulator 94 is controlled by the retiming circuit 96 using the clock signal C1 as a clock input, but from the optical distributor 15 to the second modulator 94. The delay time until the delay time until the clock signal C1 is input to the retiming circuit 96 and the data is rewritten and input to the second modulator 94 is different, so that the first modulator 92 is driven. The clock signal phase and the data phase for driving the second modulator 94 do not match. Therefore, in this configuration, the offset voltage of the adder is adjusted so that both phases are synchronized.
Japanese Patent No. 3625726 Japanese Patent No. 3681865

そのため、従来例では、第2の変調器94へ入力される光パルス列L3とリタイミング後のデータ信号との相対位相の調整をするため高速のタイミング抽出回路や位相比較器が必要となる。さらに、二つの変調器の位相を同期させるために前記加算器のオフセット電圧を調整する必要があるが、その方法は、オシロスコープを用いての波形観察や、受信回路と接続しての誤り率測定を行いながら手動で調整することが想定される。評価の対象が高速信号であり測定精度を保つため、対応する計測機器類も高精度のものに制限されるという課題があった。   Therefore, in the conventional example, a high-speed timing extraction circuit and a phase comparator are required to adjust the relative phase between the optical pulse train L3 input to the second modulator 94 and the data signal after retiming. Furthermore, in order to synchronize the phase of the two modulators, it is necessary to adjust the offset voltage of the adder. However, this method can be used to observe the waveform using an oscilloscope or to measure the error rate by connecting to a receiving circuit. It is assumed that manual adjustment is performed while Since the object of evaluation is a high-speed signal and the measurement accuracy is maintained, there is a problem that the corresponding measuring instruments are limited to high-precision ones.

また、リタイミング回路96の遅延時間(クロック入力からデータ書き換えまでの時間)は温度、電源電圧及び経時劣化によって変動する。初期の遅延時間でオフセット電圧を調整しても、その後の変動要因によって遅延時間の変動で位相最適点からのずれを自動で補償できないため、出力パルスの波形品質が劣化するという課題があった。   Further, the delay time (time from clock input to data rewriting) of the retiming circuit 96 varies depending on temperature, power supply voltage, and deterioration with time. Even if the offset voltage is adjusted with the initial delay time, the deviation from the phase optimum point cannot be compensated automatically due to the variation of the delay time due to the subsequent variation factor, so that the waveform quality of the output pulse is deteriorated.

そこで、課題を解決するため、本発明は、高速のタイミング抽出回路や位相比較器を不要とし、二つの変調器間の相対位相を自動で最適化できる光送信回路を提供することを目的とする。   Therefore, in order to solve the problem, an object of the present invention is to provide an optical transmission circuit that eliminates the need for a high-speed timing extraction circuit and a phase comparator and can automatically optimize the relative phase between two modulators. .

上記目的を達成するために、本発明に係る光送信回路は、差動符号化回路からの出力で位相変調する位相変調器と、位相変調器からの位相変調光にクロック信号で強度変調する強度変調器を備え、強度変調器からの出力光の平均強度が最大となるように位相変調器と強度変調器との相対位相を最適化することとした。   In order to achieve the above object, an optical transmission circuit according to the present invention includes a phase modulator that performs phase modulation with an output from a differential encoding circuit, and an intensity that modulates the intensity of the phase modulated light from the phase modulator with a clock signal. A modulator is provided, and the relative phase between the phase modulator and the intensity modulator is optimized so that the average intensity of the output light from the intensity modulator is maximized.

具体的には、本発明に係る光送信回路は、入力するクロック信号に同期したNRZの差動符号化信号に変換して差動出力する差動符号化回路と、光源からの連続光を2分岐し、前記差動符号化回路からの差動出力によって、(a)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調し、(b)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調し、(a)又は(b)のように位相変調させた連続光を合流することで、前記位相変調した連続光の位相遷移時の光強度を低下させた位相変調光を出力する位相変調器と、前記入力するクロック信号の位相を制御し、位相調整クロック信号を出力する位相シフタと、前記位相変調器からの位相変調光を前記位相シフタからの位相調整クロック信号で強度変調して出力光として出力する強度変調器と、前記強度変調器からの出力光をモニタし、出力光の強度が最大となるように前記位相シフタに前記クロック信号の位相をシフトさせる制御回路と、を備える。   Specifically, an optical transmission circuit according to the present invention includes a differential encoding circuit that converts a differential encoding signal of NRZ synchronized with an input clock signal and outputs the differential signal, and continuous light from a light source. By branching, by differential output from the differential encoding circuit, (a) one of the two branched continuous lights based on '0' / '1' of the differential encoding signal is changed to + π phase / 0 phase, The other is phase-modulated to -π phase / 0 phase. (B) One of the two split continuous lights based on '0' / '1' of the differentially encoded signal is set to 0 phase / + π phase, and the other is set to 0. Phase / phase reduced to −π phase and phase-modulated continuous light as in (a) or (b) is combined to reduce the light intensity at the time of phase transition of the phase-modulated continuous light A phase modulator that outputs modulated light, and a phase shifter that controls the phase of the input clock signal and outputs a phase adjusted clock signal. An intensity modulator that modulates the intensity of the phase-modulated light from the phase modulator with a phase adjustment clock signal from the phase shifter and outputs it as output light, and monitors the output light from the intensity modulator, And a control circuit that causes the phase shifter to shift the phase of the clock signal so that the intensity of the signal becomes maximum.

差動符号化後の電気データ信号によって光位相を変調する位相変調器を用いることにより、光出力はデータの遷移点のみ減衰する出力が得られ、クロック位相が最適の場合に、強度変調器の光出力が最大となり、データとクロックの位相差が大きくなると光出力が減衰する特性が得られる。この特性を利用し、制御回路が、強度変調器からの出力光の平均強度が最大となるように位相シフタに強度変調器に入力クロック信号の位相を調整させることで、位相変調器と強度変調器との相対位相を自動的に最適化することができる。   By using a phase modulator that modulates the optical phase with the electrical data signal after differential encoding, the optical output is attenuated only at the data transition point, and when the clock phase is optimal, the intensity modulator When the optical output is maximized and the phase difference between the data and the clock is increased, the optical output is attenuated. Using this characteristic, the control circuit causes the phase shifter and the intensity modulator to adjust the phase of the input clock signal so that the average intensity of the output light from the intensity modulator is maximized. The relative phase with the vessel can be automatically optimized.

従って、本発明は、高速のタイミング抽出回路や位相比較器を不要とし、二つの変調器間の相対位相を自動で最適化できる光送信回路を提供することができる。   Therefore, the present invention can provide an optical transmission circuit that eliminates the need for a high-speed timing extraction circuit and a phase comparator and can automatically optimize the relative phase between the two modulators.

本発明に係る光送信回路は、入力するクロック信号に同期したNRZの差動符号化信号に変換して差動出力する差動符号化回路と、光源からの連続光を2分岐し、前記差動符号化回路からの差動出力によって、(a)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調し、(b)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調し、(a)又は(b)のように位相変調させた連続光を合流することで、前記位相変調した連続光の位相遷移時の光強度を低下させた位相変調光を出力する位相変調器と、前記入力する前記クロック信号の位相を制御し、位相調整クロック信号を出力する位相シフタと、前記位相変調器からの位相変調光を前記位相シフタからの位相調整クロック信号で強度変調して出力光として出力する強度変調器と、発生させた基準周波数の基準信号を前記位相シフタに入力し、位相調整クロック信号の位相を前記基準信号の基準周波数で変動させる発振器と、前記発振器からの基準信号と前記強度変調器からの出力光の光強度とを同期検波して検波信号を出力する同期検波回路と、前記同期検波回路からの検波信号の周波数が前記発振器からの基準信号の基準周波数の2倍となるように、前記位相シフタに位相調整クロック信号の変動する位相の中心位相をシフトさせる制御回路と、を備える。   An optical transmission circuit according to the present invention includes: a differential encoding circuit that converts a differentially encoded signal of NRZ synchronized with an input clock signal and outputs the differential signal; a continuous light from a light source into two branches; Depending on the differential output from the dynamic encoding circuit, (a) one of the two branched continuous lights based on '0' / '1' of the differential encoding signal is set to + π phase / 0 phase, and the other is −π phase. Phase modulation to / 0 phase, (b) One of the two branched continuous light based on '0' / '1' of the differential encoded signal is set to 0 phase / + π phase, and the other is set to 0 phase / −π phase And phase-modulated light in which the light intensity at the time of phase transition of the phase-modulated continuous light is reduced is output by combining the continuous light that has been phase-modulated into (a) or (b). A phase modulator, a phase shifter for controlling a phase of the input clock signal and outputting a phase-adjusted clock signal; An intensity modulator that modulates the intensity of the phase-modulated light from the phase modulator with the phase adjustment clock signal from the phase shifter and outputs it as an output light, and a reference signal of the generated reference frequency is input to the phase shifter, An oscillator that varies the phase of the adjustment clock signal at the reference frequency of the reference signal, and a synchronous detection circuit that synchronously detects the reference signal from the oscillator and the light intensity of the output light from the intensity modulator and outputs a detection signal And a control circuit that causes the phase shifter to shift the center phase of the phase of the phase adjustment clock signal so that the frequency of the detection signal from the synchronous detection circuit is twice the reference frequency of the reference signal from the oscillator And comprising.

発振器からの基準信号と前記強度変調器からの出力光の光強度とを同期検波することで、強度変調器に入力クロック信号の位相が進んでいるか遅れているかを検出することができる。   By synchronously detecting the reference signal from the oscillator and the light intensity of the output light from the intensity modulator, it is possible to detect whether the phase of the input clock signal is advanced or delayed in the intensity modulator.

本発明に係る光送信回路は、前記差動符号化回路からの差動符号化信号の符号が遷移する時間を調整して前記位相変調器に入力するローパスフィルタをさらに備えることが好ましい。   The optical transmission circuit according to the present invention preferably further includes a low-pass filter that adjusts a time during which a code of the differential encoded signal from the differential encoding circuit transitions and inputs the signal to the phase modulator.

ローパスフィルタを備えることで、上述の効果の他に、最適位相ずれに対する光出力パワーの検出が困難な位相領域を狭めることができる。   By providing the low-pass filter, in addition to the effects described above, it is possible to narrow a phase region in which it is difficult to detect the optical output power with respect to the optimum phase shift.

本発明に係る光送信回路は、前記クロック信号の周波数を1/2倍及び振幅を2倍に変換して前記位相シフタに入力する1/2分周回路をさらに備えることが好ましい。   The optical transmission circuit according to the present invention preferably further includes a ½ frequency divider that converts the frequency of the clock signal to ½ times and the amplitude to twice and inputs the clock signal to the phase shifter.

1/2分周回路を備えることで、上述の効果の他に、最適位相ずれに対する光出力パワーの検出が困難な位相領域を狭めることができる。   By providing the ½ frequency divider, in addition to the above-described effects, it is possible to narrow the phase region where it is difficult to detect the optical output power with respect to the optimum phase shift.

本発明によれば、高速のタイミング抽出回路や位相比較器を不要とし、二つの変調器間の相対位相を自動で最適化できる光送信回路を提供することができる。   According to the present invention, it is possible to provide an optical transmission circuit that eliminates the need for a high-speed timing extraction circuit and a phase comparator and can automatically optimize the relative phase between the two modulators.

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。   Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments. In the present specification and drawings, the same reference numerals denote the same components.

(第1の実施の形態)
図1は、第1の実施形態の光送信回路101のブロック図である。光送信回路101は、入力するデータ信号Dをクロック信号発生器72からのクロック信号C1に同期したNRZの差動符号化信号に変換して差動出力する差動符号化回路11と、光源71からの連続光L0を2分岐し、差動符号化回路11からの差動出力によって、(a)差動符号化信号の‘0’/‘1’に基づき2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調し、(b)差動符号化信号の‘0’/‘1’に基づき2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調し、(a)又は(b)のように位相変調させた連続光を合流することで、位相変調した連続光の位相遷移時の光強度を低下させた位相変調光L1を出力する位相変調器12と、クロック信号発生器72からのクロック信号C1の位相を制御し、位相調整クロック信号C2を出力する位相シフタ13と、位相変調器12からの位相変調光L1を位相シフタ13からの位相調整クロック信号C2で強度変調して出力光L2として出力する強度変調器14と、光分配器15で抽出した強度変調器14からの出力光L2の一部を受光素子16でモニタし、出力光L2の強度が最大となるようにクロック信号C1の位相をずらした位相調整クロック信号C2を位相シフタ13が出力するように制御する制御回路17と、を備える。
(First embodiment)
FIG. 1 is a block diagram of an optical transmission circuit 101 according to the first embodiment. The optical transmission circuit 101 converts the input data signal D into an NRZ differential encoding signal synchronized with the clock signal C1 from the clock signal generator 72, and outputs the differential encoding circuit 11 and the light source 71. The continuous light L0 is branched into two, and by the differential output from the differential encoding circuit 11, (a) one of the continuous lights branched into two based on '0' / '1' of the differential encoded signal is + π Phase modulated to phase / 0 phase and the other to -π phase / 0 phase, and (b) one of the continuous light branched into two based on '0' / '1' of differential encoded signal is 0 phase / + π phase In addition, the light intensity at the time of phase transition of the phase-modulated continuous light is obtained by merging the continuous light phase-modulated as in (a) or (b) by phase-modulating the other to 0 phase / −π phase. The phase modulator 12 that outputs the lowered phase modulated light L1 and the phase of the clock signal C1 from the clock signal generator 72 are controlled. The phase shifter 13 that outputs the phase adjustment clock signal C2 and the intensity modulation that modulates the intensity of the phase modulated light L1 from the phase modulator 12 with the phase adjustment clock signal C2 from the phase shifter 13 and outputs it as the output light L2. A part of the output light L2 from the intensity modulator 14 extracted by the optical device 14 and the optical distributor 15 is monitored by the light receiving element 16, and the phase of the clock signal C1 is shifted so that the intensity of the output light L2 is maximized. And a control circuit 17 that controls the phase shifter 13 to output the phase adjustment clock signal C2.

差動符号化回路11は、入力するデータ信号Dを差動符号化して差動符号化信号を出力する。差動符号化とは、‘1’の入力毎に出力する符号を‘1’から‘0’へ又は‘0’から‘1’へ反転する符号化処理のことである。‘0’の入力毎に出力する符号を反転させてもよい。さらに、差動符号化回路11は、差動符号化した信号を差動駆動して差動符号化信号を出力する。具体的には、差動符号化した符号が‘1’の場合、差動符号化回路11の+出力には‘+1’を出力し、−出力には‘−1’を出力する。また、差動符号化した符号が‘0’の場合、差動符号化回路11の+出力及び−出力ともに‘0’を出力する。   The differential encoding circuit 11 differentially encodes an input data signal D and outputs a differential encoded signal. The differential encoding is an encoding process for inverting the code output for each input of ‘1’ from ‘1’ to ‘0’ or ‘0’ to ‘1’. The sign to be output may be inverted every time “0” is input. Further, the differential encoding circuit 11 differentially drives the differentially encoded signal and outputs a differential encoded signal. Specifically, when the differentially encoded code is “1”, “+1” is output to the + output of the differential encoding circuit 11 and “−1” is output to the − output. When the differentially encoded code is “0”, “+” and −output of the differential encoding circuit 11 are both output “0”.

図2は、位相変調器12における位相変調の動作を示したものである。位相変調器12の光入力は、光源71からの連続光L0であり、連続光L0を図示しない差動符号化回路11からの差動符号化信号で変調する。   FIG. 2 shows the phase modulation operation in the phase modulator 12. The optical input of the phase modulator 12 is continuous light L0 from the light source 71, and modulates the continuous light L0 with a differential encoding signal from a differential encoding circuit 11 (not shown).

図3は、図1及び図2の位相変調器12の動作を説明した図である。図3に示すように差動符号化信号の‘1’/‘0’の電圧が、位相変調器12の透過特性の近接する二つの透過最大点のバイアス電圧に一致するよう設定する。位相変調器12が出力する位相変調光L1は、差動符号化データ信号が‘1’から‘0’または‘0’から‘1’に遷移する瞬間に消光する以外は常に透過状態であり、その光位相は差動符号化信号の‘1’/‘0’に対応して、‘0’/‘π’(又は‘π’/‘0’)となり、位相変調が完了する。   FIG. 3 is a diagram illustrating the operation of the phase modulator 12 of FIGS. 1 and 2. As shown in FIG. 3, the voltage of “1” / “0” of the differentially encoded signal is set to match the bias voltages of two transmission maximum points in the transmission characteristics of the phase modulator 12 that are close to each other. The phase-modulated light L1 output from the phase modulator 12 is always in a transmissive state except that it is extinguished at the moment when the differential encoded data signal transitions from “1” to “0” or from “0” to “1”. The optical phase becomes “0” / “π” (or “π” / “0”) corresponding to “1” / “0” of the differentially encoded signal, and the phase modulation is completed.

具体的には、図1及び図2の位相変調器12は、光源71からの連続光L0を2分岐する。位相変調器12は、差動符号化回路11からの差動出力によって、以下の(a)又は(b)のように位相変調する。
(a)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調する。
(b)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調する。
例えば、一方の連続光には、図3のように差動符号化信号の‘0’/‘1’で光位相を‘0’/‘π’(又は‘π’/‘0’)に進相させる。他方の連続光には、差動符号化信号の‘0’/‘1’で光位相を‘0’/‘−π’(又は‘−π’/‘0’)に遅相させる。この後、位相変調器12は、位相変調させた連続光を合流する。
Specifically, the phase modulator 12 of FIGS. 1 and 2 branches the continuous light L0 from the light source 71 into two branches. The phase modulator 12 performs phase modulation as shown in (a) or (b) below by the differential output from the differential encoding circuit 11.
(A) Based on “0” / “1” of the differentially encoded signal, one of the two branched continuous lights is phase-modulated to + π phase / 0 phase and the other is phase-modulated to −π phase / 0 phase.
(B) Based on “0” / “1” of the differentially encoded signal, one of the two branched continuous lights is phase-modulated to 0 phase / + π phase and the other is phase-modulated to 0 phase / −π phase.
For example, for one continuous light, the optical phase is advanced to “0” / “π” (or “π” / “0”) by “0” / “1” of the differentially encoded signal as shown in FIG. Make it compatible. For the other continuous light, the optical phase is delayed to “0” / “− π” (or “−π” / “0”) by “0” / “1” of the differentially encoded signal. Thereafter, the phase modulator 12 merges the phase-modulated continuous light.

上記(b)の場合について説明する。差動符号化回路11に入力する符号が‘1’であり、差動符号化した結果出力符号が‘0’から‘1’へ変わった場合、差動符号化回路11の+出力は‘+1’、−出力は‘−1’を出力する。位相変調器12の一方の導波路には差動符号化回路11の+出力が対応し、他方の導波路には差動符号化回路11の−出力が対応している。そのため、位相変調器12の一方の導波路を伝搬する連続光は0相から+π相へ、他方の導波路を伝搬する連続光は0相から−π相へ位相変調される。   The case (b) will be described. When the code input to the differential encoding circuit 11 is “1” and the output code is changed from “0” to “1” as a result of differential encoding, the + output of the differential encoding circuit 11 is “+1”. ',-Output outputs' -1'. One waveguide of the phase modulator 12 corresponds to the + output of the differential encoding circuit 11, and the other waveguide corresponds to the − output of the differential encoding circuit 11. Therefore, continuous light propagating through one waveguide of the phase modulator 12 is phase-modulated from 0 phase to + π phase, and continuous light propagating through the other waveguide is phase-modulated from 0 phase to −π phase.

逆に、差動符号化回路11に入力する符号が‘1’であり、差動符号化した結果出力符号が‘1’から‘0’へ変わった場合、差動符号化回路11の+出力も−出力も‘0’を出力する。そのため、位相変調器12の一方の導波路を伝搬する連続光も他方を伝搬する連続光も0相のままである。   Conversely, if the code input to the differential encoding circuit 11 is “1” and the output code is changed from “1” to “0” as a result of differential encoding, the + output of the differential encoding circuit 11 -Outputs “0” for both outputs. Therefore, the continuous light propagating through one waveguide of the phase modulator 12 and the continuous light propagating through the other remain zero phase.

位相変調器12は、このように位相変調された連続光を合流するため、一方の導波路を伝搬する連続光が+π相であり、他方の導波路を伝搬する連続光が−π相のとき及び両者とも0相のとき出力は加算される。   Since the phase modulator 12 merges the phase-modulated continuous light, the continuous light propagating through one waveguide is in the + π phase, and the continuous light propagating through the other waveguide is in the −π phase. When both are in the 0 phase, the outputs are added.

ところが、差動符号化信号が‘1’から‘0’へ又は‘0’から‘1’へ遷移するときに、一方の導波路を伝搬する連続光の位相が‘π/2’となる瞬間がある。同様に他方の導波路を伝搬する連続光の位相が‘−π/2’となる瞬間がある。このとき、一方の導波路を伝搬する連続光と他方の導波路を伝搬する連続光とで打ち消しあうため、位相変調器12が出力する位相変調光L1の光強度は低下する。   However, when the differentially encoded signal transitions from “1” to “0” or from “0” to “1”, the phase of the continuous light propagating through one waveguide becomes “π / 2”. There is. Similarly, there is a moment when the phase of continuous light propagating through the other waveguide becomes ‘−π / 2’. At this time, since the continuous light propagating through one waveguide and the continuous light propagating through the other waveguide cancel each other, the light intensity of the phase-modulated light L1 output from the phase modulator 12 decreases.

従って、差動符号化回路11に入力する符号が‘1’毎に、その遷移過程で位相変調器12が出力する位相変調光L1の光強度は低下する。   Therefore, every time the code input to the differential encoding circuit 11 is ‘1’, the light intensity of the phase-modulated light L <b> 1 output from the phase modulator 12 decreases during the transition process.

一方、上記(a)の場合は以下のようになる。差動符号化回路11に入力する符号が‘1’であり、差動符号化した結果出力符号が‘1’から‘0’へ変わった場合、差動符号化回路11の+出力は‘+1’、−出力は‘−1’を出力し、位相変調器12の一方の導波路を伝搬する連続光は0相から+π相へ、他方の導波路を伝搬する連続光は0相から−π相へ位相変調される。   On the other hand, the case (a) is as follows. When the code input to the differential encoding circuit 11 is “1” and the output code is changed from “1” to “0” as a result of differential encoding, the + output of the differential encoding circuit 11 is “+1”. ',-Output is' -1', continuous light propagating through one waveguide of the phase modulator 12 changes from 0 phase to + π phase, and continuous light propagating through the other waveguide passes from 0 phase to -π Phase modulated to phase.

逆に、差動符号化回路11に入力する符号が‘1’であり、差動符号化した結果出力符号が‘0’から‘1’へ変わった場合、差動符号化回路11の+出力も−出力も‘0’を出力し、位相変調器12の一方の導波路を伝搬する連続光も他方を伝搬する連続光も0相のままである。   On the contrary, when the code input to the differential encoding circuit 11 is “1” and the output code is changed from “0” to “1” as a result of differential encoding, the + output of the differential encoding circuit 11 Both the -output outputs "0", and the continuous light propagating through one waveguide of the phase modulator 12 and the continuous light propagating through the other remain in the zero phase.

従って、上記(a)の場合も同様に差動符号化回路11に入力する符号が‘1’毎に、位相の遷移過程で、‘π/2’の連続光と‘−π/2’の連続光とが打ち消しあうため、位相変調器12が出力する位相変調光L1の光強度は低下する。   Therefore, also in the case of (a), the code input to the differential encoding circuit 11 is “1”, and the phase transition process is performed with “π / 2” continuous light and “−π / 2”. Since the continuous light cancels out, the light intensity of the phase-modulated light L1 output from the phase modulator 12 decreases.

図4は、位相変調光41を図1で説明した強度変調器14の光入力とし、クロック信号42によってRZの強度変調をかけた場合に、位相変調光41に対するクロック信号42の相対位相と出力光43との関係を計算した結果である。図4(a)はクロック信号42の位相が最適な状態の計算結果である。図4(b)はクロック信号42の位相が位相変調光41の位相とずれを生じている状態の計算結果である。図4(a)及び図4(b)において、横軸は時刻を示し、縦軸は光強度又は振幅を示す。図2及び図3で説明したように位相変調器を用いて発生した位相変調光41は光位相が遷移する消光点以外は常に光が存在する。そのため、クロック信号42の位相が最適な場合には、図4(a)のように、強度変調器14の出力光43は、クロック信号42と同一周波数の光パルス列となる。一方、クロック信号42の位相が最適点からずれた場合には、図4(b)のように、強度変調器14の出力光43は、消光点とクロック信号42のピークが重なった部分が透過しないため、一部の光パルスが削られた光パルス列となる。図4(b)において、光パルスが削られた部分を丸印で示している。光パルスが削られることで出力パワーが減衰するので、クロック信号42の位相のずれを強度変調器14の出力光43の平均パワーとして検出できる。   4 shows the relative phase and output of the clock signal 42 with respect to the phase modulated light 41 when the phase modulated light 41 is used as the optical input of the intensity modulator 14 described in FIG. It is the result of calculating the relationship with the light 43. FIG. 4A shows the calculation result when the phase of the clock signal 42 is optimal. FIG. 4B shows a calculation result when the phase of the clock signal 42 is shifted from the phase of the phase-modulated light 41. 4A and 4B, the horizontal axis indicates time, and the vertical axis indicates light intensity or amplitude. As described with reference to FIGS. 2 and 3, the phase-modulated light 41 generated using the phase modulator always has light except for the extinction point at which the optical phase transitions. Therefore, when the phase of the clock signal 42 is optimum, the output light 43 of the intensity modulator 14 becomes an optical pulse train having the same frequency as that of the clock signal 42 as shown in FIG. On the other hand, when the phase of the clock signal 42 deviates from the optimum point, the output light 43 of the intensity modulator 14 is transmitted through the portion where the extinction point and the peak of the clock signal 42 overlap as shown in FIG. Therefore, an optical pulse train in which some of the optical pulses are cut off is obtained. In FIG. 4B, the portion where the light pulse has been cut is indicated by a circle. Since the output power is attenuated by removing the optical pulse, the phase shift of the clock signal 42 can be detected as the average power of the output light 43 of the intensity modulator 14.

図5は、強度変調器14における強度変調の動作を示したものである。強度変調器14は、位相変調光L1を位相調整クロック信号C2で強度変調する。強度変調器14が出力する出力光L2を光分配器15で分配し、受光素子16で光強度を測定する。   FIG. 5 shows the operation of intensity modulation in the intensity modulator 14. The intensity modulator 14 modulates the intensity of the phase-modulated light L1 with the phase adjustment clock signal C2. The output light L 2 output from the intensity modulator 14 is distributed by the light distributor 15, and the light intensity is measured by the light receiving element 16.

図6は、図1で説明した強度変調器14における位相変調光L1に対する位相調整クロック信号C2の相対位相と強度変調器14が出力する出力光L2の光強度との関係を計算した結果である(以下、「位相調整クロック信号C2の相対位相」を「クロック位相」と略記し、「強度変調器14が出力する出力光L2の光強度」を「出力パワー」と略記する。)。クロック位相最適点で出力パワーが最大となり、クロック位相が位相最適点から半周期ずれた点で出力パワー最小となる。この出力パワー変動はクロック信号の周期で繰り返す。受光素子16で出力光L2の出力パワーをモニタし、その結果により制御回路17は位相シフタ13を制御する。具体的には、出力パワーを最大となるように、位相シフタ13はクロック信号C1の位相をずらし、位相調整クロック信号C2を出力する。   FIG. 6 shows the result of calculating the relationship between the relative phase of the phase adjustment clock signal C2 with respect to the phase modulated light L1 in the intensity modulator 14 described in FIG. 1 and the light intensity of the output light L2 output from the intensity modulator 14. (Hereinafter, “the relative phase of the phase adjustment clock signal C2” is abbreviated as “clock phase”, and “the light intensity of the output light L2 output from the intensity modulator 14” is abbreviated as “output power”). The output power is maximized at the clock phase optimum point, and the output power is minimized at a point where the clock phase is shifted by a half cycle from the phase optimum point. This output power fluctuation is repeated in the cycle of the clock signal. The light receiving element 16 monitors the output power of the output light L2, and the control circuit 17 controls the phase shifter 13 based on the result. Specifically, the phase shifter 13 shifts the phase of the clock signal C1 so as to maximize the output power, and outputs the phase adjustment clock signal C2.

従って、光送信回路101は、高速のタイミング抽出回路や位相比較器を備えることなく、位相変調光L1に対するクロック位相最適点を保つことができる。また、光送信回路101は、二つの変調器の相対位相を自動で調整できるため、従来のように相対位相を手動で調整する必要がなく、相対位相が経時変化しても自動で最適化することができる。   Therefore, the optical transmission circuit 101 can maintain the clock phase optimum point for the phase-modulated light L1 without providing a high-speed timing extraction circuit or a phase comparator. Further, since the optical transmitter circuit 101 can automatically adjust the relative phase of the two modulators, there is no need to manually adjust the relative phase as in the prior art, and it is automatically optimized even if the relative phase changes with time. be able to.

(第2の実施形態)
図7は、第2の実施形態の光送信回路102のブロック図である。光送信回路102は、入力するデータ信号Dをクロック信号発生器72からのクロック信号C1に同期したNZRの差動符号化信号に変換して差動出力する差動符号化回路11と、光源71からの連続光L0を2分岐し、差動符号化回路11からの差動出力によって、(a)差動符号化信号の‘0’/‘1’に基づき2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調し、(b)差動符号化信号の‘0’/‘1’に基づき2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調し、(a)又は(b)のように位相変調させた連続光を合流することで、位相変調した連続光の位相遷移時の光強度を低下させた位相変調光L1を出力する位相変調器12と、クロック信号発生器72からのクロック信号C1の位相を制御し、位相調整クロック信号C2を出力する位相シフタ13と、位相変調器12からの位相変調光L1を位相シフタ13からの位相調整クロック信号C2で強度変調して出力光L2として出力する強度変調器14と、発生させた基準周波数の基準信号S1を加算器24を介して位相シフタ13に入力し、クロック位相を基準信号S1の基準周波数で変動させる発振器23と、光分配器15で抽出した強度変調器14からの出力光L2の光強度の一部を受光素子16で測定した測定信号と発振器23からの基準信号S1とを同期検波して検波信号を出力する同期検波回路22と、ローパスフィルタ21を通過した同期検波回路22からの検波信号の周波数が発振器23からの基準信号S1の基準周波数の2倍となるように、位相シフタ13に位相調整クロック信号C2の変動する位相の中心位相をシフトさせる制御回路27と、を備える。
(Second Embodiment)
FIG. 7 is a block diagram of the optical transmission circuit 102 according to the second embodiment. The optical transmission circuit 102 converts the input data signal D into an NZR differential encoding signal synchronized with the clock signal C 1 from the clock signal generator 72, and outputs a differential output, and a light source 71. The continuous light L0 is branched into two, and by the differential output from the differential encoding circuit 11, (a) one of the continuous lights branched into two based on '0' / '1' of the differential encoded signal is + π Phase modulated to phase / 0 phase and the other to -π phase / 0 phase, and (b) one of the continuous light branched into two based on '0' / '1' of differential encoded signal is 0 phase / + π phase In addition, the light intensity at the time of phase transition of the phase-modulated continuous light is obtained by merging the continuous light phase-modulated as in (a) or (b) by phase-modulating the other to 0 phase / −π phase. The phase modulator 12 that outputs the lowered phase modulated light L1 and the phase of the clock signal C1 from the clock signal generator 72 are controlled. The phase shifter 13 that outputs the phase adjustment clock signal C2 and the intensity modulation that modulates the intensity of the phase modulated light L1 from the phase modulator 12 with the phase adjustment clock signal C2 from the phase shifter 13 and outputs it as the output light L2. 14 and the generated reference frequency reference signal S1 is input to the phase shifter 13 via the adder 24, and the clock phase is changed by the reference frequency of the reference signal S1 and the optical distributor 15 extracts the clock phase. A synchronous detection circuit 22 for synchronously detecting a measurement signal obtained by measuring a part of the light intensity of the output light L2 from the intensity modulator 14 with the light receiving element 16 and the reference signal S1 from the oscillator 23, and outputting a detection signal; The phase shifter 13 is arranged so that the frequency of the detection signal from the synchronous detection circuit 22 that has passed through the filter 21 is twice the reference frequency of the reference signal S1 from the oscillator 23. And a control circuit 27 for shifting the varying phase center phase of the adjusted clock signal C2, the.

図7の光送信回路102と図1の光送信回路101との違いは、受光素子16の測定信号を発振器23からの基準信号S1で同期検波している点である。図8は、同期検波回路22の原理を説明するため、基準信号S1による強度変調器14の出力パワーの変動を模式的に説明したものである。図中、位相変調光L1に対するクロック位相をαからγの3つの状態で示している。このうちβが出力パワー最大となる位相最適点であり、αとγはそれぞれ相対位相が進みと遅れを示している。それぞれの状態において基準信号S1によって位相シフタ13の位相に変調をかけると、クロック位相の変化によって出力パワーが変動する。βの位相最適点では出力パワー最大点を中心に左右にクロック位相が変調されるので出力パワー変動は基準信号S1の倍周期で変動する。αの状態ではクロック位相に対して出力パワーが右上がりに変化する状態でクロック位相が変調されるので、基準信号S1と同相の出力パワー変動を生じる。同様に、γの状態では基準信号S1と逆相の出力パワー変動が生じることになる。   The difference between the optical transmission circuit 102 in FIG. 7 and the optical transmission circuit 101 in FIG. 1 is that the measurement signal of the light receiving element 16 is synchronously detected by the reference signal S 1 from the oscillator 23. FIG. 8 schematically illustrates fluctuations in the output power of the intensity modulator 14 due to the reference signal S1 in order to explain the principle of the synchronous detection circuit 22. In the figure, the clock phase for the phase-modulated light L1 is shown in three states from α to γ. Of these, β is the phase optimum point at which the output power is maximum, and α and γ indicate the advance and delay of the relative phase, respectively. When the phase of the phase shifter 13 is modulated by the reference signal S1 in each state, the output power varies due to the change of the clock phase. At the phase optimum point of β, the clock phase is modulated to the left and right with the output power maximum point as the center, so that the output power fluctuation fluctuates with a period twice the reference signal S1. In the state of α, the clock phase is modulated while the output power changes to the right with respect to the clock phase, so that an output power fluctuation in phase with the reference signal S1 occurs. Similarly, in the γ state, output power fluctuations having a phase opposite to that of the reference signal S1 occur.

従って、出力パワーを基準信号S1で同期検波して位相比較することで、クロック位相が進んでいるか遅れているかを検出することができる。図9は、クロック位相に対する同期検波回路22からの検波信号出力を示したものである。クロック位相が進んでいる場合には検波信号出力は正に、逆にクロック位相が遅れている場合には検波信号出力は負となり、位相最適点では右下がりのゼロ点となる。制御回路27は、検波信号出力がゼロからのずれを誤差信号として検出し、誤差信号の正であればクロック位相を遅らせ、誤差信号の負であればクロック位相を進めるという制御をする。   Therefore, it is possible to detect whether the clock phase is advanced or delayed by synchronously detecting the output power with the reference signal S1 and comparing the phases. FIG. 9 shows the detection signal output from the synchronous detection circuit 22 with respect to the clock phase. When the clock phase is advanced, the detection signal output is positive. Conversely, when the clock phase is delayed, the detection signal output is negative. The control circuit 27 detects a deviation from zero of the detection signal output as an error signal, and controls to delay the clock phase if the error signal is positive and to advance the clock phase if the error signal is negative.

従って、光送信回路102は、高速のタイミング抽出回路や位相比較器を備えることなく、位相変調光L1に対するクロック位相最適点を保つことができる。また、光送信回路102は、二つの変調器の相対位相を自動で調整できるため、従来のように相対位相を手動で調整する必要がなく、相対位相が経時変化しても自動で最適化することができる。   Therefore, the optical transmission circuit 102 can maintain the clock phase optimum point for the phase-modulated light L1 without providing a high-speed timing extraction circuit or a phase comparator. Further, since the optical transmitter circuit 102 can automatically adjust the relative phase of the two modulators, there is no need to manually adjust the relative phase as in the prior art, and it is automatically optimized even if the relative phase changes with time. be able to.

(第3の実施形態)
図10は、第3の実施形態の光送信回路103のブロック図である。光送信回路103と図1の光送信回路101との違いは、位相シフタ13の前段に1/2分周回路31が挿入されている点である。1/2分周回路31は、クロック信号C1の周波数を1/2倍及び振幅を2倍に変換して位相シフタ13に入力する。図1の光送信回路101におけるクロック位相と出力パワーとの関係は図6で説明したように、位相最適点付近で平坦になるため、クロック位相のずれを測定することが困難となる。光送信回路103は1/2分周回路31を備えることで、位相最適点付近であってもクロック位相のずれの測定を可能としている。
(Third embodiment)
FIG. 10 is a block diagram of the optical transmission circuit 103 according to the third embodiment. The difference between the optical transmission circuit 103 and the optical transmission circuit 101 of FIG. 1 is that a 1/2 frequency divider 31 is inserted in the previous stage of the phase shifter 13. The ½ divider circuit 31 converts the frequency of the clock signal C1 to ½ times and the amplitude to twice and inputs it to the phase shifter 13. As described with reference to FIG. 6, the relationship between the clock phase and the output power in the optical transmission circuit 101 in FIG. 1 becomes flat near the phase optimum point, and it is difficult to measure the clock phase shift. The optical transmission circuit 103 includes the ½ frequency divider 31 so that the clock phase shift can be measured even near the phase optimum point.

以下に、その理由を説明する。図11(a)〜(c)は、強度変調器14の透過特性と駆動信号(位相調整クロック信号C2)との関係を示したものである。図11(a)は、クロック信号と強度変調器14を透過する出力パワーとの関係を示した図である。クロック信号の波形のうち、50%RZ用クロック信号が図1で示した位相調整クロック信号C2に対応し、強度変調器14の半波長電圧に一致する振幅で駆動する状態を表している。このとき強度変調器14の出力光L2は、図11(c)に示すようにデューティ50%のパルスとなる。一方、図11(a)のクロック信号の波形のうち、67%RZ用クロック信号が図10の1/2分周回路31を通過した位相調整クロック信号C2に対応している。67%RZ用クロック信号の中点を強度変調器14の消光点に設定し、半波長電圧の2倍の振幅で駆動させる。強度変調器14の出力光L2には折り返しが生じ、図11(b)に示すように駆動周波数の2倍の周期で光パルスが発生し、そのデューティは67%となる。   The reason will be described below. FIGS. 11A to 11C show the relationship between the transmission characteristic of the intensity modulator 14 and the drive signal (phase adjustment clock signal C2). FIG. 11A is a diagram showing the relationship between the clock signal and the output power transmitted through the intensity modulator 14. Of the waveform of the clock signal, the 50% RZ clock signal corresponds to the phase adjustment clock signal C2 shown in FIG. 1 and represents a state of driving with an amplitude matching the half-wave voltage of the intensity modulator. At this time, the output light L2 of the intensity modulator 14 becomes a pulse with a duty of 50% as shown in FIG. On the other hand, of the waveform of the clock signal in FIG. 11A, the 67% RZ clock signal corresponds to the phase adjustment clock signal C2 that has passed through the ½ divider circuit 31 in FIG. The midpoint of the 67% RZ clock signal is set as the extinction point of the intensity modulator 14 and driven with an amplitude twice that of the half-wave voltage. The output light L2 of the intensity modulator 14 is turned back, and as shown in FIG. 11B, an optical pulse is generated with a period twice the driving frequency, and its duty is 67%.

図12は、67%RZ用クロック信号の位相と強度変調器14の出力パワーとの関係を計算した結果である。図12には、図6で説明した50%RZ用クロック信号の位相と強度変調器14の出力パワーとの関係も示す。67%RZ用クロック信号の場合、50%RZ用クロック信号の場合と比較してクロック位相最適点付近でのパワー変動が急峻になっている。図13は、クロック位相が最適点からずれ始めたときのパルスの裾と位相変調信号の消光点との関係を示したものである。図13(a)は67%RZ用クロック信号であり、図13(b)は50%RZ用クロック信号である。67%RZ用クロック信号は、クロック位相が最適点からのずれが小さい状態から位相変調信号の消光点にパルスの裾がかかり、図13の裾G1が削られて出力パワーが減衰するため、図12のようにクロック位相最適点付近でのパワー変動が急峻になる。   FIG. 12 shows the result of calculating the relationship between the phase of the 67% RZ clock signal and the output power of the intensity modulator 14. FIG. 12 also shows the relationship between the phase of the 50% RZ clock signal described in FIG. 6 and the output power of the intensity modulator 14. In the case of the 67% RZ clock signal, the power fluctuation near the clock phase optimum point is steep compared to the case of the 50% RZ clock signal. FIG. 13 shows the relationship between the bottom of the pulse and the extinction point of the phase modulation signal when the clock phase starts to deviate from the optimum point. FIG. 13A shows a 67% RZ clock signal, and FIG. 13B shows a 50% RZ clock signal. The 67% RZ clock signal has a pulse tail at the extinction point of the phase modulation signal from a state where the deviation of the clock phase from the optimum point is small, and the tail G1 in FIG. As shown in FIG. 12, the power fluctuation near the clock phase optimum point becomes steep.

従って、光送信回路103は、図1の光送信回路101で説明した効果のほかに、位相最適点付近であってもクロック位相のずれを測定することが可能という効果もある。   Therefore, in addition to the effect described in the optical transmission circuit 101 of FIG. 1, the optical transmission circuit 103 has an effect of being able to measure a clock phase shift even near the phase optimum point.

1/2分周回路31は、図7の光送信回路102にも組み込むことができる。また、本実施形態では、1/2分周回路31は、クロック信号を1/2分周し、半波長電圧の2倍の振幅にする構成としたが、1/1周波数のクロック信号を用い、その振幅を強度変調器14の半波長電圧より若干大きめに設定し、かつ、強度変調器14のDCバイアスを透過側に若干シフトさせるなどしてデューティを大きくとることでも同様の効果が得られる。   The 1/2 divider circuit 31 can also be incorporated in the optical transmission circuit 102 of FIG. In the present embodiment, the ½ divider circuit 31 is configured to divide the clock signal by ½ so that the amplitude is twice that of the half-wave voltage. However, a 1/1 frequency clock signal is used. The same effect can be obtained by setting the amplitude to be slightly larger than the half-wave voltage of the intensity modulator 14 and increasing the duty by slightly shifting the DC bias of the intensity modulator 14 to the transmission side. .

(第4の実施形態)
図14は、第4の実施形態の光送信回路104のブロック図である。光送信回路104と図7の光送信回路102との違いは、ローパスフィルタ21の後段にリミッタアンプ26が挿入されている点である。
(Fourth embodiment)
FIG. 14 is a block diagram of the optical transmission circuit 104 according to the fourth embodiment. The difference between the optical transmission circuit 104 and the optical transmission circuit 102 in FIG. 7 is that a limiter amplifier 26 is inserted in the subsequent stage of the low-pass filter 21.

リミッタアンプ26は、ローパスフィルタ21を通過した同期検波回路22の検波信号を増幅する。図6で説明したように、クロック位相と出力パワーとの関係は位相最適点付近で平坦になる。このため、同期検波回路22の同期検波も困難になる傾向がある。光送信回路104は、同期検波回路22からの検波信号をLPFで帯域制限し、高利得のリミッタアンプで増幅する。さらに、その出力振幅をある電圧でクランプすることでクロック位相のずれの検出感度が困難である位相範囲を狭めることができる。   The limiter amplifier 26 amplifies the detection signal of the synchronous detection circuit 22 that has passed through the low-pass filter 21. As described with reference to FIG. 6, the relationship between the clock phase and the output power is flat near the phase optimum point. For this reason, the synchronous detection of the synchronous detection circuit 22 tends to be difficult. The optical transmission circuit 104 band-limits the detection signal from the synchronous detection circuit 22 with an LPF and amplifies the detection signal with a high gain limiter amplifier. Further, by clamping the output amplitude with a certain voltage, it is possible to narrow the phase range in which the detection sensitivity of the clock phase shift is difficult.

従って、光送信回路104は、図1の光送信回路101で説明した効果のほかに、位相最適点付近であってもクロック位相のずれを測定することが可能という効果もある。   Therefore, in addition to the effect described with reference to the optical transmission circuit 101 in FIG. 1, the optical transmission circuit 104 has an effect that it can measure a clock phase shift even near the phase optimum point.

(第5の実施形態)
図15は、第5の実施形態の光送信回路105のブロック図である。光送信回路105と図1の光送信回路101との違いは、差動符号化回路11と位相変調器12との間にローパスフィルタ51を挿入した点である。ローパスフィルタ51は、差動符号化回路11からの差動符号化信号の符号が遷移する時間を調整して位相変調器12に入力する。具体的には、ローパスフィルタ51は差動符号化信号の‘0’から‘1’へ遷移する立ち上がり時間Tr及び‘1’から‘0’へ遷移する立ち下がり時間Tfを調整する。
(Fifth embodiment)
FIG. 15 is a block diagram of the optical transmission circuit 105 of the fifth embodiment. The difference between the optical transmission circuit 105 and the optical transmission circuit 101 in FIG. 1 is that a low-pass filter 51 is inserted between the differential encoding circuit 11 and the phase modulator 12. The low pass filter 51 adjusts the time during which the code of the differential encoded signal from the differential encoding circuit 11 transitions and inputs the adjusted signal to the phase modulator 12. Specifically, the low-pass filter 51 adjusts the rising time Tr for transition from “0” to “1” and the falling time Tf for transition from “1” to “0” of the differentially encoded signal.

図16は、差動符号化信号の立ち上がり時間Tr/立ち下がり時間Tfを20%から40%に変化させた場合の、クロック位相と強度変調器14の出力パワーの関係を示したものである。立ち上がり時間Tr/立ち下り時間Tfを大きくすることで、図16のようにクロック位相最適点付近でのパワー変動が急峻になる。そのため、クロック位相のずれの検出感度が困難である位相領域を狭めることができる。   FIG. 16 shows the relationship between the clock phase and the output power of the intensity modulator 14 when the rise time Tr / fall time Tf of the differentially encoded signal is changed from 20% to 40%. By increasing the rise time Tr / fall time Tf, the power fluctuation near the clock phase optimum point becomes steep as shown in FIG. Therefore, it is possible to narrow the phase region where the detection sensitivity of the clock phase shift is difficult.

従って、光送信回路105は、図1の光送信回路101で説明した効果のほかに、位相最適点付近であってもクロック位相のずれを測定することが可能という効果もある。   Therefore, in addition to the effect described in the optical transmission circuit 101 in FIG. 1, the optical transmission circuit 105 has an effect of being able to measure a clock phase shift even near the phase optimum point.

ローパスフィルタ51は、図7の光送信回路102にも組み込むことができる。   The low-pass filter 51 can also be incorporated in the optical transmission circuit 102 of FIG.

(第6の実施形態)
図17は、第6の実施形態の光送信回路106のブロック図である。光送信回路106と図7の光送信回路102との違いは、受光素子16と同期検波回路22との間に増幅器61及び第2のバンドパスフィルタ64が挿入されている点及び増幅器61の出力を第1のバンドパスフィルタ62及び自動バイアス制御回路63を介して強度変調器14へフィードバックしている点である。光送信回路106は、受光素子16の出力を分岐し、一方を位相シフタ13の制御に、他方を強度変調器14の制御に用いている。
(Sixth embodiment)
FIG. 17 is a block diagram of the optical transmission circuit 106 according to the sixth embodiment. The difference between the optical transmission circuit 106 and the optical transmission circuit 102 of FIG. 7 is that an amplifier 61 and a second bandpass filter 64 are inserted between the light receiving element 16 and the synchronous detection circuit 22 and the output of the amplifier 61. Is fed back to the intensity modulator 14 via the first band-pass filter 62 and the automatic bias control circuit 63. The optical transmission circuit 106 branches the output of the light receiving element 16 and uses one for controlling the phase shifter 13 and the other for controlling the intensity modulator 14.

光伝送用の強度変調器にはLINb0変調器が広く用いられている。この変調器は動作バイアス点がドリフトするため、自動バイアス制御回路によってドリフトを補償するのが一般的である。光送信回路106は、自動バイアス制御回路63を備える。図17に図示していないが、自動バイアス回路63にも同期検波回路を用いることができる。 The intensity modulator for optical transmission is widely used LiNbO 3 modulator. In this modulator, since the operating bias point drifts, the drift is generally compensated by an automatic bias control circuit. The optical transmission circuit 106 includes an automatic bias control circuit 63. Although not shown in FIG. 17, a synchronous detection circuit can also be used for the automatic bias circuit 63.

光送信回路106は、クロック位相制御回路及び自動バイアス制御回路63の入力を共通の受光素子16から得ることを特徴とする。クロック位相制御回路は、第2のバンドパスフィルタ64、同期検波回路22、ローパスフィルタ21、制御回路27、発振器23及び加算器24からなる。各々の制御回路に異なる周波数の基準信号を割り当て、受光素子16の出力を分岐した後、第1のバンドパスフィルタ62及び第2のバンドパスフィルタ64でそれぞれの透過周波数の基準信号を取り出し同期検波をかける。このような構成とすることで、主要部品を共有できる上、基準信号同士の干渉を抑圧でき個別の制御が可能となる。   The optical transmission circuit 106 is characterized in that the input of the clock phase control circuit and the automatic bias control circuit 63 is obtained from a common light receiving element 16. The clock phase control circuit includes a second bandpass filter 64, a synchronous detection circuit 22, a lowpass filter 21, a control circuit 27, an oscillator 23, and an adder 24. Reference signals having different frequencies are assigned to the respective control circuits, and the output of the light receiving element 16 is branched. Then, the first band pass filter 62 and the second band pass filter 64 extract the respective transmission frequency reference signals and perform synchronous detection. multiply. By adopting such a configuration, it is possible to share main components and suppress interference between reference signals, thereby enabling individual control.

光送信回路101から光送信回路106では、位相シフタ13をクロック信号C1の経路に挿入する構成になっているが、データ信号Dの経路における差動符号化回路11の前段又は後段に挿入しても同様の効果が得られる。また、光送信回路101から光送信回路106では、光源71側に位相変調器12があるが、光源71側に強度変調器14を配置しても同様の効果が得られる。   In the optical transmission circuit 101 to the optical transmission circuit 106, the phase shifter 13 is inserted into the path of the clock signal C1. However, the phase shifter 13 is inserted before or after the differential encoding circuit 11 in the path of the data signal D. The same effect can be obtained. Further, in the optical transmission circuit 101 to the optical transmission circuit 106, the phase modulator 12 is provided on the light source 71 side, but the same effect can be obtained even if the intensity modulator 14 is provided on the light source 71 side.

本発明に係る光送信回路は、差動4相位相シフトキーイング方式にも適用することができる。   The optical transmission circuit according to the present invention can also be applied to a differential four-phase phase shift keying method.

本発明に係る光通信回路のブロック図である。1 is a block diagram of an optical communication circuit according to the present invention. 位相変調器における位相変調の動作を示した図である。It is the figure which showed the operation | movement of the phase modulation in a phase modulator. 位相変調器の動作を説明した図である。It is a figure explaining operation | movement of a phase modulator. 位相変調光に対するクロック信号の相対位相と出力光との関係を示した図である。(a)は、クロック信号の位相が最適な状態の計算結果を示した図である。(b)は、クロック信号の位相が位相変調光の位相とずれを生じている状態の計算結果を示した図である。It is the figure which showed the relationship between the relative phase of the clock signal with respect to phase modulation light, and output light. (A) is the figure which showed the calculation result of the state with the optimal phase of a clock signal. (B) is the figure which showed the calculation result of the state which has produced the shift | offset | difference with the phase of the phase modulation light in the phase of a clock signal. 強度変調器の動作を説明した図である。It is a figure explaining operation | movement of an intensity modulator. 位相変調光に対するクロック位相と強度変調器14の出力パワーとの関係を示した図である。FIG. 6 is a diagram showing a relationship between a clock phase with respect to phase-modulated light and an output power of an intensity modulator. 本発明に係る光通信回路のブロック図である。1 is a block diagram of an optical communication circuit according to the present invention. 同期検波回路の原理を説明する図である。It is a figure explaining the principle of a synchronous detection circuit. クロック位相に対する同期検波回路からの検波信号出力を示した図である。It is the figure which showed the detection signal output from the synchronous detection circuit with respect to a clock phase. 本発明に係る光通信回路のブロック図である。1 is a block diagram of an optical communication circuit according to the present invention. 強度変調器の透過特性と駆動信号との関係を示したものである。(a)は、クロック信号と強度変調器14の出力パワーとの関係を示した図である。(b)は、デューティ67%のパルスである強度変調器の出力光を示した図である。(c)は、デューティ50%のパルスである強度変調器の出力光を示した図である。The relationship between the transmission characteristic of an intensity modulator and a drive signal is shown. (A) is the figure which showed the relationship between a clock signal and the output power of the intensity | strength modulator 14. FIG. (B) is the figure which showed the output light of the intensity | strength modulator which is a pulse of 67% of a duty. (C) is the figure which showed the output light of the intensity modulator which is a pulse of 50% duty. クロック信号の位相と強度変調器の出力パワーとの関係を計算した結果を示した図である。It is the figure which showed the result of having calculated the relationship between the phase of a clock signal, and the output power of an intensity modulator. クロック位相が最適点からずれ始めたときのパルスの裾と位相変調信号の消光点との関係を示した図である。(a)は、67%RZ用クロック信号の場合を説明した図である。(b)は、50%RZ用クロック信号の場合を説明した図である。It is the figure which showed the relationship between the tail of a pulse when a clock phase begins to shift | deviate from the optimal point, and the quenching point of a phase modulation signal. (A) is a figure explaining the case of the clock signal for 67% RZ. (B) is a diagram illustrating the case of a 50% RZ clock signal. 本発明に係る光通信回路のブロック図である。1 is a block diagram of an optical communication circuit according to the present invention. 本発明に係る光通信回路のブロック図である。1 is a block diagram of an optical communication circuit according to the present invention. 差動符号化信号の立ち上がり時間Tr/立ち下がり時間Tfを20%から40%に変化させた場合の、クロック位相と強度変調器14の出力パワーの関係を示した図である。It is the figure which showed the relationship between the clock phase and the output power of the intensity | strength modulator 14, when changing the rise time Tr / fall time Tf of a differential encoding signal from 20% to 40%. 本発明に係る光通信回路のブロック図である。1 is a block diagram of an optical communication circuit according to the present invention. 従来の光通信回路のブロック図である。It is a block diagram of the conventional optical communication circuit. 従来の光通信回路のブロック図である。It is a block diagram of the conventional optical communication circuit.

符号の説明Explanation of symbols

101〜106 光送信回路
11 差動符号化回路
12 位相変調器
13 位相シフタ
14 強度変調器
15 光分配器
16 受光素子
17、27 制御回路
21 ローパスフィルタ
22 同期検波回路
23 発振器
24 加算器
26 リミッタアンプ
31 1/2分周回路
41 位相変調光
42 クロック信号
43 出力光
51 ローパスフィルタ
61 増幅器
62 第1のバンドパスフィルタ
63 自動バイアス制御回路
64 第2のバンドパスフィルタ
71 光源
72 クロック信号発生器
92 第1の変調器
94 第2の変調器
96 リタイミング回路
L0 連続光
L1 位相変調光
L2 出力光
L3 光パルス列
L4 出力光
D データ信号
C1 クロック信号
C2 位相調整クロック信号
S1 基準信号
R1 クロック信号経路
R2 データ信号経路
101-106 Optical transmission circuit 11 Differential encoding circuit 12 Phase modulator 13 Phase shifter 14 Intensity modulator 15 Optical distributor 16 Light receiving element 17, 27 Control circuit 21 Low-pass filter 22 Synchronous detection circuit 23 Oscillator 24 Adder 26 Limiter amplifier 31 1/2 frequency divider circuit 41 phase modulated light 42 clock signal 43 output light 51 low pass filter 61 amplifier 62 first band pass filter 63 automatic bias control circuit 64 second band pass filter 71 light source 72 clock signal generator 92 first 1 modulator 94 second modulator 96 retiming circuit L0 continuous light L1 phase modulated light L2 output light L3 optical pulse train L4 output light D data signal C1 clock signal C2 phase adjustment clock signal S1 reference signal R1 clock signal path R2 data Signal path

Claims (4)

入力するクロック信号に同期したNRZの差動符号化信号に変換して差動出力する差動符号化回路と、
光源からの連続光を2分岐し、前記差動符号化回路からの差動出力によって、
(a)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調し、
(b)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調し、
(a)又は(b)のように位相変調させた連続光を合流することで、前記差動符号化信号が‘0’又は‘1’のまま遷移しない状態では、合流後の光位相が0相又はπ相として一定強度の位相変調光を出力し、前記差動符号化信号が‘0’から‘1’又は‘1’から‘0’へ遷移する位相遷移時に合流後の光位相が打ち消しあって光強度を低下させた位相変調光を出力する位相変調器と、
前記入力するクロック信号の位相を制御し、位相調整クロック信号を出力する位相シフタと、
前記位相変調器からの位相変調光を前記位相シフタからの位相調整クロック信号で強度変調して出力光として出力する強度変調器と、
前記強度変調器からの出力光をモニタし、出力光の強度が最大となるように前記位相シフタに前記クロック信号の位相をシフトさせる制御回路と、
を備える光送信回路。
A differential encoding circuit that converts the differentially encoded signal of NRZ in synchronization with the input clock signal and outputs the differential signal;
The continuous light from the light source is branched into two, and by the differential output from the differential encoding circuit,
(A) Phase modulation of one of the bifurcated continuous light based on '0' / '1' of the differential encoded signal to + π phase / 0 phase and the other to -π phase / 0 phase;
(B) Phase modulation of one of the bifurcated continuous light based on '0' / '1' of the differential encoded signal to 0 phase / + π phase and the other to 0 phase / −π phase;
In the state where the differential encoded signal remains “0” or “1” and does not transit by joining the continuous light phase-modulated as in (a) or (b), the optical phase after joining is 0. Phase-modulated light having a constant intensity is output as a phase or π-phase, and the optical phase after joining at the time of phase transition in which the differentially encoded signal transitions from “0” to “1” or “1” to “0” A phase modulator that outputs phase-modulated light that cancels out and reduces the light intensity;
A phase shifter for controlling a phase of the input clock signal and outputting a phase adjustment clock signal;
An intensity modulator that intensity-modulates the phase-modulated light from the phase modulator with a phase adjustment clock signal from the phase shifter and outputs it as output light;
A control circuit that monitors the output light from the intensity modulator and causes the phase shifter to shift the phase of the clock signal so that the intensity of the output light is maximized;
An optical transmission circuit comprising:
入力するクロック信号に同期したNRZの差動符号化信号に変換して差動出力する差動符号化回路と、
光源からの連続光を2分岐し、前記差動符号化回路からの差動出力によって、
(a)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を+π相/0相に、他方を−π相/0相に位相変調し、
(b)差動符号化信号の‘0’/‘1’に基づき前記2分岐した連続光の一方を0相/+π相に、他方を0相/−π相に位相変調し、
(a)又は(b)のように位相変調させた連続光を合流することで、前記差動符号化信号が‘0’又は‘1’のまま遷移しない状態では、合流後の光位相が0相又はπ相として一定強度の位相変調光を出力し、前記差動符号化信号が‘0’から‘1’又は‘1’から‘0’へ遷移する位相遷移時に合流後の光位相が打ち消しあって光強度を低下させた位相変調光を出力する位相変調器と、
前記入力する前記クロック信号の位相を制御し、位相調整クロック信号を出力する位相シフタと、
前記位相変調器からの位相変調光を前記位相シフタからの位相調整クロック信号で強度変調して出力光として出力する強度変調器と、
発生させた基準周波数の基準信号を前記位相シフタに入力し、位相調整クロック信号の位相を前記基準信号の基準周波数で変動させる発振器と、
前記発振器からの基準信号と前記強度変調器からの出力光の光強度とを同期検波して検波信号を出力する同期検波回路と、
前記同期検波回路からの検波信号の周波数が前記発振器からの基準信号の基準周波数の2倍となるように、前記位相シフタに位相調整クロック信号の変動する位相の中心位相をシフトさせる制御回路と、
を備える光送信回路。
A differential encoding circuit that converts the differentially encoded signal of NRZ in synchronization with the input clock signal and outputs the differential signal;
The continuous light from the light source is branched into two, and by the differential output from the differential encoding circuit,
(A) Phase modulation of one of the bifurcated continuous light based on '0' / '1' of the differential encoded signal to + π phase / 0 phase and the other to -π phase / 0 phase;
(B) Phase modulation of one of the bifurcated continuous light based on '0' / '1' of the differential encoded signal to 0 phase / + π phase and the other to 0 phase / −π phase;
In the state where the differential encoded signal remains “0” or “1” and does not transit by joining the continuous light phase-modulated as in (a) or (b), the optical phase after joining is 0. Phase-modulated light having a constant intensity is output as a phase or π-phase, and the optical phase after joining at the time of phase transition in which the differentially encoded signal transitions from “0” to “1” or “1” to “0” A phase modulator that outputs phase-modulated light that cancels out and reduces the light intensity;
A phase shifter for controlling a phase of the input clock signal and outputting a phase adjustment clock signal;
An intensity modulator that intensity-modulates the phase-modulated light from the phase modulator with a phase adjustment clock signal from the phase shifter and outputs it as output light;
An oscillator that inputs a reference signal of the generated reference frequency to the phase shifter and varies the phase of the phase adjustment clock signal at the reference frequency of the reference signal;
A synchronous detection circuit that synchronously detects the reference signal from the oscillator and the light intensity of the output light from the intensity modulator, and outputs a detection signal;
A control circuit that causes the phase shifter to shift the center phase of the phase of the phase adjustment clock signal so that the frequency of the detection signal from the synchronous detection circuit is twice the reference frequency of the reference signal from the oscillator;
An optical transmission circuit comprising:
前記差動符号化回路からの差動符号化信号の符号が遷移する時間を調整して前記位相変調器に入力するローパスフィルタをさらに備える請求項2に記載の光送信回路。   The optical transmission circuit according to claim 2, further comprising a low-pass filter that adjusts a time during which a code of the differentially encoded signal from the differential encoding circuit transitions and inputs the time to the phase modulator. 前記クロック信号の周波数を1/2倍及び振幅を2倍に変換して前記位相シフタに入力する1/2分周回路をさらに備えることを特徴とする請求項1から3に記載のいずれかの光送信回路。   4. The frequency division circuit according to claim 1, further comprising a ½ divider circuit that converts the frequency of the clock signal to ½ times and the amplitude to twice and inputs the clock signal to the phase shifter. 5. Optical transmission circuit.
JP2007189469A 2007-07-20 2007-07-20 Optical transmission circuit Active JP4838775B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007189469A JP4838775B2 (en) 2007-07-20 2007-07-20 Optical transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007189469A JP4838775B2 (en) 2007-07-20 2007-07-20 Optical transmission circuit

Publications (2)

Publication Number Publication Date
JP2009027517A JP2009027517A (en) 2009-02-05
JP4838775B2 true JP4838775B2 (en) 2011-12-14

Family

ID=40398884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007189469A Active JP4838775B2 (en) 2007-07-20 2007-07-20 Optical transmission circuit

Country Status (1)

Country Link
JP (1) JP4838775B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102474352B (en) * 2009-07-01 2014-10-29 三菱电机株式会社 Optical transmission device and optical transmission method
JP5484556B2 (en) * 2010-02-22 2014-05-07 三菱電機株式会社 Optical transmitter
WO2013031786A1 (en) * 2011-09-01 2013-03-07 日本電気株式会社 Phase adjustment circuit, optical transmission device, and phase adjustment method
JPWO2013140482A1 (en) * 2012-03-22 2015-08-03 日本電気株式会社 Optical modulator module, optical modulator, and optical modulation method
JP5487267B2 (en) * 2012-10-11 2014-05-07 Nttエレクトロニクス株式会社 Phase modulator
WO2014103231A1 (en) * 2012-12-25 2014-07-03 日本電気株式会社 Mach-zehnder optical modulator, optical communication system, and control method for mach-zehnder optical modulator
WO2015087380A1 (en) * 2013-12-09 2015-06-18 三菱電機株式会社 Laser radar device
WO2015189915A1 (en) * 2014-06-10 2015-12-17 三菱電機株式会社 Laser radar device
JP6563040B2 (en) * 2016-01-20 2019-08-21 三菱電機株式会社 Optical transmitter, optical communication system, and optical communication method
JP2023012575A (en) 2021-07-14 2023-01-26 富士通株式会社 optical transmitter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681865B2 (en) * 1997-03-31 2005-08-10 三菱電機株式会社 Optical pulse position detection circuit and optical pulse position detection method
JP4278332B2 (en) * 2001-06-29 2009-06-10 日本電信電話株式会社 Optical transmitter and optical transmission system
JP3763803B2 (en) * 2002-08-08 2006-04-05 株式会社東芝 Optical transmitter
JP2004254242A (en) * 2003-02-21 2004-09-09 Mitsubishi Electric Corp Optical transmitter and optical transmitting apparatus
JP4781094B2 (en) * 2005-11-30 2011-09-28 富士通株式会社 Optical transmitter

Also Published As

Publication number Publication date
JP2009027517A (en) 2009-02-05

Similar Documents

Publication Publication Date Title
JP4838775B2 (en) Optical transmission circuit
JP3681865B2 (en) Optical pulse position detection circuit and optical pulse position detection method
US8244138B2 (en) Polarization-multiplexing optical transmitter polarization-multiplexing optical receiver, polarization-multiplexing optical transceiving system, and controlling method thereof
JP4983466B2 (en) Optical modulation device, optical modulation method, and optical transmission device
JP4893637B2 (en) Optical transmitter and control method thereof
JP4108254B2 (en) Optical transmitter and optical transmission system
JP4678653B2 (en) Optical transmitter
JP2008066849A (en) Optical transmitter and its driving method
US20030175037A1 (en) Control of an optical modulator for desired biasing of data and pulse modulators
JP5353387B2 (en) Method and apparatus for driving optical modulator, and optical transmitter using the same
US20060072924A1 (en) Duo-binary optical transmitter tolerant to chromatic dispersion
JP5487547B2 (en) Light modulation apparatus and light modulation method
EP2709293A1 (en) Synchronous signal transmission system, synchronous drive system for optical modulator, synchronous signal transmission method, and non-temporary computer-readable medium storing program therefor
JP2007158600A (en) Signal recovery apparatus, optical receiver, and signal processing method
US20110043888A1 (en) Modulation system and method for generating a return-to-zero (rz) optical data signal
JP5068240B2 (en) Optical transmission system, transmitter and receiver
JP4554519B2 (en) Optical transmitter
US20030091259A1 (en) Apparatus and method for optical modulation and demodulation
CN102763349B (en) Optical transmitter
AU2003240411B8 (en) Method and arrangement for reducing the signal degradation in an optical polarisation-multiplex signal
JP5088174B2 (en) Demodulator circuit
US7783203B2 (en) System and method for controlling a difference in optical phase and an optical signal transmitter
JP4053473B2 (en) Optical transmitter
JP4148036B2 (en) Optical time division multiplexing transmitter
JP2008271028A (en) Light receiver and method for stabilizing operating point of optical interferometer for use therein

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250