JP4832185B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4832185B2 JP4832185B2 JP2006179052A JP2006179052A JP4832185B2 JP 4832185 B2 JP4832185 B2 JP 4832185B2 JP 2006179052 A JP2006179052 A JP 2006179052A JP 2006179052 A JP2006179052 A JP 2006179052A JP 4832185 B2 JP4832185 B2 JP 4832185B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- conductive
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、様々な形状を有する配線基板を作製するための方法及び当該配線基板を利用した半導体装置の作製方法に関する。 The present invention relates to a method for manufacturing a wiring board having various shapes and a method for manufacturing a semiconductor device using the wiring board.
近年、有価証券、商品の管理など、自動認識が必要なあらゆる分野を対象に、非接触でデータの授受が行えるRFID(Radio Frequency Identification)搭載カードや、RFID搭載タグの必要性が高まっている。RFIDを搭載したカードは、データの授受を行う際に使用する周波数帯に適応した形状のアンテナを介して、外部の機器と非接触でデータの読み書きをするようになされる。また、RFIDを搭載したカードは、磁気記録方式によりデータを記録する磁気カードに比べて記憶容量が大きく、セキュリティ性に優れているため、最近では様々な分野への利用できる形態が提案されている。 In recent years, the need for RFID (Radio Frequency Identification) -equipped cards and RFID-equipped tags that can exchange data without contact is increasing in all fields that require automatic recognition, such as management of securities and products. A card equipped with an RFID reads and writes data without contact with an external device via an antenna having a shape adapted to a frequency band used when data is exchanged. Further, since a card equipped with RFID has a large storage capacity and excellent security compared to a magnetic card that records data by a magnetic recording method, recently, a form that can be used in various fields has been proposed. .
一般的に、RFIDなどの半導体装置はアンテナとICチップとから構成され、アンテナはICチップ上に直接形成される場合と、ICチップとは別に形成され、その後ICチップと接続される場合がある。後者の場合、一般的にアンテナパターンはリジッド基板と呼ばれるPCB(Print Circuit Board、ガラスエポキシ樹脂)基板や、フレキ基板と呼ばれるFPC(Flexible Print Circuit、ポリイミド樹脂)基板上に形成されている。また、従来、アンテナパターンは、PCB基板やFPC基板上に銅箔を形成し、エッチング法やフォトリソグラフィ法にて銅箔をパターニングすることにより形成している(例えば、特許文献1、特許文献2)。 In general, a semiconductor device such as an RFID includes an antenna and an IC chip. The antenna may be formed directly on the IC chip, or may be formed separately from the IC chip and then connected to the IC chip. . In the latter case, the antenna pattern is generally formed on a PCB (Print Circuit Board, glass epoxy resin) substrate called a rigid substrate or an FPC (Flexible Print Circuit, polyimide resin) substrate called a flexible substrate. Conventionally, the antenna pattern is formed by forming a copper foil on a PCB substrate or an FPC substrate and patterning the copper foil by an etching method or a photolithography method (for example, Patent Document 1 and Patent Document 2). ).
また、半導体素子の微細な配線を形成するために導電性材料からなる配線パターン上に電解めっき処理により形成された電解めっき膜を配線として利用する方法が知られている(例えば、特許文献3)。
しかし、前述のように銅箔をパターニングすることによりアンテナを形成する場合、パターンとして残らない領域の銅は廃棄物として処理する必要があり、原材料の利用効率が悪い。また、パターンとして残らない領域の銅は廃棄物として処理しなければならないため、環境に優しいとはいえない。 However, when an antenna is formed by patterning a copper foil as described above, it is necessary to treat copper in a region that does not remain as a pattern as waste, and the utilization efficiency of raw materials is poor. Also, copper in areas that do not remain as patterns must be treated as waste, so it cannot be said to be environmentally friendly.
また、例えば、フォトリソグラフィ法によって銅箔パターンを加工する場合、フォトレジスト、露光装置、現像装置、銅のエッチング処理設備、フォトレジストの除去装置、乾燥装置等が必要である。従って、アンテナを製造するために高額の設備投資が必要となり、アンテナの製造コストの低下を妨げている。 For example, when a copper foil pattern is processed by a photolithography method, a photoresist, an exposure device, a developing device, a copper etching processing facility, a photoresist removal device, a drying device, and the like are required. Therefore, a large capital investment is required to manufacture the antenna, which hinders a reduction in the manufacturing cost of the antenna.
また、従来のように電解めっき処理により微細な配線を作製する場合、配線パターンと電解めっき膜とを配線として用いているが、電解めっき膜のみを配線として利用して配線パターン部分を再利用できれば、配線パターンである導電材料の使用量の削減につながり、半導体素子の低コスト化及び作製工程における環境への悪影響を少なくすることが可能であると考えられる。 In addition, when producing fine wiring by electrolytic plating as in the past, the wiring pattern and the electrolytic plating film are used as wiring. However, if the wiring pattern portion can be reused by using only the electrolytic plating film as wiring. This leads to a reduction in the amount of the conductive material used as the wiring pattern, and it is considered possible to reduce the cost of the semiconductor element and reduce the adverse effects on the environment in the manufacturing process.
上記課題を鑑み、本発明は、低コストで環境への悪影響が少ない配線基板の形成方法及び半導体装置の作製方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a method for forming a wiring board and a method for manufacturing a semiconductor device that are low in cost and have little adverse effect on the environment.
本発明の配線基板の作製方法は、基板上に導電性を示すパターンを形成し、前記パターン上に電解めっき処理により導電膜を形成し、前記パターンと前記導電膜とを分離することを特徴とする。 The method for manufacturing a wiring board according to the present invention is characterized in that a conductive pattern is formed on a substrate, a conductive film is formed on the pattern by electrolytic plating, and the pattern and the conductive film are separated. To do.
本発明の配線基板の作製方法は、基板上に導電性を示すパターンを形成し、前記パターン上に電解めっき処理により導電膜を形成し、前記導電膜上に基体を貼り付け、前記基体を前記基板から剥がすことにより、前記パターンと前記導電膜とを分離することを特徴とする。 In the method for manufacturing a wiring board according to the present invention, a pattern showing conductivity is formed on a substrate, a conductive film is formed on the pattern by electrolytic plating, a base is pasted on the conductive film, and the base is The pattern and the conductive film are separated by peeling from the substrate.
本発明の半導体装置の作製方法は、第1の基板上に導電性を示すパターンを形成し、前記パターン上に電解めっき処理により導電膜を形成し、前記パターンと前記導電膜とを分離し、第2の基板上に少なくとも1つの薄膜トランジスタを有するICチップを形成し、前記導電膜とICチップとを電気的に接続することを特徴とする。 In the method for manufacturing a semiconductor device of the present invention, a pattern showing conductivity is formed on a first substrate, a conductive film is formed on the pattern by electrolytic plating, the pattern and the conductive film are separated, An IC chip having at least one thin film transistor is formed over a second substrate, and the conductive film and the IC chip are electrically connected.
本発明の半導体装置の作製方法は、第1の基板上に導電性を示すパターンを形成し、前記パターン上に電解めっき処理により導電膜を形成し、前記パターンと前記導電膜とを分離し、第2の基板上に少なくとも1つの薄膜トランジスタを有するICチップを形成し、前記導電膜とICチップとを電気的に接続し、前記第2の基板と前記ICチップとを剥離し、前記ICチップと前記導電膜とを第3の基板で覆うことを特徴とする。 In the method for manufacturing a semiconductor device of the present invention, a pattern showing conductivity is formed on a first substrate, a conductive film is formed on the pattern by electrolytic plating, the pattern and the conductive film are separated, Forming an IC chip having at least one thin film transistor over a second substrate, electrically connecting the conductive film and the IC chip, separating the second substrate and the IC chip, The conductive film is covered with a third substrate.
前記第3の基板は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、繊維質な材料からなる紙、又は帯電防止フィルムであることを特徴とする。 The third substrate may be polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, paper made of a fibrous material, or an antistatic film.
前記第3の基板は、ポリエステル、ポリアミド、無機蒸着フィルム、又は紙類及びアクリル系合成樹脂、又はエポキシ系合成樹脂からなる接着性合成樹脂との積層フィルムであることを特徴とする。 The third substrate is a polyester, polyamide, inorganic vapor deposition film, or a laminated film of paper and an adhesive synthetic resin made of an acrylic synthetic resin or an epoxy synthetic resin.
前記パターンは、鉄(Fe)、アルミニウム(Al)、銅(Cu)、銀(Ag)、ニッケル(Ni)、タングステン(W)、チタン(Ti)、マグネシウム(Mg)、ニオブ(Nb)、若しくは錫(Sn)を含む材料であることを特徴とする。 The pattern is iron (Fe), aluminum (Al), copper (Cu), silver (Ag), nickel (Ni), tungsten (W), titanium (Ti), magnesium (Mg), niobium (Nb), or It is a material containing tin (Sn).
前記導電膜は、銀(Ag)と金(Au)との合金、銅(Cu)と金(Au)との合金、ニッケル(Ni)と金(Au)との合金、カドミウム(Cd)と金(Au)との合金、コバルト(Co)と金(Au)との合金、銅(Cu)、ニッケル(Ni)、錫(Sn)、鉛(Pb)、クロム(Cr)、金(Au)、銀(Ag)、ロジウム(Rh)、カドミウム(Cd)、又はコバルト(Co)を含むことを特徴とする。 The conductive film is made of an alloy of silver (Ag) and gold (Au), an alloy of copper (Cu) and gold (Au), an alloy of nickel (Ni) and gold (Au), cadmium (Cd) and gold. (Au) alloy, cobalt (Co) and gold (Au) alloy, copper (Cu), nickel (Ni), tin (Sn), lead (Pb), chromium (Cr), gold (Au), It contains silver (Ag), rhodium (Rh), cadmium (Cd), or cobalt (Co).
本発明の配線基板の作製方法を用いることで、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストに配線基板を作製することが可能である。さらに、本発明の作製方法において、配線基板を形成するための導電性樹脂パターン及び電解めっき浴の再利用が可能であり、環境への悪影響を低減し、低コストで配線基板を作製することができる。 By using the method for manufacturing a wiring board of the present invention, it is possible to manufacture the wiring board at a low cost by a simple process without performing many complicated steps. Furthermore, in the manufacturing method of the present invention, the conductive resin pattern and the electroplating bath for forming the wiring board can be reused, the adverse influence on the environment can be reduced, and the wiring board can be manufactured at low cost. it can.
本発明により作製された配線基板を用いることにより、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストな半導体装置を作成することができる。 By using the wiring board manufactured according to the present invention, a low-cost semiconductor device can be manufactured by a simple process without performing many complicated steps.
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.
(実施の形態1)
本実施例では、電解めっき処理による配線基板の形成方法について説明する。図1は、本実施の形態における配線基板の作製工程の断面図である。
(Embodiment 1)
In this embodiment, a method for forming a wiring board by electrolytic plating will be described. FIG. 1 is a cross-sectional view of a manufacturing process of a wiring board in the present embodiment.
まず、図1(A)に示すように、基板101上に導電性材料からなるパターン102を形成する。基板101としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板、シリコン基板等を用いることができる。他にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
First, as shown in FIG. 1A, a
パターン102は、スクリーン印刷法、真空蒸着法、スパッタ法、ガラス基板全面に導電性材料を形成した後、レーザー光にて不要な部分を除去する方法、インクジェット法に代表される液滴を微小径の開いた細管から吐出する方法、ディスペンス法に代表される粘性を有する材料あるいは液滴を数ミリメートル程度以下の径を持つ細管から乾燥気体にて押し出すことで形成する手法等を用いて形成することができる。また、パターン102の形状を変化させることで様々な形状の導電膜を作製することができる。なお、図1においてパターン102は表面に曲面を有する形状とした。つまり、パターン102の断面形状が弓形となるように形成した。しかし、パターン102の表面及び断面形状はこの形状に限定されない。例えば、断面形状が半円等の部分的に弧を描いた形状であってもよいし、三角形や四角形等の多角形としてもよい。
The
パターン102の材料として例えば、鉄(Fe)、アルミニウム(Al)、銅(Cu)、銀(Ag)、ニッケル(Ni)、タングステン(W)、チタン(Ti)、マグネシウム(Mg)、ニオブ(Nb)、若しくは錫(Sn)等の単体金属であってもよいし、鉄(Fe)、アルミニウム(Al)、銅(Cu)、銀(Ag)、ニッケル(Ni)、タングステン(W)、チタン(Ti)、マグネシウム(Mg)、ニオブ(Nb)、若しくは錫(Sn)を主成分とし、他の元素を微量に含んだ化合物であってもよい。また、鉄(Fe)、アルミニウム(Al)、銅(Cu)、銀(Ag)、ニッケル(Ni)、タングステン(W)、チタン(Ti)、マグネシウム(Mg)、ニオブ(Nb)、若しくは錫(Sn)を主成分とする合金材料であってもよい。また、金属樹脂中に鉄(Fe)、アルミニウム(Al)、銅(Cu)、銀(Ag)、ニッケル(Ni)、タングステン(W)、チタン(Ti)、マグネシウム(Mg)、ニオブ(Nb)、又は錫(Sn)が分散された材料を用いてもよい。
Examples of the material of the
次に、パターン102が形成された基板101を洗浄する。基材表面に付着した油脂類の汚れを除去することを目的として行う処理で、溶剤脱脂法、エマルジョン脱脂法、アルカリ脱脂法、電解脱脂法、又は超音波脱脂法などがあり、これらを適宜繰り返して脱脂洗浄する。
Next, the
次に、洗浄された基板101に対して電解めっき処理を行い、パターン102上に導電膜103を形成する(図1(B)参照)。図2に電解めっき処理のときの模式図を示す。電解めっき処理は、図2に示すように電解めっき浴201中に基板101と金属板202とを浸し、基板101上のパターン102を陰極に、金属板202を陽極としてパターン102と金属板202間に電流を流すことで、パターン102上に当該金属板と同様の導電性を有する導電膜が形成される。金属板として、銅(Cu)、ニッケル(Ni)、錫(Sn)、鉛(Pb)、クロム(Cr)、金(Au)、銀(Ag)、ロジウム(Rh)、コバルト(Co)、若しくはカドミウム(Cd)等の単体金属や、Ag、Cu、Ni、カドミウム(Cd)、若しくはコバルト(Co)等とAuとの合金等を用いることができる。本実施の形態で示した金属板202の材料とパターン102の材料とは、剥がれやすい組み合わせであれば適宜自由に組み合わせで用いることができる。なお、パターン102と金属板202とは、電気的に接続されればどのように接続してもよい。電解めっき終了後、基板101を電解めっき浴より取り出し、純水を用いて基板を洗浄する。
Next, electrolytic plating is performed on the cleaned
その後、導電膜103上に転置用基体104を貼り付けて、転置用基体104を基板101から剥がすことで導電膜103とパターン102とを分離する(図1(C)、(D)参照)。つまり、転置用基体104上に導電膜103を転置する。なお、パターン102上に形成された導電膜103の全てを剥がして転置用基体104に転置する必要はなく、必要に応じて導電膜103の一部分をパターン102と分離して転置用基体104に転置してもよい。このようにパターン102と分離した導電膜103を配線基板とよぶ。なお、導電膜103のパターン102と接していた側の表面は、パターン102の導電膜103と接していた側の表面と同様の形状を有している。つまり、導電膜103の断面形状は、パターン102の断面形状と部分的に同じである。転置用基体104として例えば、微粘着はく離テープ、熱はく離テープ、紫外線はく離テープなどを用いることができる。ここでパターン102と分離された導電膜103は、アンテナや素子と素子とを接続する配線などの各種配線として用いることができる。例えば、本実施の形態において作製された導電膜103をICチップと接続することで導電膜103を半導体装置のアンテナとして用いることができる。また、本実施の形態において作製された導電膜103を半導体素子の配線として用いることができる。なお、本実施の形態において、電界めっき処理で導電膜103を形成しているため、基板101と導電膜103とは接着されていない。従って、電界めっき処理の際の金属板202(導電膜103)の材料とパターン102の材料として、剥がれやすい組み合わせの材料を用いることで、パターン102と導電膜103とを簡単に剥がすことができる。
After that, the
本実施の形態において、電解めっき処理という容易な工程で配線基板を形成することができる。さらに、パターンの形状を変えることで容易に様々な形状の配線基板を形成することができる。例えば、アンテナとして用いる場合、ダイポール、輪状(例えば、ループアンテナ)、直方体で平坦なもの(例えば、パッチアンテナ)など様々な形状のアンテナを形成することができる。また、本実施の形態の作製方法において、配線基板を形成するための、基板101及びその上に形成されたパターン102並びに電解めっき浴201の再利用が可能であるので、低コストで配線基板を作製することができる。
In the present embodiment, the wiring board can be formed by an easy process called electrolytic plating. Furthermore, various shapes of wiring boards can be easily formed by changing the shape of the pattern. For example, when used as an antenna, antennas of various shapes such as a dipole, a ring (for example, a loop antenna), and a rectangular parallelepiped (for example, a patch antenna) can be formed. In the manufacturing method of this embodiment mode, the
(実施の形態2)
本実施の形態では、実施の形態1により作製された配線基板とICチップとを接続する方法の一形態について説明する。本実施の形態では、図3(A)に示すように、基板1141上に複数の薄膜トランジスタ群を有するICチップ1140と導電膜103とが設けられた半導体装置について説明する。なお、導電膜とICチップとを接続することにより、導電膜103は、ICチップ1140に含まれる少なくとも1つの薄膜トランジスタと電気的に接続する。また、当該半導体装置は、導電膜103を介して、非接触でICチップと外部の機器(リーダ/ライタ)との間でデータのやりとりを行うことができる。なお、本明細書において、無線通信によりデータを交信することができる素子を半導体装置と呼ぶ。このような半導体装置は、ICタグ、IDタグ、RF(Radio Frequency)タグ、RFID(Radio Frequency Identification)、無線タグ、電子タグ、無線プロセッサ、無線メモリ、無線チップ等と呼ばれることもある。
(Embodiment 2)
In this embodiment, an embodiment of a method for connecting the wiring board manufactured in Embodiment 1 and an IC chip will be described. In this embodiment, as illustrated in FIG. 3A, a semiconductor device in which an
まず、図3(B)に示すようにICチップ1140上に、ICチップ1140と導電膜103とを接合するためのバンプ1134を形成する。バンプ1134は、スクリーン印刷法、スパッタ法、ガラス基板全面に導電性材料を形成した後、レーザー光にて不要な部分を除去する方法、インクジェット法に代表される液滴を微小径の開いた細管から空気流にて吐出する方法、ディスペンス法に代表される粘性を有する材料あるいは液滴を数ミリメートル程度以下の径を持つ細管から乾燥気体にて押し出すことで形成する手法等を用いて形成することができる。本実施の形態では、スクリーン印刷法で形成する場合の形成方法を説明する。
First, as shown in FIG. 3B, a
まず、印刷版上に導電性樹脂1135を乗せ、スクレッパによりバンプのパターン形成部に開口された印刷版の開口部および全面に導電性樹脂(導電性ペースト)1135を塗布する。ここで、印刷版として例えばメッシュ数#40〜#400を使用し、導電性樹脂として例えば銀を含む樹脂(日本アチソン(株)、品名Electrodag427SS、バインダーとしてポリエステル系樹脂使用)を用いることができる。ここで、メッシュ数♯は1インチあたりのライン数をあらわしている。また、導電性樹脂として銀を含む樹脂を用いる場合、スクレッパと印刷版は非接触の位置で、スクレッパ移動速度3〜300mm/secとして銀を含む樹脂を塗布するとよい。
First, the
次に、スキージを用いて導電性樹脂1135を基材に塗布する。このとき、スキージは印刷版に接触させ、押し込み圧力は圧縮空気を用いて0.14〜0.175MPaとし、移動速度3〜300mm/secとして塗布するとよい。印刷後、樹脂の凹凸を取る為に印刷物のレベリングを例えば5分間行い、その後、75℃〜120℃で15分間〜45分間焼成することによりバンプが形成される。焼成は間接加熱雰囲気で行うとよい。
Next, the
続いて、導電性樹脂1135上に異方性導電性樹脂1136をスクリーン印刷により形成する。例えば、スクリーン印刷版としてメッシュ数#80〜#165を使用し、印刷版上に異方性導電性樹脂1136として例えばACP((株)スリーボンド製、3373C)を乗せ、スクレッパによりバンプのパターン形成部に相当する印刷版開口部および全面に異方性導電性樹脂1136を塗布する。その際、スクレッパと印刷版の距離は非接触で、スクレッパ移動速度は3〜300mm/secで行うとよい。次に、スキージで異方性導電性樹脂を印刷版開口部より基材に塗布する。スキージは印刷版に接触させ、押し込み圧力は圧縮空気を用いて0.14〜0.175MPaとし、速度30〜300mm/secで行うとよい。印刷後、120〜160℃で5分間焼成する。焼成は間接加熱雰囲気で行うとよい。
Subsequently, an anisotropic
この後、実施の形態1において作製した転置用基体104によって保持されている導電膜103とICチップ1141とを貼り合わせる(図3(C)参照)。本実施の形態では、異方性導電性樹脂が140℃になるような状態で基板101に圧力147Nを加え、20秒間保持することにより、ICチップ1141と導電膜103を接合する。
After that, the
この後、転置用基体104をICチップ1140から剥がすことにより、導電膜103と転置用基体104とを剥離することができる。その後、導電膜103上にポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどの保護フィルムを形成する。それにより、図3(A)に示す半導体装置を作製することができる。
Thereafter, the
実施の形態1により作製された配線基板を半導体装置に用いることで、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストな半導体装置を作成することができる。なお、スクリーン印刷法で導電性樹脂又は異方性導電性樹脂を形成する条件は本実施の形態で示した条件に限定されず、所望の導電性樹脂又は異方性導電性樹脂が形成されればどのような条件で行ってもよい。なお、本実施の形態は他の実施の形態と自由に組み合わせて行うことができる。つまり、他の実施の形態で示した材料や形成方法は、本実施の形態でも自由に組み合わせて利用することができる。 By using the wiring substrate manufactured according to Embodiment 1 for a semiconductor device, a low-cost semiconductor device can be manufactured with a simple process without performing many complicated steps. Note that the conditions for forming the conductive resin or the anisotropic conductive resin by the screen printing method are not limited to the conditions shown in this embodiment mode, and a desired conductive resin or anisotropic conductive resin is formed. Any conditions may be used. Note that this embodiment can be freely combined with any of the other embodiments. That is, the materials and formation methods described in the other embodiments can be freely combined and used in this embodiment.
(実施の形態3)
本実施の形態では、上記実施の形態で示した導電膜を半導体装置に利用する一形態について図面を用いて詳しく説明する。より詳しくは、少なくとも1つの薄膜トランジスタ及び少なくとも1つの記憶素子を有するICチップとアンテナとを有する半導体装置の作製方法について図面を参照して説明する。なお、本実施の形態において薄膜トランジスタは、非同期カウンタ、電源回路等の半導体装置を構成する各回路を構成する素子である。
(Embodiment 3)
In this embodiment, one embodiment in which the conductive film described in the above embodiment is used for a semiconductor device will be described in detail with reference to drawings. More specifically, a method for manufacturing a semiconductor device including an IC chip having at least one thin film transistor and at least one memory element and an antenna will be described with reference to drawings. Note that in this embodiment mode, a thin film transistor is an element included in each circuit included in a semiconductor device such as an asynchronous counter and a power supply circuit.
基板701(基体ともよぶ)の一表面に、剥離層702を形成する(図4(A)参照)。基板701は、絶縁表面を有する。基板701としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板、シリコン基板、またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。基板701がガラスからなる場合は、その面積や形状に大きな制限はない。そのため、基板701として、例えば、1辺が1メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。また、基板701がプラスチックからなる場合、作製工程の処理温度に耐えうる耐熱性のプラスチックを用いる必要がある。なお、好適には、ガラスからなる基板701上に少なくとも1つの薄膜トランジスタを設けた後、当該薄膜トランジスタを剥離して、プラスチックからなる基板上に設けてもよい。
A
なお、本工程では、剥離層702は、基板701の全面に設けているが、必要に応じて、基板701の全面に剥離層を設けた後に、フォトリソグラフィ法によりパターニングして、選択的に設けてもよい。また、基板701に接するように剥離層702を形成しているが、必要に応じて、基板701に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層702を形成してもよい。
Note that although the
剥離層702は、スパッタリング法やプラズマCVD法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)等から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
The
次に、剥離層702を覆うように、下地となる絶縁層703を形成する。絶縁層703は、スパッタリング法やプラズマCVD法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素(Si)と酸素(O)を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素(N)を含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。下地となる絶縁層は、基板701からの不純物の侵入を防止するブロッキング膜として機能する。
Next, an insulating
次に、絶縁層703上に、非晶質半導体層704を形成する。非晶質半導体層704は、スパッタリング法、LPCVD法、プラズマCVD法等により形成する。続いて、非晶質半導体層704をレーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、又は結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層706〜710を形成する(図4(B)参照)。
Next, an
ここで、結晶質半導体層706〜710の作成工程の一例について以下に説明する。まず、プラズマCVD法を用いて、非晶質半導体層704を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550℃、4時間)を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層706〜710を形成する。
Here, an example of a manufacturing process of the
非晶質半導体膜の結晶化にレーザ結晶化法を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度として照射する。 In the case of using a laser crystallization method for crystallization of an amorphous semiconductor film, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as an Ar laser, a Kr laser, or an excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants A laser oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonic laser beams of these fundamental waves, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.
なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。連続発振レーザ若しくは10MHz以上の周波数で発振するレーザビームを照射することで、結晶化された半導体膜の表面を平坦なものとすることができる。それにより、後に形成するゲート絶縁膜を薄膜化することも可能であり、また、ゲート絶縁膜の耐圧を向上させることに寄与することができる。 Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, a laser using a medium added with one or more, an Ar ion laser, or a Ti: sapphire laser should oscillate continuously It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When the laser beam is oscillated at an oscillation frequency of 10 MHz or more, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained. By irradiation with a continuous wave laser or a laser beam oscillated at a frequency of 10 MHz or higher, the surface of the crystallized semiconductor film can be flattened. Accordingly, it is possible to reduce the thickness of a gate insulating film to be formed later, and contribute to improving the breakdown voltage of the gate insulating film.
媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。 When ceramic (polycrystal) is used as the medium, it is possible to form the medium in a free shape in a short time and at low cost. When a single crystal is used, a cylindrical medium having a diameter of several millimeters and a length of several tens of millimeters is usually used. However, when ceramic is used, a larger one can be made.
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。 Since the concentration of dopants such as Nd and Yb in the medium that directly contributes to light emission cannot be changed greatly regardless of whether it is a single crystal or a polycrystal, there is a certain limit to improving the laser output by increasing the concentration. However, in the case of ceramic, since the size of the medium can be remarkably increased as compared with the single crystal, a great improvement in output can be expected.
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。 Further, in the case of ceramic, a medium having a parallelepiped shape or a rectangular parallelepiped shape can be easily formed. When a medium having such a shape is used to cause oscillation light to travel in a zigzag manner inside the medium, the oscillation optical path can be made longer. As a result, amplification is increased and oscillation can be performed with high output. Further, since the laser beam emitted from the medium having such a shape has a quadrangular cross-sectional shape at the time of emission, it is advantageous for shaping into a linear beam as compared with a round beam. By shaping the emitted laser beam using an optical system, it is possible to easily obtain a linear beam having a short side length of 1 mm or less and a long side length of several mm to several m. Become. In addition, by irradiating the medium with the excitation light uniformly, the linear beam has a uniform energy distribution in the long side direction.
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。このようにして得られた強度が均一な線状ビームを用いて結晶化された半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。 By irradiating the semiconductor film with this linear beam, the entire surface of the semiconductor film can be annealed more uniformly. When uniform annealing is required up to both ends of the linear beam, it is necessary to arrange a slit at both ends to shield the energy attenuating portion. When an electronic device is manufactured using a semiconductor film crystallized using a linear beam having a uniform intensity obtained in this way, the characteristics of the electronic device are good and uniform.
なお、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理(RTA法やファーネスアニール炉を用いた熱アニール等)を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。 Note that when an amorphous semiconductor layer is crystallized using a metal element that promotes crystallization, crystallization can be performed in a short time at a low temperature and the crystal orientation is aligned. Remains in the crystalline semiconductor layer, resulting in an increase in off-current and unstable characteristics. Therefore, an amorphous semiconductor layer functioning as a gettering site is preferably formed over the crystalline semiconductor layer. Since the amorphous semiconductor layer serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method in which argon can be contained at a high concentration. After that, heat treatment (RTA method or thermal annealing using a furnace annealing furnace) is performed to diffuse the metal element in the amorphous semiconductor layer, and then the amorphous semiconductor layer containing the metal element is removed. To do. Then, the content of the metal element in the crystalline semiconductor layer can be reduced or removed.
次に、結晶質半導体層706〜710を覆うゲート絶縁層705を形成する。ゲート絶縁層705は、プラズマCVD法やスパッタリング法により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。
Next, a
なお、ゲート絶縁層705を形成する前に、結晶質半導体膜706〜710の表面に高密度プラズマ処理によって酸化膜または窒化膜を形成してもよい。例えば、結晶質半導体膜706〜710としてSiを用いた場合、半導体膜表面に、酸化珪素(SiOx)または窒化珪素(SiNx)が形成される。また、高密度プラズマ処理により半導体膜を酸化させた後に、再度プラズマ処理を行うことによって窒化させてもよい。この場合、半導体膜に接して酸化珪素(SiOx)が形成され、当該酸化珪素の表面に窒化酸化珪素(SiNxOy)(x>y)が形成される。
Note that an oxide film or a nitride film may be formed on the surfaces of the
なお、プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下(例えば、酸素(O2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または酸素と水素(H2)と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下)でプラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下(例えば、窒素(N2)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下または窒素と水素と希ガス雰囲気下またはNH3と希ガス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。また、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理により形成された絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。例えば、Arを用いた場合にはプラズマ処理により形成される絶縁膜にはArが含まれている。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化又は窒化することができる。 Note that in the case where the semiconductor film is oxidized by plasma treatment, an oxygen atmosphere (eg, oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere or oxygen is used. Plasma treatment is performed under an atmosphere of hydrogen (H 2 ) and a rare gas or dinitrogen monoxide and a rare gas. On the other hand, in the case of nitriding a semiconductor film by plasma treatment, in a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere or nitrogen Plasma treatment is performed under a hydrogen and rare gas atmosphere or a NH 3 and rare gas atmosphere. As the rare gas, for example, Ar can be used. A gas in which Ar and Kr are mixed may be used. Therefore, the insulating film formed by the plasma treatment includes a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma treatment. For example, when Ar is used, the insulating film formed by plasma treatment contains Ar. When excitation of plasma in this case is performed by introducing microwaves, high-density plasma can be generated at a low electron temperature. The surface of the semiconductor film can be oxidized or nitrided by oxygen radicals (which may include OH radicals) or nitrogen radicals (which may include NH radicals) generated by this high-density plasma.
また、高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行う。より詳しくいうと、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物(ここでは、半導体膜)付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化膜または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波(2.45GHz)等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。 The high-density plasma treatment is performed in an atmosphere of the above gas at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, the electron density is 1 × 10 11 cm −3 to 1 × 10 13 cm −3 and the electron temperature of plasma is 0.5 eV to 1.5 eV. Since the electron density of plasma is high and the electron temperature in the vicinity of an object to be processed (here, a semiconductor film) formed on the substrate is low, damage to the object to be processed due to plasma can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, an oxide film or a nitride film formed by oxidizing or nitriding an object to be irradiated using plasma treatment is a CVD method. Compared with a film formed by sputtering or the like, a film having excellent uniformity in film thickness and the like and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature lower by 100 degrees or more than the strain point of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed. Note that a high frequency such as a microwave (2.45 GHz) can be used as a frequency for forming plasma. Note that the plasma treatment is performed using the above conditions unless otherwise specified.
このような高密度プラズマを用いた処理により、1〜20nm、代表的には5〜10nmの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは窒化)するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。 By such treatment using high-density plasma, an insulating film with a thickness of 1 to 20 nm, typically 5 to 10 nm, is formed over the semiconductor film. Since the reaction in this case is a solid-phase reaction, the interface state density between the insulating film and the semiconductor film can be extremely low. Such high-density plasma treatment directly oxidizes (or nitrides) a semiconductor film (crystalline silicon or polycrystalline silicon), so that the thickness of the formed insulating film ideally has extremely small variation. can do. In addition, since oxidation is not strengthened even at the crystal grain boundaries of crystalline silicon, a very favorable state is obtained. That is, the surface of the semiconductor film is solid-phase oxidized by the high-density plasma treatment shown here, thereby forming an insulating film with good uniformity and low interface state density without causing an abnormal oxidation reaction at the grain boundaries. can do.
なお、半導体膜をプラズマ処理して酸化または窒化することによって形成された絶縁膜の膜厚が十分である場合には、ゲート絶縁層705は必ずしも設ける必要はなく、プラズマ処理により半導体膜表面に形成された当該絶縁膜をゲート絶縁膜として用いることも可能である。さらに、ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
Note that in the case where an insulating film formed by oxidizing or nitriding a semiconductor film by plasma treatment is sufficient, the
また、半導体膜の結晶化の際に半導体膜に対し、連続発振レーザ若しくは10MHz以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた半導体膜は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、上記高密度プラズマにより形成されたゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタ(TFT)を得ることができる。 In addition, when the semiconductor film is crystallized, the semiconductor film obtained by scanning the semiconductor film in one direction while irradiating the semiconductor film with a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or more is The crystal grows in the beam scanning direction. By arranging the transistors in accordance with the scanning direction in the channel length direction (the direction in which carriers flow when the channel formation region is formed) and combining the gate insulating layer formed by the high-density plasma, characteristic variation is reduced. In addition, a transistor (TFT) with high field effect mobility can be obtained.
次に、ゲート絶縁層705上に、第1の導電層と第2の導電層を積層して形成する。第1の導電層は、プラズマCVD法やスパッタリング法により、20〜100nmの厚さで形成する。第2の導電層は、100nm〜400nmの厚さで形成する。第1の導電層と第2の導電層は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第1の導電層と第2の導電層の組み合わせの例を挙げると、窒化タンタルからなる層とタングステンからなる層、窒化タングステンからなる層とタングステンからなる層、窒化モリブデンからなる層とモリブデンからなる層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の導電層と第2の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、2層構造ではなく、3層構造の場合は、モリブデンからなる層とアルミニウムからなる層とモリブデンからなる層の積層構造を採用するとよい。
Next, a first conductive layer and a second conductive layer are stacked over the
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層716〜725を形成する。
Next, a resist mask is formed by photolithography, and etching treatment for forming gate electrodes and gate lines is performed, so that
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、結晶質半導体層706、708〜710に、イオンドープ法又はイオン注入法により、N型を付与する不純物元素を低濃度に添加して、不純物領域711、713〜715とチャネル形成領域780、782〜784を形成する。N型を付与する不純物元素は、15族に属する元素を用いれば良く、例えばリン(P)、砒素(As)を用いる。
Next, a resist mask is formed by photolithography, and an impurity element imparting N-type is added to the crystalline semiconductor layers 706 and 708 to 710 at a low concentration by ion doping or ion implantation.
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、結晶質半導体層707に、P型を付与する不純物元素を添加して、不純物領域712とチャネル形成領域781を形成する。P型を付与する不純物元素は、例えばボロン(B)を用いる。
Next, a resist mask is formed by photolithography, and an impurity element imparting p-type conductivity is added to the
次に、ゲート絶縁層705と導電層716〜725を覆うように、絶縁層を形成する。絶縁層は、プラズマCVD法やスパッタリング法により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層716〜725の側面に接する絶縁層(サイドウォールともよぶ)739〜743を形成する(図4(C)参照)。また、絶縁層739〜743の作成と同時に、絶縁層705をエッチングして、絶縁層734〜738を形成する。絶縁層739〜743は、後にLDD(Lightly Doped drain)領域を形成する際のドーピング用のマスクとして用いる。
Next, an insulating layer is formed so as to cover the
次に、フォトリソグラフィ法により、レジストからなるマスクを形成し、そのレジストマスクと絶縁層739〜743をマスクとして用いて、結晶質半導体層706、708〜710にN型を付与する不純物元素を添加して、第1の不純物領域(LDD領域ともよぶ)727、729、731、733と、第2の不純物領域726、728、730、732とを形成する。第1の不純物領域727、729、731、733の不純物元素の濃度は、第2の不純物領域726、728、730、732の不純物元素の濃度よりも低い。上記工程を経て、Nチャネル型の薄膜トランジスタ744、746〜748と、Pチャネル型の薄膜トランジスタ745が完成する。
Next, a resist mask is formed by photolithography, and an impurity element imparting N-type is added to the crystalline semiconductor layers 706 and 708 to 710 using the resist mask and the insulating
なお、薄膜トランジスタの構造は上記に記載に制約されない。シングルドレイン構造、オフセット構造、LDD構造、GOLD(Gate Overlapped Lightly Doped drain)構造等のどのような構造でもよい。例えば、全てのトランジスタにLDD領域を設けた構成としてもよいし、全てのトランジスタにLDD領域およびサイドウォールを設けない構造(図10(A)参照)とすることも可能である。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が1つ形成されるシングルゲート構造でもよいし、2つ形成されるダブルゲート構造または3つ形成されるトリプルゲート構造等の複数のチャネル形成領域を有するマルチゲート構造のTFTを用いることもできる。また、ボトムゲート型(逆スタガ型)としてもよいし、チャネル形成領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を積層構造で設けてもよい。ゲート電極を積層で設ける場合、図10(B)に示すようにゲート電極下方に形成される第1の導電膜105aと当該第1の導電膜105a上に形成される第2の導電膜105bで設け、当該第1の導電膜をテーパー状で形成し、第1の導電膜にのみ重なるようにソースまたはドレイン領域として機能する不純物領域より低い濃度の不純物領域を設ける構造で設けることもできる。また、ゲート電極を積層構造で設ける場合に、ゲート電極の下方に形成される第1の導電膜225aと当該第1の導電膜225a上に形成される第2の導電膜225bで設け、当該第2の導電膜225bの側壁に接し且つ導電膜225aの上方に形成されるようにサイドウォールを設ける構造(図10(C))とすることも可能である。なお、上記構成において、半導体膜103a、103bのソースまたはドレイン領域として機能する不純物領域をNi、Co、W等のシリサイドで設けることも可能である。
Note that the structure of the thin film transistor is not limited to the above description. Any structure such as a single drain structure, an offset structure, an LDD structure, or a GOLD (Gate Overlapped Lightly Doped Drain) structure may be used. For example, all transistors may have a structure in which LDD regions are provided, or a structure in which all transistors have no LDD regions and sidewalls (see FIG. 10A) may be employed. Further, the structure of the thin film transistor is not limited to the above-described structure, and may be a single gate structure in which one channel formation region is formed, a plurality of double gate structures in which two channel structures are formed, or a triple gate structure in which three channel structures are formed. A multi-gate TFT having a channel formation region can also be used. Alternatively, a bottom gate type (inverse stagger type) may be used, or a dual gate type having two gate electrodes arranged above and below a channel formation region with a gate insulating film interposed therebetween may be used. Further, the gate electrode may be provided in a stacked structure. In the case where the gate electrode is provided as a stack, as shown in FIG. 10B, a first
続いて、薄膜トランジスタ744〜748を覆うように、絶縁層を単層又は積層して形成する(図5(A)参照)。薄膜トランジスタ744〜748を覆う絶縁層は、SOG法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサンとは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。また、置換基として、フルオロ基を用いてもよい。
Next, an insulating layer is formed as a single layer or a stacked layer so as to cover the
例えば、薄膜トランジスタ744〜748を覆う絶縁層が3層構造の場合、1層目の絶縁層749として酸化珪素を含む層を形成し、2層目の絶縁層750として樹脂を含む層を形成し、3層目の絶縁層751として窒化珪素を含む層を形成するとよい。
For example, when the insulating layer covering the
なお、絶縁層749〜751を形成する前、又は絶縁層749〜751のうちの1つ又は複数を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はRTA法などを適用するとよい。
Note that before the insulating
次に、フォトリソグラフィ法により、絶縁層749〜751をエッチングして、第2の不純物領域726、728、730、732、不純物領域712を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層752〜761を形成する。
Next, the insulating
導電層752〜761は、プラズマCVD法やスパッタリング法により、チタン(Ti)、アルミニウム(Al)、ネオジウム(Nd)等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、アルミニウムを主成分とし珪素を含む材料、アルミニウムを主成分とし、ニッケル、炭素及び珪素から選択された1種又は複数種とを含む材料に相当する。導電層752〜761は、例えば、バリア層と珪素を含むアルミニウム層とバリア層の積層構造、バリア層と珪素を含むアルミニウム層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、アルミニウムシリコンが含むシリコンは、0.1wt%〜5wt%とする。また、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムや珪素を含むアルミニウムは、抵抗値が低く、安価であるため、導電層752〜761を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムや珪素を含むアルミニウムのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元するため、結晶質半導体層とバリア層の接続不良の発生を抑制することができる。
The
次に、導電層752〜761を覆うように、絶縁層762を形成する(図5(B)参照)。絶縁層762は、SOG法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。絶縁層762は、好適には、0.75μm〜3μmの厚さで形成する。
Next, an insulating
続いて、フォトリソグラフィ法により、絶縁層762をエッチングして、導電層757、759、761を露出させる開口部を形成する。続いて、開口部を充填するように、導電層を形成する。導電層は、プラズマCVD法やスパッタリング法を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層763〜765を形成する。なお、導電層763〜764は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層763〜765は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層763〜765を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ744〜748にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素又はアンモニア過水を用いるとよい。
Subsequently, the insulating
次に、導電層763〜765を覆うように、絶縁層766を形成する。絶縁層766は、SOG法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層766は、好適には、0.75μm〜3μmの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層766をエッチングして、導電層763〜765を露出させる開口部767〜769を形成する。
Next, an insulating
次に、導電層763、764に接するように有機化合物を含む層787を形成する(図6(A)参照)。有機化合物を含む層787は、液滴吐出法や蒸着法等により形成する。続いて、有機化合物を含む層787に接するように、導電層771を形成する。導電層771は、スパッタリング法や蒸着法等により形成する。
Next, a
以上の工程を経て、導電層763、有機化合物を含む層787及び導電層771の積層体からなる記憶素子789と、導電層764、有機化合物を含む層787及び導電層771の積層体からなる記憶素子790が完成する。本工程により、半導体装置を構成するICチップを形成することができる。なお、記憶素子の形態は本実施の形態に限定されず、必要がなければ必ずしも記憶素子を設ける必要はない。
Through the above steps, the
次に、導電層765上に異方性導電性樹脂777を形成する。そして、異方性導電性樹脂777上に上記実施の形態と同様に作製した導電膜786が設けられた支持体778を設ける。なお、ここで導電膜786はアンテナとして機能する配線基板である。そして、支持体778を取り除くことで支持体778と導電膜786とを剥離することができる(図6(B)、図7(A)参照)。
Next, an anisotropic
次に、記憶素子789、790、導電層786を覆うように、SOG法、液滴吐出法等により、保護層として機能する絶縁層772を形成する(図7(B)参照)。絶縁層772は、DLC(ダイヤモンドライクカーボン)などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料(好ましくはエポキシ樹脂)により形成する。
Next, an insulating
次に、剥離層702の一部が露出するように、絶縁層703、749、750、751、762、766、772をエッチングして、開口部773、774を形成する(図8(A)参照)。開口部773、774は、フォトリソグラフィ法やレーザを用いて不要な部分を除去する方法により形成することができる。本実施の形態では、紫外線レーザから射出されるレーザビームを照射して、開口部773、774を形成する。
Next, the insulating
次に、薄膜トランジスタ744〜748と、記憶素子789、790の素子群と、導電層786とを含む薄膜集積回路部799を、基板701から剥離する。剥離の方法としては、エッチング等によって剥離層702を除去する化学的剥離と、外部からの作用によって薄膜集積回路部799と剥離層702とを分離する物理的剥離とに大別されるが、これらに限定されない。本実施の形態では、化学的剥離を用い、開口部773、774にエッチング剤を導入して、剥離層702を除去する(図8(B)参照)。エッチング剤は、フッ化ハロゲンを含む気体又は液体を使用する。例えば、三フッ化塩素(ClF3)、三フッ化窒素(NF3)、三フッ化臭素(BrF3)、フッ化水素(HF)がある。なお、エッチング剤として、フッ化水素を使用する場合は、剥離層702として、酸化珪素からなる層を用いる。なお、剥離層702を化学的に除去せず、薄膜集積回路部799を外部から引っ張る等の物理的手法により剥離してもよい。開口部773、774をレーザーで形成した場合、剥離層702と薄膜集積回路部799とが剥がれやすくなり、薄膜集積回路部799を引っ張るだけで容易に薄膜集積回路部799と剥離層とを分離することができる。このような物理的手法を用いると、高価な薬品を用いる必要がないため、低コストな半導体装置を作製することができる。
Next, the thin film integrated
薄膜集積回路部799が剥離された基板701は、コストの削減のために、再利用するとよい。また、絶縁層772は、剥離層702を除去した後に、薄膜集積回路が飛散しないように、設けたものである。薄膜集積回路は小さく薄く軽いために、剥離層702を除去した後は、基板701に密着していないために飛散しやすい。しかしながら、薄膜集積回路上に絶縁層772を形成することで、薄膜集積回路に重みが付き、基板701からの飛散を防止することができる。また、薄膜集積回路単体では薄くて軽いが、絶縁層772を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
The
次に、薄膜集積回路の一方の面を、第1の基板776に接着させて、基板701から完全に剥離する(図9参照)。続いて、薄膜集積回路の他方の面を、第2の基板775に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路を、第1の基板776と第2の基板775により封止することにより半導体装置が完成する。
Next, one surface of the thin film integrated circuit is bonded to the
第1の基板776と第2の基板775は、帯電防止対策を施したフィルム(帯電防止フィルム)、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどに相当する。帯電防止対策を施したフィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が貼り付けられたフィルムは、片面に帯電防止可能な材料を貼り付けられたフィルムであってもよいし、両面に帯電防止可能な材料を貼り付けられたフィルムであってもよい。また、片面に帯電防止可能な材料が貼り付けられたフィルムは、帯電防止可能な材料が貼り付けられた面をフィルムの内側になるように貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。また、帯電防止可能な材料はフィルムの全面、あるいは一部に貼り付けてあればよい。なお、帯電防止可能な材料としては、アルミなどの金属、インジウムと錫を含む酸化物(ITO)、両性界面活性剤金属塩、イミダゾリン型両性界面活性剤、側鎖にカルボキシル基および4級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料などが挙げられる。帯電防止フィルムを第1の基板776と第2の基板775として用いることで、外部からの静電気によって集積回路に悪影響が及ぶことを防止することができる。
The
第1の基板776と第2の基板775は、熱圧着により、被処理体と加熱処理と加圧処理が行われて被処理体と接着する。加熱処理と加圧処理を行う際には、第1の基板776と第2の基板775の最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、第1の基板776と第2の基板775の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。
The
第1の基板776と第2の基板775がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。
In the case where the
上記の構成において、記憶素子789、790は、一対の導電層間に、有機化合物を含む層が設けられた素子であり、データの書き込みは、一対の導電層を短絡させることにより行う。データの読み出しは、記憶素子789、790の抵抗値の相違を読み取ることにより行う。記憶素子789、790は、不揮発性である点、データの書き換えが不可能である点、データの書き込みを行っていない記憶素子がある限り、データの追記が可能である点を特徴とする。また、3層の積層体からなるため、作製が簡単である点を特徴とする。また、積層部分の面積を縮小が容易であるため、高集積化を容易に実現することができる点を特徴とする。
In the above structure, the
実施の形態1により作製された配線基板を半導体装置に用いることで、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストな半導体装置を作成することができる。なお、本実施の形態は他の実施の形態、実施例と自由に組み合わせて行うことができる。つまり、他の実施の形態、実施例で示した材料や形成方法は、本実施の形態でも自由に組み合わせて利用することができる。 By using the wiring substrate manufactured according to Embodiment 1 for a semiconductor device, a low-cost semiconductor device can be manufactured with a simple process without performing many complicated steps. Note that this embodiment can be freely combined with any of the other embodiments and examples. That is, the materials and formation methods described in the other embodiments and examples can be freely combined and used in this embodiment.
(実施の形態4)
上記実施の形態で示した半導体装置を非接触でデータの送受信が可能であるRFIDとして利用した場合の一実施形態に関して図11を用いて説明する。
(Embodiment 4)
One embodiment in which the semiconductor device described in the above embodiment is used as an RFID that can transmit and receive data without contact is described with reference to FIGS.
RFID220は、非接触でデータを交信する機能を有し、電源回路211、クロック発生回路212、データ復調/変調回路213、他の回路を制御する制御回路214、インターフェース回路215、メモリ216、データバス217、本発明の作製方法により形成されたアンテナ218を有する(図11(A))。
The
電源回路211は、アンテナ218から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路212は、アンテナ218から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路213は、リーダライタ219と交信するデータを復調/変調する機能を有する。制御回路214は、メモリ216を制御する機能を有する。アンテナ218は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ219は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、RFIDは上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
The
また、RFIDは、各回路への電源電圧の供給を電源(バッテリ)を搭載せず電波により行うタイプとしてもよいし、各回路への電源電圧の供給をアンテナの代わりに電源(バッテリ)を搭載させて行うタイプとしてもよいし、電波と電源により電源電圧を供給するタイプとしてもよい。 The RFID may be of a type in which power supply voltage is supplied to each circuit by radio waves without mounting a power supply (battery), or power supply (battery) is supplied to each circuit instead of an antenna. It is good also as a type which makes it carry out, and it is good also as a type which supplies power supply voltage with an electromagnetic wave and a power supply.
本発明の半導体装置をRFID等に利用した場合、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。また、実施の形態1により作製された配線基板を半導体装置に用いることで、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストな半導体装置を作成することができる。RFIDは、非接触による無線通信で人や物の個々の情報を識別可能なICタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、RFIDを樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、RFIDは、入退室管理システムや精算システムといった、システムの運用に活用することができる。 When the semiconductor device of the present invention is used for RFID or the like, select a point that performs non-contact communication, a point that multiple reading is possible, a point that data can be written, and a point that can be processed into various shapes Depending on the frequency, there are advantages such as wide directivity and wide recognition range. In addition, by using the wiring substrate manufactured according to Embodiment Mode 1 for a semiconductor device, a low-cost semiconductor device can be manufactured by a simple process without performing many complicated steps. RFID is applied to IC tags that can identify individual information of people and objects by non-contact wireless communication, labels that can be attached to targets by applying label processing, events and amusement wristbands, etc. can do. Further, the RFID may be molded using a resin material, or may be directly fixed to a metal that hinders wireless communication. Further, the RFID can be used for system operation such as an entrance / exit management system and a payment system.
次に、本発明の半導体装置をRFIDとして実際に使用するときの一形態について説明する。表示部321を含む携帯端末の側面には、リーダライタ320が設けられ、品物322の側面にはRFID323が設けられる(図11(B))。品物322が含むRFID323にリーダライタ320をかざすと、表示部321に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品326をベルトコンベアにより搬送する際に、リーダライタ324と、商品326に設けられたRFID325を用いて、該商品326の検品を行うことができる(図11(C))。このように、システムにRFIDを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
Next, one mode when the semiconductor device of the present invention is actually used as an RFID will be described. A reader /
実施の形態1により作製された配線基板を半導体装置に用いることで、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストな半導体装置を作成することができる。なお、本実施の形態は他の実施の形態、実施例と自由に組み合わせて行うことができる。つまり、他の実施の形態、実施例で示した材料や形成方法は、本実施の形態でも自由に組み合わせて利用することができる。 By using the wiring substrate manufactured according to Embodiment 1 for a semiconductor device, a low-cost semiconductor device can be manufactured with a simple process without performing many complicated steps. Note that this embodiment can be freely combined with any of the other embodiments and examples. That is, the materials and formation methods described in the other embodiments and examples can be freely combined and used in this embodiment.
(実施の形態5)
本実施の形態では、上記実施の形態で示した配線基板の大量生産方法の一形態について図面を用いて説明する。具体的には、複数のガラス基板それぞれの上に形成されたパターン上に電解めっき処理により形成された導電膜をロールトゥロール工法によりフィルム上に移し替える方法を説明する。本実施の形態では、図12(A)、(B)に模式的に示すロールトゥロール型転写装置を用いて電解めっき処理により形成された導電膜をフィルム上に移し替える方法を説明する。図12(B)は、図12(A)に示した装置の断面の模式図である。
(Embodiment 5)
In this embodiment, one embodiment of a mass production method for wiring boards described in the above embodiment is described with reference to drawings. Specifically, a method for transferring a conductive film formed by electrolytic plating on a pattern formed on each of a plurality of glass substrates onto a film by a roll-to-roll method will be described. In this embodiment mode, a method of transferring a conductive film formed by electrolytic plating using a roll-to-roll type transfer apparatus schematically illustrated in FIGS. 12A and 12B onto a film will be described. FIG. 12B is a schematic view of a cross section of the device shown in FIG.
本実施の形態のロールトゥロール型転写装置は、図12(A)に示すように、フィルム1305が巻かれた第1のロール1306、第2のロール1307、第3のロール1308を回転させることで、フィルム1305が第3のロール1308に巻かれる構成となっている。
As shown in FIG. 12A, the roll-to-roll type transfer apparatus of this embodiment rotates the
まず、導電膜1301が形成されたガラス基板1302を移動手段1303上に設置する(図12(A)、(B)参照)。本実施の形態において、移動手段1303はガラス基板1302を矢印方向に移動させるものとする。ここで、導電膜1301は、実施の形態1と同様に電解めっき処理を用いてパターン1304上に形成されている。ガラス基板1302として、無アルカリガラス、ソーダガラス、鉛ガラス、ホウケイ酸ガラス、合成石英、溶融石英、シリコンウエハー、その他セラミックス基板等を使用すれば良い。
First, the
また、パターン1304は、スクリーン印刷法、ガラス基板全面に導電性材料を形成した後、レーザー光にて不要な部分を除去する方法、インクジェット法に代表される液滴を微小径の開いた細管から空気流にて吐出する方法、ディスペンス法に代表される粘性を有する材料あるいは液滴を数ミリメートル程度以下の径を持つ細管から乾燥気体にて押し出すことで形成する手法等のどのような方法を用いても良い。ガラス基板の大きさは、所望の配線基板の大きさ以上であれば当該パターンの形成方法で対応できる範囲で、適宜選択することができる。大量生産を行うことでより安価にアンテナパターンを得ようとすれば、所望のパターンを出来るだけ多く配置出来るようなより大きなガラス基板を用いればよい。 また、パターンが形成された基板を電界めっき浴に浸し、電解めっき処理によりパターン上に導電膜を形成するとき、電解めっき処理により形成される導電膜は、Cuに限らず、Ni、Sn、Pb、Cr、Au、Ag、ロジウム等の単体金属や、Ag、Cu、Ni、Cd、Co等とAuとの合金であっても良い。
The
次に、複数のガラス基板1302を移動させ、第1のロール1306、第2のロール1307、第3のロール1308を回転させることで、それぞれのガラス基板1302上に形成された導電膜1301をフィルム1305上に移すことができる。つまり、ガラス基板1302上に形成された導電膜1301と第2のロール1307とをフィルム1305を介して接触させることで、導電膜1301がパターン1304から剥離し、導電膜1301のみがフィルム1305に転写される。フィルム1305は、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂からなる基体上に、熱可塑性樹脂等の接着性あるいは粘着性を有した層を塗布したものを用いることができる。もちろんフィルム1305の材料はこれらに限定されず、接着性を有する可撓性基体であれば特に限定されない。本実施の形態のロールトゥロール型転写装置において、ロールの径、配置角度、ロールフィルムの走行速度、使用するフィルム材料、フィルムの厚み、フィルムの幅、フィルムの長さは、所望のアンテナパターンが転写出来ればどのようなものを使用しても良い。
Next, by moving the plurality of
本実施の形態では、導電膜1301を転写した後フィルム1305は第3のロール1308に巻き取られ、ガラス基板1302上に形成されたパターン1304を再利用することができる。
In this embodiment mode, after the
なお、本実施の形態は他の実施の形態、実施例と自由に組み合わせて行うことができる。つまり、他の実施の形態、実施例で示した材料や形成方法は、本実施の形態でも自由に組み合わせて利用することができる。 Note that this embodiment can be freely combined with any of the other embodiments and examples. That is, the materials and formation methods described in the other embodiments and examples can be freely combined and used in this embodiment.
(実施の形態6)
本実施の形態では、配線基板の大量生産方法について実施の形態5に示す方法とは異なる一形態について図面を用いて説明する。
(Embodiment 6)
In this embodiment, a method for mass production of wiring boards, which is different from the method shown in Embodiment 5, will be described with reference to the drawings.
本実施の形態では、図13に示すロールトゥロールスクリーン印刷装置を用いて、ロール1403に巻き付けられた第1のフィルム1401上にアンテナパターン1402を形成する。このとき第1のロール1403、第2のロール1404に巻き付けて使用する第1のフィルム1401は、可撓性を有し、その後の製造プロセスでの最高処理温度に耐えられるものであればよい。第1のフィルムとして、例えばポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板や、アクリル等の可撓性を有する合成樹脂からなる基板等が挙げられる。当該基板はその形状・面積に大きな制限が無く、例えば一本のロールで最大数キロメートルの基板を巻き付けることが出来るため、非常に生産性が良い。この点はフレキシブル性に劣る基板、例えばシリコン基板・ガラス基板・セラミック基板等と比較すると大きな優位点となる。
In this embodiment mode, the
まず、第1のフィルム1401を第2のロール1404によって巻き取りながら、印刷板1405上にアンテナパターン材料1406を塗布してアンテナパターン1402を形成する。そして、乾燥炉1407においてアンテナパターン1402を乾燥させ、第1のフィルム1401上に固定する。
First, the
続いて、第2のロール1404に巻き取られたアンテナパターン1402が形成された第1のフィルム1401を、図14に示す第3〜第6のロール1501〜1504に設置する。この際、第3〜第6のロール1501〜1504に均一に張力をかけることで、導電膜の膜厚と電気特性の均一化を図ることが可能となり、製品作製の歩留まりを向上することが可能である。図14は、電解めっき処理による導電膜形成、乾燥、導電膜の分離・剥離を連続的に行うロールトゥロール転写装置の模式図である。ロールトゥロール転写装置を用いてこれらの工程を連続的に行うことにより、個々に行う場合と比べてコストの低減・タクト向上の面で大きな優位点がある。また、本実施の形態では、第1のフィルム1401上にアンテナパターン1402を形成する工程を別の装置で行ったが、電解めっき処理による導電膜形成、乾燥、導電膜の分離・剥離工程と同一の装置を用いて形成してもよい。
Then, the
続いて、第2のフィルム1508を第7〜第9のロール1505〜1507に設置する。本実施の形態では第2のフィルムとして熱可塑性樹脂付き基材を使用する。第2のフィルムとしては熱可塑性樹脂に限らず、表面に接着性あるいは粘着性を有した層があるものであればよい。
Then, the
続いて、第3〜第9のロール1501〜1507を回転させて第1のフィルム1401を移動させて電解めっき処理を行う。本実施の形態では、電解めっき浴1509中にアンテナパターン1402を浸して電解めっき処理を行い、アンテナパターン1402上に導電膜1510を形成する。その後、乾燥炉1511において導電膜1510を乾燥させる。
Subsequently, the third to
次に、第5のロール1503上の導電膜1510と、第8のロール1506上の第2のフィルム1508とを接触させることにより、導電膜1510をアンテナパターン1402から分離・剥離する。つまり、第2のフィルム1508上に導電膜1510を転置する。導電膜1510が転置された第2のフィルム1508は、第9のロール1507により巻き取られる。第2のフィルム1508上に形成された導電膜1510をICチップ等と接続することにより、第2のフィルム1508を半導体装置として利用することができる。また、導電膜1510が剥離された第1のフィルム1401は、第6のロール1504により巻き取られる。巻き取られた第1のフィルム1401を再びめっき浴に連結されたロールトゥロール転写装置へ再び設置することで、アンテナパターン1402を再利用して導電膜を形成することが可能である。第1のフィルム1401の再利用回数を増やせば増やすほどアンテナ形成のコストの低減が可能となる。
Next, the
なお、本実施の形態は他の実施の形態、実施例と自由に組み合わせて行うことができる。つまり、他の実施の形態、実施例で示した材料や形成方法は、本実施の形態でも自由に組み合わせて利用することができる。 Note that this embodiment can be freely combined with any of the other embodiments and examples. That is, the materials and formation methods described in the other embodiments and examples can be freely combined and used in this embodiment.
(実施の形態7)
本発明のアンテナは半導体装置に利用することが可能であり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図15、図16を用いて説明する。
(Embodiment 7)
The antenna of the present invention can be used for a semiconductor device. For example, banknotes, coins, securities, certificates, bearer bonds, packaging containers, books, recording media, personal belongings, vehicles, It can be used in foods, clothing, health supplies, daily necessities, medicines, electronic devices and the like. These examples will be described with reference to FIGS.
図15(A)は、本発明に係るIDラベルの完成品の状態の一例である。ラベル台紙(セパレート紙)118上に、ICチップ110を内蔵した複数のIDラベル20が形成されている。IDラベル20は、ボックス119内に収納されている。また、IDラベル上には、その商品や役務に関する情報(商品名、ブランド、商標、商標権者、販売者、製造者等)が記されており、一方、内蔵されているICチップには、その商品(又は商品の種類)固有のIDナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、ICチップ内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
FIG. 15A is an example of the state of the finished product of the ID label according to the present invention. A plurality of ID labels 20 incorporating
図15(B)は、ICチップを内蔵したIDタグ120を示している。IDタグを商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、IDタグを備えることにより、所謂トレーサビリティ(traceablity;複雑化した製造、流通の各段階で問題が生じた場合に、経路を遡ることによって、その原因を迅速に把握できる態勢を整えること。)に優れた商品を流通させることができる。
FIG. 15B shows an
図15(C)は、本発明に係るIDカード41の完成品の状態の一例である。上記IDカードとしては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
FIG. 15C is an example of a state of a completed product of the
図15(D)は、本発明に係る無記名債券122の完成品の状態の一例である。上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、無記名債権に限らず小切手、証券、約束手形等の有価証券類、運転免許証、住民票等の証書類等に設けることもできる。
FIG. 15D is an example of a state of a completed product of
図15(E)は、ICチップ110を内蔵した商品を包装するための包装用フィルム類127を示している。包装用フィルム類127は、例えば、下層フィルム上に、ICチップを任意にばらまき、上層フィルムで覆うことによって作製することができる。包装用フィルム類127は、ボックス129に収納されており、所望の量だけカッター128で切り離して利用することができる。なお、包装用フィルム類127としての素材は特に制限されない。例えば、薄膜樹脂、アルミ箔、紙等を用いることができる。
FIG. 15E shows a
図16(A)、(B)は、本発明に係るIDラベル20を貼付した書籍123、ペットボトル124を示している。なお、もちろんこれらに限定されず、お弁当等の包装紙等の包装用容器類、DVDソフト、ビデオテープ等の記録媒体、自転車等の車両、船舶等の乗物類、鞄、眼鏡等の身の回り品、食料品、飲料等の食品類、衣服、履物等の衣類、医療器具、健康器具等の保健用品類、家具、照明器具等の生活用品類、医薬品、農薬等の薬品類、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等の電子機器等様々な物品に設けることができる。本発明に用いられるICチップは非常に薄いため、上記書籍等の物品に薄膜集積回路を搭載しても、機能、デザイン性を損ねることがない。更に、非接触型薄膜集積回路装置の場合、アンテナをチップとを一体形成でき、曲面を有する商品に直接転写することが容易になる。
16A and 16B show a
図16(C)は、果物類131の生鮮食品に、直接IDラベル20を貼り付けた状態を示している。また、図16(D)は、ICチップ110を内蔵した包装用フィルム類127によって、野菜類130の生鮮食品を包装した一例を示している。また、なお、IDラベルを商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品をくるんだ場合、包装用フィルム類を剥がすのは困難であるため、防犯対策上多少のメリットはある。
FIG. 16C shows a state where the
紙幣、硬貨、有価証券類、証書類、無記名債券類等にRFIDを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にRFIDを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にRFIDを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。RFIDの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。 Forgery can be prevented by providing RFID for bills, coins, securities, certificates, bearer bonds, and the like. In addition, by providing RFID for personal items such as packaging containers, books, and recording media, foods, daily necessities, electronic devices, etc., the efficiency of inspection systems and rental store systems can be improved. . By providing RFID for vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicine. As a method of providing the RFID, the RFID is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin.
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にRFIDを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にRFIDを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にRFIDを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。 In this way, by providing RFID for packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. . In addition, forgery and theft can be prevented by providing RFID for vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by embedding RFID in a living creature such as livestock, it becomes possible to easily identify the year of birth, sex, type, or the like.
以上のように、本発明の配線基板を用いた半導体装置は物品あればどのようなものにでも設けて使用することができる。本発明を用いることで、多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストな半導体装置を作成することができる。なお、本実施の形態は、他の実施の形態、実施例と自由に組み合わせて行うことができる。 As described above, a semiconductor device using the wiring board of the present invention can be provided and used for any product. By using the present invention, a low-cost semiconductor device can be manufactured by a simple process without performing many complicated steps. Note that this embodiment can be freely combined with any of the other embodiments and examples.
本実施例では、実施の形態1で示した配線基板の作製結果について説明する。 In this example, the result of manufacturing the wiring substrate shown in Embodiment Mode 1 is described.
まず、スクリーン印刷にてガラス基板上に導電性樹脂を形成した。本実施例において、スクリーン印刷版はメッシュ数#250を使用し、導電性樹脂として印刷版上に約100g程の銀を含む樹脂(日本アチソン(株)、Elctrodag427SS、バインダーとしてポリエステル系樹脂を使用)を乗せ、スクレッパによりパターン形成部に相当する印刷版開口部および全面に銀を含む樹脂の塗布を行った。その際、スクレッパと印刷版の距離は非接触で、スクレッパを速度80mm/sec移動させた。次に、スキージで銀を含む樹脂を印刷版開口部より基材に塗布した。スキージは印刷版に接触しスピード100mm/secとした。スキージの押し込み圧力は圧縮空気を用いて行い、0.150MPaとした。銀を含む樹脂を基材に塗布した後、樹脂の凹凸を取る為に印刷物のレベリングを5分行い、200℃で30分間焼成した。焼成は間接加熱雰囲気で行った。 First, a conductive resin was formed on a glass substrate by screen printing. In this example, the screen printing plate uses a mesh number of # 250, and a resin containing about 100 g of silver on the printing plate as a conductive resin (Japan Atison Co., Ltd., Elctrodag 427SS, polyester resin as a binder) A resin containing silver was applied to the printing plate opening and the entire surface corresponding to the pattern forming portion by a scraper. At that time, the distance between the scraper and the printing plate was non-contact, and the scraper was moved at a speed of 80 mm / sec. Next, a resin containing silver was applied to the base material from the printing plate opening with a squeegee. The squeegee was brought into contact with the printing plate at a speed of 100 mm / sec. The squeegee pushing pressure was set to 0.150 MPa using compressed air. After the resin containing silver was applied to the substrate, the printed matter was leveled for 5 minutes in order to remove the unevenness of the resin, and baked at 200 ° C. for 30 minutes. Firing was performed in an indirect heating atmosphere.
その後、銀を含む樹脂が形成された基板に対して、銅(Cu)の電解めっき処理を行った。本実施例において使用した電解めっき浴は、水500ml中に硫酸銅5水和物146.38g、濃硫酸15ml、平均分子量2000のポリエチレングリコール150mgを使用した。始めに硫酸銅5水和物146.38gと水500mlをビーカーに入れ、スターラーにて攪拌させながら、濃硫酸15ml、ポリエチレングリコール150mgを加え、全てを溶解させた。その後、基板上の銀を含む樹脂を陰極に、銅板(リン含有)を陽極にセットし、電解めっき浴を撹拌しながら、6分間0.03Aの電流を流すことで、基板上に形成された銀を含む樹脂上に銅の膜が形成された。電解めっき処理のときの電流密度は約1.0A/cm2とした。電解めっき終了後、基板を電解浴より取り出し、純水を用いて基板を洗浄した。図17(A)に、本実施例によりガラス基板上1201に形成された銀を含む樹脂1202上に、電解めっき処理により銅の膜1203が形成されたときのSEM(走査型電子顕微鏡)写真を示す。
Then, the electrolytic plating process of copper (Cu) was performed with respect to the board | substrate with which resin containing silver was formed. The electrolytic plating bath used in the present example used 146.38 g of copper sulfate pentahydrate, 15 ml of concentrated sulfuric acid, and 150 mg of polyethylene glycol having an average molecular weight of 2000 in 500 ml of water. First, 146.38 g of copper sulfate pentahydrate and 500 ml of water were placed in a beaker, and while stirring with a stirrer, 15 ml of concentrated sulfuric acid and 150 mg of polyethylene glycol were added to dissolve everything. Thereafter, a resin containing silver on the substrate was set on the cathode, a copper plate (phosphorus-containing) was set on the anode, and a current of 0.03 A was applied for 6 minutes while stirring the electrolytic plating bath. A copper film was formed on the resin containing silver. The current density during the electrolytic plating treatment was about 1.0 A / cm 2 . After the completion of the electroplating, the substrate was taken out from the electrolytic bath and washed with pure water. FIG. 17A shows an SEM (scanning electron microscope) photograph when a
その後、銅の膜上に転置用基体を貼り付けて、転置用基体を基板から剥がすことで銅の膜と銀を含む樹脂とを剥離する。図17(B)に示すように、銅の膜と銀を含む樹脂とははがれやすいため、容易に銅の膜を作製することができる。このように、パターンと電解めっきにより形成された導電膜とが剥がれやすくなる理由は、電解めっき処理により形成された導電膜の成長に伴い生成される導電膜の応力に対して、パターンと導電膜との界面での密着力が相対的に低下したため、分離・剥離につながったと考えられる。パターンと導電膜との界面での密着力は、パターンの形状、パターンの表面の形状(凹凸具合)、パターンの材質、パターンの電気的特性、パターンの機械的特性、電解めっき処理により形成された導電膜の材質、電解めっき処理により形成された導電膜の電気的特性、電解めっき処理により形成された導電膜の機械的特性、又はパターンと電解めっき浴との塗れ性(表面特性)等に影響を受けると考えられる。 Thereafter, a transfer substrate is attached to the copper film, and the transfer substrate is peeled from the substrate to peel the copper film and the resin containing silver. As shown in FIG. 17B, since the copper film and the resin containing silver are easily peeled off, the copper film can be easily manufactured. As described above, the reason why the pattern and the conductive film formed by electrolytic plating easily peel off is that the pattern and the conductive film against the stress of the conductive film generated as the conductive film formed by the electrolytic plating process grows. It is thought that separation / peeling was caused because the adhesive strength at the interface with the surface decreased relatively. The adhesion at the interface between the pattern and the conductive film was formed by the shape of the pattern, the shape of the surface of the pattern (unevenness), the material of the pattern, the electrical characteristics of the pattern, the mechanical characteristics of the pattern, and the electrolytic plating process. Influences the material of the conductive film, the electrical characteristics of the conductive film formed by the electrolytic plating process, the mechanical characteristics of the conductive film formed by the electrolytic plating process, or the paintability (surface characteristics) between the pattern and the electrolytic plating bath It is thought to receive.
101 基板
102 パターン
103 導電膜
104 転置用基体
101
Claims (6)
前記導電性を示すパターンの曲面形状を有する表面上に、電解めっき処理により導電膜を形成し、
前記導電膜に基体を貼り付け、
前記第1の基板及び前記導電性を示すパターンを分離することにより、表面が前記曲面形状を有する前記導電膜を前記基体上に設け、
第2の基板上に設けられたICチップ上に、前記ICチップと電気的に接続する導電性樹脂を形成し、
前記導電性樹脂の表面と、前記導電膜の前記曲面形状を有する表面とを接触させることにより、前記導電性樹脂を介して、前記導電膜と前記ICチップとを電気的に接続することを特徴とする半導体装置の作製方法。 A pattern showing conductivity is formed on the first substrate ,
On the surface having the curved shape of the pattern showing conductivity, a conductive film is formed by electrolytic plating,
A substrate is attached to the conductive film,
By separating the first substrate and the conductive pattern, the conductive film having a curved surface is provided on the base.
On an IC chip provided on a second substrate, forming the IC chip electrically connected to the conductive resin,
The conductive film and the IC chip are electrically connected through the conductive resin by bringing the surface of the conductive resin into contact with the surface of the conductive film having the curved shape. A method for manufacturing a semiconductor device.
前記導電膜と前記ICチップとを電気的に接続した後に、前記基体を前記導電膜から除去することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the substrate is removed from the conductive film after the conductive film and the IC chip are electrically connected.
液滴を微小径の開いた細管から吐出する方法、又は、粘性を有する材料あるいは液滴を細管から乾燥気体を用いて押し出す方法によって、前記導電性を示すパターンを前記第1の基板上に形成することを特徴とする半導体装置の作製方法。A pattern showing the conductivity is formed on the first substrate by a method of discharging a droplet from a small tube having a small diameter, or a method of extruding a viscous material or a droplet using a dry gas from the capillary. A method for manufacturing a semiconductor device.
前記導電性を示すパターンは、断面形状が、弓形、又は、部分的に弧を描いた形状であることを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device is characterized in that the conductive pattern has an arcuate shape or a partially arcuate shape in cross section.
前記導電性を示すパターンは、Fe、Al、Cu、Ag、Ni、W、Ti、Mg、Nb、又はSnを含むことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 4 ,
The method for manufacturing a semiconductor device, wherein the conductive pattern includes Fe, Al, Cu, Ag, Ni, W, Ti, Mg, Nb, or Sn.
前記導電膜は、AgとAuとの合金、CuとAuとの合金、NiとAuとの合金、CdとAuとの合金、CoとAuとの合金、Cu、Ni、Sn、Pb、Cr、Au、Ag、Rh、Co、又はCdを含むことを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 5 ,
The conductive film is made of an alloy of Ag and Au, an alloy of Cu and Au, an alloy of Ni and Au, an alloy of Cd and Au, an alloy of Co and Au, Cu, Ni, Sn, Pb, Cr, A manufacturing method of a semiconductor device including Au, Ag, Rh, Co, or Cd.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006179052A JP4832185B2 (en) | 2005-07-08 | 2006-06-29 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200756 | 2005-07-08 | ||
JP2005200756 | 2005-07-08 | ||
JP2006179052A JP4832185B2 (en) | 2005-07-08 | 2006-06-29 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007043118A JP2007043118A (en) | 2007-02-15 |
JP2007043118A5 JP2007043118A5 (en) | 2009-07-30 |
JP4832185B2 true JP4832185B2 (en) | 2011-12-07 |
Family
ID=37800764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006179052A Expired - Fee Related JP4832185B2 (en) | 2005-07-08 | 2006-06-29 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4832185B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1970951A3 (en) * | 2007-03-13 | 2009-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN101978480B (en) * | 2008-04-25 | 2012-05-02 | 夏普株式会社 | Multilayer wiring, semiconductor device, substrate for display and display |
JP2010041045A (en) * | 2008-07-09 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for producing the same |
JP2013093634A (en) * | 2013-02-21 | 2013-05-16 | Dainippon Printing Co Ltd | Manufacturing method of printed wiring board |
ITMI20130895A1 (en) * | 2013-05-31 | 2014-12-01 | Campagnolo Srl | ELECTRONIC BICYCLE SYSTEM |
JP6419132B2 (en) * | 2016-11-22 | 2018-11-07 | 東洋アルミエコープロダクツ株式会社 | Pulp mold structure manufacturing method and pulp mold structure |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127409A (en) * | 1999-10-27 | 2001-05-11 | Matsushita Electric Ind Co Ltd | Plating transfer original-plate and manufacturing method for the same, as well as manufacturing method for electronic component using the same |
JP2001284521A (en) * | 2000-03-30 | 2001-10-12 | Kyodo Printing Co Ltd | Antenna substrate for noncontact ic card and method of manufacture |
JP4154520B2 (en) * | 2002-08-23 | 2008-09-24 | 株式会社村田製作所 | Wiring board manufacturing method |
JP2004282487A (en) * | 2003-03-17 | 2004-10-07 | Sony Chem Corp | Antenna element and its manufacturing method |
-
2006
- 2006-06-29 JP JP2006179052A patent/JP4832185B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007043118A (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7685706B2 (en) | Method of manufacturing a semiconductor device | |
US7767516B2 (en) | Semiconductor device, manufacturing method thereof, and manufacturing method of antenna | |
JP6379250B2 (en) | Semiconductor device | |
JP4827618B2 (en) | Method for manufacturing antenna, method for manufacturing semiconductor device | |
US7683838B2 (en) | Semiconductor device | |
JP5523593B2 (en) | Semiconductor device | |
JP5322408B2 (en) | Semiconductor device and manufacturing method thereof | |
US7776656B2 (en) | Method for manufacturing semiconductor device | |
JP5324161B2 (en) | Semiconductor device | |
JP5089033B2 (en) | Method for manufacturing semiconductor device | |
JP4832185B2 (en) | Method for manufacturing semiconductor device | |
JP2008141167A (en) | Method of forming conductive layers and substrate having the conductive layers, and method of manufacturing semiconductor device | |
JP5052033B2 (en) | Method for manufacturing semiconductor device | |
JP5100012B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5089037B2 (en) | Method for manufacturing semiconductor device | |
JP5030470B2 (en) | Method for manufacturing semiconductor device | |
JP5657069B2 (en) | Semiconductor device | |
JP5127176B2 (en) | Method for manufacturing semiconductor device | |
JP2007043101A (en) | Method for fabricating semiconductor device | |
JP4974621B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007043100A (en) | Method for fabricating semiconductor device | |
JP2008235336A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4832185 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |