JP4829508B2 - Manufacturing method of optical semiconductor device - Google Patents
Manufacturing method of optical semiconductor device Download PDFInfo
- Publication number
- JP4829508B2 JP4829508B2 JP2005041669A JP2005041669A JP4829508B2 JP 4829508 B2 JP4829508 B2 JP 4829508B2 JP 2005041669 A JP2005041669 A JP 2005041669A JP 2005041669 A JP2005041669 A JP 2005041669A JP 4829508 B2 JP4829508 B2 JP 4829508B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier layer
- quantum dots
- substrate temperature
- quantum dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、光半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing an optical semiconductor device .
量子ドットレーザは、高温でもアンクールド(非冷却)動作が可能で、量子井戸レーザと比較して低消費電力であるという利点を有しており、現在様々な研究がなされている。 Quantum dot lasers have the advantage that they can be uncooled (uncooled) even at high temperatures and have lower power consumption than quantum well lasers, and various studies are currently underway.
図1は、その量子ドットレーザの要部拡大断面図である。 FIG. 1 is an enlarged cross-sectional view of the main part of the quantum dot laser.
この量子ドットレーザは、InPよりなる半導体基板1の上に、下地層2、InAs量子ドット3、及びバリア層4を順に形成してなり、バリア層4からInAs量子ドット3に電子を注入することにより、InAs量子ドット3からレーザ光が出力される。
In this quantum dot laser, an
図2は、この量子ドットレーザのエネルギバンド図である。 FIG. 2 is an energy band diagram of this quantum dot laser.
図2において、InAs量子ドット3におけるエネルギギャップΔEdは、量子ドット3の材料であるInAsによってのみ定まる。これに対し、価電子帯の底から頂上までのエネルギ差ΔE1や、伝導帯の頂上から底までのエネルギ差ΔE2は、量子ドット3を構成するInAsの他に、InAs量子ドット3の上下に形成される下地層2とバリア層4のそれぞれの材料によっても定まる。
In FIG. 2, the energy gap ΔE d in the InAs quantum dots 3 is determined only by InAs that is the material of the quantum dots 3. On the other hand, the energy difference ΔE 1 from the bottom to the top of the valence band and the energy difference ΔE 2 from the top to the bottom of the conduction band are in addition to the top and bottom of the InAs quantum dots 3 in addition to the InAs constituting the quantum dots 3. It is also determined by the respective materials of the
なお、バリア層4の名称である「バリア」とは、バリア層4のバンドギャップΔEbが量子ドット3のそれよりも広いため、量子ドット3内に閉じ込められる電子9が量子ドット3の外に漏れ出すのをバリアする機能をバリア層4が有していることに由来する。
The “barrier” that is the name of the
このような量子ドットレーザでは、InAs量子ドット3内に電子9を閉じ込め易いほど閾値電流値が安定するが、その電子の閉じ込め易さを表す指標にバンドオフセットがある。バンドオフセットとは、上記したΔE1とΔE2とを用いて、ΔE2/(ΔE1+ΔE2)で定義される値である。この値が大きいほど、InAs量子ドット3における伝導帯の頂上から底部までの深さが深くなり、InAs量子ドット3に電子9を閉じ込め易いということになる。 In such a quantum dot laser, the threshold current value becomes more stable as the electrons 9 are more easily confined in the InAs quantum dots 3, but there is a band offset as an index representing the ease of confinement of the electrons. The band offset is a value defined by ΔE 2 / (ΔE 1 + ΔE 2 ) using ΔE 1 and ΔE 2 described above. The larger this value, the deeper the conduction band from the top to the bottom of the InAs quantum dots 3, and the easier it is to confine the electrons 9 in the InAs quantum dots 3.
下記の特許文献1、3には、下地層2とバリア層4のそれぞれを、InGaAsP層やInP層で構成する構造が開示されている。
しかしながら、下地層2及びバリア層4としてInGaAsP層やInP層を形成すると、上記したバンドオフセットが小さくなるので、InAs量子ドット3内に電子を安定的に閉じ込めることができず、レーザを発振するための閾値電流が増大すると共に、高温での閾値電流値も不安定となる。
However, if an InGaAsP layer or InP layer is formed as the
このバンドオフセットを大きくする構造として、非特許文献2には、アルミ系の化合物半導体、例えばInAlGaAs層を下地層2やバリア層4に使用する構造が提案されている。
ところで、量子ドット3を構成するInAsは、高温で加熱すると容易に蒸発して形状が崩れる性質を有している。そのため、特許文献2のように、バリア層4となるInAlGaAs層をInAs量子ドット3上に形成する際には、InAs量子ドット3が蒸発して消失するのを防ぐために、例えば500℃以下の温度でInAlGaAs層を形成する必要がある。
By the way, InAs constituting the quantum dots 3 has a property of easily evaporating and losing its shape when heated at a high temperature. Therefore, as in
しかしながら、このように低温でInAlGaAsバリア層4を形成すると、リアクタ内や配管内に残留する酸素等の不純物がバリア層4に取り込まれ、バリア層4の膜質が劣化する。このようにバリア層4の膜質が劣化すると、量子ドットレーザの動作電流が上昇するといった不都合が新たに発生するので、好ましくない。
However, when the InAlGaAs
本発明の目的は、量子ドットを埋め込むバリア層の膜質を高めることが可能な光半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a method of manufacturing an optical semiconductor device capable of improving the film quality of a barrier layer in which quantum dots are embedded.
本発明の一観点によれば、半導体基板の上にIn x Al y Ga 1-x-y As(0<x, y<1)よりなる下地層を形成する工程と、第1の基板温度において、前記下地層の上に、少なくともInとAs(砒素)とIII族元素とを含む混晶よりなる量子ドットを形成する工程と、第2の基板温度において、前記量子ドットの上に、InpGa1-pAsqP1-q(0<p, q<1)よりなる第1バリア層を形成する工程と、前記第2の基板温度よりも高い第3の基板温度において、前記第1バリア層上に、InrAlsGa1-r-sAs(0<r, s<1)よりなる第2バリア層を形成する工程と、を有し、前記第1の基板温度と前記第2の基板温度は、450℃以上500℃以下であり、前記第3の基板温度は、600℃以上であることを特徴とする光半導体装置の製造方法が提供される。 According to one aspect of the present invention, a step of forming an underlayer made of In x Al y Ga 1-xy As (0 <x, y <1) on a semiconductor substrate, and at a first substrate temperature, Forming a quantum dot made of a mixed crystal containing at least In, As (arsenic), and a group III element on the underlayer; and at a second substrate temperature, the In p Ga 1 -p As q P 1-q ( 0 <p, q <1 ) forming the first barrier layer, and at a third substrate temperature higher than the second substrate temperature, the first barrier layer And forming a second barrier layer made of In r Al s Ga 1-rs As ( 0 <r, s <1 ), and the first substrate temperature and the second substrate temperature. Is 450 ° C. or higher and 500 ° C. or lower, and the third substrate temperature is 600 ° C. or higher.
本発明によれば、例えば450℃以上500℃以下の第2の基板温度において、量子ドットの上に第1バリア層を形成するので、高い基板温度に起因して量子ドットが蒸発したり、その形状が崩れるのが防がれる。 According to the present invention, the first barrier layer is formed on the quantum dots at a second substrate temperature of, for example, 450 ° C. or more and 500 ° C. or less, so that the quantum dots evaporate due to the high substrate temperature, The shape is prevented from collapsing.
更に、その第1バリア層で量子ドットを埋め込んだ後に、上記の第2の基板温度よりも高い第3の基板温度において、第1バリア層上に、InAlGaAsよりなる第2バリア層を形成する。InAlGaAs層は、低温で形成されると酸素等の不純物が膜中に取り込まれ易いが、本発明では第2の基板温度よりも高い第3の基板温度において第2バリア層を形成するので、第2バリア層への不純物の取り込みが抑制され、第2バリア層の膜質が向上する。 Further, after the quantum dots are embedded in the first barrier layer, a second barrier layer made of InAlGaAs is formed on the first barrier layer at a third substrate temperature higher than the second substrate temperature. When the InAlGaAs layer is formed at a low temperature, impurities such as oxygen are easily taken into the film. However, in the present invention, the second barrier layer is formed at a third substrate temperature higher than the second substrate temperature. Incorporation of impurities into the second barrier layer is suppressed, and the film quality of the second barrier layer is improved.
しかも、第2バリア層をInAlGaAsで構成するので、量子ドットと第2バリア層のそれぞれの伝導帯のエネルギ差が大きくなる。そのため、量子ドットから電子が逃げるのを第2バリア層によって防止するのが容易となるので、量子ドット内に電子が閉じ込め易くなる。その結果、レーザ構造にした場合に閾値電流を下げることが可能になると共に、光増幅器構造にした場合には、光信号の出力を高めることができる。 In addition, since the second barrier layer is made of InAlGaAs, the energy difference between the conduction bands of the quantum dots and the second barrier layer is increased. Therefore, it is easy to prevent the electrons from escaping from the quantum dots by the second barrier layer, so that the electrons are easily confined in the quantum dots. As a result, the threshold current can be lowered when the laser structure is used, and the output of the optical signal can be increased when the optical amplifier structure is used.
本発明によれば、量子ドットを形成する際の450℃以上500℃以下の温度で第1バリア層を形成するので、第1バリア層を形成する際の基板温度によって量子ドットが蒸発したりその形状が崩れるのを防ぐことができる。また、この第1バリア層をInGaAsPから構成するので、このように第1バリア層を低温で形成しても、第1バリア層の膜中に不純物が取り込まれ難く、第1バリア層の膜質が劣化するのを防ぐことができる。 According to the present invention, since the first barrier layer is formed at a temperature of 450 ° C. or more and 500 ° C. or less when forming the quantum dots, the quantum dots evaporate depending on the substrate temperature when forming the first barrier layer. The shape can be prevented from collapsing. In addition, since the first barrier layer is made of InGaAsP, even if the first barrier layer is formed at a low temperature in this way, impurities are not easily taken into the film of the first barrier layer, and the film quality of the first barrier layer is high. Deterioration can be prevented.
更に、第1バリア層の形成時よりも高い基板温度で第2バリア層を形成するので、第2バリア層の膜質を高めることができる。そして、その第2バリア層をInAlGaAsで構成するので、量子ドットと第2バリア層の伝導帯のエネルギ差が大きくなり、量子ドットに電子をとじこめ易くなる。 Furthermore, since the second barrier layer is formed at a higher substrate temperature than when the first barrier layer is formed, the film quality of the second barrier layer can be improved. Since the second barrier layer is made of InAlGaAs, the energy difference between the conduction bands of the quantum dots and the second barrier layer is increased, and electrons are easily trapped in the quantum dots.
次に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
(1)第1実施形態
図3〜図6は、本発明の第1実施形態に係る量子ドットレーザの製造途中の断面図である。
(1) 1st Embodiment FIGS. 3-6 is sectional drawing in the middle of manufacture of the quantum dot laser which concerns on 1st Embodiment of this invention.
最初に、図3(a)に示す断面構造を得るまでの工程について説明する。 First, steps required until a sectional structure shown in FIG.
まず、表面の面方位が(100)のn型InP基板(半導体基板)10を不図示のリアクタ内に入れ、基板温度を630℃に安定させる。そして、トリメチルインジウム(TMI)、ホスフィン(PH3)、及びシラン(SiH4)をリアクタ内に供給して、MOCVD(Metal Organic Chemical Vapor Deposition)法により、n型不純物としてシリコンが5.0×1017cm-3の濃度でドープされたInP層をn型InP基板10上に厚さ約1.0μm形成し、それを下部クラッド層12とする。
First, an n-type InP substrate (semiconductor substrate) 10 having a surface orientation (100) is placed in a reactor (not shown), and the substrate temperature is stabilized at 630 ° C. Then, trimethylindium (TMI), phosphine (PH 3 ), and silane (SiH 4 ) are supplied into the reactor, and silicon is used as an n-type impurity by MOCVD (Metal Organic Chemical Vapor Deposition) method. An InP layer doped at a concentration of 17 cm −3 is formed on the n-
次いで、図3(b)に示すように、下部クラッド層12と同じ反応ガスをリアクタ内に供給して、基板温度を630℃とする条件下で、MOCVD法により組成波長が1.10μmのInAlGaAs層を厚さ約50nmに形成し、それを下地層13とする。
Next, as shown in FIG. 3B, the same reactive gas as that of the
なお、下地層13を構成するIn、Al、Ga、及びAsの組成比は特に限定されず、xとyが共に0以上1以下となるInxAlyGa1-x-yAs層を下地層13として形成してよい。
The composition ratio of In, Al, Ga, and As constituting the
ところで、次の図3(c)に示す工程では、下地層13の上にInAs量子ドット14を形成するのであるが、InAs量子ドット14を構成するIn(インジウム)は蒸気圧が高く低温でも蒸発し易いため、上記の下地層13の形成温度である630℃に基板温度が保持されていると、下地層13の上に量子ドット14を形成するのが困難となる。
By the way, in the next step shown in FIG. 3C, InAs
そこで、下地層13を形成した後は、InAs量子ドットが蒸発し難くなる温度である450℃以上500℃以下の温度、より好ましくは480℃程度にまで基板温度(第1の基板温度)を下げる。
Therefore, after the
この後に、トリメチルインジウムとアルシンとをリアクタ内に供給すると、1〜1.5ML(Mono Layer:原子層)程度の厚さのInAsウエッティングレイヤーがInAlGaAs下地層13の上に形成された後、InAsとInAlGaAsとの格子定数の差に起因する歪を緩和するように、InAsウエッティングレイヤーの上にInAs量子ドット14が形成される。このようなInAs量子ドット14の形成モードはS-K(Stranski-Krastanov)モードと呼ばれる。また、この量子ドット14は、レーザの活性領域となるものであり、InとAsとの混晶で構成されると共に、典型的には約2ML程度の厚さとなる。
Thereafter, when trimethylindium and arsine are supplied into the reactor, an InAs wetting layer having a thickness of about 1 to 1.5 ML (Mono Layer) is formed on the
なお、量子ドット14には、下地層13を構成するInAlGaAs層からIII族元素(Al、Ga)が拡散する場合もある。その場合、量子ドット14は、InAsのみで構成されず、上記のIII族元素を含む混晶となる。
Note that group III elements (Al, Ga) may diffuse from the InAlGaAs layer constituting the
次に、図4(a)に示す断面構造を得るまでの工程について説明する。 Next, steps required until a sectional structure shown in FIG.
まず、高い基板温度に起因してInAs量子ドット14が蒸発するのを防ぐために、上記のリアクタ内において、450℃以上500℃以下の第2の基板温度、より好ましくは480℃に基板温度を下げる。そして、リアクタ内に、トリメチルインジウム、トリエチルガリウム、アルシン、及びホスフィンの混合ガスを供給し、InGaAsPよりなる第1バリア層15の成長を開始する。そして、量子ドット14の頂上部が完全に埋め込まれる程度の厚さ、例えば約10nmの厚さにInGaAsP第1バリア層15が成長したところで、ホスフィン以外のガスの供給を停止し、第1バリア層15の成長を終了する。なお、この第1バリア層15の組成波長は、量子ドット14のそれよりも広ければ特に限定されず、本実施形態では約1.10μmとする。また、第1バリア層を構成するIn、Ga、As、及びPの組成比も特に限定されず、pとqが共に0以上1以下となるInpGa1-pAsqP1-q層を第1バリア層15としてよい。
First, in order to prevent the InAs
このようにしてInAs量子ドット14がInGaAsP第1バリア層15によって完全に埋め込まれた状態では、基板温度を高めてもInAs量子ドット14が蒸発する恐れは無い。そこで、P元素の供給源であるホスフィンがリアクタ内に供給された状態で、InGaAsP第1バリア層15の形成温度である480℃以上の温度、例えば600℃以上、より好ましくは630℃〜640℃に基板温度を上昇させる。その後、ホスフィンの供給を停止し、代わりにトリメチルインジウム、トリメチルアルミニウム、トリエチルガリウム、及びアルシンの混合ガスをリアクタに供給する。
In the state where the
そして、これらの混合ガスを使用するMOCVD法により、基板温度(第3の基板温度)を600℃以上、より好ましくは630℃以上640度以下とする条件下で、第1バリア層15の上に、組成波長が約1.10μmのInAlGaAs層を厚さ約50nmに形成し、それを第2バリア層16とする。但し、第2バリア層16を構成するIn、Al、Ga、及びAsの組成比は特に限定されず、rとsが共に0以上1以下となるInrAlsGa1-r-sAs層を第2バリア層12として形成してよい。
Then, on the
このように、第2バリア層16は、InAs量子ドット14の形成時よりも高い基板温度で形成されるが、基板温度をこのように高めることで、リアクタや配管内に残留する酸素等の不純物が第2バリア層16内に取り込まれ難くなる。その結果、不純物に起因する欠陥が第2バリア層16やその下方の量子ドット14に入り難くなり、第2バリア層16の膜質が向上して、最終的に得られる量子ドットレーザの動作電流の低下等を防止することが可能となる。
As described above, the
ここまでの工程により、InAs量子ドット14、InGaAsP第1バリア層15、及びInAlGaAs第2バリア層16で構成される積層体17がInAlGaAs下地層13の上に得られたことになる。
Through the steps so far, a
次に、図4(b)に示すように、上記した積層体17を更に二層形成して、基板10の上方に三つのInAs量子ドット14が形成された構造を得る。なお、InAs量子ドット14の積層数は三層に限定されず、任意の層数のInAs量子ドット14を形成してよい。
Next, as shown in FIG. 4B, the
続いて、図5(a)に示すように、トリメチルインジウム、ホスフィン、及びジエチル亜鉛(DEZn)の混合ガスをリアクタ内に供給して、最上層のInAlGaAs第2バリア層16上に、Znが約5.0×1017cm-3の濃度でドープされたp型InP層を厚さ約300nmに形成し、それを上部クラッド層の下側層18aとする。
Subsequently, as shown in FIG. 5A, a mixed gas of trimethylindium, phosphine, and diethylzinc (DEZn) is supplied into the reactor so that Zn is approximately about on the uppermost InAlGaAs
次に、CVD法により酸化シリコン(SiO2)層を厚さ約200nmに形成した後、フォトリソグラフィによりこの酸化シリコン層をパターニングし、共振器の軸方向に延在するストライプ状のマスク20とする。そのマスク20の幅は、例えば約1.5μmである。
Next, after a silicon oxide (SiO 2 ) layer is formed to a thickness of about 200 nm by a CVD method, the silicon oxide layer is patterned by photolithography to form a
続いて、図5(b)に示すように、塩素系ガスをエッチングガスとして使用するプラズマエッチングにより、下側層18a、積層体17、下地層13、及び下部クラッド層12を順次エッチングしていき、下部クラッド層12の途中の厚さでそのエッチングを止める。これにより、上記した各層において、マスク20で覆われている部分が、高さ約1.5μmのメサ22となる。そのメサ22の平面形状は、マスク20と同様にストライプ状である。
Subsequently, as shown in FIG. 5B, the
次に、図6(a)に示す断面構造を得るまでの工程について説明する。 Next, steps required until a sectional structure shown in FIG.
まず、マスク20が形成された状態で、MOCVD法によりメサ22の両側に埋め込み層24としてp型InP層を形成し、この埋め込み層24でメサ22の側面を完全に覆う。このMOCVD法で使用される反応ガスは特に限定されないが、本実施形態ではトリメチルインジウムとホスフィンとがそれぞれInとPの供給源と使用され、p型にドープするためのドーパント用のガスとしてジエチル亜鉛(DEZn)が使用される。
First, with the
その後、これらのガスのうち、トリメチルインジウムとホスフィンとの供給を続けながら、ドーパント用のガスをモノシラン(SiH4)に変えることにより、埋め込み層24の上に電流ブロック層25としてn型InP層を厚さ約500nmに形成する。
Then, while continuing supply of trimethylindium and phosphine among these gases, the dopant gas is changed to monosilane (SiH 4 ), thereby forming an n-type InP layer as a
なお、上記した埋め込み層24と電流ブロック層25とを形成するMOCVD法では、酸化シリコンよりなるマスク20の上には膜は成長しない。マスク20は、各層24、25の成長が終了した後に、HF溶液をエッチング液とするウエットエッチングによって除去される。
In the MOCVD method for forming the buried
次に、図6(b)に示す断面構造を得るまでの工程について説明する。 Next, steps required until a sectional structure shown in FIG.
まず、上部クラッド層の下側層18aと同じ反応ガスを使用するMOCVD法により、その下側層18aと電流ブロック層25のそれぞれの上面に、Znが約1.0×1018cm-3の濃度でドープされたp型InP層を厚さ約2000nmに形成し、それを上部クラッド層18の上側層18bとする。
First, by MOCVD using the same reaction gas as the
更に、上側層18bの上に、コンタクト層26としてp型InGaAs層をMOCVD法により厚さ約500nmに形成する。このコンタクト層26を形成する際の反応ガスとしては、例えば、トリメチルインジウム、トリエチルガリウム、及びホスフィンの混合ガスが使用され、p型にドープするためのドーパント用のガスとしては例えばジエチル亜鉛(DEZn)が使用される。
Further, a p-type InGaAs layer is formed as a
次いで、コンタクト層26の上面に金層、亜鉛層、及び金層をこの順に積層してなる金属積層膜を蒸着法により厚さ約300nmに形成してそれをp側電極層28とし、更に、n型InP基板10の裏面に金層、ゲルマニウム層、及び金層をこの順に積層してなる金属積層膜を蒸着法により形成してそれをn側電極層29とする。
Next, a metal laminated film formed by laminating a gold layer, a zinc layer, and a gold layer in this order on the upper surface of the
図7は、この後に行われる工程を終了後の断面図であり、レーザの共振器の軸方向に沿う断面図である。 FIG. 7 is a cross-sectional view after finishing the subsequent steps, and is a cross-sectional view along the axial direction of the laser resonator.
図7に示す工程では、レーザ光39の射出端面に低反射率膜30を形成すると共に、射出端面の反対側の端面に高反射率膜31を形成する。これらの低反射率膜30と高反射率膜31は共振器を構成するものであり、InAs量子ドット14で発生した光は、各膜30、31によって反射を繰り返し、それによりInAs量子ドット14内においてレーザ光の新たな誘導放出が行われることになる。なお、これら低反射率膜30と高反射率膜31は、誘電体膜であれば特に限定されず、その成膜方法も蒸着法やCVD法等の任意の方法を採用し得る。
以上により、本実施形態に係る量子ドットレーザの基本構造が完成したことになる。
In the process shown in FIG. 7, the
Thus, the basic structure of the quantum dot laser according to this embodiment is completed.
図8は、この量子ドット14とその周囲におけるエネルギバンドの様子を示す図である。
FIG. 8 is a diagram showing the state of the energy band in the
本実施形態では、下地層13を構成する半導体層として、特許文献1、3に開示されるようなInP層やInGaAsP層ではなく、InAlGaAs層を形成した。このInAlGaAs層で構成される下地層13とInAs量子ドット14のそれぞれの導電帯のエネルギ差ΔE3は、特許文献1、3のInP層やInGaAsP層で下地層13を構成する場合と比較して大きくなるので、導電帯の電子40はInAs量子ドット14に閉じ込められやすくなり、高温でも電子40が量子ドット14から逃げ難くなって、高温での量子ドットレーザ14の閾値電流が安定する。
In the present embodiment, an InAlGaAs layer is formed as a semiconductor layer constituting the
更に、本実施形態では、図4(a)に示したように、450℃以上500℃以下の温度でInGaAsP層を第1バリア層15として形成し、その第1バリア層15でInAs量子ドット14を完全に埋め込むようにした。このように低温で第1バリア層15を形成することにより、高い基板温度に起因してInAs量子ドット14が蒸発したりその形状が崩れるのを防ぐことが可能になる。
Furthermore, in this embodiment, as shown in FIG. 4A, an InGaAsP layer is formed as a
更に、第1バリア層15を構成するInGaAsP層は、450℃以上500℃以下の温度で形成しても、膜中に酸素等の不純物が取り込まれにくい。そのため、低温で形成すると酸素が混入し易いAlGaInAs層で量子ドットを埋め込む従来例と比較して、本実施形態では、取り込まれた不純物に起因して第1バリア層15やInAs量子ドット14に発生する欠陥等が減少し、第1バリア層15の膜質が向上して、量子ドットレーザの動作電流の上昇を抑えることが可能となる。
Furthermore, even if the InGaAsP layer constituting the
ところで、図8に示すように、上記したInGaAsP第1バリア層15とInAs量子ドット14のそれぞれの伝導帯のエネルギ差ΔE4は、AlGaInAs第2バリア層16とInAs量子ドット14のそれぞれの導電帯のエネルギ差ΔE5と比較して小さい。従って、AlGaInAs第2バリア層16を形成せずに、InGaAsP第1バリア層15を単独でバリア層とすると、InAs量子ドット14にトラップされている電子40が、小さなエネルギ差ΔE4を乗り越えて第1バリア層15側に逃げやすくなってしまう。
By the way, as shown in FIG. 8, the energy difference ΔE 4 between the conduction bands of the InGaAsP
そこで、本実施形態では、InGaAsP第1バリア層15の上に、InAs量子ドット14の導電帯とのエネルギ差ΔE5が大きくなるAlGaInAs第2バリア層16を形成するようにした。このようにすると、量子ドット14にトラップされている電子40は、上記した大きなエネルギ差ΔE5によって、第2バリア層16の上側に逃げるのが困難となり、量子ドット14内に留まろうとする。これにより、量子ドット14から電子40が逃げることに起因して閾値電流が不安定になるのが防止され、高温でも発振強度が安定した高品位な量子ドットレーザを提供することが可能になる。
Therefore, in this embodiment, the AlGaInAs
但し、上記したInGaAsP第1バリア層15を厚く形成し過ぎると、量子ドット14内の電子のうち、エネルギ差ΔE4の小さな第1バリア層15に移動する電子の数が増え、これにより量子ドット14内の電子数が減る恐れがある。この点が懸念される場合は、InGaAsP第1バリア層15の厚さを、量子ドット14を埋め込むための必要最低限の厚さ、つまり量子ドット14と同じ厚さに留め、第1バリア層15に移動してくる電子の数を少なくし、第2バリア層16の上方に逃げる電子の数を低減するのが好ましい。
However, if the InGaAsP
(2)第2実施形態
上記した第1実施形態では量子ドットレーザを作製したが、本実施形態では量子ドット光増幅器を作成する。但し、その製造プロセスは、第1実施形態で説明した量子ドットレーザと同じなので、その説明は省略する。
(2) Second Embodiment Although the quantum dot laser is manufactured in the first embodiment described above, a quantum dot optical amplifier is manufactured in this embodiment. However, since the manufacturing process is the same as that of the quantum dot laser described in the first embodiment, the description thereof is omitted.
図9は、この量子ドット光増幅器の共振器の軸方向に沿った断面図である。なお、図9において、第1実施形態で説明した要素には第1実施形態と同じ符号を付してある。 FIG. 9 is a cross-sectional view along the axial direction of the resonator of this quantum dot optical amplifier. In FIG. 9, the elements described in the first embodiment are denoted by the same reference numerals as in the first embodiment.
この量子ドット光増幅器は、図7で説明した量子ドットレーザにおける低反射率膜30と高反射率膜31のそれぞれを、これらよりも反射率の小さな第1、第2無反射膜35、36に置き換えることにより得られる。そして、第1無反射膜35からの入力光51は、活性領域として機能する量子ドット14において誘導放出を引き起こし、それにより入射光が増幅され、増幅された光が第2無反射膜36から外部に出力光52として放出される。
In this quantum dot optical amplifier, the
このような量子ドット光増幅器では、第1実施形態と同様に、450℃以上500℃以下の基板温度でInGaAsP層(第1バリア層)を形成しても膜中への不純物の取り込みは少ない。これにより、不純物によって動作電流が増大するのが防がれ、消費電力の小さな量子ドット光増幅器を提供することが可能となる。 In such a quantum dot optical amplifier, as in the first embodiment, even if an InGaAsP layer (first barrier layer) is formed at a substrate temperature of 450 ° C. or higher and 500 ° C. or lower, the amount of impurities incorporated into the film is small. As a result, an increase in operating current due to impurities can be prevented, and a quantum dot optical amplifier with low power consumption can be provided.
また、InGaAsP第1バリア層15の上にAlGaInAs第2バリア層16を形成するので、図8に示したように、InAs量子ドット14とAlGaInAs第2バリア層16のそれぞれの導電帯のエネルギ差ΔE5が大きくなる。その結果、電子がInAs量子ドット14に閉じ込められ易くなるので、InAs量子ドット14において光子の誘導放出が効果的に行われ、高出力の量子ドット光増幅器を実現することができる。
Further, since the AlGaInAs
以下に、本発明の特徴を付記する。 The features of the present invention are added below.
(付記1) 半導体基板と、
前記半導体基板上に形成された下地層と、
前記下地層上に形成され、少なくともAs(砒素)とIII族元素とを含む混晶よりなる量子ドットと、
前記量子ドットの上に形成されたInpGa1-pAsqP1-q(0≦p, q≦1)よりなる第1バリア層と、
前記第1バリア層上に形成されたInrAlsGa1-r-sAs(0≦r, s≦1)よりなる第2バリア層と、
を有することを特徴とする光半導体装置。
(Appendix 1) a semiconductor substrate;
An underlayer formed on the semiconductor substrate;
A quantum dot formed on the underlayer and made of a mixed crystal containing at least As (arsenic) and a group III element;
A first barrier layer made of In p Ga 1-p As q P 1-q (0 ≦ p, q ≦ 1) formed on the quantum dots;
A second barrier layer formed on the first barrier layer and made of In r Al s Ga 1-rs As (0 ≦ r, s ≦ 1);
An optical semiconductor device comprising:
(付記2) 前記第1バリア層は、前記量子ドットの頂上を覆う厚さに形成されたことを特徴とする付記1に記載の光半導体装置。
(Additional remark 2) The said 1st barrier layer was formed in the thickness which covers the top of the said quantum dot, The optical semiconductor device of
(付記3) 前記第1バリア層の厚さは、前記量子ドットの厚さと同じであることを特徴とする付記2に記載の光半導体装置。
(Supplementary note 3) The optical semiconductor device according to
(付記4) 前記下地層はInxAlyGa1-x-yAs(0≦x, y≦1)よりなることを特徴とする付記1乃至付記3のいずれかに記載の光半導体装置。
(Supplementary Note 4) The underlying layer optical semiconductor device according to any one of In x Al y Ga 1-xy As (0 ≦ x, y ≦ 1)
(付記5) 前記半導体基板と前記下地層との間に下部クラッド層が形成されると共に、
前記下地層、前記量子ドット、及び前記第2バリア層の積層体の断面形状がメサ状であり、該積層体の両側に形成された埋め込み層と、前記埋め込み層の上に形成された電流ブロック層と、該電流ブロック層と前記積層体のそれぞれの上に形成された上部クラッド層とを有することを特徴とする付記1乃至付記4のいずれかに記載の光半導体装置。
(Additional remark 5) While a lower clad layer is formed between the semiconductor substrate and the foundation layer,
The laminate of the underlayer, the quantum dots, and the second barrier layer has a mesa shape, and a buried layer formed on both sides of the laminate, and a current block formed on the buried layer The optical semiconductor device according to any one of
(付記6) 前記量子ドットは、半導体レーザと半導体光増幅器のいずれかの活性領域として機能することを特徴とする付記1乃至付記5のいずれかに記載の光半導体装置。
(Supplementary note 6) The optical semiconductor device according to any one of
(付記7) 半導体基板の上に下地層を形成する工程と、
第1の基板温度において、前記下地層の上に、少なくともAs(砒素)とIII族元素とを含む混晶よりなる量子ドットを形成する工程と、
第2の基板温度において、前記量子ドットの上に、InpGa1-pAsqP1-q(0≦p, q≦1)よりなる第1バリア層を形成する工程と、
前記第2の基板温度よりも高い第3の基板温度において、前記第1バリア層上に、InrAlsGa1-r-sAs(0≦r, s≦1)よりなる第2バリア層を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
(Appendix 7) A step of forming a base layer on a semiconductor substrate;
Forming a quantum dot made of a mixed crystal containing at least As (arsenic) and a group III element on the underlayer at a first substrate temperature;
Forming a first barrier layer made of In p Ga 1-p As q P 1-q (0 ≦ p, q ≦ 1) on the quantum dots at a second substrate temperature;
A second barrier layer made of In r Al s Ga 1-rs As (0 ≦ r, s ≦ 1) is formed on the first barrier layer at a third substrate temperature higher than the second substrate temperature. And a process of
A method for manufacturing an optical semiconductor device, comprising:
(付記8) 前記第1の基板温度と前記第2の基板温度は、450℃以上500℃以下であることを特徴とする付記7に記載の光半導体装置の製造方法。 (Additional remark 8) The said 1st substrate temperature and said 2nd substrate temperature are 450 degreeC or more and 500 degrees C or less, The manufacturing method of the optical semiconductor device of Additional remark 7 characterized by the above-mentioned.
(付記9) 前記第3の基板温度は600℃以上であることを特徴とする付記7又は付記8に記載の光半導体装置の製造方法。 (Additional remark 9) The said 3rd substrate temperature is 600 degreeC or more, The manufacturing method of the optical semiconductor device of Additional remark 7 or Additional remark 8 characterized by the above-mentioned.
(付記10) 前記下地層、前記量子ドット、前記第1バリア層、及び前記第2バリア層の少なくとも一つをMOCVD(Metal Organic Chemical Vapor Deposition)法で形成することを特徴とする付記7乃至付記9のいずれかに記載の光半導体装置の製造方法。 (Additional remark 10) Additional remark 7 thru | or additional remark characterized by forming at least one of the said foundation | substrate layer, the said quantum dot, the said 1st barrier layer, and the said 2nd barrier layer by MOCVD (Metal Organic Chemical Vapor Deposition) method. 10. A method for manufacturing an optical semiconductor device according to any one of items 9 to 9.
(付記11) 前記第1バリア層を形成する工程において、前記量子ドットと同じ厚さに前記第1バリア層を形成することを特徴とする付記7乃至付記10のいずれかに記載の光半導体装置の製造方法。 (Supplementary note 11) The optical semiconductor device according to any one of supplementary notes 7 to 10, wherein in the step of forming the first barrier layer, the first barrier layer is formed to have the same thickness as the quantum dots. Manufacturing method.
(付記12) 前記下地層として、InxAlyGa1-x-yAs(0≦x, y≦1)層を形成することを特徴とする付記7乃至付記11のいずれかに記載の光半導体装置の製造方法。 (Supplementary note 12) The optical semiconductor device according to any one of Supplementary notes 7 to 11, wherein an In x Al y Ga 1-xy As (0 ≦ x, y ≦ 1) layer is formed as the base layer. Manufacturing method.
1…半導体基板、2…下地層、3…InAs量子ドット、4…バリア層、10…InP基板、12…下部クラッド層、13…下地層、14…量子ドット、15…第1バリア層、16…第2バリア層、17…積層体、18…上部クラッド層、18a…上部クラッド層の下側層、18b…上部クラッド層の上側層、20…マスク、22…メサ、24…埋め込み層、25…電流ブロック層、26…コンタクト層、28…p側電極層、29…n側電極層、30…低反射率膜、31…高反射率膜、35…第1無反射膜、36…第2無反射膜、39…レーザ光、40…電子、51…入射光、52…出力光。
DESCRIPTION OF
Claims (1)
第1の基板温度において、前記下地層の上に、少なくともInとAs(砒素)とIII族元素とを含む混晶よりなる量子ドットを形成する工程と、
第2の基板温度において、前記量子ドットの上に、InpGa1-pAsqP1-q(0<p, q<1)よりなる第1バリア層を形成する工程と、
前記第2の基板温度よりも高い第3の基板温度において、前記第1バリア層上に、InrAlsGa1-r-sAs(0<r, s<1)よりなる第2バリア層を形成する工程と、
を有し、
前記第1の基板温度と前記第2の基板温度は、450℃以上500℃以下であり、前記第3の基板温度は、600℃以上であることを特徴とする光半導体装置の製造方法。 On the semiconductor substrate In x Al y Ga 1-xy As a step of forming a base layer made of (0 <x, y <1 ),
Forming a quantum dot made of a mixed crystal containing at least In, As (arsenic), and a group III element on the underlayer at a first substrate temperature;
Forming a first barrier layer made of In p Ga 1-p As q P 1-q ( 0 <p, q <1 ) on the quantum dots at a second substrate temperature;
Formed at higher than said second substrate temperature third substrate temperature, the first barrier layer, In r Al s Ga 1- rs As the second barrier layer made of (0 <r, s <1 ) And a process of
Have
The method for manufacturing an optical semiconductor device, wherein the first substrate temperature and the second substrate temperature are 450 ° C. or higher and 500 ° C. or lower, and the third substrate temperature is 600 ° C. or higher.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041669A JP4829508B2 (en) | 2005-02-18 | 2005-02-18 | Manufacturing method of optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041669A JP4829508B2 (en) | 2005-02-18 | 2005-02-18 | Manufacturing method of optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006229010A JP2006229010A (en) | 2006-08-31 |
JP4829508B2 true JP4829508B2 (en) | 2011-12-07 |
Family
ID=36990096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005041669A Active JP4829508B2 (en) | 2005-02-18 | 2005-02-18 | Manufacturing method of optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4829508B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141032A (en) * | 2007-12-05 | 2009-06-25 | Fujitsu Ltd | Method for manufacturing semiconductor device and semiconductor device |
JP6327343B2 (en) * | 2014-06-23 | 2018-05-23 | 富士通株式会社 | Semiconductor laser light source |
JP6240738B2 (en) * | 2016-11-09 | 2017-11-29 | アンリツ株式会社 | Semiconductor optical amplifier |
JP2018107415A (en) * | 2016-12-28 | 2018-07-05 | 株式会社Qdレーザ | Semiconductor laser |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3534879B2 (en) * | 1995-03-20 | 2004-06-07 | 富士通株式会社 | Semiconductor device using three-dimensional quantum confinement |
JP3304903B2 (en) * | 1998-12-21 | 2002-07-22 | 日本電気株式会社 | Semiconductor quantum dot device and manufacturing method thereof |
JP4651759B2 (en) * | 1998-12-25 | 2011-03-16 | 富士通株式会社 | Device with quantum dots |
JP2001085665A (en) * | 1999-09-10 | 2001-03-30 | Fujitsu Ltd | Semiconductor device using quantum dots |
AU2002246489A1 (en) * | 2000-10-06 | 2002-07-30 | Science And Technology Corporation @ Unm | Quantum dot lasers |
JP4086465B2 (en) * | 2000-12-27 | 2008-05-14 | 三菱化学株式会社 | Quantum dot structure and method for forming the same, and semiconductor device device having the quantum dot structure |
JP4117778B2 (en) * | 2002-09-27 | 2008-07-16 | 日本電信電話株式会社 | Semiconductor optical device |
US20060071218A1 (en) * | 2002-12-16 | 2006-04-06 | Japan Science And Technology Agency | Semiconductior multilayer structurehaving inhomogeneous quantum dots, light-emitting diode using same, semiconductor laser diode, semiconductor optical amplifier, and method for manufacturing them |
JP4439193B2 (en) * | 2003-03-20 | 2010-03-24 | 富士通株式会社 | Semiconductor optical amplifier and optical amplification method |
JP2004319743A (en) * | 2003-04-16 | 2004-11-11 | Hitachi Ltd | Method for manufacturing semiconductor structure having quantum dots, semiconductor structure, and semiconductor device |
JP3771925B2 (en) * | 2004-06-07 | 2006-05-10 | 日本電信電話株式会社 | Semiconductor quantum dot structure and manufacturing method thereof |
-
2005
- 2005-02-18 JP JP2005041669A patent/JP4829508B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006229010A (en) | 2006-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6351479B1 (en) | Semiconductor laser having effective output increasing function | |
US8906721B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
US8073029B2 (en) | Semiconductor optical device | |
US7539385B2 (en) | Optical semiconductor device and fabrication process thereof | |
JP4571635B2 (en) | Super luminescent diode | |
JP2008053649A (en) | Buried semiconductor laser | |
US20080315182A1 (en) | Optical semiconductor device and method for manufacturing the same | |
US9660420B2 (en) | Laser diode | |
US7362788B2 (en) | Semiconductor laser and fabricating method thereof | |
JP2008047684A (en) | Semiconductor luminescent element, manufacturing method thereof, and semiconductor luminescent device | |
JP2007201040A (en) | Semiconductor light emitting element | |
JP4829508B2 (en) | Manufacturing method of optical semiconductor device | |
JP4797782B2 (en) | Semiconductor optical device | |
JP4017196B2 (en) | Distributed feedback semiconductor laser device | |
US7957442B2 (en) | Semiconductor optical device | |
JP2005286192A (en) | Optically integrated device | |
JP4886634B2 (en) | Quantum well structure, optical confinement quantum well structure, semiconductor laser, distributed feedback semiconductor laser, and method of manufacturing quantum well structure | |
JP5026115B2 (en) | Quantum well structure, semiconductor laser, spectroscopic measurement apparatus, and method for manufacturing quantum well structure | |
JP2011134967A (en) | Semiconductor light emitting element | |
JP2010010284A (en) | Method of manufacturing integrated optical semiconductor device, and integrated optical semiconductor device | |
JP2006339311A (en) | Semiconductor laser | |
JP5617353B2 (en) | Semiconductor element | |
JP4617684B2 (en) | Semiconductor laser element | |
JPH0745902A (en) | Semiconductor laser and manufacture thereof | |
JP2009087994A (en) | Method for manufacturing semiconductor laser device, and semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4829508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |