JP4812290B2

JP4812290B2 - Timer device

Info

Publication number: JP4812290B2
Application number: JP2004348695A
Authority: JP
Inventors: 博文田口
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2004-12-01
Filing date: 2004-12-01
Publication date: 2011-11-09
Anticipated expiration: 2024-12-01
Also published as: JP2006155493A

Description

本発明は、ＣＰＵの実行時間や待ち時間の制御等に使用するタイマ装置に関し、特に、タイマ機構の上位バイトをハードウェアで持たずに、プログラム等のファームウェアの作業領域を利用するタイマ装置に関する。 The present invention relates to a timer device used for controlling the execution time and waiting time of a CPU, and more particularly to a timer device that uses a work area of firmware such as a program without having the upper bytes of the timer mechanism in hardware.

エンジン制御技術や通信技術にとって信頼性の高い時間計測は必要不可欠であるが、８ビットや１６ビットなど比較的低機能マイコンには高性能タイマが内蔵されていないため、時間の取り得る範囲や精度が制限されている。すなわち、従来、必要とされる範囲の時刻を実現するには、タイマの駆動クロック信号の分周比を大きくすることによりタイマの精度を落として使用している。
そして、計測時間の範囲と精度の両者が必要な場合には、高性能タイマを備えた高機能マイコンを使用することにより実現している。 Reliable time measurement is indispensable for engine control technology and communication technology. However, since a high-performance timer is not built in a relatively low-function microcomputer such as 8-bit or 16-bit, the range and accuracy that time can take Is limited. That is, conventionally, in order to realize a time in a required range, the timer accuracy is decreased by increasing the frequency division ratio of the timer drive clock signal.
When both the range of measurement time and accuracy are required, it is realized by using a high-function microcomputer equipped with a high-performance timer.

しかしながら、エンジン制御技術や通信技術などのシステムの肥大化・複雑化・高速化などに伴い、より高性能なタイマが必要となる一方で、さらなるコストダウン要求が厳しい現状となっている。このため、タイマ機構の上位ビットをハードウェアで持たずに、プログラム等のファームウェアの作業領域を利用するタイマ装置が提案されている。 However, as the systems such as engine control technology and communication technology become larger, more complex, and faster, a higher-performance timer is required, while further cost reduction requirements are severe. For this reason, a timer device has been proposed that uses the work area of firmware such as a program without having the upper bits of the timer mechanism in hardware.

一方、例えば、エンジン制御を行う装置として、マイコンを備えた電子制御装置があり、この電子制御装置では、各種の制御を行うために多くのセンサから様々なデータを読み込んで演算処理を行い、必要なアクチュエータに対して制御信号を出力している。
そして、上記の演算を行う場合には、ベースプログラムの処理に対して、適宜割り込みをかけて、必要な演算処理を実行しているが、近年のように、高機能化により制御する内容が増加し、多くの割込み処理がある場合には、実行すべき全ての割込み処理を記憶しておき、順次その処理を実行するようにしているが、この場合には、タイムラグにより演算の精度が悪化するという問題が生じる。 On the other hand, for example, there is an electronic control device equipped with a microcomputer as a device for engine control. In this electronic control device, various data are read from many sensors to perform arithmetic processing in order to perform various controls, and are necessary. A control signal is output to a simple actuator.
And when performing the above calculations, the base program processing is interrupted as appropriate and necessary calculation processing is executed. However, as in recent years, the content to be controlled with higher functionality has increased. However, when there are many interrupt processes, all interrupt processes to be executed are stored, and the processes are sequentially executed. In this case, however, the accuracy of calculation deteriorates due to a time lag. The problem arises.

このため、例えば、エンジン回転数の演算を行う場合、クランク角が所定の角度におけるエンジン回転数センサのパルス信号の時刻をインプットキャプチャ機能を備えたタイマによりキャプチャ時刻として記憶しておき、エンジン回転数の演算処理時に隣り合う上記パルス信号の受信時刻から両パルス信号間の時間を算出することにより、クランクの回転スピード、すなわち、エンジン回転数を検出するようにしている（例えば、特許文献１参照。）。
特開２０００−３４９４８号公報 Therefore, for example, when calculating the engine speed, the time of the pulse signal of the engine speed sensor when the crank angle is a predetermined angle is stored as a capture time by a timer having an input capture function, and the engine speed is The crank rotation speed, that is, the engine speed is detected by calculating the time between the two pulse signals from the reception time of the pulse signals adjacent to each other during the calculation process (see, for example, Patent Document 1). ).
JP 2000-34948 A

従来のタイマ装置は上記のように構成されているが、タイマ機構の上位バイトをハードウェアで持たずに、プログラム等のファームウェアの作業領域を利用した場合、ソフトウェアタイマはハードウェアタイマの状態を監視して、ハードウェアタイマの桁溢れによる更新要求により、カウントアップ動作を行うが、タイミングによってはタイマの読出し命令の実行中に上記の更新要求が発生することがあり、下位バイトからの桁溢れが上位バイトに反映されず、正確な時刻を形成できないという問題があった。 Although the conventional timer device is configured as described above, the software timer monitors the status of the hardware timer when the work area of the firmware such as a program is used without having the upper byte of the timer mechanism in hardware. Then, the count up operation is performed by the update request due to overflow of the hardware timer, but depending on the timing, the above update request may occur during the execution of the timer read instruction, and overflow from the lower byte will occur. There was a problem that it was not reflected in the high-order byte and an accurate time could not be formed.

また、上記のインプットキャプチャ機能をハードウェアタイマを利用して実現し、ソフトウェアタイマの時刻と合成してキャプチャ時刻を拡張する場合、キャプチャ時刻と実際に演算処理を行う時刻とが相異するので、演算処理時にソフトウェアタイマが更新されている可能性があり、正確なキャプチャ時刻を演算に使用できないという問題もあった。 In addition, when the above input capture function is realized by using a hardware timer and combined with the time of the software timer to expand the capture time, the capture time and the time when the actual processing is performed are different. There is a possibility that the software timer may be updated during the calculation process, and there is a problem that an accurate capture time cannot be used for the calculation.

本発明は、上記の問題に鑑みてなされたもので、低機能マイコンで高機能マイコンと同等の高性能タイマ機能を実現するとともに、割込みなどによる処理遅れを回避することができるタイマ装置を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a timer device capable of realizing a high-performance timer function equivalent to a high-function microcomputer with a low-function microcomputer and avoiding a processing delay due to an interrupt or the like. For the purpose.

上述の目的を達成するため、本発明に係るタイマ装置（１）は、
基準タイマ手段と、補助タイマ手段と、上記基準タイマ手段の値と上記補助タイマ手段の上位バイトを合成して時間情報を生成する時刻生成手段と、を備えるタイマ装置であって、
上記基準タイマ手段の上位バイトと上記補助タイマ手段の下位バイトの精度が一致、かつ、オーバーラップするように構成するとともに、予め上記基準タイマ手段の上位バイトと上記補助タイマ手段の下位バイトの桁上がりの位相をずらしており、
上記時刻生成手段は、オーバーラップしている上記基準タイマ手段の上位バイトと上記補助タイマ手段の下位バイトの大小関係により補助タイマ手段の上位バイトのずれを補正するとともに、
上記時間情報として現在時刻を生成するものであり、
キャプチャ入力ポートを有するインプットキャプチャを備え、
キャプチャ入力ポートにキャプチャ信号が入力されると、上記インプットキャプチャが上記基準タイマの値をキャプチャ時刻として取り込んで保管し、
アプリケーションソフトからキャプチャ時刻の要求があった場合、上記時刻生成手段が、上記インプットキャプチャが保管しているキャプチャ時刻と現在時刻の下位の値との大小関係から現在時刻の上位の値を補正した後、上記インプットキャプチャが保管しているキャプチャ時刻と現在時刻の上位の値を合成して拡張されたキャプチャ時刻を生成することを特徴とする。 In order to achieve the above object, the timer device (1) according to the present invention includes:
A timer device comprising: reference timer means; auxiliary timer means; and time generation means for generating time information by combining the value of the reference timer means and the upper byte of the auxiliary timer means,
The precision of the upper byte of the reference timer means and the accuracy of the lower byte of the auxiliary timer means match and overlap, and the carry of the upper byte of the reference timer means and the lower byte of the auxiliary timer means in advance Are out of phase,
Said time generating means, both when correcting a shift of a high byte of the auxiliary timer means the magnitude relation of the low byte of the high byte and the auxiliary timer section of the reference timer means which overlaps,
The current time is generated as the time information.
It has an input capture with a capture input port,
When a capture signal is input to the capture input port, the input capture captures and stores the value of the reference timer as the capture time,
When there is a capture time request from the application software, the time generation means corrects the upper value of the current time from the magnitude relationship between the capture time stored in the input capture and the lower value of the current time. The capture time stored in the input capture and the higher value of the current time are synthesized to generate an extended capture time .

また、本発明に係るタイマ装置（２）は、タイマ装置（１）において、
上記基準タイマ手段の上位バイトの値が、上記補助タイマ手段の下位バイトの値から所定の範囲内にある場合に、上記基準タイマ手段の上位バイトと上記補助タイマ手段の下位バイトの桁上がりの位相のずれ量を大きくする補正を行うタイマ補正手段を備えることを特徴とする。 Further, the timer device (2) according to the present invention is the timer device (1),
When the value of the upper byte of the reference timer means is within a predetermined range from the value of the lower byte of the auxiliary timer means, the carry phase of the upper byte of the reference timer means and the lower byte of the auxiliary timer means Timer correction means for performing correction to increase the amount of deviation is provided .

さらに、本発明に係るタイマ装置（３）は、タイマ装置（２）において、
上記タイマ補正手段は、上記基準タイマ手段の上位バイトと上記補助タイマ手段の下位バイトの桁上がりの位相がほぼ半周期ずれるように補正することを特徴とする。 Furthermore, the timer device (3) according to the present invention is the timer device (2) ,
The timer correction means corrects the carry phase of the upper byte of the reference timer means and the lower byte of the auxiliary timer means so as to be shifted by almost a half cycle .

また、本発明に係るタイマ装置（４）は、タイマ装置（１）〜（３）のいずれかにおいて、
上記基準タイマ手段がハードウェアにより構成され、上記補助タイマ手段がソフトウエアプログラムにより構成されていることを特徴とする。 Moreover, the timer device (4) according to the present invention is any one of the timer devices (1) to (3).
The reference timer means is constituted by hardware, and the auxiliary timer means is constituted by a software program .

本発明に係るタイマ装置（１）〜（４）によれば、基準タイマ手段の上位バイトと補助タイマ手段の下位バイトの精度が一致するとともに、オーバーラップし、基準タイマ手段の値と補助タイマ手段の上位バイトを合成して時間情報を生成するので、低機能マイコンで高機能マイコンと同等の精度、範囲の時間情報を取得することができる。 According to the timer devices (1) to (4) according to the present invention, the precision of the upper byte of the reference timer means and the lower byte of the auxiliary timer means coincide with each other, and the values of the reference timer means and the auxiliary timer means overlap. Since the time information is generated by synthesizing the upper bytes of, the time information of the accuracy and range equivalent to those of the high function microcomputer can be acquired by the low function microcomputer.

また、本発明に係るタイマ装置（１）〜（４）によれば、オーバーラップしている基準タイマ手段の上位バイトと補助タイマ手段の下位バイトの大小関係によって補助タイマ手段の上位バイトに「１」を加えるか否かを決定することにより、上位バイトのずれが補正されるので、割込みなどによる処理遅れを回避し、高性能な時間情報を取得することができる。 Further, according to the timer devices (1) to (4) according to the present invention, the upper byte of the auxiliary timer means is set to “1” depending on the magnitude relation between the upper byte of the overlapping reference timer means and the lower byte of the auxiliary timer means. ”Is corrected, the high-order byte shift is corrected, so that processing delay due to an interrupt or the like can be avoided and high-performance time information can be acquired.

一方、ソフトウェアタイマである補助タイマの波形は、プログラム処理待ち等の影響で、ハードウェアタイマである基準タイマの波形と多少異なる場合があるが、上記のように、基準タイマと補助タイマのオーバーラップ部分の大小関係で補助タイマの上位バイトに「１」を加える補正をするか否かを決めているため、誤差の影響で基準タイマと補助タイマの大小関係が入れ替わることは避けなければならない。この点に関し、本発明に係るタイマ装置（１）〜（４）によれば、オーバーラップしている基準タイマ手段の上位バイトと補助タイマ手段の下位バイトの桁上がりの位相がずれているので、誤差の影響で大小関係が入れ替わる可能性がなく、時刻のずれを回避することができる。 On the other hand, the waveform of the auxiliary timer, which is a software timer, may be slightly different from the waveform of the reference timer, which is a hardware timer, due to the effect of waiting for program processing, etc. Since it is determined whether or not the correction to add “1” to the upper byte of the auxiliary timer is made depending on the size of the portion, it is necessary to avoid the change in the size relationship between the reference timer and the auxiliary timer due to the influence of the error. In this regard, according to the timer devices (1) to (4) according to the present invention, the carry phase of the upper byte of the overlapping reference timer means and the lower byte of the auxiliary timer means are shifted. There is no possibility of the magnitude relationship changing due to the influence of errors, and a time lag can be avoided.

また、本発明に係るタイマ装置（１）によれば、キャプチャ時刻と現在時刻の下位の値との大小関係から現在時刻の上位の値を補正した後、キャプチャ時刻と現在時刻の上位の値を合成してキャプチャ時刻が生成されるので、キャプチャ時刻と実際に演算処理に使用される時刻とが相異する事態を避けることができ、正確なキャプチャ時刻を演算に使用することが可能となる。 Further, according to the timer device (1) of the present invention, after correcting the upper value of the current time from the magnitude relationship between the capture time and the lower value of the current time, the upper value of the capture time and the current time is changed. Since the capture time is generated by synthesizing, it is possible to avoid a situation where the capture time and the time actually used for the calculation process are different, and the accurate capture time can be used for the calculation.

以下、本発明のタイマ装置の実施例について、図面を用いて説明する。
図１は本発明のタイマ装置を実施するマイコンの構成を示す図であり、ＣＰＵ１、ＲＯＭ（Read Only Memory）２、ＲＡＭ（Random Access Memory)３及びタイマユニット４から構成され、レジスタ１１、１２を備えたＣＰＵ１は、マイコンのハードウェア各部を制御するとともに、ＲＯＭ２に記憶されたプログラムに基づいて補助タイマのカウントアッププログラム、現在時刻演算プログラム等の各種のプログラムを実行する。また、ＲＡＭ３はＳＲＡＭ等で構成され、プログラムの実行時に発生する一時的なデータを記憶するとともに、補助タイマの値を記憶する。 Embodiments of a timer device according to the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram showing the configuration of a microcomputer that implements the timer device of the present invention. The microcomputer includes a CPU 1, a ROM (Read Only Memory) 2, a RAM (Random Access Memory) 3, and a timer unit 4. The provided CPU 1 controls each part of the hardware of the microcomputer, and executes various programs such as an auxiliary timer count-up program and a current time calculation program based on a program stored in the ROM 2. The RAM 3 is composed of an SRAM or the like, and stores temporary data generated when the program is executed and also stores the value of the auxiliary timer.

一方、タイマユニット４は１６ビットのタイマユニットであり、図２に示すように、共通のタイマコントロール２１と、タイマ１コントロール２２、タイマコントロールレジスタ（ＴＣＲ）２３、タイマカウンタ（ＴＣＮＴ）２４よりなる基準タイマと、タイマ２コントロール２５、ＴＣＲ２６、タイマインタラプトイネーブルレジスタ（ＴＩＥＲ）２７よりなる補助タイマの割込み処理部と、タイマ３コントロール２８、ＴＣＲ２９、ＴＩＥＲ３０、タイマジェネラルレジスタ（ＴＧＲ）３１よりなるインプットキャプチャ機能部とから構成されている。 On the other hand, the timer unit 4 is a 16-bit timer unit. As shown in FIG. 2, the timer unit 4 includes a common timer control 21, a timer 1 control 22, a timer control register (TCR) 23, and a timer counter (TCNT) 24. An auxiliary timer interrupt processing unit comprising a timer, timer 2 control 25, TCR 26, and timer interrupt enable register (TIER) 27, and an input capture function unit comprising timer 3 control 28, TCR 29, TIER 30, and timer general register (TGR) 31 It consists of and.

タイマコントロール２１には１２ＭＨｚの外部クロックが入力され、この外部クロックに基づいて、タイマ１コントロール２２、タイマ２コントロール２５、タイマ３コントロール２８を制御する。また、基準タイマのタイマ１コントロール２２は、ＴＣＲ２３に設定された分周比に基づいてタイマカウンタ２４を制御し、このタイマカウンタ２４により図３（ｂ）に示すように１６ビットの基準タイマの時刻が計時される。 A 12 MHz external clock is input to the timer control 21, and the timer 1 control 22, the timer 2 control 25, and the timer 3 control 28 are controlled based on the external clock. The timer 1 control 22 of the reference timer controls the timer counter 24 based on the frequency division ratio set in the TCR 23, and the timer counter 24 controls the time of the 16-bit reference timer as shown in FIG. Is timed.

さらに、タイマ２コントロール２５はＴＣＲ２６に設定された分周比に基づいて、割込み設定レジスタであるＴＩＥＲ２７を制御し、ＴＩＥＲ２７からの補助タイマのカウントアップ割込み信号により、図３（ａ）に示す１６ビットの補助タイマの時刻が計時される。
また、タイマ３コントロール２８は、キャプチャ入力ポートからキャプチャ信号が入力されたとき、基準タイマのタイマカウンタ２４の値をキャプチャ時刻としてＴＧＲ３１に取り込むとともに、ＴＩＥＲ３０によりアプリケーションソフトウェアへの割込み処理を行う。 Further, the timer 2 control 25 controls the TIER 27 which is an interrupt setting register based on the frequency division ratio set in the TCR 26, and the 16-bit shown in FIG. 3A by the count-up interrupt signal of the auxiliary timer from the TIER 27. The time of the auxiliary timer is counted.
In addition, when a capture signal is input from the capture input port, the timer 3 control 28 captures the value of the timer counter 24 of the reference timer into the TGR 31 as the capture time, and performs an interrupt process to the application software by the TIER 30.

一方、図３（ａ）、（ｂ）に示すように、補助タイマの下位８ビットと基準タイマの上位８ビットがオーバーラップしており、アプリケーションソフトから現在時刻の要求があったとき、ＣＰＵ１は図３（ｃ）に示すように、補助タイマの上位バイトと基準タイマの時刻より２４ビットの現在時刻を生成してアプリケーションソフトに送り返す。また、アプリケーションソフトからキャプチャ時刻の要求があったとき、ＣＰＵ１はタイマユニット４のＴＧＲ３１からキャプチャ時刻を取得するとともに、現在時刻と比較することにより、拡張されたキャプチャ時刻をアプリケーションソフトに送り返す。 On the other hand, as shown in FIGS. 3A and 3B, the lower 8 bits of the auxiliary timer overlap with the upper 8 bits of the reference timer, and when the current time is requested from the application software, the CPU 1 As shown in FIG. 3 (c), a 24-bit current time is generated from the upper byte of the auxiliary timer and the time of the reference timer, and sent back to the application software. When the capture time is requested from the application software, the CPU 1 obtains the capture time from the TGR 31 of the timer unit 4 and compares it with the current time to send back the expanded capture time to the application software.

次に、補助タイマのカウントアップと現在時刻の形成時の詳細な作用についてフローチャートを用いて説明する。
タイマユニット４の割込み処理部のＴＩＥＲ２７は1.37ｍｓ毎にＣＰＵ１に割込み信号を送出し、この割込み信号を受けると、ＣＰＵ１は図４のフローチャートに示す補助タイマのカウントアッププログラムを開始する。
このプログラムを開始すると、ＣＰＵ１は、まず、ＲＡＭ３に記憶されている補助タイマの値をレジスタ１１に保管する（ステップ１０１）。次に、レジスタ１１に保管された補助タイマの値を８カウントアップする（ステップ１０２）。 Next, a detailed operation when the auxiliary timer counts up and the current time is formed will be described with reference to a flowchart.
The TIER 27 of the interrupt processing unit of the timer unit 4 sends an interrupt signal to the CPU 1 every 1.37 ms. Upon receiving this interrupt signal, the CPU 1 starts an auxiliary timer count-up program shown in the flowchart of FIG.
When this program is started, the CPU 1 first stores the value of the auxiliary timer stored in the RAM 3 in the register 11 (step 101). Next, the value of the auxiliary timer stored in the register 11 is counted up by 8 (step 102).

すなわち、基準タイマのＴＣＲ２３に設定された分周比を８にし、基準タイマの最下位ビットの駆動間隔（ＬＳＢ）を0.667μsとした場合、オーバーラップ部分を８ビット確保するためには、補助タイマの最下位ビットの駆動間隔（ＬＳＢ）は170.7（0.667×256）μsとする必要があるが、このプログラムが1.37ms毎に実施されるので、補助タイマのＬＳＢを170.7μsとするために、ここで８（1370／170.7）カウントアップさせる。 That is, when the division ratio set in the TCR 23 of the reference timer is set to 8 and the drive interval (LSB) of the least significant bit of the reference timer is 0.667 μs, in order to secure 8 bits of the overlap portion, the auxiliary timer The least significant bit drive interval (LSB) needs to be 170.7 (0.667 × 256) μs, but since this program is executed every 1.37 ms, the LSB of the auxiliary timer is set to 170.7 μs. Count up by 8 (1370 / 170.7).

次に、ＣＰＵ１は補助タイマの下位８ビットに桁上がりが生じたか否かを判定し（ステップ１０３）、桁上がりが発生していないと判定した場合には、レジスタ１１に保管された補助タイマの値をＲＡＭ３に格納した（ステップ１０４）後、プログラムを終了する。
一方、ステップ１０３で補助タイマの下位８ビットに桁上がりが生じたと判定した場合、ＣＰＵ１はタイマユニット４のタイマカウンタ２４から基準タイマの値を取得してレジスタ１２に保管した後、この基準タイマの上位８ビットの値が所定の範囲内にあるか否かを判定し（ステップ１０５）、基準タイマの上位８ビットの値が所定の範囲内にないと判定した場合、レジスタ１１に保管された補助タイマの値をＲＡＭ３に格納した（ステップ１０４）後、プログラムを終了する。 Next, the CPU 1 determines whether or not a carry has occurred in the lower 8 bits of the auxiliary timer (step 103). If it is determined that no carry has occurred, the CPU 1 determines whether the carry of the auxiliary timer stored in the register 11 has occurred. After the value is stored in the RAM 3 (step 104), the program is terminated.
On the other hand, if it is determined in step 103 that a carry has occurred in the lower 8 bits of the auxiliary timer, the CPU 1 obtains the value of the reference timer from the timer counter 24 of the timer unit 4 and stores it in the register 12. It is determined whether or not the value of the upper 8 bits is within a predetermined range (step 105). When it is determined that the value of the upper 8 bits of the reference timer is not within the predetermined range, the auxiliary stored in the register 11 After the timer value is stored in the RAM 3 (step 104), the program is terminated.

ステップ１０５で基準タイマの上位８ビットの値が所定の範囲内にあると判定した場合、ＣＰＵ１はレジスタ１１に保管された補助タイマの値に１２８を加算することにより、補助タイマを進めた（ステップ１０６）後、レジスタ１１に保管された補助タイマの値をＲＡＭ３に格納する（ステップ１０４）。 If it is determined in step 105 that the upper 8 bits of the reference timer are within the predetermined range, the CPU 1 advances the auxiliary timer by adding 128 to the value of the auxiliary timer stored in the register 11 (step 105). 106) After that, the value of the auxiliary timer stored in the register 11 is stored in the RAM 3 (step 104).

上記のように、基準タイマの上位８ビットの値が所定の範囲内にある場合に補助タイマを１２８進める理由について、図５を用いて説明する。
図５はタイマ値をグラフにしたものであり、実線が基準タイマの上位バイトの値の変化を示し、破線が補助タイマの下位バイトの変化を示している。基準タイマの値が補助タイマの値より小さい、αの区間では、基準タイマが桁上がりし、補助タイマの上位バイトのカウントアップが必要であるが、補助タイマの下位バイトはまだ桁上がりしていない。つまり、実際に用いられる補助タイマの上位バイトが１カウント小さいので、α区間では補助タイマの上位バイトに１加算し、現在時刻を算出しなければならない。また、基準タイマの値が補助タイマの値より大きい、βの区間では、補助タイマの値が基準タイマの値に追いついており、補助タイマの上位バイトに１加算する必要がない。 The reason why the auxiliary timer is advanced by 128 when the value of the upper 8 bits of the reference timer is within the predetermined range as described above will be described with reference to FIG.
FIG. 5 is a graph of timer values, where a solid line indicates a change in the value of the upper byte of the reference timer, and a broken line indicates a change in the lower byte of the auxiliary timer. In the interval of α when the value of the reference timer is smaller than the value of the auxiliary timer, the reference timer is carried and the upper byte of the auxiliary timer needs to be counted up, but the lower byte of the auxiliary timer has not been carried yet . That is, since the upper byte of the auxiliary timer that is actually used is one count smaller, the current time must be calculated by adding 1 to the upper byte of the auxiliary timer in the period α. Also, in the period β where the value of the reference timer is larger than the value of the auxiliary timer, the value of the auxiliary timer has caught up with the value of the reference timer, and it is not necessary to add 1 to the upper byte of the auxiliary timer.

一方、ソフトウェアタイマである補助タイマの波形はプログラム処理待ち等の影響で、ハードウェアタイマである基準タイマの波形と多少異なる場合がある。すなわち、図５のＡ点に示すように、割り込みなどの影響により補助タイマが一時的に遅れてしまい、２つのタイマの大小関係が変化することがある。このような場合、上記のように、基準タイマと補助タイマのオーバーラップ部分の大小関係で、補助タイマの上位バイトに「１を加える」補正をするか否かを決めているため、誤差の影響で基準タイマと補助タイマの大小関係が入れ替わることは避けなければならない。 On the other hand, the waveform of the auxiliary timer, which is a software timer, may be slightly different from the waveform of the reference timer, which is a hardware timer, due to the effect of waiting for program processing. That is, as shown at point A in FIG. 5, the auxiliary timer may be temporarily delayed due to the influence of an interrupt or the like, and the magnitude relationship between the two timers may change. In such a case, as described above, whether or not to correct “add 1” to the upper byte of the auxiliary timer is determined depending on the size relationship between the overlapping portions of the reference timer and the auxiliary timer. Therefore, it is necessary to avoid changing the size relationship between the reference timer and the auxiliary timer.

このため、補助タイマのオーバーラップ部分（下位バイト）に桁上がりが生じた場合、基準タイマの値が所定の範囲、例えば、０〜４０、または２１５〜２５５の範囲にあれば、誤差の影響で大小関係が入れ替わる可能性があるとして、図５のＢ点に示すように、補助タイマの値を１２８進めて基準タイマの上位バイトの桁上がりと補助タイマの下位バイトの桁上がりの位相を半周期ずらすことにより、誤差の影響で大小関係が入れ替わる可能性がある範囲から外すようにしている。
このようにすると、図５のＣ点に示すように、Ａ状態と同様に誤差の影響で補助タイマが遅れても、大小関係が変化することを防止することが可能となる。 For this reason, when a carry occurs in the overlap portion (lower byte) of the auxiliary timer, if the value of the reference timer is within a predetermined range, for example, a range of 0 to 40 or 215 to 255, it is affected by an error. As shown in point B of FIG. 5, the auxiliary timer value is advanced by 128, and the phase of the carry of the upper byte of the reference timer and the carry of the lower byte of the auxiliary timer is half a cycle. By shifting, it is removed from the range in which the magnitude relationship may be changed due to the error.
This makes it possible to prevent the magnitude relationship from changing even if the auxiliary timer is delayed due to the error as in the state A, as indicated by point C in FIG.

次に、アプリケーションソフトから現在時刻の要求があった場合の作用を図６のフローチャートにより説明する。
アプリケーションソフトから現在時刻の要求があった場合、ＣＰＵ１は図６のフローチャートに示す現在時刻形成プログラムを開始し、まず、タイマカウンタ２４の値を基準タイマの値として取り込み、レジスタ１１に保管する（ステップ２０１）。次に、ＣＰＵ１は、ＲＡＭ３に記憶されている補助タイマの値をレジスタ１２に保管した（ステップ２０２）後、図３（ａ）、（ｂ）の斜線部に示す、補助タイマの下位バイトと基準タイマの上位バイトのオーバーラップ部において補助タイマの下位バイトの値が大きいか否かを判定する（ステップ２０３）。 Next, the operation when the current time is requested from the application software will be described with reference to the flowchart of FIG.
When there is a request for the current time from the application software, the CPU 1 starts the current time formation program shown in the flowchart of FIG. 6, and first takes the value of the timer counter 24 as the value of the reference timer and stores it in the register 11 (step 201). Next, after storing the value of the auxiliary timer stored in the RAM 3 in the register 12 (step 202), the CPU 1 stores the low-order byte of the auxiliary timer and the reference shown in the shaded area in FIGS. 3 (a) and 3 (b). It is determined whether or not the value of the lower byte of the auxiliary timer is large in the overlap portion of the upper byte of the timer (step 203).

ステップ２０３で補助タイマの下位バイトの値が大きいと判定した場合、ＣＰＵ１は、レジスタ１２に保管された補助タイマの上位バイトの値に１加算する（ステップ２０４）。次に、ＣＰＵ１は、図３（ｃ）に示すように、レジスタ１２に保管された補助タイマの上位バイトの値を抜き出した（ステップ２０５）後、レジスタ１１に保管された基準タイマの値と合成することにより、現在時刻を形成する（ステップ２０６）。 If it is determined in step 203 that the value of the lower byte of the auxiliary timer is large, the CPU 1 adds 1 to the value of the upper byte of the auxiliary timer stored in the register 12 (step 204). Next, as shown in FIG. 3C, the CPU 1 extracts the value of the upper byte of the auxiliary timer stored in the register 12 (step 205), and then combines it with the value of the reference timer stored in the register 11. As a result, the current time is formed (step 206).

一方、ステップ２０３で補助タイマの下位バイトの値が小さいと判定した場合、ＣＰＵ１は、上記と同様に、レジスタ１２に保管された補助タイマの上位バイトの値を抜き出した（ステップ２０５）後、レジスタ１１に保管された基準タイマの値と合成することにより、現在時刻を形成する（ステップ２０６）。
このようにして形成された現在時刻がアプリケーションソフトに転送される。 On the other hand, if it is determined in step 203 that the value of the lower byte of the auxiliary timer is small, the CPU 1 extracts the value of the upper byte of the auxiliary timer stored in the register 12 in the same manner as described above (step 205). 11 is combined with the value of the reference timer stored in 11 to form the current time (step 206).
The current time thus formed is transferred to the application software.

上記のように、補助タイマと基準タイマのオーバーラップ部の値の比較により、補助タイマの上位バイトの値を補正する理由については、上記で説明したが、再度、図７の波形図により説明する。
図７は、図５と同様に、タイマ値をグラフにしたものであり、実線が基準タイマの上位バイトの値の変化を示し、破線が補助タイマの下位バイトの変化を示している。図７のαの時点で基準タイマの上位バイトの値が桁上がりし、α−βの区間、すなわち、補助タイマの下位バイトの値が基準タイマの上位バイトの値より大きい区間では、補助タイマの下位バイトの値が桁上がりしておらず、補助タイマの上位バイトの値はカウントアップされていないので、補助タイマの下位バイトの値が桁上がりするβの時点まで、補助タイマの上位バイトの値に１加算する必要がある。
また、β−γの区間、すなわち、補助タイマの下位バイトの値が基準タイマの上位バイトの値より小さい区間では、補助タイマの下位バイトの値が桁上がりし、補助タイマの上位バイトの値がカウントアップされているので、補助タイマの上位バイトの値の補正は不要である。 As described above, the reason for correcting the value of the upper byte of the auxiliary timer by comparing the values of the overlap portions of the auxiliary timer and the reference timer has been described above, but will be described again with reference to the waveform diagram of FIG. .
FIG. 7 is a graph of the timer value as in FIG. 5. The solid line indicates the change in the value of the upper byte of the reference timer, and the broken line indicates the change in the lower byte of the auxiliary timer. At the time of α in FIG. 7, the value of the upper byte of the reference timer is carried, and in the interval α-β, that is, in the interval where the value of the lower byte of the auxiliary timer is larger than the value of the upper byte of the reference timer, Since the value of the lower byte has not been raised and the value of the upper byte of the auxiliary timer has not been counted up, the value of the upper byte of the auxiliary timer is until β, when the value of the lower byte of the auxiliary timer carries up. It is necessary to add 1 to.
Also, in the interval β-γ, that is, in the interval where the value of the low byte of the auxiliary timer is smaller than the value of the high byte of the reference timer, the value of the low byte of the auxiliary timer is carried and the value of the high byte of the auxiliary timer is Since the count is incremented, it is not necessary to correct the value of the upper byte of the auxiliary timer.

以上のように、基準タイマと補助タイマのオーバーラップ部、すなわち、基準タイマの上位バイトと補助タイマの下位バイトの大小関係により補助タイマの上位バイトに「１を加える」か否かを決定することによって補助タイマの上位バイトのずれが補正されるので、割込み処理などによる処理遅れを回避でき、正確な時刻を形成することが可能となる。
また、オーバーラップ部の基準タイマの上位バイトと補助タイマの下位バイトの桁上がりの位相がほぼ半周期ずれているので、誤差の影響で大小関係が入れ替わる可能性がなく、時刻のずれを回避することができる。 As described above, it is determined whether or not “1 is added” to the upper byte of the auxiliary timer according to the overlap between the reference timer and the auxiliary timer, that is, the relationship between the upper byte of the reference timer and the lower byte of the auxiliary timer. Since the shift of the upper byte of the auxiliary timer is corrected by this, processing delay due to interrupt processing or the like can be avoided, and accurate time can be formed.
Also, since the carry phase of the upper byte of the reference timer in the overlap part and the lower byte of the auxiliary timer are shifted by almost half a cycle, there is no possibility of the magnitude relationship being changed due to the error, and the time shift is avoided. be able to.

次に、タイマユニット４のキャプチャ入力ポートにキャプチャ信号が入力され、インプットキャプチャが基準タイマのタイマカウンタ２４の値をキャプチャ時刻として取り込んでＴＧＲ３１に保管し、ＴＩＥＲ３０による割込み処理によってアプリケーションソフトがキャプチャ時刻要求を行った場合の作用について、以下説明する。
この場合、基準タイマとインプットキャプチャ機能を備えたタイマの同期をとり、２４ビット現在時刻とキャプチャ時刻（マイコン１６ビットレジスタ）を合成することにより、拡張された２４ビットインプットキャプチャ時刻を取得するようにしている。 Next, a capture signal is input to the capture input port of the timer unit 4, and the input capture captures the value of the timer counter 24 of the reference timer as the capture time and stores it in the TGR 31, and the application software requests the capture time by interrupt processing by the TIER 30. The operation when the above is performed will be described below.
In this case, an extended 24-bit input capture time is obtained by synchronizing the reference timer and a timer having an input capture function and synthesizing the 24-bit current time and the capture time (microcomputer 16-bit register). ing.

アプリケーションソフトからキャプチャ時刻の要求があった場合、ＣＰＵ１は図８のフローチャートに示すキャプチャ時刻形成プログラムを開始し、まず、図６のフローチャートに示す現在時刻形成プログラムを実行して現在時刻を形成し、形成した現在時刻をレジスタ１１に保管する（ステップ３０１）。
次に、ＣＰＵ１は、タイマユニット４にキャプチャ時刻の取得要求を行って、ＴＧＲ３１に保管されているキャプチャ時刻を取り込み、レジスタ１２に保管した（ステップ３０２）後、図９（ａ）、（ｂ）に示すように、オーバーラップしているキャプチャ時刻と現時時刻の下位１６ビットを比較することにより、キャプチャ時刻取得後に、現在時刻の上位バイトがカウントアップされているか否かを判定する（ステップ３０３）。 When there is a capture time request from the application software, the CPU 1 starts the capture time formation program shown in the flowchart of FIG. 8, and first executes the current time formation program shown in the flowchart of FIG. 6 to form the current time. The formed current time is stored in the register 11 (step 301).
Next, the CPU 1 makes a capture time acquisition request to the timer unit 4, captures the capture time stored in the TGR 31, stores it in the register 12 (step 302), and then FIGS. 9A and 9B. As shown in FIG. 5, by comparing the overlapped capture time and the lower 16 bits of the current time, it is determined whether or not the upper byte of the current time is counted up after the capture time is acquired (step 303). .

すなわち、図１０のタイマ値のグラフの状態αに示すように、現在時刻とキャプチャ時刻がともに桁上がりしていない場合には、現在時刻の上位バイトの補正は不要であるが、状態βに示すように、現在時刻が桁上がりしており、キャプチャ時刻が桁上がりしていない、つまり実際に用いられている現在時刻の上位バイトが１カウント大きい場合には、現在時刻の上位バイトを１減算する必要がある。 That is, as shown in the state α of the timer value graph of FIG. 10, when both the current time and the capture time are not carried, correction of the upper byte of the current time is unnecessary, but the state β is shown. As described above, when the current time is carried and the capture time is not carried, that is, when the upper byte of the current time actually used is one count larger, the upper byte of the current time is decremented by 1. There is a need.

ステップ３０３で、キャプチャ時刻の値が現在時刻の下位１６ビットの値より大きいと判定した場合、上記のように、キャプチャ時刻取得後に、現在時刻の上位バイトがカウントアップされているので、ＣＰＵ１は現在時刻の上位バイトから１減算する（ステップ３０４）。次に、ＣＰＵ１は、図９（ｃ）に示すように、レジスタ１１に保管された現在時刻の上位バイトの値を抜き出した（ステップ３０５）後、レジスタ１２に保管されたキャプチャ時刻の値と合成することにより、２４ビットの拡張されたキャプチャ時刻を形成する（ステップ３０６）。 If it is determined in step 303 that the capture time value is greater than the lower 16-bit value of the current time, as described above, the upper byte of the current time is counted up after the capture time is acquired. 1 is subtracted from the upper byte of the time (step 304). Next, as shown in FIG. 9C, the CPU 1 extracts the value of the upper byte of the current time stored in the register 11 (step 305), and then combines it with the capture time value stored in the register 12. As a result, a 24-bit extended capture time is formed (step 306).

一方、ステップ３０３でキャプチャ時刻の値が現在時刻の下位１６ビットの値より小さいと判定した場合、キャプチャ時刻取得後に、現在時刻の上位バイトがカウントアップされていないので、ＣＰＵ１は、上記と同様に、レジスタ１１に保管された現在時刻の上位バイトの値を抜き出した（ステップ３０５）後、レジスタ１２に保管されたキャプチャ時刻の値と合成することにより、２４ビットの拡張されたキャプチャ時刻を形成する（ステップ３０６）。
このようにして形成された拡張キャプチャ時刻がアプリケーションソフトに転送される。 On the other hand, if it is determined in step 303 that the capture time value is smaller than the lower 16-bit value of the current time, the upper byte of the current time is not counted up after the capture time is acquired. Then, after extracting the value of the upper byte of the current time stored in the register 11 (step 305), the value is combined with the value of the capture time stored in the register 12, thereby forming an extended capture time of 24 bits. (Step 306).
The extended capture time formed in this way is transferred to the application software.

以上のように、キャプチャ時刻と現在時刻の下位１６ビットの値との大小関係から現在時刻を補正した後、現在時刻の上位バイトとキャプチャ時刻を合成して拡張されたキャプチャ時刻が生成されるので、キャプチャ時刻と実際に演算処理に使用される時刻とが相異する事態を避けることができ、正確なキャプチャ時刻を演算に使用することが可能となる。 As described above, after correcting the current time from the magnitude relationship between the capture time and the lower 16 bits of the current time, the expanded capture time is generated by combining the upper bytes of the current time and the capture time. Thus, it is possible to avoid a situation in which the capture time and the time actually used for the calculation process are different, and the accurate capture time can be used for the calculation.

なお、上記の実施例では、オーバーラップ部の基準タイマの上位バイトと補助タイマの下位バイトの値が近い場合、基準タイマの上位バイトと補助タイマの下位バイトの値の桁上がりの位相をほぼ半周期ずらすため、補助タイマの下位バイトに１２８を加算したが、補助タイマの下位バイトを進める値は、半周期に限られるものではなく、誤差の影響で大小関係が入れ替わる可能性がなくなる範囲で任意に設定することが可能である。 In the above embodiment, when the upper byte of the reference timer in the overlap part and the lower byte value of the auxiliary timer are close, the carry phase of the upper byte of the reference timer and the lower byte value of the auxiliary timer is almost half. In order to shift the period, 128 was added to the low-order byte of the auxiliary timer. Can be set.

本発明のタイマ装置を実施するマイコンの構成を示すブロック図である。It is a block diagram which shows the structure of the microcomputer which implements the timer apparatus of this invention. タイマユニットの構成を示すブロック図である。It is a block diagram which shows the structure of a timer unit. 補助タイマ、基準タイマ、現在時刻の値の関係を示す図である。It is a figure which shows the relationship between the value of an auxiliary timer, a reference | standard timer, and the present | current time. 補助タイマのカウントアッププログラムを示すフローチャートである。It is a flowchart which shows the count-up program of an auxiliary timer. タイマ値をグラフにした説明図である。It is explanatory drawing which made the timer value the graph. 現在時刻形成プログラムを示すフローチャートである。It is a flowchart which shows a present time formation program. タイマ値をグラフにした説明図である。It is explanatory drawing which made the timer value the graph. キャプチャ時刻形成プログラムを示すフローチャートである。It is a flowchart which shows a capture time formation program. 現在時刻、キャプチャ時刻、拡張キャプチャ時刻の関係を示す図である。It is a figure which shows the relationship between the present time, capture time, and extended capture time. タイマ値をグラフにした説明図である。It is explanatory drawing which made the timer value the graph.

Explanation of symbols

１ＣＰＵ
１１、１２レジスタ
２ＲＯＭ
３ＲＡＭ
４タイマユニット
２１、２２、２５、２８タイマコントロール
２３、２６、２９ＴＣＲ
２４タイマカウンタ（ＴＣＮＴ）
２７、３０ＴＩＥＲ
３１ＴＧＲ 1 CPU
11, 12 Register 2 ROM
3 RAM
4 Timer unit 21, 22, 25, 28 Timer control 23, 26, 29 TCR
24 Timer counter (TCNT)
27, 30 TIER
31 TGR

Claims

A timer device comprising: reference timer means; auxiliary timer means; and time generation means for generating time information by combining the value of the reference timer means and the upper byte of the auxiliary timer means,
The precision of the upper byte of the reference timer means and the accuracy of the lower byte of the auxiliary timer means match and overlap, and the carry of the upper byte of the reference timer means and the lower byte of the auxiliary timer means in advance Are out of phase,
The time generation means corrects the deviation of the upper byte of the auxiliary timer means according to the magnitude relationship between the upper byte of the reference timer means and the lower byte of the auxiliary timer means ,
The current time is generated as the time information.
It has an input capture with a capture input port,
When a capture signal is input to the capture input port, the input capture captures and stores the value of the reference timer as the capture time,
When there is a capture time request from the application software, the time generation means corrects the upper value of the current time from the magnitude relationship between the capture time stored in the input capture and the lower value of the current time. A timer device that generates an extended capture time by combining a capture time stored in the input capture and a higher value of the current time .

The timer device according to claim 1, wherein
When the value of the upper byte of the reference timer means is within a predetermined range from the value of the lower byte of the auxiliary timer means, the carry phase of the upper byte of the reference timer means and the lower byte of the auxiliary timer means A timer device comprising timer correction means for performing correction for increasing the amount of deviation of the timer.

The timer device according to claim 2, wherein
The timer device according to claim 1, wherein the timer correction means corrects the carry phase of the upper byte of the reference timer means and the lower byte of the auxiliary timer means so as to be substantially shifted by a half cycle.

The timer device according to any one of claims 1 to 3,
A timer apparatus characterized in that the reference timer means is constituted by hardware and the auxiliary timer means is constituted by a software program.