JP4792804B2 - Power supply - Google Patents

Power supply Download PDF

Info

Publication number
JP4792804B2
JP4792804B2 JP2005132831A JP2005132831A JP4792804B2 JP 4792804 B2 JP4792804 B2 JP 4792804B2 JP 2005132831 A JP2005132831 A JP 2005132831A JP 2005132831 A JP2005132831 A JP 2005132831A JP 4792804 B2 JP4792804 B2 JP 4792804B2
Authority
JP
Japan
Prior art keywords
field effect
voltage
output
effect transistor
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005132831A
Other languages
Japanese (ja)
Other versions
JP2006311739A (en
Inventor
友和 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005132831A priority Critical patent/JP4792804B2/en
Publication of JP2006311739A publication Critical patent/JP2006311739A/en
Application granted granted Critical
Publication of JP4792804B2 publication Critical patent/JP4792804B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えばシステムサーバ等に使用して好適な電源装置に関する。   The present invention relates to a power supply apparatus suitable for use in, for example, a system server.

一般に、システムサーバ等に使用される電源装置は、サーバの動作の信頼性を上げるため、並列運転を行うようにした電源装置が使用されている。   Generally, a power supply device used for a system server or the like is a power supply device that performs parallel operation in order to increase the reliability of server operation.

斯かる、並列運転の電源装置においては、出力電力の安定化供給が要求されている。従来、安定した出力電力を供給する並列運転の電源装置として、図３に示す如きものが提案されている。図３は、２個の同じＤＣ−ＤＣコンバータを使用した電源回路１及び２を並列運転するようにしたものである。   In such a parallel operation power supply apparatus, a stable supply of output power is required. Conventionally, as shown in FIG. 3, a power supply apparatus for parallel operation that supplies stable output power has been proposed. FIG. 3 shows a configuration in which power supply circuits 1 and 2 using two identical DC-DC converters are operated in parallel.

図３において、３ａ及び３ｂは夫々出力直流電圧を制御するようになされたＤＣ−ＤＣコンバータを示し、このＤＣ−ＤＣコンバータ３ａ及び３ｂの一方の出力端子４ａ１及び４ｂ１を夫々逆流防止用のｎ形の電界効果トランジスタ５ａ及び５ｂの夫々のソースに接続し、この電界効果トランジスタの夫々のドレインを負荷６に接続する出力コネクタ７ａ及び７ｂの夫々の一方の端子７ａ１及び７ｂ１に接続する。   In FIG. 3, reference numerals 3a and 3b each denote a DC-DC converter adapted to control the output DC voltage, and one of the output terminals 4a1 and 4b1 of the DC-DC converters 3a and 3b is an n-type for preventing backflow. The field effect transistors 5a and 5b are connected to the respective sources, and the drains of the field effect transistors are connected to the respective terminals 7a1 and 7b1 of the output connectors 7a and 7b connected to the load 6.

また、ＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の他方の出力端子４ａ２及び４ｂ２を夫々の出力コネクタ７ａ及び７ｂの夫々の他方の端子７ａ２及び７ｂ２に接続する。また、電界効果トランジスタ５ａ及び５ｂのソース側即ちＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の一方の出力端子４ａ１及び４ｂ１に得られる電圧を検出電圧として例えばパルス幅変調回路（ＰＷＭ回路）等より成るＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力直流電圧を制御する制御回路８ａ及び８ｂに供給する。   Further, the other output terminals 4a2 and 4b2 of the DC-DC converters 3a and 3b are connected to the other terminals 7a2 and 7b2 of the respective output connectors 7a and 7b. Further, a voltage obtained at the source side of the field effect transistors 5a and 5b, that is, one of the output terminals 4a1 and 4b1 of the DC-DC converters 3a and 3b is used as a detection voltage, for example, a DC comprising a pulse width modulation circuit (PWM circuit) or the like. -Supply the control circuit 8a and 8b which control each output DC voltage of DC converter 3a and 3b.

この逆流防止用の電界効果トランジスタ５ａ及び５ｂのソース側即ちＤＣ−ＤＣコンバータ３ａ及び３ｂの一方の出力端子４ａ１及び４ｂ１に得られる電圧を検出電圧としたのは一方の電源回路１又は２が動作中に他方の電源回路２又は１を起動することができるようにするためである。即ち、電源回路１及び２の並列運転を良好に行うことができるようにするためである。   One power supply circuit 1 or 2 operates when the voltage obtained at the source side of the field effect transistors 5a and 5b for preventing the backflow, that is, one of the output terminals 4a1 and 4b1 of the DC-DC converters 3a and 3b is used as a detection voltage. This is because the other power supply circuit 2 or 1 can be activated. That is, it is for enabling the parallel operation of the power supply circuits 1 and 2 to be performed satisfactorily.

また、この電界効果トランジスタ５ａ及び５ｂのソース側に得られる電圧を電界効果トランジスタ５ａ及び５ｂのオン・オフ制御増幅回路を構成する演算増幅回路９ａ及び９ｂの非反転入力端子＋に供給すると共にこの電界効果トランジスタ5ａ及び５ｂの夫々のドレイン側の電圧をこの演算増幅回路９ａ及び９ｂの反転入力端子−に供給し、この演算増幅回路９ａ及び９ｂの夫々の出力端子に得られる出力信号を夫々抵抗器１０ａ及び１０ｂを介して電界効果トランジスタ５ａ及び５ｂの夫々のゲートに供給する。   The voltage obtained on the source side of the field effect transistors 5a and 5b is supplied to the non-inverting input terminal + of the operational amplifier circuits 9a and 9b constituting the on / off control amplifier circuit of the field effect transistors 5a and 5b. The voltage on the drain side of each of the field effect transistors 5a and 5b is supplied to the inverting input terminal − of the operational amplifier circuits 9a and 9b, and the output signals obtained at the respective output terminals of the operational amplifier circuits 9a and 9b are resistances. To the respective gates of the field effect transistors 5a and 5b via the devices 10a and 10b.

この場合、電界効果トランジスタ５ａ及び５ｂのドレイン側の電圧がソース側の電圧よりも高いときは、この電界効果トランジスタ５ａ及び５ｂをオフとして、良好の電源回路１及び２の並列運転ができるようにし、この電界効果トランジスタ５ａ及び５ｂのドレイン側の電圧がソース側の電圧よりも低いときは、この電界効果トランジスタ５ａ及び５ｂをオンとし負荷６に電源を供給する。   In this case, when the voltage on the drain side of the field effect transistors 5a and 5b is higher than the voltage on the source side, the field effect transistors 5a and 5b are turned off so that good parallel operation of the power supply circuits 1 and 2 can be performed. When the drain side voltage of the field effect transistors 5a and 5b is lower than the source side voltage, the field effect transistors 5a and 5b are turned on to supply power to the load 6.

また、電界効果トランジスタ５ａ及び５ｂのソース側の電圧を電界効果トランジスタ５ａ及び５ｂの夫々のドレイン−ソース間の電位差を補正する電位差補正回路を構成する演算増幅回路１１ａ及び１１ｂの反転入力端子−に供給すると共にこの電界効果トランジスタ５ａ及び５ｂのドレイン側の電圧をこの演算増幅回路の非反転入力端子＋に供給し、この演算増幅回路１１ａ及び１１ｂの出力側に得られる電位差補正信号を上述検出電圧と共に制御回路８ａ及び８ｂに供給する。   Further, the voltage on the source side of the field effect transistors 5a and 5b is applied to the inverting input terminals of the operational amplifier circuits 11a and 11b constituting the potential difference correction circuit for correcting the potential difference between the drain and source of each of the field effect transistors 5a and 5b. The voltage on the drain side of the field effect transistors 5a and 5b is supplied to the non-inverting input terminal + of the operational amplifier circuit, and the potential difference correction signal obtained on the output side of the operational amplifier circuits 11a and 11b is supplied to the detection voltage. At the same time, it is supplied to the control circuits 8a and 8b.

この電界効果トランジスタ５ａ及び５ｂのソース側を電解コンデンサ１２ａ及び１２ｂと抵抗器１３ａ及び１３ｂとの並列回路を介してＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の他方の出力端子４ａ２及び４ｂ２に接続し、電界効果トランジスタ５ａ及び５ｂのドレイン側を抵抗器１４ａ及び１４ｂとコンデンサ１５ａ及び１５ｂとの並列回路を介してＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の他方の出力端子４ａ２及び４ｂ２に接続する。   The source side of the field effect transistors 5a and 5b is connected to the other output terminals 4a2 and 4b2 of the DC-DC converters 3a and 3b through parallel circuits of electrolytic capacitors 12a and 12b and resistors 13a and 13b, The drain sides of the field effect transistors 5a and 5b are connected to the other output terminals 4a2 and 4b2 of the DC-DC converters 3a and 3b through parallel circuits of resistors 14a and 14b and capacitors 15a and 15b.

また、図３において、１６ａ及び１６ｂは夫々出力コネクタ７ａ及び７ｂに接続される並列接続された負荷６の入力コネクタである。   In FIG. 3, 16a and 16b are input connectors for the load 6 connected in parallel connected to the output connectors 7a and 7b, respectively.

図３の従来例においては、ＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力電源ラインに逆流防止用の電界効果トランジスタ５ａ及び５ｂを設け、この電界効果トランジスタ５ａ及び５ｂのソース側の電圧を検出電圧として出力直流電圧を制御すると共にこの電界効果トランジスタ５ａ及び５ｂのドレイン−ソース間の電位差を補正する電位差補正回路を設けたので電界効果トランジスタ５ａ及び５ｂのオン抵抗、温度特性等のばらつきを吸収することができ、安定した出力電力を供給することができる。   In the conventional example of FIG. 3, field effect transistors 5a and 5b for preventing backflow are provided in the output power supply lines of the DC-DC converters 3a and 3b, and the source side voltages of the field effect transistors 5a and 5b are detected voltages. Since the potential difference correction circuit for controlling the output DC voltage and correcting the potential difference between the drain and source of the field effect transistors 5a and 5b is provided, variations in on-resistance, temperature characteristics and the like of the field effect transistors 5a and 5b are absorbed. And stable output power can be supplied.

また、特許文献１には、逆流防止ダイオードを内蔵して並列運転するようにした電源装置が記載され、また特許文献２には、ＭＯＳ−ＦＥＴを制御手段として用いた並列運転直流電源の選択遮断回路が記載されている。
特開平８−９５６４９号公報 特開平８−２８０１３４号公報 Patent Document 1 describes a power supply device that incorporates a backflow prevention diode and operates in parallel, and Patent Document 2 discloses selective cutoff of a parallel operation DC power supply that uses a MOS-FET as a control means. A circuit is described.
JP-A-8-95649 JP-A-8-280134

ところで、最近サーバの大容量化に伴い、電源装置に求められる出力電力も高電力になっており、負荷６に高電力の安定した出力電力を供給するという要求の中で、急激な負荷変動に対する検出電圧の応答性に対する改善が求められている。   By the way, with the recent increase in capacity of servers, the output power required for the power supply device has also become high, and in response to sudden load fluctuations in the demand for supplying stable high output power to the load 6. There is a need to improve the response of the detection voltage.

然しながら、図３に示す従来の電源装置では、急激な負荷変動の検出を逆流防止用の電界効果トランジスタ５ａ及び５ｂのインピーダンスを介して行っており、この分応答性の遅れを生じると共にこの図３に示す従来の電源装置では、安定した出力電力の供給と、並列運転を弊害なく行うために、逆流防止用の電界効果トランジスタ５ａ及び５ｂの夫々のソース側の検出電圧によるＤＣ−ＤＣコンバータ３ａ及び３ｂの制御と、電界効果トランジスタ５ａ及び５ｂの夫々のドレイン−ソース間の電位差による電位差補正信号によるＤＣ−ＤＣコンバータ３ａ及び３ｂの制御との２つの電圧制御を行っているので、急激な負荷変動に対する出力直流電圧の応答性を上げるのは困難であった。   However, in the conventional power supply device shown in FIG. 3, a sudden load change is detected via the impedances of the field effect transistors 5a and 5b for backflow prevention, resulting in a delay in response and this FIG. In the conventional power supply device shown in FIG. 2, in order to perform stable supply of output power and parallel operation without harmful effects, the DC-DC converter 3a and the DC-DC converter 3a using the detection voltages on the source side of the backflow preventing field effect transistors 5a and 5b Since the two voltage controls of the control of 3b and the control of the DC-DC converters 3a and 3b by the potential difference correction signal by the potential difference between the drain and source of each of the field effect transistors 5a and 5b are performed, sudden load fluctuations are performed. It has been difficult to improve the response of the output DC voltage to.

また、特許文献１及び２にも急激な負荷変動に対する出力直流電圧の応答性を上げるようにしたことについては何等記載されていない。   Also, Patent Documents 1 and 2 do not describe anything about improving the response of the output DC voltage to sudden load fluctuations.

本発明は、斯かる点に鑑み、出力電力の安定供給と並列運転とを弊害なく行うと共に急激な負荷変動に対する出力直流電圧の応答性を改善することを目的とする。   SUMMARY OF THE INVENTION The present invention has been made in view of the above, and an object of the present invention is to perform stable supply of output power and parallel operation without adverse effects and to improve the response of an output DC voltage to a sudden load change.

本発明電源装置は、夫々の制御回路により出力直流電圧が制御される並列接続された複数のＤＣ−ＤＣコンバータの夫々の出力電源ラインに逆流防止用の第１の電界効果トランジスタが夫々接続された電源装置において、夫々の第１の電界効果トランジスタのオン・オフ制御増幅回路を構成する第１の演算増幅回路と、夫々の第１の電界効果トランジスタの負荷側となる夫々のドレイン側の電圧と夫々の第１の電界効果トランジスタの夫々のＤＣ−ＤＣコンバータの出力側となる夫々のソース側の電圧とを夫々比較する比較回路を構成する第２の演算増幅回路と、夫々の第２の演算増幅回路の出力端子に得られる出力信号がゲートに供給される第２の電界効果トランジスタとを有し、夫々の第１の電界効果トランジスタのソース側に得られる電圧をその第１の電界効果トランジスタのオン・オフ制御増幅回路を構成する第１の演算増幅回路の非反転入力端子の一方に供給すると共に、その第１の電界効果トランジスタのドレイン側の電圧をこの第１の演算増幅回路の反転入力端子の他方に供給し、この第１の演算増幅回路の出力端子に得られる出力信号を抵抗器を介してその第１の電界効果トランジスタのゲートに供給するようになされ、夫々のソース側の電圧が高いときには夫々の第１の電界効果トランジスタをオンとするとともに夫々のドレインの検出電圧に応じて夫々のＤＣ−ＤＣコンバータの夫々の出力直流電圧を制御し、夫々のドレイン側の電圧が高いときには夫々の電界効果トランジスタをオフとするとともに、夫々の比較回路を構成する第２の演算増幅回路の出力端子に得られる出力信号で、夫々のＤＣ−ＤＣコンバータの出力側に接続された夫々の第２の電界効果トランジスタをオンさせて、夫々の第１の電界効果トランジスタのソース側の電圧を夫々の制御回路に供給することで、夫々の制御回路で夫々のＤＣ−ＤＣコンバータの夫々の出力直流電圧を制御するようにしたものである。 In the power supply device of the present invention, the first field effect transistors for preventing backflow are connected to the respective output power supply lines of the plurality of DC-DC converters connected in parallel whose output DC voltage is controlled by the respective control circuits . in the power supply device, a first operational amplifier circuit constituting the on-off control amplifier circuit of the first field effect transistor of respective the voltage on the load side to become the respective drains of the first field effect transistor of the respective A second operational amplifier circuit that constitutes a comparison circuit for comparing each source side voltage on the output side of each DC-DC converter of each first field-effect transistor, and each second computation the output signal obtained at the output terminal of the amplifier circuit and a second field effect transistor being supplied to the gate, resulting in the source side of the first field effect transistor of the respective Supplies pressure to one of the non-inverting input terminal of the first operational amplifier circuits constituting the on-off control amplifier circuit of the first field effect transistor, the drain-side voltage of the first field effect transistor It was supplied to the other inverting input terminal of the first operational amplifier circuit, and supplies an output signal obtained at the output terminal of the first operational amplifier via a resistor to the gate of the first field effect transistor When each source side voltage is high, each first field effect transistor is turned on, and each output DC voltage of each DC-DC converter is controlled according to the detection voltage of each drain. , as well as turning off the field effect transistor of each when the voltage of the drain of each side is high, the output terminal of the second operational amplifier circuit constituting the comparator circuit each The second field effect transistors connected to the output side of the respective DC-DC converters are turned on by the output signals obtained in the above, and the voltages on the source side of the respective first field effect transistors are controlled. By supplying to the circuit, the respective output DC voltages of the respective DC-DC converters are controlled by the respective control circuits .

本発明によれば、逆流防止用の夫々の電界効果トランジスタの負荷側となる夫々のドレイン側の電圧と夫々の電界効果トランジスタの夫々のＤＣ−ＤＣコンバータの出力側となる夫々のソース側の電圧とを夫々の比較し、夫々のソース側の電圧が高いときには夫々のドレイン側の検出電圧に応じて夫々のＤＣ−ＤＣコンバータの夫々の出力直流電圧を制御し、夫々のドレイン側の電圧が高いときには夫々のソース側の検出電圧に応じて夫々のＤＣ−ＤＣコンバータの夫々の出力直流電圧を制御するようにしたので、一方の電源回路が動作中に他方の電源回路を起動することができ、並列運転を弊害なく行うことができる。   According to the present invention, the voltage on the drain side which is the load side of each field effect transistor for preventing backflow and the voltage on the source side which is the output side of each DC-DC converter of each field effect transistor. When the source side voltage is high, the output DC voltage of each DC-DC converter is controlled according to the detection voltage on the drain side, and the voltage on the drain side is high. In some cases, the output DC voltage of each DC-DC converter is controlled in accordance with the detection voltage on each source side, so that one power supply circuit can start the other power supply circuit during operation. Parallel operation can be performed without any harmful effects.

また、本発明においては、通常動作中は夫々の電界効果トランジスタの夫々のＤＣ−ＤＣコンバータの出力側である夫々のソース側の電圧が負荷側であるドレイン側の電圧より夫々の電界効果トランジスタのインピーダンスによる電圧降下分だけ高いので、夫々の電界効果トランジスタのドレイン側の検出電圧で夫々のＤＣ−ＤＣコンバータの出力直流電圧を制御し、この電界効果トランジスタのソース−ドレイン間の電位差を補正する制御を必要とすることなく出力直流電圧の安定化を図ることができると共に電圧制御系を１つとすることにより、制御系１つ分の応答性の遅れとでき、更に夫々の電界効果トランジスタのインピーダンスによる応答性の遅れが解消でき、急激な負荷変動に対する出力直流電圧の応答性が改善される。   In the present invention, during normal operation, the voltage on the source side of each DC-DC converter of each field effect transistor is higher than the voltage on the drain side on the load side. Since the voltage drop due to the impedance is high, the detection voltage on the drain side of each field effect transistor controls the output DC voltage of each DC-DC converter and corrects the potential difference between the source and drain of this field effect transistor. It is possible to stabilize the output DC voltage without the need for a single voltage control system, so that the response of one control system can be delayed, and further depending on the impedance of each field effect transistor. Response delays can be eliminated, and output DC voltage response to sudden load fluctuations is improved.

以下、図１及び図２を参照して、本発明電源装置を実施するための最良の形態の例につき説明する。図１において、図３に対応する部分には同一符号を付して示す。   Hereinafter, an example of the best mode for carrying out the power supply device of the present invention will be described with reference to FIG. 1 and FIG. In FIG. 1, parts corresponding to those in FIG.

図１例２個の同じＤＣ−ＤＣコンバータを使用した電源回路１及び２を並列運転するようにしたものである。
図１において、３ａ及び３ｂは夫々出力直流電圧を制御するようになされたＤＣ−ＤＣコンバータを示し、このＤＣ−ＤＣコンバータ３ａ及び３ｂの一方の出力端子４ａ１及び４ｂ１を夫々逆流防止用のｎ形の電界効果トランジスタ５ａ及び５ｂの夫々のソースに接続し、この電界効果トランジスタの夫々のドレインを負荷６に接続する出力コネクタ７ａ及び７ｂの夫々の一方の端子７ａ１及び７ｂ１に接続する。 FIG. 1 shows an example in which power supply circuits 1 and 2 using two identical DC-DC converters are operated in parallel.
In FIG. 1, reference numerals 3a and 3b respectively denote DC-DC converters that control the output DC voltage. One of the output terminals 4a1 and 4b1 of the DC-DC converters 3a and 3b is an n-type for preventing backflow. The field effect transistors 5a and 5b are connected to the respective sources, and the drains of the field effect transistors are connected to the respective terminals 7a1 and 7b1 of the output connectors 7a and 7b connected to the load 6.

また、ＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の他方の出力端子４ａ２及び４ｂ２を夫々の出力コネクタ７ａ及び７ｂの夫々の他方の端子７ａ２及び７ｂ２に接続する。また、電界効果トランジスタ５ａ及び５ｂのドレイン側即ち負荷６側に得られる電圧を検出電圧として例えばパルス幅変調回路（ＰＷＭ回路）等より成るＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力直流電圧を制御する制御回路８ａ及び８ｂに供給する。   Further, the other output terminals 4a2 and 4b2 of the DC-DC converters 3a and 3b are connected to the other terminals 7a2 and 7b2 of the respective output connectors 7a and 7b. Further, the output DC voltage of each of the DC-DC converters 3a and 3b including, for example, a pulse width modulation circuit (PWM circuit) is controlled by using the voltage obtained on the drain side of the field effect transistors 5a and 5b, that is, the load 6 side as a detection voltage. To the control circuits 8a and 8b.

また、この電界効果トランジスタ５ａ及び５ｂのソース側に得られる電圧を電界効果トランジスタ５ａ及び５ｂのオン・オフ制御増幅回路を構成する演算増幅回路９ａ及び９ｂの非反転入力端子＋に供給すると共にこの電界効果トランジスタ5ａ及び５ｂの夫々のドレイン側の電圧をこの演算増幅回路９ａ及び９ｂの反転入力端子−に供給し、この演算増幅回路９ａ及び９ｂの夫々の出力端子に得られる出力信号を夫々抵抗器１０ａ及び１０ｂを介して電界効果トランジスタ５ａ及び５ｂの夫々のゲートに供給する。   The voltage obtained on the source side of the field effect transistors 5a and 5b is supplied to the non-inverting input terminal + of the operational amplifier circuits 9a and 9b constituting the on / off control amplifier circuit of the field effect transistors 5a and 5b. The voltage on the drain side of each of the field effect transistors 5a and 5b is supplied to the inverting input terminal − of the operational amplifier circuits 9a and 9b, and the output signals obtained at the respective output terminals of the operational amplifier circuits 9a and 9b are resistances. To the respective gates of the field effect transistors 5a and 5b via the devices 10a and 10b.

この場合、電界効果トランジスタ５ａ及び５ｂのドレイン側の電圧がソース側の電圧よりも高いときは、この電界効果トランジスタ５ａ及び５ｂをオフとして、良好の電源回路１及び２の並列運転ができるようにし、この電界効果トランジスタ５ａ及び５ｂのドレイン側の電圧がソース側の電圧よりも低いときは、この電界効果トランジスタ５ａ及び５ｂをオンとし負荷６に電源を供給する。   In this case, when the voltage on the drain side of the field effect transistors 5a and 5b is higher than the voltage on the source side, the field effect transistors 5a and 5b are turned off so that good parallel operation of the power supply circuits 1 and 2 can be performed. When the drain side voltage of the field effect transistors 5a and 5b is lower than the source side voltage, the field effect transistors 5a and 5b are turned on to supply power to the load 6.

また、電界効果トランジスタ５ａ及び５ｂのソース側の電圧を接続スイッチを構成するｎ形電界効果トランジスタ１７ａ及び１７ｂの夫々のドレインに供給する。この電界効果トランジスタ１７ａ及び１７ｂの夫々のソースに得られる電圧を制御回路８ａ及び８ｂに夫々供給する。   The source side voltages of the field effect transistors 5a and 5b are supplied to the drains of the n-type field effect transistors 17a and 17b constituting the connection switch. The voltages obtained at the sources of the field effect transistors 17a and 17b are supplied to the control circuits 8a and 8b, respectively.

本例においては、この電界効果トランジスタ１７ａ及び１７ｂがオンのときは、この逆流防止用の電界効果トランジスタ５ａ及び５ｂの夫々のソース側の電圧を検出電圧として制御回路８ａ及び８ｂに供給し、この制御回路８ａ及び８ｂはこのソース側の電圧でＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力直流電圧を制御し、この電界効果トランジスタ１７ａ及び１７ｂがオフのときは、この制御回路８ａ及び８ｂは電界効果トランジスタ５ａ及び５ｂの夫々のドレイン側の検出電圧で、ＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力直流電圧を制御するようにする。   In this example, when the field effect transistors 17a and 17b are on, the source side voltages of the backflow preventing field effect transistors 5a and 5b are supplied as detection voltages to the control circuits 8a and 8b. The control circuits 8a and 8b control the output DC voltage of each of the DC-DC converters 3a and 3b by the source side voltage. When the field effect transistors 17a and 17b are off, the control circuits 8a and 8b The output DC voltage of each of the DC-DC converters 3a and 3b is controlled by the detection voltage on the drain side of each of the effect transistors 5a and 5b.

また、本例においては、電界効果トランジスタ５ａ及び５ｂのソース側の電圧を比較回路を構成する演算増幅回路１８ａ及び１８ｂの反転入力端子−に供給すると共にこの電界効果トランジスタ５ａ及び５ｂのドレイン側の電圧をこの演算増幅回路１８ａ及び１８ｂの非反転入力端子＋に供給する。   In this example, the source side voltages of the field effect transistors 5a and 5b are supplied to the inverting input terminals − of the operational amplifier circuits 18a and 18b constituting the comparison circuit, and the drains of the field effect transistors 5a and 5b are connected to the drain side. A voltage is supplied to the non-inverting input terminal + of the operational amplifier circuits 18a and 18b.

この演算増幅回路１８ａ及び１８ｂの出力信号を接続スイッチを構成する電界効果トランジスタ１７ａ及び１７ｂに供給する。従って、本例においては、電界効果トランジスタ５ａ及び５ｂの夫々のソース側の電圧がドレイン側の電圧より高いときには、電界効果トランジスタ１７ａ及び１７ｂはオフとなり、制御回路８ａ及び８ｂは夫々ドレイン側の検出電圧で制御される。   The output signals of the operational amplifier circuits 18a and 18b are supplied to the field effect transistors 17a and 17b constituting the connection switch. Therefore, in this example, when the source side voltages of the field effect transistors 5a and 5b are higher than the drain side voltage, the field effect transistors 17a and 17b are turned off, and the control circuits 8a and 8b are respectively detected on the drain side. Controlled by voltage.

また、本例においては、電界効果トランジスタ５ａ及び５ｂの夫々のドレイン側の電圧がソース側の電圧より高いときには、逆流防止用の電界効果トランジスタ５ａ及び５ｂは夫々オフとなると共に電界効果トランジスタ１７ａ及び１７ｂはオンとなり、制御回路８ａ及び８ｂは電界効果トランジスタ５ａ及び５ｂの夫々のソース側の検出電圧で制御される。   In this example, when the drain side voltages of the field effect transistors 5a and 5b are higher than the source side voltage, the backflow preventing field effect transistors 5a and 5b are turned off and the field effect transistors 17a and 17b are turned off. 17b is turned on, and the control circuits 8a and 8b are controlled by the detection voltage on the source side of each of the field effect transistors 5a and 5b.

この電界効果トランジスタ５ａ及び５ｂのソース側を電解コンデンサ１２ａ及び１２ｂと抵抗器１３ａ及び１３ｂとの並列回路を介してＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の他方の出力端子４ａ２及び４ｂ２に接続し、電界効果トランジスタ５ａ及び５ｂのドレイン側を抵抗器１４ａ及び１４ｂとコンデンサ１５ａ及び１５ｂとの並列回路を介してＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の他方の出力端子４ａ２及び４ｂ２に接続する。   The source side of the field effect transistors 5a and 5b is connected to the other output terminals 4a2 and 4b2 of the DC-DC converters 3a and 3b through parallel circuits of electrolytic capacitors 12a and 12b and resistors 13a and 13b, The drain sides of the field effect transistors 5a and 5b are connected to the other output terminals 4a2 and 4b2 of the DC-DC converters 3a and 3b through parallel circuits of resistors 14a and 14b and capacitors 15a and 15b.

また、図１において、１６ａ及び１６ｂは夫々出力コネクタ７ａ及び７ｂに接続される並列接続された負荷６の入力コネクタである。   In FIG. 1, 16a and 16b are input connectors for the load 6 connected in parallel connected to the output connectors 7a and 7b, respectively.

本例によれば、逆流防止用の夫々の電界効果トランジスタ５ａ及び５ｂの負荷側となる夫々のドレイン側の電圧と夫々の電界効果トランジスタ５ａ及び５ｂの夫々のＤＣ−ＤＣコンバータ３ａ及び３ｂの出力側となる夫々のソース側の電圧とを夫々の比較し、夫々のソース側の電圧が高いときには夫々のドレイン側の検出電圧に応じて夫々のＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力直流電圧を制御し、夫々のドレイン側の電圧が高いときには夫々のソース側の検出電圧に応じて夫々のＤＣ−ＤＣコンバータ３ａ及び３ｂの夫々の出力直流電圧を制御するようにしたので、一方の電源回路が動作中に他方の電源回路を起動することができ、並列運転を弊害なく行うことができる。   According to this example, the voltage on the drain side which is the load side of each field effect transistor 5a and 5b for backflow prevention and the output of each DC-DC converter 3a and 3b of each field effect transistor 5a and 5b. The respective output side DC voltages of the respective DC-DC converters 3a and 3b are compared with each other in accordance with the detected voltage on the respective drain side when the respective source side voltages are high. When the voltage on the drain side is high, the output DC voltage of each of the DC-DC converters 3a and 3b is controlled in accordance with the detected voltage on the source side. The other power supply circuit can be activated during operation, and parallel operation can be performed without any harmful effects.

即ち、本例によれば、起動時は逆流防止用の電界効果トランジスタ５ａ又は５ｂのソース側の電圧がドレイン側の電圧より低いにで、接続スイッチを構成する電界効果トランジスタ１７ａ又は１７ｂがオンとなり、電界効果トランジスタ５ａ又は５ｂのソース側の電圧を検出電圧としてＤＣ−ＤＣコンバータ３ａ又は３ｂの出力直流電圧を制御する。   In other words, according to this example, the field effect transistor 17a or 17b constituting the connection switch is turned on when the source side voltage of the field effect transistor 5a or 5b for backflow prevention is lower than the drain side voltage during startup. The output DC voltage of the DC-DC converter 3a or 3b is controlled using the voltage on the source side of the field effect transistor 5a or 5b as the detection voltage.

このときは、電界効果トランジスタ５ａ又は５ｂのソース側の電圧がドレイン側の電圧より低いので、この電界効果トランジスタ５ａ又は５ｂはオフであり、動作中の電源回路１又は２の影響を受けずに並列運転の起動を行うことができる。   At this time, since the voltage on the source side of the field effect transistor 5a or 5b is lower than the voltage on the drain side, the field effect transistor 5a or 5b is off and is not affected by the power supply circuit 1 or 2 in operation. Parallel operation can be started.

このＤＣ−ＤＣコンバータ３ａ又は３ｂの出力直流電圧が立ち上がる途中で、図２Ｂに示す如く、この電界効果トランジスタ５ａ又は５ｂのソース側電圧Ｖ１がドレイン側電圧Ｖ２と比較して同電位以上になると、図２ＡのＥ点に示す如く、電界効果トランジスタ１７ａ又は１７ｂをオフさせ電界効果トランジスタ５ａ又は５ｂのドレイン側の電圧Ｖ２を検出電圧として、ＤＣ−ＤＣコンバータ３ａ又は３ｂの出力直流電圧を制御するようにすると同時に電界効果トランジスタ５ａ又は５ｂをオンとし、ＤＣ−ＤＣコンバータ３ａ又は３ｂの出力直流電圧を負荷６に供給する如くする。   When the output DC voltage of the DC-DC converter 3a or 3b rises, as shown in FIG. 2B, when the source side voltage V1 of the field effect transistor 5a or 5b becomes equal to or higher than the drain side voltage V2, 2A, the field effect transistor 17a or 17b is turned off and the drain side voltage V2 of the field effect transistor 5a or 5b is used as a detection voltage to control the output DC voltage of the DC-DC converter 3a or 3b. At the same time, the field effect transistor 5a or 5b is turned on, and the output DC voltage of the DC-DC converter 3a or 3b is supplied to the load 6.

また、本例においては、通常動作中は夫々の電界効果トランジスタ５ａ及び５ｂの夫々のＤＣ−ＤＣコンバータ３ａ及び３ｂの出力側である夫々のソース側の電圧が負荷６側であるドレイン側の電圧より夫々の電界効果トランジスタ５ａ及び５ｂのインピーダンスによる電圧降下分だけ高いので、夫々の電界効果トランジスタ５ａ及び５ｂのドレイン側の検出電圧で夫々のＤＣ−ＤＣコンバータ３ａ及び３ｂの出力直流電圧を制御し、この電界効果トランジスタ５ａ及び５ｂのソース−ドレイン間の電位差を補正する制御を必要とすることなく出力直流電圧の安定化を図ることができると共に電圧制御系を１つとすることにより、制御系１つ分の応答性の遅れとでき、更に夫々の電界効果トランジスタ５ａ及び５ｂのインピーダンスによる応答性の遅れが解消でき、急激な負荷変動に対する出力直流電圧の応答性が改善される。   In this example, during normal operation, the voltage on the source side which is the output side of each DC-DC converter 3a and 3b of each field effect transistor 5a and 5b is the voltage on the drain side which is the load 6 side. Since the voltage drop due to the impedance of each field effect transistor 5a and 5b is higher, the output DC voltage of each DC-DC converter 3a and 3b is controlled by the detection voltage on the drain side of each field effect transistor 5a and 5b. The output DC voltage can be stabilized without requiring control for correcting the potential difference between the source and drain of the field effect transistors 5a and 5b, and the control system 1 can be realized by using one voltage control system. And the response due to the impedance of each field effect transistor 5a and 5b. Sex delay can be eliminated, the response of the output DC voltage for abrupt load fluctuations is improved.

尚、上述例は、２つの電源回路１及び２を並列運転する例につき述べたが、本発明を３つ以上の電源回路を並列運転する場合にも適用できることは勿論である。   Although the above example has been described with respect to an example in which two power supply circuits 1 and 2 are operated in parallel, it goes without saying that the present invention can also be applied to a case where three or more power supply circuits are operated in parallel.

また、本発明は上述例に限ることなく、本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。   Further, the present invention is not limited to the above-described example, and various other configurations can be adopted without departing from the gist of the present invention.

本発明電源装置を実施するための最良の形態の例を示す構成図である。It is a block diagram which shows the example of the best form for implementing this invention power supply device. 本発明の説明に供する線図である。It is a diagram with which it uses for description of this invention. 従来の電源装置の例を示す構成図である。It is a block diagram which shows the example of the conventional power supply device.

符号の説明Explanation of symbols

１、２…電源回路、３ａ、３ｂ…ＤＣ−ＤＣコンバータ、５ａ、５ｂ、１７ａ、１７ｂ…電界効果トランジスタ、６…負荷、７ａ、７ｂ…出力コネクタ、８ａ、８ｂ…制御回路、９ａ、９ｂ、１８ａ、１８ｂ…演算増幅回路、１６ａ、１６ｂ…入力コネクタ   DESCRIPTION OF SYMBOLS 1, 2 ... Power supply circuit, 3a, 3b ... DC-DC converter, 5a, 5b, 17a, 17b ... Field effect transistor, 6 ... Load, 7a, 7b ... Output connector, 8a, 8b ... Control circuit, 9a, 9b, 18a, 18b: operational amplifier circuit, 16a, 16b: input connector

Claims (2)

制御回路により出力直流電圧が制御されるＤＣ−ＤＣコンバータの出力電源ラインに逆流防止用の第１の電界効果トランジスタが接続された電源装置において、
前記第１の電界効果トランジスタのオン・オフ制御増幅回路を構成する第１の演算増幅回路と、
前記第１の電界効果トランジスタの負荷側となるドレイン側の電圧と前記第１の電界効果トランジスタの前記ＤＣ−ＤＣコンバータの出力側となるソース側の電圧とを比較する比較回路を構成する第２の演算増幅回路と、該第２の演算増幅回路の出力端子に得られる出力信号がゲートに供給される第２の電界効果トランジスタとを有し、
前記第１の電界効果トランジスタのソース側に得られる電圧を該第１の電界効果トランジスタのオン・オフ制御増幅回路を構成する前記第１の演算増幅回路の非反転入力端子の一方に供給すると共に、該第１の電界効果トランジスタのドレイン側の電圧を前記第１の演算増幅回路の反転入力端子の他方に供給し、該第１の演算増幅回路の出力端子に得られる出力信号を抵抗器を介して該第１の電界効果トランジスタのゲートに供給するようになされ、
前記ソース側の電圧が高いときには前記第１の電界効果トランジスタをオンとするとともに前記ドレインの検出電圧に応じて前記制御回路が前記ＤＣ−ＤＣコンバータの出力直流電圧を制御し、前記ドレイン側の電圧が高いときには前記第１の電界効果トランジスタをオフとするとともに、前記比較回路を構成する第２の演算増幅回路の出力端子に得られる出力信号で、前記ＤＣ−ＤＣコンバータの出力側に接続された第２の電界効果トランジスタをオンさせて、前記第１の電界効果トランジスタのソース側の電圧を前記制御回路に供給することで、前記制御回路で前記ＤＣ−ＤＣコンバータの出力直流電圧を制御する
電源装置。 In a power supply apparatus in which a first field effect transistor for preventing backflow is connected to an output power supply line of a DC-DC converter in which an output DC voltage is controlled by a control circuit ,
A first operational amplifier circuit constituting an on / off control amplifier circuit of the first field effect transistor;
Second composing a comparator circuit for comparing the first said source of voltage as a DC-DC converter on the output side of the voltage between said first field effect transistor on the load side to become the drain side of the FET transistor And a second field effect transistor to which an output signal obtained at the output terminal of the second operational amplifier circuit is supplied to the gate ,
It supplies a voltage obtained at the source side of the first field effect transistor to one of the non-inverting input terminal of said first operational amplifier circuit constituting the on-off control amplifier circuit of the first field effect transistor , wherein the first drain side of the voltage of the field effect transistor is supplied to the other inverting input terminal of said first operational amplifier, a resistor the output signal obtained at the output terminal of said first operational amplifier circuit It supplies it to the gate of said first field effect transistor via,
When the source side voltage is high, the first field effect transistor is turned on, and the control circuit controls the output DC voltage of the DC-DC converter according to the detected voltage of the drain, and the drain side voltage Is high, the first field effect transistor is turned off, and the output signal obtained at the output terminal of the second operational amplifier circuit constituting the comparison circuit is connected to the output side of the DC-DC converter. By turning on the second field effect transistor and supplying the voltage on the source side of the first field effect transistor to the control circuit, the control circuit controls the output DC voltage of the DC-DC converter. apparatus. 夫々の制御回路により出力直流電圧が制御される並列接続された複数のＤＣ−ＤＣコンバータの夫々の出力電源ラインに逆流防止用の第１の電界効果トランジスタが夫々接続された電源装置において、
前記夫々の第１の電界効果トランジスタのオン・オフ制御増幅回路を構成する第１の演算増幅回路と、
前記夫々の第１の電界効果トランジスタの負荷側となる夫々のドレイン側の電圧と前記夫々の第１の電界効果トランジスタの前記夫々のＤＣ−ＤＣコンバータの出力側となる夫々のソース側の電圧とを夫々比較する比較回路を構成する第２の演算増幅回路と、該夫々の第２の演算増幅回路の出力端子に得られる出力信号がゲートに供給される第２の電界効果トランジスタとを有し、
前記夫々の第１の電界効果トランジスタのソース側に得られる電圧を該第１の電界効果トランジスタのオン・オフ制御増幅回路を構成する前記第１の演算増幅回路の非反転入力端子の一方に供給すると共に、該第１の電界効果トランジスタのドレイン側の電圧を前記第１の演算増幅回路の反転入力端子の他方に供給し、該第１の演算増幅回路の出力端子に得られる出力信号を抵抗器を介して該第１の電界効果トランジスタのゲートに供給するようになされ、
前記夫々のソース側の電圧が高いときには前記夫々の第１の電界効果トランジスタをオンとするとともに前記夫々のドレインの検出電圧に応じて前記制御回路が前記夫々のＤＣ−ＤＣコンバータの夫々の出力直流電圧を制御し、
前記夫々のドレイン側の電圧が高いときには前記夫々の第１の電界効果トランジスタをオフとするとともに、前記夫々の比較回路を構成する第２の演算増幅回路の出力端子に得られる出力信号で、前記夫々のＤＣ−ＤＣコンバータの出力側に接続された前記夫々の第２の電界効果トランジスタをオンさせて、前記夫々の第１の電界効果トランジスタのソース側の電圧を前記夫々の制御回路に供給することで、前記夫々の制御回路で前記夫々のＤＣ−ＤＣコンバータの出力直流電圧を制御する
電源装置。 In the power supply apparatus in which the first field effect transistors for preventing the backflow are connected to the respective output power supply lines of the plurality of DC-DC converters connected in parallel whose output DC voltage is controlled by the respective control circuits .
A first operational amplifier circuit constituting an on / off control amplifier circuit for each of the first field effect transistors;
Said respective DC-DC converter of the voltage on the output side to become respectively the source of voltage and the respective first field effect transistor of the load side to become the respective drain of the respective first field effect transistor A second operational amplifier circuit that constitutes a comparison circuit that compares each of the second operational amplifier circuits, and a second field effect transistor that supplies an output signal obtained at the output terminal of each of the second operational amplifier circuits to the gate. ,
Supplying a voltage obtained at the source side of the first field effect transistor of the respective one of the non-inverting input terminal of said first operational amplifier circuit constituting the on-off control amplifier circuit of the first field effect transistor while the drain side of the voltage of the first field effect transistor is supplied to the other inverting input terminal of said first operational amplifier circuit, an output signal obtained at the output terminal of said first operational amplifier circuit resistance through the vessel supplies it to the gate of said first field effect transistor,
When the respective source-side voltages are high, the respective first field-effect transistors are turned on, and the control circuit controls the respective output DC of the respective DC-DC converters in accordance with the detected voltage of the respective drains. Control the voltage,
When the respective drain-side voltages are high, the respective first field effect transistors are turned off, and the output signal obtained at the output terminal of the second operational amplifier circuit constituting each of the comparison circuits, Each of the second field effect transistors connected to the output side of each DC-DC converter is turned on, and the voltage on the source side of each of the first field effect transistors is supplied to each of the control circuits. Thus, the power supply apparatus that controls the output DC voltage of each of the DC-DC converters by the respective control circuit .
JP2005132831A 2005-04-28 2005-04-28 Power supply Expired - Fee Related JP4792804B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005132831A JP4792804B2 (en) 2005-04-28 2005-04-28 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132831A JP4792804B2 (en) 2005-04-28 2005-04-28 Power supply

Publications (2)

Publication Number Publication Date
JP2006311739A JP2006311739A (en) 2006-11-09
JP4792804B2 true JP4792804B2 (en) 2011-10-12

Family

ID=37477919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132831A Expired - Fee Related JP4792804B2 (en) 2005-04-28 2005-04-28 Power supply

Country Status (1)

Country Link
JP (1) JP4792804B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088530B2 (en) 2006-11-17 2012-12-05 株式会社ジェイテクト Vehicle steering system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670544A (en) * 1992-08-11 1994-03-11 Fujitsu Ltd Reverse current preventive circuit for parallel power source
JP2000350447A (en) * 1999-06-01 2000-12-15 Sony Corp Unit and system for power source

Also Published As

Publication number Publication date
JP2006311739A (en) 2006-11-09

Similar Documents

Publication Publication Date Title
US20110227640A1 (en) Power supply device
KR102575945B1 (en) Switching regulator
US20120056655A1 (en) Method and system for controlling HS-NMOS power switches with slew-rate limitation
CN205092772U (en) Linear regulator control circuit
JP2014086073A (en) Low drop-out regulator
JP2005327164A (en) Voltage regulator
CN108432112B (en) DC-DC converter and semiconductor integrated circuit for driving load
US7683693B2 (en) Hot swap controller with zero loaded charge pump
US9397569B2 (en) Current control circuit with in parallel transistor modules
US9748842B1 (en) Sense circuit for voltage converter
KR20160075329A (en) Voltage regulator
US9160230B2 (en) DC/DC converter and electronic apparatus
US9417645B2 (en) Voltage regulator
JP4792804B2 (en) Power supply
US20160187900A1 (en) Voltage regulator circuit and method for limiting inrush current
US20170025951A1 (en) Combined High Side and Low Side Current Sensing
US9800149B2 (en) Switching regulator
EP4254796A3 (en) Switching circuit
JP2005251130A (en) Voltage regulator circuit with short circuit protection circuit
JP2007006670A (en) Inrush current preventing circuit
JP6090846B2 (en) Power supply device, power supply control method, and electronic device
JP6549008B2 (en) Voltage regulator
JP4150009B2 (en) Standby voltage setting circuit, standby voltage setting method, power supply apparatus, power supply control method, and power supply system
JP2002010627A (en) Dc-dc converter
JP2007209121A (en) Power system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees