JP4789873B2 - Attenuators and electronic devices - Google Patents
Attenuators and electronic devices Download PDFInfo
- Publication number
- JP4789873B2 JP4789873B2 JP2007160201A JP2007160201A JP4789873B2 JP 4789873 B2 JP4789873 B2 JP 4789873B2 JP 2007160201 A JP2007160201 A JP 2007160201A JP 2007160201 A JP2007160201 A JP 2007160201A JP 4789873 B2 JP4789873 B2 JP 4789873B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring resistance
- wiring
- contact
- input
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Attenuators (AREA)
Description
本発明は、減衰器および電子デバイスに関する。特に本発明は、周波数特性に優れ、高耐電力、高減衰を実現する減衰器および電子デバイスに関する。 The present invention relates to an attenuator and an electronic device. In particular, the present invention relates to an attenuator and an electronic device that have excellent frequency characteristics and realize high power resistance and high attenuation.
半導体集積回路装置等の電子デバイスを試験する試験装置では、当該電子デバイスの機能試験、性能試験または耐電流もしくは耐電圧等の限界試験等、多くの試験項目に対応することが要請される。このため試験装置の試験端子から被試験デバイスに出力する試験信号あるいは被試験デバイスから入力される応答信号を減衰してまたは減衰せずに出力または入力したいことがある。よって、電子デバイスの試験装置には、試験端子等に適用できる適切な減衰器を備えることが要請される。 A test apparatus for testing an electronic device such as a semiconductor integrated circuit device is required to cope with many test items such as a function test, a performance test, and a limit test such as a withstand voltage or a withstand voltage. For this reason, it may be desired to output or input a test signal output from the test terminal of the test apparatus to the device under test or a response signal input from the device under test with or without attenuation. Therefore, it is required that a test apparatus for an electronic device includes an appropriate attenuator that can be applied to a test terminal or the like.
たとえば特許文献1は、基板上に複数の抵抗体を配置して直列に接続するπ型回路のチップ型抵抗器を開示する。当該文献には、各抵抗体の接続部に電極を設けることにより、実装面積を少なくして配線による浮遊キャパシタを低減すると共に高周波特性を改善できることが記載されている。
しかし、電子デバイスを試験する試験装置における減衰器には、電子デバイスの応答周波数と同等もしくはそれ以上の周波数特性が期待される。また、高い耐電圧試験および耐電流試験を実現するには、大きな電力の入力信号に対応できる減衰器が要請される。さらに、減衰器本来に期待される性能として、高い減衰率が期待される。 However, an attenuator in a test apparatus for testing an electronic device is expected to have a frequency characteristic equal to or higher than the response frequency of the electronic device. Further, in order to realize a high withstand voltage test and withstand current test, an attenuator capable of handling an input signal with a large power is required. Furthermore, a high attenuation factor is expected as the performance expected from the attenuator.
上記課題を解決するために、本発明の第1の形態においては、基板上に設けられた減衰器であって、信号の入力側の第1接点とグランドとの間に設けられた第1配線抵抗と、第1接点より信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、第1接点および第2接点の間に設けられた第3配線抵抗と、を備え、第1配線抵抗は、第2配線抵抗と比較して断面積が大きい、減衰器が提供される。 In order to solve the above-described problem, according to a first embodiment of the present invention, there is provided an attenuator provided on a substrate, the first wiring provided between the first contact on the signal input side and the ground. A resistance, a second wiring resistance provided between the second contact on the signal output side of the first contact and the ground, and a third wiring resistance provided between the first contact and the second contact. An attenuator is provided in which the first wiring resistance has a larger cross-sectional area than the second wiring resistance.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、減衰器100のレイアウトの一例を示す。減衰器100は、基板102上に設けられ、入力側配線抵抗104と、出力側配線抵抗106と、中間配線抵抗108と、入力側配線120と、出力側配線122と、入力側接地配線124と、出力側接地配線126とを備える。
FIG. 1 shows an example of the layout of the attenuator 100. The attenuator 100 is provided on the
基板102は、半導体基板上にシリコン酸化膜もしくはシリコン窒化膜等の誘電体薄膜を堆積したものであってよく、あるいはセラミックス等の絶縁体基板であってもよい。誘電体薄膜の下層の半導体基板上には、トランジスタ等の電子デバイスが形成されてもよい。
The
入力側配線抵抗104は、第1接点の一例である入力側配線120とグランドの一例である入力側接地配線124との間に設けられた第1配線抵抗の一例である。入力側配線抵抗104は、基板102上に堆積した抵抗材料膜をパターニングして形成できる。入力側配線抵抗104は、材料の抵抗率と幾何学的形状とで抵抗値が決定される。入力側配線抵抗104の幾何学的形状は、抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定される。
The input-
入力側配線抵抗104の材料として、ニッケル−クロム合金、タングステンまたは不純物がドープされた多結晶シリコン等が例示できる。抵抗材料膜の堆積法として、スパッタリング法、蒸着法、化学気相成長法等が例示できる。抵抗材料膜のパターン形成方法として、レジスト塗布後にパターンマスクを適用した光露光および現像によって当該レジストをパターニングして、さらにレジストパターンをマスクとしたケミカルエッチングまたはドライエッチングによるパターニング方法を例示できる。
Examples of the material for the input-
出力側配線抵抗106は、第2接点の一例である出力側配線122とグランドの一例である出力側接地配線126との間に設けられた第2配線抵抗の一例である。出力側配線抵抗106は、入力側配線抵抗104と同様に、基板102上に堆積した抵抗材料膜をパターニングして形成できる。出力側配線抵抗106の抵抗値が材料の抵抗率と幾何学的形状とで決定されること、および幾何学的形状が抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定されることは、入力側配線抵抗104の場合と同様であってよい。出力側配線抵抗106の材料および代表的な作成方法は入力側配線抵抗104と同様であってよい。
The output-
中間配線抵抗108は、入力側配線120および出力側配線122の間に設けられた第3配線抵抗の一例である。中間配線抵抗108は、入力側配線抵抗104と同様に、基板102上に堆積した抵抗材料膜をパターニングして形成できる。中間配線抵抗108の抵抗値が材料の抵抗率と幾何学的形状とで決定されること、および幾何学的形状が抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定されることは、入力側配線抵抗104等の場合と同様であってよい。中間配線抵抗108の材料および代表的な作成方法は入力側配線抵抗104等と同様であってよい。
The
入力側配線120は、信号の入力端として配置され、入力側配線抵抗104と中間配線抵抗108とを接続する接点として機能する。入力側配線120は、信号の入力側に配置される。入力側配線120は、基板102上に堆積した導電材料膜をパターニングして形成できる。入力側配線120のパターニング方法は、入力側配線抵抗104等と同様であってよい。入力側配線120の材料として、金、銅等の導電率の高い金属材料が例示できる。
The input-
出力側配線122は、信号の出力端として配置され、出力側配線抵抗106と中間配線抵抗108とを接続する接点として機能する。出力側配線122は、入力側配線120より信号の出力側に配置される。出力側配線122は、基板102上に堆積した導電材料膜をパターニングして形成できる。出力側配線122の材料および代表的な作成方法は入力側配線120と同様であってよい。
The
入力側接地配線124および出力側接地配線126は、入力側配線120等と同様の材料および方法で作成されるが、その電位は接地電位(グランド)に維持される。よって入力側接地配線124および出力側接地配線126は、入力側配線抵抗104および出力側配線抵抗106の一端を接地する接点としてのグランドの一例である。入力側接地配線124および出力側接地配線126は、基板102上に堆積した導電材料膜をパターニングして形成できる。
The input-
図2は、減衰器100のA−A線断面を示す。本実施形態において、入力側配線抵抗104および出力側配線抵抗106は、同じ膜厚で基板102上に形成される。すなわち、第1配線抵抗の一例である入力側配線抵抗104および第2配線抵抗の一例である出力側配線抵抗106の厚さが等しい。そして入力側配線抵抗104は線幅d11を有すると共に、出力側配線抵抗106は線幅d11より小さい線幅d12を有する。すなわち、第1配線抵抗の一例である入力側配線抵抗104は、第2配線抵抗の一例である出力側配線抵抗106と比較して断面積が大きい。
FIG. 2 shows a cross section of the attenuator 100 taken along the line AA. In this embodiment, the input
ここで断面積は、配線抵抗に流れる電流の方向に垂直な断面での面積を意味する。入力側配線抵抗104の断面積が出力側配線抵抗106の断面積より大きいので、入力側配線抵抗104には出力側配線抵抗106より多くの電流を流すことができる。減衰器100の減衰率を大きく設計する場合、入力側配線抵抗104の抵抗値に比較して中間配線抵抗108の抵抗値が大きくなる。入力信号として1W程度の大きな電力の信号が入力されると、入力側配線抵抗104には大きな電流が流れることになる。しかし、本実施形態の減衰器100では入力側配線抵抗104に大きな電流を流すことができるので、大きな減衰率と大電力入力の両方に対応することができる。
Here, the cross-sectional area means an area in a cross section perpendicular to the direction of the current flowing through the wiring resistance. Since the cross-sectional area of the input-
図3は、減衰器100の等価回路を負荷抵抗RLとともに示す。信号の入力端INは信号を受信する。入力端INは接点150に接続され、接点150は、抵抗Rinと抵抗Rmとを接続する。抵抗Rinは入力側配線抵抗104であってよく、抵抗Rmは中間配線抵抗108であってよい。
FIG. 3 shows an equivalent circuit of the attenuator 100 together with the load resistance RL. The signal input terminal IN receives the signal. The input terminal IN is connected to the
接点150の出力側には接点152が配置され、接点152は、抵抗Routと抵抗Rmとを接続する。抵抗Routは出力側配線抵抗106であってよい。接点152は、信号の出力端OUTに接続され、出力端OUTは負荷抵抗RLに接続される。なお、ここでは負荷として純抵抗の負荷抵抗RLを例示しているが、値が複素数で表されるインピーダンスであってもよい。
A
上記の通り、本実施形態の減衰器100は、入力側配線抵抗104、出力側配線抵抗106および中間配線抵抗108を含むπ型回路になる。入力側配線抵抗104、出力側配線抵抗106および中間配線抵抗108のそれぞれは、等価回路における抵抗Rin、抵抗Routおよび抵抗Rmとなる。
As described above, the attenuator 100 according to this embodiment is a π-type circuit including the input-
減衰率を20dBとする場合、Rin、RmおよびRoutの各抵抗の抵抗値は、各々61.1Ω、247.5Ωおよび61.1Ωになる。1Wの入力信号が入力された場合、負荷抵抗RLを50Ωと仮定すると、Rin、RmおよびRoutの各抵抗で消費される電力は、各々0.818W、0.164Wおよび0.008W、各抵抗に流れる電流は、各々0.116A、0.026Aおよび0.012Aになる。各抵抗に流すことが可能な許容電流として1mA/1μmのルールを適用すると、入力側配線抵抗104、中間配線抵抗108および出力側配線抵抗106の設計線幅は各々120μm、30μmおよび12μmにできる。配線抵抗材料のシート抵抗として73Ω/□を仮定すると、入力側配線抵抗104、中間配線抵抗108および出力側配線抵抗106の長さは各々100.5μm、101.7μmおよび10.1μmになる。
When the attenuation factor is 20 dB, the resistance values of the Rin, Rm, and Rout resistors are 61.1Ω, 247.5Ω, and 61.1Ω, respectively. When a 1 W input signal is input, assuming that the load resistance RL is 50 Ω, the power consumed by the Rin, Rm and Rout resistors is 0.818 W, 0.164 W and 0.008 W, respectively. The flowing currents are 0.116A, 0.026A and 0.012A, respectively. When the rule of 1 mA / 1 μm is applied as the allowable current that can flow through each resistor, the design line widths of the input-
上記の通り、入力側配線抵抗104の長さ100.5μmと比較して中間配線抵抗108の長さは101.7μmと同等になる。よって、入力端INおよび出力端OUT間の周波数特性は特に悪化せず、良好な周波数特性を実現できる。また、入力側配線抵抗104および出力側配線抵抗106の膜厚は等しく、その線幅は各々120μmおよび12μmとその比がほぼ10になるから、入力側配線抵抗104および出力側配線抵抗106の断面積の比もほぼ10になる。
As described above, the length of the
一方、信号の出力端OUTとグランドとの間に予め規定されたインピーダンスの回路である負荷抵抗RLが接続された場合における入力側配線抵抗104および出力側配線抵抗106に流れる電流の比はほぼ10になる。よって、入力側配線抵抗104および出力側配線抵抗106の断面積の比と、信号の出力端OUTとグランドとの間に負荷抵抗RLが接続された場合における入力側配線抵抗104および出力側配線抵抗106に流れる電流の比は実質的に等しいといえる。
On the other hand, when a load resistor RL, which is a circuit having a predetermined impedance, is connected between the signal output terminal OUT and the ground, the ratio of the currents flowing through the input-
従って、本実施形態の減衰器100は、入力側配線抵抗104および出力側配線抵抗106の断面積の比を流れる電流の比と実質的に同じとすることにより、各抵抗で消費される電力に応じた断面積を確保して、大きな電力の入力信号に対応できる。なお、各配線抵抗の膜厚が等しい場合には、断面積の比に代えて線幅の比が流れる電流の比と実質的に同じとなる。
Therefore, the attenuator 100 according to the present embodiment can reduce the power consumed by each resistor by making the ratio of the current flowing through the ratio of the cross-sectional areas of the input-
以上説明の通り、本実施形態の減衰器100では、入力側配線抵抗104の断面積を出力側配線抵抗106の断面積より大きくする。また、入力側配線抵抗104と出力側配線抵抗106の断面積の比を、入力側配線抵抗104と出力側配線抵抗106に流れる電流の比と実質的に等しくする。この結果、大きな減衰率を要求される場合においても、大電力の入力信号に対応できる。また、20dB程度の減衰率においては周波数特性を良好に維持できる。
As described above, in the attenuator 100 of this embodiment, the cross-sectional area of the input-
図4は、減衰器100の変形例である減衰器200のレイアウトの一例を示す。減衰器200は、基板102上に設けられ、入力側配線抵抗204と、出力側配線抵抗106と、中間配線抵抗108と、入力側配線220と、出力側配線122と、入力側接地配線224と、出力側接地配線126とを備える。基板102と、出力側配線抵抗106と、中間配線抵抗108と、出力側配線122と、出力側接地配線126とは、減衰器100の場合と同様であるから説明を省略する。
FIG. 4 shows an example of the layout of an
入力側配線抵抗204は、第1接点の一例である入力側配線220とグランドの一例である入力側接地配線224との間に設けられた第1配線抵抗の一例である。入力側配線220および入力側接地配線224は、減衰器100の入力側配線120および入力側接地配線124と同様であるが、入力側配線抵抗204の線幅の変更に伴いサイズの変更を施している。
The input
入力側配線抵抗204の材料は、減衰器100の入力側配線抵抗104と同様であるが、膜厚が厚く形成される点が相違する。入力側配線抵抗204の形成方法として、減衰器100の場合と同様に抵抗材料膜の堆積およびそのパターニングが例示できる。ただし、減衰器200の場合、入力側配線抵抗204となる領域を厚く形成するので、所定の膜厚の抵抗材料膜を堆積した後に、出力側配線抵抗106となる領域をマスクして入力側配線抵抗204となる領域にさらに追加の抵抗材料膜を堆積することができる。
The material of the input-
図5は、減衰器200のB−B線断面を示す。入力側配線抵抗204は、出力側配線抵抗106よりも厚く形成される。図示する例では、入力側配線抵抗204の膜厚は出力側配線抵抗106の膜厚のほぼ2倍となる。
FIG. 5 shows a cross section of the
以上の通り、本変形例の減衰器200では、入力側配線抵抗204と出力側配線抵抗106の膜厚は相違する。減衰器200では、入力側配線抵抗204の膜厚を厚くしているので、入力側配線抵抗204の線幅d21を細くできる。この結果、減衰器200の形成面積を小さくして小型化できる。また、入力側配線抵抗204を小型化することにより、減衰器200の周波数特性をよくすることができる。
As described above, in the
図6は、減衰器100の第2変形例である減衰器300のレイアウトの一例を示す。減衰器300は、基板102上に設けられ、入力側配線抵抗304と、出力側配線抵抗106と、中間配線抵抗108と、入力側付加配線抵抗310と、入力側配線320と、出力側配線122と、入力側接地配線324と、出力側接地配線126と、入力側付加接地配線328とを備える。基板102と、出力側配線抵抗106と、中間配線抵抗108と、出力側配線122と、出力側接地配線126とは減衰器100の場合と同様であるから説明を省略する。
FIG. 6 shows an example of the layout of an
入力側配線抵抗304は、第1接点の一例である入力側配線320とグランドの一例である入力側接地配線324との間に設けられた第1配線抵抗の一例である。また、入力側付加配線抵抗310は、第1接点の一例である入力側配線320とグランドの一例である入力側付加接地配線328との間に設けられた第4配線抵抗の一例である。入力側配線320および入力側接地配線324は、減衰器100の入力側配線120および入力側接地配線124と同様であるが、入力側配線抵抗304の線幅の変更に伴いサイズの変更を施している。また、入力側配線320は入力側付加配線抵抗310を接続する。入力側付加接地配線328は、入力側付加配線抵抗310の付加に伴い追加された接地配線であって、入力側付加配線抵抗310の一端を接地する。
The input-
減衰器300では、入力側配線抵抗304および入力側付加配線抵抗310は入力端とグランドとの間に並列に配置される。そして入力側配線抵抗304および入力側付加配線抵抗310の断面積の和は、出力側配線抵抗106の断面積と比較して大きい。このように入力側配線抵抗304および入力側付加配線抵抗310の断面積の和を出力側配線抵抗106の断面積と比較して大きくすることにより、減衰器300を減衰器100と同様に機能させることができる。
In the
減衰器300は、入力側配線抵抗304および入力側付加配線抵抗310を入力端とグランドとの間に並列に配置する。このため、減衰器100の入力側配線抵抗104と比較して抵抗値を2倍にできる。つまり入力側配線抵抗104と比較して線幅を半分にできる。この結果、入力側配線抵抗304および入力側付加配線抵抗310を小型化して周波数特性を向上できる。
In the
上記の通り、本変形例に係る減衰器300では、中間配線抵抗108に沿った軸を対称軸として入力側配線抵抗304および入力側接地配線324の対称な位置に入力側付加配線抵抗310および入力側付加接地配線328を付加する。入力側付加配線抵抗310および入力側付加接地配線328の付加に加えて、出力側配線抵抗106および出力側接地配線126の前記対称位置に出力側付加配線抵抗および出力側付加接地配線を付加するH型回路も例示できる。
As described above, in the
図7は、減衰器100の第3変形例である減衰器400のレイアウトの一例を示す。減衰器400は、基板102上に設けられ、前段Pのπ型回路および後段Sのπ型回路を備える。前段Pのπ型回路は、入力側配線抵抗104、出力側配線抵抗106、中間配線抵抗108、入力側配線120、出力側配線122、入力側接地配線124および出力側接地配線126を有する。後段Sのπ型回路は、入力側配線抵抗412、出力側配線抵抗414、中間配線抵抗416、入力側配線430、出力側配線432、入力側接地配線434および出力側接地配線436を有する。基板102と、前段Pのπ型回路は、減衰器100と同様であるから説明を省略する。
FIG. 7 shows an example of the layout of an
入力側配線抵抗412は、第3接点の一例である入力側配線430とグランドの一例である入力側接地配線434との間に設けられた第5配線抵抗の一例である。出力側配線抵抗414は、第4接点の一例である出力側配線432とグランドの一例である出力側接地配線436との間に設けられた第6配線抵抗の一例である。中間配線抵抗416は、入力側配線430および出力側配線432の間に設けられた第7配線抵抗の一例である。
The input
入力側配線抵抗412、出力側配線抵抗414および中間配線抵抗416は、基板102上に堆積した抵抗材料膜をパターニングして形成できる。入力側配線抵抗412、出力側配線抵抗414および中間配線抵抗416の抵抗値が材料の抵抗率と幾何学的形状とで決定されること、および幾何学的形状が抵抗材料膜の膜厚とパターニング後の線幅および長さとで規定されることは、入力側配線抵抗104等の場合と同様であってよい。入力側配線抵抗412、出力側配線抵抗414および中間配線抵抗416の材料および代表的な作成方法は入力側配線抵抗104等と同様であってよい。
The
入力側配線430は、第2接点の一例である出力側配線122より信号の出力側に配置される第3接点の一例である。入力側配線430は、前段Pの出力側配線122と接続され、出力側配線122と一体に形成される。入力側配線430は、第2接点の一例である出力側配線122の出力側に配置され、入力側配線抵抗412と中間配線抵抗416とを接続する接点として機能する。
The
出力側配線432は、第3接点の一例である入力側配線430より信号の出力側に配置される第4接点の一例である。出力側配線432は、信号の出力端として配置され、出力側配線抵抗414と中間配線抵抗416とを接続する接点として機能する。入力側接地配線434および出力側接地配線436は、その電位は接地電位(グランド)に維持されるから、入力側配線抵抗412および出力側配線抵抗414の一端を接地する接点としてのグランドの一例である。入力側配線430、出力側配線432、入力側接地配線434および出力側接地配線436は、基板102上に堆積した導電材料膜をパターニングして形成でき、その材料および代表的な作成方法は入力側配線120等と同様であってよい。
The
減衰器400における入力側配線抵抗412は、その線幅が前段Pの入力側配線抵抗104と比較して小さい。なお、入力側配線抵抗412と入力側配線抵抗104とは膜厚が等しいとしている。すなわち、第1配線抵抗の一例である入力側配線抵抗104は、第5配線抵抗の一例である入力側配線抵抗412と比較して断面積が大きい。
The input
図8は、減衰器400の等価回路を示す。入力端INは信号を受信して、出力端OUTは信号を出力する。前段Pの抵抗Rin、抵抗Rm、抵抗Rout、接点150および接点152は、減衰器100の場合と同様であってよい。接点454は接点152の出力側に配置されて接点152に接続される。
FIG. 8 shows an equivalent circuit of the
また接点454は、抵抗Rin2と抵抗Rm2とを接続する。抵抗Rin2は後段の入力側配線抵抗412であってよく、抵抗Rmは後段の中間配線抵抗416であってよい。接点454の出力側には接点456が配置され、接点256は、抵抗Rout2と抵抗Rm2とを接続する。抵抗Rout2は後段の出力側配線抵抗414であってよい。
The
減衰器400では、前段Pにおいて入力信号が十分に減衰されるから、後段Sの入力側配線抵抗412の線幅を小さくできる。この結果、減衰器400のサイズを小さくして周波数特性を向上できる。また減衰器400は前段Pと後段Sの2段の減衰回路を備えるから、大きな減衰率にすることができる。たとえば前段Pの減衰回路で20dB、後段Sの減衰回路で20dBの減衰率を得れば、減衰器400の減衰率は40dBになる。
In the
また前段Pの入力側配線抵抗104は十分大きな線幅を有するから、減衰器400は大きな電力の入力信号にも対応できる。なお、減衰器400は2段の減衰器を備える場合に限られず、3段以上の複数段の減衰器を備えてもよい。
Further, since the input-
図9は、減衰器100の第4変形例である減衰器500のレイアウトの一例を示す。減衰器500は、基板102上に設けられ、前段Pのπ型回路および後段Sの2段のπ型回路を備える。前段Pのπ型回路は、入力側配線抵抗504、出力側配線抵抗506、中間配線抵抗508、入力側配線520、出力側配線522、入力側接地配線524および出力側接地配線526を有する。後段Sのπ型回路は、入力側配線抵抗512、出力側配線抵抗514、中間配線抵抗516、入力側配線530、出力側配線532、入力側接地配線534および出力側接地配線536を有する。基板102は減衰器100と同様であるから説明を省略する。
FIG. 9 shows an example of the layout of an
前段Pの入力側配線抵抗504、出力側配線抵抗506、中間配線抵抗508、入力側配線520、出力側配線522、入力側接地配線524および出力側接地配線526は、減衰器400の前段Pの各配線抵抗および配線と同様であってよい。すなわち、入力側配線抵抗504は第1配線抵抗の一例であり、出力側配線抵抗506は第2配線抵抗の一例であり、中間配線抵抗508は第3配線抵抗の一例である。
The input-
また入力側配線520は第1接点の一例であり、出力側配線522は第2接点の一例であり、入力側接地配線524および出力側接地配線526はグランドの一例である。よって、前段Pのπ型回路は、第1配線抵抗の一例である入力側配線抵抗504と、第2配線抵抗の一例である出力側配線抵抗506と、第3配線抵抗の一例である中間配線抵抗508とを備える第1段減衰器の一例である。
The
後段Sの入力側配線抵抗512、出力側配線抵抗514、中間配線抵抗516、入力側配線530、出力側配線532、入力側接地配線534および出力側接地配線536は、減衰器400の後段Sの各配線抵抗および配線と同様であってよい。すなわち、入力側配線抵抗512は第5配線抵抗の一例であり、出力側配線抵抗514は第6配線抵抗の一例であり、中間配線抵抗516は第7配線抵抗の一例である。
The input-
また入力側配線530は第3接点の一例であり、出力側配線532は第4接点の一例であり、入力側接地配線534および出力側接地配線536はグランドの一例である。よって、後段Sのπ型回路は、第5配線抵抗の一例である入力側配線抵抗512と、第6配線抵抗の一例である出力側配線抵抗514と、第7配線抵抗の一例である中間配線抵抗516とを備える第2段減衰器の一例である。
The
減衰器500では、第1段減衰器の一例である前段Pのπ型回路は、第2段減衰器の一例である後段Sのπ型回路と比較して減衰率が小さい。たとえば前段Pの減衰率を15dB、後段Sの減衰率を25dBとして減衰器500の減衰率を40dBにすることができる。あるいは前段Pの減衰率を10dB、後段Sの減衰率を30dBとして減衰器500の減衰率を40dBにすることができる。なお、前段Pおよび後段Sの減衰率は、前段Pが後段Sに比較して減衰率が小さい条件を満たす限り任意であってよい。
In the
減衰器の減衰率は、π型回路の場合は主に入力側配線抵抗と中間配線抵抗との比に依存する。すなわち、入力側配線抵抗に比較して中間配線抵抗の抵抗値が大きいと減衰率は大きくなる。周波数特性の要請から中間配線抵抗の抵抗値はあまり大きくできないから、入力側配線抵抗の抵抗値を小さくすることになる。ところが入力側配線抵抗の抵抗値が小さいと多くの電流が流れることになるから、大電力の入力信号に対応できなくなる。つまり、減衰器の減衰率と周波数特性および大電力対応とはトレードオフの関係にあり、周波数特性と大電力対応を優先すれば減衰率は小さくならざるを得ない。 In the case of a π-type circuit, the attenuation factor of the attenuator mainly depends on the ratio of the input side wiring resistance and the intermediate wiring resistance. That is, when the resistance value of the intermediate wiring resistance is larger than the input side wiring resistance, the attenuation factor increases. Since the resistance value of the intermediate wiring resistance cannot be increased so much due to the requirement of frequency characteristics, the resistance value of the input side wiring resistance is reduced. However, if the resistance value of the input-side wiring resistance is small, a large amount of current flows, so that it becomes impossible to cope with a high-power input signal. That is, there is a trade-off relationship between the attenuation factor of the attenuator, the frequency characteristic, and the high power response, and if the frequency characteristic and the high power response are prioritized, the attenuation factor must be reduced.
しかし、減衰器500では、前段Pのπ型回路では減衰率を小さくしているから周波数特性と大電力対応を優先できる。一方、後段Sのπ型回路では前段Pで信号がある程度減衰されているので、大電力の入力信号に対応する要請は小さく、高い減衰率を優先できる。結果として減衰器500は、高い減衰率と周波数特性および大電力対応の要請を両立できる。なお、減衰器500は2段のπ型回路を備える場合に限られず、3段以上の複数段のπ型回路を備えてもよい。
However, in the
図10は、減衰器100の第5変形例である減衰器600のレイアウトの一例を示す。減衰器600は、基板102上に設けられ、前段Pのπ型回路および後段Sの2段のπ型回路を備える。前段Pのπ型回路および後段Sのπ型回路はその中央部分に仮想的に存在する中心線に対し対称に配置される。よって減衰器600は、すでに説明した減衰器100等とは相違して、前段Pの側に限らず、後段Sの側からも信号の入力が可能になっている。
FIG. 10 shows an example of the layout of an
前段Pのπ型回路は、入力側配線抵抗104、出力側配線抵抗106、中間配線抵抗108、入力側配線120、出力側配線122、入力側接地配線124および出力側接地配線126を有する。後段Sのπ型回路は、入力側配線抵抗612、出力側配線抵抗614、中間配線抵抗616、入力側配線630、出力側配線632、入力側接地配線634および出力側接地配線636を有する。基板102と、前段Pのπ型回路は、減衰器100と同様であるから説明を省略する。
The π-type circuit of the previous stage P includes an input
入力側配線抵抗104は、第1接点の一例である入力側配線120とグランドの一例である入力側接地配線124との間に設けられた第1配線抵抗の一例である。出力側配線抵抗106は、第2接点の一例である出力側配線122とグランドの一例である出力側接地配線126との間に設けられた第2配線抵抗の一例である。中間配線抵抗108は、入力側配線120および出力側配線122の間に設けられた第3配線抵抗の一例である。
The input-
入力側配線120は、前段P側からの信号における入力側の第1接点の一例であり、出力側配線122は、第1接点より前段P側からの信号における出力側に配置される第2接点の一例である。入力側接地配線124および出力側接地配線126はグランドの一例である。入力側配線120は、前段P側からの信号の入力端であってよい。
The
入力側配線抵抗612は、第3接点の一例である入力側配線630とグランドの一例である入力側接地配線634との間に設けられた第4配線抵抗の一例である。出力側配線抵抗614は、第4接点の一例である出力側配線632とグランドの一例である出力側接地配線636との間に設けられた第5配線抵抗の一例である。中間配線抵抗616は、入力側配線630および出力側配線632の間に設けられた第6配線抵抗の一例である。
The input
入力側配線630は、後段S側からの信号における入力側の第3接点の一例であり、出力側配線632は、第3接点より後段S側からの信号における出力側に配置される第4接点の一例である。入力側接地配線634および出力側接地配線636はグランドの一例である。後段Sの出力側配線632は、前段Pの出力側配線122と接続されて、前段Pの出力側配線122と一体に形成される。入力側配線630は、後段S側からの信号の入力端であってよい。
The
減衰器600では、第1配線抵抗の一例である入力側配線抵抗104は、第2配線抵抗の一例である出力側配線抵抗106と比較して断面積が大きい。また第4配線抵抗の一例である入力側配線抵抗612は、第5配線抵抗の一例である出力側配線抵抗614と比較して断面積が大きい。このため、前段Pの側から信号を入力する場合および後段Sの側から信号を入力する場合の何れの場合でも大電力の入力信号に対応できる。また減衰器600ではπ型回路を2段備えるので大きな減衰率を得ることができる。なお、減衰器600は2段のπ型回路を備える場合に限られず、3段以上の複数段のπ型回路を備えてもよい。
In the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることができることは当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
たとえば、上記した減衰器100等は、基板102上に形成された電子素子とともに基板102上に形成されて、電子デバイスに含まれるものであってもよい。特に高周波特性に優れた化合物半導体トランジスタとともに基板102上に減衰器100等を形成してMMIC(Microwave Monolithic IC)を形成してもよい。
For example, the attenuator 100 and the like described above may be formed on the
図11は、電子デバイス700の一例を示す。電子デバイス700は、入力端INおよび出力端OUTの間を、減衰器710を介して接続するトランジスタ720およびトランジスタ722を備える。また入力端INおよび出力端OUTの間を直結するトランジスタ724およびトランジスタ726を備える。トランジスタ720およびトランジスタ722とトランジスタ724およびトランジスタ726とは、入力端INおよび出力端OUTの間を、減衰器710を介して接続するか直結するかを切り替える。
FIG. 11 shows an example of the
トランジスタ720およびトランジスタ722と、トランジスタ724およびトランジスタ726とは、選択回路730によりオンまたはオフが選択される。トランジスタ720およびトランジスタ722がオンのとき、トランジスタ724およびトランジスタ726はオフであり、またその逆であってよい。トランジスタ720、トランジスタ722、トランジスタ724およびトランジスタ726は、高周波特性に優れた、たとえば化合物半導体のヘテロ接合電界効果トランジスタが好ましい。選択回路730は電子デバイス700に含まれてもよい。
The
100 減衰器
102 基板
104 入力側配線抵抗
106 出力側配線抵抗
108 中間配線抵抗
120 入力側配線
122 出力側配線
124 入力側接地配線
126 出力側接地配線
150 接点
152 接点
200 減衰器
204 入力側配線抵抗
220 入力側配線
224 入力側接地配線
256 接点
300 減衰器
304 入力側配線抵抗
310 入力側付加配線抵抗
320 入力側配線
324 入力側接地配線
328 入力側付加接地配線
400 減衰器
412 入力側配線抵抗
414 出力側配線抵抗
416 中間配線抵抗
430 入力側配線
432 出力側配線
434 入力側接地配線
436 出力側接地配線
454 接点
456 接点
500 減衰器
504 入力側配線抵抗
506 出力側配線抵抗
508 中間配線抵抗
512 入力側配線抵抗
514 出力側配線抵抗
516 中間配線抵抗
520 入力側配線
522 出力側配線
524 入力側接地配線
526 出力側接地配線
530 入力側配線
532 出力側配線
534 入力側接地配線
536 出力側接地配線
600 減衰器
612 入力側配線抵抗
614 出力側配線抵抗
616 中間配線抵抗
630 入力側配線
632 出力側配線
634 入力側接地配線
636 出力側接地配線
700 電子デバイス
710 減衰器
720 トランジスタ
722 トランジスタ
724 トランジスタ
726 トランジスタ
730 選択回路
100
Claims (8)
信号の入力側の第1接点とグランドとの間に設けられた第1配線抵抗と、
前記第1接点より前記信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、
前記第1接点および前記第2接点の間に設けられた第3配線抵抗と、
前記第1接点とグランドとの間に設けられた第4配線抵抗と、
を備え、
前記第1配線抵抗および前記第4配線抵抗の断面積の和は、前記第2配線抵抗の断面積と比較して大きく、
前記第4配線抵抗は、前記第3配線抵抗に沿った軸を対称軸として前記第1配線抵抗と対称な位置に設けられ、前記第1配線抵抗と線幅が等しく、
前記第1配線抵抗および前記第4配線抵抗により形成される入力側配線抵抗に比較して前記第3配線抵抗の抵抗値が大きい、
減衰器。 An attenuator provided on a substrate,
A first wiring resistance provided between the first contact on the signal input side and the ground;
A second wiring resistor provided between the second contact on the signal output side of the first contact and the ground;
A third wiring resistance provided between the first contact and the second contact;
A fourth wiring resistance provided between the first contact and the ground;
With
The sum of the cross-sectional areas of the first wiring resistance and the fourth wiring resistance is larger than the cross-sectional area of the second wiring resistance,
The fourth wiring resistance is provided at a position symmetrical to the first wiring resistance with an axis along the third wiring resistance as an axis of symmetry, and has the same line width as the first wiring resistance,
A resistance value of the third wiring resistance is larger than an input-side wiring resistance formed by the first wiring resistance and the fourth wiring resistance;
Attenuator.
前記第1配線抵抗と前記第4配線抵抗との前記断面積の和および前記第2配線抵抗の前記断面積の比は、前記信号の出力端とグランドとの間に予め規定されたインピーダンスの回路が接続された場合における前記入力側配線抵抗および前記第2配線抵抗に流れる電流の比と等しい、
請求項1に記載の減衰器。 The input side wiring resistance and the second wiring resistance are equal in resistance value,
The ratio of the sum of the cross-sectional areas of the first wiring resistance and the fourth wiring resistance and the ratio of the cross-sectional area of the second wiring resistance is a circuit having an impedance defined in advance between the signal output terminal and the ground. Is equal to the ratio of the current flowing through the input wiring resistance and the second wiring resistance when
The attenuator according to claim 1.
請求項1または2に記載の減衰器。 The first wiring resistance , the second wiring resistance, and the fourth wiring resistance are equal in thickness,
The attenuator according to claim 1 or 2 .
信号の入力側の第1接点とグランドとの間に設けられた第1配線抵抗と、
前記第1接点より前記信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、
前記第1接点および前記第2接点の間に設けられた第3配線抵抗と、
前記第2接点より前記信号の出力側の第3接点とグランドとの間に設けられた第4配線抵抗と、
前記第3接点より前記信号の出力側の第4接点とグランドとの間に設けられた第5配線抵抗と、
前記第3接点および前記第4接点の間に設けられた第6配線抵抗と、
を備え、
前記第1配線抵抗は、前記第2配線抵抗と比較して断面積が大きく、
前記第1配線抵抗と前記第2配線抵抗とは、抵抗値が等しく、
前記第1配線抵抗は、前記第4配線抵抗と比較して断面積が大きく、
前記第3接点は、前記第2接点と接続され、
前記第1配線抵抗と、前記第2配線抵抗と、前記第3配線抵抗とを備える第1段減衰器は、前記第4配線抵抗と、前記第5配線抵抗と、前記第6配線抵抗とを備える第2段減衰器と比較して減衰率が小さい、
減衰器。 An attenuator provided on a substrate,
A first wiring resistance provided between the first contact on the signal input side and the ground;
A second wiring resistor provided between the second contact on the signal output side of the first contact and the ground;
A third wiring resistance provided between the first contact and the second contact;
A fourth wiring resistance provided between the third contact on the signal output side of the second contact and the ground;
A fifth wiring resistor provided between the fourth contact on the signal output side of the third contact and the ground;
A sixth wiring resistance provided between the third contact and the fourth contact;
With
The first wiring resistance has a larger cross-sectional area than the second wiring resistance,
The first wiring resistance and the second wiring resistance have the same resistance value,
Said first wiring resistance, the cross-sectional area rather large as compared to the fourth wiring resistance,
The third contact is connected to the second contact;
The first-stage attenuator including the first wiring resistance, the second wiring resistance, and the third wiring resistance includes the fourth wiring resistance, the fifth wiring resistance, and the sixth wiring resistance. Attenuation rate is small compared to the second stage attenuator provided,
Attenuator.
前記第1方向から入力される第1信号の入力側の第1接点とグランドとの間に設けられた第1配線抵抗と、
前記第1接点より前記第1信号の出力側の第2接点とグランドとの間に設けられた第2配線抵抗と、
前記第1接点および前記第2接点の間に設けられた第3配線抵抗と、
前記第2方向から入力される第2信号の入力側の第3接点とグランドとの間に設けられた第4配線抵抗と、
前記第3接点より前記第2信号の出力側の第4接点とグランドとの間に設けられた第5配線抵抗と、
前記第3接点および前記第4接点の間に設けられた第6配線抵抗と
を備え、
前記第4接点は、前記第2接点と接続され、
前記第1配線抵抗は、前記第2配線抵抗と比較して断面積が大きく、
前記第1配線抵抗と前記第2配線抵抗とは、抵抗値が等しく、
前記第1配線抵抗に比較して前記第3配線抵抗の抵抗値が大きく、
前記第4配線抵抗は、前記第5配線抵抗と比較して断面積が大きい、
減衰器。 An attenuator provided on a substrate and capable of inputting a signal from both the first direction and the second direction,
A first wiring resistance provided between the first contact on the input side of the first signal input from the first direction and the ground;
A second wiring resistance provided between the second contact on the output side of the first signal and the ground from the first contact;
A third wiring resistance provided between the first contact and the second contact;
A fourth wiring resistance provided between the third contact on the input side of the second signal input from the second direction and the ground;
A fifth wiring resistor provided between the fourth contact on the output side of the second signal and the ground from the third contact;
A sixth wiring resistor provided between the third contact and the fourth contact;
The fourth contact is connected to the second contact;
The first wiring resistance has a larger cross-sectional area than the second wiring resistance,
The first wiring resistance and the second wiring resistance have the same resistance value,
The resistance value of the third wiring resistance is larger than the first wiring resistance,
The fourth wiring resistance has a larger cross-sectional area than the fifth wiring resistance.
Attenuator.
請求項5に記載の減衰器。 A first stage attenuator comprising the first wiring resistance, the second wiring resistance and the third wiring resistance; and a second stage attenuator comprising the fourth wiring resistance, the fifth wiring resistance and the sixth wiring resistance. Is provided on the substrate symmetrically about the center line,
The attenuator according to claim 5 .
をさらに備える請求項7に記載の電子デバイス。 A switch for switching whether the input end and the output end of the electronic device are connected or directly connected via the attenuator,
The electronic device according to claim 7 , further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007160201A JP4789873B2 (en) | 2007-06-18 | 2007-06-18 | Attenuators and electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007160201A JP4789873B2 (en) | 2007-06-18 | 2007-06-18 | Attenuators and electronic devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008312121A JP2008312121A (en) | 2008-12-25 |
JP4789873B2 true JP4789873B2 (en) | 2011-10-12 |
Family
ID=40239281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007160201A Expired - Fee Related JP4789873B2 (en) | 2007-06-18 | 2007-06-18 | Attenuators and electronic devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4789873B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5110333B2 (en) * | 2010-06-21 | 2012-12-26 | Tdk株式会社 | Attenuator |
JP5983024B2 (en) * | 2012-05-22 | 2016-08-31 | 三菱電機株式会社 | Semiconductor device manufacturing method and semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4670723A (en) * | 1985-03-18 | 1987-06-02 | Tektronix, Inc. | Broad band, thin film attenuator and method for construction thereof |
JP2003078227A (en) * | 2001-08-31 | 2003-03-14 | Noritake Co Ltd | Thick film circuit board |
-
2007
- 2007-06-18 JP JP2007160201A patent/JP4789873B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008312121A (en) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
US5486791A (en) | Programmable gain amplifier | |
KR100975607B1 (en) | Matching circuit | |
KR100896158B1 (en) | Phase shifter | |
US20100033265A1 (en) | Miniature quadrature hybrid | |
JP5522249B2 (en) | Directional coupler | |
US8552782B1 (en) | Quadrature phase network | |
US9413054B2 (en) | Miniature wideband quadrature hybrid | |
CN116918170A (en) | digital phase shifter | |
JP4789873B2 (en) | Attenuators and electronic devices | |
US6590448B1 (en) | Operational amplifier topology and method | |
JP4925996B2 (en) | Attenuators and electronic devices | |
EP2849543A1 (en) | Components and circuits for output termination | |
JP3936949B2 (en) | High frequency switch circuit device | |
CN111416594B (en) | Double-frequency-band negative group delay circuit and parameter determination method thereof | |
JP2005101871A (en) | Distributed amplifier | |
JP4040600B2 (en) | 2x2 switch and 4x4 switch | |
EP4293905A1 (en) | High frequency variable attenuation circuit | |
EP0902988A1 (en) | A high frequency multi-port switching circuit | |
KR101476805B1 (en) | A re-configurable amplifier | |
Kawai et al. | Tunable resonator employing comb-shaped transmission line and switches | |
JP2005269129A (en) | High frequency switch circuit | |
WO2022029837A1 (en) | Thin-film resistance element and high-frequency circuit | |
Bae et al. | A 10–67-GHz CMOS step attenuator with improved flatness and large attenuation range | |
WO2023058555A1 (en) | Transient voltage absorbing element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |