JP4784225B2

JP4784225B2 - Failure diagnosis apparatus, image forming apparatus, and failure diagnosis method

Info

Publication number: JP4784225B2
Application number: JP2005272977A
Authority: JP
Inventors: 哲一里永; 康二足立; 薫安川; 紀一山田; 英悟中川; 弘毅上床
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2005-09-20
Filing date: 2005-09-20
Publication date: 2011-10-05
Anticipated expiration: 2025-09-20
Also published as: JP2007088648A

Description

本発明は、回路基板を組み込んだ装置の故障診断診断システム、画像形成装置及び故障診断方法に関する。 The present invention relates to a failure diagnosis diagnosis system, an image forming apparatus, and a failure diagnosis method for a device incorporating a circuit board.

パーソナルコンピュータ、複写機等の電子機器には、近年、性能、機能の向上に伴い、益々、それらを実現するための様々な用途のアナログ、及びデジタルの電子回路がプリント基板（回路基板）の形で格納、組み付けられている。また、自動車や航空、ロボットや半導体設計装置等、他の産業機器においても動作制御等の手段として、信頼性が高く、高速・高精度での動作が可能な電子回路基板が数多く搭載されている。これらの電子回路基板は一連の機能を実現するために、様々な形でケーブルを介して接続されることにより、所望のスペックが実現されている。このような基板が搭載される機器が使用される環境は、通常はオフィス内であったり、家屋内であったりするが、それ以外の過酷な環境下で使用される場合もあり、非常に多岐にわたっている。特に使用環境が劣悪である場合には、通常の方法で使用していたとしても、状態の検出、状態の把握が困難な様々な異常、故障が発生し、その修復には多大な労力を要することになる。また、通常の使用環境下で使用している場合でも、電子回路の異常、故障は発生し、その頻度は必ずしも低いとは言えず、検出箇所を特定できないこともしばしば生じていた。さらに、電子回路基板に異常が発生した場合には、安全性やコストなどの面から早急な対応が必要でもあった。 In recent years, as electronic devices such as personal computers and copiers have been improved in performance and functions, analog and digital electronic circuits for various purposes for realizing them are increasingly in the form of printed circuit boards (circuit boards). Is stored and assembled. In addition, a lot of electronic circuit boards that can operate with high reliability and high speed and high accuracy are installed in other industrial equipment such as automobiles, aviation, robots, and semiconductor design equipment. . In order to realize a series of functions, these electronic circuit boards are connected through cables in various forms, thereby realizing desired specifications. The environment in which such a board-mounted device is used is usually in an office or a house, but may be used in other harsh environments. Over. Especially when the usage environment is inferior, even if it is used in a normal manner, various abnormalities and failures that make it difficult to detect the state and grasp the state occur, and it takes a lot of labor to repair it. It will be. Even when used in a normal use environment, an abnormality or failure of the electronic circuit occurs, and the frequency is not necessarily low, and the detection location cannot often be specified. Furthermore, when an abnormality occurs in the electronic circuit board, it is necessary to take immediate measures in terms of safety and cost.

このような異常が複写機等に発生した際の対応の一例として、複写機やプリンタ等の異常、故障情報の連絡がサービスセンターに入ると、修理担当者であるカスタマーエンジニアが現地に駆けつけて、機器に表示されたフェイルコードから、または記録された故障個所情報や故障履歴の情報等をもとに故障部位の特定を行い、部品の交換をする、あるいは修復作業を行う、などの措置手段を講ずることがある。 As an example of what to do when such an abnormality occurs in a copier, etc., when an error or failure information about the copier or printer enters the service center, a customer engineer who is in charge of repairs rushes to the site, Measures such as identifying the fault location from the fail code displayed on the device or based on the recorded fault location information or fault history information, replacing parts, or performing repair work. May take.

また、これらの機器がネットワークに接続されており、自動的にこれらの情報を管理する部署へ、状態の管理や故障情報等を伝送することも行われており、このような場合には、これらの情報を予め解析した上で、カスタマーエンジニアにより、同様の措置が採られる。 In addition, these devices are connected to the network, and state management and failure information are automatically transmitted to the department that manages these information. After analyzing the information in advance, the same measures are taken by the customer engineer.

このような故障診断を行う方法として、例えば、特許文献１が開示されている。この特許文献１によれば、システムの故障を引き起こすシステムコンポーネントを、ベイジアンネットワークと称される規則に基づくシステム（ルール型システム）を用いてモデル化し、該ベイジアンネットワークは、当該システムコンポーネントが故障を引き起こしているか否かを示す状態を持つ標識ノードと、標識ノードに結合され、故障を生成するシステムコンポーネントの原因をそれぞれが表す複数の原因ノードと、複数の原因ノードのうち少なくとも１つの原因ノードにそれぞれが結合され、該結合された原因ノードの何れかによって表される原因を修復するアクションを提案するトラブルシューティング・ステップをそれぞれが表す第１の複数のトラブルシューティングノードとを備えることにより、システムのトラブルシューティングに際して、問題を解決できる確率が最も高く、必要とされる期待コストの最も少ないアクションがユーザに提供されるとしている。 As a method for performing such a failure diagnosis, for example, Patent Document 1 is disclosed. According to Patent Document 1, a system component that causes a system failure is modeled by using a rule-based system called a Bayesian network (rule type system), and the Bayesian network causes the system component to cause a failure. An indicator node having a state indicating whether or not a plurality of cause nodes each representing a cause of a system component coupled to the indicator node and generating a failure, and at least one cause node of the plurality of cause nodes, respectively And a first plurality of troubleshooting nodes each representing a troubleshooting step that suggests an action to repair the cause represented by any of the combined cause nodes Shoe In Ingu, highest probability of solving the problem, and the expected cost smallest action required is provided to the user.

また、特許文献１に開示されたこのような故障診断システムを改良すれば、ユーザにストレスを与えることなく、故障を引き起こすシステムコンポーネントを特定することのできるシステムを構築することも可能である。 Further, if such a failure diagnosis system disclosed in Patent Document 1 is improved, it is also possible to construct a system that can identify a system component that causes a failure without causing stress to the user.

このような改良した故障診断システムの一例として、例えば、各コンポーネントの観測データを表すノードとして電流センサや振動センサや用紙搬送センサを用いて取得されるコンポーネントの稼働状態を示す観測データ情報、履歴情報を表すノードとして画像形成装置の使用状況(使用年数、単位期間内の用紙フィード数で求められる使用頻度、故障交換頻度情報、パーツ交換履歴等)を表す履歴情報、環境情報を表すノードとして温度センサや湿度センサを用いて取得される動作環境を表す環境情報、消耗財情報を表すノードとして消耗材検知部にて取得される印刷用紙の厚さ（紙厚情報）や用紙種別や色剤の色種や染料／顔料などのタイプやその残量などを表す消耗材情報等からなるベイジアンネットワークを構成し、このようなベイジアンネットワークを利用して構築されるシステムがある。このような改良した故障診断システムでは、故障が発生すると、故障診断モードに入り、各種情報を種々のセンサから自動的に取得し、そのデータを装置の履歴や環境情報等とともにベイジアンネットワークにより故障確率を算出し、この算出した故障確率に基づいて故障箇所の候補を抽出する。さらに、各種センサによる各種情報を自動的に取得して確率を算出して、ベイジアンネットワークに組み込んで計算すれば、故障診断に関する予備知識がいらず、簡単な操作で正確な故障診断が可能になる。このため、故障診断に関する予備知識がない、あるいは経験の少ないサービスマン、顧客であっても、簡単な操作で正確な故障診断が可能となる。 As an example of such an improved fault diagnosis system, for example, observation data information and history information indicating the operating state of a component acquired using a current sensor, a vibration sensor, or a paper transport sensor as a node representing observation data of each component The temperature sensor as a node representing the environment information, the history information representing the usage status of the image forming apparatus (the number of years used, the usage frequency required by the number of paper feeds within the unit period, the failure replacement frequency information, the parts replacement history, etc.) Environment information that indicates the operating environment acquired using the sensor and humidity sensor, the thickness of the printing paper (paper thickness information) acquired by the consumable material detection unit as a node that represents consumable goods information, the paper type, and the color of the colorant A Bayesian network consisting of consumable information that indicates the type of seeds, dyes / pigments, etc. There is a system that is built using a down network. In such an improved failure diagnosis system, when a failure occurs, the failure diagnosis mode is entered, various information is automatically acquired from various sensors, and the data is collected along with the device history, environmental information, etc., by the Bayesian network. And a candidate for a failure location is extracted based on the calculated failure probability. Furthermore, by automatically acquiring various information from various sensors, calculating the probability, and calculating the probability by incorporating it into the Bayesian network, there is no prior knowledge about failure diagnosis, and accurate failure diagnosis is possible with simple operations. . For this reason, even if there is no prior knowledge about failure diagnosis, or even a serviceman or customer with little experience, accurate failure diagnosis can be performed with a simple operation.

特開２００１−７５８０８号公報JP 2001-75808 A

しかしながら、特許文献１の診断システムでは、観察する顧客、またはカスタマーエンジニアが画像形成装置の状態をモニタするのに慣れていない場合、情報に大きなバラツキが生じる。そのため、観察する顧客が慣れていない場合、情報に大きなバラツキが生じて、重大な誤診断を招く恐れがあり、正確な故障箇所の特定には不十分である。特に、故障箇所が回路基板であった場合には正確な故障箇所の特定は困難なものとなる。 However, in the diagnostic system of Patent Document 1, when the customer or the customer engineer who is observing is not accustomed to monitoring the state of the image forming apparatus, the information varies greatly. For this reason, if the observing customer is not familiar with the information, the information may vary widely, leading to a serious misdiagnosis, which is insufficient for accurately identifying the fault location. In particular, when the failure location is a circuit board, it is difficult to accurately identify the failure location.

また、前記のような改良した故障診断システムによる故障診断においても、観測データ情報、履歴情報、環境情報、消耗財情報だけでは、回路基板上の部品の動作状態が十分に反映されているとは言えず、回路基板上のどの部品が故障したかを特定するには情報として不十分であった。 Also, in the fault diagnosis by the improved fault diagnosis system as described above, the observation data information, history information, environmental information, and consumable goods information alone sufficiently reflect the operation state of the components on the circuit board. Needless to say, the information was insufficient to identify which component on the circuit board failed.

本発明は以上のような点を考慮して行なわれたものであり、従来の診断手法に比べて精度よく回路基板上の故障箇所を特定することが可能となる故障診断装置、画像形成装置及び故障診断方法を提供することを目的とする。 The present invention has been made in consideration of the above points, and includes a failure diagnosis apparatus, an image forming apparatus, and an image forming apparatus capable of specifying a failure location on a circuit board with higher accuracy than conventional diagnosis methods. An object is to provide a fault diagnosis method .

かかる目的を達成するための、本発明の故障診断装置は、診断対象装置に組み込まれた複数の回路基板のそれぞれに実装された複数の部品の動作時間をそれぞれに管理する動作時間管理部と、前記複数の回路基板のそれぞれに実装された複数の部品について、故障に因果関係を有する部品間を結線すると共に、各部品に、当該部品の動作時間情報を結線して表現される故障診断モデルを使用して、前記複数の回路基板に実装された複数の部品の中から故障部品を特定する故障診断部と、を備え、前記故障診断部は、前記動作時間管理部に管理された前記複数の部品の動作時間を、前記動作時間管理部から入力し、前記動作時間管理部から入力した前記複数の部品の動作時間に対応する、前記故障診断モデルにおける各部品の故障確率を、前記故障診断モデルを構成する前記複数の部品の各ノードに記憶された、各部品の動作時間ごとの正常確率及び故障確率から抽出し、抽出した故障確率が所定値以上の部品を故障部品として特定することを特徴とする（請求項１）。回路基板に実装される部品の故障確率は、実際に部品に通電された時間、パルスを発していた時間（動作時間）によって変化することに着目し、複数の部品における、エラーコード情報毎の、動作時間情報に対する正常確率及び故障確率と、動作時間管理部に管理された動作時間とから各部品の動作時間における故障確率を抽出し、抽出した故障確率が所定値以上の部品を故障部品として特定することで、精度よく回路基板上の故障箇所を特定することが可能となる。 In order to achieve such an object, the fault diagnosis device of the present invention includes an operation time management unit that manages the operation time of each of a plurality of components mounted on each of a plurality of circuit boards incorporated in a diagnosis target device, and For a plurality of components mounted on each of the plurality of circuit boards, a component having a causal relationship with the failure is connected, and a failure diagnosis model expressed by connecting the operation time information of the component to each component is represented. A fault diagnosis unit that identifies a faulty component from a plurality of components mounted on the plurality of circuit boards, and the fault diagnosis unit includes the plurality of fault management units managed by the operation time management unit . the operating time of the component, input from the operation time management section, corresponding to the operation time of the plurality of component input from the operation time management section, the failure probability of each component in the fault diagnosis model, the Stored in each node of the plurality of parts constituting the disabled diagnostic model, extracted from normal probability and failure probability for each operation time of each component, extracted failure probability is identified as the failed component a predetermined value or more parts (Claim 1). Focusing on the fact that the failure probability of a component mounted on a circuit board changes depending on the time when the component is actually energized and the time when the pulse was generated (operation time), for each error code information in a plurality of components, and operation time normal probability of information and failure probability, identify extracting failure probability from the operation time manager operation time which is managed in the operation time of each component, extracted failure probability a predetermined value or more parts as defective parts By doing so, it becomes possible to pinpoint the fault location on the circuit board with high accuracy.

診断対象装置は、種々の動作モードを組み合わせて所望の動作を実現している。例えば、診断対象装置が画像形成装置である場合（請求項３）、それぞれ所定の動作を行う複数の動作モードを組み合わせて画像読み取り、画像形成を行っている。例えば、両面印刷における用紙の搬送、反転、画像形成等を複数の動作モードを組み合わせて実行することができる。ここで、回路基板上の部品（素子）の通電時間、動作時間は、動作モード毎に一定値を示すものである。すなわち、所定の動作モードが何回実行されたかを管理すれば、通算の通電時間、動作時間を把握することができる。そこで、前記のような故障診断装置では、前記動作時間管理部は、診断対象装置の動作モード別に回路基板に実装された部品の動作時間を管理する構成とすることができる（請求項２）。 The diagnosis target device realizes a desired operation by combining various operation modes. For example, when the diagnosis target apparatus is an image forming apparatus ( Claim 3 ), a plurality of operation modes each performing a predetermined operation are combined to perform image reading and image formation. For example, paper conveyance, reversal, image formation, and the like in duplex printing can be executed by combining a plurality of operation modes. Here, the energization time and the operation time of the components (elements) on the circuit board show a constant value for each operation mode. That is, by managing how many times a predetermined operation mode has been executed, the total energization time and operation time can be grasped. Therefore, in the failure diagnosis apparatus as described above, the operation time management unit can be configured to manage the operation time of the components mounted on the circuit board for each operation mode of the diagnosis target apparatus (claim 2).

また、このような故障診断装置では、前記故障診断部は、回路基板に実装された部品の故障確率を含めて推論処理に基づく故障診断を行う構成とすることができる。回路基板に実装された部品の故障確率は、例えば、それまでに蓄積された故障発生の頻度のデータに基づいて予め算出し、回路基板に実装された部品の故障し易さを予め割り振っておくことができる。このような故障確率を故障診断モデルの入力情報として取り込んで故障診断を行えば故障診断精度をさらに向上させることができる。 Further, in such a failure diagnosis apparatus , the failure diagnosis unit can be configured to perform failure diagnosis based on inference processing including failure probabilities of components mounted on the circuit board . The failure probability of the component mounted on the circuit board is calculated in advance based on, for example, data on the frequency of failure occurrence accumulated so far, and the failure probability of the component mounted on the circuit board is allocated in advance. be able to. If such failure probability is taken as input information of the failure diagnosis model and failure diagnosis is performed, failure diagnosis accuracy can be further improved.

次に、本発明の故障診断方法は、診断対象装置に組み込まれた複数の回路基板のそれぞれに実装された複数の部品について、故障に因果関係を有する部品間を結線すると共に、各部品に、当該部品の動作時間情報を結線して表現される故障診断モデルを使用して、前記複数の回路基板に実装された複数の部品の中から故障部品を特定する故障診断方法であって、前記診断対象装置に組み込まれた前記複数の回路基板のそれぞれに実装された複数の部品の動作時間をそれぞれに算出するステップと、前記算出するステップで算出された前記複数の部品の動作時間に対応する、前記故障診断モデルにおける各部品の故障確率を、前記故障診断モデルを構成する前記複数の部品の各ノードに記憶された、各部品の動作時間ごとの正常確率及び故障確率から抽出するステップと、前記抽出するステップで抽出した故障確率が所定値以上の部品を故障部品として特定するステップと、を有することを特徴とする（請求項４）。このような故障診断方法は、例えば、本発明の故障診断装置を稼働させることによって実施することができる。 Next, in the failure diagnosis method of the present invention, for a plurality of components mounted on each of a plurality of circuit boards incorporated in the diagnosis target device, the components having a causal relationship with the failure are connected, and each component is A failure diagnosis method for identifying a failure component from a plurality of components mounted on the plurality of circuit boards using a failure diagnosis model expressed by connecting operation time information of the component, the diagnosis Corresponding to the operation time of the plurality of components calculated in the step of calculating the operation time of each of the plurality of components mounted on each of the plurality of circuit boards incorporated in the target device ; wherein the failure probability of each component in the fault diagnosis model stored in said each node of the plurality of parts constituting a fault diagnosis model, normal probability and failure probability for each operation time of each component Extracting from the failure probabilities extracted in the step of the extraction and having the steps of: identifying a failed component a predetermined value or more components (claim 4). Such a failure diagnosis method can be implemented, for example, by operating the failure diagnosis apparatus of the present invention.

本発明によれば、回路基板に実装された部品毎に実際に動作した時間を加算した通算の動作時間を取り込んで故障診断を行えるようにしたので、故障診断の精度を向上させることができる。 According to the present invention, the failure diagnosis can be performed by taking in the total operation time obtained by adding the actual operation time for each component mounted on the circuit board, so that the accuracy of the failure diagnosis can be improved.

以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

まず、故障診断システムを搭載した本発明おける診断対象装置となる画像形成装置１の構成について図１を用いて説明する。画像形成装置１は、ＣＣＤセンサにより画像をスキャンして読み取る画像読み取り部１０１と読み取った画像データを画像形成装置の他の部分に送信するためのインターフェイス部となるスキャナＩＦ部（スキャナーインターフェイス部）１０２、画像形成装置１の動作モードや動作状態を表示する表示部１０３と表示部を制御する表示制御部１０４、読み取った画像データやネットワークＩＦ部（インターネットインターフェイス部）から送られてきた画像データをプリントアウトするための画像形成部１０５、画像形成部１０５と他の部分とのインターフェイスとなるプリンタＩＦ部（プリンターインターフェイス部）１０６、画像形成装置１の動作指示を実行する指示入力部１０７と、画像データの記録・読み取り制御を行う記録・読み取り制御部１０８と、ネットワークを通して画像形成装置の状態やＰＣと画像データの送受信を行う通信ＩＦ部（通信インターフェイス部）１０９と、画像形成装置全体を制御するＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）１１０と、画像形成装置を動作させるためのプログラムが格納されたＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）１１１と、画像形成装置の動作時のメモリＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）１１２と、画像形成装置の各種状態を記憶するＮＶＲＡＭ（ＮｏｎＶｏｌａｔｉｔｅＲＡＭ：不揮発性メモリ）１１３を含んでいる。さらに、回路基板及び回路基板に実装された部品の動作時間をそれぞれ管理する動作時間管理部１０４を備えている。このような画像形成装置（１）におけるＣＰＵ（１１０）は、本発明における故障診断部の機能を果たす。 First, the configuration of an image forming apparatus 1 which is a diagnosis target apparatus according to the present invention equipped with a failure diagnosis system will be described with reference to FIG. The image forming apparatus 1 includes an image reading unit 101 that scans and reads an image with a CCD sensor, and a scanner IF unit (scanner interface unit) 102 that serves as an interface unit for transmitting the read image data to other parts of the image forming apparatus. The display unit 103 that displays the operation mode and operation state of the image forming apparatus 1, the display control unit 104 that controls the display unit, the read image data, and the image data sent from the network IF unit (Internet interface unit) are printed. An image forming unit 105 for printing out, a printer IF unit (printer interface unit) 106 serving as an interface between the image forming unit 105 and other parts, an instruction input unit 107 for executing an operation instruction of the image forming apparatus 1, and image data Recording / reading to control recording / reading A control unit 108, a communication IF unit (communication interface unit) 109 that transmits / receives image data to / from the PC via a network, a CPU (Central Processing Unit) 110 that controls the entire image forming apparatus, and an image A ROM (Read Only Memory) 111 in which a program for operating the forming apparatus is stored, a memory RAM (Random Access Memory) 112 during operation of the image forming apparatus, and an NVRAM (Non Storage) that stores various states of the image forming apparatus Volatile RAM (nonvolatile memory) 113 is included. Furthermore, an operation time management unit 104 that manages the operation time of the circuit board and the components mounted on the circuit board is provided. The CPU (110) in such an image forming apparatus (1) functions as a failure diagnosis unit in the present invention.

図２は、画像形成装置１の回路基板構成について示したものである。図２に示す通り、画像形成装置１内の基板構成は基板１、基板２、基板３、基板４と周辺機器から構成されている。基板１は、ＣＰＵ１、ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ:特定用途向け集積回路）１１、ＡＳＩＣ１２、ＲＡＭ１１、ＲＡＭ１２、ＲＯＭ１と、基板２と接続するコネクタ１１、基板３と接続するコネクタ１２、基板４と接続するコネクタ１３、周辺機器と接続するコネクタ１４といった部品から構成される。また、基板２はＡＳＩＣ２、ＲＡＭ２１、ＲＡＭ２２と、基板１と接続するコネクタ２といった部品から構成される。また、基板３はＣＰＵ３、ＲＯＭ３と、基板１と接続するコネクタ３といった部品から構成される。また、基板４はＣＰＵ４、ＡＳＩＣ４、ＲＯＭ４と、基板１と接続するコネクタ４といった部品から構成される。周辺機器はハードディスクドライブ等の外部記憶装置等で構成される。 FIG. 2 shows a circuit board configuration of the image forming apparatus 1. As shown in FIG. 2, the substrate configuration in the image forming apparatus 1 includes a substrate 1, a substrate 2, a substrate 3, a substrate 4, and peripheral devices. The board 1 is connected to the CPU 1, the ASIC (Application Specific Integrated Circuit) 11, the ASIC 12, the RAM 11, the RAM 12, the ROM 1, the connector 11 connected to the board 2, the connector 12 connected to the board 3, and the board 4. The connector 13 is composed of components such as the connector 13 that connects to the peripheral device and the connector 14 that connects to peripheral devices. The board 2 is composed of components such as the ASIC 2, the RAM 21, the RAM 22, and the connector 2 connected to the board 1. The board 3 is composed of components such as a CPU 3, a ROM 3, and a connector 3 connected to the board 1. The substrate 4 is composed of components such as a CPU 4, an ASIC 4, a ROM 4, and a connector 4 connected to the substrate 1. Peripheral devices are composed of external storage devices such as hard disk drives.

以上のように構成される画像形成装置１は、動作モード１、動作モード２等の動作を組み合わせて種々の動作を実現する。例えば、プリントアウトを１枚実行する場合は、動作モード１と動作モード２が関係しており、動作モード１が合計１００回、動作モード２が合計１００回動作することでプリントアウトを実現している。また、コピーを１枚実行する場合は、動作モード１と動作モード３が関係しており、動作モード１が合計１００回、動作モード３が合計２００回動作することでコピーを実現している。 The image forming apparatus 1 configured as described above realizes various operations by combining operations such as the operation mode 1 and the operation mode 2. For example, when one printout is executed, the operation mode 1 and the operation mode 2 are related, and the operation mode 1 is operated 100 times in total and the operation mode 2 is operated 100 times in total. Yes. When one copy is executed, the operation mode 1 and the operation mode 3 are related, and the operation mode 1 is operated 100 times in total and the operation mode 3 is operated 200 times in total.

次に、このような構成の画像形成装置１において回路基板上のどの部品が故障したかを特定する方法について説明する。図３は、画像形成装置１が保持する動作モードと、各動作モードにおいて動作する回路基板と、回路基板の部品のうち実際に動作する部品と、動作時間が格納された表である。この表は、動作時間管理部１１４に予め記憶されている。動作モード１の場合、基板１上のＲＡＭ１１が１０ｍｓ、ＲＡＭ１２が１０ｍｓ、ＣＰＵ１が３５ｍｓ、ＡＳＩＣ１１が２５ｍｓ、コネクタ１１が３０ｍｓ(ＡＳＩＣ１２、ＲＯＭ１１は未動作)、基板２上のＲＡＭ２２が１０ｍｓ、ＡＳＩＣ２が１０ｍｓ、コネクタ２１が１０ｍｓ、そして周辺機器が３５ｍｓ動作する。動作モード２と動作モード３については、図３に示した通りの部品が所定時間動作する。図４は、動作モード１における動作部品をハッチングを施して示している。 Next, a method for specifying which component on the circuit board has failed in the image forming apparatus 1 having such a configuration will be described. FIG. 3 is a table in which the operation modes held by the image forming apparatus 1, circuit boards that operate in each operation mode, parts that actually operate among the parts of the circuit boards, and operation times are stored. This table is stored in advance in the operation time management unit 114. In the operation mode 1, the RAM 11 on the substrate 1 is 10 ms, the RAM 12 is 10 ms, the CPU 1 is 35 ms, the ASIC 11 is 25 ms, the connector 11 is 30 ms (the ASIC 12 and the ROM 11 are not operating), the RAM 22 on the substrate 2 is 10 ms, and the ASIC 2 is 10 ms. The connector 21 operates for 10 ms and the peripheral device operates for 35 ms. In operation mode 2 and operation mode 3, the components shown in FIG. 3 operate for a predetermined time. FIG. 4 shows the operating parts in the operation mode 1 with hatching .

図５は、画像形成装置が所定の動作を行ったときの動作情報更新処理のフローチャートについて示している。画像形成装置が所定の動作を開始する(Ｓ５０１)。次に、その動作モードが動作モード１かどうかを判定する(Ｓ５０２)。判定の結果、動作モード１の場合(Ｓ５０２−Ｙｅｓ)、図３に示した表に従って、動作モード１の動作部品に対して動作時間を加算する(Ｓ５０４)。動作モード１でない場合(Ｓ５０２−Ｎｏ)、動作モード２かどうかを判定する(Ｓ５０３)。判定の結果、動作モード２の場合(Ｓ５０３−Ｙｅｓ)、動作モード２の動作部品に対して動作時間を加算する(Ｓ５０５)。動作モード２でもない場合(Ｓ５０３−Ｎｏ)、動作モード３だと判定し、動作モード３の動作部品に対して動作時間を加算する(Ｓ５０６)。加算された通算の動作時間は動作時間管理部１１４に記憶されたデータが更新される。 FIG. 5 shows a flowchart of operation information update processing when the image forming apparatus performs a predetermined operation. The image forming apparatus starts a predetermined operation (S501). Next, it is determined whether or not the operation mode is operation mode 1 (S502). As a result of the determination, in the case of the operation mode 1 (S502-Yes), the operation time is added to the operation components of the operation mode 1 according to the table shown in FIG. 3 (S504). When it is not the operation mode 1 (S502-No), it is determined whether it is the operation mode 2 (S503). As a result of the determination, in the case of the operation mode 2 (S503-Yes), the operation time is added to the operation component of the operation mode 2 (S505). If it is not the operation mode 2 (S503-No), it is determined that the operation mode is 3, and the operation time is added to the operation component of the operation mode 3 (S506). The data stored in the operation time management unit 114 is updated for the added operation time.

次に、プリントアウトを１００枚実行した際の動作時間情報の更新について説明する。動作時間情報として、通電時間と動作時間について示している。通電時間は画像形成装置の電源が通電している時間は継続して加算される。プリントアウト１００枚に要した時間が０．１５時間の場合、全ての基板上が通電されているため、基板上の全ての部品について通電時間を０．１５時間加算する。また、動作時間については、動作モード別に動作した部品だけが所定時間加算される。動作時間の算出は、図３を用いる。プリントアウト１枚につき動作モード１が合計１００回、動作モード２が合計１００回動作するため、プリントアウト１００枚の場合、基板１上に搭載されているＲＡＭ１１の合計動作時間は１０ｍｓ×１００回×１００枚＝１００ｓ（＝０．０２８ｈ）、ＲＡＭ１２は動作モード１と動作モード２の両方で動作しており（１０ｍｓ×１００回＋１０ｍｓ×１００回）×１００枚＝３００ｓ（＝０．０８３ｈ）、ＣＰＵ１は動作モード１と動作モード２の両方で動作しており（３５ｍｓ×１００回＋１０ｍｓ×１００回）×１００枚＝４５０ｓ（＝０．１２５ｈ）、ＡＳＩＣ１１は動作モード１で動作しており２５ｍｓ×１００回×１００枚＝２５０ｓ（＝０．０６９ｈ）、コネクタ１１は動作モード１で動作しており（３０ｍｓ×１００回＋２０ｍｓ×１００回）×１００枚＝５００ｓ（＝０．１３９ｈ）となる。基板２上に搭載されている部品についても同様に算出し、ＲＡＭ１２は動作モード１で動作しており合計動作時間は１００ｓ（＝０．０２８ｈ）、ＡＳＩＣ２は動作モード１で動作しており１００ｓ（＝０．０２８ｈ）、コネクタ２１は動作モード１で動作しており１００ｓ（＝０．０２８ｈ）、周辺機器は動作モード１で動作しており合計動作時間は３５０ｓ（＝０．０９７ｈ）となる。基板３上に搭載されている部品についても同様に算出し、ＣＰＵ３は動作モード２で動作しており合計動作時間は３００ｓ（＝０．０８３ｈ）、ＲＯＭ３は動作モード２で動作しており２５０ｓ（＝０．０６９ｈ）、コネクタ３１は動作モード２で動作しており２５０ｓ（＝０．０６９ｈ）となる。以上で算出した各部品の動作時間を加算する。動作時間の加算結果を図６に示す。 Next, the update of the operation time information when 100 printouts are executed will be described. As the operation time information, the energization time and the operation time are shown. The energization time is continuously added while the power supply of the image forming apparatus is energized. When the time required for 100 printouts is 0.15 hours, since all the boards are energized, the energization time is added for 0.15 hours for all the parts on the board. As for the operation time, only parts that have been operated for each operation mode are added for a predetermined time. The operation time is calculated using FIG. Since operation mode 1 operates a total of 100 times and operation mode 2 operates a total of 100 times per printout, in the case of 100 printouts, the total operation time of RAM 11 mounted on substrate 1 is 10 ms × 100 times ×. 100 sheets = 100 s (= 0.028 h), the RAM 12 operates in both operation mode 1 and operation mode 2 (10 ms × 100 times + 10 ms × 100 times) × 100 sheets = 300 s (= 0.083 h), CPU 1 Operates in both operation mode 1 and operation mode 2 (35 ms × 100 times + 10 ms × 100 times) × 100 sheets = 450 s (= 0.125 h), and ASIC 11 operates in operation mode 1 and 25 ms × 100 Times × 100 sheets = 250 s (= 0.069 h), the connector 11 is operating in the operation mode 1 (30 ms × 100 times + 20 m s × 100 times) × 100 sheets = 500 s (= 0.139h). The components mounted on the board 2 are calculated in the same manner. The RAM 12 operates in the operation mode 1, the total operation time is 100 s (= 0.028h), and the ASIC 2 operates in the operation mode 1 and 100s ( = 0.028h), the connector 21 is operating in the operation mode 1 and is 100s (= 0.028h), the peripheral devices are operating in the operation mode 1, and the total operation time is 350s (= 0.097h). The components mounted on the board 3 are calculated in the same manner. The CPU 3 operates in the operation mode 2 and the total operation time is 300 s (= 0.083 h). The ROM 3 operates in the operation mode 2 and 250 s ( = 0.069h), the connector 31 operates in the operation mode 2 and becomes 250 s (= 0.069h). The operation time of each component calculated above is added. The result of adding the operation time is shown in FIG.

次に、故障診断処理について、図７に示す故障診断処理のフローチャートにより説明する。画像形成装置１が故障した場合、図８に示すように表示部にエラーコードが発生する。エラーコードが発生した後に、画像形成装置を再起動する(Ｓ７０１)。再起動後にエラーコードが再発生するかどうかを判定する(Ｓ７０２)。エラーコードが再発生する場合(Ｓ７０２−Ｙｅｓ)、その後、故障診断に必要な各部品の動作時間情報を取得する(Ｓ７０３)。次に、取得した各部品の動作時間情報を部品の故障診断モデルに入力して、各部品の故障診断処理を行い(Ｓ７０４)、各部品の故障確率を算出し、故障部品を特定する。これらの動作は、ＣＰＵ１１０、ＲＯＭ１１０、ＲＡＭ１１２等が協働して行う。なお、故障診断モデルはＮＶＲＡＭ１１３内のフォルダ内に格納されており、故障診断時に呼び出される。 Next, the failure diagnosis process will be described with reference to the flowchart of the failure diagnosis process shown in FIG. When the image forming apparatus 1 fails, an error code is generated on the display unit as shown in FIG. After the error code is generated, the image forming apparatus is restarted (S701). It is determined whether an error code is generated again after the restart (S702). When the error code is generated again (S702-Yes), the operation time information of each component necessary for failure diagnosis is acquired thereafter (S703). Next, the acquired operation time information of each component is input to the failure diagnosis model of the component, and a failure diagnosis process for each component is performed (S704), the failure probability of each component is calculated, and the failed component is identified. These operations are performed in cooperation by the CPU 110, the ROM 110, the RAM 112, and the like. The failure diagnosis model is stored in a folder in the NVRAM 113 and is called up at the time of failure diagnosis.

ここで、故障確率の算出を行う推論エンジンとして故障診断モデルはベイジアン（ＢａＹｅｓｉａｎ）ネットワークで構成される。ベイジアンネットワークを利用する故障診断は、母集団内の良好な個体の統計的な情報を用いて探索点を生成する確率モデル遺伝的アルゴリズムを利用するものであり、ノード（変数）間の依存関係を確率的に捉え、グラフ構造（ベイジアンネットワークあるいは因果ネットワークと呼ばれる）を用いて、分布の推定を行う最適化アプローチである。ベイジアンネットワークを利用して画像形成装置の回路基板の故障診断を行う際には、ベイジアンネットワークの構成要素として、たとえば、コンポーネントが故障を引き起こしているか否かを示す状態を有するコンポーネント状態ノードと、コンポーネント状態ノードに接続され、コンポーネントの状態と因果関係にある複数の情報ノードとを有するネットワーク構成とする。一例としては、コンポーネントの状態を表すノード、動作時間情報を表すノードからなるベイジアンネットワークを構成する。 Here, as an inference engine for calculating the failure probability, the failure diagnosis model is configured by a Bayesian network. Fault diagnosis using a Bayesian network uses a probabilistic model genetic algorithm that generates search points using statistical information of good individuals in the population, and determines the dependency between nodes (variables). It is an optimization approach that estimates the distribution using a graph structure (called a Bayesian network or causal network) stochastically. When performing failure diagnosis of a circuit board of an image forming apparatus using a Bayesian network, for example, as a component of the Bayesian network, a component state node having a state indicating whether or not a component has caused a failure, and a component The network configuration includes a plurality of information nodes that are connected to the state node and have a causal relationship with the component state. As an example, a Bayesian network including nodes representing component states and nodes representing operation time information is configured.

本実施例における故障診断モデルを図９に示す。コンポーネントの状態を表すノードは回路基板上の各部品、また、動作時間情報を表すノードは回路基板上の各部品の動作時間の因果関係をベイジアンネットワークで構成することにより故障診断モデルを構築する。そして、異常を検出してエラーコードを発生すると、故障診断モードに入り、各コンポーネントの動作データを収集し、ベイジアンネットワークにより故障確率を算出し、この算出した故障確率に基づいて故障箇所の候補を抽出する。このため、部品の故障確率を決定するための情報（変数；ノード）として、各部品の動作時間情報を、データ収集アプリケーションソフトを用いるなどして直接に取得する。各ノード内には、因果関係の強さを表す確率表を予め入れておく。各ノードに入れておく確率表の例としては、図１０、図１１に示すような各部品についての動作時間情報に対する正常確率と故障確率の表が挙げられる。図１０は、図５に示した動作部品に対する動作時間テーブル更新処理により加算された回路基板１上のＣＰＵ１の動作時間に対するＣＰＵ１の正常確率と故障確率である。動作時間が０〜５００時間の場合、ＣＰＵ１の正常確率は９０％で故障確率は１０％に設定し、動作時間が５０１〜２０００時間の場合、ＣＰＵ１の正常確率は８５％で故障確率は１５％に設定し、動作時間が２００１〜５０００時間の場合、ＣＰＵ１の正常確率は８３％で故障確率は１７％に設定し、動作時間が５００１〜１００００時間の場合、ＣＰＵ１の正常確率は８０％で故障確率は２０％に設定し、動作時間が１０００１〜１５０００時間の場合、ＣＰＵ１の正常確率は７８％で故障確率は２２％に設定し、動作時間が１５００１〜２５０００時間の場合、ＣＰＵ１の正常確率は７６％で故障確率は２４％に設定する。他の回路基板である回路基板２の部品ＲＡＭ２１に対しても図１１に示すようにＲＡＭ２１の動作時間に対するＲＡＭ２１の正常確率と故障確率の表を設定する。また、他の部品についても、同様に確率表を設定する。 FIG. 9 shows a failure diagnosis model in this embodiment. A node representing the state of a component is a component on the circuit board, and a node representing the operation time information is a failure diagnosis model by constructing a causal relationship of the operation time of each component on the circuit board by a Bayesian network. When an error is detected and an error code is generated, a failure diagnosis mode is entered, operation data of each component is collected, a failure probability is calculated by a Bayesian network, and failure point candidates are determined based on the calculated failure probability. Extract. For this reason, as the information (variable; node) for determining the failure probability of the component, the operation time information of each component is directly obtained by using data collection application software. In each node, a probability table representing the strength of the causal relationship is placed in advance. As an example of the probability table to be placed in each node, a table of normal probability and failure probability with respect to operation time information for each component as shown in FIGS. FIG. 10 shows the normal probability and failure probability of the CPU 1 with respect to the operation time of the CPU 1 on the circuit board 1 added by the operation time table update process for the operation component shown in FIG. When the operation time is 0 to 500 hours, the normal probability of CPU1 is set to 90% and the failure probability is set to 10%. When the operation time is 501 to 2000 hours, the normal probability of CPU1 is 85% and the failure probability is 15%. When the operation time is 2001 to 5000 hours, the normal probability of CPU1 is set to 83% and the failure probability is set to 17%. When the operation time is 5001 to 10,000 hours, the normal probability of CPU1 is 80% and failure The probability is set to 20%, and when the operation time is 10001 to 15000 hours, the normal probability of CPU1 is set to 78% and the failure probability is set to 22%. When the operation time is 15001 to 25000 hours, the normal probability of CPU1 is The failure probability is set to 24% at 76%. For the component RAM 21 of the circuit board 2 which is another circuit board, a table of normal probability and failure probability of the RAM 21 with respect to the operation time of the RAM 21 is set as shown in FIG. Similarly, probability tables are set for other parts.

本実施例では図９に示したように、回路基板上の故障部品を特定するために、回路基板上の部品ノードと動作時間情報ノードを用いて故障診断モデルを構成していたが、更に故障診断の精度を向上させるために、エラーコード情報ノードや、各部品の製造番号情報ノード（各部品のＩＤ情報ノード）を付加した故障診断モデルにしてもよい。図１２に各部品の動作時間情報に加えて、エラーコード情報ノードと製造番号情報ノードを付加した故障診断モデルを示す。 In this embodiment, as shown in FIG. 9, in order to identify the faulty part on the circuit board, the fault diagnosis model is configured using the component node on the circuit board and the operation time information node. In order to improve the accuracy of diagnosis, a failure diagnosis model to which an error code information node or a manufacturing number information node of each part (ID information node of each part) is added may be used. FIG. 12 shows a failure diagnosis model in which an error code information node and a serial number information node are added in addition to the operation time information of each component.

図１５は、エラーコードの状態を示すものであり、図１６はＲＡＭ２１のノードに入れておく正常確率と故障確率の確率表を示している。エラーコードが１１１−０１１の場合、故障箇所候補は図１３に示すように、回路基板１と回路基板２と回路基板３になるので、回路基板２上に実装されたＲＡＭ２１はノードが動作時間情報のみに比べて、全般的に故障確率が高くなる。エラーコードが１１１−０１１において、動作時間が０〜１０００時間の場合、ＲＡＭ２１の正常確率は４０％で故障確率６０％に設定し、動作時間が１００１〜３０００時間の場合、ＲＡＭ２１の正常確率は３７％で故障確率６３％に設定し、動作時間が３００１〜５０００時間の場合、ＲＡＭ２１の正常確率は３０％で故障確率７０％に設定し、動作時間が５００１〜８０００時間の場合、ＲＡＭ２１の正常確率は２５％で故障確率７５％に設定し、動作時間が８００１〜２３０００時間の場合、ＲＡＭ２１の正常確率は２２％で故障確率７８％に設定し、動作時間が２３００１〜３００００時間の場合、ＲＡＭ２１の正常確率は２１％で故障確率７９％に設定する。また、エラーコードが２１１-０５５の場合、故障箇所候補は図１４に示すように、回路基板１と回路基板４と周辺機器になるので、ＲＡＭ２１はノードが動作時間情報に比べて、全般的に故障確率が低くなる。エラーコードが２１１−０５５において、動作時間が０〜１０００時間の場合、ＲＡＭ２１の正常確率は９８％で故障確率２％に設定し、動作時間が１００１〜３０００時間の場合、ＲＡＭ２１の正常確率は９７％で故障確率３％に設定し、動作時間が３００１〜５０００時間の場合、ＲＡＭ２１の正常確率は９５％で故障確率５％に設定し、動作時間が５００１〜８０００時間の場合、ＲＡＭ２１の正常確率は９４％で故障確率６％に設定し、動作時間が８００１〜２３０００時間の場合、ＲＡＭ２１の正常確率は９３％で故障確率７％に設定し、動作時間が２３００１〜３００００時間の場合、ＲＡＭ２１の正常確率は９２％で故障確率８％に設定する。このように、動作時間情報に加えて、エラーコード情報と製造番号情報を加えた診断モデルを構築することでより精度の高い故障診断を行うことが可能となる。 FIG. 15 shows an error code state, and FIG. 16 shows a probability table of normal probabilities and failure probabilities stored in the nodes of the RAM 21. When the error code is 111-011, the failure location candidate is the circuit board 1, the circuit board 2, and the circuit board 3 as shown in FIG. 13, and therefore the RAM 21 mounted on the circuit board 2 has the node as the operation time information. Overall, the failure probability is higher than When the error code is 111-011 and the operation time is 0 to 1000 hours, the normal probability of the RAM 21 is set to 40% and the failure probability is 60%. When the operation time is 100 to 3000 hours, the normal probability of the RAM 21 is 37. When the operation time is 3001 to 5000 hours, the normal probability of the RAM 21 is set to 30% and the failure probability is 70%. When the operation time is 5001 to 8000 hours, the normal probability of the RAM 21 is set. Is set to 75% and the failure probability is 75%. When the operation time is 8001 to 23000 hours, the normal probability of the RAM 21 is set to 22% and the failure probability is 78%. When the operation time is 23001 to 30000 hours, the RAM 21 The normality probability is 21% and the failure probability is set to 79%. Further, when the error code is 211-055, the failure location candidates are the circuit board 1, the circuit board 4, and the peripheral devices as shown in FIG. Failure probability is low. When the error code is 211-055 and the operation time is 0 to 1000 hours, the normal probability of the RAM 21 is set to 98% and the failure probability is 2%, and when the operation time is 100 to 3000 hours, the normal probability of the RAM 21 is 97 When the operation time is 3001 to 5000 hours, the normal probability of the RAM 21 is set to 95% and the failure probability is 5%. When the operation time is 5001 to 8000 hours, the normal probability of the RAM 21 is set. Is 94% and the failure probability is set to 6%. When the operation time is 8001 to 23000 hours, the normal probability of the RAM 21 is set to 93% and the failure probability is 7%. When the operation time is 23001 to 30000 hours, the RAM 21 The normality probability is set to 92% and the failure probability is set to 8%. As described above, by constructing a diagnostic model in which error code information and serial number information are added in addition to operating time information, it is possible to perform more accurate fault diagnosis.

実施例１では、動作モード別において回路基板上の各部品の所定動作時間を加算し、それをベイジアンネットワークにより構成された診断モデルに動作時間情報を入力することで、精度よく故障箇所の特定行うことができる。 In the first embodiment, the predetermined operation time of each component on the circuit board is added for each operation mode, and the operation time information is input to the diagnostic model configured by the Bayesian network, so that the fault location can be specified with high accuracy. be able to.

実施例２では、故障した回路基板を特定するために、実施例１の故障診断モデルで算出した回路基板上の各部品の故障確率情報をノードとして加え、故障した回路基板を特定する方法について説明する。 In the second embodiment, in order to identify a failed circuit board, a method for identifying a failed circuit board by adding failure probability information of each component on the circuit board calculated by the failure diagnosis model of the first embodiment as a node will be described. To do.

実施例２の故障診断処理について、図１７に示す故障診断処理のフローチャートにより説明する。Ｓ１７０１〜Ｓ１７０５までは実施例１と同様の処理のため説明を省略する。次に、回路基板の故障診断モデルを呼び出し（Ｓ１７０６）、Ｓ１７０５で算出した各部品の故障確率情報を取得する（Ｓ１７０７）。そして、取得した各部品の故障確率情報を、回路基板の故障診断モデルに入力して、回路基板の故障診断処理を行い（Ｓ１７０８）、故障確率を算出する。 The failure diagnosis process according to the second embodiment will be described with reference to the flowchart of the failure diagnosis process shown in FIG. The processes from S1701 to S1705 are the same as those in the first embodiment, and the description thereof is omitted. Next, the circuit board failure diagnosis model is called (S1706), and failure probability information of each component calculated in S1705 is acquired (S1707). Then, the acquired failure probability information of each component is input to the failure diagnosis model of the circuit board, the failure diagnosis process of the circuit board is performed (S1708), and the failure probability is calculated.

実施例２における回路基板の故障診断モデルを図１８に示す。コンポーネント（本実施例では回路基板）の状態を表すノードと、実施例１から算出した各部品の故障確率を表すノードの因果関係をベイジアンネットワークで構成することにより故障診断モデルを構築する。また、各ノードに入れておく確率表の例としては、図１９〜図２１に示すような確率表が挙げられる。図１９は、各部品についての故障確率情報についての確率表であり、ＡＳＩＣ１１の故障確率が２０％未満の場合（図１９上ではＡで表現）が３０％、故障確率が２０％以上の場合（図１９上ではＢで表現）が７０％に設定している。図２０は、ＲＡＭ１１の故障確率が３０％未満の場合（図２０ではＣで表現）が２０％、故障確率が３０％以上の場合（図２０上ではＤで表現）が８０％に設定している。また、図２１は各部品の故障確率情報に対する回路基板の故障確率表であり、ＡＳＩＣ１１の故障確率情報が２０％未満で、ＲＡＭ１１の故障確率情報が３０％以上、・・・の場合、回路基板１の正常確率は７０％、故障確率は３０％に設定している。 FIG. 18 shows a circuit board failure diagnosis model according to the second embodiment. A fault diagnosis model is constructed by configuring a causal relationship between a node representing the state of a component (a circuit board in this embodiment) and a node representing a failure probability of each component calculated from the first embodiment by a Bayesian network. Moreover, as an example of the probability table put in each node, there are probability tables as shown in FIGS. FIG. 19 is a probability table for failure probability information for each component. The failure probability of the ASIC 11 is less than 20% (represented by A in FIG. 19), and the failure probability is 20% or more ( In FIG. 19, (expressed as B) is set to 70%. In FIG. 20, when the failure probability of the RAM 11 is less than 30% (expressed by C in FIG. 20), 20% is set, and when the failure probability is 30% or more (expressed by D in FIG. 20), 80% is set. Yes. FIG. 21 is a failure probability table of the circuit board with respect to failure probability information of each component. When the failure probability information of the ASIC 11 is less than 20%, the failure probability information of the RAM 11 is 30% or more,. The normal probability of 1 is set to 70%, and the failure probability is set to 30%.

本実施例では図１８に示したように、故障した回路基板を特定するために、回路基板ノードと、各部品の故障確率情報ノードとを用いて故障診断モデルを構成していたが、実施例１の場合と同様に、更に故障診断の精度を向上させるために、環境情報、画像形成装置の動作情報、エラーコード情報を故障診断モデルのノードとして付加することができる。以下、このような故障診断モデルを用いて故障した回路基板を特定する方法について説明する。ここで、環境情報とは、画像形成装置が設置場所における温度や湿度等の情報である。また、画像形成装置の動作情報とは、プリント枚数、スキャン枚数、ドラム使用量、トナー使用量等の情報である。このときの故障診断モデルを図２２に示す。また、各ノードに入れておく確率表の例としては、図２３〜図２５に示すような確率表が挙げられる。図２３は環境情報の１つである温度情報の確率表、図２４はプリント情報の１つであるプリント枚数情報の確率表、図２５はエラーコード情報、各部品の故障確率情報、温度情報、・・・に対する回路基板の故障確率表を示す。故障した回路基板を特定する方法は故障診断モデルに入力する情報ノードが増加するのみで、基本的な故障診断処理のプロセスは前記の場合と同様であるその詳細な説明は省略する。 In this embodiment, as shown in FIG. 18, in order to identify a failed circuit board, a fault diagnosis model is configured using a circuit board node and a failure probability information node of each component. As in the case of 1, in order to further improve the accuracy of failure diagnosis, environment information, operation information of the image forming apparatus, and error code information can be added as nodes of the failure diagnosis model. Hereinafter, a method for identifying a faulty circuit board using such a fault diagnosis model will be described. Here, the environmental information is information such as temperature and humidity at the place where the image forming apparatus is installed. Further, the operation information of the image forming apparatus is information such as the number of printed sheets, the number of scanned sheets, the drum usage amount, the toner usage amount, and the like. FIG. 22 shows a failure diagnosis model at this time. Moreover, as an example of the probability table put in each node, there are probability tables as shown in FIGS. 23 is a temperature information probability table which is one of the environmental information, FIG. 24 is a print number information probability table which is one of the print information, FIG. 25 is error code information, failure probability information of each component, temperature information, A failure probability table of the circuit board for. The method of identifying a faulty circuit board is only an increase in the number of information nodes input to the fault diagnosis model, and the basic fault diagnosis process is the same as that described above, and detailed description thereof is omitted.

実施例２では、動作モード別において回路基板上の各部品の所定動作時間を加算し、それをベイジアンネットワークにより構成された部品の故障診断モデルに動作時間情報を入力することで、部品の故障確率を算出し、更に、回路基板の故障診断モデルに各部品の故障確率情報を入力することで、精度よく故障した回路基板の特定を行うことができる。 In the second embodiment, the predetermined operation time of each component on the circuit board is added for each operation mode, and the operation time information is input to the component failure diagnosis model configured by the Bayesian network. Further, the failure probability information of each component is input to the failure diagnosis model of the circuit board, so that the failed circuit board can be identified with high accuracy.

以上、説明したように、本発明の特徴は、ベイジアンネットワーク等を用いた故障診断モデルにおいて、故障診断を行うための入力情報に回路基板、回路基板上の部品の動作時間に関する情報を加えた点にある。このため、故障診断システムのハード的な構成は、従来のシステムを用いることができる。 As described above, the feature of the present invention is that, in a fault diagnosis model using a Bayesian network or the like, information related to the operation time of the circuit board and the components on the circuit board is added to the input information for performing the fault diagnosis. It is in. Therefore, a conventional system can be used as the hardware configuration of the failure diagnosis system.

なお、上記実施例は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。 In addition, the said Example is only an example for implementing this invention, This invention is not limited to these, It is within the scope of the present invention to modify these Examples variously, and this It is obvious from the above description that various other embodiments are possible within the scope of the invention.

画像形成装置のハードウエア構成を説明する図である。2 is a diagram illustrating a hardware configuration of an image forming apparatus. FIG. 画像形成装置の回路基板群を説明する図である。It is a figure explaining the circuit board group of an image forming apparatus. 各動作モードにおける動作部品と動作時間を説明する図である。It is a figure explaining the operation | movement components and operation time in each operation mode. 動作モード１における動作部品を説明するフローチャートである。It is a flowchart explaining the operation | movement component in the operation mode 1. FIG. 動作部品に対する動作時間テーブル更新処理を説明するフローチャートである。It is a flowchart explaining the operation time table update process with respect to an operation | movement component. 動作モード１で動作した際の動作時間情報の更新を説明するフローチャートである。It is a flowchart explaining the update of the operation time information at the time of operating in the operation mode 1. 実施例１における故障診断処理を説明するフローチャートである。6 is a flowchart for explaining failure diagnosis processing according to the first embodiment. 故障時の表示部の例を説明する図である。It is a figure explaining the example of the display part at the time of a failure. 各部品の動作時間情報をノードとした故障診断モデルを説明するグ図である。It is a figure explaining the failure diagnosis model which used the operation time information of each component as a node. ＣＰＵ１の動作時間によるＣＰＵの故障確率を説明する表である。It is a table | surface explaining the failure probability of CPU by the operating time of CPU1. ＲＡＭ２１の動作時間によるＲＡＭ２１の故障確率を説明する表である。It is a table | surface explaining the failure probability of RAM21 by the operation time of RAM21. 各部品の動作時間に加えて各部品のＩＤとエラーコート情報をノードとした診断モデルを説明する図である。It is a figure explaining the diagnostic model which used ID and error code information of each component as a node in addition to the operation time of each component. エラーコード１１１-０１１の故障箇所候補を説明する図である。It is a figure explaining the failure location candidate of error code 111-011. エラーコード２１１-０５５の故障箇所候補を説明する図である。It is a figure explaining the failure location candidate of error code 211-055. エラーコードの状態を説明する表である。It is a table | surface explaining the state of an error code. エラーコードとＲＡＭ２１の動作時間情報の組み合わせによる部品の故障確率を説明する表である。It is a table | surface explaining the failure probability of components by the combination of an error code and the operating time information of RAM21. 実施例２における故障診断処理のフローチャートである。10 is a flowchart of failure diagnosis processing in the second embodiment. 実施例２における回路基板の故障診断モデルを説明する図である。6 is a diagram for explaining a circuit board failure diagnosis model according to Embodiment 2. FIG. ＡＳＩＣ１１故障確率の状態を説明する図である。It is a figure explaining the state of ASIC11 failure probability. ＲＡＭ１１故障確率の状態を説明する図である。It is a figure explaining the state of RAM11 failure probability. 各部品の故障確率情報に対する回路基板１の故障確率を説明する図である。It is a figure explaining the failure probability of the circuit board 1 with respect to the failure probability information of each component. 実施例２における回路基板の故障診断モデルを説明する図である。6 is a diagram for explaining a circuit board failure diagnosis model according to Embodiment 2. FIG. 温度の状態を説明する図である。It is a figure explaining the state of temperature. プリント枚数の状態を説明する図である。It is a figure explaining the state of the number of prints. エラーコード、回路基板上の各部品の故障確率、環境情報（温度、湿度等）の組み合わせによる回路基板の故障確率を説明する図である。It is a figure explaining the failure probability of a circuit board by the combination of an error code, the failure probability of each component on a circuit board, and environmental information (temperature, humidity, etc.).

Explanation of symbols

１画像形成装置
１０１画像読み取り部
１０２スキャナＩＦ部
１０３表示部
１０４表示制御部
１０５画像形成部
１０６プリンタＩＦ部
１０７指示入力部
１０８記録・読み取り制御部
１０９通信ＩＦ部
１１０ＣＰＵ
１１１ＲＯＭ
１１２ＲＡＭ
１１３ＮＶＲＡＭ
１１４動作時間管理部
DESCRIPTION OF SYMBOLS 1 Image forming apparatus 101 Image reading part 102 Scanner IF part 103 Display part 104 Display control part 105 Image forming part 106 Printer IF part 107 Instruction input part 108 Recording / reading control part 109 Communication IF part 110 CPU
111 ROM
112 RAM
113 NVRAM
114 Operating time management unit

Claims

An operation time management unit for managing the operation time of each of a plurality of components mounted on each of a plurality of circuit boards incorporated in the diagnosis target device;
For a plurality of components mounted on each of the plurality of circuit boards, a component having a causal relationship with the failure is connected, and a failure diagnosis model expressed by connecting the operation time information of the component to each component is represented. Using a fault diagnosis unit that identifies a faulty component from a plurality of components mounted on the plurality of circuit boards, and
The failure diagnosis unit
The operation time of the plurality of parts managed by the operation time management unit is input from the operation time management unit,
The failure probability of each part in the failure diagnosis model corresponding to the operation time of the plurality of parts input from the operation time management unit is stored in each node of the plurality of parts constituting the failure diagnosis model, A failure diagnosis apparatus characterized by extracting from a normal probability and a failure probability for each operation time of each component , and identifying a component having an extracted failure probability of a predetermined value or more as a failure component.

The failure diagnosis apparatus according to claim 1, wherein the operation time management unit manages an operation time of a component mounted on a circuit board for each operation mode of the diagnosis target apparatus.

An image forming apparatus comprising the failure diagnosis apparatus according to claim 1.

For a plurality of components mounted on each of a plurality of circuit boards incorporated in the diagnosis target device, the components having a causal relationship to the failure are connected, and the operation time information of the component is connected to each component. A fault diagnosis method for identifying a faulty component from a plurality of components mounted on the plurality of circuit boards using a fault diagnosis model that includes:
Calculating the operating time of each of a plurality of components mounted on each of the plurality of circuit boards incorporated in the diagnostic target device;
The failure probability of each component in the failure diagnosis model corresponding to the operation time of the plurality of components calculated in the calculating step is stored in each node of the plurality of components constituting the failure diagnosis model, Extracting from the normal probability and failure probability for each operation time of each component;
Identifying a part having a failure probability extracted in the extracting step having a predetermined value or more as a failed part;
A failure diagnosis method comprising: