JP4776598B2 - Management method, management apparatus, and device manufacturing method - Google Patents
Management method, management apparatus, and device manufacturing method Download PDFInfo
- Publication number
- JP4776598B2 JP4776598B2 JP2007217426A JP2007217426A JP4776598B2 JP 4776598 B2 JP4776598 B2 JP 4776598B2 JP 2007217426 A JP2007217426 A JP 2007217426A JP 2007217426 A JP2007217426 A JP 2007217426A JP 4776598 B2 JP4776598 B2 JP 4776598B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- under measurement
- voltage
- unit
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- General Factory Administration (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体回路等の電子デバイスを製造する製造ラインに用いられる製造装置を管理する管理方法、及び管理装置、並びに当該管理方法を用いたデバイス製造方法に関する。 The present invention relates to a management method for managing a manufacturing apparatus used in a manufacturing line for manufacturing an electronic device such as a semiconductor circuit, a management apparatus , and a device manufacturing method using the management method .
従来、半導体回路等の電子デバイスを製造する場合、洗浄工程、熱処理工程、不純物導入工程、成膜工程、リソグラフィー工程、エッチング工程等の複数の製造工程により、電子デバイスを製造している。それぞれの製造工程においては、当該製造工程を実行できる製造装置が用いられる。 Conventionally, when manufacturing an electronic device such as a semiconductor circuit, the electronic device is manufactured by a plurality of manufacturing processes such as a cleaning process, a heat treatment process, an impurity introduction process, a film forming process, a lithography process, and an etching process. In each manufacturing process, a manufacturing apparatus capable of executing the manufacturing process is used.
また、電子デバイスを製造後、電子デバイスの出荷前に、当該電子デバイスの試験を行い、不良の電子デバイスを選別している。当該試験は、電子デバイスの例えば電気的特性を測定することにより行われる。 In addition, after the electronic device is manufactured and before the electronic device is shipped, the electronic device is tested to select defective electronic devices. The test is performed by measuring, for example, electrical characteristics of the electronic device.
また、電子デバイスの製造歩留まりを向上させるべく、不良の電子デバイスを解析し、当該不良の原因を検出している。例えば、製造ラインのいずれの工程に問題があるかを、電子デバイスを解析することにより検出する。 In addition, in order to improve the manufacturing yield of electronic devices, defective electronic devices are analyzed and the cause of the failure is detected. For example, it is detected by analyzing an electronic device which process in the production line has a problem.
しかし、従来は、製造ラインのいずれの工程に問題があるかを検出するには、不良となった電子デバイスの素子形状等を測定する必要がある。例えば、電子デバイスの顕微鏡写真等により、不良原因を推測している。このため、不良原因の推測に時間がかかってしまう。また、不良原因となった製造装置を正確に特定することが困難であった。 However, conventionally, in order to detect which process in the production line has a problem, it is necessary to measure the element shape or the like of a defective electronic device. For example, the cause of failure is estimated from a micrograph of an electronic device. For this reason, it takes time to estimate the cause of the defect. In addition, it is difficult to accurately identify the manufacturing apparatus that has caused the failure.
そこで本発明は、上記の課題を解決することのできる管理方法、及び管理装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Then, an object of this invention is to provide the management method and management apparatus which can solve said subject. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
上記課題を解決するべく、本発明の第1の形態においては、複数の製造工程により電子デバイスを製造する被管理製造ラインについて、それぞれの製造工程において用いられるそれぞれの製造装置を管理する管理方法であって、複数の製造工程を実行することができる予め定められた基準製造ラインにより、基準デバイスを製造する基準デバイス製造段階と、基準デバイスの特性を取得する基準特性取得段階と、複数の製造工程のうち、少なくとも一つの製造工程を被管理製造ラインにより処理し、他の製造工程を基準製造ラインにより処理し、比較デバイスを製造する比較デバイス製造段階と、比較デバイスの特性を測定する比較特性測定段階と、基準デバイスの特性と、比較デバイスの特性とを比較する特性比較段階と、特性の差異に基づいて、比較デバイスを処理した被管理製造ラインの製造工程において用いた製造装置の良否を判定する判定段階とを備え、基準デバイス製造段階および比較デバイス製造段階は、2次元マトリクス状に配列され、それぞれが被測定トランジスタを含む複数の被測定回路と、指定された一の被測定回路の出力信号を複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含むテスト回路を有する電子デバイスを、基準デバイスおよび比較デバイスとして、複数の製造工程により製造させ、基準特性取得段階は、基準デバイスのテスト回路において、選択部により複数の被測定回路を順次選択させるトランジスタ選択段階と、基準デバイスのテスト回路において、選択された被測定回路が出力信号線に出力する出力信号に基づいて、それぞれの被測定回路が有する被測定トランジスタの電気的特性を測定する出力測定段階とを有し、比較特性測定段階は、比較デバイスのテスト回路において、選択部により複数の被測定回路を順次選択させるトランジスタ選択段階と、比較デバイスのテスト回路において、選択された被測定回路が出力信号線に出力する出力信号に基づいて、それぞれの被測定回路が有する被測定トランジスタの電気的特性を測定する出力測定段階とを有する管理方法を提供する。 In order to solve the above-described problems, in the first embodiment of the present invention, a management method for managing each manufacturing apparatus used in each manufacturing process for a managed manufacturing line that manufactures an electronic device by a plurality of manufacturing processes. A reference device manufacturing stage for manufacturing a reference device by a predetermined reference manufacturing line capable of executing a plurality of manufacturing processes, a reference characteristic acquisition stage for acquiring characteristics of the reference device, and a plurality of manufacturing processes Of these, the comparative device manufacturing stage in which at least one manufacturing process is processed by the managed manufacturing line, the other manufacturing processes are processed by the reference manufacturing line, and the comparative device is manufactured, and the comparative device is measured. Based on the characteristic comparison stage, which compares the stage, the characteristics of the reference device, and the characteristics of the comparison device There are, and a determining step the quality of the manufacturing apparatus used in the manufacturing process of the managed production line processing the comparison device, reference device manufacturing stage and comparing device fabrication stage, are arranged in a two-dimensional matrix, respectively A test circuit including a plurality of circuits to be measured including a transistor to be measured, and a selection unit that outputs an output signal of one specified circuit to be measured to an output signal line provided in common to the plurality of circuits to be measured The reference device and the comparison device are manufactured by a plurality of manufacturing steps, and the reference characteristic acquisition step includes a transistor selection step in which a selection unit sequentially selects a plurality of circuits to be measured in a test circuit of the reference device. In the test circuit of the reference device, based on the output signal output to the output signal line by the selected circuit under test. And an output measurement stage for measuring the electrical characteristics of the transistor under measurement included in each circuit under test. In the comparison characteristic measurement stage, in the test circuit of the comparison device, a plurality of circuits under test are sequentially selected by the selection unit. In the transistor selection stage to be selected and the test circuit of the comparison device, based on the output signal output from the selected circuit under measurement to the output signal line, the electrical characteristics of the transistor under measurement included in each circuit under measurement are measured. A management method having an output measurement stage is provided.
本発明の第2の形態においては、複数の製造工程により電子デバイスを製造する被管理製造ラインについて、それぞれの製造工程において用いられるそれぞれの製造装置を管理する管理装置であって、複数の製造工程を実行することができる、予め定められた基準製造ラインにより製造された基準デバイスの特性を測定する基準特性測定部と、複数の製造工程のうち、少なくとも一つの製造工程を被管理製造ラインにより処理させ、他の製造工程を基準製造ラインにより処理させ、比較デバイスを製造する比較デバイス製造制御部と、比較デバイスの特性を測定する比較特性測定部と、基準デバイスの特性と、比較デバイスの特性とを比較する特性比較部と、特性の差異に基づいて、比較デバイスを処理した被管理製造ラインの製造工程において用いた製造装置の良否を判定する判定部とを備え、基準製造ラインおよび比較デバイス製造制御部は、2次元マトリクス状に配列され、それぞれが被測定トランジスタを含む複数の被測定回路と、指定された一の被測定回路の出力信号を複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含むテスト回路を有する電子デバイスを、基準デバイスおよび比較デバイスとして、複数の製造工程により製造し、基準特性測定部は、基準デバイスのテスト回路において、選択部により複数の被測定回路を順次選択し、選択した被測定回路が出力信号線に出力する出力信号に基づいて、それぞれの被測定回路が有する被測定トランジスタの電気的特性を測定し、比較特性測定部は、比較デバイスのテスト回路において、選択部により複数の被測定回路を順次選択し、選択した被測定回路が出力信号線に出力する出力信号に基づいて、それぞれの被測定回路が有する被測定トランジスタの電気的特性を測定する管理装置を提供する。 In the second embodiment of the present invention, a management apparatus that manages each manufacturing apparatus used in each manufacturing process for a managed manufacturing line that manufactures an electronic device by a plurality of manufacturing processes, the plurality of manufacturing processes A reference characteristic measuring unit that measures the characteristics of a reference device manufactured by a predetermined reference manufacturing line, and at least one of the plurality of manufacturing processes is processed by the managed manufacturing line. Other manufacturing processes are processed by the reference manufacturing line, the comparison device manufacturing control unit for manufacturing the comparison device, the comparison characteristic measurement unit for measuring the characteristics of the comparison device, the characteristics of the reference device, and the characteristics of the comparison device Based on the characteristic difference and the characteristic comparison unit that compares the And a judging section that judges acceptability of the manufacturing apparatus using Te, reference production line and comparing device manufacture control unit are arranged in a two-dimensional matrix, a plurality of the circuit under test, each including transistors under measurement, designated A plurality of electronic devices having a test circuit including a selection unit that outputs an output signal of the measured circuit to be output to an output signal line provided in common to the plurality of measured circuits, as a reference device and a comparison device In the reference device test circuit, the reference characteristic measurement unit sequentially selects a plurality of circuits under measurement by the selection unit, based on the output signal output to the output signal line by the selection circuit under test. Measure the electrical characteristics of the transistor under test in each circuit under test, and select the comparison characteristic measurement unit in the test circuit of the comparison device. Sequentially selecting a plurality of the circuit to be measured by, providing a management device based on the output signal which the measuring circuit by the selected output to the output signal line, for measuring the electrical characteristics of the transistors under measurement, each of the measuring circuit has To do.
本発明の第3の形態においては、第1の形態に記載の管理方法により管理された被管理製造ラインを用いて、電子デバイスを製造するデバイス製造方法を提供する。 According to a third aspect of the present invention, there is provided a device manufacturing method for manufacturing an electronic device using a managed manufacturing line managed by the management method described in the first aspect.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
本発明によれば、電子デバイスを製造する製造ラインに用いられる製造装置を、正確且つ容易に管理することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing apparatus used for the manufacturing line which manufactures an electronic device can be managed correctly and easily.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.
図1は、本発明の実施形態に係る管理装置10の構成の一例を示す図である。管理装置10は、複数の製造工程により電子デバイスを製造する被管理製造ライン100について、それぞれの製造工程において用いられるそれぞれの製造装置を管理する。本例において管理装置10は、予め定められた基準製造ライン200により製造された基準デバイスの特性と、管理すべき製造装置による製造工程を被管理製造ライン100により処理し、他の製造工程を基準製造ライン200により処理して製造された比較デバイスの特性とを比較することにより、当該製造装置の良否を判定する。
FIG. 1 is a diagram illustrating an example of a configuration of a
被管理製造ライン100は、複数の製造工程により電子デバイスを製造する。例えば、これらの製造工程は、素子分離工程群110、素子形成工程群114、又は配線形成工程群118に分類される。被管理製造ライン100は、例えば電子デバイスを市場に供給するデバイス製造者が有するデバイス製造システム20に含まれる。デバイス製造システム20は、被管理製造ライン100、組立工程群120、及び試験工程群130を備え、電子デバイスの製造、組み立て、及び試験を行う。
The managed
組立工程群120は、被管理製造ライン100により製造されたウェハから電子デバイスを切り出し、パッケージングする。組立工程群120は、ウェハから各電子デバイスを切り出すスクライビング工程、電子デバイスをパッケージに張り付けるダイボンディング工程、チップとパッケージの配線を接続するワイヤボンディング工程、パッケージにガスを封入する封止工程等を含んでよく、複数の組立装置により実現される。
The
試験工程群130は、製品としてパッケージ化された電子デバイスの電流試験、論理試験等を行い、不良品を取り除く。試験工程群130は、1または複数の試験装置により実現される。
The
基準製造ライン200は、被管理製造ライン100と同一の複数の製造工程を実行することができる。例えば、基準製造ライン200は、素子分離工程群210、素子形成工程群114、及び配線形成工程群218を有する。基準製造ライン200は、それぞれの製造工程に用いられるそれぞれの製造装置の特性が予め測定され、それぞれの製造装置が良品であることが予め保証される。基準製造ライン200は、例えば公的な検証機関が有する製造ラインであってよく、デバイス製造者が有する製造ラインであってもよい。また、電子デバイスの需要者により認証された検証機関が有する製造ラインであってもよい。
The
被管理製造ライン100及び基準製造ライン200は、複数の製造工程により電子デバイスを製造する。本実施形態において、これらの製造ラインは、電子デバイスが形成されたウェハを製造する。また、これらの製造ラインは、各製造工程における製造品質を管理することを目的として、複数の被測定トランジスタを含むテスト回路を有するウェハを製造する。ここで、これらの製造ラインは、電子デバイスおよびテスト回路を分離して形成してよく、電子デバイスの内部にテスト回路を形成してもよい。
The
管理装置10は、基準特性測定部140、比較特性測定部142、特性比較部150、判定部160、及び比較デバイス製造制御部170を備える。基準特性測定部140は、全ての工程を基準製造ラインにより処理して製造された基準デバイスの特性を取得する。基準特性測定部140は、例えば基準デバイスの電気的特性を測定してよい。
The
比較デバイス製造制御部170は、電子デバイスを製造する複数の製造工程のうち、少なくとも一つの製造工程を被管理製造ライン100により処理させ、他の製造工程を基準製造ライン200により処理させた比較デバイスを製造する。比較デバイス製造制御部170は、例えば被管理製造ライン100及び基準製造ライン200において、比較デバイスを処理すべき製造工程をそれぞれ指定する。また、比較デバイス製造制御部170は、当該製造工程を実行する製造装置に比較デバイスを搬送させ、当該製造装置を動作させる制御を行ってもよい。比較デバイス製造制御部170は、基準製造ライン200及び被管理製造ライン100のそれぞれに対して設けられてよい。また、比較デバイス製造制御部170は、被管理製造ライン100と基準製造ライン200との間で、製造過程の電子デバイスを搬送する手段を有してよい。
The comparison device
比較特性測定部142は、比較デバイスの特性を測定する。基準特性測定部140は、基準特性測定部140が取得した基準デバイスの特性と同一の測定項目について、それぞれのデバイスの特性を測定する。例えば、基準特性測定部140及び比較特性測定部142は、それぞれのデバイスに設けられるTEG(Test Element Group)について、同一の電気的特性を取得する。
The comparison
基準特性測定部140及び比較特性測定部142が取得するべきデバイスの特性の項目は予め定められてよく、また基準特性測定部140が、取得するべき項目を比較特性測定部142に通知してよく、また比較特性測定部142が、取得するべき項目を基準特性測定部140に通知してもよい。
The item of the device characteristic to be acquired by the reference
特性比較部150は、基準特性測定部140が取得した基準デバイスの特性と、比較特性測定部142が測定した比較デバイスの特性とを比較する。判定部160は、特性比較部150が比較した特性の差異に基づいて、比較デバイスを処理した被管理製造ライン100の製造工程において用いられた製造装置の良否を判定する。例えば、判定部160は、当該特性の差異が、予め定められた範囲内である場合に、当該製造装置を良品と判定し、当該特性の差異が、予め定められた範囲外である場合に、当該製造装置を不良品と判定してよい。また判定部160は、当該判定結果を、被管理製造ライン100の使用者に通知することが好ましい。
The
このような構成により、当該製造装置の良否を精度よく判定することができる。また、デバイスの電気的特性を比較すればよいので、当該製造装置の良否を容易に判定することができる。 With such a configuration, the quality of the manufacturing apparatus can be accurately determined. In addition, since the electrical characteristics of the devices should be compared, the quality of the manufacturing apparatus can be easily determined.
図2は、被管理製造ライン100の構成の一例を示す図である。また、本例においては被管理製造ライン100の構成を示すが、基準製造ライン200も、同一の構成を有する。前述したように、被管理製造ライン100は、素子分離工程群110、素子形成工程群114、及び配線形成工程群118のそれぞれにおいて、複数の製造装置105を有する。それぞれの製造装置105は、対応する製造工程を実行する。
FIG. 2 is a diagram illustrating an example of the configuration of the managed
それぞれの製造装置105は、与えられるウェハに対して所定の処理を行い、後段の製造装置105にウェハを搬送する。それぞれの製造装置105において順次処理を行うことにより、ウェハ上に電子デバイスが形成される。また、比較デバイスを製造する場合、それぞれの製造装置105は、比較デバイス製造制御部170からの制御に応じて、単独でウェハを処理する。比較デバイスを製造するべく動作する製造装置105には、比較デバイス製造制御部170からの制御に応じて、比較デバイスを形成するべきウェハが基準製造ライン200から搬入される。また、当該製造装置105によって処理されたウェハは、比較デバイス製造制御部170からの制御に応じて、基準製造ライン200に搬出される。
Each
このような制御により、被管理製造ライン100において管理するべき製造装置105を選択し、対応する製造工程を被管理製造ライン100において処理し、他の製造工程を基準製造ライン200において処理した比較デバイスを製造することができる。
Under such control, a comparison device that selects a
また、素子分離工程群110、素子形成工程群114、及び配線形成工程群118は、それぞれ以下の処理を行ってよい。素子分離工程群110(アイソレーション工程群)は、1または複数の製造装置105により基板(ウェハ)上においてトランジスタ等の各素子を配置する領域の間を電気的に分離する。素子形成工程群114は、1または複数の製造装置105によりウェハ上に各素子を形成する。
The element
素子分離工程群110および素子形成工程群114は、基板上にトランジスタ等の素子を形成する基板工程とも呼ばれ、また、前工程(FEOL:Front End Of the Line)とも呼ばれる。配線形成工程群118は、1または複数の製造装置105により、ウェハ上に形成された素子の間、または素子と端子の間等を接続する配線を形成する。配線形成工程群118は、素子が形成された基板上に配線を形成する配線工程とも呼ばれ、また、後工程(BEOL:Back End Of the Line)とも呼ばれる。
The element
素子分離工程群110、素子形成工程群114、および配線形成工程群118は、一例として以下の工程を1または複数組み合わせて、各工程群の結果物を製造する。ここで、1または2以上の製造装置105は、以下の各工程の処理を行う。これに代えて、1の製造装置105が以下の工程を複数処理してもよい。
The element
(1)洗浄工程
基板表面のパーティクルまたは金属汚染等を除去して基板表面を清浄にする工程である。ウェット洗浄またはドライ洗浄等が用いられる。
(2)熱処理(Thermal Process)
ウェハを加熱する工程である。熱酸化膜の形成を目的とする熱酸化プロセス、イオン注入後の活性化等のためのアニールプロセス等がある。
(1) Cleaning step In this step, the substrate surface is cleaned by removing particles or metal contamination on the substrate surface. Wet cleaning or dry cleaning is used.
(2) Thermal process
This is a step of heating the wafer. There are a thermal oxidation process for the purpose of forming a thermal oxide film, an annealing process for activation after ion implantation, and the like.
(3)不純物導入工程
基板上に不純物を導入する。例えば、シリコン基板等の半導体基板にボロン(B)、またはリン(P)等の不純物をイオン注入等により導入し、pn接合を形成する等である。
(4)成膜工程(薄膜形成工程)
CVD(Chemical Vapor Deposition)、PVD(Physical Vapor Deposition)、塗布・コーティング、電気メッキ等により基板上にSi酸化膜、Si窒化膜、ポリシリコン膜、Cu膜等の薄膜を堆積させる。
(3) Impurity introduction step Impurities are introduced onto the substrate. For example, an impurity such as boron (B) or phosphorus (P) is introduced into a semiconductor substrate such as a silicon substrate by ion implantation or the like to form a pn junction.
(4) Film formation process (thin film formation process)
A thin film such as a Si oxide film, a Si nitride film, a polysilicon film, or a Cu film is deposited on the substrate by CVD (Chemical Vapor Deposition), PVD (Physical Vapor Deposition), coating / coating, electroplating, or the like.
(5)リソグラフィー工程
基板上にホトレジストを塗布し、マスクによりパターンを露光した後、ホトレジストを現像する。
(6)エッチング工程
ホトレジストの下層の膜における、ホトレジストが現像により除去された結果露出した部分をエッチングにより除去した後、ホトレジストを除去する。プラズマエッチング法、反応性イオンエッチング(RIE)法等を用いる。
(7)平坦化工程
基板表面を研削し、平坦化する。CMP(Chemical and Mechanical Polishing)法等を用いる。
(5) Lithography step A photoresist is applied on the substrate, the pattern is exposed with a mask, and then the photoresist is developed.
(6) Etching Step After the photoresist is removed by development in the lower layer film of the photoresist, the exposed portion is removed by etching, and then the photoresist is removed. A plasma etching method, a reactive ion etching (RIE) method, or the like is used.
(7) Planarization process The substrate surface is ground and planarized. A CMP (Chemical and Mechanical Polishing) method or the like is used.
例えば、DRAM(Dynamic RAM)は、一例として500〜600工程を経て製造される。また、CMOS−LSIは、一例として300〜400工程を経て製造される。比較デバイス製造制御部170は、上述したいずれかの製造工程を選択し、被管理製造ライン100において、当該製造工程に対応する製造装置105を動作させてよい。
For example, a DRAM (Dynamic RAM) is manufactured through 500 to 600 processes as an example. Moreover, CMOS-LSI is manufactured through 300-400 processes as an example. The comparison device
図3は、管理装置10の動作の一例を示すフローチャートである。まず、基準特性段階S600において、基準特性測定部140が、基準デバイスの特性を取得する。次に、比較デバイス製造段階S602において、比較デバイス製造制御部170が、対応する製造装置の良否を判定するべき一部の製造工程を被管理製造ライン100で処理させ、他の製造工程を基準製造ライン200で処理させた比較デバイスを製造する。
FIG. 3 is a flowchart illustrating an example of the operation of the
次に、比較特性測定段階S604において、比較特性測定部142が、比較デバイスの特性を測定する。次に、特性比較段階S606において、特性比較部150が、基準デバイスの特性と、比較デバイスの特性とを比較する。
Next, in the comparison characteristic measurement step S604, the comparison
そして、判定段階S608において、判定部160が、当該比較結果に基づいて、被管理製造ライン100で用いた製造装置の良否を判定する。このような処理により、当該製造装置の良否を判定することができる。また、デバイス製造者は、図3に関連して説明した管理方法により管理された製造ラインにより、電子デバイスを製造してよい。
In the determination step S608, the
図4は、被管理製造ライン100をデバイス製造者が有し、基準製造ライン200を外部の検証機関が有する場合の処理の一例を示すチャートである。この場合、検証機関が管理装置10を有してよい。
FIG. 4 is a chart showing an example of processing when a device manufacturer has a managed
まず、検証機関は、基準製造ライン200に用いられる複数の製造装置105の特性を予め測定する(S610)。そして、それぞれの製造装置105が良品であることを予め保証する(S612)。S610及びS612において、検証機関は、基準製造ライン200により製造した電子デバイスの電気的特性を測定し、当該電子デバイスの電気的特性が予め定められた許容範囲内である場合に、それぞれの製造装置105が良品であると保証してよい。また、検証機関は、それぞれの製造装置105に、所定のウェハを処理させ、処理前のウェハの特性と、処理後のウェハの特性との差異が、予め定められた期待範囲内である場合に、当該製造装置105が良品であると保証してもよい。また、検証機関は、S610において複数のウェハを処理させ、全てのウェハの特性が、予め定められた許容範囲内である場合に、それぞれの製造装置105が良品であると保証してよい。
First, the verification organization measures in advance the characteristics of the plurality of
次に、デバイス製造者は、市場に出荷するべき電子デバイスを製造する被管理製造ライン100を構築する(S614)。デバイス製造者は、構築した被管理製造ライン100に含まれるそれぞれの製造装置105の情報を、検証機関に通知する(S616)。
Next, the device manufacturer constructs a managed
検証機関は、被管理製造ライン100に用いられる製造装置105の情報を取得し(S616)、当該情報に基づいて、被管理製造ライン100と同一の基準製造ライン200を構築する(S620)。このとき、検証機関は、S612により良品であることが保証された製造装置105を用いて、基準製造ライン200を構築する。また、他の例においては、検証機関は、基準製造ライン200を構築した後に、基準製造ライン200を構築する製造装置105に対して、S610及びS612の処理を行ってもよい。
The verification organization acquires information on the
検証機関は、構築した基準製造ライン200により、基準デバイスを製造する(S620)。また、検証機関は、製造した基準デバイスの特性を測定する(S622)。そして、デバイス製造者は、被管理製造ライン100において、良否を判定する製造装置105を選択し、検証機関に通知する(S624)。
The verification organization manufactures the reference device by using the established reference manufacturing line 200 (S620). The verification organization measures the characteristics of the manufactured reference device (S622). Then, the device manufacturer selects the
検証機関は、通知された製造装置105に対応する製造工程の前工程まで、基準製造ライン200によりウェハを処理し、比較デバイスの中間製造物を生成する(S626)。そして、検証機関は、S626において処理したウェハをデバイス製造者に搬送する(S628)。
The verification organization processes the wafer by the
デバイス製造者は、受け取ったウェハを、被管理製造ライン100の当該製造装置105により処理する(S630)。そして、デバイス製造者は、当該製造装置105で処理したウェハを、検証機関に搬送する(S632)。
The device manufacturer processes the received wafer by the
検証機関は、受け取ったウェハを、基準製造ライン200により残りの製造工程を処理し、比較デバイスを製造する(S634)。そして、比較デバイスの特性を測定し(S636)、基準デバイスの特性と比較することにより、当該製造装置105の良否を判定する(S638)。そして、検証機関は、当該製造装置105の判定結果をデバイス製造者に通知する。このような処理により、デバイス製造者は、外部の機関により当該製造装置105の良否が保証される。
The verification organization processes the received wafer with the
図5は、デバイス製造者が有する複数の製造ラインのうち、一つの製造ラインを基準製造ライン200として機能させ、他の製造ラインを被管理製造ライン100として機能させる場合の処理の一例を示すフローチャートである。本例において、デバイス製造者が有する複数の製造ラインは、同一の製造工程により電子デバイスを製造する。
FIG. 5 is a flowchart showing an example of processing in a case where one of the plurality of manufacturing lines owned by the device manufacturer functions as the
まず、それぞれの製造ラインにより電子デバイスを製造し、製造した電子デバイスの特性をそれぞれ測定する(S642)。次に、測定した電子デバイスの特性に基づいて、複数の製造ラインから基準製造ライン200を選択する(S644)。例えば、製造した電子デバイスの特性が、予め定められた基準値に最も近い製造ラインを、基準製造ライン200として選択する。このとき、それぞれの製造ラインにおいて複数の電子デバイスを製造し、製造ライン毎に、電子デバイスの特性の平均値を算出し、当該平均値が当該基準値に最も近い製造ラインを選択してもよい。
First, an electronic device is manufactured by each manufacturing line, and the characteristics of the manufactured electronic device are measured (S642). Next, the
そして、複数の製造ラインのうち、基準製造ライン200として選択されなかった他の製造ラインを、被管理製造ライン100として管理する(S646)。S646における管理は、例えば図3に示した処理により、それぞれの製造ラインに対して実施されてよい。
Then, the other production lines not selected as the
図6は、被管理製造ライン100又は基準製造ライン200により、複数の電子デバイス510が形成されたウェハ500の上面図の一例を示す。被管理製造ライン100は、ライン管理または歩留まり管理の目的で、それぞれが複数の被測定トランジスタを含む複数のテスト回路300と、複数の電子デバイス510とを有するウェハ500を製造してよい。電子デバイス510は、実動作デバイスとして出荷されるべき製品用のデバイスである。
FIG. 6 shows an example of a top view of a
テスト回路300は、各電子デバイス510の境界毎に設けられていてもよい。この場合、複数のテスト回路300は、電子デバイス510の間における、複数の電子デバイス510をダイシングする場合に切断されるダイシング領域に設けられてもよい。これに代えて、テスト回路300は、電子デバイス510の内部に設けられてもよい。また、ライン管理に用いられるウェハの場合には、ウェハ500の表面に、複数のテスト回路300のみを形成してもよい。基準特性測定部140及び比較特性測定部142は、基準デバイス又は比較デバイスに対応して形成されるテスト回路300の電気的特性を測定してよい。
The
図3において説明した基準特性取得段階S600及び比較デバイス製造段階S602は、図7又は図11に関連して説明するテスト回路を有する電子デバイス又はウェハを、複数の製造工程により製造させる。 In the reference characteristic acquisition step S600 and the comparative device manufacturing step S602 described with reference to FIG. 3, an electronic device or wafer having a test circuit described with reference to FIG. 7 or FIG. 11 is manufactured through a plurality of manufacturing processes.
図7は、テスト回路300の回路構成の一例を示す。当該テスト回路300は、多数の被測定トランジスタ314のそれぞれの電気的特性を効率よく測定可能とする。これにより、基準特性測定部140及び比較特性測定部142は、電気的特性を測定する被測定トランジスタのサンプル数を、十分得ることができる。この結果、基準特性測定部140及び比較特性測定部142は、基準デバイス及び比較デバイスの特性の比較を精度よく行うことができる。
FIG. 7 shows an example of the circuit configuration of the
テスト回路300は、列選択部302、行選択部304、複数の列選択トランジスタ(306−1、306−2、以下306と総称する)、複数の電流源(318−1、318−2、以下318と総称する)、出力部320、及び複数のセル(310−1〜310−4、以下310と総称する)を有する。列選択トランジスタ306は、複数のセル310の各列に対応して設けられ、行選択部304により選択信号が入力されたセル310に指定されたソースドレイン間電流を流す複数の電流源(318−1〜2)を更に含む。
The
複数のセル310は、本発明に係る被測定回路の一例であり、ウェハ500の面内において行列の2次元マトリクス状に配列される。そして、複数のセル310は、2次元マトリクスの行方向及び列方向に沿って、それぞれが並列に設けられる。本例においては、行方向及び列方向に2つずつのセル310を設けた回路を示すが、行方向及び列方向に更に多数のセル310を設けることができる。また、複数のセル310は、複数の分割領域に渡って設けられる。例えば、各分割領域は、行方向に128列、列方向に512行のセル310を有する。この場合、セル310に含まれる素子のプロセスルールやデバイスサイズは、分割領域毎に異なってもよい。
The plurality of
各セル310は、被測定トランジスタ314、スイッチ用トランジスタ312、及び行選択トランジスタ316を有する。各セル310のトランジスタは、電子デバイス510が有する実動作トランジスタと同一のプロセスにより形成されるMOSトランジスタであってよい。
Each
各セル310の被測定トランジスタ314は、互いに電気的に並列に設けられる。本実施形態に係る被測定トランジスタ314は、NMOSトランジスタである場合を例として説明する。これに代えて、被測定トランジスタ314は、PMOSトランジスタであってもよく、この場合にはソースとドレインを入れ替えた回路が用いられてもよい。
The transistors under
それぞれの被測定トランジスタ314のドレイン端子およびソース端子のうち一方の基準電圧側端子には、予め定められた基準電圧VDDが入力される。各セル310において外部から入力される基準電圧を被測定トランジスタの基準電圧側端子に供給する配線は、本発明に係る基準電圧入力部として機能する。ここで、基準電圧側端子は、被測定トランジスタ314がNMOSトランジスタの場合にはドレイン端子であってよく、PMOSトランジスタの場合にはソース端子であってよい。被測定トランジスタ314のウェル電圧を与える端子は図示していないが、ウェル電圧端子は接地電位に接続してよく、またウェル電圧をトランジスタ毎に独立に制御できるようにして、被測定トランジスタ314のウェル電圧端子とソース端子とを接続してもよい。図7に示す電圧VDD、電圧VG、電圧φj、電圧VREFは、図1に示した基準特性測定部140又は比較特性測定部142がテスト回路300に供給してよい。
A predetermined reference voltage V DD is input to one reference voltage side terminal of the drain terminal and the source terminal of each transistor under
各セル310のスイッチ用トランジスタ312は、各セルの被測定トランジスタ314と対応して設けられる。各スイッチ用トランジスタ312は、基準特性測定部140又は比較特性測定部142により指定されたゲート電圧を、それぞれ対応する被測定トランジスタ314のゲート端子に印加するゲート電圧制御部として機能する。本例において、スイッチ用トランジスタ312がNMOSトランジスタの場合、スイッチ用トランジスタ312のドレイン端子には予め定められた電圧VGが与えられ、ゲート端子にはスイッチ用トランジスタ312の動作を制御する電圧φjが与えられ、ソース端子は被測定トランジスタ314のゲート端子に接続される。つまり、スイッチ用トランジスタ312は、電圧φjによってオン状態に制御された場合、電圧VGと略等しい電圧を被測定トランジスタ314のゲート端子に印加し、オフ状態に制御された場合、初期電圧が略VGの浮遊状態の電圧を被測定トランジスタ314のゲート端子に印加する。
The switching
図7では、電圧φjを全セル310一括に印加する例を示したが、他の例においては、PN接合リーク電流測定時のリーク時間を全セル同一にするべく、電圧φjを行選択部304から、列方向に並ぶセル310毎にパルス信号として順次印加してもよい。
FIG. 7 shows an example in which the voltage φ j is applied to all the
各セル310の行選択トランジスタ316は、各セルの被測定トランジスタと対応して設けられる。各行選択トランジスタ316は、セル310の外部から選択信号が入力されたことを条件として、被測定トランジスタ314のドレイン端子およびソース端子のうち基準電圧側端子以外の端子の端子電圧を出力信号として出力する端子電圧出力部として機能する。本例において、行選択トランジスタ316がPMOSトランジスタの場合、それぞれの行選択トランジスタ316のソース端子は、被測定トランジスタ314のドレイン端子に接続される。また、行選択トランジスタ316のドレイン端子は、対応する列選択トランジスタ306のドレイン端子に接続される。つまり、それぞれの列選択トランジスタ306のドレイン端子は、対応する複数の行選択トランジスタ316のドレイン端子と接続される。
The
行選択部304は、2次元マトリクス状に配列された複数のセル310のうち、指定された行に対応するセル310に選択信号を出力する。これにより、行選択部304は、列方向に沿って設けられる複数のセル310群(本例においては、セル群(310−1、310−2)及びセル群(310−3、310−4))を順次選択する。また、列選択部302は、選択信号が入力された行に位置する2以上のセル310のうち、指定された列に対応するセル310の端子電圧を選択して出力信号線に出力させる。これにより、列選択部302は、行方向に沿って設けられる複数のセル310群(本例においては、セル群(310−1、310−3)及びセル群(310−2、310−4))を順次選択する。このような構成により、行選択部304及び列選択部302は、各セル310を順次選択することができる。
The
本例において、行選択部304は、基準特性測定部140又は比較特性測定部142から与えられる行選択データに応じた行位置毎に、各列のセル群に設けられた行選択トランジスタ316を順次オン状態に制御する。また、列選択部302は、基準特性測定部140又は比較特性測定部142から与えられる列選択データに応じた列位置毎に、各行方向のセル群に対応して設けられた列選択トランジスタ306を順次オン状態に制御する。これにより列選択部302および行選択部304は、本発明に係る選択部として機能し、測定制御部146により指定された一のセル310の出力信号を複数のセル310に共通して設けられた、各列選択トランジスタ306および出力部320を接続する出力信号線と、出力部320とを介して出力させることができる。
In this example, the
基準特性測定部140又は比較特性測定部142は、各セル310を順次選択する選択信号を、行選択部304及び列選択部302に供給する。また、列選択部302及び行選択部304は、与えられる列選択データ及び行選択データを、選択すべきセル310の位置に応じた選択信号に変換するデコーダやシフトレジスタ等の回路を含んでよい。ここで、選択信号とは、選択データに応じて選択すべきセル310に対応する列選択トランジスタ306及び行選択トランジスタ316をオン状態に制御する信号である。
The reference
このような構成により、基準特性測定部140又は比較特性測定部142は、各セル310に設けられた被測定トランジスタ314を順次選択する。これにより、順次選択された被測定トランジスタ314の端子電圧を出力部320に順次出力させることができる。出力部320は、端子電圧を基準特性測定部140又は比較特性測定部142に順次出力する。出力部320は、例えばボルテージフォロワバッファであってよい。基準特性測定部140又は比較特性測定部142は、それぞれの被測定トランジスタ314の端子電圧に基づいて、被測定トランジスタ314のしきい値電圧、電流電圧特性、低周波雑音、PN接合リーク電流等の電気的特性を測定する。
With such a configuration, the reference
また、各電流源318は、予め定められた電圧VREFをゲート端子に受け取るMOSトランジスタである。各電流源318のドレイン端子は、対応する複数の行選択トランジスタ316のドレイン端子に接続される。つまり、各電流源318は、同一の列位置に設けられる複数の被測定トランジスタ314に対して共通に設けられ、対応する被測定トランジスタ314に流れるソースドレイン間電流を規定する。
Each
図7に示した回路構成によれば、それぞれのテスト回路300において、複数の被測定トランジスタ314を電気的に順次選択し、選択した被測定トランジスタ314の端子電圧を順次出力することができるので、それぞれの被測定トランジスタ314の端子電圧を短時間に高速に測定することができる。このため、多数の被測定トランジスタ314をウェハ500に設けた場合であっても、短時間で全ての被測定トランジスタ314について測定することができる。
According to the circuit configuration shown in FIG. 7, in each
このため、基準特性測定部140又は比較特性測定部142は、基準デバイス又は比較デバイスの電気的特性を、効率よく且つ精度よく測定することができる。本例においては、ウェハ500の面内に、1万〜1000万個程度の被測定トランジスタ314を設けてよい。多数の被測定トランジスタ314について測定を行うことにより、被測定トランジスタ314の特性のバラツキを精度よく算出することができる。
Therefore, the reference
図8は、基準デバイス及び比較デバイスの特性として、それぞれの被測定トランジスタ314のしきい値電圧のバラツキを測定する場合における、基準特性測定部140又は比較特性測定部142の動作の一例を示すフローチャートである。
FIG. 8 is a flowchart showing an example of the operation of the reference
まず、基準特性測定部140又は比較特性測定部142は、テスト回路300に、図7において説明した電圧VDD、電圧VG、電圧φj、電圧VREFを供給する(S440)。このとき、基準特性測定部140又は比較特性測定部142は、一定の電圧VREFを各電流源318に供給し、各電流源318に同一の定電流を生成させる電流制御部として機能する。また、基準特性測定部140又は比較特性測定部142は、被測定トランジスタ314をオン状態に制御するゲート電圧VGを供給し、それぞれのスイッチ用トランジスタ312をオン状態に制御する電圧φjを供給する。このような制御により、基準特性測定部140又は比較特性測定部142は、それぞれの被測定トランジスタ314のゲート端子に、当該被測定トランジスタ314をオン状態に制御するゲート電圧を印加させるゲート制御部として機能する。
First, the reference
次に、基準特性測定部140又は比較特性測定部142は、しきい値電圧を測定するべき被測定トランジスタ314を選択する選択データを、列選択部302及び行選択部304に供給する(S442)。これにより、基準特性測定部140又は比較特性測定部142は、列選択部302及び行選択部304により複数のセル310を順次選択させる。そして、基準特性測定部140又は比較特性測定部142は、出力部320の出力電圧を測定する(S444)。これにより、基準特性測定部140又は比較特性測定部142は、選択されたセル310が出力信号線に出力する出力信号に基づいて、それぞれのセル310が有する被測定トランジスタ314の電気的特性を測定することができる。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、当該被測定トランジスタ314に印加されるゲート電圧VG、及び出力部320の出力電圧に基づいて、それぞれの被測定トランジスタ314のしきい値電圧を算出する(S446)。被測定トランジスタ314のしきい値電圧は、例えばゲート電圧VGと出力電圧との差分、即ち被測定トランジスタ314におけるゲートソース間電圧を算出することにより得ることができる。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、全ての被測定トランジスタ314についてしきい値電圧を測定したか否かを判定し(S448)、まだ測定していない被測定トランジスタ314がある場合には、次の被測定トランジスタ314を選択し、S444及びS446の処理を繰り返す。全ての被測定トランジスタ314についてしきい値電圧を測定した場合、基準特性測定部140又は比較特性測定部142は、しきい値電圧のバラツキを算出する(S450)。
Next, the reference
このような動作により、複数の被測定トランジスタ314のしきい値電圧のバラツキを効率よく測定することができる。また、プロセスルール毎に、被測定トランジスタ314のしきい値電圧のバラツキを測定することもできる。また、ウェハ500に設けられた複数のテスト回路300に対して測定を行うことにより、ウェハ500の表面におけるしきい値電圧のバラツキの分布を測定することができる。
By such an operation, variations in threshold voltages of the plurality of transistors under
図9は、基準デバイス及び比較デバイスの特性として、それぞれの被測定トランジスタ314の電流電圧特性のバラツキを測定する場合における、基準特性測定部140又は比較特性測定部142の動作の一例を示すフローチャートである。
FIG. 9 is a flowchart showing an example of the operation of the reference
まず、基準特性測定部140又は比較特性測定部142は、テスト回路300に、図7において説明した電圧VDD、電圧VG、電圧φj、電圧VREFを供給する(S400)。このとき、基準特性測定部140又は比較特性測定部142は、一定の電圧VREFを各電流源318に供給し、各電流源318に同一の定電流を生成させる。また、基準特性測定部140又は比較特性測定部142は、被測定トランジスタ314をオン状態に制御するゲート電圧VGを供給し、それぞれのスイッチ用トランジスタ312をオン状態に制御する電圧φjを供給する。
First, the reference
次に、基準特性測定部140又は比較特性測定部142は、電流電圧特性を測定するべき被測定トランジスタ314を選択する選択データを、列選択部302及び行選択部304に供給する(S402)。そして、基準特性測定部140又は比較特性測定部142は、所定の範囲内において、所定の分解能でVREFを変化させる(S406〜S408)。このとき、基準特性測定部140又は比較特性測定部142は、それぞれのVREF毎に、出力部320の出力電圧を測定する(S404)。つまり、基準特性測定部140又は比較特性測定部142は、電流源318が生成するソースドレイン間電流を順次変化させ、ソースドレイン間電流毎に、被測定トランジスタ314のソース電圧を測定する。これにより、被測定トランジスタ314の電流電圧特性を測定することができる。
Next, the reference
そして、全ての被測定トランジスタ314について、電流電圧特性を測定したか否かを判定する(S410)。測定していない被測定トランジスタ314が有る場合、S400〜S410の処理を繰り返す。このとき、S402において次の被測定トランジスタ314を選択する。
Then, it is determined whether or not the current-voltage characteristics have been measured for all the transistors under measurement 314 (S410). If there is a measured
全ての被測定トランジスタ314について、電流電圧特性を測定した場合、基準特性測定部140又は比較特性測定部142は、電流電圧特性のバラツキを算出する(S412)。例えば、基準特性測定部140又は比較特性測定部142は、各電流電圧特性の相互コンダクタンスgmを算出し、当該相互コンダクタンスgmのバラツキを算出する。また、サブスレッショルド領域の電流電圧特性から、傾きスイングやシリコンゲート絶縁膜界面準位密度を算出し、バラツキを算出する。
When the current-voltage characteristics are measured for all the transistors under
図10は、基準デバイス及び比較デバイスの特性として、それぞれの被測定トランジスタ314のPN接合リーク電流のバラツキを測定する場合における、基準特性測定部140又は比較特性測定部142の動作の一例を示すフローチャートである。
FIG. 10 is a flowchart illustrating an example of the operation of the reference
それぞれのスイッチ用トランジスタ312は、対応する被測定トランジスタ314のゲート端子と接続されるPN接合を有する。本例においては、当該PN接合におけるリーク電流を測定する。
Each switching
まず、基準特性測定部140又は比較特性測定部142は、テスト回路300に、図7において説明した電圧VDD、電圧VG、電圧φj、電圧VREFを供給する(S460)。このとき、基準特性測定部140又は比較特性測定部142は、一定の電圧VREFを各電流源318に供給し、各電流源318に同一の定電流を生成させる。また、基準特性測定部140又は比較特性測定部142は、被測定トランジスタ314をオン状態に制御するゲート電圧VGを供給し、それぞれのスイッチ用トランジスタ312をオン状態に制御する電圧φjを供給する。また、行選択部304から行方向に並ぶセル310毎にパルス信号を順次供給することで、全セルのリーク電流測定時間を同一にすることができる。
First, the reference
次に、基準特性測定部140又は比較特性測定部142は、PNリーク電流を測定するべき被測定トランジスタ314を選択する選択データを、列選択部302及び行選択部304に供給する(S462)。そして、基準特性測定部140又は比較特性測定部142は、選択した被測定トランジスタ314に対応するスイッチ用トランジスタ312をオフ状態に制御する(S464)。つまり、基準特性測定部140又は比較特性測定部142は、それぞれのスイッチ用トランジスタ312に、対応する被測定トランジスタ314をオン状態とするゲート電圧と、被測定トランジスタ314をオフ状態とするゲート電圧とを、被測定トランジスタ314に順次印加させる。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、当該被測定トランジスタ314に対して、オン状態時のソース電圧と、オン状態からオフ状態に切り替わってから所定の時間経過した後のソース電圧とを測定する(S466)。本例では、基準特性測定部140又は比較特性測定部142は、当該所定時間における出力部320の出力電圧の変化を測定する。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、ソース電圧の変化に基づいて、PN接合におけるリーク電流を算出する(S468)。スイッチ用トランジスタ312がオン状態のとき、被測定トランジスタ314のゲート容量には、ゲート電圧に応じた電荷が蓄積されている。そして、スイッチ用トランジスタ312がオフ状態に切り替わったとき、ゲート容量の電荷は、PN接合におけるリーク電流により放電される。このため、PN接合リーク電流の大きさは、所定時間における被測定トランジスタ314のソース電圧の変化量により定まる。
Next, the reference
次に、全ての被測定トランジスタ314について、PN接合リーク電流を測定したか否かを判定する(S470)。測定していない被測定トランジスタ314が有る場合、S462〜S470の処理を繰り返す。このとき、S462において次の被測定トランジスタ314を選択する。全ての被測定トランジスタ314について、PN接合リーク電流を測定した場合、基準特性測定部140又は比較特性測定部142は、PN接合リーク電流のバラツキを算出する(S472)。
Next, it is determined whether or not the PN junction leakage current has been measured for all the transistors under measurement 314 (S470). If there is a transistor under
図11は、テスト回路300が有するそれぞれのセル310の回路構成の他の例を示す。本例における回路は、被測定トランジスタ372に電気的ストレスを印加し、被測定トランジスタ372のゲート絶縁膜に一定の電界を印加した状態における、被測定トランジスタ372のゲートリーク電流により、キャパシタ388を充放電する。そして、基準特性測定部140又は比較特性測定部142は、所定の時間におけるキャパシタ388の電圧値の変化に基づいて、それぞれの被測定トランジスタ372のゲートリーク電流を算出する。
FIG. 11 shows another example of the circuit configuration of each
本例におけるテスト回路300の回路構成は、図7に示したテスト回路300の回路構成に対し、各セル310の構成が異なる。図11においては、テスト回路300の各セル310の構成を示し、列選択部302、行選択部304、複数の列選択トランジスタ(306−1、306−2、以下306と総称する)、複数の電流源(318−1、318−2、以下318と総称する)、及び出力部320については、図7と同様であるため省略する。
The circuit configuration of the
各セル310は、ストレス印加部394、被測定トランジスタ372、ゲート電圧制御部371、第1のスイッチ374、第2のスイッチ376、電圧印加部382、キャパシタ388、行選択トランジスタ392、リセット用トランジスタ378、380、及び出力用トランジスタ390を有する。
Each
ストレス印加部394は、第1のスイッチ374を介して、被測定トランジスタ372のゲート絶縁膜に電気的ストレスを印加する。例えば、被測定トランジスタ372をFLASHメモリの記憶素子として用いる場合に、ストレス印加部394は、被測定トランジスタ372に対してデータの書き込み、データの消去を行わせるために要する電圧を印加する。
The
ストレス印加部394がストレスを印加する場合、ストレス印加部394は、第1のスイッチ374をオン状態として、被測定トランジスタ372のソース端子及びドレイン端子をストレス印加部394にそれぞれ接続する。また、基準特性測定部140又は比較特性測定部142は、第2のスイッチ376をオフ状態とする。このような制御により、ストレス印加部394は、被測定トランジスタ372の各端子に所望の電圧を印加し、ストレスを印加することができる。
When the
本例において、ストレス印加部394は以下の4種のストレスを、被測定トランジスタ314に対して独立に、又は順次に印加する。
(1)FN(Fowler−Nordheim) Gate injection
(2)FN Substrate injection
(3)Hot Electron injection
(4)Source Erase
In this example, the
(1) FN (Fowler-Nordheim) Gate injection
(2) FN Substrate injection
(3) Hot Electron injection
(4) Source Erase
上記の(1)〜(4)は、被測定トランジスタ372にデータを書き込み、又は被測定トランジスタ372のデータを消去することにより、被測定トランジスタ372にストレスを印加する手法である。ここで、ストレス印加部394は、実動作時において、被測定トランジスタ372にデータを書き込み、又は被測定トランジスタ372のデータを消去する場合に印加するべき電圧を、被測定トランジスタ372の各端子に印加してよく、または実動作時に印加するべき電圧より大きい電圧を、被測定トランジスタ372の各端子に印加してもよい。
The above (1) to (4) are methods in which stress is applied to the transistor under
また、各セル310には、基準特性測定部140又は比較特性測定部142から、リセット信号φRES、制御電圧VRN、VRP、VR1、VR2、VDD、及びゲート電圧VGが与えられる。ゲート電圧制御部371は、基準特性測定部140又は比較特性測定部142により指定されたゲート電圧VGを、被測定トランジスタ372のゲート端子に印加する。
Each
第2のスイッチ376は、被測定トランジスタ372のソース端子及びドレイン端子を、電圧印加部382を介してキャパシタ388に接続するか否かを切り替える。電圧印加部382は、被測定トランジスタ372のソース端子及びドレイン端子に対して、第2のスイッチ376を介して一定の電圧を印加する。基準特性測定部140又は比較特性測定部142により第2のスイッチ376がオン状態とされた場合、電圧印加部382が生成する電圧が、被測定トランジスタ372のソース端子及びドレイン端子に印加される。つまり、電圧印加部382は、一定の電圧を被測定トランジスタ372のソース端子及びドレイン端子に印加することにより、被測定トランジスタ372のゲート絶縁膜に印加される電界を略一定に制御する。
The
電圧印加部382は、NMOSトランジスタ384及びPMOSトランジスタ386を有する。NMOSトランジスタ384は、被測定トランジスタ372のソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧VRNが与えられ、ソース端子が第2のスイッチ376を介して被測定トランジスタ372のソース端子及びドレイン端子に接続され、ドレイン端子がキャパシタ388に接続される。また、PMOSトランジスタ386は、NMOSトランジスタ384と並列に設けられ、被測定トランジスタ372のソース端子及びドレイン端子に印加するべき電圧に応じたゲート電圧VRPが与えられ、ドレイン端子が第2のスイッチ376を介して被測定トランジスタ372のソース端子及びドレイン端子に接続され、ソース端子がキャパシタ388に接続される。NMOSトランジスタ384及びPMOSトランジスタ386は、キャパシタ388にゲートリーク電流が積分されて電位が変化しても、被測定トランジスタ372のゲート・ソース又はゲート・ドレイン間に印加される電圧を略一定に保つ。
The
このような構成により、被測定トランジスタ372がP型又はN型のいずれであっても、被測定トランジスタ372のゲート絶縁膜に一定の電界を印加することができ、また被測定トランジスタ372のゲートリーク電流によりキャパシタ388を充放電させることができる。
With such a configuration, a constant electric field can be applied to the gate insulating film of the
キャパシタ388は、被測定トランジスタ372のソース端子及びドレイン端子から出力されるゲートリーク電流により充放電される。つまり、キャパシタ388は、ゲート端子からソース端子およびドレイン端子へ流れるゲートリーク電流を蓄積し、電圧値に変換する。また、リセット用トランジスタ378、380は、ゲート端子にリセット信号φRESを受け取った場合に、キャパシタ388における電圧値を所定の電圧VR1に初期化する。
The
出力用トランジスタ390は、ゲート端子にキャパシタ388における電圧を受け取り、当該電圧に応じたソース電圧を出力する。行選択トランジスタ392は、行選択部304からの選択信号が入力されたことを条件として、出力用トランジスタ390のソース電圧を、列選択トランジスタ306に出力する。これにより、出力用トランジスタ390および行選択トランジスタ392は、キャパシタ388におけるソース端子およびドレイン端子側の端部のキャパシタ電圧を出力信号として出力するキャパシタ電圧出力部として機能することができる。
The
図12は、基準デバイス及び比較デバイスの特性として、それぞれの被測定トランジスタ372のゲートリーク電流を測定する場合の、基準特性測定部140又は比較特性測定部142の動作の一例を示す。それぞれの被測定トランジスタ372のゲートリーク電流を測定する前に、まず基準特性測定部140又は比較特性測定部142は、各セル310の被測定トランジスタ372に、電気的ストレスを印加する。
FIG. 12 shows an example of the operation of the reference
このとき、基準特性測定部140又は比較特性測定部142は、第1のスイッチ374をオン状態に制御し、第2のスイッチ376をオフ状態に制御する。そして、基準特性測定部140又は比較特性測定部142は、各セル310のストレス印加部394を制御し、被測定トランジスタ372にストレスを印加させる。また、基準特性測定部140又は比較特性測定部142は、図10において説明した(1)〜(4)のストレスを独立に、又は順次に被測定トランジスタ372に印加させてよい。また、基準特性測定部140又は比較特性測定部142は、各セル310の被測定トランジスタ372に対して、略同時にストレスを印加する。
At this time, the reference
以上の動作を行った後、基準特性測定部140又は比較特性測定部142は、それぞれの被測定トランジスタ372を順次選択し、選択した被測定トランジスタ372のゲートリーク電流を測定するが、被測定トランジスタ372の選択動作は、図8及び図9において説明した選択動作と同一であるため、その説明を省略する。本例においては、一つの被測定トランジスタ372のゲートリーク電流を測定する動作について説明する。
After performing the above operation, the reference
まず、基準特性測定部140又は比較特性測定部142は、第1のスイッチ374をオフ状態に制御し、第2のスイッチ376をオン状態に制御する。そして、基準特性測定部140又は比較特性測定部142は、被測定トランジスタ372のゲート端子に、略0Vのゲート電圧を印加する(S416)。このとき、被測定トランジスタ372にゲートリーク電流は生じない。
First, the reference
次に、基準特性測定部140又は比較特性測定部142は、キャパシタ388の電圧を、所定の初期電圧値に設定する。このとき、基準特性測定部140又は比較特性測定部142は、リセット用トランジスタ380を制御して、キャパシタ388に初期電圧VR1を設定する。当該設定は、リセット用トランジスタ378、380をオン状態に制御するリセット信号φRESを供給することにより行う。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、キャパシタ388の電圧を初期電圧値に設定してから、所定の時間における、キャパシタ388の電圧値の変化を読み出す(S418)。このとき、基準特性測定部140又は比較特性測定部142は、列選択部302及び行選択部304に、当該セル310を選択させる。また、基準特性測定部140又は比較特性測定部142は、出力部320が出力する電圧を、キャパシタ388の電圧として受け取る。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、当該所定の期間における、出力部320が出力する電圧の変化量に基づいて、セル310のバックグラウンド電流の電流値(第1の電流値)を算出する(S420)。このとき、被測定トランジスタ372には、ゲートリーク電流が生じていないので、キャパシタ388は、バックグラウンド電流により充放電される。このため、所定の期間におけるキャパシタ388の電圧変化に基づいて、バックグラウンド電流を測定することができる。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、被測定トランジスタ372のゲート端子に、正又は負のゲート電圧を印加する(S422)。このとき、電圧VRN、VRPを制御し、被測定トランジスタ372のゲート・ソース又はゲート・ドレイン間に印加される電圧を、略一定に保つ。このとき、被測定トランジスタ372には、ゲート電圧に応じたゲートリーク電流が生じる。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、キャパシタ388の電圧を、所定の初期電圧値に設定する。そして、基準特性測定部140又は比較特性測定部142は、キャパシタ388の電圧を初期電圧値に設定してから、前述した所定の期間における、キャパシタ388の電圧値の変化を読み出す(S424)。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、当該所定の期間における、キャパシタ388の電圧値の変化量に基づいて、バックグラウンド電流とゲートリーク電流との和を示す第2の電流値を算出する(S426)。このとき、キャパシタ388は、バックグラウンド電流とゲートリーク電流との和の電流により充放電される。このため、所定の期間におけるキャパシタ388の電圧変化に基づいて、バックグラウンド電流とゲートリーク電流との和の電流を測定することができる。
Next, the reference
次に、基準特性測定部140又は比較特性測定部142は、算出した第2の電流値から、第1の電流値を減算することにより、ゲートリーク電流の電流値を算出する(S428)。
Next, the reference
以上に示した通り、基準特性測定部140又は比較特性測定部142は、それぞれの被測定トランジスタ372の電気的特性として、キャパシタ388の電圧を出力用トランジスタ390および行選択トランジスタ392を介して測定することができる。この結果、以上に示した制御により、バックグラウンド電流の影響を排除して、被測定トランジスタ372のゲートリーク電流を精度よく測定することができる。また、ゲートーリーク電流を積分して測定するため、微小なゲートリーク電流を測定することができる。
As described above, the reference
図13は、被管理製造ライン100について、それぞれの製造工程において用いられるそれぞれの製造装置105を管理する管理方法の他の例を示すフローチャートである。本例における管理方法は、被管理製造ライン100に含まれるプラズマ照射装置の良否を判定する。
FIG. 13 is a flowchart showing another example of a management method for managing each
まず、同一の製造ラインにより製造された第1デバイス及び第2デバイスを準備する(S648)。第1デバイス及び第2デバイスは、例えば図1に関連して説明した基準製造ライン200により製造してよい。また、第1デバイス及び第2デバイスは、同一の回路構成を有するデバイスであり、図7又は図11に関連して説明したテスト回路300を有してよい。
First, a first device and a second device manufactured by the same manufacturing line are prepared (S648). The first device and the second device may be manufactured, for example, by the
次に、基準製造ライン200において用いられるプラズマ照射装置により、第1デバイスにプラズマを照射する(S650)。また、被管理製造ライン100において用いられるプラズマ照射装置により、第2デバイスにプラズマを照射する(S652)。 Next, the first device is irradiated with plasma by the plasma irradiation apparatus used in the reference production line 200 (S650). Further, the second device is irradiated with plasma by the plasma irradiation apparatus used in the managed production line 100 (S652).
次に、プラズマが照射された第1デバイス及び第2デバイスの特性をそれぞれ測定する(S654)。S654においては、図1に関連して説明した基準特性測定部140及び比較特性測定部142を用いて、それぞれのデバイスの特性を測定してよい。
Next, the characteristics of the first device and the second device irradiated with plasma are measured (S654). In S654, the characteristics of each device may be measured using the reference
次に、第1デバイスの特性と、第2デバイスの特性とを比較する(S656)。そして、第1デバイス及び第2デバイスの特性の差異に基づいて、被管理製造ライン100におけるプラズマ照射装置の良否を判定する。当該判定は、図1に関連して説明した判定部160と同様の方法で行ってよい。係る方法により、被管理製造ライン100におけるプラズマ照射装置の良否を判定することができる。
Next, the characteristics of the first device and the characteristics of the second device are compared (S656). And the quality of the plasma irradiation apparatus in the to-
例えば、当該プラズマ照射装置により、nMOSトランジスタに対して基準値より大きいプラズマダメージが発生した場合、当該トランジスタのしきい値電圧は小さくなる。一方、pMOSトランジスタに対して基準値より大きいプラズマダメージが発生した場合等には、しきい値電圧は大きくなる。判定部160は、第1デバイス及び第2デバイスに含まれる被測定トランジスタのしきい値電圧の差異に基づいて、プラズマ照射装置の良否を判定してよい。
For example, when the plasma irradiation apparatus causes plasma damage greater than a reference value for an nMOS transistor, the threshold voltage of the transistor is reduced. On the other hand, the threshold voltage increases when plasma damage greater than the reference value occurs for the pMOS transistor. The
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
本発明によれば、電子デバイスを製造する製造ラインに用いられる製造装置を、正確且つ容易に管理することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing apparatus used for the manufacturing line which manufactures an electronic device can be managed correctly and easily.
10・・・管理装置、20・・・デバイス製造システム、100・・・被管理製造ライン、105・・・製造装置、110・・・素子分離工程群、114・・・素子形成工程群、118・・・配線形成工程群、120・・・組立工程群、130・・・試験工程群、140・・・基準特性測定部、142・・・比較特性測定部、146・・・測定制御部、150・・・特性比較部、160・・・判定部、170・・・比較デバイス製造制御部、200・・・基準製造ライン、210・・・素子分離工程群、218・・・配線形成工程群、300・・・テスト回路、302・・・列選択部、304・・・行選択部、306・・・列選択トランジスタ、310・・・セル、312・・・スイッチ用トランジスタ、314・・・被測定トランジスタ、316・・・行選択トランジスタ、318・・・電流源、320・・・出力部、371・・・ゲート電圧制御部、372・・・被測定トランジスタ、374・・・第1のスイッチ、376・・・第2のスイッチ、378、380・・・リセット用トランジスタ、382・・・電圧印加部、384・・・NMOSトランジスタ、386・・・PMOSトランジスタ、388・・・キャパシタ、390・・・出力用トランジスタ、392・・・行選択トランジスタ、394・・・ストレス印加部、500・・・ウェハ、510・・・電子デバイス
DESCRIPTION OF
Claims (7)
前記複数の製造工程を実行することができる予め定められた基準製造ラインにより、基準デバイスを製造する基準デバイス製造段階と、
前記基準デバイスの特性を取得する基準特性取得段階と、
前記複数の製造工程のうち、少なくとも一つの製造工程を前記被管理製造ラインにより処理し、他の製造工程を前記基準製造ラインにより処理し、比較デバイスを製造する比較デバイス製造段階と、
前記比較デバイスの特性を測定する比較特性測定段階と、
前記基準デバイスの特性と、前記比較デバイスの特性とを比較する特性比較段階と、
前記特性の差異に基づいて、前記比較デバイスを処理した前記被管理製造ラインの前記製造工程において用いた前記製造装置の良否を判定する判定段階と
を備え、
前記基準デバイス製造段階および前記比較デバイス製造段階は、
2次元マトリクス状に配列され、それぞれが被測定トランジスタを含む複数の被測定回路と、
指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部と
を含むテスト回路を有する前記電子デバイスを、前記基準デバイスおよび前記比較デバイスとして、前記複数の製造工程により製造させ、
前記基準特性取得段階は、
前記基準デバイスの前記テスト回路において、前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、
前記基準デバイスの前記テスト回路において、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性を測定する出力測定段階と
を有し、
前記比較特性測定段階は、
前記比較デバイスの前記テスト回路において、前記選択部により前記複数の被測定回路を順次選択させるトランジスタ選択段階と、
前記比較デバイスの前記テスト回路において、選択された前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性を測定する出力測定段階と
を有する管理方法。 A management method for managing each manufacturing apparatus used in each manufacturing process for a managed manufacturing line that manufactures an electronic device by a plurality of manufacturing processes,
A reference device manufacturing stage for manufacturing a reference device with a predetermined reference manufacturing line capable of performing the plurality of manufacturing steps;
A reference characteristic acquisition step of acquiring characteristics of the reference device;
A comparison device manufacturing stage in which at least one manufacturing process among the plurality of manufacturing processes is processed by the managed manufacturing line, another manufacturing process is processed by the reference manufacturing line, and a comparison device is manufactured.
A comparative characteristic measurement step for measuring the characteristic of the comparison device;
A characteristic comparison step of comparing the characteristics of the reference device and the characteristics of the comparison device;
A determination step of determining pass / fail of the manufacturing apparatus used in the manufacturing process of the managed manufacturing line that has processed the comparison device based on the difference in characteristics;
With
The reference device manufacturing stage and the comparative device manufacturing stage include
A plurality of measured circuits arranged in a two-dimensional matrix, each including a measured transistor;
A selection unit for outputting an output signal of the specified one circuit under measurement to an output signal line provided in common to the plurality of circuits under measurement;
The electronic device having a test circuit including the reference device and the comparison device are manufactured by the plurality of manufacturing steps,
The reference characteristic acquisition step includes:
In the test circuit of the reference device, a transistor selection step of sequentially selecting the plurality of measured circuits by the selection unit;
In the test circuit of the reference device, based on the output signal output from the selected circuit under measurement to the output signal line, the electrical characteristics of the transistor under measurement included in each circuit under measurement are measured. Output measurement stage and
Have
The comparative characteristic measurement step includes:
In the test circuit of the comparison device, a transistor selection step of sequentially selecting the plurality of measured circuits by the selection unit;
In the test circuit of the comparison device, based on the output signal output from the selected circuit under measurement to the output signal line, the electrical characteristics of the transistor under measurement included in each circuit under measurement are measured. Output measurement stage and
Management method with the.
指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
外部から入力される基準電圧を前記被測定トランジスタのドレイン端子およびソース端子のうち一方の基準電圧側端子に供給する基準電圧入力部と、
外部から選択信号が入力されたことを条件として、前記被測定トランジスタのドレイン端子およびソース端子のうち前記基準電圧側端子以外の端子の端子電圧を前記出力信号として出力する端子電圧出力部と
を含み、
前記選択部は、
2次元マトリクス状に配列された前記複数の被測定回路のうち、指定された行に対応する前記被測定回路に前記選択信号を出力する行選択部と、
前記選択信号が入力された前記被測定回路のうち、指定された列に対応する前記被測定回路の端子電圧を選択して前記出力信号線に出力させる列選択部と
を含み、
前記テスト回路は、前記複数の被測定回路の各列に対応して設けられ、前記行選択部により前記選択信号が入力された前記被測定回路に指定されたソースドレイン間電流を流す複数の電流源を更に含み、
前記基準特性取得段階及び前記比較特性測定段階は、それぞれの前記被測定トランジスタの前記電気的特性として、前記端子電圧を測定する
請求項1に記載の管理方法。 Each of the circuits under test is
A gate voltage controller for applying a specified gate voltage to the gate terminal of the transistor under measurement;
A reference voltage input unit for supplying a reference voltage input from the outside to one reference voltage side terminal of the drain terminal and the source terminal of the transistor under measurement;
A terminal voltage output unit that outputs, as the output signal, a terminal voltage of a terminal other than the reference voltage side terminal among a drain terminal and a source terminal of the transistor under measurement, provided that a selection signal is input from the outside. ,
The selection unit includes:
A row selection unit that outputs the selection signal to the circuit under measurement corresponding to a designated row among the plurality of circuits under measurement arranged in a two-dimensional matrix;
A column selection unit that selects a terminal voltage of the circuit under measurement corresponding to a specified column from the circuit under measurement to which the selection signal is input, and outputs the selected terminal voltage to the output signal line;
The test circuit is provided corresponding to each column of the plurality of circuits to be measured, and a plurality of currents for supplying a source-drain current designated to the circuit to be measured to which the selection signal is input by the row selection unit. Further including a source,
In the reference characteristic acquisition step and the comparison characteristic measurement step, the terminal voltage is measured as the electrical characteristic of each of the transistors under measurement.
The management method according to claim 1 .
請求項2に記載の管理方法。 In the reference characteristic acquisition step and the comparison characteristic measurement step, a threshold voltage of the measured transistor is measured as the electrical characteristic for each of the measured transistors based on the reference voltage and the terminal voltage.
The management method according to claim 2 .
請求項3に記載の管理方法。 In the characteristic comparison step, a variation in threshold voltages of the plurality of transistors under measurement included in the reference device is compared with a variation in threshold voltages of the plurality of transistors under measurement included in the comparison device.
The management method according to claim 3 .
指定されたゲート電圧を前記被測定トランジスタのゲート端子に印加するゲート電圧制御部と、
前記被測定トランジスタのソース端子およびドレイン端子に電圧を印加し、当該被測定トランジスタのゲート絶縁膜に印加される電圧を略一定に制御する電圧印加部と、
前記被測定トランジスタの前記ゲート端子から前記ソース端子および前記ドレイン端子へ流れるゲートリーク電流を蓄積するキャパシタと、
外部から選択信号が入力されたことを条件として、前記キャパシタにおける前記ソース端子および前記ドレイン端子側の端部のキャパシタ電圧を前記出力信号として出力するキャパシタ電圧出力部と
を含み、
前記基準特性取得段階及び前記比較特性測定段階は、それぞれの前記被測定トランジスタの電気的特性として、前記キャパシタ電圧を測定する
請求項1に記載の管理方法。 Each of the circuits under test is
A gate voltage controller for applying a specified gate voltage to the gate terminal of the transistor under measurement;
A voltage applying unit that applies a voltage to a source terminal and a drain terminal of the transistor under measurement and controls a voltage applied to a gate insulating film of the transistor under measurement to be substantially constant;
A capacitor for accumulating gate leakage current flowing from the gate terminal of the transistor under measurement to the source terminal and the drain terminal;
A capacitor voltage output unit that outputs, as the output signal, a capacitor voltage at an end of the capacitor on the source terminal and drain terminal side, provided that a selection signal is input from the outside;
In the reference characteristic acquisition step and the comparison characteristic measurement step, the capacitor voltage is measured as an electric characteristic of each of the transistors under measurement.
The management method according to claim 1 .
前記複数の製造工程を実行することができる、予め定められた基準製造ラインにより製造された基準デバイスの特性を測定する基準特性測定部と、
前記複数の製造工程のうち、少なくとも一つの製造工程を前記被管理製造ラインにより処理させ、他の製造工程を前記基準製造ラインにより処理させ、比較デバイスを製造する比較デバイス製造制御部と、
前記比較デバイスの特性を測定する比較特性測定部と、
前記基準デバイスの特性と、前記比較デバイスの特性とを比較する特性比較部と、
前記特性の差異に基づいて、前記比較デバイスを処理した前記被管理製造ラインの前記製造工程において用いた前記製造装置の良否を判定する判定部と
を備え、
前記基準製造ラインおよび前記比較デバイス製造制御部は、2次元マトリクス状に配列され、それぞれが被測定トランジスタを含む複数の被測定回路と、指定された一の前記被測定回路の出力信号を前記複数の被測定回路に共通して設けられた出力信号線に出力させる選択部とを含むテスト回路を有する前記電子デバイスを、前記基準デバイスおよび前記比較デバイスとして、前記複数の製造工程により製造し、
前記基準特性測定部は、前記基準デバイスの前記テスト回路において、前記選択部により前記複数の被測定回路を順次選択し、選択した前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性を測定し、
前記比較特性測定部は、前記比較デバイスの前記テスト回路において、前記選択部により前記複数の被測定回路を順次選択し、選択した前記被測定回路が前記出力信号線に出力する前記出力信号に基づいて、それぞれの前記被測定回路が有する前記被測定トランジスタの電気的特性を測定する管理装置。 For a managed production line that produces electronic devices by a plurality of production processes, a management apparatus that manages each production apparatus used in each production process,
A reference characteristic measuring unit that measures the characteristics of a reference device manufactured by a predetermined reference manufacturing line capable of executing the plurality of manufacturing steps;
A comparison device manufacturing control unit for manufacturing at least one manufacturing process among the plurality of manufacturing processes by the managed manufacturing line, causing other manufacturing processes to be processed by the reference manufacturing line, and manufacturing a comparative device;
A comparison characteristic measurement unit for measuring characteristics of the comparison device;
A characteristic comparison unit that compares the characteristic of the reference device and the characteristic of the comparison device;
A determination unit that determines the quality of the manufacturing apparatus used in the manufacturing process of the managed manufacturing line that has processed the comparison device based on the difference in characteristics;
The reference production line and the comparison device production control unit are arranged in a two-dimensional matrix, each of which includes a plurality of circuits under measurement each including a transistor under measurement, and a plurality of output signals of the specified circuit under measurement. The electronic device having a test circuit including a selection unit that outputs to an output signal line provided in common to the circuit under test is manufactured as the reference device and the comparison device by the plurality of manufacturing steps,
In the test circuit of the reference device, the reference characteristic measurement unit sequentially selects the plurality of circuits under measurement by the selection unit, and the selected circuit under measurement outputs the output signal line based on the output signal. Measuring the electrical characteristics of the transistor under measurement of each circuit under test,
In the test circuit of the comparison device, the comparison characteristic measurement unit sequentially selects the plurality of circuits under measurement by the selection unit, and the selected circuit under measurement outputs the output signal line based on the output signal. And a management device for measuring electrical characteristics of the transistor under measurement included in each circuit under measurement .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217426A JP4776598B2 (en) | 2007-08-23 | 2007-08-23 | Management method, management apparatus, and device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217426A JP4776598B2 (en) | 2007-08-23 | 2007-08-23 | Management method, management apparatus, and device manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006531580A Division JP4147262B2 (en) | 2005-09-27 | 2005-09-27 | Management method and management apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033946A JP2008033946A (en) | 2008-02-14 |
JP4776598B2 true JP4776598B2 (en) | 2011-09-21 |
Family
ID=39123221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007217426A Expired - Fee Related JP4776598B2 (en) | 2007-08-23 | 2007-08-23 | Management method, management apparatus, and device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4776598B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6102823B2 (en) | 2014-05-14 | 2017-03-29 | 信越半導体株式会社 | Method for evaluating SOI substrate |
-
2007
- 2007-08-23 JP JP2007217426A patent/JP4776598B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008033946A (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4147262B2 (en) | Management method and management apparatus | |
TWI459004B (en) | Testing circuits, wafer, measurement apparatus, device fabricating method and display apparatus | |
US7774081B2 (en) | Manufacturing system, manufacturing method, managing apparatus, managing method and computer readable medium | |
KR100998324B1 (en) | Device identifying method, device manufacturing method, and electronic device | |
US20100109005A1 (en) | Semiconductor device comprising a distributed interconnected sensor structure for die internal monitoring purposes | |
JP4776598B2 (en) | Management method, management apparatus, and device manufacturing method | |
CN101273311B (en) | Management method and device | |
JP4813440B2 (en) | Electronic device and analysis method | |
US7804317B1 (en) | Test device for determining charge damage to a transistor | |
JP4918440B2 (en) | Manufacturing system, manufacturing method, management apparatus, management method, and program | |
CN103824802A (en) | Method for forming semiconductor structure | |
KR20210021889A (en) | Probe cards, semiconductor device manufacturing system and semiconductor device manufacturing methods | |
US7745238B2 (en) | Monitoring of temperature variation across wafers during processing | |
CN115020262A (en) | Integrated circuit device manufacturing system and method used therein | |
JP2001358190A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |