JP4772689B2 - 検査行列生成方法及び通信方法 - Google Patents
検査行列生成方法及び通信方法 Download PDFInfo
- Publication number
- JP4772689B2 JP4772689B2 JP2006540790A JP2006540790A JP4772689B2 JP 4772689 B2 JP4772689 B2 JP 4772689B2 JP 2006540790 A JP2006540790 A JP 2006540790A JP 2006540790 A JP2006540790 A JP 2006540790A JP 4772689 B2 JP4772689 B2 JP 4772689B2
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- check matrix
- random number
- parity check
- pseudorandom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 419
- 238000000034 method Methods 0.000 title claims description 94
- 238000004891 communication Methods 0.000 title claims description 43
- 238000009826 distribution Methods 0.000 claims description 138
- 238000006467 substitution reaction Methods 0.000 claims description 98
- 238000005457 optimization Methods 0.000 claims description 26
- 238000004422 calculation algorithm Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 description 27
- 230000006870 function Effects 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 22
- 238000003860 storage Methods 0.000 description 14
- 230000001788 irregular Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 102100022103 Histone-lysine N-methyltransferase 2A Human genes 0.000 description 1
- 101001045846 Homo sapiens Histone-lysine N-methyltransferase 2A Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 108090000237 interleukin-24 Proteins 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
G:K×N行列(Kは情報長、Nは符号長)
GHT=0(Tは転置行列)
C=(m1m2…mK )G
=(c1c2…cN ) (ただし、H(c1c2…cN )T=0)
第1図は例えば非特許文献1により提案された従来のLDPC符号用の検査行列を示す図である。第1図に示す行列は、「1」と「0」の2値の行列で、「1」の部分を塗りつぶしている。他の空欄の部分は全て「0」である。この行列は、1行の「1」の数(これを行の次数と表現する)が4で、1列の「1」の数(これを列の次数と表現する)が3であり、全ての列と行の次数が均一なため、これを一般に「Regular−LDPC符号」と呼んでいる。また、非特許文献1による符号では、例えば、第1図に示すように、行列を3ブロックに分け、2ブロック目と3ブロック目に対してランダム置換を行っている。
第2図は例えばユークリット幾何符号EG(2,22)の構成を示す図であり、行、列のそれぞれの次数が4,4の「Regular−LDPC符号」構造をしている。
符号長: N=22s−1
冗長ビット長: N−K=3s−1
情報長: K=22s−3s
最小距離: dmin=2s+1
密度: r=2s/(22s−1)
第3図はユークリット幾何符号の列の次数を4から2に規則的に分離した例を示す図である。
ここで、「確定的とは」送受信共に共通のアルゴリズムを有し、限られた諸元で同一の結果を導き出すもので、この発明の場合、符号化率や符号長等の限られた諸元で、LDPC符号用の検査行列を生成することが可能という意味である。
実施の形態1.
まず、この実施の形態1のLDPC符号用の検査行列生成方法を説明する前に、生成されたLDPC符号用の検査行列を使用する符号化器及び復号器の位置付け、並びに「Irregular−LDPC符号」用の従来の検査行列生成方法について説明する。
G:K×N行列(Kは情報長、Nは符号長)
GHT=0(Tは転置行列)
C=(u1u2…uK )G
=(c1c2…cN ) (ただし、H(c1c2…cN )T=0)
そして、変調器102では、生成した符号語Cに対して、BPSK、QPSK、多値QAM等のデジタル変調を行って送信する。
この課題を解決するために、検査行列Hの中に下三角構造(又は上三角構造)の行列を含む構成にする手法が下記文献等で提案されている。
M.Rashidpour and S.H. Jamali, “Low-Density Parity-Check Codes with Simple Irregular Semi-Random Parity Check Matrix for Finite-Length Applications,” pp439-443, in proc. IEEE PIMRC 2003.
[ステップST101]
バリアブルノードの次数配分の生成関数λ(x)とガウスノイズσnが与えられていると仮定し、チェックノードの次数配分の生成関数ρ(x)を変数として、符号化率が最大となる点を探索する。なお、この探索における拘束条件は、ρ(1)=1と正規化することと、上記(6)式を満たすことである。
[ステップST102]
チェックノードの次数配分の生成関数ρ(x)とガウスノイズσnが与えられていると仮定し(例えば、ST101の結果より得られる値)、バリアブルノードの次数配分の生成関数λ(x)を変数として、符号化率が最大となる点を探索する。なお、この探索における拘束条件は、λ(1)=1と正規化することと、上記(9)式を満たすことである。
[ステップST103]
最大の符号化率を求めるために、上記ステップST101と上記ステップST102を繰り返し実行し、バリアブルノードの次数配分の生成関数λ(x)とチェックノードの次数配分の生成関数ρ(x)のより良好なアンサンブルを線形計画法で探索する。
[ステップST104]
ガウスノイズσnより信号電力を1と正規化して、誤りが0となりうるSNRの限界(threshold)を下記の(10)式より求める。
ステップST11において、情報長・符号化率・列最大次数入力部11は所定の情報長、符号化率、列の最大次数として、システムで事前に設定されている情報長K=144、符号化率rate=0.5、列の最大次数d=4を入力する。
擬似乱数置換行列SPの行方向の個数=d=4
検査行列Hの列数N(=符号長N)=K/rate
=144/0.5=288
検査行列Hの行数M=N×(1−rate)
=288×0.5=144
擬似乱数置換行列SPのサイズp2=M/d=144/4=36
よってp=6
LDPC符号を用いた符号化/復号においては、一般的に、タナ−グラフにおける2部グラフ上において「サイクル4」及び「サイクル6」といった検査行列の小さいサイクルの個数が少ないほど良好な特性を得ることができる。したがって、LDPC符号としては、「サイクル4」や「サイクル6」といった小さいサイクルの発生を抑制する構造が望ましく、擬似乱数置換行列生成部13は検査行列の小さいサイクルの発生を抑制する擬似乱数置換行列SPを生成する。
例として、情報長K=144、符号化率rate=0.5、列の最大次数d=4の場合を以下に示す。
擬似乱数置換行列SPの行方向の個数=d=4
検査行列Hの列数N(=符号長N)=K/rate
=144/0.5=288 検査行列Hの行数M=N×(1−rate)
=288×0.5=144
擬似乱数置換行列のサイズp2=M/d=144/4=36
よってp=6 情報長部分の擬似乱数置換行列SPの最大数
=N×rate/p2=288×0.5/36=4
これらの結果から、検査行列Hに対し、左端から4×4個の擬似乱数置換行列SPと検査行列Hの右側の左下三角部分に3+2+1個の擬似乱数置換行列SPが配置可能となる。
列の次数配分の生成関数λ(x)と行の次数配分の生成関数ρ(x)を同時に変数として扱い、ガウスノイズσnが最大になるように、線形計画法で最適な生成関数λ(x)と生成関数ρ(x)を探索する(下記の(11)式を参照)。この探索における拘束条件は、後述する(12)式を満たすことである。
このとき、列の次数配分の生成関数λ(x)と行の次数配分の生成関数ρ(x)の変数のとりうる値は、上記検査行列Hの制約条件で算出される値のみとする。
次に実施の形態1を拡張し、複数の符号化率において互換性のある(情報長が変わらず符号化率のみ変化する)RC(Rate comapatible)−LDPC符号の検査行列生成方法について説明する。
ステップST21において、情報長・符号化率・列最大次数入力部21は所定の情報長K、複数の符号化率R(l)及び無符号化を除く最大符号化率の列の最大次数dを入力する。ここで、複数の符号化率R(l)において、l=1,2,...,0<R(1)<R(2)<...<1とする。このステップST21では、実施の形態1のステップST11と比較して、複数の符号化率R(l)及び無符号化を除く最大符号化率の列の最大次数dを入力する点が異なっている。
入力された符号化率R(l)の中で、最も大きい符号化率R(max−1)のための検査行列HR(max-1)の行数をbとし、列数=符号長をNとする。ここで、R(max)=1は無符号化を意味しており、この説明では用いないものとする。
検査行列Hの列数N(=符号長N)=K/R(l)
検査行列Hの行数M=N−K
次に符号化率R(max−1)の列の最大次数d(システムで事前に設定されている値)から擬似乱数置換行列のサイズp2 を以下より求める。
p2 =M/d
例えば、K=864、R(max−1)=R(3)=2/3、d=3とすると、
N=K/R(3)=864/(2/3)=1296
M=N−K=1296−864=432
p2 =M/d=432/3=144
よって、p=12となる。
列数N2 =K/R(2)=864/(1/2)=1728、
行数M2 =N2 ×(1−R(2))=1728×(1/2)=864
となる。同様に、符号化率R(1)=1/3からその検査行列の行数と列数をM1 とN1 とし、情報長Kは変わらないとすると、
列数N1 =K/R(1)=864/(1/3)=2592、
行数M1 =N1 ×(1−R(1))=2592×(2/3)
=1728
となる。行数M1 =1728に対し、p2 ×p2 =144×144の擬似乱数置換行列SPは行方向に12個配置可能であり、K=864より、列方向の情報長部分には、擬似乱数置換行列SPは12個配置可能となる。これらの結果から、R(1)の符号化率を実行するための検査行列Hに対し左端から12×6個のp2 ×p2 =144×144の擬似乱数置換行列SPと、検査行列Hの右側の左下三角部分に11+10+・・・+1個の擬似乱数置換行列SPが配置可能となる。この検査行列は次のステップST25にて説明する方法でR(2)、R(3)も構成することができる。
M3 =M、N3 =N、M2 =M3 +t、N2 =N3 +t、
M1 =M2 +t,N1 =N2 +t
例えば、R(1)=1−M1 /N1 =1/3、R(2)=1−M2 /N2 =1/2、R(3)=1−M3 /N3 =2/3に対して、上記ステップST25で求めた次数分布に従って、下記のような検査行列を生成する。
第9図はこの実施の形態2による検査行列生成装置で生成された検査行列を使用したLDPC符号の情報1ビット当りの信号電力対ノイズ電力比(Eb/No)に対するビット誤り率(BER)特性とフレーム誤り率(FER)特性を示す図である。ここでは、情報長1536ビット、通信路AWGN、最大繰り返し数200回としている。なお、復号法は「Sum−Productアルゴリズム」である。この特性は、下記に示すパラメータM1〜M3、N1〜N3を用いてこの実施の形態2の手順に従って生成したRC−LDPC符号の検査行列を使用したものである。この検査行列において、R(1)=1−M1 /N1 =1/3、R(2)=1−M2 /N2 =1/2、R(3)=1−M3 /N3 =2/3である。
第10図はこの発明の実施の形態3によるLDPC符号用の検査行列生成装置の構成を示すブロック図である。この検査行列生成装置は、情報長・符号化率・列最大次数入力部31、擬似乱数置換行列用パラメータ算出部32、擬似乱数置換行列生成部33、次数分布最適化用パラメータ算出部34、次数分布最適化部35及び検査行列生成部36を備えている。この検査行列生成装置は、第4図における送信側及び受信側の通信装置内に搭載され、生成した検査行列を符号化器101及び復号器105に出力しても良いし、送信側及び受信側の通信装置外に設置され、生成した検査行列を送信側及び受信側の通信装置内のメモリ(図示せず)に格納し符号化器101及び復号器105に出力しても良い。
ステップST31において、情報長・符号化率・列最大次数入力部31は所定の情報長、符号化率及び列の最大次数として、システムで事前に設定されている情報長K=120、符号化率rate=0.5、列の最大次数d=16を入力する。
第12図はこの発明の実施の形態4によるLDPC符号用の検査行列生成装置の構成を示すブロック図である。この検査行列生成装置は、情報長・符号化率・列最大次数入力部41、擬似乱数置換行列用パラメータ算出部42、擬似乱数置換行列生成部43、次数分布最適化用パラメータ算出部44、次数分布最適化部45及び検査行列生成部46を備えている。この検査行列生成装置は、第4図における送信側及び受信側の通信装置内に搭載され、生成した検査行列を符号化器101及び復号器105に出力しても良いし、送信側及び受信側の通信装置外に設置され、生成した検査行列を送信側及び受信側の通信装置内のメモリ(図示せず)に格納し符号化器101及び復号器105に出力しても良い。
ステップST41において、情報長・符号化率・列最大次数入力部41は所定の情報長、符号化率及び列の最大次数として、システムで事前に設定されている情報長K=120、符号化率rate=0.5、列の最大次数d=16を入力する。
すなわち、ここでは、
第15図はirregular LDPC符号の次数分布の例を示す図である。
第15図の表のConstraintはチェックノード(行列の各行がそれぞれチェックノード)の比率を表している。第15図の表のConstraintの1番上の比率はμd=0.4であり、d=(4 1 0 0)であるが、これは第16図の検査行列の5行目から12行目を示している。
行処理(チェックノードからのメッセージ)
式(A2)又は式(A4)のいすせれかを満足すること。・・(A5)
通信路タイプb、次数タイプdのバリアブルノードの符号長Nに対する割合をνb,d、チェックノードの符号長Nに対する割合をμdとしそれぞれ同時に変数として扱い、AWGN通信路(通信路タイプAWGNのb1:=b=(01))ガウスノイズσn(下式)が最大になるように、線形計画法で最適なνb,dとμdを探索する。この際、この実施の形態では通信路タイプはAWGNのb1:=b=(0 1)とBECのb2:=b=(1 0)のみとする。
この際、通信路タイプb、次数タイプd、νb,d、μdの変数のとりうる値は実施の形態1から実施の形態4で述べた生成方法による検査行列Hの制約条件で導出される値のみとする。
第17図は評価に用いたirregular LDPC符号の次数分布の例を示す図である。
第19図はこの発明の実施の形態5によるLDPC符号用の検査行列生成装置の構成を示すブロック図である。この実施の形態5の検査行列生成装置は、擬似乱数置換行列生成部13、検査行列生成部16、擬似乱数置換行列用パラメータ格納部17及び次数分布格納部18を備えている。この検査行列生成装置は、第4図における送信側及び受信側の通信装置内に搭載され、生成した検査行列を符号化器101及び復号器105に出力しても良いし、送信側及び受信側の通信装置外に設置され、生成した検査行列を送信側及び受信側の通信装置内のメモリ(図示せず)に格納し符号化器101及び復号器105に出力しても良い。
第20図はこの発明の実施の形態6による通信装置の構成を示すブロック図である。送信側の通信装置201は、実施の形態1から実施の形態5のいずれかの検査行列生成装置100と、符号化器101と変調器102を備えている。また、受信側の通信装置202は、実施の形態1から実施の形態5のいずれかの検査行列生成装置100と、復調器104と復号器105を備えている。
Claims (10)
- 所定の情報長、符号化率及び列の最大次数を入力する第1のステップと、
入力された上記所定の情報長、符号化率及び列の最大次数を用いて後述の擬似乱数置換行列のためのパラメータを算出する第2のステップと、
算出された上記擬似乱数置換行列のためのパラメータに基づき、基本となる短い疑似乱数行列を用いてラテン方陣の特徴を有する行列を構成することによって長い疑似乱数行列を構成し、当該長い疑似乱数行列を用いて上記擬似乱数置換行列を生成する第3のステップと、
入力された上記所定の情報長、符号化率及び列の最大次数を用いて、上記擬似乱数置換行列を使用して構成可能な検査行列生成の次数分布の最適化のための取りうる次数分布の組み合わせのパラメータを算出する第4のステップと、
算出された上記取りうる次数分布の組み合わせを拘束条件として、密度発展法により検査行列生成の次数分布を最適化する第5のステップと、
最適化された上記検査行列生成の次数分布により、生成された上記擬似乱数置換行列を配置して低密度パリティ検査符号用の検査行列を生成する第6のステップとを備えた検査行列生成方法。 - 上記第1のステップにおいて、所定の情報長、複数の符号化率及び無符号化を除く最大符号化率の列の最大次数を入力し、
上記第2のステップにおいて、入力された上記所定の情報長、複数の符号化率及び無符号化を除く最大符号化率の列の最大次数を用いて上記擬似乱数置換行列のためのパラメータを算出し、
上記第4のステップにおいて、入力された上記所定の情報長、複数の符号化率及び無符号化を除く最大符号化率の列の最大次数を用いて、上記擬似乱数置換行列を使用して構成可能な検査行列生成の次数分布の最適化のための取りうる次数分布の組み合わせのパラメータを算出することを特徴とする請求項1記載の検査行列生成方法。 - 上記第2のステップにおいて、入力された上記所定の情報長、符号化率及び列の最大次数を用いて、後述の第1及び第2の擬似乱数置換行列のためのパラメータを算出し、
上記第3のステップにおいて、算出された上記第1及び第2の擬似乱数置換行列のためのパラメータにより擬似乱数系列とラテン方陣行列を使用して上記第1の擬似乱数置換行列を生成すると共に、上記第1の擬似乱数置換行列をさらに行方向に圧縮して上記第2の擬似乱数置換行列を生成し、
上記第4のステップにおいて、入力された上記所定の情報長、符号化率及び列の最大次数を用いて、上記第1及び第2の擬似乱数置換行列を使用して構成可能な検査行列生成の次数分布の最適化のための取りうる次数分布の組み合わせのパラメータを算出し、
上記第6のステップにおいて、最適化された上記検査行列生成の次数分布により、生成された上記第1及び第2の擬似乱数置換行列を配置して低密度パリティ検査符号用の検査行列を生成することを特徴とする請求項1記載の検査行列生成方法。 - 上記第2のステップにおいて、入力された上記所定の情報長、符号化率及び列の最大次数を用いて、後述の第3の擬似乱数置換行列のためのパラメータ及び後述の第2の擬似乱数置換行列のためのパラメータを算出し、
上記第3のステップにおいて、算出された上記第3の擬似乱数置換行列のためのパラメータ及び上記第2の擬似乱数置換行列のためのパラメータにより、擬似乱数系列とラテン方陣行列を使用して生成した第1の疑似乱数置換行列をさらに行と列の置換を行って拡張して上記第3の擬似乱数置換行列を生成すると共に、上記第1の擬似乱数置換行列をさらに行方向に圧縮して上記第2の擬似乱数置換行列を生成し、
上記第4のステップにおいて、入力された上記所定の情報長、符号化率及び列の最大次数を用いて、上記第3及び第2の擬似乱数置換行列を使用して構成可能な検査行列生成の次数分布の最適化のための取りうる次数分布の組み合わせのパラメータを算出し、
上記第5のステップにおいて、算出された上記取りうる次数分布の組み合わせを拘束条件として、密度発展法又はMulti−edge typeの密度発展法により検査行列生成の次数分布を最適化し、
上記第6のステップにおいて、最適化された上記検査行列生成の次数分布により、生成された上記第3及び第2の擬似乱数置換行列を配置して低密度パリティ検査符号用の検査行列を生成することを特徴とする請求項1記載の検査行列生成方法。 - 上記第6のステップにより上記擬似乱数置換行列を配置することで生成される検査行列のサイクルは6以上であることを特徴とする請求項1記載の検査行列生成方法。
- 所定の情報長、符号化率及び列の最大次数を用いて算出された擬似乱数置換行列のためのパラメータを入力し、当該パラメータに基づき、基本となる短い疑似乱数行列を用いてラテン方陣の特徴を有する行列を構成することによって長い疑似乱数行列を構成し、当該長い疑似乱数行列を用いて上記擬似乱数置換行列を生成する第1のステップと、
上記擬似乱数置換行列を使用して構成可能な検査行列生成の次数分布の最適化のための取りうる次数分布の組み合わせを拘束条件として、密度発展法により最適化された上記検査行列生成の次数分布を入力し、生成された上記擬似乱数置換行列を配置して低密度パリティ検査符号用の検査行列を生成する第2のステップとを備えた検査行列生成方法。 - 請求項1記載の検査行列生成方法により生成された検査行列を使用して生成行列を求めて符号語を生成する通信方法。
- 請求項1記載の検査行列生成方法により生成された検査行列を使用してsum−productアルゴリズムによる繰り返し復号を実施して推定結果を算出する通信方法。
- 請求項6記載の検査行列生成方法により生成された検査行列を使用して生成行列を求めて符号語を生成する通信方法。
- 請求項6記載の検査行列生成方法により生成された検査行列を使用してsum−productアルゴリズムによる繰り返し復号を実施して推定結果を算出する通信方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/014958 WO2006040805A1 (ja) | 2004-10-08 | 2004-10-08 | 検査行列生成装置及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006040805A1 JPWO2006040805A1 (ja) | 2008-05-15 |
JP4772689B2 true JP4772689B2 (ja) | 2011-09-14 |
Family
ID=36148107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006540790A Expired - Fee Related JP4772689B2 (ja) | 2004-10-08 | 2004-10-08 | 検査行列生成方法及び通信方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080184084A1 (ja) |
EP (1) | EP1806849A4 (ja) |
JP (1) | JP4772689B2 (ja) |
CN (1) | CN101036300A (ja) |
WO (1) | WO2006040805A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1868294B1 (en) * | 2006-06-15 | 2011-08-03 | Samsung Electronics Co., Ltd. | Apparatus and method of encoding/decoding block low density parity check codes in a communication system |
KR20090040311A (ko) * | 2006-08-04 | 2009-04-23 | 미쓰비시덴키 가부시키가이샤 | 검사 행렬 생성 방법, 부호화 방법, 통신 장치, 통신 시스템 및 부호화기 |
JP4997982B2 (ja) * | 2007-01-16 | 2012-08-15 | ソニー株式会社 | データ処理装置、およびデータ処理方法、並びにコンピュータ・プログラム |
JP4743156B2 (ja) * | 2007-04-27 | 2011-08-10 | ソニー株式会社 | 復号装置 |
US8375278B2 (en) * | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US9397699B2 (en) * | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
US8516351B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516352B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
CN102025441B (zh) * | 2009-09-11 | 2013-07-31 | 北京泰美世纪科技有限公司 | Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置 |
US9374184B2 (en) * | 2012-03-23 | 2016-06-21 | Nokia Solutions And Networks Oy | Controlling of code block to physical layer mapping |
US9424307B2 (en) * | 2012-10-11 | 2016-08-23 | Scott E. Lilienthal | Multivariate data analysis method |
EP2955855A4 (en) | 2013-02-08 | 2016-08-17 | Sony Corp | DATA PROCESSING DEVICE AND DATA PROCESSING METHOD |
CN104393959A (zh) * | 2014-11-28 | 2015-03-04 | 电子科技大学 | 一种编码调制方法 |
JP6911540B2 (ja) * | 2017-05-31 | 2021-07-28 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
CN112558924B (zh) * | 2020-12-11 | 2022-08-26 | 黑龙江大学 | 伪随机二值序列的局部弱随机现象的快速检测方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808769B2 (ja) * | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
US7340671B2 (en) * | 2003-10-10 | 2008-03-04 | Regents Of The University Of California | Decoding low density parity codes |
KR100922956B1 (ko) * | 2003-10-14 | 2009-10-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 방법 |
US20060242530A1 (en) * | 2005-03-31 | 2006-10-26 | Nec Laboratories America, Inc. | Method for constructing finite-length low density parity check codes |
-
2004
- 2004-10-08 JP JP2006540790A patent/JP4772689B2/ja not_active Expired - Fee Related
- 2004-10-08 CN CNA2004800441456A patent/CN101036300A/zh active Pending
- 2004-10-08 EP EP04792226A patent/EP1806849A4/en not_active Withdrawn
- 2004-10-08 WO PCT/JP2004/014958 patent/WO2006040805A1/ja active Application Filing
- 2004-10-08 US US11/664,456 patent/US20080184084A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
EP1806849A1 (en) | 2007-07-11 |
EP1806849A4 (en) | 2008-03-05 |
US20080184084A1 (en) | 2008-07-31 |
JPWO2006040805A1 (ja) | 2008-05-15 |
CN101036300A (zh) | 2007-09-12 |
WO2006040805A1 (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Pishro-Nik et al. | Results on punctured low-density parity-check codes and improved iterative decoding techniques | |
JP3808769B2 (ja) | Ldpc符号用検査行列生成方法 | |
JP4163023B2 (ja) | 検査行列生成方法および検査行列生成装置 | |
US7458009B2 (en) | Method for encoding low-density parity check code | |
US8185797B2 (en) | Basic matrix, coder/encoder and generation method of the low density parity check codes | |
KR101021465B1 (ko) | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서 신호수신 장치 및 방법 | |
JP3893383B2 (ja) | Ldpc符号用検査行列生成方法および検査行列生成装置 | |
JP4772689B2 (ja) | 検査行列生成方法及び通信方法 | |
JP4005084B2 (ja) | 検査行列生成方法および検査行列生成装置 | |
Kumar et al. | On unequal error protection LDPC codes based on Plotkin-type constructions | |
Xiong et al. | Improved iterative soft-reliability-based majority-logic decoding algorithm for non-binary low-density parity-check codes | |
Shibata et al. | Design of irregular LDPC codes without markers for insertion/deletion channels | |
US20050144549A1 (en) | Methods for coding and decoding LDPC codes, and method for forming LDPC parity check matrix | |
Hussein et al. | Comparisons of soft decision decoding algorithms based LDPC wireless communication system | |
Duyck et al. | Full diversity random LDPC codes | |
Yao et al. | LDGM Codes Based Near-optimal Coding for Adaptive Steganography | |
Enad et al. | Performance Evaluation and Assessment of LDPC Codec over DVB-S2 and WLAN802. 11n Applications | |
Gabrys et al. | Coding for the binary asymmetric channel | |
KR20070085244A (ko) | 검사 행렬 생성 방법 및 통신 방법 | |
KR100632268B1 (ko) | Ldpc 부호 부호화 및 복호화 방법, 및 ldpc패러티 검사 행렬 형성 방법. | |
Zaheer et al. | Improved regular and semi-random rate-compatible low-density parity-check codes with short block lengths | |
Zolotarev et al. | Usage of divergence within concatenated multithreshold decoding convolutional codes | |
Vatta et al. | Low complexity bounds on a class of irregular LDPC belief-propagation decoding thresholds | |
Shibata et al. | Structured concatenation of protograph LDPC codes and markers for insertion/deletion channels | |
Nandan et al. | Joint Source Channel Coding Using LDPC Codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |