JP4754682B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4754682B2
JP4754682B2 JP2000350515A JP2000350515A JP4754682B2 JP 4754682 B2 JP4754682 B2 JP 4754682B2 JP 2000350515 A JP2000350515 A JP 2000350515A JP 2000350515 A JP2000350515 A JP 2000350515A JP 4754682 B2 JP4754682 B2 JP 4754682B2
Authority
JP
Japan
Prior art keywords
pixel
defective pixel
luminance
defective
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000350515A
Other languages
Japanese (ja)
Other versions
JP2001222265A5 (en
JP2001222265A (en
Inventor
正明 ▼ひろ▲木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000350515A priority Critical patent/JP4754682B2/en
Publication of JP2001222265A publication Critical patent/JP2001222265A/en
Publication of JP2001222265A5 publication Critical patent/JP2001222265A5/ja
Application granted granted Critical
Publication of JP4754682B2 publication Critical patent/JP4754682B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10Dealing with defective pixels

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Projection Apparatus (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、投射型表示装置に関する。本発明は、表示装置の中でも特にアクティブマトリクス型の表示装置に関する。代表的には、リア型の投射型液晶表示装置およびフロント型の投射型液晶表示装置に関する。
【0002】
【従来の技術】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ(TFT)を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置(液晶パネル)の需要が高まってきたことによる。
【0003】
また、この液晶パネルの画素部に光源からの強い光を照射し、レンズを通してスクリーンに照射することによって拡大された映像を楽しむ投射型液晶表示装置(液晶プロジェクタ)が注目を浴びてきている。
【0004】
図18に液晶パネルを3枚用いた従来の3板式液晶プロジェクタの概略構成図を示す。8001は光源であり、白色光源が用いられる。8002、8003、8004および8005はダイクロイックミラーであり、一定の波長域の光のみを反射し、他の光を透過させる。8002は赤の光のみを反射し、他の光を透過する。同様に、8003および8004は青の光のみを反射し、他の光を透過する。また、8005は緑の光のみを反射し、他の光を透過する。8006および8007は全反射ミラーである。8008、8009および8010は液晶パネルであり、それぞれ、赤、青、緑の映像を表示する。
【0005】
【発明が解決しようとする課題】
図19を参照する。図19には、3板式のプロジェクタの原理を示している。図19に示すように、3板式のプロジェクタは、赤の映像と緑の映像と青の映像とを合成することによってカラー映像を提供している。
【0006】
ここで、図20に示すように、緑の映像を表示する液晶パネル8010(ノーマリーホワイト)に欠陥画素が存在する場合について説明する。なお、その欠陥画素9001が輝点である場合には、その欠陥画素にレーザー照射等の処理を行い黒点化させる。
【0007】
緑の映像を表示する液晶パネル8010に欠陥画素9001が存在する場合には、緑の映像中には、その黒点による欠陥が表示されてしまう。ここで、赤の映像を表示する液晶パネル8008および青の映像を表示する液晶パネル8009には、欠陥画素が無いとする。すると、三色の映像が合成されたカラー映像において、緑の映像に欠陥が生じていた結果、画素の輝度が低下し、赤の映像と青の映像が合成されて、その欠陥が存在する画素9002には紫がかった映像が表示されることになる。
【0008】
よって、この欠陥部分の映像が目立ち、映像の劣化を引き起こしてしまう。
【0009】
そこで、本発明は上記の問題を鑑みてなされたものであり、欠陥画素を有する表示パネルを用いる場合においても、映像の劣化を防ぐことができる表示装置を提供するものである。
【0010】
【課題を解決するための手段】
本発明は、表示パネルに欠陥画素がある場合、その欠陥画素の位置座標を特定したデータに基づき所定の座標に相当する画素の輝度を上げ、所定の範囲における輝度の平均値(以下、平均輝度と呼ぶ)が一定となるようなデータ補正を行ない、映像表示を行うことを特徴としている。
【0011】
こうすることによって、欠陥画素がある表示パネルの映像において欠陥画素による劣化が目立たなくなり、映像の劣化を極力防ぐことができる。
【0012】
なお、欠陥画素の位置座標を特定する手段としては、公知の技術、例えばCCDカメラ等による撮像画像処理で特定する方法、TFT基板のみでOE素子とCCDカメラで特定する方法、TFT基板側に画素読み出し回路を混載して特定する方法等を用いればよい。
【0013】
なお、本発明においては、輝度の補正を行うための補正テーブルをあらかじめ作成しておいて、通常の使用時には、その補正テーブルによって映像データの補正が行われるようにする。
【0014】
また、欠陥画素が黒点ではなく輝点である場合には、そのレーザー等でリペアし黒点としてから上述の補正を実行する。
【0015】
図1を参照する。図1には、3板式の投射型表示装置において、赤の映像と緑の映像と青の映像とが合成されてカラー映像が提供される様子が示されている。
【0016】
図1に示す例においては、緑の映像を表示する表示パネルに欠陥画素101が存在する。その欠陥画素101は黒点であるとする。その欠陥画素101が輝点である場合には、その欠陥画素にレーザー等の黒点化処理を行い黒点化させる。従って、緑の映像中には、その黒点による欠陥が表示されてしまう。ここで、赤の映像を表示する表示パネルおよび青の映像を表示する表示パネルには欠陥画素が無く、正常な映像が表示されるとする。従来では、赤、緑、青の各色の映像が合成されたカラー映像において、緑の映像に欠陥画素が存在していた結果、ある座標の緑の映像輝度がゼロとなり、赤の映像と青の映像のみが合成されて、その欠陥が存在する画素104には紫がかった映像が表示されることになる。このままでは画素104が目立ってしまい、良好な表示を得ることができない。
【0017】
そこで、本発明は、図1に示すように、赤の映像を表示する表示パネルおよび青の映像を表示する表示パネルにおいて、緑の映像を表示する表示パネルの欠陥画素と同座標(m、n)の画素の輝度補正(具体的には、画素102および画素103の平均輝度を上げる補正)を行うことを特徴としている。人間の視覚は、色度感度よりも明暗感度に敏感である。従って、欠陥画素と同座標の画素の輝度を上げるだけで3つの表示パネルの映像を合成映像において欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。
【0018】
勿論、ここでは3枚の表示パネルを用いた投射型表示装置における緑の表示パネルに欠陥画素が存在していた例を示したが、特に緑の表示パネルに限定されないことはいうまでもない。
【0019】
ここで、本願発明の構成を以下に記載する。
【0020】
本明細書で開示する発明の構成は、
3個の表示パネルを有する投射型の表示装置において、前記3個の表示パネルのうち欠陥画素を有する表示パネルを特定する手段と、
前記欠陥画素の座標を特定する手段と、
前記3個の表示パネルのうち前記欠陥画素を有する表示パネル以外の表示パネルにおいて前記欠陥画素の座標と同座標の画素の輝度を上げる手段とを有することを特徴とする欠陥画素補正システムである。
【0021】
また、本明細書で開示する他の発明は、図3に示すように、上記構成に加え、さらに緑の表示パネルの欠陥画素と隣接する画素の輝度を上げる補正を行なうことを特徴としている。欠陥画素と同座標の画素の輝度を上げるとともに、隣接する画素の輝度を上げる補正を行うことによって、3つの表示パネルの合成映像における欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。
【0022】
勿論、ここでは3枚の表示パネルを用いた投射型表示装置における緑の表示パネルに欠陥画素が存在していた例を示したが、特に緑の表示パネルに限定されないことはいうまでもない。
【0023】
本明細書で開示する他の発明の構成は、
3個の表示パネルを有する投射型の表示装置において、前記3個の表示パネルのうち欠陥画素を有する表示パネルを特定する手段と、
前記欠陥画素の座標を特定する手段と、
前記欠陥画素の座標と隣接する座標の画素の輝度を上げる手段と、
前記3個の表示パネルのうち前記欠陥画素を有する表示パネル以外の表示パネルにおいて前記欠陥画素の座標と同座標の画素の輝度を上げる手段とを有することを特徴とする欠陥画素補正システムである。
【0024】
また、本明細書で開示する他の発明の構成は、
光源と、
前記光源から出射された光を3つの光に分離する光学系と、
少なくとも1個の欠陥画素を有する1個の表示パネルを含む3個の表示パネルと、
前記3個の表示パネルの映像を合成し、スクリーンに投射する光学系と、
前記欠陥画素の存在する表示パネル以外の表示パネルにおいて前記欠陥画素の座標と同座標の画素の輝度を上げる欠陥画素補正システムとを有することを特徴とする投射型の表示装置である。
【0025】
また、本明細書で開示する他の発明は、
欠陥画素を有する1個の表示パネルを有する表示装置において、欠陥画素の位置座標を特定する手段と、
前記欠陥画素と隣接する画素の輝度を上げる手段と
を有することを特徴とする欠陥画素補正システムである。
【0026】
即ち、1枚の表示パネルを用いた直視型表示装置において、表示パネルの欠陥画素と隣接する画素の輝度を上げる補正を行なうことを特徴としている。隣接する画素の輝度を上げる補正を行うことで表示パネルの映像において欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。特に、画素サイズが微小なものである場合には効果的である。
【0027】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【0028】
ここで、図20に示すように緑の表示パネルに欠陥画素による黒点が座標(m、n)に一つ存在していた場合を仮定する。この時の座標(m、n)、座標(m―1、n)、及び座標(m+1、n)の各画素における平均輝度を図21に示した。この場合、赤、緑、青の各色の映像が合成されたカラー映像において、図21に示すように座標(m、n)の緑の平均輝度がゼロとなり、赤の平均輝度と青の平均輝度のみが合成される。色表示としては紫がかった色が表示され、さらに合計された平均輝度も低下してしまっていた。
【0029】
図22(テレビジョン学会誌:No,3,pp.29−35,1977年)に示すように、人間の視覚は、空間周波数により明暗感度の特性と色度感度の特性が異なっている。色度感度と明暗感度とを比較すると、相対感度においては最大8:1(明暗感度:色度感度)と色度感度のほうが低く、映像周波数は、空間周波数帯域の1/3〜1/4となっている。即ち、人間の視覚は、色の認識力よりも明暗の認識力のほうが優れている。
【0030】
従って、液晶パネルによる表示を人間の目で見た場合、欠陥画素による平均輝度の低下を認識しやすいため、欠陥画素の箇所が目立っていた。
【0031】
そこで、図2に示すように、緑以外の表示パネル(赤または青)の座標(m、n)に位置している画素の平均輝度をあげ、見かけの輝度が一定の値になるように補正することが本発明の特徴である。
【0032】
なお、図2では赤及び青の表示パネルの座標(m、n)に位置している画素の輝度を両方あげ、見かけの輝度を一定とした例を示したが、特に限定されない。例えば、赤の表示パネルのみの平均輝度を上げる補正を行ってもよいし、青の表示パネルのみの平均輝度を上げる補正を行ってもよい。また、見かけの輝度も概略一定になることが好ましいが、従来(図21)よりも輝度差を緩和する程度の補正でも十分な効果が得られる。
【0033】
こうして、表示パネルに欠陥画素による黒点が存在している場合でも、人の目では欠陥画素の位置を認識不可能にすることができる。
【0034】
また、上記構成に加え、図3及び図4に示すように、欠陥画素の座標(m、n)に隣接して位置している8個の座標(座標(m±1、n±1)、座標(m±1、n)、及び座標(m、n±1))の画素における平均輝度をあげ、見かけの輝度がほぼ一定の値になるように補正する構成としてもよい。なお、図3及び図4では、緑の表示パネルにおける欠陥画素(m、n)に隣接して位置している8個の座標の平均輝度をあげた例を示したが、赤の表示パネルにおける8個の座標の平均輝度を上げてもよいし、青の表示パネルにおける8個の座標の平均輝度を上げてもよいし、全ての表示パネル(赤、青、緑)における8個の座標の平均輝度を上げてもよい。また、欠陥画素に隣接する8個の画素に限定されることなく、そのうちの数個であってもよいし、8個以上の画素の平均輝度を上げる補正を行ってもよい。
【0035】
ここで、本発明における欠陥画素補正システムの動作の流れを図5のフローチャートを用いて説明する。ここでは液晶パネルを表示装置に組み込む前に欠陥画素補正システムの補正テーブルを作成する手法について説明する。
【0036】
まず、液晶パネルに欠陥画素が存在するかを確認する。欠陥画素が存在するかを確認する手段としては、公知の技術、例えばCCDカメラ等による撮像画像処理で特定する方法、TFT基板のみでOE素子とCCDカメラで特定する方法、TFT基板側に画素読み出し回路を混載して特定する方法等を用いればよい。
【0037】
欠陥画素が存在しないなら終了し、欠陥画素のない正常なパネルとして使用できる。もし、欠陥画素が存在するならば、その欠陥画素の座標を特定する。そして、欠陥画素が黒点か輝点かを確認する。本明細書では、黒点とは光の透過率が終始ほぼ0%(任意単位)となっている画素の状態をいい、輝点とは光の透過率が終始ほぼ100%(任意単位)となっている画素の状態をいう。もし、欠陥画素が輝点であれば、レーザー等によって黒点にリペアする。
【0038】
そして、欠陥画素座標入力回路に欠陥画素の座標を入力し、その欠陥画素がある液晶パネルを赤、緑、青のいずれかの映像の表示に使用するかを入力する。この入力によって、欠陥画素がある液晶パネル以外の液晶パネルに映像を供給するデジタルビデオデータ補正回路では、欠陥画素と同座標の画素の輝度を上げるための補正データが作成され、輝度補正メモリに記憶される。
【0039】
上述の操作を全ての欠陥画素について繰り返す(”A”に戻る)。全ての欠陥画素について補正データの作成が終了したら、その液晶パネルの補正データの作成が終了し補正テーブルが完成する。同様に、表示装置に組み込む3個の液晶パネル全てについての補正テーブルの作成を行い、対応する輝度補正メモリに記憶させる。
【0040】
次いで、補正テーブルの作成が終了した3個の液晶パネルを表示装置に組み込む。
【0041】
ここで、上記補正テーブルが記憶された輝度補正メモリを組み込んだ回路ブロック図の一例を図6を用いて説明する。
【0042】
301、302および303は表示パネルであり、ここでは、デジタルドライバを有する液晶パネルである。301、302、303はそれぞれ、赤(R)、緑(G)、青(B)の映像を画素部に表示する。301−2、302−2および303−2はソースドライバ、301−3、302−3および303−3はゲートドライバである。なお、液晶パネル301、302および303は全て同じ仕様の液晶パネルである。また、投射型の表示装置の表示パネルとして用いられ得るものであれば、液晶パネル以外のものを用いても良い。
【0043】
外部にあるデジタルビデオデータ供給源308からデジタルビデオデータが、デジタルビデオデータ補正回路304、305、306に供給される。デジタルビデオデータ補正回路(R)304には赤の映像を形成するデジタルビデオデータが、デジタルビデオデータ補正回路(G)305には緑の映像を形成するデジタルビデオデータが、またデジタルビデオデータ補正回路(B)306には青の映像を形成するデジタルビデオデータがそれぞれ供給される。
【0044】
デジタルビデオデータ補正回路304、305、306は、それぞれ液晶パネル301、302、303にデジタルビデオデータを供給する。なお、デジタルビデオデータ補正回路304、305、306は、それぞれ輝度補正メモリを有している。また、デジタルビデオデータ補正回路は、入力されたデジタルビデオデータを輝度補正メモリ304−1、305−1、306−1に記憶されたテーブルに基づいて補正し、補正したデジタルビデオデータを液晶パネルに供給する。
【0045】
欠陥画素座標入力回路307は、入力された欠陥画素の座標情報を前記欠陥画素の無い液晶パネルのデジタルビデオデータ補正回路に送出する。この座標情報に基づき、デジタルビデオデータ補正回路は、補正テーブルを作成し輝度補正メモリに記憶する。
【0046】
表示装置の動作中は、外部からデジタルビデオデータがデジタルビデオデータ補正回路に入力され、作成された補正テーブルに従ってデジタルビデオデータが変換され補正デジタルビデオデータが作成される。補正デジタルビデオデータは、液晶パネルに入力され、液晶パネルは補正デジタルビデオデータをもとに映像を表示する。
【0047】
なお、ここでは、デジタルドライバを有する液晶パネルを例にとって示したが、アナログドライバを有する液晶パネルにも本発明は適用し得る。その場合、デジタルビデオデータ補正回路から供給されるデジタルビデオデータは、D/A変換回路でアナログビデオデータに変換された後、液晶パネルに入力されることになる。
【0048】
また、上記欠陥画素補正システムを表示装置、特に投射型表示装置に組み込み一体化させることは可能である。
【0049】
また、上記欠陥画素補正システムに加え、ガンマ補正等の画像補正を行ってもよい。
【0050】
また、上記構成においては3個のパネルを用いた例を示したが、1個のパネルを用いた場合においても、欠陥画素に隣接する8個の画素の輝度を補正することによって、欠陥画素を人の目に目立たないようにすることができる。特に、微小な画素サイズである場合、効果的である。
【0051】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【0052】
【実施例】
[実施例1]
本実施例では、本発明の投射型表示装置の例としてリアプロジェクタを示す。図7には、本実施例のリアプロジェクタの透視図が示されている。401はリアプロジェクタ本体、402は本発明の投射型表示装置、403はリフレクタ、404はスクリーンである。
【0053】
投射型表示装置は、液晶パネルを3枚用い、光源(ここでは白色光源)と、一定の波長域の光のみを反射し、他の光を透過させるダイクロイックミラーと、全反射ミラー等を備えている。
【0054】
ここでは、デジタルドライバを有する液晶パネルを用いた。液晶パネルは、赤(R)、緑(G)、青(B)の映像を表示する画素部、ソースドライバ、ゲートドライバ、デジタルビデオデータ分割回路等を備えている。なお、3枚の液晶パネルは全て同じ仕様の液晶パネルである。
【0055】
外部にあるデジタルビデオデータ供給源から8ビットデジタルビデオデータが、デジタルビデオデータ補正回路に供給される。デジタルビデオデータ補正回路(R)には赤の映像を形成する8ビットデジタルビデオデータが、デジタルビデオデータ補正回路(G)には緑の映像を形成する8ビットデジタルビデオデータが、またデジタルビデオデータ補正回路(B)には青の映像を形成する8ビットデジタルビデオデータがそれぞれ供給される。
【0056】
デジタルビデオデータ補正回路は、それぞれの液晶パネルに8ビットデジタルビデオデータを供給する。なお、デジタルビデオデータ補正回路は、それぞれ輝度補正メモリを有している。また、デジタルビデオデータ補正回路は、入力された8ビットデジタルビデオデータを輝度補正メモリに記憶された補正テーブルに基づいて補正し、補正されたデジタルビデオデータを液晶パネルに供給する。
【0057】
欠陥画素座標入力回路は、入力された欠陥画素の座標情報を欠陥画素の無い液晶パネルのデジタルビデオデータ補正回路に送出する。この座標情報に基づき、デジタルビデオデータ補正回路は、補正データを作成し輝度補正メモリに記憶する。
【0058】
なお、補正テーブルの作成のステップは実施の形態で述べた通りである。
【0059】
こうすることによって、3つ表示パネルの映像を合成映像において欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。よって、少々欠陥画素が存在する液晶パネルをも有効に用いることができる。
【0060】
[実施例2]
本実施例においては、上述の実施例1とは異なる構成を有する3板式のプロジェクタについて説明する。
【0061】
図10において、701は光源、702および703はダイクロイックミラー、704、705および706は全反射ミラー、707、708および709は液晶パネル、710はダイクロイックプリズム、711は投影レンズである。
【0062】
また、図11は、図10に示した光学エンジンをフロントプロジェクタに組み込んだ図である。なお、図11において図10に対応する部分は同一の符号を用いた。図11中、801は本体、802はスクリーンである。
【0063】
[実施例3]
本実施例では実施例1とは異なる本発明における欠陥画素補正システムの操作方法のフローチャートを図12に示す。なお、ここでは、3個の液晶パネルを既に組み込んである表示装置に対応させた例について説明する。
【0064】
まず、表示装置を動作させ、スクリーンに投射されたカラー映像に欠陥画素が存在するかを確認する。欠陥画素が存在しないなら終了し、以後通常の使用を行う。もし、欠陥画素が存在するならば、欠陥画素の座標を特定する。そして、欠陥画素が存在する液晶パネルが、赤、緑、青のいずれの映像を表示するパネルなのかを特定する。
【0065】
当該欠陥画素が存在する液晶パネルが赤の液晶パネルであれば、その欠陥画素が黒点かどうかを確認する。その欠陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画素の座標を入力する。欠陥画素座標入力回路は、緑と青の液晶パネルに映像を供給するデジタルビデオデータ補正回路に欠陥画素の座標を送出する。デジタルビデオデータ補正回路は、欠陥画素と同座標の画素の輝度を上げるデータを作成し、輝度補正メモリに記憶する。
【0066】
当該欠陥画素が存在する液晶パネルが緑の液晶パネルであれば、その欠陥画素が黒点かどうかを確認する。その欠陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画素の座標を入力する。欠陥画素座標入力回路は、青と赤の液晶パネルに映像を供給するデジタルビデオデータ補正回路に欠陥画素の座標を送出する。デジタルビデオデータ補正回路は、欠陥画素と同座標の画素の輝度を上げるデータを作成し、輝度補正メモリに記憶する。
【0067】
当該欠陥画素が存在する液晶パネルが赤の液晶パネルでもなく緑の液晶パネルでもない場合は、青の液晶パネルに欠陥画素が存在することになる。この場合も、その欠陥画素が黒点かどうかを確認する。その欠陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画素の座標を入力する。欠陥画素座標入力回路は、赤と緑の液晶パネルに映像を供給するデジタルビデオデータ補正回路に欠陥画素の座標を送出する。デジタルビデオデータ補正回路は、欠陥画素と同座標の画素の輝度を上げるデータを作成し、輝度補正メモリに記憶する。
【0068】
上述のステップを全ての欠陥画素について繰り返す(”A”に戻る)。
【0069】
この様にして、表示装置に組み込む3個の液晶パネル全てについての補正データの作成が終了し、補正テーブルが完成する。
【0070】
以後、入力されるデジタルビデオデータは、デジタルビデオデータ補正回路の輝度補正メモリに記憶された補正テーブルに基づいて変換される。
【0071】
こうすることによって、3つの表示パネルの合成映像において欠陥画素が目立たなくなり、映像の劣化を極力防ぐことができる。よって、いくつか欠陥画素が存在する液晶パネルをも有効に用いて良好な表示装置を提供することができ、生産性が向上する。
【0072】
[実施例4]
本実施例では、本発明に用いる液晶パネルの作製方法例について説明する。ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路(ソースドライバ、ゲートドライバ、D/A変換回路、デジタルビデオデータ時間階調処理回路等)のTFTを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路、D/A変換回路などの基本回路であるCMOS回路と、nチャネル型TFTとを図示することにする。
【0073】
図13(A)において、基板6001には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。この基板6001のTFTを形成する表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマCVD法でSiH4、NH3、N2Oから作製される酸化窒化シリコン膜を100nm、同様にSiH4、N2Oから作製される酸化窒化シリコン膜を100nmの厚さに積層形成する。
【0074】
次に、20〜150nm(好ましくは30〜80nm)の厚さで非晶質構造を有する半導体膜6003aを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を55nmの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。(図13(A))
【0075】
そして、公知の結晶化技術を使用して非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。例えば、レーザー結晶化法や熱結晶化法(固相成長法)を適用すれば良いが、ここでは、特開平7−130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、400〜500℃で1時間程度の熱処理を行い、含有水素量を5atom%以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ(本実施例では55nm)よりも1〜15%程度減少した。(図13(B))
【0076】
そして、結晶質シリコン膜6003bを島状に分割して、島状半導体層6004〜6007を形成する。その後、プラズマCVD法またはスパッタ法により50〜100nmの厚さの酸化シリコン膜によるマスク層6008を形成する。(図13(C))
【0077】
そしてレジストマスク6009を設け、nチャネル型TFTを形成する島状半導体層6005〜6007の全面にしきい値電圧を制御する目的で1×1016〜5×1017atoms/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)を添加した。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン(B)添加は必ずしも必要でないが、ボロン(B)を添加した半導体層6010〜6012はnチャネル型TFTのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。(図13(D))
【0078】
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層6010、6011に選択的に添加する。そのため、あらかじめレジストマスク6013〜6016を形成した。n型を付与する不純物元素としては、リン(P)や砒素(As)を用いれば良く、ここではリン(P)を添加すべく、フォスフィン(PH3)を用いたイオンドープ法を適用した。形成された不純物領域6017、6018のリン(P)濃度は2×1016〜5×1019atoms/cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域6017〜6019に含まれるn型を付与する不純物元素の濃度を(n-)と表す。また、不純物領域6019は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン(P)を添加した。(図14(A))
【0079】
次に、マスク層6008をフッ酸などにより除去して、図13(D)と図14(A)で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で500〜600℃で1〜4時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光(波長248nm)を用い、線状ビームを形成して、発振周波数5〜50Hz、エネルギー密度100〜500mJ/cm2として線状ビームのオーバーラップ割合を80〜98%として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【0080】
そして、ゲート絶縁膜6020をプラズマCVD法またはスパッタ法を用いて10〜250nmの厚さでシリコンを含む絶縁膜で形成する。例えば、120nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。(図14(B))
【0081】
次に、ゲート電極を形成するために第1の導電層を成膜する。この第1の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層(A)6021と金属膜から成る導電層(B)6022とを積層させた。導電層(B)6022はタンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)で形成すれば良く、導電層(A)6021は窒化タンタル(TaN)、窒化タングステン(WN)、窒化チタン(TiN)膜、窒化モリブデン(MoN)で形成する。また、導電層(A)6021は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層(B)は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30ppm以下とすると良かった。例えば、タングステン(W)は酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた。
【0082】
導電層(A)6021は10〜50nm(好ましくは20〜30nm)とし、導電層(B)6022は100〜400nm(好ましくは250〜350nm)とすれば良い。本実施例では、導電層(A)6021に30nmの厚さの窒化タンタル膜を、導電層(B)6022には350nmのTa膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのArに適量のXeやKrを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層(A)6021の下に2〜20nm程度の厚さでリン(P)をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層(A)または導電層(B)が微量に含有するアルカリ金属元素がゲート絶縁膜6020に拡散するのを防ぐことができる。(図14(C))
【0083】
次に、レジストマスク6023〜6027を形成し、導電層(A)6021と導電層(B)6022とを一括でエッチングしてゲート電極6028〜6031と容量配線6032を形成する。ゲート電極6028〜6031と容量配線6032は、導電層(A)から成る6028a〜6032aと、導電層(B)から成る6028b〜6032bとが一体として形成されている。この時、駆動回路に形成するゲート電極6029、6030は不純物領域6017、6018の一部と、ゲート絶縁膜6020を介して重なるように形成する。(図14(D))
【0084】
次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極6028をマスクとして、自己整合的に不純物領域を形成する。このとき、nチャネル型TFTが形成される領域はレジストマスク6033で被覆しておく。そして、ジボラン(B26)を用いたイオンドープ法で不純物領域6034を形成した。この領域のボロン(B)濃度は3×1020〜3×1021atoms/cm3となるようにする。本明細書中では、ここで形成された不純物領域6034に含まれるp型を付与する不純物元素の濃度を(p+)と表す。(図15(A))
【0085】
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク6035〜6037を形成し、n型を付与する不純物元素が添加して不純物領域6038〜6042を形成した。これは、フォスフィン(PH3)を用いたイオンドープ法で行い、この領域のリン(P)濃度を1×1020〜1×1021atoms/cm3とした。本明細書中では、ここで形成された不純物領域6038〜6042に含まれるn型を付与する不純物元素の濃度を(n+)と表す。(図15(B))
【0086】
不純物領域6038〜6042には、既に前工程で添加されたリン(P)またはボロン(B)が含まれているが、それに比して十分に高い濃度でリン(P)が添加されるので、前工程で添加されたリン(P)またはボロン(B)の影響は考えなくても良い。また、不純物領域6038に添加されたリン(P)濃度は図15(A)で添加されたボロン(B)濃度の1/2〜1/3なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった。
【0087】
そして、画素部のnチャネル型TFTのLDD領域を形成するためのn型を付与する不純物添加の工程を行った。ここではゲート電極6031をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。添加するリン(P)の濃度は1×1016〜5×1018atoms/cm3であり、図14(A)および図15(A)と図15(B)で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域6043、6044のみが形成される。本明細書中では、この不純物領域6043、6044に含まれるn型を付与する不純物元素の濃度を(n--)と表す。(図15(C))
【0088】
その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400〜800℃、代表的には500〜600℃で行うものであり、本実施例では550℃で4時間の熱処理を行った。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800℃で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。
【0089】
この熱処理において、ゲート電極6028〜6031と容量配線6032形成する金属膜6028b〜6032bは、表面から5〜80nmの厚さで導電層(C)6028c〜6032cが形成される。例えば、導電層(B)6028b〜6032bがタングステン(W)の場合には窒化タングステン(WN)が形成され、タンタル(Ta)の場合には窒化タンタル(TaN)を形成することができる。また、導電層(C)6028c〜6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極6028〜6031を晒しても同様に形成することができる。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。
【0090】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもTFTを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン(P)によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン(P)の濃度は図15(B)で形成した不純物領域(n+)と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFTおよびpチャネル型TFTのチャネル形成領域から触媒元素をゲッタリングすることができた。(図15(D))
【0091】
活性化および水素化の工程が終了したら、ゲート配線とする第2の導電膜を形成する。この第2の導電膜は低抵抗材料であるアルミニウム(Al)や銅(Cu)を主成分とする導電層(D)と、にチタン(Ti)やタンタル(Ta)、タングステン(W)、モリブデン(Mo)から成る導電層(E)とで形成すると良い。本実施例では、チタン(Ti)を0.1〜2重量%含むアルミニウム(Al)膜を導電層(D)6045とし、チタン(Ti)膜を導電層(E)6046として形成した。導電層(D)6045は100〜400nm(好ましくは250〜350nm)とすれば良く、導電層(E)6046は50〜200(好ましくは100〜150nm)で形成すれば良い。(図16(A))
【0092】
そして、ゲート電極に接続するゲート配線を形成するために導電層(E)6046と導電層(D)6045とをエッチング処理して、ゲート配線6047、6048と容量配線6049を形成た。エッチング処理は最初にSiCl4とCl2とBCl3との混合ガスを用いたドライエッチング法で導電層(E)の表面から導電層(D)の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層(D)を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【0093】
第1の層間絶縁膜6050は500〜1500nmの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線6051〜6054と、ドレイン配線6055〜6058を形成する。図示していないが、本実施例ではこの電極を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。
【0094】
次に、パッシベーション膜6059として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50〜500nm(代表的には100〜300nm)の厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6059に開口部を形成しておいても良い。(図16(C))
【0095】
その後、有機樹脂からなる第2の層間絶縁膜6060を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。そして、第2の層間絶縁膜6060にドレイン配線6058に達するコンタクトホールを形成し、画素電極6061、6062を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。(図17)
【0096】
こうして同一基板上に、駆動回路のTFTと画素部の画素TFTとを有した基板を完成させることができた。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【0097】
駆動回路のpチャネル型TFT6101には、島状半導体層6004にチャネル形成領域6106、ソース領域6107a、6107b、ドレイン領域6108a,6108bを有している。第1のnチャネル型TFT6102には、島状半導体層6005にチャネル形成領域6109、ゲート電極6029と重なるLDD領域6110(以降、このようなLDD領域をLovと記す)、ソース領域6111、ドレイン領域6112を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。第2のnチャネル型TFT6103には、島状半導体層6006にチャネル形成領域6113、LDD領域6114,6115、ソース領域6116、ドレイン領域6117を有している。このLDD領域はLov領域とゲート電極6030と重ならないLDD領域(以降、このようなLDD領域をLoffと記す)とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT6104には、島状半導体層6007にチャネル形成領域6118、6119、Loff領域6120〜6123、ソースまたはドレイン領域6124〜6126を有している。Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。さらに、容量配線6032、6049と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT6104のドレイン領域6126に接続し、n型を付与する不純物元素が添加された半導体層6127とから保持容量6105が形成されている。図17では画素TFT6104をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【0098】
次に、公知の方法を用いて、対向電極6068および配向膜6069が形成された基板6067とアクティブマトリクス基板とをシール剤(図示せず)で貼り合せる。その後、液晶6070を注入し、封止剤(図示せず)で封止する。本実施例では、ネマチック液晶を用いてツイストネマチックモード(TNモード)により表示を実現する。
【0099】
以上をもって本実施例の液晶パネルが完成する。
【0100】
以上の様に本実施例では、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させた。さらにゲート電極を耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部(画面サイズ)が4インチクラス以上の表示装置にも適用することができる。
【0101】
また、本実施例で完成した液晶パネルを実施例1乃至3のいずれか一に用いることは可能である。
【0102】
[実施例5]
実施例1では3個の表示パネルを用いた表示装置の一例を示したが、本実施例では、1個の表示パネルを用いた表示装置の一例を示す。
【0103】
1個の表示パネルにおいて座標(m、n)の位置に欠陥画素が存在しているとする。
【0104】
本実施例では、欠陥画素の座標(m、n)に隣接して位置している座標(m±1、n±1)の画素における平均輝度をあげ、見かけの輝度がほぼ一定の値になるように補正する。また、欠陥画素に隣接して位置している座標(m±1、n±1)だけでなく、座標(m±2、n±2)に位置している画素における平均輝度をあげてもよい。
【0105】
このように欠陥画素に隣接する画素の輝度を補正することによって、表示パネルに存在している欠陥画素を人の目では、ほとんど認識することができないようにすることができる。本実施例においては、画素サイズが微小である場合、特に効果的である。
【0106】
【発明の効果】
従来では、欠陥画素が数個あるだけで表示不良と見なされていた。また、微小かつ高精細であるため、欠陥画素の全くない表示パネルを作製することは非常に困難であり、歩留まりが非常に低かった。
【0107】
しかし、本発明により欠陥画素がある表示パネルであっても、欠陥画素のまったくない表示パネルと同等の表示レベルを実現することができる。従って、作製プロセスを変更することなく製品歩留まりを大幅に向上させることができる。
【0108】
例えば、60インチのリアプロジェクターの場合、3H(2.2m)で見えた画質劣化レベルが、本発明を利用することによって4H(3m)で見えた画質劣化レベルと同等のものが得られる。
【0109】
また、直視パネルの表示装置の場合においても非常に近距離で見ても、画質劣化の少ないものが得られる。
【0110】
【図面の簡単な説明】
【図1】 本発明の概念を示す図である。
【図2】 本発明の概念を示す模式図である。
【図3】 本発明の概念を示す図である。
【図4】 本発明の概念を示す模式図である。
【図5】 本発明における欠陥画素補正システムの補正テーブル作成のフローチャートである。
【図6】 本発明の投射型表示装置のある実施形態の回路ブロック図である。
【図7】 リアプロジェクタの外観を示す図である。
【図8】 実施例1の投射型表示装置の回路ブロック図である。
【図9】 実施例1の液晶パネルの回路ブロック図である。
【図10】 本発明の投射型表示装置の構成を示す図である。
【図11】 本発明の投射型表示装置の外観を示す図である。
【図12】 実施例3における欠陥画素補正システムの補正テーブル作成のフローチャートである。
【図13】 AM−LCDの作製工程を示す図である。
【図14】 AM−LCDの作製工程を示す図である。
【図15】 AM−LCDの作製工程を示す図である。
【図16】 AM−LCDの作製工程を示す図である。
【図17】 アクティブマトリクス型液晶表示装置の断面構造図である。
【図18】 3板式の投射型表示装置の構成例である。
【図19】 3つの映像が合成されてカラー映像が形成される様子を示す図である。
【図20】 1つの表示パネルに1つの欠陥画素がある場合のカラー映像が形成される様子を示す図である。(従来例)
【図21】 1つの表示パネルに1つの欠陥画素がある場合のカラー映像が形成される様子を示す模式図である。(従来例)
【図22】 色度及び明度の空間周波数特性の一例を示す図である。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a projection display device. The present invention relates to an active matrix display device, among other display devices. Typically, the present invention relates to a rear projection liquid crystal display device and a front projection liquid crystal display device.
[0002]
[Prior art]
Recently, a technique for manufacturing a semiconductor device in which a semiconductor thin film is formed on an inexpensive glass substrate, for example, a thin film transistor (TFT) has been rapidly developed. This is because the demand for active matrix liquid crystal display devices (liquid crystal panels) has increased.
[0003]
In addition, a projection type liquid crystal display device (liquid crystal projector) that enjoys an enlarged image by irradiating a pixel portion of the liquid crystal panel with intense light from a light source and irradiating the screen through a lens has been attracting attention.
[0004]
FIG. 18 shows a schematic configuration diagram of a conventional three-plate type liquid crystal projector using three liquid crystal panels. Reference numeral 8001 denotes a light source, and a white light source is used. Reference numerals 8002, 8003, 8004, and 8005 denote dichroic mirrors that reflect only light in a certain wavelength range and transmit other light. 8002 reflects only red light and transmits other light. Similarly, 8003 and 8004 reflect only blue light and transmit other light. 8005 reflects only green light and transmits other light. Reference numerals 8006 and 8007 denote total reflection mirrors. Reference numerals 8008, 8009, and 8010 denote liquid crystal panels, which display red, blue, and green images, respectively.
[0005]
[Problems to be solved by the invention]
Refer to FIG. FIG. 19 shows the principle of a three-plate projector. As shown in FIG. 19, the three-plate projector provides a color image by combining a red image, a green image, and a blue image.
[0006]
Here, as shown in FIG. 20, a case where a defective pixel exists in a liquid crystal panel 8010 (normally white) that displays a green image will be described. Note that when the defective pixel 9001 is a bright spot, the defective pixel is subjected to a process such as laser irradiation to be turned into a black spot.
[0007]
When the defective pixel 9001 exists in the liquid crystal panel 8010 that displays a green image, a defect due to the black spot is displayed in the green image. Here, it is assumed that the liquid crystal panel 8008 that displays a red image and the liquid crystal panel 8009 that displays a blue image have no defective pixels. Then, in the color image in which the three-color image is synthesized, a defect has occurred in the green image. As a result, the luminance of the pixel decreases, the red image and the blue image are synthesized, and the pixel in which the defect exists In 9002, a purplish image is displayed.
[0008]
Therefore, the image of the defective portion is conspicuous and causes deterioration of the image.
[0009]
Therefore, the present invention has been made in view of the above problems, and provides a display device that can prevent image degradation even when a display panel having defective pixels is used.
[0010]
[Means for Solving the Problems]
In the present invention, when there is a defective pixel on the display panel, the luminance of the pixel corresponding to the predetermined coordinate is increased based on the data specifying the position coordinate of the defective pixel, and the average value of luminance in the predetermined range (hereinafter referred to as average luminance) The image is displayed by performing data correction so as to be constant.
[0011]
By doing so, the deterioration due to the defective pixel becomes inconspicuous in the image of the display panel having the defective pixel, and the deterioration of the image can be prevented as much as possible.
[0012]
In addition, as means for specifying the position coordinates of the defective pixel, there are known techniques, for example, a method of specifying by captured image processing using a CCD camera or the like, a method of specifying only by a TFT substrate using an OE element and a CCD camera, and a pixel on the TFT substrate side A method for specifying the readout circuit in a mixed manner may be used.
[0013]
In the present invention, a correction table for correcting the luminance is created in advance, and the video data is corrected by the correction table during normal use.
[0014]
When the defective pixel is not a black spot but a bright spot, the above-described correction is executed after repairing with a laser or the like to make a black spot.
[0015]
Please refer to FIG. FIG. 1 shows a state in which a color image is provided by combining a red image, a green image, and a blue image in a three-plate projection display device.
[0016]
In the example shown in FIG. 1, the defective pixel 101 exists in the display panel that displays a green image. It is assumed that the defective pixel 101 is a black spot. When the defective pixel 101 is a bright spot, the defective pixel is subjected to black spot processing such as a laser so as to be black spotted. Therefore, the defect due to the black dot is displayed in the green image. Here, it is assumed that the display panel displaying a red video and the display panel displaying a blue video have no defective pixels and display a normal video. Conventionally, in a color image in which images of red, green, and blue colors are combined, defective pixels exist in the green image. As a result, the green image brightness at a certain coordinate becomes zero, and the red image and the blue image Only the video is synthesized, and the purple-colored video is displayed on the pixel 104 where the defect exists. If this is the case, the pixel 104 becomes conspicuous, and a good display cannot be obtained.
[0017]
Therefore, the present invention, as shown in FIG. 1, in the display panel that displays a red image and the display panel that displays a blue image, has the same coordinates (m, n) as the defective pixels of the display panel that displays a green image. ) Pixel luminance correction (specifically, correction for increasing the average luminance of the pixel 102 and the pixel 103). Human vision is more sensitive to light and dark sensitivity than to chromaticity sensitivity. Therefore, by increasing the brightness of the pixel having the same coordinate as that of the defective pixel, the defective pixel becomes inconspicuous in the composite image of the images of the three display panels, and deterioration of the image can be prevented as much as possible.
[0018]
Of course, an example in which a defective pixel is present in a green display panel in a projection display device using three display panels is shown here, but it is needless to say that the present invention is not limited to a green display panel.
[0019]
Here, the configuration of the present invention will be described below.
[0020]
The configuration of the invention disclosed in this specification is as follows.
In a projection type display device having three display panels, means for specifying a display panel having defective pixels among the three display panels;
Means for identifying coordinates of the defective pixel;
In the display panel other than the display panel having the defective pixel among the three display panels, the defective pixel correction system includes means for increasing the luminance of the pixel having the same coordinate as the coordinate of the defective pixel.
[0021]
In addition to the above configuration, another invention disclosed in this specification is characterized in that correction is performed to increase the luminance of a pixel adjacent to a defective pixel of a green display panel, as shown in FIG. By increasing the luminance of the pixel having the same coordinate as that of the defective pixel and increasing the luminance of the adjacent pixel, the defective pixel in the composite image of the three display panels becomes inconspicuous, and deterioration of the image can be prevented as much as possible.
[0022]
Of course, an example in which a defective pixel is present in a green display panel in a projection display device using three display panels is shown here, but it is needless to say that the present invention is not limited to a green display panel.
[0023]
Other aspects of the invention disclosed in this specification are:
In a projection type display device having three display panels, means for specifying a display panel having defective pixels among the three display panels;
Means for identifying coordinates of the defective pixel;
Means for increasing the brightness of a pixel at coordinates adjacent to the coordinates of the defective pixel;
In the display panel other than the display panel having the defective pixel among the three display panels, the defective pixel correction system includes means for increasing the luminance of the pixel having the same coordinate as the coordinate of the defective pixel.
[0024]
In addition, the configuration of another invention disclosed in this specification is as follows:
A light source;
An optical system for separating light emitted from the light source into three lights;
Three display panels including one display panel having at least one defective pixel;
An optical system for synthesizing images of the three display panels and projecting them on a screen;
A projection-type display device comprising: a defective pixel correction system that increases the luminance of a pixel having the same coordinate as the coordinate of the defective pixel in a display panel other than the display panel in which the defective pixel exists.
[0025]
In addition, other inventions disclosed in this specification are:
In a display device having one display panel having defective pixels, means for specifying the position coordinates of the defective pixels;
Means for increasing the brightness of a pixel adjacent to the defective pixel;
It is a defective pixel correction system characterized by having.
[0026]
That is, a direct-view display device using a single display panel is characterized in that correction is performed to increase the luminance of pixels adjacent to defective pixels of the display panel. By performing correction to increase the luminance of adjacent pixels, defective pixels are not noticeable in the image on the display panel, and deterioration of the image can be prevented as much as possible. This is particularly effective when the pixel size is very small.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0028]
Here, as shown in FIG. 20, it is assumed that there is one black point due to a defective pixel at the coordinates (m, n) on the green display panel. FIG. 21 shows the average luminance of each pixel at the coordinates (m, n), coordinates (m-1, n), and coordinates (m + 1, n) at this time. In this case, in the color image obtained by combining the images of red, green, and blue colors, the average luminance of green at coordinates (m, n) becomes zero as shown in FIG. 21, and the average luminance of red and the average luminance of blue Only is synthesized. As a color display, a purplish color was displayed, and the total average luminance was also lowered.
[0029]
As shown in FIG. 22 (Journal of the Television Society: No. 3, pp. 29-35, 1977), human vision has different characteristics of light and dark sensitivity and chromaticity sensitivity depending on the spatial frequency. Comparing the chromaticity sensitivity with the light / dark sensitivity, the relative sensitivity is 8: 1 (light / darkness sensitivity: chromaticity sensitivity) and the chromaticity sensitivity is lower, and the video frequency is 1/3 to 1/4 of the spatial frequency band. It has become. That is, human visual perception is superior to color perception over light perception.
[0030]
Therefore, when the display on the liquid crystal panel is viewed with the human eye, it is easy to recognize the decrease in the average luminance due to the defective pixel, and thus the defective pixel portion is conspicuous.
[0031]
Therefore, as shown in FIG. 2, the average luminance of the pixels located at the coordinates (m, n) of the display panel other than green (red or blue) is increased, and the apparent luminance is corrected to a constant value. This is a feature of the present invention.
[0032]
Although FIG. 2 shows an example in which the luminance of the pixels located at the coordinates (m, n) of the red and blue display panels is increased and the apparent luminance is constant, there is no particular limitation. For example, correction for increasing the average luminance of only the red display panel may be performed, or correction for increasing the average luminance of only the blue display panel may be performed. In addition, it is preferable that the apparent luminance is substantially constant, but a sufficient effect can be obtained even by a correction that reduces the luminance difference as compared with the conventional case (FIG. 21).
[0033]
Thus, even when a black dot due to a defective pixel exists on the display panel, the position of the defective pixel cannot be recognized by human eyes.
[0034]
In addition to the above configuration, as shown in FIGS. 3 and 4, eight coordinates (coordinates (m ± 1, n ± 1), which are located adjacent to the coordinates (m, n) of the defective pixel, A configuration may be adopted in which the average luminance of the pixels at the coordinates (m ± 1, n) and the coordinates (m, n ± 1)) is increased and the apparent luminance is corrected to be a substantially constant value. 3 and 4 show an example in which the average luminance of the eight coordinates located adjacent to the defective pixel (m, n) in the green display panel is increased, the red display panel The average brightness of the eight coordinates may be increased, the average brightness of the eight coordinates in the blue display panel may be increased, or the eight coordinates in all the display panels (red, blue, green) may be increased. The average brightness may be increased. Further, the number of pixels adjacent to the defective pixel is not limited to eight, and some of them may be used, or correction for increasing the average luminance of eight or more pixels may be performed.
[0035]
Here, the operation flow of the defective pixel correction system according to the present invention will be described with reference to the flowchart of FIG. Here, a method of creating a correction table for a defective pixel correction system before incorporating a liquid crystal panel into a display device will be described.
[0036]
First, it is confirmed whether a defective pixel exists in the liquid crystal panel. As means for confirming whether there is a defective pixel, a known technique, for example, a method of specifying by a captured image processing by a CCD camera, a method of specifying only by a TFT substrate by an OE element and a CCD camera, pixel reading to the TFT substrate side What is necessary is just to use the method etc. which specify a circuit mixedly.
[0037]
If there are no defective pixels, the process ends and the panel can be used as a normal panel without defective pixels. If a defective pixel exists, the coordinates of the defective pixel are specified. Then, it is confirmed whether the defective pixel is a black spot or a bright spot. In this specification, a black spot means a state of a pixel whose light transmittance is almost 0% (arbitrary unit) from start to finish, and a bright spot is a light transmittance of almost 100% (arbitrary unit) from start to finish. This is the state of the pixel. If the defective pixel is a bright spot, it is repaired to a black spot by a laser or the like.
[0038]
Then, the coordinates of the defective pixel are input to the defective pixel coordinate input circuit, and whether the liquid crystal panel having the defective pixel is used for displaying a red, green, or blue image is input. With this input, in the digital video data correction circuit that supplies video to a liquid crystal panel other than the liquid crystal panel with the defective pixel, correction data for increasing the luminance of the pixel having the same coordinate as the defective pixel is created and stored in the luminance correction memory. Is done.
[0039]
The above operation is repeated for all defective pixels (returning to “A”). When the creation of the correction data for all defective pixels is completed, the creation of the correction data for the liquid crystal panel is finished and the correction table is completed. Similarly, correction tables for all three liquid crystal panels incorporated in the display device are created and stored in the corresponding luminance correction memory.
[0040]
Next, the three liquid crystal panels for which the creation of the correction table has been completed are incorporated into the display device.
[0041]
Here, an example of a circuit block diagram incorporating a luminance correction memory in which the correction table is stored will be described with reference to FIG.
[0042]
Reference numerals 301, 302, and 303 denote display panels, which are liquid crystal panels having digital drivers here. 301, 302, and 303 respectively display red (R), green (G), and blue (B) images on the pixel portion. Reference numerals 301-2, 302-2, and 303-2 denote source drivers, and 301-3, 302-3, and 303-3 denote gate drivers. The liquid crystal panels 301, 302, and 303 are all liquid crystal panels having the same specifications. In addition, a liquid crystal panel other than the liquid crystal panel may be used as long as it can be used as a display panel of a projection display device.
[0043]
Digital video data is supplied from an external digital video data supply source 308 to digital video data correction circuits 304, 305, and 306. The digital video data correction circuit (R) 304 has digital video data forming a red video, the digital video data correction circuit (G) 305 has digital video data forming a green video, and the digital video data correction circuit (B) 306 is supplied with digital video data forming a blue image.
[0044]
Digital video data correction circuits 304, 305, and 306 supply digital video data to the liquid crystal panels 301, 302, and 303, respectively. The digital video data correction circuits 304, 305, and 306 each have a luminance correction memory. The digital video data correction circuit corrects the input digital video data based on the tables stored in the luminance correction memories 304-1, 305-1 and 306-1, and applies the corrected digital video data to the liquid crystal panel. Supply.
[0045]
The defective pixel coordinate input circuit 307 sends the input coordinate information of the defective pixel to the digital video data correction circuit of the liquid crystal panel without the defective pixel. Based on this coordinate information, the digital video data correction circuit creates a correction table and stores it in the luminance correction memory.
[0046]
During the operation of the display device, digital video data is input from the outside to the digital video data correction circuit, and the digital video data is converted according to the generated correction table to generate corrected digital video data. The corrected digital video data is input to the liquid crystal panel, and the liquid crystal panel displays an image based on the corrected digital video data.
[0047]
Here, a liquid crystal panel having a digital driver is shown as an example, but the present invention can also be applied to a liquid crystal panel having an analog driver. In this case, the digital video data supplied from the digital video data correction circuit is converted into analog video data by the D / A conversion circuit and then input to the liquid crystal panel.
[0048]
The defective pixel correction system can be incorporated and integrated in a display device, particularly a projection display device.
[0049]
In addition to the defective pixel correction system, image correction such as gamma correction may be performed.
[0050]
In the above configuration, an example using three panels is shown. Even when one panel is used, defective pixels are corrected by correcting the luminance of eight pixels adjacent to the defective pixels. It can be made inconspicuous. This is particularly effective when the pixel size is very small.
[0051]
The present invention having the above-described configuration will be described in more detail with the following examples.
[0052]
【Example】
[Example 1]
In this embodiment, a rear projector is shown as an example of the projection display device of the present invention. FIG. 7 shows a perspective view of the rear projector of this embodiment. Reference numeral 401 denotes a rear projector main body, 402 denotes a projection display device according to the present invention, 403 denotes a reflector, and 404 denotes a screen.
[0053]
The projection display device includes three liquid crystal panels, and includes a light source (here, a white light source), a dichroic mirror that reflects only light in a certain wavelength range and transmits other light, a total reflection mirror, and the like. Yes.
[0054]
Here, a liquid crystal panel having a digital driver was used. The liquid crystal panel includes a pixel portion that displays red (R), green (G), and blue (B) images, a source driver, a gate driver, a digital video data dividing circuit, and the like. The three liquid crystal panels are all liquid crystal panels having the same specifications.
[0055]
8-bit digital video data is supplied from an external digital video data supply source to the digital video data correction circuit. The digital video data correction circuit (R) has 8-bit digital video data forming a red image, the digital video data correction circuit (G) has 8-bit digital video data forming a green image, and the digital video data. 8-bit digital video data forming a blue image is supplied to the correction circuit (B).
[0056]
The digital video data correction circuit supplies 8-bit digital video data to each liquid crystal panel. Each digital video data correction circuit has a luminance correction memory. The digital video data correction circuit corrects the input 8-bit digital video data based on a correction table stored in the luminance correction memory, and supplies the corrected digital video data to the liquid crystal panel.
[0057]
The defective pixel coordinate input circuit sends the input coordinate information of the defective pixel to the digital video data correction circuit of the liquid crystal panel having no defective pixel. Based on this coordinate information, the digital video data correction circuit creates correction data and stores it in the luminance correction memory.
[0058]
The steps for creating the correction table are as described in the embodiment.
[0059]
By doing so, defective pixels are not noticeable in the composite image of the three display panel images, and the deterioration of the image can be prevented as much as possible. Therefore, a liquid crystal panel having a few defective pixels can be used effectively.
[0060]
[Example 2]
In the present embodiment, a three-plate projector having a configuration different from that of the first embodiment will be described.
[0061]
In FIG. 10, 701 is a light source, 702 and 703 are dichroic mirrors, 704, 705 and 706 are total reflection mirrors, 707, 708 and 709 are liquid crystal panels, 710 is a dichroic prism, and 711 is a projection lens.
[0062]
FIG. 11 is a diagram in which the optical engine shown in FIG. 10 is incorporated in a front projector. In FIG. 11, the same reference numerals are used for portions corresponding to FIG. In FIG. 11, 801 is a main body and 802 is a screen.
[0063]
[Example 3]
FIG. 12 shows a flowchart of the operation method of the defective pixel correction system according to the present invention, which is different from the first embodiment. Here, an example in which a display device in which three liquid crystal panels are already incorporated is used will be described.
[0064]
First, the display device is operated to check whether a defective pixel exists in the color image projected on the screen. If there is no defective pixel, the process is terminated, and then normal use is performed. If a defective pixel exists, the coordinates of the defective pixel are specified. Then, it is specified whether the liquid crystal panel in which the defective pixel exists is a panel that displays red, green, or blue images.
[0065]
If the liquid crystal panel in which the defective pixel exists is a red liquid crystal panel, it is confirmed whether or not the defective pixel is a black dot. If the defective pixel is a black point, the coordinates of the defective pixel are input to the defective pixel coordinate input circuit. The defective pixel coordinate input circuit sends the coordinates of the defective pixel to a digital video data correction circuit that supplies video to the green and blue liquid crystal panels. The digital video data correction circuit creates data for increasing the luminance of the pixel having the same coordinate as that of the defective pixel and stores it in the luminance correction memory.
[0066]
If the liquid crystal panel in which the defective pixel exists is a green liquid crystal panel, it is confirmed whether or not the defective pixel is a black dot. If the defective pixel is a black point, the coordinates of the defective pixel are input to the defective pixel coordinate input circuit. The defective pixel coordinate input circuit sends the coordinates of the defective pixel to a digital video data correction circuit that supplies video to the blue and red liquid crystal panels. The digital video data correction circuit creates data for increasing the luminance of the pixel having the same coordinate as that of the defective pixel and stores it in the luminance correction memory.
[0067]
When the liquid crystal panel in which the defective pixel exists is neither a red liquid crystal panel nor a green liquid crystal panel, the defective pixel exists in the blue liquid crystal panel. Also in this case, it is confirmed whether or not the defective pixel is a black dot. If the defective pixel is a black point, the coordinates of the defective pixel are input to the defective pixel coordinate input circuit. The defective pixel coordinate input circuit sends the coordinates of the defective pixel to a digital video data correction circuit that supplies video to the red and green liquid crystal panels. The digital video data correction circuit creates data for increasing the luminance of the pixel having the same coordinate as that of the defective pixel and stores it in the luminance correction memory.
[0068]
The above steps are repeated for all defective pixels (return to “A”).
[0069]
In this manner, the creation of correction data for all three liquid crystal panels incorporated in the display device is completed, and the correction table is completed.
[0070]
Thereafter, the input digital video data is converted based on a correction table stored in the luminance correction memory of the digital video data correction circuit.
[0071]
By doing so, defective pixels are not noticeable in the composite image of the three display panels, and the deterioration of the image can be prevented as much as possible. Therefore, a good display device can be provided by effectively using a liquid crystal panel having some defective pixels, and productivity is improved.
[0072]
[Example 4]
In this example, an example of a method for manufacturing a liquid crystal panel used in the present invention will be described. Here, a pixel TFT of a pixel portion and a TFT of a driving circuit (a source driver, a gate driver, a D / A conversion circuit, a digital video data time gradation processing circuit, etc.) provided around the pixel portion are manufactured over the same substrate. The method will be described in detail according to the steps. However, in order to simplify the description, a CMOS circuit, which is a basic circuit such as a shift register circuit, a buffer circuit, and a D / A conversion circuit, and an n-channel TFT are illustrated in the drive circuit.
[0073]
In FIG. 13A, a low alkali glass substrate or a quartz substrate can be used as the substrate 6001. In this example, a low alkali glass substrate was used. In this case, heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point. A base film 6002 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 6001 where a TFT is formed in order to prevent impurity diffusion from the substrate 6001. For example, SiH by plasma CVD method Four , NH Three , N 2 A silicon oxynitride film made from O is 100 nm, similarly SiH Four , N 2 A silicon oxynitride film manufactured from O is stacked to a thickness of 100 nm.
[0074]
Next, a semiconductor film 6003a having an amorphous structure with a thickness of 20 to 150 nm (preferably 30 to 80 nm) is formed by a known method such as a plasma CVD method or a sputtering method. In this embodiment, an amorphous silicon film having a thickness of 55 nm is formed by plasma CVD. As the semiconductor film having an amorphous structure, there are an amorphous semiconductor film and a microcrystalline semiconductor film, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film may be applied. Further, since the base film 6002 and the amorphous silicon film 6003a can be formed by the same film formation method, they may be formed continuously. After the formation of the base film, it is possible to prevent contamination of the surface by not exposing it to the air atmosphere, and it is possible to reduce variations in characteristics of TFTs to be manufactured and variations in threshold voltage. (FIG. 13 (A))
[0075]
Then, a crystalline silicon film 6003b is formed from the amorphous silicon film 6003a using a known crystallization technique. For example, a laser crystallization method or a thermal crystallization method (solid phase growth method) may be applied. Here, in accordance with the technique disclosed in Japanese Patent Laid-Open No. 7-130552, the crystallization method using a catalytic element is used for crystallization. A quality silicon film 6003b was formed. Prior to the crystallization step, depending on the amount of hydrogen contained in the amorphous silicon film, heat treatment is performed at 400 to 500 ° C. for about 1 hour, and the amount of hydrogen contained is reduced to 5 atom% or less for crystallization. desirable. When the amorphous silicon film is crystallized, the rearrangement of atoms occurs and the film is densified. Therefore, the thickness of the produced crystalline silicon film is larger than the thickness of the initial amorphous silicon film (55 nm in this embodiment). Also decreased by about 1 to 15%. (Fig. 13B)
[0076]
Then, the crystalline silicon film 6003b is divided into island shapes, and island-shaped semiconductor layers 6004 to 6007 are formed. Thereafter, a mask layer 6008 made of a silicon oxide film having a thickness of 50 to 100 nm is formed by plasma CVD or sputtering. (Fig. 13 (C))
[0077]
Then, a resist mask 6009 is provided, and 1 × 10 6 for the purpose of controlling the threshold voltage over the entire surface of the island-like semiconductor layers 6005 to 6007 forming the n-channel TFT. 16 ~ 5x10 17 atoms / cm Three Boron (B) was added as an impurity element imparting p-type at a moderate concentration. Boron (B) may be added by an ion doping method, or may be added simultaneously with the formation of an amorphous silicon film. Although boron (B) is not necessarily added here, the semiconductor layers 6010 to 6012 to which boron (B) is added are preferably formed in order to keep the threshold voltage of the n-channel TFT within a predetermined range. It was good. (Fig. 13D)
[0078]
In order to form the LDD region of the n-channel TFT of the driver circuit, an impurity element imparting n-type conductivity is selectively added to the island-shaped semiconductor layers 6010 and 6011. Therefore, resist masks 6013 to 6016 are formed in advance. As the impurity element imparting n-type conductivity, phosphorus (P) or arsenic (As) may be used. Here, phosphorous (PH) is added to add phosphorus (P). Three ) Was applied. The formed impurity regions 6017 and 6018 have a phosphorus (P) concentration of 2 × 10 16 ~ 5x10 19 atoms / cm Three It may be in the range. In this specification, the concentration of an impurity element imparting n-type contained in the impurity regions 6017 to 6019 formed here is defined as (n - ). The impurity region 6019 is a semiconductor layer for forming a storage capacitor of the pixel portion, and phosphorus (P) is added to this region at the same concentration. (Fig. 14 (A))
[0079]
Next, the mask layer 6008 is removed with hydrofluoric acid or the like, and a step of activating the impurity element added in FIGS. 13D and 14A is performed. The activation can be performed by a heat treatment at 500 to 600 ° C. for 1 to 4 hours or a laser activation method in a nitrogen atmosphere. Moreover, you may carry out using both together. In this example, a laser activation method is used, a KrF excimer laser beam (wavelength 248 nm) is used to form a linear beam, an oscillation frequency of 5 to 50 Hz, and an energy density of 100 to 500 mJ / cm. 2 As a result, the entire surface of the substrate on which the island-shaped semiconductor layer was formed was processed by scanning the linear beam with an overlap ratio of 80 to 98%. Note that there are no particular limitations on the irradiation conditions of the laser beam, and the practitioner may make an appropriate decision.
[0080]
Then, the gate insulating film 6020 is formed with an insulating film containing silicon with a thickness of 10 to 250 nm by a plasma CVD method or a sputtering method. For example, a silicon oxynitride film is formed with a thickness of 120 nm. As the gate insulating film, another insulating film containing silicon may be used as a single layer or a stacked structure. (Fig. 14B)
[0081]
Next, a first conductive layer is formed to form a gate electrode. The first conductive layer may be formed as a single layer, but may have a laminated structure such as two layers or three layers as necessary. In this example, a conductive layer (A) 6021 made of a conductive nitride metal film and a conductive layer (B) 6022 made of a metal film were laminated. The conductive layer (B) 6022 is an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), and tungsten (W), an alloy containing the element as a main component, or an alloy film in which the elements are combined. (Typically, a Mo—W alloy film or a Mo—Ta alloy film). The conductive layer (A) 6021 is a tantalum nitride (TaN), tungsten nitride (WN), titanium nitride (TiN) film, or nitride. It is made of molybdenum (MoN). Alternatively, tungsten silicide, titanium silicide, or molybdenum silicide may be applied to the conductive layer (A) 6021 as an alternative material. In the conductive layer (B), the concentration of impurities contained in the conductive layer (B) should be reduced in order to reduce the resistance. For example, tungsten (W) was able to realize a specific resistance value of 20 μΩcm or less by setting the oxygen concentration to 30 ppm or less.
[0082]
The conductive layer (A) 6021 may be 10 to 50 nm (preferably 20 to 30 nm), and the conductive layer (B) 6022 may be 100 to 400 nm (preferably 250 to 350 nm). In this embodiment, a 30 nm thick tantalum nitride film is used for the conductive layer (A) 6021 and a 350 nm Ta film is used for the conductive layer (B) 6022, both of which are formed by sputtering. In film formation by this sputtering method, if an appropriate amount of Xe or Kr is added to the sputtering gas Ar, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. Although not shown, it is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the conductive layer (A) 6021. This improves adhesion and prevents oxidation of the conductive film formed thereon, and at the same time, an alkali metal element contained in a trace amount in the conductive layer (A) or the conductive layer (B) diffuses into the gate insulating film 6020. Can be prevented. (Figure 14 (C))
[0083]
Next, resist masks 6023 to 6027 are formed, and the conductive layers (A) 6021 and (B) 6022 are etched together to form gate electrodes 6028 to 6031 and capacitor wirings 6032. The gate electrodes 6028 to 6031 and the capacitor wiring 6032 are integrally formed of 6028a to 6032a made of a conductive layer (A) and 6028b to 6032b made of a conductive layer (B). At this time, the gate electrodes 6029 and 6030 formed in the driver circuit are formed so as to overlap with part of the impurity regions 6017 and 6018 with the gate insulating film 6020 interposed therebetween. (Fig. 14D)
[0084]
Next, in order to form a source region and a drain region of the p-channel TFT of the driver circuit, a step of adding an impurity element imparting p-type is performed. Here, impurity regions are formed in a self-aligning manner using the gate electrode 6028 as a mask. At this time, a region where the n-channel TFT is formed is covered with a resist mask 6033. And diborane (B 2 H 6 An impurity region 6034 was formed by an ion doping method using). The boron (B) concentration in this region is 3 × 10 20 ~ 3x10 twenty one atoms / cm Three To be. In this specification, the concentration of the impurity element imparting p-type contained in the impurity region 6034 formed here (p + ). (Fig. 15 (A))
[0085]
Next, in the n-channel TFT, an impurity region functioning as a source region or a drain region was formed. Resist masks 6035 to 6037 were formed, and an impurity element imparting n-type conductivity was added to form impurity regions 6038 to 6042. This is the phosphine (PH Three ), And the phosphorus (P) concentration in this region is 1 × 10 20 ~ 1x10 twenty one atoms / cm Three It was. In this specification, the concentration of the impurity element imparting n-type contained in the impurity regions 6038 to 6042 formed here is defined as (n + ). (Fig. 15 (B))
[0086]
The impurity regions 6038 to 6042 already contain phosphorus (P) or boron (B) added in the previous step, but phosphorus (P) is added at a sufficiently high concentration, so that The influence of phosphorus (P) or boron (B) added in the previous step may not be considered. Further, since the phosphorus (P) concentration added to the impurity region 6038 is 1/2 to 1/3 of the boron (B) concentration added in FIG. 15A, p-type conductivity is ensured, and TFT characteristics are obtained. It had no effect on.
[0087]
Then, an impurity addition step for imparting n-type for forming an LDD region of the n-channel TFT in the pixel portion was performed. Here, an impurity element imparting n-type in a self-aligning manner is added by an ion doping method using the gate electrode 6031 as a mask. The concentration of phosphorus (P) to be added is 1 × 10 16 ~ 5x10 18 atoms / cm Three By adding the impurity element at a concentration lower than the concentration of the impurity element added in FIGS. 14A, 15A, and 15B, substantially only impurity regions 6043 and 6044 are formed. The In this specification, the concentration of an impurity element imparting n-type contained in the impurity regions 6043 and 6044 is defined as (n - ). (Figure 15 (C))
[0088]
Thereafter, a heat treatment process is performed to activate the impurity element imparting n-type or p-type added at each concentration. This step can be performed by a furnace annealing method, a laser annealing method, or a rapid thermal annealing method (RTA method). Here, the activation process was performed by furnace annealing. The heat treatment is performed at 400 to 800 ° C., typically 500 to 600 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. In this embodiment, heat treatment is performed at 550 ° C. for 4 hours. went. Further, in the case where a substrate 6001 having heat resistance such as a quartz substrate is used, heat treatment may be performed at 800 ° C. for 1 hour, activation of the impurity element, and impurity region to which the impurity element is added A good junction with the channel formation region could be formed.
[0089]
In this heat treatment, the conductive layers (C) 6028c to 6032c are formed to have a thickness of 5 to 80 nm from the surface of the metal films 6028b to 6032b forming the gate electrodes 6028 to 6031 and the capacitor wiring 6032. For example, when the conductive layers (B) 6028b to 6032b are tungsten (W), tungsten nitride (WN) can be formed, and when tantalum (Ta) is used, tantalum nitride (TaN) can be formed. The conductive layers (C) 6028c to 6032c can be formed in the same manner even when the gate electrodes 6028 to 6031 are exposed to a plasma atmosphere containing nitrogen using nitrogen or ammonia. Further, a heat treatment was performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0090]
In the case where the island-shaped semiconductor layer was formed from an amorphous silicon film by a crystallization method using a catalytic element, a trace amount of the catalytic element remained in the island-shaped semiconductor layer. Of course, it is possible to complete the TFT even in such a state, but it is more preferable to remove at least the remaining catalyst element from the channel formation region. As one of means for removing the catalyst element, there is a means for utilizing the gettering action by phosphorus (P). The concentration of phosphorus (P) necessary for gettering depends on the impurity region (n + The catalytic element could be gettered from the channel formation region of the n-channel TFT and the p-channel TFT by the heat treatment in the activation process performed here. (Fig. 15D)
[0091]
When the activation and hydrogenation steps are completed, a second conductive film is formed as a gate wiring. This second conductive film includes a conductive layer (D) mainly composed of aluminum (Al) or copper (Cu), which is a low resistance material, and titanium (Ti), tantalum (Ta), tungsten (W), molybdenum. It is good to form with the conductive layer (E) which consists of (Mo). In this embodiment, an aluminum (Al) film containing 0.1 to 2% by weight of titanium (Ti) is formed as the conductive layer (D) 6045, and a titanium (Ti) film is formed as the conductive layer (E) 6046. The conductive layer (D) 6045 may be 100 to 400 nm (preferably 250 to 350 nm), and the conductive layer (E) 6046 may be 50 to 200 (preferably 100 to 150 nm). (FIG. 16 (A))
[0092]
Then, in order to form a gate wiring connected to the gate electrode, the conductive layer (E) 6046 and the conductive layer (D) 6045 were etched to form gate wirings 6047 and 6048 and a capacitor wiring 6049. The etching process starts with SiCl Four And Cl 2 And BCl Three The conductive layer (E) is removed from the surface of the conductive layer (E) to the middle of the conductive layer (D) by a dry etching method using a mixed gas and then the conductive layer (D) is removed by wet etching with a phosphoric acid-based etching solution. Thus, the gate wiring can be formed while maintaining the selective processability with the base.
[0093]
The first interlayer insulating film 6050 is formed of a silicon oxide film or a silicon oxynitride film with a thickness of 500 to 1500 nm, and then a contact hole reaching the source region or the drain region formed in each island-shaped semiconductor layer is formed. Then, source wirings 6051 to 6054 and drain wirings 6055 to 6058 are formed. Although not shown, in this embodiment, this electrode is a laminated film having a three-layer structure in which a Ti film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film is 150 nm continuously formed by sputtering.
[0094]
Next, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed as the passivation film 6059 with a thickness of 50 to 500 nm (typically 100 to 300 nm). When the hydrogenation treatment was performed in this state, favorable results were obtained with respect to the improvement of TFT characteristics. For example, heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen, or the same effect can be obtained by using a plasma hydrogenation method. Note that an opening may be formed in the passivation film 6059 at a position where a contact hole for connecting the pixel electrode and the drain wiring is formed later. (Fig. 16 (C))
[0095]
Thereafter, a second interlayer insulating film 6060 made of an organic resin is formed to a thickness of 1.0 to 1.5 μm. As the organic resin, polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. Here, it was formed by baking at 300 ° C. using a type of polyimide that is thermally polymerized after being applied to the substrate. Then, a contact hole reaching the drain wiring 6058 is formed in the second interlayer insulating film 6060, and pixel electrodes 6061 and 6062 are formed. The pixel electrode may be a transparent conductive film in the case of a transmissive liquid crystal display device, and may be a metal film in the case of a reflective liquid crystal display device. In this embodiment, an indium tin oxide (ITO) film having a thickness of 100 nm is formed by sputtering to form a transmissive liquid crystal display device. (Fig. 17)
[0096]
In this way, a substrate having the TFT of the driving circuit and the pixel TFT of the pixel portion on the same substrate was completed. A p-channel TFT 6101, a first n-channel TFT 6102, and a second n-channel TFT 6103 are formed in the driver circuit, and a pixel TFT 6104 and a storage capacitor 6105 are formed in the pixel portion. In this specification, such a substrate is referred to as an active matrix substrate for convenience.
[0097]
The p-channel TFT 6101 of the driver circuit includes a channel formation region 6106, source regions 6107a and 6107b, and drain regions 6108a and 6108b in an island-shaped semiconductor layer 6004. In the first n-channel TFT 6102, an LDD region 6110 that overlaps the island-shaped semiconductor layer 6005 with the channel formation region 6109 and the gate electrode 6029 (hereinafter, such an LDD region is referred to as Lov), a source region 6111, and a drain region 6112. have. The length of the Lov region in the channel length direction is 0.5 to 3.0 μm, preferably 1.0 to 1.5 μm. The second n-channel TFT 6103 has a channel formation region 6113, LDD regions 6114 and 6115, a source region 6116, and a drain region 6117 in the island-shaped semiconductor layer 6006. The LDD region is formed with an LDD region that does not overlap the Lov region and the gate electrode 6030 (hereinafter, such LDD region is referred to as Loff), and the length of the Loff region in the channel length direction is 0.3-2. It is 0 μm, preferably 0.5 to 1.5 μm. The pixel TFT 6104 has channel formation regions 6118 and 6119, Loff regions 6120 to 6123, and source or drain regions 6124 to 6126 in an island-shaped semiconductor layer 6007. The length of the Loff region in the channel length direction is 0.5 to 3.0 μm, preferably 1.5 to 2.5 μm. Further, the storage capacitor 6105 includes capacitor wirings 6032 and 6049, an insulating film made of the same material as the gate insulating film, and a semiconductor layer 6127 which is connected to the drain region 6126 of the pixel TFT 6104 and to which an impurity element imparting n-type conductivity is added. Is formed. Although the pixel TFT 6104 has a double gate structure in FIG. 17, it may have a single gate structure or a multi-gate structure in which a plurality of gate electrodes are provided.
[0098]
Next, using a known method, the substrate 6067 on which the counter electrode 6068 and the alignment film 6069 are formed and the active matrix substrate are bonded to each other with a sealant (not shown). Thereafter, liquid crystal 6070 is injected and sealed with a sealant (not shown). In this embodiment, display is realized in a twisted nematic mode (TN mode) using a nematic liquid crystal.
[0099]
Thus, the liquid crystal panel of this example is completed.
[0100]
As described above, in this embodiment, the structure of the TFT constituting each circuit is optimized according to the specifications required by the pixel TFT and the drive circuit, and the operation performance and reliability of the semiconductor device are improved. Furthermore, the LDD region, the source region, and the drain region can be easily activated by forming the gate electrode from a heat-resistant conductive material, and the wiring resistance can be sufficiently reduced by forming the gate electrode from a low-resistance material. Therefore, the present invention can be applied to a display device having a pixel portion (screen size) of 4 inches class or more.
[0101]
The liquid crystal panel completed in this embodiment can be used in any one of Embodiments 1 to 3.
[0102]
[Example 5]
In Embodiment 1, an example of a display device using three display panels is shown, but in this embodiment, an example of a display device using one display panel is shown.
[0103]
It is assumed that a defective pixel exists at the position of coordinates (m, n) in one display panel.
[0104]
In this embodiment, the average luminance of the pixels at coordinates (m ± 1, n ± 1) located adjacent to the coordinates (m, n) of the defective pixel is increased, and the apparent luminance becomes a substantially constant value. Correct as follows. In addition to the coordinates (m ± 1, n ± 1) located adjacent to the defective pixel, the average luminance at the pixels located at the coordinates (m ± 2, n ± 2) may be increased. .
[0105]
In this way, by correcting the luminance of the pixels adjacent to the defective pixels, it is possible to make the human eyes hardly recognize the defective pixels existing in the display panel. In this embodiment, it is particularly effective when the pixel size is very small.
[0106]
【The invention's effect】
Conventionally, only a few defective pixels are regarded as display defects. In addition, since it is minute and has high definition, it is very difficult to manufacture a display panel having no defective pixels, and the yield is very low.
[0107]
However, even with a display panel having defective pixels according to the present invention, a display level equivalent to that of a display panel having no defective pixels can be realized. Therefore, the product yield can be significantly improved without changing the manufacturing process.
[0108]
For example, in the case of a 60-inch rear projector, the image quality degradation level seen at 3H (2.2 m) can be equivalent to the image quality degradation level seen at 4H (3 m) by using the present invention.
[0109]
Further, even in the case of a direct-view panel display device, an image with little image quality deterioration can be obtained even when viewed at a very short distance.
[0110]
[Brief description of the drawings]
FIG. 1 is a diagram showing the concept of the present invention.
FIG. 2 is a schematic diagram showing the concept of the present invention.
FIG. 3 is a diagram showing the concept of the present invention.
FIG. 4 is a schematic diagram showing the concept of the present invention.
FIG. 5 is a flowchart for creating a correction table of the defective pixel correction system according to the present invention.
FIG. 6 is a circuit block diagram of an embodiment of a projection display device of the present invention.
FIG. 7 is a diagram illustrating an appearance of a rear projector.
FIG. 8 is a circuit block diagram of the projection display apparatus according to the first embodiment.
9 is a circuit block diagram of a liquid crystal panel of Example 1. FIG.
FIG. 10 is a diagram showing a configuration of a projection display device of the present invention.
FIG. 11 is a diagram showing an external appearance of a projection display device of the present invention.
FIG. 12 is a flowchart for creating a correction table of the defective pixel correction system according to the third embodiment.
FIG. 13 is a diagram illustrating a manufacturing process of an AM-LCD.
FIG. 14 is a diagram illustrating a manufacturing process of an AM-LCD.
FIG. 15 is a diagram illustrating a manufacturing process of an AM-LCD.
FIG. 16 is a diagram illustrating a manufacturing process of an AM-LCD.
FIG. 17 is a cross-sectional structure diagram of an active matrix liquid crystal display device.
FIG. 18 is a configuration example of a three-plate projection display device.
FIG. 19 is a diagram illustrating a state in which a color image is formed by combining three images.
FIG. 20 is a diagram illustrating a state in which a color image is formed when there is one defective pixel in one display panel. (Conventional example)
FIG. 21 is a schematic diagram illustrating a state in which a color image is formed when there is one defective pixel in one display panel. (Conventional example)
FIG. 22 is a diagram illustrating an example of spatial frequency characteristics of chromaticity and brightness.

Claims (5)

3個の表示パネルを有する投射型の表示装置であって、
黒点である欠陥画素の座標を特定する手段と、
前記3個の表示パネルのうち前記欠陥画素を有する表示パネルを特定する手段と、
前記欠陥画素と同座標の画素において前記3個の表示パネルにより合成された映像の輝度と、前記欠陥画素に隣接する画素と同座標の画素において前記3個の表示パネルにより合成された映像の輝度との差が緩和されるように、前記欠陥画素を有する表示パネルが有する画素のうち前記欠陥画素に隣接する画素の輝度と、前記欠陥画素を有する表示パネル以外の表示パネルが有する画素のうち前記欠陥画素の座標と同座標の画素の輝度と補正する手段と、を有することを特徴とする投射型の表示装置。
A projection type display device having three display panels,
Means for identifying the coordinates of a defective pixel that is a black spot ;
Means for identifying a display panel having the defective pixel among the three display panels;
Luminance of an image synthesized by the three display panels at a pixel having the same coordinates as the defective pixel, and Luminance of an image synthesized by the three display panels at a pixel having the same coordinates as a pixel adjacent to the defective pixel Among the pixels of the display panel having the defective pixel, the luminance of the pixel adjacent to the defective pixel, and the pixel of the display panel other than the display panel having the defective pixel. And a means for correcting the coordinates of the defective pixel and the luminance of the pixel having the same coordinate.
3個の表示パネルを有する投射型の表示装置であって、
欠陥画素の座標を特定する手段と、
前記3個の表示パネルのうち前記欠陥画素を有する表示パネルを特定する手段と、
前記欠陥画素が黒点か輝点かの判別を行う手段と、
前記判別を行う手段により輝点と判別された前記欠陥画素を黒点にリペアする手段と、
前記欠陥画素と同座標の画素において前記3個の表示パネルにより合成された映像の輝度と、前記欠陥画素に隣接する画素と同座標の画素において前記3個の表示パネルにより合成された映像の輝度との差が緩和されるように、前記欠陥画素を有する表示パネルが有する画素のうち前記判別を行う手段により黒点と判別された前記欠陥画素又は前記リペアする手段により黒点にリペアされた前記欠陥画素に隣接する画素の輝度と、前記欠陥画素を有する表示パネル以外の表示パネルが有する画素のうち前記欠陥画素の座標と同座標の画素の輝度と補正する手段と、を有することを特徴とする投射型の表示装置。
A projection type display device having three display panels,
Means for identifying the coordinates of the defective pixel;
Means for identifying a display panel having the defective pixel among the three display panels;
Means for determining whether the defective pixel is a black spot or a bright spot;
Means for repairing the defective pixel determined as a bright spot by the means for determining to a black spot;
Luminance of an image synthesized by the three display panels at a pixel having the same coordinates as the defective pixel, and Luminance of an image synthesized by the three display panels at a pixel having the same coordinates as a pixel adjacent to the defective pixel Among the pixels of the display panel having the defective pixel, the defective pixel that has been determined to be a black point by the means for determining or the defective pixel that has been repaired to a black point by the means for repair Means for correcting the luminance of a pixel adjacent to the pixel and the luminance of a pixel having the same coordinates as the coordinates of the defective pixel among the pixels of a display panel other than the display panel having the defective pixel. Projection type display device.
請求項2において、
前記リペアは、レーザー照射により行われることを特徴とする投射型の表示装置。
In claim 2,
The said repair is performed by laser irradiation, The projection type display apparatus characterized by the above-mentioned.
請求項1乃至3のいずれか一において、
前記表示パネルは、アクティブマトリクス型の表示パネルであることを特徴とする投射型の表示装置。
In any one of Claims 1 thru | or 3,
The projection type display device, wherein the display panel is an active matrix type display panel.
請求項1乃至4のいずれか一において、
前記表示パネルは、液晶パネルであることを特徴とする投射型の表示装置。
In any one of Claims 1 thru | or 4,
The projection display device, wherein the display panel is a liquid crystal panel.
JP2000350515A 1999-11-19 2000-11-17 Display device Expired - Fee Related JP4754682B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000350515A JP4754682B2 (en) 1999-11-19 2000-11-17 Display device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-330514 1999-11-19
JP1999330514 1999-11-19
JP33051499 1999-11-19
JP2000350515A JP4754682B2 (en) 1999-11-19 2000-11-17 Display device

Publications (3)

Publication Number Publication Date
JP2001222265A JP2001222265A (en) 2001-08-17
JP2001222265A5 JP2001222265A5 (en) 2007-12-20
JP4754682B2 true JP4754682B2 (en) 2011-08-24

Family

ID=26573559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000350515A Expired - Fee Related JP4754682B2 (en) 1999-11-19 2000-11-17 Display device

Country Status (1)

Country Link
JP (1) JP4754682B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779651B2 (en) 2013-06-20 2017-10-03 Mitsubishi Electric Corporation Image processing device, method, and program, and image display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148933B2 (en) 2002-05-03 2006-12-12 Hewlett-Packard Development Company, L.P. Projector having alignment optics and electronics
EP1536399A1 (en) * 2003-11-26 2005-06-01 Barco N.V. Method and device for visual masking of defects in matrix displays by using characteristics of the human vision system
JP2005258028A (en) * 2004-03-11 2005-09-22 Nec Viewtechnology Ltd Optical component and projection type display apparatus
JP4622425B2 (en) * 2004-09-29 2011-02-02 セイコーエプソン株式会社 Display control apparatus and method
US7460133B2 (en) 2006-04-04 2008-12-02 Sharp Laboratories Of America, Inc. Optimal hiding for defective subpixels
US8036456B2 (en) * 2006-09-13 2011-10-11 Hewlett-Packard Development Company, L.P. Masking a visual defect
US8994757B2 (en) 2007-03-15 2015-03-31 Scalable Display Technologies, Inc. System and method for providing improved display quality by display adjustment and image processing using optical feedback
WO2008126988A1 (en) * 2007-04-17 2008-10-23 Okins Electronics Co., Ltd. Inspecting method using an electro optical detector
CN117678218A (en) * 2021-07-20 2024-03-08 株式会社半导体能源研究所 Display device correction method and display device correction system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9008032D0 (en) * 1990-04-09 1990-06-06 Rank Brimar Ltd Video display systems
JPH05134268A (en) * 1991-11-12 1993-05-28 Sharp Corp Picture reproducing liquid crystal display device
JP3672586B2 (en) * 1994-03-24 2005-07-20 株式会社半導体エネルギー研究所 Correction system and operation method thereof
US5504504A (en) * 1994-07-13 1996-04-02 Texas Instruments Incorporated Method of reducing the visual impact of defects present in a spatial light modulator display
JP3565327B2 (en) * 1999-08-05 2004-09-15 シャープ株式会社 Display device
US6359662B1 (en) * 1999-11-05 2002-03-19 Agilent Technologies, Inc. Method and system for compensating for defects in a multi-light valve display system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779651B2 (en) 2013-06-20 2017-10-03 Mitsubishi Electric Corporation Image processing device, method, and program, and image display device

Also Published As

Publication number Publication date
JP2001222265A (en) 2001-08-17

Similar Documents

Publication Publication Date Title
US6618115B1 (en) Defective pixel compensation system and display device using the system
US11592717B2 (en) Liquid crystal display device and electronic device
US9362410B2 (en) Semiconductor device, manufacturing method thereof, and display device
US6201585B1 (en) Electronic apparatus having thin film transistors
JP3184771B2 (en) Active matrix liquid crystal display
JP2011022591A (en) Liquid crystal display device and electronic equipment
JP2011171748A (en) Method of fabricating semiconductor device
JPH11143379A (en) Semiconductor display device correcting system and its method
JPH09191111A (en) Semiconductor device and its manufacture
US8415678B2 (en) Semiconductor device and display device
JP2010239148A (en) Semiconductor device
US6876339B2 (en) Semiconductor device and driving method thereof
JP4754682B2 (en) Display device
JP2002319679A (en) Semiconductor device
JP5088986B2 (en) Display device
JPH11112002A (en) Semiconductor device and manufacture therefor
WO2010050161A1 (en) Semiconductor device, method for manufacturing same, and display device
JP2003229578A (en) Semiconductor device, display device and manufacturing method therefor
JP2001196597A (en) Semiconductor device and manufacturing method tererfor
JP4443675B2 (en) Device fabrication method
JP2010177362A (en) Semiconductor device, manufacturing method thereof, and display device
JP4637320B2 (en) Goggles type display device
JP4476391B2 (en) Driving method of semiconductor display device
JP2001166381A (en) Projection type display device
JP3433192B2 (en) Semiconductor device manufacturing method and display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees