JP4751784B2 - 経路制御装置およびテーブル更新方法 - Google Patents

経路制御装置およびテーブル更新方法 Download PDF

Info

Publication number
JP4751784B2
JP4751784B2 JP2006209174A JP2006209174A JP4751784B2 JP 4751784 B2 JP4751784 B2 JP 4751784B2 JP 2006209174 A JP2006209174 A JP 2006209174A JP 2006209174 A JP2006209174 A JP 2006209174A JP 4751784 B2 JP4751784 B2 JP 4751784B2
Authority
JP
Japan
Prior art keywords
entry
bit
frame
generation
source address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006209174A
Other languages
English (en)
Other versions
JP2008035437A (ja
Inventor
宏 岡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006209174A priority Critical patent/JP4751784B2/ja
Priority to US11/605,356 priority patent/US7822034B2/en
Publication of JP2008035437A publication Critical patent/JP2008035437A/ja
Application granted granted Critical
Publication of JP4751784B2 publication Critical patent/JP4751784B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置およびテーブル更新方法に関し、特に、処理負荷の増大を抑制しつつ、公平かつ効率的にテーブルの更新をすることができる経路制御装置およびテーブル更新方法に関する。
近年、広帯域と高信頼性を有するコア網(例えば「ISP:Internet Service Provider」、「VPN:Virtual Private Network」、および「CDN:Contents Distribution Network」など)には、SDH(Synchronous Digital Hierarchy:デジタル同期網)やATM(Asynchronous Transfer Mode:非同期転送モード)などの技術が主に用いられてきた。
しかし、技術革新に伴って様々なLAN(Local Area Network)機器が安価に提供されるようになったことなどから、大規模な企業ユーザを含む大多数のエンドユーザがイーサネット(登録商標)およびIP(Internet Protocol)を利用したLANを使用するようになり、アクセス網やコア網へのイーサネット(登録商標)およびIPの導入が進んでいる。
このようなネットワークにおいては、例えばイーサネットスイッチやIPルータなど、フレームの通信経路を制御する経路制御装置が重要な役割を担っている。経路制御装置は、フレームのヘッダに格納されている送信元アドレスや送信先アドレスを読み取って、フレームが送信先アドレスへ到達するように適切に通信経路を制御する。これらの経路制御装置は、一般にアドレスとフレームが入出力されるポートとの対応関係をテーブル形式で保持しており、フレームが入力されると、このフレームのヘッダに格納された送信先アドレスと同一のアドレスに対応するポートがテーブルから取得され、このポートへフレームを出力することにより通信経路が制御される。
経路制御装置におけるアドレスとポートの対応関係は、主にフレームが入力される際にフレームの送信元アドレスとフレームが到達したポートとが対応付けられることにより学習されていく。そして、対応関係が学習されてから一定時間以内に再び同一の送信元アドレスからのフレームが入力されなければ、対応関係の信頼性が低下するため、この送信元アドレスに関する対応関係がテーブルから削除される。この処理は、一般にエージング処理と呼ばれる。
エージング処理では、特定の送信元アドレスからのフレームが到達した最新の時刻から所定時間が経過した場合に、この送信元アドレスとポートとの対応関係が削除されるため、すべての対応関係におけるフレーム最新到達時刻からの経過時間を随時演算する必要があり、処理負荷が増大する傾向がある。そこで、例えば特許文献1には、それぞれの対応関係に対して設けられた同サイズのビット列において、フレーム到着を示すビットを所定周期ごとにシフトし、このビットがビット列の末端までシフトされると、このビット列に対する対応関係を削除する技術が開示されている。
特開2006−74554号公報
ところで、経路制御装置が保持するテーブルは、サイズが制限されており、登録可能な対応関係(エントリ)の数は固定されている。したがって、経路制御装置に多くのフレームが入力される場合には、テーブルのエントリに空きがなくなり、いずれかのエントリに登録された対応関係を上書きする必要が生じる。
しかしながら、対応関係の上書きが行われる場合、公平かつ効率良く上書き対象のエントリを選択するのが容易ではないという問題がある。すなわち、エントリが上書きされる際、頻繁に入力される送信元アドレスの対応関係が消去されてしまうと、エントリの上書きが数多く発生して効率が悪い。また、フレーム最新到達時刻からの経過時間が最も長い対応関係を上書きすることも考えられるが、この場合、全エントリにおける経過時間を演算する必要が生じ、処理負荷および処理時間が増大してしまう。
そして、経路制御装置のテーブルが効率良く更新されなければ、フレームの送信先アドレスと同一のアドレスがテーブルに登録されていない事態が頻発し、フレームの通信経路の制御に限界が生じるため、スループットの低下を招く。
本発明はかかる点に鑑みてなされたものであり、処理負荷の増大を抑制しつつ、公平かつ効率的にテーブルの更新をすることができる経路制御装置およびテーブル更新方法を提供することを目的とする。
上記課題を解決するために、本願が開示する一実施の態様に係る経路制御装置は、送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置であって、フレームの送信元アドレスとフレームを受信したポートとの対応関係を個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持する管理テーブルと、複数のポートを備えいずれか1つのポートからフレームを受信する受信手段と、前記受信手段によって受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが前記管理テーブルにあるか否かを判定する判定手段と、前記判定手段による判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も長い経過時間に対応する位置にある標識ビットを検出し、この標識ビットに対応するエントリを上書き対象のエントリとして選択する選択手段と、前記選択手段によって選択された上書き対象のエントリに前記受信手段によって受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して前記管理テーブルを更新する更新手段とを有する。
また、本願が開示する他の実施の態様に係るテーブル更新方法は、送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置におけるテーブル更新方法であって、複数のポートを備えいずれか1つのポートからフレームを受信する受信工程と、前記受信工程にて受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが、フレームの送信元アドレスとフレームを受信したポートとの対応関係を個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持する管理テーブルにあるか否かを判定する判定工程と、前記判定工程における判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も長い経過時間に対応する位置にある標識ビットを検出する検出工程と、前記検出工程にて検出された標識ビットに対応するエントリを上書き対象のエントリとして選択する選択工程と、前記選択工程にて選択された上書き対象のエントリに前記受信工程にて受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して前記管理テーブルを更新する更新工程とを有する。
本発明によれば、フレームの送信元アドレスとフレームを受信したポートとの対応関係を管理テーブルの個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持し、1つのポートからフレームを受信し、受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが管理テーブルにあるか否かを判定し、判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も経過時間が長い方向にある標識ビットを検出し、この標識ビットに対応するエントリを上書き対象のエントリとして選択し、選択された上書き対象のエントリに受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して管理テーブルを更新する。このため、経過時間の演算を行うことなく、世代管理ビット列によって最も古いエントリを上書き対象のエントリとして選択することができ、処理負荷の増大を抑制しつつ、公平かつ効率的にテーブルの更新をすることができる。
また、本発明によれば、受信されたフレームの送信元アドレスを管理テーブルにおいて検索し、送信元アドレスが登録済みのエントリがある場合に、このエントリを登録可能なエントリと判定する。このため、受信フレームの送信元アドレスが既に管理テーブルに登録されていれば、空きエントリを無駄に使用することなく、送信元アドレスとポートの対応関係を更新することができる。
また、本発明によれば、登録可能と判定されたエントリにフレームを受信したポートを登録するため、同一の送信元アドレスとポートの対応関係を最新の状態に更新することができる。
また、本発明によれば、登録可能と判定されたエントリの世代管理ビット列における標識ビットの位置を経過時間が最も短い世代のビットに変更するため、エントリに登録された対応関係が更新されてからの経過時間を正確に管理することができ、エージング処理を適切に実行することができる。
また、本発明によれば、管理テーブルは、エントリが空きエントリであるか否かを示す空き管理ビットを各エントリに関連付けて保持し、空き管理ビットによって空きエントリであることが示されるエントリがある場合に、この空きエントリを登録可能なエントリと判定する。このため、空きエントリがあれば、他のエントリを上書きすることなく、送信元アドレスとポートの対応関係を登録することができる。
また、本発明によれば、登録可能と判定された空きエントリに受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録するため、フレームが受信されるたびに、送信元アドレスとポートの対応関係を最新の状態に更新することができる。
また、本発明によれば、登録可能と判定された空きエントリの世代管理ビット列において経過時間が最も短い世代のビットを標識ビットとするとともに、空き管理ビットを変更する。このため、エントリに登録された対応関係が更新されてからの経過時間を正確に管理することができるとともに、エントリの空き状態を正しく保持することができる。
また、本発明によれば、経過時間が対等の世代ごとに全エントリのビットを結合して全エントリの世代管理ビット列を並べ替えるため、複数のエントリそれぞれに対して設けられる世代管理ビット列から1列のビット列を得ることができ、確実に1つの標識ビットを検出して、1つの上書き対象のエントリを選択することができる。
また、本発明によれば、世代管理ビット列を並べ替えて得られるビット列のうち、経過時間が最も短い世代のビット部分に対してマスクを施した上で標識ビットを検出するため、エントリの上書きに応じた世代管理ビット列の更新後、常に全エントリの世代管理ビット列が変化しない状態でも、1つのエントリのみを上書き対象エントリとして選択することなく公平に上書き対象のエントリを選択することができる。
また、本発明によれば、経過時間が最も短い世代のビット部分において過去に検出された標識ビットに対応するビットのみを隠蔽するマスクを施すため、過去に検出された標識ビットに対応するエントリが連続して上書き対象のエントリとして選択されることが無く、確実にエントリ選択の公平性を保つことができる。
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係る通信ネットワークの概略構成を示す図である。同図に示すように、本実施の形態においては、ユーザ100−1〜100−3がそれぞれ加入者終端装置200−1〜200−3に接続されており、各加入者終端装置200−1〜200−3は、経路制御装置300を介してコア網400−1〜400−3に接続されている。
ユーザ100−1〜100−3は、エンドユーザの端末装置であり、イーサネットフレームやIPフレームを送受信する。各ユーザ100−1〜100−3には、固有のMAC(Media Access Control)アドレスおよびIPアドレスが付与されている。MACアドレスは、イーサネットフレームの送信元アドレスまたは送信先アドレスとなり、IPアドレスは、IPフレームの送信元アドレスまたは送信元アドレスとなる。
加入者終端装置200−1〜200−3は、例えばデジタル回線におけるDSU(Digital Service Unit)や光ファイバー通信回線におけるONU(Optical Network Unit)などであり、コア網400−1〜400−3側の回線にユーザ100−1〜100−3を接続させる。
経路制御装置300は、ユーザ100−1〜100−3から送信されたフレームやコア網400−1〜400−3から送信されたフレームが到達すると、フレームの送信先アドレスを確認した上でフレームの通信経路を制御する。このとき、経路制御装置300は、まず入力フレームの送信元アドレスとフレームが到達したポートとを対応付けて方路管理テーブルに記憶する。そして、経路制御装置300は、入力フレームの送信先アドレスを方路管理テーブルから検索し、対応付けられたポートへフレームを出力する。
経路制御装置300は、送信元アドレスとポートとを対応付ける際、方路管理テーブルのエントリに空きが無ければ、エージング処理に用いられる世代管理用のビット列を用いて上書き対象のエントリを選択する。なお、経路制御装置300による上書き対象のエントリの選択については、後に詳述する。
コア網400−1〜400−3は、インターネットの中心となるネットワークであり、イーサネット(登録商標)およびIPによる通信ネットワークの根幹をなしている。
図2は、一実施の形態に係る経路制御装置300の要部構成を示すブロック図である。同図に示す経路制御装置300は、フレーム入出力部310、フレーム処理部320、方路管理テーブル330、フレーム中継処理部340、クロック供給部350、およびエージング処理部360を有している。
フレーム入出力部310は、加入者終端装置200−1〜200−3およびコア網400−1〜400−3に接続されており、例えば図3に示すような構成のフレームを入出力する。すなわち、フレーム入出力部310は、送信元アドレスおよび送信先アドレスを含むヘッダがデータに付加されたフレームを入出力する。上述したように、フレームがイーサネットフレームであれば、送信元アドレスおよび送信先アドレスはMACアドレスであり、フレームがIPフレーム出れば、送信元アドレスおよび送信先アドレスはIPアドレスである。なお、本発明においては、フレームがイーサネットフレームであるかIPフレームであるかは実質的に無関係であるため、以下では、単に「フレーム」や「アドレス」などの用語を使用し、イーサネット(登録商標)およびIPなどのプロトコルを区別しない。
フレーム処理部320は、フレーム入出力部310に入力されたフレームのヘッダに格納された送信元アドレスおよび送信先アドレスを抽出し、フレーム中継処理部340へ出力する。また、フレーム処理部320は、入力フレームをそのままフレーム中継処理部340へ出力する。
方路管理テーブル330は、フレーム入出力部310に入力されたフレームの送信元アドレスとこのフレームが到達した受信ポート番号とを対応付けて記憶している。さらに、方路管理テーブル330は、送信元アドレスと受信ポート番号との対応関係を登録可能な各エントリに対して、対応関係が登録された最新時刻からの経過時間を管理する世代管理ビット列と空き状態を管理する空き管理ビットとを保持している。すなわち、方路管理テーブル330は、例えば図4に示すように、所定数のエントリそれぞれについて、送信元アドレスおよび受信ポート番号が登録可能となっているとともに、世代0から世代nまでの(n+1)ビットの世代管理ビット列と1ビットの空き管理ビットとを保持している。
フレーム中継処理部340は、フレーム処理部320から出力される送信元アドレスと受信ポート番号の対応関係を方路管理テーブル330に登録する。このとき、フレーム中継処理部340は、送信元アドレスが既に方路管理テーブル330に登録済みであるか検索し、登録済みであれば対応する受信ポート番号を更新するとともに、世代管理ビット列において最も新しい世代に対応するビットを「1」とし、他のビットをすべて「0」とする。また、送信元アドレスが未登録であれば、フレーム中継処理部340は、空き管理ビットを参照して空きエントリを示す「1」のビットを検出し、空きエントリに送信元アドレスと受信ポート番号を対応付けて記憶させるとともに、このエントリの空き管理ビットを使用中であることを示す「0」に変更する。さらに、フレーム中継処理部340は、空きエントリが無い場合、世代管理ビット列を用いて登録後最も時間が経過しているエントリを上書き対象のエントリとして選択し、このエントリに送信元アドレスと受信ポート番号を対応付けて記憶させる。
その後、フレーム中継処理部340は、フレーム処理部320から出力される送信先アドレスを方路管理テーブル330に記憶された送信元アドレスから検索し、対応する受信ポートをフレームの出力先と決定する。また、フレーム中継処理部340は、送信先アドレスが方路管理テーブル330に登録されていなければ、すべてのポートをフレームの出力先と決定する。なお、フレーム中継処理部340の具体的な構成および動作については、後に詳述する。
クロック供給部350は、所定間隔でクロックを発生させ、エージング処理部360へ供給する。クロック供給部350は、方路管理テーブル330に登録された送信元アドレスと受信ポート番号の対応関係がエージング処理によって削除されるまでのエージング時間を等分するクロックを発生させる。
エージング処理部360は、クロック供給部350から供給されるクロックに応じて所定周期ごとに方路管理テーブル330の世代管理ビット列に含まれるすべての「1」のビットをシフトさせる。具体的には、エージング処理部360は、例えば世代0が最も新しく世代nが最も古い場合、各エントリの世代管理ビット列において「1」のビットの位置を世代nの方向へ1つシフトさせる。つまり、世代管理ビット列の「1」のビットは、エントリが更新されてからの経過時間を示す標識ビットとして用いられる。また、エージング処理部360は、世代nのビットが「1」となってから所定周期が経過したエントリを削除するエージング処理を行う。したがって、方路管理テーブル330の各エントリは、送信元アドレスと受信ポート番号の対応関係が登録されてから更新されること無く所定周期の(n+1)倍の時間が経過すると、削除されることになる。
なお、上記のフレーム処理部320からエージング処理部360は、経路制御装置300に入力されたフレームの通信経路を決定するスイッチ部を構成している。
図5は、一実施の形態に係るフレーム中継処理部340の内部構成を示すブロック図である。同図に示すように、フレーム中継処理部340は、送信元アドレス検索部341、空きエントリ検索部342、上書エントリ選択部343、テーブル更新部344、送信先アドレス検索部345、および出力ポート決定部346を有している。
送信元アドレス検索部341は、フレーム処理部320から出力される送信元アドレスを取得し、送信元アドレスが方路管理テーブル330に登録されているか否か検索する。そして、送信元アドレス検索部341は、送信元アドレスが登録されていれば、対応する受信ポート番号を更新するようにテーブル更新部344へ指示し、送信元アドレスが登録されていなければ、その旨を空きエントリ検索部342へ通知する。
空きエントリ検索部342は、送信元アドレスが方路管理テーブル330に登録されていない旨が送信元アドレス検索部341から通知されると、方路管理テーブル330の空き管理ビットが「1」となっている空きエントリを検索する。そして、空きエントリ検索部342は、空き管理ビットが「1」となっている空きエントリがあれば、この空きエントリに送信元アドレスと受信ポート番号を登録するようにテーブル更新部344へ指示し、空き管理ビットが「1」となっている空きエントリが無ければ、その旨を上書エントリ選択部343へ通知する。
上書エントリ選択部343は、空きエントリが無い旨が空きエントリ検索部342から通知されると、方路管理テーブル330の世代管理ビット列を並べ替え、世代ごとの全エントリのビットを結合し、得られたビット列を内部のプライオリティエンコーダへ入力し、ビット列において最も古い世代に対応する位置にある「1」のビットを検出する。そして、上書エントリ選択部343は、検出された「1」のビットに対応する上書き対象のエントリ(以下「上書エントリ」という)に送信元アドレスと受信ポート番号を登録するようにテーブル更新部344へ指示する。
なお、上書エントリ選択部343は、世代管理ビット列を並べ替えて得られるビット列のうち最も新しい世代のビットに関しては、初期状態で全ビットが「1」となっているラウンドロビン用マスクとの論理積を演算し、演算後のビット列をプライオリティエンコーダへ入力する。そして、上書エントリ選択部343は、プライオリティエンコーダによって最も新しい世代のビットが検出された場合、ラウンドロビン用マスクにおいて検出されたビットに対応するビットを「0」に変更する。ただし、ラウンドロビン用マスクのすべてのビットが「0」となる場合は、再び全ビットを「1」として初期化する。ラウンドロビン用マスクについては、後に具体例を挙げながら説明する。
テーブル更新部344は、送信元アドレス検索部341、空きエントリ検索部342、または上書エントリ選択部343からの指示を受け、方路管理テーブル330を更新する。具体的には、テーブル更新部344は、送信元アドレス検索部341からの指示を受けると、検索された送信元アドレスに対応する受信ポート番号を更新するとともに、世代管理ビット列における「1」のビットの位置を最も新しい世代に変更する。また、テーブル更新部344は、空きエントリ検索部342からの指示を受けると、指示された空きエントリに送信元アドレスと受信ポート番号を登録するとともに、世代管理ビット列において最も新しい世代のビットを「1」とし、空き管理ビットを「0」とする。そして、テーブル更新部344は、上書エントリ選択部343からの指示を受けると、指示された上書エントリに送信元アドレスと受信ポート番号を上書きするとともに、世代管理ビット列における「1」のビットの位置を最も新しい世代に変更する。
送信先アドレス検索部345は、フレーム処理部320から出力される送信先アドレスを取得し、送信先アドレスが方路管理テーブル330に送信元アドレスとして登録されているか否か検索する。そして、送信先アドレス検索部345は、送信先アドレスが登録されていれば、登録されている送信元アドレスに対応する受信ポート番号を読み出して出力ポート決定部346へ出力し、送信先アドレスが登録されていなければ、その旨を出力ポート決定部346へ通知する。
出力ポート決定部346は、送信先アドレス検索部345からの受信ポート番号の出力の有無に応じてフレームを出力するポートを決定する。すなわち、出力ポート決定部346は、送信先アドレス検索部345から受信ポート番号が出力されれば、このポートへフレームを出力すると決定し、このポートに対応するフレーム入出力部310へフレームを出力する。また、出力ポート決定部346は、送信先アドレスが方路管理テーブル330に登録されていない旨が送信先アドレス検索部345から通知されれば、すべてのポートへフレームを出力すると決定し、すべてのフレーム入出力部310へフレームを出力する。なお、すべてのポートへフレームが出力される場合、無関係のユーザやコア網にもフレームが受信されるが、フレームの送信先アドレスが確認されることにより、正規の送信先以外では受信したフレームを破棄することができる。
次いで、上記のように構成されたフレーム中継処理部340によるフレーム中継の動作について、図6に示すフロー図を参照しながら説明する。
まず、フレーム入出力部310のいずれかにフレームが入力されると、このフレームは、フレーム処理部320へ出力される。そして、フレーム処理部320によって、フレームのヘッダに格納された送信元アドレスおよび送信先アドレスがフレームとともにフレーム中継処理部340へ出力される。
フレーム中継処理部340では、送信元アドレス検索部341によって送信元アドレスが取得され(ステップS101)、送信元アドレスが方路管理テーブル330に登録されているか検索される(ステップS102)。この結果、送信元アドレスが登録されていれば(ステップS102Yes)、テーブル更新部344によって、この送信元アドレスに対応する受信ポート番号が更新されるとともに、世代管理ビット列における「1」のビットの位置が最も新しい世代に変更される(ステップS103)。これにより、所定周期ごとにエージング処理部360によって世代管理ビット列の「1」のビットの位置がシフトされても、同一の送信元アドレスからのフレームが頻繁に入力されていれば、世代管理ビット列における「1」のビットが最も古い世代の位置まで到達せず、エージング処理部360によってエントリが削除されることがない。
一方、送信元アドレスが方路管理テーブル330に登録されていなければ(ステップS102No)、空きエントリ検索部342によって、方路管理テーブル330の空き管理ビットが「1」となっている空きエントリが検索される(ステップS104)。この結果、空きエントリがあれば(ステップS104Yes)、テーブル更新部344によって、この空きエントリに送信元アドレスと受信ポート番号が対応付けて登録されるとともに(ステップS105)、このエントリの世代管理ビット列において最も新しい世代のビットが「1」に変更され、空き管理ビットが「0」に変更される。
また、空きエントリが無ければ(ステップS104No)、上書エントリ選択部343によって、世代管理ビット列が並べ替えられ、得られたビット列が利用されることにより、最も古い世代に「1」のビットが位置するエントリが公平に上書エントリとして選択される(ステップS106)。ここでの選択は、世代管理ビット列から得られるビット列が上書エントリ選択部343内のプライオリティエンコーダへ入力され、最も古い世代の方向に位置する「1」のビットが検出され、検出されたビットに対応するエントリが選択されることにより行われる。上書エントリの選択については、具体的な処理を後述する。
上書エントリが選択されると、テーブル更新部344によって、このエントリに送信元アドレスと受信ポート番号が対応付けて登録されるとともに(ステップS107)、このエントリの世代管理ビット列における「1」のビットの位置が最も新しい世代に変更される。
以上のようにして、送信元アドレスと受信ポート番号の対応が方路管理テーブル330のいずれかのエントリに登録されると、続いて送信先アドレス検索部345によって送信先アドレスが取得され(ステップS108)、送信先アドレスと同一の送信元アドレスが方路管理テーブル330に登録されているか検索される(ステップS109)。この結果、送信先アドレスと同一の送信元アドレスが登録されていれば(ステップS109Yes)、送信先アドレス検索部345によって、この送信元アドレスに対応する受信ポート番号が読み出され、出力ポート決定部346へ通知される。そして、出力ポート決定部346によって、送信先アドレス検索部345から通知されたポートへフレームを出力することが決定され、このポートに対応するフレーム入出力部310へフレームが出力される(ステップS110)。これにより、フレームは、送信先アドレスのみへ送信されることになる。
一方、送信先アドレスと同一の送信元アドレスが方路管理テーブル330に登録されていなければ(ステップS109No)、送信先アドレス検索部345によって、その旨が出力ポート決定部346へ通知され、出力ポート決定部346によって、すべてのポートへフレームを出力することが決定され、全ポートに対応するフレーム入出力部310へフレームが出力される(ステップS111)。これにより、フレームは、送信先アドレス以外へも送信されることになるが、このフレームが受信されると、送信先アドレスが確認されることにより、正規の送信先以外ではフレームが破棄される。
次に、送信元アドレスを方路管理テーブル330に登録する際の上書エントリを選択する動作について、図7に示すフロー図を参照しながら具体的に説明する。
上述したように、経路制御装置300においてフレームが受信されると、フレームのヘッダに格納された送信元アドレスと受信ポート番号の対応関係が方路管理テーブル330に登録されるが、方路管理テーブル330に空きエントリが無い場合、上書エントリが選択される。この選択には、エージング処理部360によるエージング処理の負荷を軽減するために用いられる世代管理ビット列が利用される。
すなわち、上書エントリ選択部343によって、世代管理ビット列が世代ごとの全エントリのビットが結合されて並べ替えられる(ステップS201)。具体的には、例えば図8−1に示すように、方路管理テーブル330に0番から3番までの4つエントリが設けられており、各エントリに対応する世代管理ビット列が世代0から世代4までの5世代分である場合を考える。ただし、世代0が最も新しい世代であり、世代4が最も古い世代であるものとする。このとき、世代管理ビット列の並べ替えは、世代0のエントリ0〜3までのビットが結合され、続いて世代1のエントリ0〜3までのビットが結合され、最終的に世代4のエントリ0〜3までのビットが結合されるようにして行われる。この結果、20個のビットが連続するビット列が得られる。
そして、上書エントリ選択部343によって、得られたビット列の最も新しい世代のビット部分とラウンドロビン用マスクとの論理積演算が行われる(ステップS202)。ラウンドロビン用マスクは、上書エントリ選択部343が保持するビット列であり、方路管理テーブル330のエントリと同数のビットからなっている。初期状態のラウンドロビン用マスクは、すべてのビットが「1」である。この論理積演算は、例えば図8−2に示すように行われる。すなわち、最も新しい世代である世代0の部分にエントリ数に等しい4つのビットからなるラウンドロビン用マスク501が乗算される。ここでは、ラウンドロビン用マスク501が初期状態であるため、すべてのビットが「1」であり、論理積演算結果は、世代管理ビット列を並べ替えて得られたビット列と同一である。
そして、さらに上書エントリ選択部343によって、内部に保持するプライオリティエンコーダへ論理積演算結果が入力され、論理積演算結果において最も古い世代に対応する位置にある「1」のビットが検出される。すなわち、図8−2に示す例では、右端にある「1」のビット502が検出される。そして、上書エントリ選択部343によって、検出されたビット502に対応するエントリが上書エントリとして選択される(ステップS203)。つまり、図8−2に示す例では、ビット502に対応するエントリ2が上書エントリとなる。
図8−1を参照すると、エントリ2の世代管理ビット列では「1」のビットが世代4に位置し、他のエントリよりも送信元アドレスと受信ポート番号の対応関係が登録されてからの経過時間が長いことがわかる。したがって、対応関係の信頼性が最も低く、エントリ2を上書エントリとするのが妥当であると考えられる。また、エントリ2が上書きされると、エントリ2の世代管理ビット列における「1」のビットの位置が世代0に変更されることになるため、他のエントリの対応関係が更新されなければ、エントリ2が続いて上書エントリとして選択されることはない。このように、全エントリの世代管理ビット列を並べ替え、プライオリティエンコーダによって最も端の「1」のビットを検出することにより、公平に上書エントリを選択することができる。
また、上書エントリ選択部343によって、内部のプライオリティエンコーダから最も新しい世代0の「1」のビットが出力されたか否かが判定され(ステップS204)、世代0の「1」のビットが最も古い世代に対応する位置にある「1」のビットとして検出された場合は(ステップS204Yes)、このビットに対応するラウンドロビン用マスクのビットを「0」に変更する(ステップS205)。また、上述してきた例のように、例えば世代4の「1」のビットが最も古い世代に対応する位置にある「1」のビットであるような場合は(ステップS204No)、ラウンドロビン用マスクを更新することなく処理が完了する。
ここで、ラウンドロビン用マスクの意義について説明しておく。上述した例では、各エントリの世代管理ビット列において、「1」のビットが世代0以外の位置にあったが(図8−1参照)、各エントリの対応関係がほぼ同時刻に更新された場合、すべてのエントリの世代管理ビット列において、「1」のビットが世代0の位置にある状態が発生することがある。この場合、上書エントリ選択部343によって世代管理ビット列が並べ替えられると、図8−3に示すように、世代0の部分のビットがすべて1となり、他の世代の部分のビットがすべて0となったビット列が得られる。
もし、このビット列に対してラウンドロビン用マスクを乗算せずに、プライオリティエンコーダによって最も古い世代に対応する位置の「1」のビットが検出されると、エントリ3が上書エントリとして選択されることになる。そして、エントリ3の対応関係が上書きされ、エントリ3の世代管理ビット列において世代0のビットが「1」とされる。このとき、エントリ3への上書きまでの間に、エージング処理部360によって他のエントリ0〜2の世代管理ビット列における「1」のビットが世代1へシフトされるタイミングが訪れれば問題は無い。しかし、他のエントリの世代管理ビット列においても「1」のビットの位置が世代0のままであると、再びすべてのエントリの世代管理ビット列において、「1」のビットが世代0の位置にある状態が発生する。したがって、次に上書エントリが選択される場合も、再びエントリ3が選択されることになり、公平ではない。
そこで、世代管理ビット列を並べ替えて得られたビット列のうち世代0の部分については、ラウンドロビン用マスクを乗算し、世代0のビットが最も古い世代に対応する位置の「1」のビットとして検出された場合は、検出されたビットに対応するラウンドロビン用マスクのビットを「0」に変更しておく。これにより、次回の上書エントリ選択時には、今回検出されたビットにラウンドロビン用マスクの「0」が乗算されることになり、プライオリティエンコーダによって最も古い世代の方向の「1」のビットとして検出されることが無くなる。
具体的に、例えば前回の上書エントリ選択時にエントリ3が選択されていれば、図8−3に示すように、ラウンドロビン用マスク501のエントリ3に対応するビットが「0」となっているため、これらの論理積演算結果においては、エントリ3に対応するビットが「0」となる。このため、プライオリティエンコーダによって検出されるのは、ビット503であり、エントリ2が上書エントリとして選択されることになる。そして、今回ビット503が検出されたため、ラウンドロビン用マスク501において、エントリ2に対応するビットが「0」に変更される。以後、全エントリの世代管理ビット列において「1」のビットが世代0にある間に上書エントリの選択が行われれば、エントリ1およびエントリ0が順次選択されることになる。そして、ラウンドロビン用マスク501のビットがすべて「0」になる時には、すべてのビットを「0」とはせずに「1」として初期化される。
このように、世代管理ビット列を並べ替えて得られるビット列の最も新しい世代のビット部分にラウンドロビン用マスクを乗算することにより、すべてのエントリにおいてほぼ同時に対応関係が更新され、さらに上書エントリを選択する必要が生じた場合でも、公平に上書エントリを選択することができる。
以上のように、本実施の形態によれば、方路管理テーブルの各エントリに設けられた世代管理ビット列を並べ替え、最も古い世代の方向に位置する「1」のビットを検出し、検出された「1」のビットに対応するエントリを上書エントリとして選択する。このため、送信元アドレスと受信ポート番号の対応関係が登録されてからの経過時間を比較することなく、最も古く対応関係が登録されたエントリを容易に選択することができ、処理負荷の増大を抑制しつつ、公平かつ効率的にテーブルの更新をすることができる。
(付記1)送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置であって、
フレームの送信元アドレスとフレームを受信したポートとの対応関係を個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持する管理テーブルと、
複数のポートを備えいずれか1つのポートからフレームを受信する受信手段と、
前記受信手段によって受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが前記管理テーブルにあるか否かを判定する判定手段と、
前記判定手段による判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も経過時間が長い方向にある標識ビットを検出し、この標識ビットに対応するエントリを上書き対象のエントリとして選択する選択手段と、
前記選択手段によって選択された上書き対象のエントリに前記受信手段によって受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して前記管理テーブルを更新する更新手段と
を有することを特徴とする経路制御装置。
(付記2)前記判定手段は、
前記受信手段によって受信されたフレームの送信元アドレスを前記管理テーブルにおいて検索する検索手段を含み、
送信元アドレスが登録済みのエントリがある場合に、このエントリを登録可能なエントリと判定することを特徴とする付記1記載の経路制御装置。
(付記3)前記更新手段は、
前記判定手段によって登録可能と判定されたエントリに前記受信手段においてフレームを受信したポートを登録することを特徴とする付記2記載の経路制御装置。
(付記4)前記更新手段は、
前記判定手段によって登録可能と判定されたエントリの世代管理ビット列における標識ビットの位置を経過時間が最も短い世代のビットに変更することを特徴とする付記3記載の経路制御装置。
(付記5)前記管理テーブルは、
エントリが空きエントリであるか否かを示す空き管理ビットを各エントリに関連付けて保持し、
前記判定手段は、
空き管理ビットによって空きエントリであることが示されるエントリがある場合に、この空きエントリを登録可能なエントリと判定することを特徴とする付記1記載の経路制御装置。
(付記6)前記更新手段は、
前記判定手段によって登録可能と判定された空きエントリに前記受信手段によって受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録することを特徴とする付記5記載の経路制御装置。
(付記7)前記更新手段は、
前記判定手段によって登録可能と判定された空きエントリの世代管理ビット列において経過時間が最も短い世代のビットを標識ビットとするとともに、空き管理ビットを変更することを特徴とする付記6記載の経路制御装置。
(付記8)前記選択手段は、
経過時間が対等の世代ごとに全エントリのビットを結合して全エントリの世代管理ビット列を並べ替えることを特徴とする付記1記載の経路制御装置。
(付記9)前記選択手段は、
世代管理ビット列を並べ替えて得られるビット列のうち、経過時間が最も短い世代のビット部分に対してマスクを施した上で標識ビットを検出することを特徴とする付記1記載の経路制御装置。
(付記10)前記選択手段は、
経過時間が最も短い世代のビット部分において過去に検出された標識ビットに対応するビットのみを隠蔽するマスクを施すことを特徴とする付記9記載の経路制御装置。
(付記11)送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置におけるテーブル更新方法であって、
複数のポートを備えいずれか1つのポートからフレームを受信する受信工程と、
前記受信工程にて受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが、フレームの送信元アドレスとフレームを受信したポートとの対応関係を個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持する管理テーブルにあるか否かを判定する判定工程と、
前記判定工程における判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も経過時間が長い方向にある標識ビットを検出する検出工程と、
前記検出工程にて検出された標識ビットに対応するエントリを上書き対象のエントリとして選択する選択工程と、
前記選択工程にて選択された上書き対象のエントリに前記受信工程にて受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して前記管理テーブルを更新する更新工程と
を有することを特徴とするテーブル更新方法。
本発明は、処理負荷の増大を抑制しつつ、公平かつ効率的にテーブルの更新をする場合に適用することができる。
一実施の形態に係る通信ネットワークの概略構成を示す図である。 一実施の形態に係る経路制御装置の要部構成を示すブロック図である。 一実施の形態に係るフレームの概略構成を示す図である。 一実施の形態に係る方路管理テーブルの一例を示す図である。 一実施の形態に係るフレーム中継処理部の内部構成を示すブロック図である。 一実施の形態に係るフレーム中継の動作を示すフロー図である。 一実施の形態に係る上書エントリ選択の動作を示すフロー図である。 一実施の形態に係る世代管理ビット列の一例を示す図である。 一実施の形態に係る上書エントリ選択の一例を示す図である。 一実施の形態に係る上書エントリ選択の他の一例を示す図である。
符号の説明
310 フレーム入出力部
320 フレーム処理部
330 方路管理テーブル
340 フレーム中継処理部
341 送信元アドレス検索部
342 エントリ検索部
343 上書エントリ選択部
344 テーブル更新部
345 送信先アドレス検索部
346 出力ポート決定部
350 クロック供給部
360 エージング処理部

Claims (5)

  1. 送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置であって、
    フレームの送信元アドレスとフレームを受信したポートとの対応関係を個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持する管理テーブルと、
    複数のポートを備えいずれか1つのポートからフレームを受信する受信手段と、
    前記受信手段によって受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが前記管理テーブルにあるか否かを判定する判定手段と、
    前記判定手段による判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も長い経過時間に対応する位置にある標識ビットを検出し、この標識ビットに対応するエントリを上書き対象のエントリとして選択する選択手段と、
    前記選択手段によって選択された上書き対象のエントリに前記受信手段によって受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して前記管理テーブルを更新する更新手段と
    を有することを特徴とする経路制御装置。
  2. 前記選択手段は、
    経過時間が対等の世代ごとに全エントリのビットを結合して全エントリの世代管理ビット列を並べ替えることを特徴とする請求項1記載の経路制御装置。
  3. 前記選択手段は、
    世代管理ビット列を並べ替えて得られるビット列のうち、経過時間が最も短い世代のビット部分に対してマスクを施した上で標識ビットを検出することを特徴とする請求項1記載の経路制御装置。
  4. 前記選択手段は、
    経過時間が最も短い世代のビット部分において過去に検出された標識ビットに対応するビットのみを隠蔽するマスクを施すことを特徴とする請求項3記載の経路制御装置。
  5. 送信元アドレスおよび送信先アドレスを含むフレームを中継して通信経路を制御する経路制御装置におけるテーブル更新方法であって、
    複数のポートを備えいずれか1つのポートからフレームを受信する受信工程と、
    前記受信工程にて受信されたフレームの送信元アドレスに関する対応関係を登録可能なエントリが、フレームの送信元アドレスとフレームを受信したポートとの対応関係を個々のエントリに記憶するとともに、エントリごとに設けられる世代管理ビット列であって各エントリが更新されてからの経過時間に応じた位置に標識ビットが配置された世代管理ビット列を保持する管理テーブルにあるか否かを判定する判定工程と、
    前記判定工程における判定の結果、対応関係を登録可能なエントリが無い場合に、全エントリの世代管理ビット列を経過時間に従って並べ替えて得られるビット列において、最も長い経過時間に対応する位置にある標識ビットを検出する検出工程と、
    前記検出工程にて検出された標識ビットに対応するエントリを上書き対象のエントリとして選択する選択工程と、
    前記選択工程にて選択された上書き対象のエントリに前記受信工程にて受信されたフレームの送信元アドレスとこのフレームを受信したポートとの対応関係を登録して前記管理テーブルを更新する更新工程と
    を有することを特徴とするテーブル更新方法。
JP2006209174A 2006-07-31 2006-07-31 経路制御装置およびテーブル更新方法 Expired - Fee Related JP4751784B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006209174A JP4751784B2 (ja) 2006-07-31 2006-07-31 経路制御装置およびテーブル更新方法
US11/605,356 US7822034B2 (en) 2006-07-31 2006-11-29 Path controls apparatus and table updating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006209174A JP4751784B2 (ja) 2006-07-31 2006-07-31 経路制御装置およびテーブル更新方法

Publications (2)

Publication Number Publication Date
JP2008035437A JP2008035437A (ja) 2008-02-14
JP4751784B2 true JP4751784B2 (ja) 2011-08-17

Family

ID=38986216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209174A Expired - Fee Related JP4751784B2 (ja) 2006-07-31 2006-07-31 経路制御装置およびテーブル更新方法

Country Status (2)

Country Link
US (1) US7822034B2 (ja)
JP (1) JP4751784B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101023388B1 (ko) * 2007-04-11 2011-03-18 삼성전자주식회사 이동통신 시스템에서 패킷 데이터 유닛의 송수신 방법 및 장치
US20090006521A1 (en) * 2007-06-29 2009-01-01 Veal Bryan E Adaptive receive side scaling
JP5438988B2 (ja) * 2009-02-17 2014-03-12 株式会社ミツトヨ 測定システムおよび干渉計
JP4942790B2 (ja) 2009-06-18 2012-05-30 アラクサラネットワークス株式会社 スイッチ、ネットワークシステム及びトラフィック移動方法
JP6443105B2 (ja) * 2015-02-16 2018-12-26 日本電気株式会社 制御装置、通信システム、仮想ネットワークの管理方法及びプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074554A (ja) * 2004-09-03 2006-03-16 Fujitsu Ltd アドレス管理テーブルのエージング方式

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095480A (en) * 1989-06-16 1992-03-10 Fenner Peter R Message routing system for shared communication media networks
US5488608A (en) * 1994-04-14 1996-01-30 Metricom, Inc. Method and system for routing packets in a packet communication network using locally constructed routing tables
US5633858A (en) * 1994-07-28 1997-05-27 Accton Technology Corporation Method and apparatus used in hashing algorithm for reducing conflict probability
US5764634A (en) * 1996-03-13 1998-06-09 International Business Machines Corporation Lan switch with zero latency
US6094434A (en) * 1996-12-30 2000-07-25 Compaq Computer Corporation Network switch with separate cut-through buffer
US6233242B1 (en) * 1996-12-30 2001-05-15 Compaq Computer Corporation Network switch with shared memory system
JP3123467B2 (ja) * 1997-06-18 2001-01-09 日本電気株式会社 ブリッジ
US6330229B1 (en) * 1998-11-09 2001-12-11 3Com Corporation Spanning tree with rapid forwarding database updates
US6791949B1 (en) * 2000-04-28 2004-09-14 Raytheon Company Network protocol for wireless ad hoc networks
JP3878014B2 (ja) * 2001-12-28 2007-02-07 富士通株式会社 Lan及びwanをインタフェースするパケットスイッチ
US7468975B1 (en) * 2002-05-06 2008-12-23 Foundry Networks, Inc. Flexible method for processing data packets in a network routing system for enhanced efficiency and monitoring capability
US7127255B2 (en) * 2002-10-01 2006-10-24 Trango Systems, Inc. Wireless point to multipoint system
EP1718034A1 (en) * 2005-04-25 2006-11-02 Thomson Multimedia Broadband Belgium Process for managing resource address requests and associated gateway device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006074554A (ja) * 2004-09-03 2006-03-16 Fujitsu Ltd アドレス管理テーブルのエージング方式

Also Published As

Publication number Publication date
US20080025311A1 (en) 2008-01-31
JP2008035437A (ja) 2008-02-14
US7822034B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
JP6358347B2 (ja) 通信システム、制御装置、ノードの制御方法
EP2608462B1 (en) Communication system, control apparatus, communication method and program
US8605622B2 (en) Route setup server, route setup method and route setup program
KR101365667B1 (ko) 통신 시스템, 노드, 제어 서버, 통신 방법 및 프로그램
KR101529950B1 (ko) 통신 시스템, 정보 처리 장치, 통신 노드, 통신 방법, 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체
US20170302566A1 (en) Bit index explicit replication (bier) forwarding for network device components
JP4822997B2 (ja) 通信装置および通信方法
JP5621781B2 (ja) ネットワークシステムとコントローラと方法とプログラム
JP5644775B2 (ja) 通信システムおよびトポロジー情報作成方法
US7817561B2 (en) Demand-based distribution of internet protocol forwarding information within a router
JP5103892B2 (ja) 先着学習方法、中継装置および中継装置用プログラム
JP4763791B2 (ja) ネットワーク相互接続装置におけるmacアドレステーブルの最適化された同期
US9264327B2 (en) Communication network management system, method and program, and management computer
JP2003258854A (ja) ルータ装置及びインターネットサービスプロバイダ選択方法
JP4751784B2 (ja) 経路制御装置およびテーブル更新方法
JP5747997B2 (ja) 制御装置、通信システム、仮想ネットワークの管理方法およびプログラム
JP5251716B2 (ja) パケット中継装置
JP2004289647A (ja) データ中継方法、データ中継装置およびその装置を用いたデータ中継システム
JP6344005B2 (ja) 制御装置、通信システム、通信方法及びプログラム
JP5954042B2 (ja) ネットワークシステム
JP2004128633A (ja) Ipルーティング機能を持つatm交換機のip転送方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees