JP4749431B2 - パイプラインスループットを促進するための方法及び装置 - Google Patents
パイプラインスループットを促進するための方法及び装置 Download PDFInfo
- Publication number
- JP4749431B2 JP4749431B2 JP2007557672A JP2007557672A JP4749431B2 JP 4749431 B2 JP4749431 B2 JP 4749431B2 JP 2007557672 A JP2007557672 A JP 2007557672A JP 2007557672 A JP2007557672 A JP 2007557672A JP 4749431 B2 JP4749431 B2 JP 4749431B2
- Authority
- JP
- Japan
- Prior art keywords
- producer
- consumer
- processor
- task
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 121
- 230000001737 promoting effect Effects 0.000 title claims 2
- 230000008569 process Effects 0.000 claims description 100
- 239000000872 buffer Substances 0.000 claims description 39
- 230000001360 synchronised effect Effects 0.000 claims description 26
- 230000004913 activation Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000003993 interaction Effects 0.000 claims 4
- 230000004044 response Effects 0.000 claims 4
- 230000008859 change Effects 0.000 claims 1
- 238000004590 computer program Methods 0.000 claims 1
- 230000036962 time dependent Effects 0.000 claims 1
- 238000004364 calculation method Methods 0.000 description 7
- 230000001419 dependent effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 125000002015 acyclic group Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
本発明者らは、まず、本発明者らがプロセッサの非同期実行をいつ、どのように可能にするかを説明する。この実施形態では、依存関係は、いかなるプロデューサ/コンシューマのペアについても壊されず、これによって、さらに、システム全体の正確さが促進される。
パイプラインコントローラ11は、実行するのが安全でない時にプロセッサをストールする。パイプラインコントローラ11は、あらゆるプロデューサ/コンシューマのペアの間のランタイム相対時間距離と、コンシューマのプロデューサに対する変化する依存関係及びその逆と、EB状態(一杯又は一杯でない)とに関する情報を有する。この情報を使用して、パイプラインコントローラ11は、ストール信号をプロセッサへ発行する。
ストール(P)=自己ストール(P)OR(すべてのプロデューサiについてPへの供給OR(プロデューサiによるストール(P)))OR(すべてのコンシューマjについてPからの読み出しOR(コンシューマjによるストール(P)))OR(タスク完了(P)&!起動(P))
コンシューマjによるストール(P)=依存関係(P,j)&同期進み(P,j)&PからjへのEBが一杯(P_to_j_eb_full)
プロデューサiによるストール(P)=依存関係(P,i)&同期進み(P,i)
パイプラインコントローラ11は、ランタイムにおいて、あらゆるプロデューサ(p)/コンシューマcのペアの間の相対時間距離rを維持する。rの計算は示す通りである(注:それらはif条件であって、elseif条件ではない)。
if(ストール(p))r--;if(ストール(c))r++;if(終了(p))r+=a(p);if(終了(c))r-=a(c);
ここで、本発明者らは、プロセッサを起動する方法、及び、パイプラインが次のタスクを受け付ける準備ができていることを信号で伝達する方法を説明する。プロセッサにおけるタスクの起動及び終了はイベントを表すものとする。スケジュールから、プロセッサにおける起動イベント及び終了イベントの次第に増加する順序を得ることができる。イベント時刻の非減少順によるこのようなイベントの順序は、イベント順序(event_order)又はeorderとして知られている。本発明者らは、たとえ非同期の実行を可能にしても、どのタスクの実行もeorderの通りに行われるように制限する。この決定論的な実行によって、単純なトークンパッシングメカニズムを使用してプロセッサを起動することが可能になるだけでなく、(起動イベント及び終了イベントを使用する)単純なロジックがプロセッサ間の依存関係を追跡することも可能になる。
依存関係(p,c)及び依存関係(c,p)は、プロデューサ/コンシューマのペアごとに保持される。ペアの間の依存関係は、多くのタスクのスケジュールを作成し、安定した状態を検査することによって求めることができる。依存関係(p1,p2)は、時に、p1がp2のタスクと同じタスク又はp2のタスクよりも新しいタスクを実行している時に存在し、p1がp2のタスクよりも古いタスクを実行している時は存在しない。実行中、依存関係は、プロセッサにおける起動イベント及び終了イベントを使用して容易に追跡することができる。たとえば、図2において、依存関係(p1,p2)は、起動(p2)において開始し、終了(p1)において終了する。すべてのタイプのプロデューサ/コンシューマのスケジュールについて依存関係決定ロジックを計算することができる。
EBコントローラは、あらゆるEB13と共に存在する。IPBの書き込みは、常にEBコントローラを通る。pがcよりも同期進みである場合、EBコントローラはEBに書き込みを行う。pがcよりも同期進みでない場合、EBコントローラは、IPBへデータを通過させる。EBは、タイムスタンプが付けられるデータを有するFIFOとしてモデル化される。データがEBに最初に書き込まれる時、タイムスタンプ=r(p,c)−d(p,c)である。ここでそれぞれ、rはランタイムであり、dは指定された相対時間距離である。EBのデータアイテムのタイムスタンプは、コンシューマの非ストールサイクルごとに1つずつ減少される。EB FIFOの先頭データのタイムスタンプが0になると、そのデータは、コンシューマと同期しており、その先頭はIPBへフラッシュされる。コンシューマは常にIPBから読み出しを行う。
2・・・中間バッファ(プロセッサ間バッファ)
3・・・中間バッファ(プロセッサ間バッファ)
10・・・パイプライン
11・・・パイプラインコントローラ
12・・・中間バッファ(プロセッサ間バッファ)
13・・・さらなるプロセッサ間素子(特別なバッファ)
Claims (17)
- 同期パイプラインシステムにおけるパイプラインスループットを促進する方法であって、
前記システムにおいて、パイプラインコントローラにより、
複数のタスクが、順にパイプライン化され、
前記各タスクが、パイプライン処理の同じシーケンスとして実行され、前記パイプライン処理は、複数のプロデューサプロセス/コンシューマプロセスのペアを形成し、中間処理バッファを通して、プロデューサプロセスからコンシューマプロセスへデータを転送し、
前記各プロセスのペアの前記プロデューサプロセスおよびコンシューマプロセスそれぞれを、プロデューサプロセスの実行結果をコンシューマプロセスが利用する依存関係を満たすように予め定められたクロックサイクル単位の起動時間の差で開始させることにより、タスクが実行され、
前記方法は、パイプラインコントローラが、前記プロデューサプロセスおよび前記コンシューマプロセスの前記各ペアを制御することにより、
前記プロデューサプロセスによる前記中間処理バッファへの正しい書き込み、および、前記コンシューマプロセスによる前記中間処理バッファからの正しい読み込みを行う、前記中間処理バッファを介した前記プロデューサプロセスおよび前記コンシューマプロセスのインタラクションのタイミングを考慮する動作状況と、
前記プロデューサプロセスが、前記コンシューマプロセスよりも、予め定められた数よりも多いクロックサイクル数先に実行されている、または、前記コンシューマプロセスが、前記プロデューサプロセスよりも、前記予め定められた数よりも少ないクロックサイクル数後ろで実行されている状態を示す同期進みの場合に、前記プロデューサプロセスおよび前記コンシューマプロセスの間でさらなるバッファが利用できる動作状況と
の少なくとも1つを含む動作状況の組において、実行が開始される間の前記プロデューサプロセスおよび前記コンシューマプロセスの非同期オペレーションを可能にすることと、
前記動作状況以外の場合に、前記プロセスのうち、前記同期進みのプロセスをストールすることにより、前記プロデューサプロセスおよび前記コンシューマプロセスの非同期オペレーションに応答することと
を含む方法。 - 前記動作状況の組は、前記中間処理バッファを介した前記プロデューサプロセスおよび前記コンシューマプロセスのインタラクションのタイミングを考慮する前記動作状況を含み、
前記タイミングを考慮する動作状況は、前記プロデューサプロセスおよびコンシューマプロセスのうち、前記同期進みの一方のプロセスが、他方のプロセスが実行しているタスクよりも先に実行されたタスクを実行している状況と判断される
請求項1に記載の方法。 - 前記動作状況の組は、前記プロデューサプロセスが、前記コンシューマプロセスよりも、予め定められた数よりも多いクロックサイクル数先に実行されている場合に、前記プロデューサプロセスおよび前記コンシューマプロセスの間でさらなるバッファを利用することを考慮する動作状況を含み、
前記さらなるバッファが、前記プロデューサプロセスが、前記コンシューマプロセスよりも、予め定められた数よりも多いクロックサイクル数先に起動している時間に依存する遅延を提供するよう制御される
請求項1に記載の方法。 - 前記プロデューサプロセスおよび前記コンシューマプロセスの間の起動時間の差は、一定の値に維持されるように計算され、
前記計算される値は、前記コンシューマプロセスがストールされることに応じて増やされ、前記プロデューサプロセスがストールされることに応じて減らされ、
前記計算される値は、前記プロデューサプロセスおよび前記コンシューマプロセスが互いに非同期に実行するかを判断するために用いられる
請求項1〜3のいずれかに記載の方法。 - 前記プロデューサプロセスおよびコンシューマプロセスが互いに非同期に実行するかを判断することは、前記計算された起動時間の差と、前記予め定められた起動時間の差とを比較することを含む
請求項4に記載の方法。 - 前記プロデューサプロセスおよびコンシューマプロセス、または、いずれかのプロセスを選択的にストールすることにより、前記プロセスを同期させるまで、前記プロデューサプロセスおよび前記コンシューマプロセスの間の前記計算された起動時間の差を、前記予め定められた起動時間の差と比較することにより判断しながら、前記プロデューサプロセスおよびコンシューマプロセスが非同期を維持するように、前記プロデューサプロセスおよび前記計算された起動時間の差は、前記プロデューサプロセスの現在の実行の終了に応じて増やされ、前記コンシューマプロセスの現在の実行の終了に応じて減らされる
請求項5に記載の方法。 - 個々のプロセスがタスクを起動した時及び終了した時にフラグを立て、前記個々のプロセスが実施している前記タスクの追跡を可能にするステップ
をさらに含む請求項1に記載の方法。 - 個々のプロセスがタスクを起動した時及び終了した時にフラグを立てることをさらに含み、前記個々のプロセスの前記フラグを立てることを利用して、プロセスペアの一方のプロセスが、他方により実行されているタスクより先に実行されるタスクを実行しているか否かを判断する
請求項2に記載の方法。 - 複数のタスクを順に処理するための一連のパイプライン化プロセッサであって、複数のプロデューサプロセッサ/コンシューマプロセッサのペアを形成するプロセッサと、
前記各プロセッサのペアにおいて、プロデューサプロセスからコンシューマプロセスへデータの転送をバッファリングする中間処理バッファと、
前記各プロセスのペアの前記プロデューサプロセスおよび前記コンシューマプロセスそれぞれを、プロデューサプロセスの実行結果をコンシューマプロセスが利用する依存関係を満たすように予め定められたクロックサイクル単位の起動時間の差で開始させることにより、タスク実行が開始されるよう構成される制御手段と
を有し、
前記制御手段は、さらに
前記プロデューサプロセッサによる前記中間処理バッファへの正しい書き込み、および、前記コンシューマプロセッサによる前記中間処理バッファからの正しい読み込みを行う、前記中間処理バッファを介した前記プロデューサプロセッサおよび前記コンシューマプロセッサのインタラクションのタイミングを考慮する動作状況と、
前記プロデューサプロセッサが、前記コンシューマプロセスよりも、予め定められた数よりも多いクロックサイクル数先に実行されている、または、前記コンシューマプロセスが、前記プロデューサプロセスよりも、前記予め定められた数よりも少ないクロックサイクル数後ろで実行されている状態を示す同期進みの場合に、前記プロデューサプロセッサおよび前記コンシューマプロセッサの間でさらなるバッファが利用できる動作状況と
の少なくとも1つを含む動作状況の組において、実行が開始される間の前記プロデューサプロセッサおよび前記コンシューマプロセッサの非同期オペレーションを可能にし、
前記動作状況以外の場合に、前記プロセッサのうち、予め定められたクロックサイクル数先に実行されるプロセッサをストールすることにより、前記プロデューサプロセッサおよび前記コンシューマプロセッサの非同期オペレーションに応答する
よう構成される同期パイプラインシステム。 - 前記動作状況の組は、前記中間処理バッファを介した前記プロデューサプロセッサおよび前記コンシューマプロセッサのインタラクションのタイミングを考慮する前記動作状況を含み、
前記タイミングを考慮する動作状況は、前記プロデューサプロセスおよびコンシューマプロセスのうち、前記同期進みの一方のプロセスが、他方のプロセスが実行しているタスクよりも先に実行されたタスクを実行している状況と判断される
請求項9に記載のシステム。 - 前記動作状況の組は、前記プロデューサプロセスが、前記コンシューマプロセスよりも、予め定められた数よりも多いクロックサイクル数先に実行されている場合に、前記プロデューサプロセスおよび前記コンシューマプロセスの間でさらなるバッファを利用することを考慮する動作状況を含み、
前記制御手段は、前記プロデューサプロセッサが、前記コンシューマプロセッサよりも、予め定められた数よりも多いクロックサイクル数先に起動している時間に依存して、前記さらなるバッファにより提供された遅延の時間を変化させるように前記さらなるバッファを制御するよう構成されている
請求項9に記載のシステム。 - 前記制御手段は、
前記プロデューサプロセスおよび前記コンシューマプロセスの間の起動時間の差を、一定の値に維持するように計算され、
前記コンシューマプロセッサがストールされることに応じて、前記計算される値を増やし、
前記プロデューサプロセッサがストールされることに応じて、前記計算される値を減らし、
前記計算される値を、前記プロデューサプロセッサおよび前記コンシューマプロセッサが互いに非同期に実行するかを判断するために用いる
ように構成される
請求項9〜11のいずれかに記載のシステム。 - 前記制御手段は、前記計算された起動時間の差と、前記予め定められた起動時間の差とを比較することにより、前記プロデューサプロセッサおよびコンシューマプロセッサが互いに非同期に実行するかを判断するよう構成される
請求項12に記載のシステム。 - 前記制御手段は、前記プロデューサプロセスおよびコンシューマプロセス、または、いずれかのプロセスを選択的にストールすることにより、前記プロセスを同期させるまで、前記プロデューサプロセスおよび前記コンシューマプロセスの間の前記計算された起動時間の差を、前記予め定められた起動時間の差と比較することにより判断しながら、前記プロデューサプロセスおよびコンシューマプロセスが非同期を維持するように、前記プロデューサプロセスおよび前記計算された起動時間の差を、前記プロデューサプロセスの現在の実行の終了に応じて増やし、前記コンシューマプロセスの現在の実行の終了に応じて減らすよう構成される
請求項13に記載のシステム。 - 前記制御手段は、個々のプロセッサがタスクを起動している時及び終了している時にフラグを立てると共に、タスクの該起動及び/又は該終了が個々のプロセッサによって実施されている時を追跡するように構成されている
請求項9に記載のシステム。 - 前記制御手段は、個々のプロセスがタスクを起動した時及び終了した時にフラグを立てて、前記個々のプロセスの前記フラグを立てることを利用して、プロセッサペアの一方のプロセッサが、他方により実行されているタスクより先に実行されるタスクを実行しているか否かを判断するように構成されている
請求項10に記載のシステム。 - 請求項1に記載の方法を実施するように同期パイプラインを制御するよう構成されるコンピュータプログラムを提供する
コンピュータ可読媒体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IN2005/000070 WO2006092807A1 (en) | 2005-03-04 | 2005-03-04 | A method and apparatus for facilitating pipeline throughput |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008532171A JP2008532171A (ja) | 2008-08-14 |
JP4749431B2 true JP4749431B2 (ja) | 2011-08-17 |
Family
ID=36940868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007557672A Expired - Fee Related JP4749431B2 (ja) | 2005-03-04 | 2005-03-04 | パイプラインスループットを促進するための方法及び装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8271993B2 (ja) |
EP (1) | EP1859346B1 (ja) |
JP (1) | JP4749431B2 (ja) |
WO (1) | WO2006092807A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7945745B2 (en) | 2007-09-17 | 2011-05-17 | General Electric Company | Methods and systems for exchanging data |
KR20100035394A (ko) | 2008-09-26 | 2010-04-05 | 삼성전자주식회사 | 멀티 프로세싱에서의 메모리 관리장치 및 그 방법 |
FR2965948A1 (fr) * | 2010-10-07 | 2012-04-13 | Commissariat Energie Atomique | Systeme d'ordonnancement de l'execution de taches cadence par un temps logique vectoriel |
US20120151488A1 (en) * | 2010-12-10 | 2012-06-14 | International Business Machines Corporation | Measuring Transaction Performance Across Application Asynchronous Flows |
US9235798B2 (en) * | 2012-07-18 | 2016-01-12 | Micron Technology, Inc. | Methods and systems for handling data received by a state machine engine |
US9621636B1 (en) * | 2013-09-10 | 2017-04-11 | Google Inc. | Distributed processing system throttling |
US10917438B2 (en) * | 2018-01-25 | 2021-02-09 | Cisco Technology, Inc. | Secure publishing for policy updates |
US11275485B2 (en) * | 2018-06-15 | 2022-03-15 | Sap Se | Data processing pipeline engine |
US11461127B2 (en) * | 2019-05-24 | 2022-10-04 | Texas Instruments Incorporated | Pipeline arbitration |
EP3991387A1 (en) * | 2019-06-26 | 2022-05-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparatuses for service discovery |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228862A (ja) * | 1988-07-19 | 1990-01-30 | Agency Of Ind Science & Technol | 並列論理型言語におけるデータ転送方式 |
EP1206084A2 (en) * | 2000-11-07 | 2002-05-15 | Alcatel Internetworking (PE), Inc. | Non-blocking, multi-context pipelined processor |
US20020199085A1 (en) * | 2001-06-08 | 2002-12-26 | Norden Erik K. | Variable length instruction pipeline |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4073005A (en) * | 1974-01-21 | 1978-02-07 | Control Data Corporation | Multi-processor computer system |
DE68927946T2 (de) * | 1988-08-02 | 1997-10-16 | Philips Electronics Nv | Verfahren und Vorrichtung für die Synchronisierung von parallelen Prozessoren unter Verwendung einer unscharf definierten Sperre |
JP3039953B2 (ja) * | 1989-04-28 | 2000-05-08 | 株式会社日立製作所 | 並列化装置 |
US5317734A (en) * | 1989-08-29 | 1994-05-31 | North American Philips Corporation | Method of synchronizing parallel processors employing channels and compiling method minimizing cross-processor data dependencies |
JP2772304B2 (ja) * | 1992-04-10 | 1998-07-02 | 富士通株式会社 | 並列処理の負荷均一化方法 |
US6049860A (en) * | 1998-02-19 | 2000-04-11 | International Business Machines Corporation | Pipelined floating point stores |
US6370600B1 (en) * | 1999-05-25 | 2002-04-09 | Advanced Micro Devices, Inc. | Staging buffer for translating clock domains when source clock frequency exceeds target clock frequency |
US6609193B1 (en) * | 1999-12-30 | 2003-08-19 | Intel Corporation | Method and apparatus for multi-thread pipelined instruction decoder |
-
2005
- 2005-03-04 JP JP2007557672A patent/JP4749431B2/ja not_active Expired - Fee Related
- 2005-03-04 US US11/885,395 patent/US8271993B2/en not_active Expired - Fee Related
- 2005-03-04 EP EP05733005A patent/EP1859346B1/en not_active Expired - Fee Related
- 2005-03-04 WO PCT/IN2005/000070 patent/WO2006092807A1/en not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0228862A (ja) * | 1988-07-19 | 1990-01-30 | Agency Of Ind Science & Technol | 並列論理型言語におけるデータ転送方式 |
EP1206084A2 (en) * | 2000-11-07 | 2002-05-15 | Alcatel Internetworking (PE), Inc. | Non-blocking, multi-context pipelined processor |
US20020199085A1 (en) * | 2001-06-08 | 2002-12-26 | Norden Erik K. | Variable length instruction pipeline |
Also Published As
Publication number | Publication date |
---|---|
JP2008532171A (ja) | 2008-08-14 |
US20080168464A1 (en) | 2008-07-10 |
EP1859346A4 (en) | 2008-07-09 |
WO2006092807A1 (en) | 2006-09-08 |
US8271993B2 (en) | 2012-09-18 |
EP1859346A1 (en) | 2007-11-28 |
EP1859346B1 (en) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4749431B2 (ja) | パイプラインスループットを促進するための方法及び装置 | |
KR100951092B1 (ko) | 정교한 멀티스레드 디스패치 차단 방법, 장치 및 컴퓨터 판독가능한 기록 매체 | |
JP4667206B2 (ja) | マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法 | |
US6021457A (en) | Method and an apparatus for minimizing perturbation while monitoring parallel applications | |
US5579498A (en) | Pipelined data processing system capable of stalling and resuming a pipeline operation without using an interrupt processing | |
JP2008210107A (ja) | シミュレーション方法及びシミュレーション装置 | |
JP5231800B2 (ja) | 半導体集積回路装置および半導体集積回路装置のクロック制御方法 | |
US7069425B1 (en) | Real-time processor executing predetermined operation defined by program correctly at predetermined time | |
JP2019125350A5 (ja) | ||
US6615281B1 (en) | Multi-node synchronization using global timing source and interrupts following anticipatory wait state | |
WO2017088456A1 (zh) | 多输入多输出处理器流水线数据同步装置及方法 | |
US20240036921A1 (en) | Cascading of Graph Streaming Processors | |
WO2021114665A1 (zh) | 量子芯片控制器、量子计算处理系统和电子设备 | |
JP4722994B2 (ja) | 集積回路の処理ステージ内のエラー回復 | |
JP4382833B2 (ja) | プロセッサ | |
Gao et al. | Modeling and verifying uncertainty-aware timing behaviors using parametric logical time constraint | |
JP2013250696A (ja) | プロセッサシステムおよびプロセッサ制御装置 | |
JP2924736B2 (ja) | パイプライン演算装置 | |
US11741044B2 (en) | Issuing instructions on a vector processor | |
JP2008197943A (ja) | コンピュータシステム | |
TWI795475B (zh) | 週期行程執行系統以及系統晶片裝置 | |
WO2022024214A1 (ja) | プログラム作成装置、遅延量更新装置、処理システム及びプログラム | |
JP2008112243A (ja) | シミュレーションプログラム、並びに、それを生成する装置及び方法及びプログラム | |
Voss | Scheduling in time-triggered networks | |
JP2006126893A (ja) | クロック制御装置、情報処理装置およびクロック制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100914 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100922 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4749431 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |