JP4742764B2 - Piezoelectric device and manufacturing method thereof - Google Patents

Piezoelectric device and manufacturing method thereof Download PDF

Info

Publication number
JP4742764B2
JP4742764B2 JP2005265221A JP2005265221A JP4742764B2 JP 4742764 B2 JP4742764 B2 JP 4742764B2 JP 2005265221 A JP2005265221 A JP 2005265221A JP 2005265221 A JP2005265221 A JP 2005265221A JP 4742764 B2 JP4742764 B2 JP 4742764B2
Authority
JP
Japan
Prior art keywords
film
forming
buffer layer
substrate
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005265221A
Other languages
Japanese (ja)
Other versions
JP2007081645A (en
Inventor
修 中川原
英俊 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005265221A priority Critical patent/JP4742764B2/en
Publication of JP2007081645A publication Critical patent/JP2007081645A/en
Application granted granted Critical
Publication of JP4742764B2 publication Critical patent/JP4742764B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

この発明は、厚み縦振動を利用する圧電装置およびその製造方法に関するもので、特に、圧電装置に備える圧電薄膜の結晶配向性をより向上させるための改良に関するものである。   The present invention relates to a piezoelectric device using longitudinal vibration and a method for manufacturing the same, and more particularly to an improvement for further improving the crystal orientation of a piezoelectric thin film provided in the piezoelectric device.

この発明とって興味ある圧電装置として、バルク弾性波(BAW)素子がある。BAW素子は、ニオブ酸リチウム(LiNbO)やタンタル酸リチウム(LiTaO)等からなる基板と、その上に形成された酸化亜鉛(ZnO)や窒化アルミニウム(AlN)等からなる圧電薄膜とを備え、圧電薄膜を主振動部とする厚み縦振動を利用する素子である。 An interesting piezoelectric device for this invention is a bulk acoustic wave (BAW) element. The BAW element includes a substrate made of lithium niobate (LiNbO 3 ), lithium tantalate (LiTaO 3 ), or the like, and a piezoelectric thin film made of zinc oxide (ZnO), aluminum nitride (AlN), or the like formed thereon. This is an element utilizing thickness longitudinal vibration having a piezoelectric thin film as a main vibration part.

BAW素子を用いた共振子は、一般に、基板と、基板によって支持される、圧電薄膜ならびに圧電薄膜を厚み方向に挟んで互いに対向するように形成される上電極および下電極とを備えている(たとえば、特許文献1参照)。   A resonator using a BAW element generally includes a substrate, a piezoelectric thin film supported by the substrate, and an upper electrode and a lower electrode formed so as to face each other with the piezoelectric thin film sandwiched in the thickness direction ( For example, see Patent Document 1).

上述のようなBAW素子を用いた共振子は、これを複数組み合わせることにより、たとえばバンドパスフィルタが構成される。近年の無線通信機器市場の拡大に伴い、フィルタに対し、広帯域化の要求がある。BAW素子を用いたフィルタにおいて広帯域化を図るためには、共振子の電気機械結合係数を大きくする必要がある。そして、電気機械結合係数を大きくするためには、圧電薄膜の結晶の配向性を向上させる必要がある。   For example, a bandpass filter is configured by combining a plurality of resonators using the BAW element as described above. With the recent expansion of the wireless communication equipment market, there is a demand for a wider bandwidth for the filter. In order to increase the bandwidth of a filter using a BAW element, it is necessary to increase the electromechanical coupling coefficient of the resonator. In order to increase the electromechanical coupling coefficient, it is necessary to improve the crystal orientation of the piezoelectric thin film.

たとえば特許文献2に記載されているBAW素子を用いた共振子では、圧電薄膜として、その厚み方向に結晶が配向するc軸配向膜が用いられている。このように、圧電薄膜において、その振動方向と同じc軸方向に結晶を配向させることにより、圧電薄膜内での振動の伝搬損失を低減することができ、その結果、電気機械結合係数を大きくすることができる。   For example, in a resonator using a BAW element described in Patent Document 2, a c-axis alignment film in which crystals are aligned in the thickness direction is used as a piezoelectric thin film. Thus, in the piezoelectric thin film, by orienting the crystal in the same c-axis direction as the vibration direction, the propagation loss of vibration in the piezoelectric thin film can be reduced, and as a result, the electromechanical coupling coefficient is increased. be able to.

しかしながら、上記特許文献2に記載のBAW素子を用いた共振子において、圧電薄膜の材料として、代表的なAlNやZnOを用いる場合、圧電薄膜を通常の多結晶電極上に成膜すると、圧電薄膜は、分極軸であるc軸が基板法線方向に成長する一方、c面内ではランダム配向となるため、1軸配向膜となってしまう。その結果、c面内(圧電薄膜の主面方向)に粒界が多く存在することになり、グレイン間の結合力が弱まって、バルク弾性波を散乱させるため、振動方向に対して垂直な面方向(圧電薄膜の主面方向)への伝搬損失を低減させることができないという問題がある。
特開昭60‐217711号公報 特開2003‐158309号公報
However, in the resonator using the BAW element described in Patent Document 2, when a typical AlN or ZnO is used as a material for the piezoelectric thin film, the piezoelectric thin film is formed when the piezoelectric thin film is formed on a normal polycrystalline electrode. While the c-axis, which is the polarization axis, grows in the normal direction of the substrate, it becomes a random orientation in the c-plane, resulting in a uniaxial alignment film. As a result, there are many grain boundaries in the c-plane (in the direction of the main surface of the piezoelectric thin film), the bonding force between grains is weakened, and bulk elastic waves are scattered. There is a problem that the propagation loss in the direction (the main surface direction of the piezoelectric thin film) cannot be reduced.
JP-A-60-217711 JP 2003-158309 A

そこで、この発明の目的は、上述のような問題を解決し得る、圧電装置およびその製造方法を提供しようとすることである。   Therefore, an object of the present invention is to provide a piezoelectric device and a method for manufacturing the same that can solve the above-described problems.

簡単に言えば、この発明では、圧電薄膜が3軸配向化されることにより粒界が減少し、それによって、圧電薄膜内でのバルク弾性波の散乱が抑制され、その結果、圧電特性が改善された圧電装置が提供される。   In short, in the present invention, the grain boundary is reduced by the triaxial orientation of the piezoelectric thin film, thereby suppressing the scattering of bulk elastic waves in the piezoelectric thin film, resulting in improved piezoelectric characteristics. An improved piezoelectric device is provided.

より詳細には、この発明は、Siからなる基板と、基板によって支持される、圧電薄膜ならびに圧電薄膜を厚み方向に挟んで互いに対向するように形成される上電極および下電極とを備える、圧電装置にまず向けられる。このような圧電装置において、この発明では、基板と下電極との間に、結晶格子不整を緩和するためのバッファ層が形成され、このバッファ層は積層構造であり、基板側からエピタキシャルCu膜、Ti膜および導体膜を有し、かつ、少なくとも下電極および圧電薄膜が、エピタキシャル膜から構成されることを特徴としている。 More specifically, the present invention includes a piezoelectric substrate including a substrate made of Si, a piezoelectric thin film supported by the substrate, and an upper electrode and a lower electrode formed so as to face each other with the piezoelectric thin film sandwiched in the thickness direction. First directed to the device. In such a piezoelectric device, in the present invention, a buffer layer for relaxing crystal lattice irregularities is formed between the substrate and the lower electrode, and this buffer layer has a laminated structure, and an epitaxial Cu film is formed from the substrate side . It has a Ti film and a conductor film , and at least the lower electrode and the piezoelectric thin film are formed of an epitaxial film.

この発明に係る圧電装置の第1の実施態様では、下電極とバッファ層との間に、空隙が形成され、それによって、エアギャップ型の圧電装置が構成される。   In the first embodiment of the piezoelectric device according to the present invention, an air gap is formed between the lower electrode and the buffer layer, thereby forming an air gap type piezoelectric device.

上述の導体膜は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含むことが好ましい Above conductive film is, Al, Pt, Au, Pd , Ag, Rh, γ-Mn, Ir, α-Sn, Cu, preferably includes one selected from gamma-Fe and Ni.

また、下電極とバッファ層とは、空隙の周囲領域において互いに接触し、それによって、互いに電気的に接続されていることが好ましい。   In addition, it is preferable that the lower electrode and the buffer layer are in contact with each other in the peripheral region of the gap and thereby electrically connected to each other.

また、第1の実施態様において、下電極は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含むことが好ましい。   In the first embodiment, the lower electrode includes one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. Is preferred.

この発明に係る圧電装置の第2の実施態様では、下電極は、空隙を介することなく、バッファ層に接するように形成される。   In the second embodiment of the piezoelectric device according to the present invention, the lower electrode is formed in contact with the buffer layer without any gap.

第2の実施態様では、下電極は、バッファ層上に形成されるTi膜と、Ti膜上に形成される導体膜とを備えることが好ましい。この場合、導体膜は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含むことが好ましい。   In the second embodiment, the lower electrode preferably includes a Ti film formed on the buffer layer and a conductor film formed on the Ti film. In this case, the conductor film preferably contains one kind selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni.

第2の実施態様において、基板に、バッファ層の基板側の面の少なくとも一部を露出させるキャビティが形成され、それによって、ダイヤフラム型の圧電装置が構成されてもよい。   In the second embodiment, a cavity that exposes at least a part of the surface of the buffer layer on the substrate side is formed in the substrate, whereby a diaphragm type piezoelectric device may be configured.

この発明に係る圧電装置において、圧電薄膜は、AlNまたはZnOからなることが好ましい。   In the piezoelectric device according to the present invention, the piezoelectric thin film is preferably made of AlN or ZnO.

また、上電極についても、これがエピタキシャル膜から構成されることが好ましい。   Further, it is preferable that the upper electrode is composed of an epitaxial film.

この発明は、また、上述したような構造を有する圧電装置を製造するための方法にも向けられる。   The present invention is also directed to a method for manufacturing a piezoelectric device having a structure as described above.

この発明に係る圧電装置の製造方法は、第1の局面では、前述したエアギャップ型の圧電装置の製造方法に向けられる。   In a first aspect, a method for manufacturing a piezoelectric device according to the present invention is directed to the above-described method for manufacturing an air gap type piezoelectric device.

この第1の局面による製造方法は、Siからなる基板を用意する工程と、基板の一部上に、結晶格子不整を緩和するためのバッファ層を形成する工程と、バッファ層の少なくとも一部を覆うように、基板の一部上に、後で選択的に除去されることが予定された犠牲層を形成する工程と、バッファ層の上方の位置に少なくとも一部が位置するように、少なくとも犠牲層上に下電極を形成する工程と、犠牲層を覆うように、基板上に圧電薄膜を形成する工程と、圧電薄膜を介して下電極に対向するように、圧電薄膜上に上電極を形成する工程と、犠牲層を除去し、それによって、下電極とバッファ層との間に空隙を形成する工程とを備えている。そして、バッファ層はエピタキシャルCu膜、Ti膜および導体膜を有し、上記バッファ層形成工程は、基板上にエピタキシャルCu膜を形成する工程と、このエピタキシャルCu膜上にTi膜を形成する工程と、このTi膜上に導体膜を形成する工程とを備え、上記犠牲層形成工程、上記下電極形成工程および上記圧電薄膜形成工程は、それぞれ、犠牲層、下電極および圧電薄膜をエピタキシャル成長させるように実施されることを特徴としている。 The manufacturing method according to the first aspect includes a step of preparing a substrate made of Si, a step of forming a buffer layer for alleviating crystal lattice irregularities on a portion of the substrate, and at least a portion of the buffer layer. Forming a sacrificial layer that is intended to be selectively removed later on a portion of the substrate to cover, and at least sacrificing so that at least a portion is located above the buffer layer Forming a lower electrode on the layer, forming a piezoelectric thin film on the substrate so as to cover the sacrificial layer, and forming the upper electrode on the piezoelectric thin film so as to face the lower electrode through the piezoelectric thin film And removing the sacrificial layer, thereby forming a gap between the lower electrode and the buffer layer. The buffer layer includes an epitaxial Cu film , a Ti film, and a conductor film . The buffer layer forming step includes a step of forming an epitaxial Cu film on the substrate, and a step of forming a Ti film on the epitaxial Cu film. Forming a conductor film on the Ti film , wherein the sacrificial layer forming step, the lower electrode forming step, and the piezoelectric thin film forming step are performed so that the sacrificial layer, the lower electrode, and the piezoelectric thin film are epitaxially grown, respectively. It is characterized by being implemented.

この発明に係る圧電装置の製造方法は、第2の局面では、前述したダイヤフラム型の圧電装置の製造方法に向けられる。   In the second aspect, the method for manufacturing a piezoelectric device according to the present invention is directed to the above-described method for manufacturing a diaphragm type piezoelectric device.

この第2の局面による製造方法は、Siからなる基板を用意する工程と、基板の一部上に、結晶格子不整を緩和するためのバッファ層を形成する工程と、バッファ層の少なくとも一部を覆うように、基板上に下電極を形成する工程と、バッファ層の上方の位置において下電極を覆うように、基板上に圧電薄膜を形成する工程と、圧電薄膜を介して下電極に対向するように、圧電薄膜上に上電極を形成する工程と、基板の、バッファ層が形成された部分に、キャビティを形成する工程とを備えている。そして、バッファ層はエピタキシャルCu膜を有し、上記バッファ層形成工程は、基板上にエピタキシャルCu膜を形成するように実施され、上記下電極形成工程および上記圧電薄膜形成工程は、それぞれ下電極および圧電薄膜をエピタキシャル成長させるように実施され、上記下電極形成工程は、上記バッファ層上にTi膜を形成する工程と、このTi膜上に導体膜を形成する工程とを備えることを特徴としている。 The manufacturing method according to the second aspect includes a step of preparing a substrate made of Si, a step of forming a buffer layer for alleviating crystal lattice irregularities on a portion of the substrate, and at least a portion of the buffer layer. A step of forming a lower electrode on the substrate so as to cover, a step of forming a piezoelectric thin film on the substrate so as to cover the lower electrode at a position above the buffer layer, and a lower electrode facing the lower electrode via the piezoelectric thin film As described above, the method includes a step of forming an upper electrode on the piezoelectric thin film, and a step of forming a cavity in a portion of the substrate where the buffer layer is formed. The buffer layer has an epitaxial Cu film, and the buffer layer forming step is performed to form an epitaxial Cu film on the substrate, and the lower electrode forming step and the piezoelectric thin film forming step are respectively The lower electrode forming step is performed so as to epitaxially grow a piezoelectric thin film, and includes a step of forming a Ti film on the buffer layer and a step of forming a conductor film on the Ti film .

この発明に係る圧電装置の製造方法において、基板としては、水素終端したSi(100)面またはSi(111)面を有するものが有利に用いられる。   In the method for manufacturing a piezoelectric device according to the present invention, a substrate having a hydrogen-terminated Si (100) surface or Si (111) surface is advantageously used as the substrate.

基板が、水素終端したSi(100)面を有している場合、上記バッファ層形成工程では、Si(100)面上に、結晶方位がCu(100)のエピタキシャルCu膜が形成される。他方、基板が、水素終端したSi(111)面を有している場合、上記バッファ層形成工程では、Si(111)面上に、結晶方位がCu(111)のエピタキシャルCu膜が形成される。   When the substrate has a hydrogen-terminated Si (100) surface, in the buffer layer forming step, an epitaxial Cu film having a crystal orientation of Cu (100) is formed on the Si (100) surface. On the other hand, when the substrate has a Si (111) surface terminated with hydrogen, in the buffer layer forming step, an epitaxial Cu film having a crystal orientation of Cu (111) is formed on the Si (111) surface. .

この発明に係る圧電装置の製造方法において、上電極形成工程は、上電極をエピタキシャル成長させるように実施されることが好ましい。   In the method for manufacturing a piezoelectric device according to the present invention, it is preferable that the upper electrode forming step is performed so that the upper electrode is epitaxially grown.

たとえば弾性表面波素子の分野において、LiTaOやLiNbO等の酸化物単結晶からなる基板上に、Al等の面心立方構造の金属からなる電極を形成するにあたって、この電極材料をエピタキシャル成長させるため、Ti膜を中間層とすることが有効であることが知られている。これに対して、この発明では、Siからなる多結晶基板を用いている。Siは、上述したLiTaOやLiNbO等の酸化物単結晶とは異なり、Tiとの格子整合が悪い。さらに、大気中のOとの反応で表面に生成するアモルファスSiOが結晶成長を阻害するため、界面制御が重要となる。 For example, in the field of surface acoustic wave devices, when an electrode made of a metal having a face-centered cubic structure such as Al is formed on a substrate made of an oxide single crystal such as LiTaO 3 or LiNbO 3 , this electrode material is epitaxially grown. It is known that it is effective to use a Ti film as an intermediate layer. In contrast, in the present invention, a polycrystalline substrate made of Si is used. Unlike the oxide single crystals such as LiTaO 3 and LiNbO 3 described above, Si has poor lattice matching with Ti. Furthermore, since amorphous SiO 2 generated on the surface by reaction with O 2 in the atmosphere inhibits crystal growth, interface control becomes important.

この発明では、Siと格子整合の良好なCuをバッファ層として界面制御し、Alなどの面心立方構造の電極をエピタキシャル成長させることができ、さらに、この電極を土台として圧電薄膜をエピタキシャル成長させることができる。   In this invention, it is possible to epitaxially grow an electrode having a face-centered cubic structure such as Al by controlling the interface of Cu having good lattice matching with Si as a buffer layer. Further, it is possible to epitaxially grow a piezoelectric thin film using this electrode as a base. it can.

より詳細には、この発明によれば、Siからなる基板と下電極との間に、バッファ層を形成し、バッファ層の、基板側の面を、エピタキシャルCu膜によって与えることにより、下電極および圧電薄膜をエピタキシャル膜から構成することができる。   More specifically, according to the present invention, the buffer layer is formed between the substrate made of Si and the lower electrode, and the surface of the buffer layer on the substrate side is provided by the epitaxial Cu film. The piezoelectric thin film can be composed of an epitaxial film.

SiとCuとは、各々の格子定数を比べると、Siが0.543nmであり、Cuが0.3614nmであって、そのままでは整合しないが、0.543×2=1.086と0.3614×3=1.084とがミスマッチ0.18%で整合するため、Siが2周期に対しCuが3周期でのエピタキシャル成長が可能である。なお、Si(100)面上にエピタキシャルCu膜が形成される場合には、結晶方位がCu(100)のエピタキシャルCu膜が形成され、Si(111)面上に、エピタキシャルCu膜が形成される場合には、結晶方位がCu(111)のエピタキシャルCu膜が形成される。上述のようなエピタキシャルCu膜をバッファ層として界面制御してエピタキシャル成長した下電極は、高配向化され、その結果、高抵抗成分である粒界が減少し、配線抵抗の低減が可能となり、圧電装置の共振特性が向上する。   When comparing the lattice constants of Si and Cu, Si is 0.543 nm and Cu is 0.3614 nm, which is not matched as it is, but 0.543 × 2 = 1.086 and 0.3614. Since x3 = 1.084 is matched with a mismatch of 0.18%, it is possible to perform epitaxial growth in which Si is 2 cycles and Cu is 3 cycles. When an epitaxial Cu film is formed on the Si (100) surface, an epitaxial Cu film having a crystal orientation of Cu (100) is formed, and an epitaxial Cu film is formed on the Si (111) surface. In some cases, an epitaxial Cu film having a crystal orientation of Cu (111) is formed. The lower electrode epitaxially grown by controlling the interface using the epitaxial Cu film as described above as a buffer layer is highly oriented. As a result, the grain boundary which is a high resistance component is reduced, and the wiring resistance can be reduced. The resonance characteristics are improved.

また、下電極の結晶方位を引き継いで圧電薄膜をエピタキシャル成長させることができるので、圧電薄膜の結晶性が向上する。より具体的には、圧電薄膜をAlNまたはZnOから構成すると、基板の法線方向にc軸が配向し、かつc面内の配向も揃ったエピタキシャル3軸配向膜となる。このようなエピタキシャル3軸配向膜となっている圧電薄膜を備える圧電装置は、従来の1軸配向膜となっている圧電薄膜を備える圧電装置に比べて、粒界が劇的に減少し、その結果、圧電特性を著しく向上させることができる。   In addition, since the piezoelectric thin film can be epitaxially grown by taking over the crystal orientation of the lower electrode, the crystallinity of the piezoelectric thin film is improved. More specifically, when the piezoelectric thin film is made of AlN or ZnO, an epitaxial triaxially oriented film in which the c-axis is oriented in the normal direction of the substrate and the orientation in the c-plane is aligned. Compared with a piezoelectric device including a piezoelectric thin film that is a conventional uniaxially oriented film, a piezoelectric device including a piezoelectric thin film that is such an epitaxial triaxially oriented film has a dramatically reduced grain boundary. As a result, the piezoelectric characteristics can be remarkably improved.

この発明において、バッファ層の一部となる導体膜あるいは下電極の材料として、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種が用いられると、これらは面心立方構造を有するものであるため、導体膜あるいは下電極においてエピタキシャル構造を容易に得ることができる。   In the present invention, the material of the conductor film or the lower electrode which becomes a part of the buffer layer is selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe and Ni. When one selected is used, these have a face-centered cubic structure, so that an epitaxial structure can be easily obtained in the conductor film or the lower electrode.

また、この発明によれば、バッファ層が、上述のように、導体膜を備えエピタキシャルCu膜とこの導体膜との間にTi膜が形成されるので、エピタキシャルCu膜と導体膜との間での密着力を高めることができる。また、CuとTiとは相互拡散の活性化エネルギーが高いため、Ti膜を拡散バリア層として機能させることができる。下電極がバッファ層に接するように形成される場合であって、下電極に備える導体膜とバッファ層との間にTi膜が形成される場合も、同様のことが言える。 Further, according to the present invention, the buffer layer is, as described above, includes a conductive film, between Runode, the epitaxial Cu film and the conductive film is a Ti film is formed between the conductive film and the epitaxial Cu film It is possible to increase the adhesive strength at. Moreover, since Cu and Ti have high activation energy for mutual diffusion, the Ti film can function as a diffusion barrier layer. The same applies to the case where the lower electrode is formed so as to be in contact with the buffer layer and the Ti film is formed between the conductor film provided in the lower electrode and the buffer layer.

この発明に係る圧電装置が、下電極とバッファ層との間に空隙を形成したエアギャップ型の圧電装置である場合において、バッファ層の、基板側の面とは逆の面が導電性を有し、かつ、下電極とバッファ層とが空隙の周囲領域において互いに接触し、そのため、互いに電気的に接続される構造が採用されると、バッファ層の存在による浮遊容量を生じさせないようにすることができ、浮遊容量による共振特性の劣化を防止することができる。   When the piezoelectric device according to the present invention is an air gap type piezoelectric device in which a gap is formed between the lower electrode and the buffer layer, the surface of the buffer layer opposite to the substrate side has conductivity. In addition, when a structure in which the lower electrode and the buffer layer are in contact with each other in the peripheral region of the gap and are electrically connected to each other is employed, stray capacitance due to the presence of the buffer layer should not be generated. It is possible to prevent deterioration of resonance characteristics due to stray capacitance.

この発明に係る圧電装置において、上電極についても、これがエピタキシャル膜から構成されると、上電極についても高配向化され、高抵抗成分である粒界が減少し、配線抵抗の低減が可能となり、共振特性を向上させることができる。また、振動部の膜構成については、圧電薄膜を中心に概略対称とし、上電極と下電極との材料定数を同等にすることができるので、共振特性をより向上させることができる。   In the piezoelectric device according to the present invention, when the upper electrode is also composed of an epitaxial film, the upper electrode is also highly oriented, grain boundaries that are high resistance components are reduced, and wiring resistance can be reduced. Resonance characteristics can be improved. Further, the film configuration of the vibration part is approximately symmetrical about the piezoelectric thin film, and the material constants of the upper electrode and the lower electrode can be made equal, so that the resonance characteristics can be further improved.

図1は、この発明の第1の実施形態による圧電装置1を示す断面図である。この圧電装置1は、厚み縦振動を利用するもので、共振子を構成している。また、圧電装置1は、エアギャップ型である。   FIG. 1 is a sectional view showing a piezoelectric device 1 according to a first embodiment of the present invention. This piezoelectric device 1 utilizes thickness longitudinal vibration and constitutes a resonator. The piezoelectric device 1 is an air gap type.

圧電装置1は、Siからなる基板2を備えている。基板2としては、たとえば、その表面の結晶面がSi(100)面とされたSi(100)基板が用いられる。これに代えて、Si(111)面とされたSi(111)基板が用いられてもよい。   The piezoelectric device 1 includes a substrate 2 made of Si. As the substrate 2, for example, a Si (100) substrate whose surface crystal plane is a Si (100) plane is used. Instead of this, a Si (111) substrate having a Si (111) plane may be used.

圧電装置1は、また、上記基板2によって支持される、圧電薄膜3ならびに圧電薄膜3を厚み方向に挟んで互いに対向するように形成される上電極4および下電極5を備えている。圧電薄膜3は、たとえばAlNまたはZnOのような圧電材料から構成される。上電極4および下電極5は、たとえば、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む構成とされる。これらの材料は、面心立方構造をとり、上電極4および下電極5をエピタキシャル膜から構成することを容易にする。   The piezoelectric device 1 also includes a piezoelectric thin film 3 supported by the substrate 2 and an upper electrode 4 and a lower electrode 5 formed so as to face each other with the piezoelectric thin film 3 sandwiched in the thickness direction. The piezoelectric thin film 3 is made of a piezoelectric material such as AlN or ZnO. The upper electrode 4 and the lower electrode 5 include, for example, one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. The These materials have a face-centered cubic structure and facilitate the construction of the upper electrode 4 and the lower electrode 5 from an epitaxial film.

上電極4および下電極5の各々は、多層構造を有していてもよい。たとえば、上電極4にあっては、圧電薄膜3上に形成されるTi膜、その上に形成されるPt膜およびその上に形成されるAu膜からなる多層構造が採用されてもよい。他方、下電極5にあっては、たとえば、基板2上に形成されるTi膜、その上に形成されるAu膜およびその上に形成されるPt膜からなる多層構造が採用されてもよい。   Each of the upper electrode 4 and the lower electrode 5 may have a multilayer structure. For example, the upper electrode 4 may employ a multilayer structure including a Ti film formed on the piezoelectric thin film 3, a Pt film formed thereon, and an Au film formed thereon. On the other hand, for the lower electrode 5, for example, a multilayer structure including a Ti film formed on the substrate 2, an Au film formed thereon, and a Pt film formed thereon may be employed.

圧電装置1は、さらに、バッファ層6を備えている。バッファ層6は、後述する製造方法を実施する際に遭遇し得る結晶格子不整を緩和するためのもので、基板2と下電極5との間であって、基板2上に形成されている。圧電装置1は、前述したように、エアギャップ型であるので、下電極5とバッファ層6との間には空隙7が形成されている。   The piezoelectric device 1 further includes a buffer layer 6. The buffer layer 6 is for reducing crystal lattice irregularities that may be encountered when a manufacturing method described later is performed, and is formed on the substrate 2 between the substrate 2 and the lower electrode 5. Since the piezoelectric device 1 is an air gap type as described above, a gap 7 is formed between the lower electrode 5 and the buffer layer 6.

バッファ層6は、この実施形態では、図2に拡大して示すような断面構造を有している。すなわち、バッファ層6は、基板2上に形成されるエピタキシャルCu膜8、その上に形成されるエピタキシャルTi膜9およびその上に形成されるエピタキシャルAl膜10からなる積層構造を有していて、バッファ層6の、基板2側の面は、エピタキシャルCu膜8によって与えられる。   In this embodiment, the buffer layer 6 has a cross-sectional structure as shown in FIG. That is, the buffer layer 6 has a laminated structure including an epitaxial Cu film 8 formed on the substrate 2, an epitaxial Ti film 9 formed thereon, and an epitaxial Al film 10 formed thereon, The surface of the buffer layer 6 on the substrate 2 side is provided by the epitaxial Cu film 8.

上述のバッファ層6において、Ti膜9は、Cu膜8に対するAl膜10の密着性を高めるように作用する。なお、バッファ層6における、基板2側とは反対側に配置されるAl膜10は、Al以外の導体からなる導体膜によって置き換えられてもよい。この導体膜を構成する導体としては、前述した上電極4および下電極5の場合と同様、Al以外に、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeまたはNiのような面心立方構造のものを有利に用いることができる。 In the buffer layer 6 described above, the Ti film 9 acts to improve the adhesion of the Al film 10 to the Cu film 8. The Al film 10 disposed on the opposite side of the buffer layer 6 from the substrate 2 side may be replaced with a conductor film made of a conductor other than Al. As the conductors constituting this conductor film, as in the case of the upper electrode 4 and the lower electrode 5 described above, in addition to Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, A face-centered cubic structure such as γ-Fe or Ni can be advantageously used.

以上のような圧電装置1において、少なくとも下電極5および圧電薄膜3がエピタキシャル膜から構成され、好ましくは、上電極4についてもエピタキシャル膜から構成される。   In the piezoelectric device 1 as described above, at least the lower electrode 5 and the piezoelectric thin film 3 are formed of an epitaxial film, and preferably the upper electrode 4 is also formed of an epitaxial film.

次に、図3を参照しながら、圧電装置1の製造方法について説明する。図3には、圧電装置1を製造する途中の段階で得られる構造物を示す、図1に相当する図である。図3において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   Next, a method for manufacturing the piezoelectric device 1 will be described with reference to FIG. FIG. 3 is a view corresponding to FIG. 1 and showing a structure obtained in the middle of manufacturing the piezoelectric device 1. In FIG. 3, elements corresponding to those shown in FIG. 1 are denoted by the same reference numerals, and redundant description is omitted.

圧電装置1を製造するため、まず、Siからなる基板2が用意される。基板2としては、その表面の結晶面がSi(100)面とされたSi(100)基板または表面の結晶面がSi(111)面とされたSi(111)基板が用意される。そして、基板2は、たとえば、バッファードフッ酸(BHF)溶液中に浸漬され、表面のSiO 酸化膜が除去され、さらに、最表面のダングリングボンドを水素原子で終端させることが行なわれる。 In order to manufacture the piezoelectric device 1, first, a substrate 2 made of Si is prepared. As the substrate 2, a Si (100) substrate whose surface crystal plane is the Si (100) plane or a Si (111) substrate whose surface crystal plane is the Si (111) plane is prepared. Then, the substrate 2 is immersed in, for example, a buffered hydrofluoric acid (BHF) solution, the surface SiO 2 oxide film is removed, and dangling bonds on the outermost surface are terminated with hydrogen atoms.

次に、基板2の一部上に、より具体的には、振動部を形成する領域よりも大きい領域に、バッファ層6が形成される。バッファ層6は、たとえば、CVD、スパッタリング、真空蒸着などの方法によって形成され、フォトリソグラフィ技術によりパターニングされる。なお、バッファ層6の形成領域は、振動部領域と同じ大きさでもよい。また、基板2全面にあってもよい。   Next, the buffer layer 6 is formed on a part of the substrate 2, more specifically, in a region larger than a region where the vibration part is formed. The buffer layer 6 is formed by, for example, a method such as CVD, sputtering, or vacuum deposition, and is patterned by a photolithography technique. The formation region of the buffer layer 6 may be the same size as the vibration part region. Further, it may be on the entire surface of the substrate 2.

バッファ層6として、図2に示すような積層構造を有するものが形成される場合、たとえば、エピタキシャルCu膜8が0.2μmの厚みとされ、エピタキシャルTi膜9が0.1μmの厚みとされ、エピタキシャルAl膜10が0.1μmの厚みとされる。このようなバッファ層6がリフトオフ法により形成される場合、フォトレジストが塗布され、その後、熱処理、露光、現像、デスカムといった、一般的なパターニング工程が実施され、次いで、基板2の、バッファ層6が形成されるべき領域の表面にあるSiO酸化膜がBHF溶液などにより除去される。その後、有機溶剤などの剥離液により、リフトオフが行なわれる。リフトオフ後に、バッファ層6の表面に付着した有機物は、これを酸素プラズマなどにより炭化させて除去してもよい。 When the buffer layer 6 having a laminated structure as shown in FIG. 2 is formed, for example, the epitaxial Cu film 8 has a thickness of 0.2 μm, and the epitaxial Ti film 9 has a thickness of 0.1 μm. The epitaxial Al film 10 has a thickness of 0.1 μm. When such a buffer layer 6 is formed by the lift-off method, a photoresist is applied, and then general patterning steps such as heat treatment, exposure, development, and descum are performed, and then the buffer layer 6 of the substrate 2 is formed. The SiO 2 oxide film on the surface of the region where the film is to be formed is removed with a BHF solution or the like. Thereafter, lift-off is performed with a stripping solution such as an organic solvent. After lift-off, the organic matter adhering to the surface of the buffer layer 6 may be removed by carbonizing it with oxygen plasma or the like.

上述したようなバッファ層6の形成にあたり、図2に示すように、基板2が、水素終端したSi(100)面を有している場合、このSi(100)面上に、結晶方位がCu(100)のエピタキシャルCu膜8が形成される。そして、この結晶方位を引き継いで、エピタキシャルCu膜8上に、結晶方位がTi(001)のエピタキシャルTi膜9が形成され、その上に、結晶方位がAl(111)のエピタキシャルAl膜10が形成される。   In forming the buffer layer 6 as described above, as shown in FIG. 2, when the substrate 2 has a hydrogen-terminated Si (100) surface, the crystal orientation is Cu on this Si (100) surface. An (100) epitaxial Cu film 8 is formed. Then, taking over this crystal orientation, an epitaxial Ti film 9 having a crystal orientation of Ti (001) is formed on the epitaxial Cu film 8, and an epitaxial Al film 10 having a crystal orientation of Al (111) is formed thereon. Is done.

図示しないが、基板2が、水素終端したSi(111)面を有している場合、このSi(111)面上に、結晶方位がCu(111)のエピタキシャルCu膜8が形成される。   Although not shown, when the substrate 2 has a hydrogen-terminated Si (111) surface, an epitaxial Cu film 8 having a crystal orientation of Cu (111) is formed on the Si (111) surface.

次に、バッファ層6を覆うように、基板2の一部上に、空隙7の形成のために後で選択的に除去されることが予定された犠牲層11が形成される。犠牲層11に対しては、その後、フォトエッチング法などの方法を用いて、空隙7を与えるべき形状が付与される。   Next, a sacrificial layer 11 is formed on a part of the substrate 2 so as to cover the buffer layer 6 and is scheduled to be selectively removed later for forming the gap 7. The sacrificial layer 11 is then given a shape that should provide the voids 7 using a method such as a photoetching method.

犠牲層11の材料は、バッファ層6上においてエピタキシャル成長し、後の除去工程において容易に除去できるものであることが好ましい。このような犠牲層11の材料としては、たとえば、化学的に溶解しやすい酸化亜鉛(ZnO)を有利に用いることができる。   The material of the sacrificial layer 11 is preferably one that is epitaxially grown on the buffer layer 6 and can be easily removed in a subsequent removal step. As a material for such a sacrificial layer 11, for example, zinc oxide (ZnO) that is easily chemically dissolved can be advantageously used.

犠牲層11の材料としてZnOが用いられる場合、ZnOからなる犠牲層11はスパッタリング法によって成膜される。10−4Pa台の圧力になるまで真空引きを行なった後、Ar/O混合ガスを導入し、反応性スパッタリングにより、たとえば厚さ約μmのZnOからなる犠牲層11を形成することが行なわれる。 When ZnO is used as the material of the sacrificial layer 11, the sacrificial layer 11 made of ZnO is formed by sputtering. After vacuuming to a pressure on the order of 10 −4 Pa, an Ar / O 2 mixed gas is introduced, and a sacrificial layer 11 made of, for example, ZnO having a thickness of about μm is formed by reactive sputtering. It is.

犠牲層11の厚さは、振動部としての圧電薄膜3ならびに上下電極4および5が撓んでも基板2と接触しない厚みの空隙7が形成されるように選ばれることが必要であり、作製上の容易さから50nm以上10μm以下であることが好ましい。また、犠牲層11の端部と振動部との距離の最小値は、振動部の厚みの50倍以下とすることが好ましい。   The thickness of the sacrificial layer 11 needs to be selected so that a gap 7 having a thickness that does not come into contact with the substrate 2 even when the piezoelectric thin film 3 as the vibrating portion and the upper and lower electrodes 4 and 5 are bent is formed. It is preferable that it is 50 nm or more and 10 micrometers or less from the ease of. Further, the minimum value of the distance between the end of the sacrificial layer 11 and the vibration part is preferably 50 times or less the thickness of the vibration part.

上述のように、バッファ層6上にZnOをもって形成された犠牲層11は、基板2の温度を室温から約200℃としても3軸配向したエピタキシャル膜であることがわかっている。   As described above, it has been found that the sacrificial layer 11 formed of ZnO on the buffer layer 6 is a triaxially oriented epitaxial film even when the temperature of the substrate 2 is changed from room temperature to about 200 ° C.

次に、バッファ層6の上方の位置に少なくとも一部が位置するように、少なくとも犠牲層11上に下電極5が形成される。この実施形態では、下電極5は、犠牲層11上から基板2上へと延びている。下電極5は、バッファ層6上のZnOからなる犠牲層11上においてエピタキシャル成長した薄膜でなければならず、なおかつ、良好な共振特性が得られる電極であることが好ましい。このような下電極5を構成するのに適した材料は、前述したとおりである。下電極5は、CVD、スパッタリング、電子ビーム蒸着などによる成膜工程とフォトリソグラフィ技術によるパターニング工程とを経て形成される。   Next, the lower electrode 5 is formed on at least the sacrificial layer 11 so that at least a part thereof is positioned above the buffer layer 6. In this embodiment, the lower electrode 5 extends from the sacrificial layer 11 to the substrate 2. The lower electrode 5 must be a thin film epitaxially grown on the sacrificial layer 11 made of ZnO on the buffer layer 6 and is preferably an electrode that can provide good resonance characteristics. The material suitable for constituting the lower electrode 5 is as described above. The lower electrode 5 is formed through a film forming process such as CVD, sputtering, or electron beam evaporation and a patterning process using a photolithography technique.

たとえば、得ようとする圧電装置1が2GHz帯のBAW共振子である場合、下電極5をTi膜、その上のAu膜およびその上のPt膜によって構成するとすれば、下電極5の厚みは約0.1〜0.3μmであることが好ましい。   For example, when the piezoelectric device 1 to be obtained is a 2 GHz band BAW resonator, if the lower electrode 5 is composed of a Ti film, an Au film thereon, and a Pt film thereon, the thickness of the lower electrode 5 is It is preferably about 0.1 to 0.3 μm.

次に、犠牲層11を覆うように基板2上に圧電薄膜3が形成される。圧電薄膜3は、バッファ層6の上方の位置においては、バッファ層6、犠牲層11および下電極5の各々の結晶方位を順次引き継いでエピタキシャル成長した膜となっている。圧電薄膜3を構成する材料としては、前述したように、AlNまたはZnOを用いることが好ましい。   Next, the piezoelectric thin film 3 is formed on the substrate 2 so as to cover the sacrificial layer 11. The piezoelectric thin film 3 is a film that is epitaxially grown by successively taking over the crystal orientations of the buffer layer 6, the sacrificial layer 11, and the lower electrode 5 at a position above the buffer layer 6. As the material constituting the piezoelectric thin film 3, it is preferable to use AlN or ZnO as described above.

たとえば、圧電薄膜3の材料としてAlNを用いる場合、圧電装置2が2GHzのBAW共振子であれば、圧電薄膜3の厚みは約1.6μmとされる。このような圧電薄膜3は、10−4Pa台の圧力になるまで真空引きを行なった後、Ar/N混合ガスを導入し、反応性スパッタリングによりAlNを成膜し、その後、アルカリ溶液に耐性のある樹脂をパターニングした後、これをマスクとしてアルカリ溶液でウェットエッチングを実施することにより、AlN膜をパターニングすることによって形成される。 For example, when AlN is used as the material of the piezoelectric thin film 3, if the piezoelectric device 2 is a 2 GHz band BAW resonator, the thickness of the piezoelectric thin film 3 is about 1.6 μm. Such a piezoelectric thin film 3 is evacuated to a pressure on the order of 10 −4 Pa, and then an Ar / N 2 mixed gas is introduced to form an AlN film by reactive sputtering. After patterning a resistant resin, the AlN film is patterned by performing wet etching with an alkaline solution using the resin as a mask.

次に、圧電薄膜3を介して下電極5に対向するように、圧電薄膜3上に上電極4が形成される。上電極4は、CVD、スパッタリング、電子ビーム蒸着などによる成膜工程と、フォトリソグラフィ技術によるパターニング工程とを経ることにより形成される。上電極4を構成するのに適した材料は、前述したとおりである。また、上電極4については、必須ではないが、圧電薄膜3の結晶方位を引き継いで成長したエピタキシャル膜であることが好ましい。   Next, the upper electrode 4 is formed on the piezoelectric thin film 3 so as to face the lower electrode 5 through the piezoelectric thin film 3. The upper electrode 4 is formed through a film forming process using CVD, sputtering, electron beam evaporation, or the like and a patterning process using a photolithography technique. The material suitable for constituting the upper electrode 4 is as described above. The upper electrode 4 is not essential, but is preferably an epitaxial film grown by taking over the crystal orientation of the piezoelectric thin film 3.

また、一例として、圧電装置1が2GHz帯のBAW共振子である場合、上電極4をTi膜、その上のPt膜およびその上のAu膜で構成したとき、上電極4の厚みは約0.1〜0.3μmとすることが好ましい。   As an example, when the piezoelectric device 1 is a 2 GHz band BAW resonator, when the upper electrode 4 is composed of a Ti film, a Pt film thereon, and an Au film thereon, the thickness of the upper electrode 4 is about 0. 0.1 to 0.3 μm is preferable.

次に、犠牲層11が除去され、それによって、図1に示すように、下電極5とバッファ層6との間に空隙7が形成される。犠牲層11の除去には、たとえばエッチングが適用される。犠牲層11がZnOからなる場合、リン酸・酢酸混合水溶液などの酸性水溶液をエッチャントとして用い、犠牲層11をエッチング除去することが行なわれる。   Next, the sacrificial layer 11 is removed, whereby a gap 7 is formed between the lower electrode 5 and the buffer layer 6 as shown in FIG. For example, etching is applied to remove the sacrificial layer 11. When the sacrificial layer 11 is made of ZnO, the sacrificial layer 11 is etched away using an acidic aqueous solution such as a phosphoric acid / acetic acid mixed aqueous solution as an etchant.

なお、上下電極4および5にAlなどのように、酸によりエッチングされる材料が用いられる場合、フォトリソグラフィによりフォトレジストなどをパターニングすることによって、これら電極4および5を保護する必要がある。この場合、犠牲層11を除去した後、フォトレジストなどを除去する必要がある。フォトレジストの除去にあたっては、一般的に行なわれている有機溶剤によるウェット除去を適用したり、酸素プラズマによるドライ除去を適用したり、これらを組み合わせて適用したりすることができる。他方、上下電極4および5に、Au、Pt、Pdなどのように、酸に腐蝕されない材料を用いた場合には、上記のようなフォトレジストによる保護およびその除去工程は必要ではない。   In addition, when the material etched by an acid like Al etc. is used for the upper and lower electrodes 4 and 5, it is necessary to protect these electrodes 4 and 5 by patterning a photoresist etc. by photolithography. In this case, it is necessary to remove the photoresist and the like after removing the sacrificial layer 11. In removing the photoresist, wet removal using an organic solvent, which is generally performed, dry removal using oxygen plasma, or a combination thereof can be applied. On the other hand, when the upper and lower electrodes 4 and 5 are made of a material that is not corroded by acid, such as Au, Pt, Pd, etc., the above-described protection by the photoresist and the removal step thereof are not necessary.

以上のようにして、図1に示した圧電装置1が得られる。   As described above, the piezoelectric device 1 shown in FIG. 1 is obtained.

図4は、この発明の第2の実施形態による圧電装置1aを示す断面図であり、図1に相当する図である。図4において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   FIG. 4 is a sectional view showing a piezoelectric device 1a according to the second embodiment of the present invention, and corresponds to FIG. In FIG. 4, elements corresponding to the elements shown in FIG.

図4に示した圧電装置1aは、図1に示した圧電装置1と比較して、バッファ層6の形成領域が異なっている。すなわち、バッファ層6は、空隙7の周囲領域において、下電極5に接触するように形成されている。その結果、バッファ層6の、基板2側とは反対側に、図2に示すように、Al膜10のような導体膜が配置され、基板2側とは反対側の面が導電性を有しているので、下電極5とバッファ層6とは互いに電気的に接続された状態となる。このような構造が採用されると、下電極5とバッファ層6との間で生じる浮遊容量を生じさせないようにすることができ、浮遊容量による共振特性の劣化を防止することができる。 The piezoelectric device 1a shown in FIG. 4 differs from the piezoelectric device 1 shown in FIG. That is, the buffer layer 6 is formed so as to be in contact with the lower electrode 5 in the peripheral region of the gap 7. As a result, a conductor film such as an Al film 10 is disposed on the opposite side of the buffer layer 6 to the substrate 2 side, as shown in FIG. 2, and the surface opposite to the substrate 2 side has conductivity. Therefore, the lower electrode 5 and the buffer layer 6 are electrically connected to each other. When such a structure is employed, stray capacitance generated between the lower electrode 5 and the buffer layer 6 can be prevented from being generated, and deterioration of resonance characteristics due to stray capacitance can be prevented.

図5は、この発明の第3の実施形態による圧電装置21を示す断面図である。この圧電装置21も、前述した圧電装置1および1aと同様、厚み縦振動を利用するもので、共振子を構成している。なお、圧電装置21は、ダイヤフラム型である。   FIG. 5 is a sectional view showing a piezoelectric device 21 according to a third embodiment of the present invention. Similarly to the piezoelectric devices 1 and 1a described above, the piezoelectric device 21 also uses thickness longitudinal vibration and constitutes a resonator. The piezoelectric device 21 is a diaphragm type.

圧電装置21に備える各要素の材料および製造のために実施される各工程については、特に断らない限り、前述の第1の実施形態による圧電装置1の場合と同様である。   Unless otherwise specified, the material of each element included in the piezoelectric device 21 and each process performed for manufacturing are the same as those of the piezoelectric device 1 according to the first embodiment described above.

圧電装置21は、Siからなる基板22と、基板22によって支持される、圧電薄膜23ならびに圧電薄膜23を厚み方向に挟んで対向するように形成される上電極24および下電極25とを備えている。   The piezoelectric device 21 includes a substrate 22 made of Si, a piezoelectric thin film 23 supported by the substrate 22, and an upper electrode 24 and a lower electrode 25 formed so as to face each other with the piezoelectric thin film 23 sandwiched in the thickness direction. Yes.

圧電装置21は、さらに、バッファ層26を備えている。バッファ層26は、基板22と下電極25との間に形成される。この実施形態では、下電極25は、空隙を介することなく、バッファ層26に接するように形成される。バッファ層26は、図2に示すような多層構造を有しているが、少なくとも、バッファ層26の、基板22側の面は、エピタキシャルCu膜によって与えられる。 The piezoelectric device 21 further includes a buffer layer 26. The buffer layer 26 is formed between the substrate 22 and the lower electrode 25. In this embodiment, the lower electrode 25 is formed in contact with the buffer layer 26 without a gap. Buffer layer 26 has the multilayer structure as shown in FIG. 2, at least, of the buffer layer 26, the surface of the substrate 22 side is given by the epitaxial Cu film.

圧電装置21は、また、前述したように、ダイヤフラム型であるので、基板22には、バッファ層26の、基板22側の面の少なくとも一部を露出させるキャビティ27が形成されている。   As described above, since the piezoelectric device 21 is a diaphragm type, the substrate 22 has a cavity 27 that exposes at least a part of the surface of the buffer layer 26 on the substrate 22 side.

以上のような圧電装置21において、少なくとも下電極25および圧電薄膜23がエピタキシャル膜から構成され、好ましくは、上電極24についても、エピタキシャル膜から構成される。   In the piezoelectric device 21 as described above, at least the lower electrode 25 and the piezoelectric thin film 23 are made of an epitaxial film, and preferably, the upper electrode 24 is also made of an epitaxial film.

圧電装置21における下電極25は、詳細には図示しないが、バッファ層26上に形成されるTi膜とこのTi膜上に形成される導体膜とを備える積層構造を有していてもよい。この場合、導体膜は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含むことが好ましい。   Although not shown in detail, the lower electrode 25 in the piezoelectric device 21 may have a laminated structure including a Ti film formed on the buffer layer 26 and a conductor film formed on the Ti film. In this case, the conductor film preferably contains one kind selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni.

次に、図6を参照しながら、圧電装置21の製造方法について説明する。図6には、圧電装置21を製造する途中の段階で得られる構造物を示す、図5に相当する図である。図6において、図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。   Next, a method for manufacturing the piezoelectric device 21 will be described with reference to FIG. FIG. 6 is a view corresponding to FIG. 5, showing a structure obtained in the middle of manufacturing the piezoelectric device 21. In FIG. 6, elements corresponding to the elements shown in FIG.

圧電装置21を製造するため、まず、Siからなる基板22が用意される。次に、基板22の一部上に、バッファ層26が形成される。次に、バッファ層26の少なくとも一部を覆うように、基板22上に下電極25が形成される。次に、バッファ層26の上方の位置において下電極25を覆うように、基板22上に圧電薄膜23が形成される。次に、圧電薄膜23を介して下電極25と対向するように、圧電薄膜23上に上電極24が形成される。そして、基板22の、バッファ層26が形成された部分、すなわち振動部に対応する部分に、たとえば反応性イオンエッチングにより、キャビティ27が形成され、それによって、ダイヤフラム型の圧電装置21が得られる。   In order to manufacture the piezoelectric device 21, first, a substrate 22 made of Si is prepared. Next, the buffer layer 26 is formed on a part of the substrate 22. Next, the lower electrode 25 is formed on the substrate 22 so as to cover at least a part of the buffer layer 26. Next, the piezoelectric thin film 23 is formed on the substrate 22 so as to cover the lower electrode 25 at a position above the buffer layer 26. Next, the upper electrode 24 is formed on the piezoelectric thin film 23 so as to face the lower electrode 25 through the piezoelectric thin film 23. Then, a cavity 27 is formed in the portion of the substrate 22 where the buffer layer 26 is formed, that is, the portion corresponding to the vibrating portion, for example, by reactive ion etching, whereby the diaphragm type piezoelectric device 21 is obtained.

なお、上記のキャビティ27を形成する工程において、基板22の一部のみではなく、バッファ層26の少なくとも一部が除去されてもよい。   In the step of forming the cavity 27 described above, not only a part of the substrate 22 but also at least a part of the buffer layer 26 may be removed.

次に、この発明による効果を確認するために実施した実験例について説明する。   Next, experimental examples carried out to confirm the effects of the present invention will be described.

(実験例1)
Si(100)基板を用意し、これをBHF溶液中に浸漬し、表面のSiO酸化膜を除去し、さらに、最表面のダングリングボンドを水素原子で終端させた。
(Experimental example 1)
A Si (100) substrate was prepared, which was immersed in a BHF solution, the surface SiO 2 oxide film was removed, and dangling bonds on the outermost surface were terminated with hydrogen atoms.

次に、上記の処理済の基板をマルチソース対応のるつぼを有する電子ビーム蒸着装置内にセッティングし、高真空ポンプにより10−5Pa台の圧力になるまで真空引きを行なった。 Next, the processed substrate was set in an electron beam vapor deposition apparatus having a multi-source-compatible crucible, and evacuated by a high vacuum pump until the pressure reached 10 −5 Pa level.

次いで、上記の状態で、バッファ層となるCu膜を200nmの厚さに形成し、次いで、電子ビームの照射によって高温となったるつぼを冷やすために15分間程度放置した後、るつぼを回転させ、真空を保ったまま、下電極の下地膜としてのTi膜を100nmの厚さに、次いで、下電極の主要部となるAl膜を200nmの厚さにそれぞれ形成した。このとき、均一の膜厚分布が得られるように、基板を自公転させた。また、るつぼの上方にシャッタが設けられており、これらCu膜、Ti膜およびAl膜の各々の膜厚は、シャッタの開閉および成膜時間の調整によって制御した。また、Cu膜、Ti膜およびAl膜のいずれについても、成膜温度としては常温を適用し、加熱を行なわなかった。   Next, in the above state, a Cu film serving as a buffer layer is formed to a thickness of 200 nm, and then left for about 15 minutes to cool the crucible that has become high temperature by electron beam irradiation, and then the crucible is rotated. With the vacuum maintained, a Ti film as a base film for the lower electrode was formed to a thickness of 100 nm, and then an Al film that was a main part of the lower electrode was formed to a thickness of 200 nm. At this time, the substrate was rotated and revolved so that a uniform film thickness distribution was obtained. A shutter is provided above the crucible, and the thickness of each of the Cu film, Ti film and Al film was controlled by opening / closing the shutter and adjusting the film formation time. In addition, for any of the Cu film, Ti film, and Al film, room temperature was applied as the film formation temperature, and no heating was performed.

このようにして作製したバッファ層の結晶性をX線回折によって分析した。その結果、Cu(111)入射のXRD極点図測定では、図7に示すように、基板法線方向を対称中心とする4回対称スポットが検出され、エピタキシャル成長していることがわかった。また、Ti(102)入射の極点図測定では、図8に示すように12回対称スポットが検出され、Al(111)入射の極点図測定では、図9に示すように、12回対称スポットが検出された。これらのことから、Ti膜およびAl膜についても、エピタキシャル成長が確認された。   The crystallinity of the buffer layer thus prepared was analyzed by X-ray diffraction. As a result, in the XRD pole figure measurement with Cu (111) incidence, as shown in FIG. 7, a four-fold symmetric spot with the substrate normal direction as the symmetric center was detected, and it was found that epitaxial growth occurred. Further, in the pole figure measurement with Ti (102) incidence, 12-fold symmetric spots are detected as shown in FIG. 8, and in the pole figure measurement with Al (111) incidence, as shown in FIG. was detected. From these facts, epitaxial growth was also confirmed for the Ti film and the Al film.

次に、上記のように、バッファ層としてのエピタキシャルCu膜ならびに下電極としてのエピタキシャルTi膜およびエピタキシャルAl膜が形成された基板を、スパッタリングチャンバにセッティングし、10−5Pa台の圧力になるまで真空引きを行なった後、Ar/O混合ガスを導入し、圧電薄膜としてのZnO膜を形成した。このとき、基板温度は約200℃であり、形成されたZnO膜の厚さは約1μmであった。 Next, as described above, the substrate on which the epitaxial Cu film as the buffer layer and the epitaxial Ti film and the epitaxial Al film as the lower electrode are formed is set in the sputtering chamber until the pressure reaches 10 −5 Pa level. After evacuation, an Ar / O 2 mixed gas was introduced to form a ZnO film as a piezoelectric thin film. At this time, the substrate temperature was about 200 ° C., and the thickness of the formed ZnO film was about 1 μm.

この段階でX線回折による結晶性分析を行なったところ、Cu(111)、Ti(102)およびAl(200)の各入射極点図は、それぞれ、図10、図11および図12に示すような結果が得られた。また、ZnO(102)極点図については、図13に示すように、12回対称スポットが検出され、ZnO膜がエピタキシャル成長した3軸配向膜であることが確認された。   When crystallinity analysis was performed by X-ray diffraction at this stage, the incident pole figures of Cu (111), Ti (102), and Al (200) are as shown in FIGS. 10, 11, and 12, respectively. Results were obtained. As for the ZnO (102) pole figure, as shown in FIG. 13, a 12-fold symmetric spot was detected, and it was confirmed that the ZnO film was a triaxially oriented film on which epitaxial growth occurred.

なお、図10を参照すると、Cuピークは消失している。これは、ZnO高温成膜に際して、CuとSiとの間で相互拡散が生じ、アモルファスCuシリサイドが生成したためであると考えられる。しかし、図11および図12に示すように、Ti膜およびAl膜からは回折スポットが検出されており、さらに、ZnO(102)極点図は、図13に示すように、12回対称スポットが検出され、前述したように、ZnO膜は、エピタキシャル成長した3軸配向膜であることがわかった。したがって、圧電薄膜のエピタキシャル化に最も重要な界面を形成するAl膜の高配向性が失われていないことが、ZnO膜のエピタキシャル成長を可能にしたと考えられる。   In addition, referring to FIG. 10, the Cu peak disappears. This is considered to be due to the fact that interdiffusion occurred between Cu and Si during the high-temperature ZnO film formation, and amorphous Cu silicide was generated. However, as shown in FIGS. 11 and 12, a diffraction spot is detected from the Ti film and the Al film, and the ZnO (102) pole figure is detected as a 12-fold symmetric spot as shown in FIG. As described above, the ZnO film was found to be an epitaxially grown triaxially oriented film. Therefore, it is considered that the high orientation of the Al film that forms the interface that is most important for the epitaxialization of the piezoelectric thin film is not lost, thereby enabling the epitaxial growth of the ZnO film.

その後、上述のようにして得られた試料に対して、上電極形成工程を実施して、ZnOを圧電薄膜としたBAWフィルタを作製したところ、圧電薄膜が1軸配向膜である従来のものに比べて、電気機械結合係数Kが0.6%向上した。 Thereafter, an upper electrode forming step was performed on the sample obtained as described above to produce a BAW filter using ZnO as a piezoelectric thin film. As a result, the piezoelectric thin film was replaced with a conventional uniaxially oriented film. compared to the electromechanical coupling coefficient K 2 is increased by 0.6%.

(実験例2)
実験例1における圧電薄膜としてのZnO膜形成工程に代えて、次のようなAlN膜形成工程を実施したことを除いて、実験例1の場合と同様の工程を経て、試料となるBAWフィルタを作製した。
(Experimental example 2)
In place of the ZnO film forming process as the piezoelectric thin film in Experimental Example 1, the same process as in Experimental Example 1 was performed except that the following AlN film forming process was performed, and the sample BAW filter was obtained. Produced.

AlN膜形成のためのスパッタリング工程において、基板温度を約250℃とし、到達真空度を10−5Pa台とした後、スパッタリングガスとしてのAr/N混合ガスを導入し、膜厚が約1μmのAlN膜を形成した。 In the sputtering process for forming the AlN film, the substrate temperature is set to about 250 ° C., the ultimate vacuum is set to about 10 −5 Pa, an Ar / N 2 mixed gas as a sputtering gas is introduced, and the film thickness is about 1 μm. An AlN film was formed.

このAlN膜の結晶性をX線回折で分析したところ、AlN(102)極点図は、図13に示したものと同様、12回対称スポットを示し、ZnO膜の場合と同じ方位関係のエピタキシャル膜が成長していることがわかった。   When the crystallinity of this AlN film is analyzed by X-ray diffraction, the AlN (102) pole figure shows a 12-fold symmetric spot similar to that shown in FIG. 13, and an epitaxial film having the same orientation as that of the ZnO film. Found out growing.

また、AlN膜の表面モフォロジーを、原子間力顕微鏡を用いて測定したところ、AlN膜が1軸配向膜である場合がRa=2.0nm程度であったのに対し、この実験例2において得られたエピタキシャルAlN膜の場合にはRa=1.5nmであり、平坦性について改善されていることがわかった。   Further, when the surface morphology of the AlN film was measured using an atomic force microscope, the case where the AlN film was a uniaxially oriented film was about Ra = 2.0 nm. In the case of the obtained epitaxial AlN film, Ra = 1.5 nm, and it was found that the flatness was improved.

さらに、共振子およびフィルタとしての特性を評価したところ、AlN膜が1軸配向膜である場合に比べて、伝搬損失が大幅に低減された。   Furthermore, when the characteristics as a resonator and a filter were evaluated, propagation loss was significantly reduced as compared with the case where the AlN film was a uniaxially oriented film.

(実験例3)
実験例1における電極材料として用いたAlに代えて、AuおよびPtをそれぞれ用い、AuおよびPtのいずれの場合についても、圧電薄膜としてZnO膜およびAlN膜をそれぞれ形成し、実験例1の場合と同様の工程を経て、各試料となるBAWフィルタを作製した。
(Experimental example 3)
Instead of Al used as the electrode material in Experimental Example 1, Au and Pt were used, respectively, and in each case of Au and Pt, a ZnO film and an AlN film were formed as piezoelectric thin films, respectively. The BAW filter used as each sample was produced through the same process.

その結果、Au(111)入射の極点図およびPt(111)入射の極点図では、いずれも、Alの場合と同様の12回対称スポットが検出され、Alと同様の結晶方位関係を満たしたエピタキシャル膜であることが確認された。また、圧電薄膜としてのZnO膜およびAlN膜についても、12回対称スポットが検出され、エピタキシャル成長していることが確認された。   As a result, in both the pole figure of Au (111) incidence and the pole figure of Pt (111) incidence, a 12-fold symmetric spot similar to that in the case of Al was detected, and an epitaxial satisfying the same crystal orientation relationship as Al. It was confirmed to be a membrane. In addition, with regard to the ZnO film and the AlN film as piezoelectric thin films, 12-fold symmetric spots were detected, and it was confirmed that they were epitaxially grown.

この発明の第1の実施形態による圧電装置1を示す断面図である。1 is a cross-sectional view showing a piezoelectric device 1 according to a first embodiment of the present invention. 図1に示したバッファ層6を拡大して示す断面図である。It is sectional drawing which expands and shows the buffer layer 6 shown in FIG. 図1に示した圧電装置1を製造する途中の段階で得られる構造物を示す断面図である。It is sectional drawing which shows the structure obtained in the stage in the middle of manufacturing the piezoelectric apparatus 1 shown in FIG. この発明の第2の実施形態による圧電装置1aを示す断面図である。It is sectional drawing which shows the piezoelectric apparatus 1a by 2nd Embodiment of this invention. この発明の第3の実施形態による圧電装置21を示す断面図である。It is sectional drawing which shows the piezoelectric apparatus 21 by 3rd Embodiment of this invention. 図5に示した圧電装置21を製造する途中の段階で得られる構造物を示す断面図である。It is sectional drawing which shows the structure obtained in the step in the middle of manufacturing the piezoelectric device 21 shown in FIG. 実験例1において作製された試料のZnO膜形成前のCu膜についてのCu(111)入射のXRD極点図である。It is a XRD pole figure of Cu (111) incidence about a Cu film before formation of a ZnO film of a sample produced in example 1 of an experiment. 実験例1において作製された試料のZnO膜形成前のTi膜についてのTi(102)入射のXRD極点図である。6 is an XRD pole figure of Ti (102) incidence on a Ti film before formation of a ZnO film of a sample manufactured in Experimental Example 1. FIG. 実験例1において作製された試料のZnO膜形成前のAl膜についてのAl(111)入射のXRD極点図である。6 is an XRD pole figure of Al (111) incidence on an Al film before formation of a ZnO film of a sample manufactured in Experimental Example 1. FIG. 実験例1において作製された試料のZnO膜形成後のCu膜についてのCu(111)入射のXRD極点図である。It is a XRD pole figure of Cu (111) incidence about a Cu film after formation of a ZnO film of a sample produced in example 1 of an experiment. 実験例1において作製された試料のZnO膜形成後のTi膜についてのTi(102)入射のXRD極点図である。6 is an XRD pole figure of Ti (102) incidence on a Ti film after formation of a ZnO film of a sample manufactured in Experimental Example 1. FIG. 実験例1において作製されたZnO膜形成後のAl膜についてのAl(200)入射のXRD極点図である。6 is an XRD pole figure of Al (200) incidence on an Al film after formation of a ZnO film produced in Experimental Example 1. FIG. 実験例1において作製された試料のZnO膜についてのZnO(102)入射のXRD極点図である。6 is an XRD pole figure of ZnO (102) incidence on a sample ZnO film fabricated in Experimental Example 1. FIG.

符号の説明Explanation of symbols

1,1a,21 圧電装置
2,22 基板
3,23 圧電薄膜
4,24 上電極
5,25 下電極
6,26 バッファ層
7 空隙
8 エピタキシャルCu膜
9 エピタキシャルTi膜
10 エピタキシャルAl膜
11 犠牲層
27 キャビティ
DESCRIPTION OF SYMBOLS 1, 1a, 21 Piezoelectric device 2,22 Substrate 3,23 Piezoelectric thin film 4,24 Upper electrode 5,25 Lower electrode 6,26 Buffer layer 7 Void 8 Epitaxial Cu film 9 Epitaxial Ti film 10 Epitaxial Al film 11 Sacrificial layer 27 Cavity

Claims (19)

Siからなる基板と、前記基板によって支持される、圧電薄膜ならびに前記圧電薄膜を厚み方向に挟んで互いに対向するように形成される上電極および下電極とを備え、
前記基板と前記下電極との間に、結晶格子不整を緩和するためのバッファ層が形成され、前記バッファ層は積層構造であり、前記基板側からエピタキシャルCu膜、Ti膜および導体膜を有し、かつ、
少なくとも前記下電極および前記圧電薄膜が、エピタキシャル膜から構成されることを特徴とする、圧電装置。
A substrate made of Si, a piezoelectric thin film supported by the substrate, and an upper electrode and a lower electrode formed so as to face each other with the piezoelectric thin film sandwiched in the thickness direction,
A buffer layer for relaxing crystal lattice irregularities is formed between the substrate and the lower electrode, and the buffer layer has a laminated structure, and has an epitaxial Cu film , a Ti film, and a conductor film from the substrate side. ,And,
A piezoelectric device, wherein at least the lower electrode and the piezoelectric thin film are made of an epitaxial film.
前記下電極と前記バッファ層との間に、空隙が形成される、請求項1に記載の圧電装置。   The piezoelectric device according to claim 1, wherein a gap is formed between the lower electrode and the buffer layer. 前記導体膜は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む、請求項に記載の圧電装置。 3. The piezoelectric device according to claim 2 , wherein the conductive film includes one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. . 前記下電極と前記バッファ層とは、前記空隙の周囲領域において互いに接触し、それによって、互いに電気的に接続されている、請求項2または3に記載の圧電装置。 4. The piezoelectric device according to claim 2 , wherein the lower electrode and the buffer layer are in contact with each other in a peripheral region of the gap and thereby electrically connected to each other. 前記下電極は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む、請求項2ないしのいずれかに記載の圧電装置。 The lower electrode, Al, Pt, Au, Pd , Ag, Rh, γ-Mn, Ir, α-Sn, Cu, including one selected from gamma-Fe and Ni, any one of claims 2 to 4 The piezoelectric device described in 1. 前記下電極は、空隙を介することなく、前記バッファ層に接するように形成される、請求項1に記載の圧電装置。   The piezoelectric device according to claim 1, wherein the lower electrode is formed so as to be in contact with the buffer layer without a gap. 前記下電極は、前記バッファ層上に形成されるTi膜と、前記Ti膜上に形成される導体膜とを備える、請求項に記載の圧電装置。 The piezoelectric device according to claim 6 , wherein the lower electrode includes a Ti film formed on the buffer layer and a conductor film formed on the Ti film. 前記導体膜は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む、請求項に記載の圧電装置。 The piezoelectric device according to claim 7 , wherein the conductive film includes one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. . 前記基板には、前記バッファ層の、前記基板側の面の少なくとも一部を露出させるキャビティが形成される、請求項ないしのいずれかに記載の圧電装置。 On the substrate, the buffer layer, the cavity exposing at least a portion of said substrate side face is formed, a piezoelectric device according to any one of claims 6 to 8. 前記圧電薄膜は、AlNまたはZnOからなる、請求項1ないしのいずれかに記載の圧電装置。 The piezoelectric thin film is made of AlN or ZnO, a piezoelectric device according to any one of claims 1 to 9. 前記上電極は、エピタキシャル膜から構成される、請求項1ないし10のいずれかに記載の圧電装置。 The upper electrode is comprised of an epitaxial film, a piezoelectric device according to any one of claims 1 to 10. Siからなる基板を用意する工程と、
前記基板の一部上に、結晶格子不整を緩和するためのバッファ層を形成する、バッファ層形成工程と、
前記バッファ層の少なくとも一部を覆うように、前記基板の一部上に、後で選択的に除去されることが予定された犠牲層を形成する、犠牲層形成工程と、
前記バッファ層の上方の位置に少なくとも一部が位置するように、少なくとも前記犠牲層上に下電極を形成する、下電極形成工程と、
前記犠牲層を覆うように、前記基板上に圧電薄膜を形成する、圧電薄膜形成工程と、
前記圧電薄膜を介して前記下電極に対向するように、前記圧電薄膜上に上電極を形成する、上電極形成工程と、
前記犠牲層を除去し、それによって、前記下電極と前記バッファ層との間に空隙を形成する、空隙形成工程と
を備え、
前記バッファ層はエピタキシャルCu膜、Ti膜および導体膜を有し、前記バッファ層形成工程は、前記基板上に前記エピタキシャルCu膜を形成する工程と、前記エピタキシャルCu膜上にTi膜を形成する工程と、前記Ti膜上に導体膜を形成する工程とを備え
前記犠牲層形成工程、前記下電極形成工程および前記圧電薄膜形成工程は、それぞれ、前記犠牲層、前記下電極および前記圧電薄膜をエピタキシャル成長させるように実施される、
圧電装置の製造方法。
Preparing a substrate made of Si;
Forming a buffer layer for alleviating crystal lattice irregularities on a part of the substrate;
Forming a sacrificial layer on a part of the substrate so as to cover at least a part of the buffer layer;
Forming a lower electrode on at least the sacrificial layer so that at least a portion is located at a position above the buffer layer; and
Forming a piezoelectric thin film on the substrate so as to cover the sacrificial layer;
Forming an upper electrode on the piezoelectric thin film so as to face the lower electrode through the piezoelectric thin film;
Removing the sacrificial layer, thereby forming a gap between the lower electrode and the buffer layer,
The buffer layer has an epitaxial Cu film , a Ti film and a conductor film , and the buffer layer forming step includes a step of forming the epitaxial Cu film on the substrate and a step of forming a Ti film on the epitaxial Cu film. And a step of forming a conductor film on the Ti film ,
The sacrificial layer forming step, the lower electrode forming step, and the piezoelectric thin film forming step are performed to epitaxially grow the sacrificial layer, the lower electrode, and the piezoelectric thin film, respectively.
A method for manufacturing a piezoelectric device.
前記導体膜を形成する工程は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む前記導体膜を形成する工程を備える、請求項12に記載の圧電装置の製造方法。 The step of forming the conductor film includes forming the conductor film including one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. The method for manufacturing a piezoelectric device according to claim 12 , comprising the step of: 前記下電極形成工程は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む前記下電極を形成する工程を備える、請求項12または13に記載の圧電装置の製造方法。 The lower electrode forming step is a step of forming the lower electrode including one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. A method for manufacturing a piezoelectric device according to claim 12 or 13 , comprising: Siからなる基板を用意する工程と、
前記基板の一部上に、結晶格子不整を緩和するためのバッファ層を形成する、バッファ層形成工程と、
前記バッファ層の少なくとも一部を覆うように、前記基板上に下電極を形成する、下電極形成工程と、
前記バッファ層の上方の位置において前記下電極を覆うように、前記基板上に圧電薄膜を形成する、圧電薄膜形成工程と、
前記圧電薄膜を介して前記下電極に対向するように、前記圧電薄膜上に上電極を形成する、上電極形成工程と、
前記基板の、前記バッファ層が形成された部分に、キャビティを形成する、キャビティ形成工程と
を備え、
前記バッファ層はエピタキシャルCu膜を有し、前記バッファ層形成工程は、前記基板上に前記エピタキシャルCu膜を形成するように実施され、
前記下電極形成工程および前記圧電薄膜形成工程は、それぞれ、前記下電極および前記圧電薄膜をエピタキシャル成長させるように実施され
前記下電極形成工程は、前記バッファ層上にTi膜を形成する工程と、前記Ti膜上に導体膜を形成する工程とを備える、
圧電装置の製造方法。
Preparing a substrate made of Si;
Forming a buffer layer for alleviating crystal lattice irregularities on a part of the substrate;
Forming a lower electrode on the substrate so as to cover at least a part of the buffer layer;
Forming a piezoelectric thin film on the substrate so as to cover the lower electrode at a position above the buffer layer;
Forming an upper electrode on the piezoelectric thin film so as to face the lower electrode through the piezoelectric thin film;
A cavity forming step of forming a cavity in a portion of the substrate where the buffer layer is formed,
The buffer layer has an epitaxial Cu film, and the buffer layer forming step is performed to form the epitaxial Cu film on the substrate,
The lower electrode forming step and the piezoelectric thin film forming step are performed so as to epitaxially grow the lower electrode and the piezoelectric thin film, respectively .
The lower electrode forming step includes a step of forming a Ti film on the buffer layer and a step of forming a conductor film on the Ti film.
A method for manufacturing a piezoelectric device.
前記導体膜を形成する工程は、Al、Pt、Au、Pd、Ag、Rh、γ‐Mn、Ir、α‐Sn、Cu、γ‐FeおよびNiから選ばれる1種を含む前記導体膜を形成する工程を備える、請求項15に記載の圧電装置の製造方法。 The step of forming the conductor film includes forming the conductor film including one selected from Al, Pt, Au, Pd, Ag, Rh, γ-Mn, Ir, α-Sn, Cu, γ-Fe, and Ni. The method for manufacturing a piezoelectric device according to claim 15 , comprising the step of: 前記基板は、水素終端したSi(100)面を有し、前記バッファ層形成工程は、前記Si(100)面上に、結晶方位がCu(100)の前記エピタキシャルCu膜を形成する工程を備える、請求項12ないし16のいずれかに記載の圧電装置の製造方法。 The substrate has a hydrogen-terminated Si (100) surface, and the buffer layer forming step includes a step of forming the epitaxial Cu film having a crystal orientation of Cu (100) on the Si (100) surface. A method for manufacturing a piezoelectric device according to any one of claims 12 to 16 . 前記基板は、水素終端したSi(111)面を有し、前記バッファ層形成工程は、前記Si(111)面上に、結晶方位がCu(111)の前記エピタキシャルCu膜を形成する工程を備える、請求項12ないし16のいずれかに記載の圧電装置の製造方法。 The substrate has a hydrogen-terminated Si (111) surface, and the buffer layer forming step includes a step of forming the epitaxial Cu film having a crystal orientation of Cu (111) on the Si (111) surface. A method for manufacturing a piezoelectric device according to any one of claims 12 to 16 . 前記上電極形成工程は、前記上電極をエピタキシャル成長させるように実施される、請求項12ないし18のいずれかに記載の圧電装置の製造方法。 The upper electrode forming step is carried out the upper electrode so as to epitaxially grow, the method for manufacturing a piezoelectric device according to any one of claims 12 to 18.
JP2005265221A 2005-09-13 2005-09-13 Piezoelectric device and manufacturing method thereof Active JP4742764B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005265221A JP4742764B2 (en) 2005-09-13 2005-09-13 Piezoelectric device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005265221A JP4742764B2 (en) 2005-09-13 2005-09-13 Piezoelectric device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007081645A JP2007081645A (en) 2007-03-29
JP4742764B2 true JP4742764B2 (en) 2011-08-10

Family

ID=37941501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005265221A Active JP4742764B2 (en) 2005-09-13 2005-09-13 Piezoelectric device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4742764B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6201128B2 (en) * 2013-03-01 2017-09-27 株式会社ユーテック Alignment substrate, method for manufacturing alignment film substrate, sputtering apparatus and multi-chamber apparatus
CN107342357B (en) * 2016-04-28 2022-08-16 新科实业有限公司 Thin film piezoelectric element and method for manufacturing the same
JP6497712B2 (en) * 2017-02-27 2019-04-10 アドバンストマテリアルテクノロジーズ株式会社 Alignment substrate, method for manufacturing alignment film substrate, sputtering apparatus and multi-chamber apparatus
JP6497713B2 (en) * 2017-03-14 2019-04-10 アドバンストマテリアルテクノロジーズ株式会社 Alignment substrate, method for manufacturing alignment film substrate, sputtering apparatus and multi-chamber apparatus
WO2020027138A1 (en) 2018-07-30 2020-02-06 株式会社村田製作所 Mems device
JP7343991B2 (en) * 2019-03-19 2023-09-13 太陽誘電株式会社 Piezoelectric thin film resonators, acoustic wave devices, filters and multiplexers
WO2020209153A1 (en) * 2019-04-08 2020-10-15 株式会社村田製作所 Elastic wave device and filter apparatus provided therewith
CN110504937B (en) * 2019-08-27 2023-09-26 南方科技大学 Film bulk acoustic resonator structure and preparation method thereof
CN114342098A (en) * 2019-09-12 2022-04-12 株式会社村田制作所 Piezoelectric element
JP7415426B2 (en) * 2019-10-16 2024-01-17 Tdk株式会社 Elements for electronic devices
CN112366273B (en) * 2020-11-11 2023-04-18 赣州优膜科技有限公司 Preparation method of ZnO thin film electric exciter with linear adjustable piezoelectric property on flexible substrate
US20220368302A1 (en) * 2021-05-14 2022-11-17 Raytheon Company Epitaxial growth of aluminum on aluminum-nitride compounds

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221058A (en) * 1990-03-12 1992-08-11 Internatl Business Mach Corp <Ibm> Metal epitaxial growth method and metal-metal structure
JPH05319984A (en) * 1992-05-15 1993-12-03 Nisshin Steel Co Ltd Production of metallic epitaxial film
JP2003163566A (en) * 2001-11-22 2003-06-06 Toshiba Corp Thin film piezoelectric resonator and its manufacturing method
JP2004072715A (en) * 2002-06-11 2004-03-04 Murata Mfg Co Ltd Piezoelectric thin film resonator, piezoelectric filter, and electronic part having the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04221058A (en) * 1990-03-12 1992-08-11 Internatl Business Mach Corp <Ibm> Metal epitaxial growth method and metal-metal structure
JPH05319984A (en) * 1992-05-15 1993-12-03 Nisshin Steel Co Ltd Production of metallic epitaxial film
JP2003163566A (en) * 2001-11-22 2003-06-06 Toshiba Corp Thin film piezoelectric resonator and its manufacturing method
JP2004072715A (en) * 2002-06-11 2004-03-04 Murata Mfg Co Ltd Piezoelectric thin film resonator, piezoelectric filter, and electronic part having the same

Also Published As

Publication number Publication date
JP2007081645A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4742764B2 (en) Piezoelectric device and manufacturing method thereof
US11909380B2 (en) Acoustic resonator and method of manufacturing the same
JP4077805B2 (en) Manufacturing method of resonator
US8330556B2 (en) Passivation layers in acoustic resonators
US7276836B2 (en) Piezoelectric thin-film resonator and process for producing same
JP4756461B2 (en) Aluminum nitride thin film and piezoelectric thin film resonator using the same
US20070284971A1 (en) Electronic device
JP4688070B2 (en) Piezoelectric thin film resonator, piezoelectric thin film device, and manufacturing method thereof
US6407486B1 (en) Surface acoustic wave device
JP2005197983A (en) Thin film bulk wave resonator
JP2001274650A (en) Resonator and its manufacturing method and electronic device with the resonator
JP4373936B2 (en) Thin film piezoelectric resonator and manufacturing method thereof
WO2013031748A1 (en) Piezoelectric bulk wave device and production method therefor
JP2005136115A (en) Electronic device and its manufacturing method
JPH10270978A (en) Surface acoustic wave element and its manufacture
JP4186685B2 (en) Aluminum nitride thin film and piezoelectric thin film resonator using the same
CN114584101A (en) Surface acoustic wave resonator, method for manufacturing the same, and surface acoustic wave filter
JP2004048639A (en) Piezo-resonator and manufacturing method of the same
JP4697517B2 (en) Piezoelectric thin film resonator and manufacturing method thereof
JP2005303573A (en) Thin film piezoelectric resonator and its manufacturing method
US20050191792A1 (en) Component for fabricating an electronic device and method of fabricating an electronic device
CN115514340A (en) Transverse excitation bulk acoustic wave resonator with phononic crystal and preparation method thereof
JP2002374145A (en) Piezoelectric thin-film resonator
KR20170096717A (en) Acoustic resonator
JP4788473B2 (en) Bulk acoustic wave device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4742764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150