JP4741110B2 - Inspection device, light emitting device manufacturing method - Google Patents

Inspection device, light emitting device manufacturing method Download PDF

Info

Publication number
JP4741110B2
JP4741110B2 JP2001169394A JP2001169394A JP4741110B2 JP 4741110 B2 JP4741110 B2 JP 4741110B2 JP 2001169394 A JP2001169394 A JP 2001169394A JP 2001169394 A JP2001169394 A JP 2001169394A JP 4741110 B2 JP4741110 B2 JP 4741110B2
Authority
JP
Japan
Prior art keywords
substrate
pixel
counter detection
electrode
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001169394A
Other languages
Japanese (ja)
Other versions
JP2002123190A5 (en
JP2002123190A (en
Inventor
正明 ▲ひろ▼木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001169394A priority Critical patent/JP4741110B2/en
Publication of JP2002123190A publication Critical patent/JP2002123190A/en
Publication of JP2002123190A5 publication Critical patent/JP2002123190A5/ja
Application granted granted Critical
Publication of JP4741110B2 publication Critical patent/JP4741110B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された発光装置において、ＥＬ素子を形成する前に画素部が正常に動作するかを検査する装置及び検査方法に関する。特に半導体素子（半導体薄膜を用いた素子）を用いた発光装置において、ＥＬ素子を形成する前に画素部が正常に動作するかどうかを検査する装置、検査方法、検査方法を作製行程の途中に含む発光装置の作製方法、および作製方法を用いて作製された発光装置に関する。
【０００２】
なお、本発明におけるＥＬ素子とは、一対の電極間にＥＬ層が挟まれた構造を有し、ＥＬ層は、電界を加えることで蛍光又は燐光から成る発光が得られる有機化合物を含む層のことをいう。
【０００３】
また、本発明の検査装置により検査される発光装置とは、ＥＬ素子を用いた画像表示デバイスもしくは発光デバイスを指す。また、ＥＬ素子にコネクター、例えば異方導電性フィルム(ＦＰＣ: Flexible Printed Circuit)もしくはＴＡＢ（Tape Automated Bonding）テープもしくはTCP（Tape Carrier Package）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、またはＥＬ素子にＣＯＧ（Chip On Glass）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
【０００４】
【従来の技術】
近年、基板上にＴＦＴ（thin film transistor）を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置（発光装置）への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００５】
このようなアクティブマトリクス型の発光装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電気光学装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００６】
さらに、自発光型の素子としてＥＬ素子を有したアクティブマトリクス型の発光装置（ＥＬディスプレイを含む）の研究が活発化している。発光装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００７】
発光装置が有するＥＬ素子は一対の電極（陽極と陰極）間に有機化合物からなるＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【０００８】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００９】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【００１０】
そして、上記構造からなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００１１】
ＥＬ素子が有するＥＬ層は熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、画素部に配線やＴＦＴを形成した後にＥＬ素子が形成される。
【００１２】
そしてＥＬ素子が形成された後、ＥＬ素子が設けられた基板（ＥＬパネル）とカバー材とを、ＥＬ素子が外気に曝されないように貼り合わせてシール材等により封止（パッケージング）する。
【００１３】
パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（ＦＰＣ、ＴＡＢ等）を取り付けて、アクティブマトリクス型の発光装置が完成する。
【００１４】
【発明が解決しようとする課題】
しかし、アクティブマトリクス型の発光装置において、ＥＬ素子の一対の電極からＥＬ層にかける所定の電圧（ＥＬ層に流れる電流）は、各画素に設けられたトランジスタによって制御される。そのため、画素部が有するトランジスタが正常に機能しなかったり、配線が断線またはショートするなど、何らかの不具合が生じると、ＥＬ素子が有するＥＬ層に所定の電圧（電流）をかけることができなくなる。その場合、画素は所望の階調を表示することができなくなってしまう。
【００１５】
しかし、このように画素部においてＥＬ素子の発光を制御する配線やトランジスタに何らかの不具合が生じていても、発光装置を完成させて実際に表示を行うまで、その不具合の存在を確認することが難しい。そのため実際には製品にならない画素部を有していても、検査により良品との区別をつけるためには、ＥＬ素子を完成させ、パッケージングし、コネクターを取り付けて発光装置として完成させる必要がある。この場合、ＥＬ素子を形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とが無駄になるため時間とコストを抑えることができない。また多面取りの基板を用いてＥＬパネルを形成する場合でも、パッケージングして、コネクターを取り付ける工程が無駄になり、同様に時間とコストを抑えることができない。
【００１６】
アクティブマトリクス型の発光装置に先行して量産化されているアクティブマトリクス型の液晶ディスプレイでは、２つの基板間に液晶を封入して液晶ディスプレイを完成させる前に、すなわち、画素部において配線やＴＦＴを形成した後で、各画素が有するコンデンサに電荷を蓄積し、その電荷量を各画素に測定して、画素部に不具合が生じていないかどうかを確認している。
【００１７】
しかし、アクティブマトリクス型の発光装置の場合、一般的に各画素にＴＦＴが２つ以上設けられていることが多い。そして、ＥＬ素子が有する一方の電極（画素電極）とコンデンサとが、トランジスタを間に介して接続されている場合がある。この場合、コンデンサに蓄積した電荷量を測定しても、コンデンサと画素電極との間に接続されている配線及びトランジスタに不具合があるかどうかを確認することが難しい。また、発光装置の場合にはＥＬ素子に電流を流す必要があることから、流れる電流値を測定することも必要である。
【００１８】
アクティブマトリクス型の発光装置の量産化に向けて、発光装置を完成させる前に、画素部において配線及びトランジスタに不具合が生じていないか、言い換えると、各画素のＥＬ素子の画素電極に所定の電圧を印加することができるか（もしくは、所定の電流を流すことができるか）どうかの検査方法の確立が求められている。
【００１９】
【発明を解決するための手段】
本発明で開示する電磁波を用いた検査方法では、素子基板上に形成された半導体素子や、これに接続され、マトリクス状に形成された画素及び配線における欠陥があるかどうかを検査する。
【００２０】
なお、本明細書中において素子基板とは、基板上に配線及び半導体素子を形成した後、画素部に独立して形成される画素のうち、半導体素子に接続された画素電極まで形成された状態のものをいう。また、半導体素子とは、半導体物質を用いたスイッチング機能を単独または複数で構成される素子のことをいい、トランジスタ、特に電界効果型トランジスタ、代表的にはＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（Thin Film Transistor：TFT）などが挙げられる。従って、ＭＯＳトランジスタが形成された半導体基板やＴＦＴが形成された基板はどちらも素子基板に含まれる。
【００２１】
そして画素部が有する配線のうち、全ての電流供給線を同じ電位に保った状態で、ゲート信号線を順に選択してソース信号線に同じ電位を有する信号を順に入力し、全ての画素を順に選択していく。なお本明細書において画素が選択されるとは、画素が有するゲート信号線が選択されている状態で、該画素が有するソース信号線にビデオ信号が入力されることを意味する。
【００２２】
また、対向検出基板を素子基板上に備え、図１（Ａ）に示すように電磁波源１０１から対向検出基板１０２と素子基板１０３の間にある気体に電磁波（好ましくはＸ線）を照射する。なお電磁波源とは、電磁波を発生することができるものであり、電磁波が発生すると、電磁波により気体（ここでは、空気）が電離して、イオンが発生し、電流が流れる電気的な通路が生じる。なお、本明細書中において、対向検出基板とは、素子基板上の画素が有する画素電極に流れる電流が電気的な通路を介して流れる電極が形成された基板のことをいい、対向検出基板上に形成された電極のことを対向検出電極とよぶ。また、素子基板の画素電極に流れる電流が対向検出基板の対向検出電極に流れることを通電状態にあるという。
【００２３】
そして、素子基板１０３上のある画素が、選択されているときには選択された画素と対向検出基板１０２間が接続される。つまり、素子基板上の画素を順次選択することにより、各画素をそれに応じて対向検出基板１０２と電気的に接続させることができる。なお、図１（Ａ）に示すように、素子基板上の特定の画素に流れる電流を検出する際に、より正確に素子基板上に流れる電流を測定することができる位置のことを対応した位置とよぶ。なお、対向検出基板を素子基板に対応した位置に備えるためには、画素と対向検出電極が最も短距離になるように素子基板、もしくは対向検出基板を移動させる必要がある。
【００２４】
このとき、対向検出基板１０２に流れる電流は、対向検出基板１０２と接続された電流計１２３により測定することができる。すなわち、ここで測定した電流値は、素子基板１０３の選択された画素に入力されたビデオ信号によるものである。そして、測定した電流の値がある一定の範囲内に納まっているかどうかを評価することで、各画素が有する配線及びトランジスタに不具合が生じていないかどうかを検査することができる。
【００２５】
ある画素が選択されているときに画素電極または画素電極となる導電膜に流れる電流が一定の範囲からはずれている場合、該画素が有するトランジスタが正常に機能していないとか、配線が断線またはショートするなどの不具合が生じているものとみなすことができる。逆にある画素が選択されているときに画素電極または画素電極となる導電膜に流れる電流が一定の範囲に納まっている場合、該画素が有するトランジスタ及び配線は正常に機能しているものとみなすことができる。
【００２６】
なお、トランジスタ及び配線が正常に機能しているとみなすことができる電流値の範囲は、実施者が適宜設定することができる。また検査した結果、不具合が生じている画素（不良画素）の数が画素部にｎ個以上存在している場合、該素子基板は不良品とみなされる。なお不良品とみなす不良画素の数ｎは、実施者が適宜設定することができる。
【００２７】
本発明の検査方法により検査した素子基板上に予め形成されている電極（画素電極）上にこれと接して有機化合物層を形成し、有機化合物層上にこれと接して電極（対向電極）を形成することにより発光装置として完成させ実際に表示を行わなくても、素子基板が良品か不良品かの区別をつけることが可能になる。
【００２８】
【発明の実施の形態】
本発明の検査装置及びそれを用いて素子基板を検査する方法について図１を用いて説明する。なお、本発明において発光装置に用いるトランジスタは、Ｍ０Ｓトランジスタであっても薄膜トランジスタ（以下、ＴＦＴという）であっても良い。また、ＴＦＴの場合、構造を限定する必要はなくプレーナ型や逆スタガ型といった構造のＴＦＴを用いればよい。さらに、本発明で用いる発光装置の駆動回路も公知のものを用いればよい。
【００２９】
また、本発明の検査方法をＥＬ素子を有する発光装置に用いる場合には、ＥＬ素子の素子構造及びＥＬ材料には、公知のものを用いればよい。
【００３０】
本明細書において、検査装置とは、電磁波源１０１及び対向検出基板１０２をあわせたもののことをいう。しかし、ここで示した対向検出基板１０２は、本発明の実施形態の一例であり、図１（Ａ）に示したような形状に限られることはない。対向検出基板のその他の形状に関しては、本明細書中の実施例で詳しく述べることとする。
【００３１】
また、電磁波源１０１は、電源１０４に接続されており、電磁波源１０１内部の２枚の電極間に電源１０４から数ｋＶの高電圧をかけた際に、陰極で発生した電子が、陽極に衝突することで電磁波を発生させる。なお、本発明においては、０．０１〜１００ｎｍの波長を有するＸ線または軟Ｘ線を用いることが望ましいが、対向検出基板と素子基板の間にある気体を電離させることができる電磁波がある場合には、それを用いることもできる。
【００３２】
一般的に電磁波は、光イオン化の機能を有している。この原理としては、安定した原子及び分子に電磁波を照射することで、原子及び分子中の電子がはじき出され、電子がなくなったことによりプラス（＋）の極性となった原子及び分子が発生する。
【００３３】
そして、さらにはじき出された電子が別の安定した原子又は、分子を攻撃することでマイナス（−）の極性を持つ原子又は分子を発生させる。
【００３４】
これにより、結果として電磁波が照射されている気体中は、プラスとマイナスにイオン化された原子又は、分子が存在することになる。そこで、本発明では、素子基板１０３と対向検出基板１０２を図１（Ａ）に示すように重ね合わせて電磁波源１０１から電磁波を照射させ、電磁波が素子基板１０３と対向検出基板１０２との間にある気体に照射されるようにする。このとき気体（空気）は電磁波により電離するため、素子基板１０３と対向検出基板１０２との間にイオンによる電気的な通路を形成させることが可能となる。なお、ここでいう気体とは、空気のことをいうが、より電離しやすい気体を用いても良い。また、対向検出基板１０２と素子基板１０３間の距離は極力近い方が好ましい。なお、具体的には、対向検出基板１０２と素子基板１０３間の距離が５００μｍ以下となるのが好ましい。
【００３５】
素子基板１０３中には、画素がマトリクス状に複数形成されている。また、素子基板１０３は、駆動回路（Ａ）１０７に接続されている。なお、駆動回路（Ａ）１０７には、ゲート側駆動回路およびソース側駆動回路を含む。そして、例えば図１（Ａ）に示すように画素１０５にゲート側駆動回路からの選択信号が入力されると、画素１０５が選択される。なお、ここでいう選択信号とは、ゲート線に接続されたゲート電極に信号が入力されることで、ゲート電極を開くことができる信号のことをいい、選択信号により画素が有するゲート電極が開く状態にあることを画素が選択されるという。画素１０５が選択され、ソース側駆動回路からのビデオ信号が入力されると、素子基板１０３上の画素１０５の画素電極には、電流が流れる。更にこの電流は電磁波に電離された気体中を通り、対向検出基板１０２上に形成される対向部１０６に流れる。なお、本明細書中において、対向部１０６とは、素子基板１０３上に形成される画素１０５に対応して対向検出基板１０２上にマトリクス状に形成されており、素子基板１０３からの電流が流れる対向検出電極と対向検出電極と接続された検査用ＴＦＴ１２０が各対向部に形成されている。なお、本明細書中において、検査用ＴＦＴ１２０とは、対向検出基板１０２に接続された駆動回路（Ｂ）１０８から入力される選択信号により、ゲート電極が開くと、選択された素子基板１０３上の画素電極から対向検出電極を介して電流を流すことができるＴＦＴのことをいう。
【００３６】
ここで、素子基板１０３にマトリクス状に形成された画素１０５の拡大図を図１（Ｂ）に示す。なお、ここではトランジスタの例としてＴＦＴを例示して説明するが、ＭＯＳトランジスタを用いても構わない。図１（Ｂ）に示すように、検査を行う素子基板１０３は、絶縁体上に駆動用ＴＦＴ及び画素部におけるＴＦＴ（スイッチング用ＴＦＴ及び電流制御用ＴＦＴ）が形成されている。
【００３７】
図１（Ｂ）において、１１０はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１１０のゲート電極は、ゲート信号線１１１に接続されている。スイッチング用ＴＦＴ１１０のソース領域とドレイン領域は、一方がソース信号線１１２に、もう一方が電流制御用ＴＦＴ１１３のゲート電極、各画素が有するコンデンサ１１４にそれぞれ接続されている。
【００３８】
コンデンサ１１４はスイッチング用ＴＦＴ１１０が非選択状態（オフ状態）にある時、電流制御用ＴＦＴ１１３のゲート電圧（ゲート電極とソース領域間の電位差）を保持するために設けられている。なおここではコンデンサ１１４を設ける構成を示したが、本発明はこの構成に限定されず、コンデンサ１１４を設けない構成にしても良い。
【００３９】
また、電流制御用ＴＦＴ１１３のソース領域とドレイン領域は、一方が電流供給線１１５に接続され、もう一方は画素１０５が有する画素電極と接続される。なお、電磁波を照射することにより電気的な通路が形成されると画素電極は対向検出基板１０２上の対向部１０６が有する検査用ＴＦＴ（図１（Ｃ）１２０）のソース領域に接続される。なお、電流供給線１１５はコンデンサ１１４に接続されている。
【００４０】
また、対向検出基板１０２上にマトリクス状に形成されている対向部１０６の拡大図を図１（Ｃ）に示す。各対向部にはそれぞれ検査用ＴＦＴ１２０が形成されており、ゲート電極は、駆動回路（Ｂ）１０８と接続されたゲート信号線１２１に接続されている。そして、素子基板１０３上のある画素が選択されたときには、駆動回路（Ｂ）１０８からの選択信号により、選択された基板上の画素に対応する対向部１０６が選択される。また、検査用ＴＦＴ１２０のドレイン領域は、ドレイン配線１２２に接続され、ドレイン配線１２２は、外部で電流計１２３に接続されている。
【００４１】
電流供給線１１２は電源電位が与えられており、また、電源電位は、外付けのＩＣ等により設けられた電源によって与えられる。
【００４２】
スイッチング用ＴＦＴ１１０、電流制御用ＴＦＴ１１３は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでもどちらでも用いることができる。ただし電流制御用ＴＦＴ１１３のソース領域またはドレイン領域が後に形成されるＥＬ素子の陽極と接続されている場合、電流制御用ＴＦＴ１１３はｐチャネル型ＴＦＴであることが望ましい。また、電流制御用ＴＦＴ１１３のソース領域またはドレイン領域がＥＬ素子の陰極と接続されている場合、電流制御用ＴＦＴ１１３はｎチャネル型ＴＦＴであることが望ましい。
【００４３】
またスイッチング用ＴＦＴ１１０、電流制御用ＴＦＴ１１３は、シングルゲート構造ではなく、ダブルゲート構造やトリプルゲート構造などのマルチゲート構造を有していても良い。
【００４４】
次に、本発明の対向検出基板１０２及びそれを用いて検査する素子基板１０３を図２（Ａ）及び図２（Ｂ）にそれぞれ示す。なお、図１（Ｂ）に示す画素１０５がマトリクス状に形成されているのが図２（Ａ）に示す画素部２０１である。図２（Ａ）には、ソース信号線（Ｓ１〜Ｓｘ）、電流供給線（Ｖ１〜Ｖｘ）及びゲート信号線（Ｇ１〜Ｇｙ）が画素部２０１に設けられている。
【００４５】
ここでは、ソース信号線（Ｓ１〜Ｓｘ）と、電流供給線（Ｖ１〜Ｖｘ）と、ゲート信号線（Ｇ１〜Ｇｙ）とを１つずつ備えた領域が画素１０５である。
【００４６】
図２（Ｂ）は、本発明の対向検出基板１０２上にマトリクス状に形成される対向部１０６を示す。なお、図２（Ｂ）には、ゲート信号線（Ｇ１〜Ｇｘ）が設けられている。そして、ゲート信号線（Ｇ１〜Ｇｘ）からの信号により、対向部１０６が選択される。また、対向部１０６における検査用ＴＦＴ１２０のドレイン領域は、いずれも電流線（Ａ）と接続され、外部の電流計１２３に接続されている。
【００４７】
つまり、素子基板１０３上の選択された画素から電気的な通路を通って流れる電流は、対向検出基板１０２上で選択された対向部１０６に流れ、そして、電流計１２３において検出される。なお、このように素子基板１０３上の画素１０５と、それに対応する対向検出基板１０２上の対向部１０６との距離が極力小さくなるように対向検出基板を固定するステージ、素子基板を固定するステージのいずれか一方、もしくはその両方に位置合わせ機能を持たせても良い。
【００４８】
次に素子基板１０３上の画素１０５におけるスイッチング用ＴＦＴ１１０及び電流制御用ＴＦＴ１１３を本発明の検査法を用いて評価する方法について図３を用いて説明する。
【００４９】
図３（Ａ）は、素子基板１０３上の画素部２０１に形成された画素一つ一つをそれぞれＸ−Ｙ座標（Ｘ,Ｙ）で示したものである。つまりここでは、紙面に向かって横方向にＸ列の画素が形成されており、紙面に向かって縦方向にＹ行の画素が形成されていることを示している。
【００５０】
そして、各画素のゲート電極が選択されると選択された画素にソース信号線駆動回路と電気的に接続されるソース信号線からビデオ信号が入力される。このとき、画素電極に流れる電流は気体中を電磁波で照射して形成される電気的な通路を通り、対向検出基板１０２の対向検出電極から検査用ＴＦＴ１２０に入力され、さらにドレイン配線を通り、外部に接続された電流計１２３に入力される。ここで、電流計１２３により、素子基板１０３上の選択された画素と対応する対向部との間に流れる電流を測定することができる。なお、電流計１２３は、対向検出基板１０２上に形成させることも可能である。
【００５１】
なお、本実施の形態では、ビデオ信号がアナログ及びデジタルのいずれの場合においても「白」の情報を有していた場合、電流制御用ＴＦＴはオンの状態となっている。よって画素電極には電源電位が与えられる。その結果、「白」の情報を有するビデオ信号が入力された画素から対向検出基板１０２の対向部１０６及び電流計１２３に電流が流れる。
【００５２】
逆に、「黒」の情報を有していた場合、素子基板１０３に形成された電流制御用ＴＦＴ１１３はオフの状態となっている。よって画素電極には電源電位は与えられない。その結果、「黒」の情報を有するビデオ信号が入力された画素から対向検出基板１０２の対向部１０６及び電流計１２３に流れる電流は「白」の情報を有するビデオ信号が入力された時に比べて少なくなる。
【００５３】
上記は、スイッチング用ＴＦＴ１１０及び電流制御用ＴＦＴ１１３のいずれも正常に機能している場合である。しかし、これらのいずれかが不良であった場合には、流れるべき電流が流れなかったり、流れるはずのない電流が流れてしまったりといった事態が生じる。
【００５４】
そこで、本発明では、予め正常に機能するＴＦＴを有する画素を用いて、ビデオ信号が「黒」の時の電流値及び「白」の時の電流値を測定しておき参照データとするのがよい。
【００５５】
さらに本発明では、データの評価には、ビデオ信号が白の時と黒の時にそれぞれ流れる電流値の比（白黒の比）を用いる。
【００５６】
図３（Ｂ）には、測定した結果を規格化した白黒の比で示した一例を示す。この規格化においては、参照データを用いて十分に白黒の比（コントラスト）がとれるものを１００とした。この表は、縦軸に白黒の比を取り、横軸に画素の座標を取る。また、白黒の比に基準を設け、ここでは、白黒の比が２０以上１００以下であるときには、良品であるとする。つまり、図３（Ｂ）の斜線領域が良品基準内となる。
【００５７】
しかし、座標（１,３）のように白黒の比が基準値よりも低くなっている場合には、不良品と判断し、それ以降の工程からはずすことになる。白黒の比の良品基準は、求められる水準に応じて設定すればよい。
【００５８】
以上に示した方法を用いて、各画素の特性を評価することにより、不良品を早期に発見することができる。これにより不良品については、以降のＥＬ素子形成といった製造プロセスからはずすことができる。更に不良の程度によっては、リペア工程により修復させて以降の工程を流すことができる。なお、素子基板の検査工程が終了後、画素電極（第１の電極）上に有機化合物層及び陰極（第２の電極）を形成し、発光装置を完成させる方法については以下の実施例において詳細に説明する。
【００５９】
以上の結果、不良品を最終工程まで通すことにより生じるロスの低減及びリペアでの修復により歩留まりの向上に寄与することができる。
【００６０】
【実施例】
〔実施例１〕
本実施例では、本発明の発光装置の画素部とその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路、画素選択信号線側駆動回路）のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００６１】
まず、図４（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００６２】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００６３】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００[Hz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０[％]として行う。
【００６４】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００６５】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【００６６】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することができる。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることができる。
【００６７】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することができる。
【００６８】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【００６９】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００７０】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される（図４（Ａ））。
【００７１】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。
ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１５がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２５には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でＮ型を付与する不純物元素を添加する（図４（Ｂ））。
【００７２】
次に、図４（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００７３】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することができる。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００７４】
そして、図５（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図４（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３６が形成される。この第３の不純物領域５０３２〜５０３６に添加されたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０３０ａのテーパー部における膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０３０ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０３０ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【００７５】
図５（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００７６】
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３６においては、第１の導電層５０３７ａ〜５０４１ａと重なる第３の不純物領域５０３２ａ〜５０３６ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３６ｂとが形成される。
【００７７】
そして、図５（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４、５００６に第1の導電型とは逆の導電型である第４の不純物領域５０４３〜５０５４を形成するための第３のドーピングを行う。第３の形状の導電層５０３８ｂ、５０４１ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５及び配線部５０４２はレジストマスク５２００で全面を被覆しておく。不純物領域５０４３〜５０５４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
【００７８】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４１がゲート電極として機能する。また、５０４２は島状のソース信号線として機能する。
【００７９】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００８０】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８１】
次いで、図６（Ａ）に示すように、第１の層間絶縁膜５０５５を無機絶縁材料により形成する。なお、本実施例では、酸化窒化シリコン膜からなる第１の層間絶縁膜５０５５を１００〜２００[nm]の厚さで形成する。さらに、その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、及びゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４をパターニング形成した後、接続配線５０６２に接する画素電極５０６３をパターニング形成する。
【００８２】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【００８３】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型の不純物領域５０１７、５０１８、５０２１、５０２３またはＰ型の不純物領域５０４３〜５０５４に達するコンタクトホール、配線５０４２に達するコンタクトホール、電流供給線に達するコンタクトホール（図示せず）、及びゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
【００８４】
また、配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４として、Ｔｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【００８５】
また、本実施例では、画素電極５０６３としてＩＴＯ膜を１１０[nm]の厚さに形成し、パターニングを行った。画素電極５０６３を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６３がＥＬ素子の陽極となる。（図６（Ａ））なお、検出の関係で画素電極面積に対して配線領域の面積が多くなると誤差が多くなるため画素エリアの比は、高い方が良い。又、表示素子においては、高開口率が求められるために両者の要求は合致している。
【００８６】
ここまで形成したら、本発明の検査方法及び検査装置を用いて本発明の実施の形態で説明したように素子基板の検査を行う。また、ここまで形成した本実施例における発光装置の画素部の上面図を図７（Ａ）に、回路図を図７（Ｂ）に示す。なお、図７（Ａ）及び図７（Ｂ）では、共通の符号を用いるので互いに参照すればよい。
【００８７】
スイッチング用ＴＦＴ７０２のソースはソース配線７１５に接続され、ドレイン領域はドレイン配線７０５に接続される。また、ドレイン配線７０５は電流制御用ＴＦＴ７０６のゲート電極７０７に電気的に接続される。また、電流制御用ＴＦＴ７０６のソースは電流供給線７１６に電気的に接続され、ドレイン領域はドレイン配線７１７に電気的に接続される。また、ドレイン配線７１７は点線で示される画素電極（陽極）７１８に電気的に接続される。
【００８８】
このとき、７１９で示される領域には保持容量が形成される。保持容量７１９は、電流供給線７１６と電気的に接続された半導体膜７２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極７０７との間で形成される。また、ゲート電極７０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線７１６で形成される容量も保持容量として用いることが可能である。
【００８９】
さらに本実施例において用いる対向検出基板の上面図を図８に示す。なお、本実施例において用いる対向検出基板は、電磁波を透過しやすい材料としてガラス、石英を用いればよい。なお、本実施例では電磁波として０．１〜１００ｎｍの波長の電磁波である軟エックス線を用いる。また、対向検出基板は、本実施例で説明した素子基板の作製と同様の方法を用いて作製することができる。ただし、対向検出基板に形成された対向検出電極は、素子基板の画素電極を形成させた材料とは異なり、ベリリウム、アルミニウムからなり、軟Ｘ線を透過しやすい材料を用いるとよい。また、これらの材料は、各対向部全面にベタに形成しても良いが、ストライプ状に形成しても、メッシュ状に形成しても良い。
【００９０】
なお、対向検出基板を別の低温成膜プロセスにより作製した場合には、ガラス、石英の他に塩化ビニルやアクリルといった有機樹脂を用いることができる。
【００９１】
８０１は検査用ＴＦＴであり、検査用ＴＦＴ８０１のソース領域８０２はソース配線８０３により対向検出電極に接続され、空気中の気体に軟エックス線が照射され、電気的通路が生じたときに素子基板の画素電極と電気的に接続される。
また、検査用ＴＦＴ８０１のドレイン領域８０４はドレイン配線（８０５ａ及び８０５ｂ）に接続され、外部に設けられた電流計（図示せず）に電気的に接続される。
【００９２】
なお、軟Ｘ線が気体に照射されると気体は電離するが、本発明における電離とは、電流が画素電極から、電離された気体中を介して対向検出電極に流れる程度に電離することをいう。
【００９３】
また、ゲート電極８０６は、ゲート線８０７に接続され、対向検出電極は、８０８に点線で示される領域である。
【００９４】
画素電極を有する素子基板を形成させたら、以下に示すように素子基板の検査を行う。まず、素子基板９０１と対向検出基板９０２を図９に示すように上下に備え検査を行う。なお、本実施例では、素子基板９０１と対向検出基板９０２を図９に示すような配置とし、対向検出基板の上方から電磁波を照射して、空気を電離させる構成としたが、本発明はこれに限られることはなく空気が電離され、これにより素子基板９０１と対向検出基板９０２との間に電流を流すことのできる電気的な通路を形成させることができればよい。
【００９５】
電磁波源９０３から対向検出基板９０２に軟Ｘ線を照射すると、対向検出基板９０２を軟Ｘ線が透過して、対向検出基板９０２と素子基板９０１の間にある空気中に軟Ｘ線が照射される。図９において９０７で示されるように空気が軟Ｘ線により電離されることにより見かけの抵抗が形成される。
【００９６】
これにより、空気中に電気的な通路が形成され、素子基板９０１上の選択された画素にビデオ信号が入力されたときに画素電極９０４に流れる電流が、この電気的な通路を通り対向検出基板９０２上の対向検出電極９０５に入力される。
【００９７】
ここで入力された電流は、対向検出電極９０５と接続された検査用ＴＦＴ（図示せず）のソース領域からドレイン領域を経て、ドレイン配線により外部の電流計９０６に入力される。外部の電流計により、素子基板９０１上の画素にビデオ信号が入力されたとき（白）と、入力されていないとき（黒）に画素電極に流れるそれぞれの電流量を検出し、これを白黒の比として示すことにより、素子基板９０１上のＴＦＴの品質を評価する。そして、ある基準値よりも低い品質のものをはずしてＥＬ素子形成のプロセスを行う。更に、不良の原因や不良の程度によっては、リペア工程により修復させて以降の工程に流すことも可能である。
【００９８】
次に、図６（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、画素電極５０６３に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【００９９】
次に、ＥＬ層５０６６及び陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５０６６の膜厚は８０〜２００[nm]（典型的には１００〜１２０[nm]）、陰極５０６７の厚さは１８０〜３００[nm]（典型的には２００〜２５０[nm]）とすれば良い。
【０１００】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次、ＥＬ層５０６６及び陰極５０６７を形成する。但し、ＥＬ層５０６６は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこで、メタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層５０６６及び陰極５０６７を形成する蒸着法などの方法を用いるのが好ましい。
【０１０１】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層５０６６を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層５０６６を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層５０６６を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１０２】
ここではＲＧＢに対応した３種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。
【０１０３】
なお、ＥＬ層５０６６を形成する材料としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層からなる４層をＥＬ層とすれば良い。
【０１０４】
次に、同じゲート信号線にゲート電極が接続されたスイッチング用ＴＦＴを有する画素（同じラインの画素）上に、メタルマスクを用いて対向電極５０６７を形成する。なお本実施例では対向電極５０６７には陰極材料であるＭｇＡｇを用いたが、本発明はこれに限定されない。対向電極５０６７として他の公知の材料を用いても良い。
【０１０５】
最後に、窒化珪素膜からなるパッシベーション膜５０６８を３００[nm]の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、ＥＬ層５０６６を水分等から保護することができ、ＥＬ素子の信頼性をさらに高めることができる。
【０１０６】
こうして図６（Ｂ）に示すような構造の発光装置が完成する。なお、本実施例における発光装置の作成工程においては、回路の構成及び工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１０７】
ところで、本実施例の発光装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０１０８】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１０９】
本実施例の場合、Ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬOV領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬOFF領域）及びチャネル形成領域を含む。
【０１１０】
また、ＣＭＯＳ回路のＰチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１１１】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するＮチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１１２】
なお、実際には図６（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０１１３】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成させる。このような出荷できる状態にまでした状態を本明細書中では発光装置という。
【０１１４】
〔実施例２〕
次に、本発明を用いて検査を行う素子基板の画素部の構造において、実施例１で示したのと異なる構造を有する場合について図１０を用いて説明する。
【０１１５】
画素部１００１において、ソース信号線駆動回路に接続されたソース信号線（Ｓ１〜Ｓｘ）、ＦＰＣを介して発光装置の外部の電源に接続された電流供給線（Ｖ１〜Ｖｘ）、書き込み用ゲート信号線駆動回路に接続された書き込み用ゲート信号線（第１のゲート信号線）（Ｇａ１〜Ｇａｙ）、消去用ゲート信号線駆動回路に接続された消去用ゲート信号線（第２のゲート信号線）（Ｇｅ１〜Ｇｅｙ）が画素部１００１に設けられている。
【０１１６】
ソース信号線（Ｓ１〜Ｓｘ）と、電流供給線（Ｖ１〜Ｖｘ）と、書き込み用ゲート信号線（Ｇａ１〜Ｇａｙ）と、消去用ゲート信号線（Ｇｅ１〜Ｇｅｙ）とを備えた領域が画素１００５である。画素部１００１にはマトリクス状に複数の画素１００５が配列されることになる。本実施例に示す素子基板は、実施例１の構成と組み合わせて実施することが可能である。
【０１１７】
〔実施例３〕
本実施例では、本発明の検査を行う場合に実施例１で示したのとは異なる対向検出基板を用いて検査を行う方法について図１１を用いて説明する。
【０１１８】
図１１において、１１０１は電磁波の中でも０．１〜１００ｎｍの波長を有する軟Ｘ線を発生させる電磁波源であり、電磁波源１１０１には電源１１０４が接続されている。
【０１１９】
電磁波源１１０１から放射された軟Ｘ線は、遮蔽板１１０５の対象面上に相応した微細な穴を通過して対向検出基板１１０２に照射され、その他の部分は遮蔽板１１０５により遮蔽される。なお、遮蔽板１１０５は、軟Ｘ線を充分に遮蔽できる材料で形成されている。そして、軟Ｘ線は対向検出基板１１０２を透過して対向検出基板１１０２と素子基板１１０３の間に位置する空気中に照射される。なお、本実施例で用いる対向検出基板１１０２は、実施例１で用いたようなマトリクス状に形成された対向部ごとに検査用ＴＦＴおよび対向検出電極が形成されているものとは異なり、絶縁体上に金属等の導体からなる膜形成させ、全面が対向検出電極として形成されている。なお、導体からなる膜は、全面ベタ状である必要はなく、ストライプ状、もしくはメッシュ状に形成されていても良い。
【０１２０】
また、対向検出基板１１０２は、素子基板１１０３上に重なるようにのせて検査を行うことができる。
【０１２１】
なお、対向検出電極を形成する導体としては、ベリリウムやアルミニウムといった軟Ｘ線の透過率の高い金属材料を用いると良い。また、遮蔽板１１０５は、軟Ｘ線を遮蔽させるものであればよい。例えば、鉛ガラスのような軟Ｘ線の透過率の低い材料を用い、軟Ｘ線を照射させる部分に穴を開けて使用してもよい。
【０１２２】
そして、本実施例においては、電磁波源１１０１及び遮蔽板１１０５の下方に位置する対向検出基板１１０２及び素子基板１１０３を同時にずらしながら対向検出基板１１０２と素子基板１１０３の間に存在する空気中に軟Ｘ線を照射する。すなわち、ここでは、素子基板１１０３は、対向検出基板１１０２と連動している。
【０１２３】
軟Ｘ線が対向検出基板１１０２を透過して対向検出基板１１０２と素子基板１１０３の間に存在する空気中に照射されることで、対向検出基板１１０２と素子基板１１０３間に電気的な通路が形成され、これにより素子基板１１０３上に形成された画素が有する画素電極と対向検出基板１１０２上に形成された対向検出電極とに流れる電流値の測定を行うことができる。
【０１２４】
なお、ここでは、対向検出基板１１０２と素子基板１１０３を連動させて素子基板を検査する構成を示したが、これらを固定させ、電磁波源のみを移動させる構成にすることも可能である。
【０１２５】
測定方法及び評価方法に関しては、実施例１と同様の方法を用いれば良い。なお、本実施例の構成は、実施例１及び実施例２の構成と組み合わせて実施することが可能である。
【０１２６】
〔実施例４〕
本実施例では、本発明の検査を行う場合に実施例１及び実施例３で示したのとは異なる対向検出基板を用いて検査を行う方法について図１２を用いて説明する。
【０１２７】
図１２において、１２０１は電磁波の中でも０．０１〜１００ｎｍの波長を有するＸ線を発生させる電磁波源であり、電磁波源１２０１には電源１２０４が接続されている。
【０１２８】
電磁波源１２０１から放射されたＸ線は、対向検出基板１２０２に集められた後、対向検出基板１２０２を透過して素子基板１２０３上に放射される。ここで、対向検出基板１２０２上に形成される対向検出電極に用いられる材料としては、Ｘ線の透過率の高いベリリウムやアルミニウムといった材料を用いると良い。
【０１２９】
本実施例では、電磁波源１２０１と対向検出基板１２０２の下方に素子基板１２０３が備えられており、素子基板１２０３の各画素を検査するたびに素子基板１２０３を移動させる。また、ミラー１２０５は、Ｘ線を集光させる働きを有する。すなわち、本実施例において電磁波源１２０１と対向検出基板１２０２は固定されており、素子基板１２０３が、異なる画素を検査する度に移動する構成になっている。
【０１３０】
そして、Ｘ線が対向検出基板１２０２と素子基板１２０３の間に存在する空気中に照射されることで、対向検出基板１２０２と素子基板１２０３との間に電気的な通路が形成され、これにより素子基板１２０３上に形成された画素が有する画素電極から対向検出基板１２０２上の対向検出電極に流れる電流値の測定を行うことができる。本実施例においては、対向検出基板１２０２を透過したＸ線が素子基板１２０３上の測定したい画素に照射されるために、所望の位置に電気的な通路を形成することができるため、より正確に電流値を測定することができる。
【０１３１】
なお、ここでは、素子基板１２０３が移動する構成を示したが、素子基板１２０３を固定して、電磁波源１２０１と対向検出基板１２０２を連動させて検査する構成にすることも可能である。また、この対向検出基板１２０２をリング状にしてＸ線が通過するような形状にしても良いし、近傍に単なる電極を備えても良い。
【０１３２】
本実施例においては、測定方法及び評価方法は、実施例１と同様であるが、Ｘ線を集めるのが困難な場合には、必要に応じて周囲に反射率の高いミラーを備えたり、キャピラリープレートなどを備えて、Ｘ線を所望の位置に照射しやすい環境にすることも可能である。また、対向検出基板１２０２と素子基板間の距離は極力近い方が好ましい。なお、本実施例の構成は、実施例１〜実施例３の構成と自由に組み合わせて実施することが可能である。
【０１３３】
〔実施例５〕
実施例１〜実施例４では、素子基板として表面にＴＦＴが形成された基板を例示したが、本発明はＴＦＴの代わりに半導体基板に形成されたＭＯＳトランジスタを用いた場合においても実施することができる。例えば、ＭＯＳトランジスタが形成された半導体基板（典型的にはシリコンウェハ）も素子基板として検査することが可能である。
【０１３４】
なお、本実施例の素子基板を検査するにあたって、発明の実施の形態、実施例３もしくは実施例４に示された検査方法のいずれの構成を用いることができる。
【０１３５】
〔実施例６〕
本実施例では、本発明の表示パネルにＦＰＣやＴＡＢ等のコネクターを接続し、実際に製品として出荷することができる形体にした場合について図１５、１６により説明する。
【０１３６】
図１５において、１８０１は本発明の検査方法をパスした画素部であり、複数の画素が設けられている。
【０１３７】
１８０２はソース信号線駆動回路、１８０３はゲート信号線駆動回路である。ゲート信号線駆動回路１８０３から出力された選択信号によって、ソース信号線駆動回路１８０２から出力されたビデオ信号が画素部１８０１の指定された画素に入力される。ビデオ信号はデジタルでもアナログでもどちらでも良い。またソース信号線駆動回路１８０２とゲート信号線駆動回路１８０３はいくつ設けられていても良い。
【０１３８】
ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３からなる駆動回路と、画素部１８０１と、画素部１８０１が有する配線及び駆動回路が有する配線を外部へ接続するコネクターとを有するモジュールを、本明細書ではＯＬＥＤパネル１８０７と呼ぶ。ＯＬＥＤパネル１８０７には、必ずしも駆動回路が付けられている必要はなく、画素部１８０１と画素部１８０１が有する配線は、別に形成されていても良い。
【０１３９】
ここで、駆動回路と画素部１８０１とが別の基板上に設けられＦＰＣやＴＡＢ等のコネクターにより接続されているＯＬＥＤパネルを外付け型ＯＬＥＤパネルと呼び、駆動回路と画素部１８０１とが同じ基板上に設けられているＯＬＥＤパネルを、一体型ＯＬＥＤパネルと呼ぶ。なお、図１６（Ａ）に外付け型ＯＬＥＤパネルを示し、図１６（Ｂ）に一体型ＯＬＥＤパネルを示す。
【０１４０】
図１６（Ａ）に外付け型ＯＬＥＤパネルの上面図を示す。基板１８１０上に画素部１８０１が設けられており、画素部１８０１が有する配線はＦＰＣ１８１１を介して、外付け用基板１８１２上に設けられたソース信号線駆動回路１８０２とゲート信号線駆動回路１８０３とに接続されている。そして外部接続用ＦＰＣ１８１２により、ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３と、画素部１８０１とが有する配線が外部へ接続されている。
【０１４１】
図１６（Ｂ）に一体型ＯＬＥＤパネルの上面図を示す。基板１８１０上に画素部１８０１、ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３が設けられている。画素部１８０１、ソース信号線駆動回路１８０２及びゲート信号線駆動回路１８０３が有する配線は外部接続用ＦＰＣ１８１２を介して、外部へ接続されている。
【０１４２】
図１５において、１８０４はコントローラーであり、駆動回路を駆動し、画素部に１８０１に画像を表示させるための機能を有している。例えば、外部から入力された画像情報を有する信号をソース信号線駆動回路１８０２に入力したり、駆動回路が駆動するための信号（例えばクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ））を生成したり、駆動回路や画素部１８０１に電位を供給するための電源としての機能を有している。
【０１４３】
駆動回路と、画素部１８０１と、コントローラー１８０４と、画素部１８０１、駆動回路、及びコントローラーがそれぞれ有する配線を外部へ接続するコネクターとを有するモジュールを、本明細書ではＯＬＥＤモジュール１８０８と呼ぶ。ＯＬＥＤモジュール１８０８は、ＯＬＥＤパネル１８０７に駆動回路及びコントローラー１８０４を付けたものである。
【０１４４】
１８０５はマイコンであり、コントローラー１８０４の駆動を制御している。マイコン１８０５と、ＯＬＥＤモジュール１８０８とを有するモジュールを本明細書ではマイコン付きＯＬＥＤモジュール１８０９と呼ぶ。
【０１４５】
なお実際には、ＯＬＥＤパネル１８０７、ＯＬＥＤモジュール１８０８またはマイコン付きＯＬＥＤモジュール１８０９の形体で製品として出荷される。本明細書において、ＯＬＥＤパネル１８０７、ＯＬＥＤモジュール１８０８またはマイコン付きＯＬＥＤモジュール１８０９を全て発光装置に含めるものとする。
【０１４６】
なお、本実施例で示す発光装置は、実施例１に示した作製方法及び検査方法を用いることができ、また、実施例２と同様の画素部の構成を用いることができる。また、実施例３または、実施例４に示した検査方法により検査を行うことができ、実施例５に示す素子基板を適用することもできる。
【０１４７】
〔実施例７〕
本発明は、大型基板上に複数の素子基板を同時に形成する場合においても実施することができる。
【０１４８】
なお、この場合には、素子基板とは別に形成された駆動回路と対向検出基板と電磁波源を連動させて、検査したい素子基板上に移動させればよい。また、素子基板のみを移動させて検査させても良い。
【０１４９】
複数の素子基板を検査する際には、検査する度に検査する素子基板と素子基板に接続される駆動回路を電気的に接続し直す必要がある。なお、この時用いられる素子基板側の接続端子は、検査用の端子を予め設けておいても良いが、最終的にＦＰＣにより外部と接続する際に用いる端子を用いることも可能である。
【０１５０】
〔実施例８〕
本発明の検査法を用いて検査した後で作製された発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部に用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）の電気器具（発光装置を筐体に組み込んだ電気器具）の表示部として用いることができる。
【０１５１】
なお、発光装置には、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明の検査方法を用いた発光装置を用いることができる。
【０１５２】
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電気器具の具体例を図１３、図１４に示す。
【０１５３】
図１３（Ａ）は表示用ディスプレイであり、筐体１３０１、支持台１３０２、表示部１３０３等を含む。本発明の発光装置は表示部１３０３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０１５４】
図１３（Ｂ）はビデオカメラであり、本体１３１１、表示部１３１２、音声入力部１３１３、操作スイッチ１３１４、バッテリー１３１５、受像部１３１６等を含む。本発明の発光装置は表示部１３１２に用いることができる。
【０１５５】
図１３（Ｃ）は頭部取り付け型の電気器具の一部（右片側）であり、本体１３２１、信号ケーブル１３２２、頭部固定バンド１３２３、スクリーン部１３２４、光学系１３２５、表示部１３２６等を含む。本発明の発光装置は表示部１３２６に用いることができる。
【０１５６】
図１３（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体１３３１、記録媒体（ＤＶＤ等）１３３２、操作スイッチ１３３３、表示部（ａ）１３３４、表示部（ｂ）１３３５等を含む。表示部（ａ）１３３４は主として画像情報を表示し、表示部（ｂ）１３３５は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）、（ｂ）１３３４、１３３５に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１５７】
図１３（Ｅ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体１３４１、表示部１３４２、アーム部１３４３を含む。本発明の発光装置は表示部１３４２に用いることができる。
【０１５８】
図１３（Ｆ）はパーソナルコンピュータであり、本体１３５１、筐体１３５２、表示部１３５３、キーボード１３５４等を含む。本発明の発光装置は表示部１３５３に用いることができる。
【０１５９】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１６０】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０１６１】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１６２】
ここで図１４（Ａ）は携帯電話であり、本体１４０１、音声出力部１４０２、音声入力部１４０３、表示部１４０４、操作スイッチ１４０５、アンテナ１４０６を含む。本発明の発光装置は表示部１４０４に用いることができる。なお、表示部１４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。また、周囲が暗い場合印可する電圧を下げて、輝度を下げれば低電力化により有効である。
【０１６３】
また、図１４（Ｂ）は音響再生装置、具体的には車載用オーディオであり、本体１４１１、表示部１４１２、操作スイッチ１４１３、１４１４を含む。本発明の発光装置は表示部１４１２に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部１４１２は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１６４】
図１４（Ｃ）はデジタルカメラであり、本体１４２１、表示部（Ａ）１４２２、接眼部１４２３、操作スイッチ１４２４、表示部（Ｂ）１４２５、バッテリー１４２６を含む。本発明の発光装置は、表示部（Ａ）１４２２、表示部（Ｂ）１４２５にて用いることができる。また、表示部（Ｂ）１４２５を、主に操作用パネルとして用いる場合、黒色の背景に白色の文字を表示することで消費電力を抑えることができる。
【０１６５】
また、本実施例にて示した電気器具においては、消費電力を低減するための方法としては、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するなどといった方法が挙げられる。
【０１６６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜実施例７に示したいずれの構成を適用しても良い。
【０１６７】
【発明の効果】
本発明の検査方法によって、素子基板を発光装置として完成させ実際に表示を行わなくても、素子基板が良品か不良品かの区別をつけることが可能になり、不良品を以降の製造プロセスからはずすことができる。その結果、製造コストの低減及び歩留まりの向上に寄与することができる。
【図面の簡単な説明】
【図１】 本発明の検査装置を示す図。
【図２】 本発明の素子基板及び対向検出基板の画素構造を示す図。
【図３】 本発明の検査による評価法を示す図。
【図４】 発光装置を作製する方法を示す図。
【図５】 発光装置を作製する方法を示す図。
【図６】 発光装置を作製する方法を示す図。
【図７】 本発明を用いて検査した素子基板の上面図。
【図８】 本発明に用いた対向検出基板の上面図。
【図９】 本発明の検査方法を示す図。
【図１０】 発光装置の画素の回路図。
【図１１】 本発明の対向検出基板の構成を示す図。
【図１２】 本発明の対向検出基板の構成を示す図。
【図１３】 発光装置を用いた電気器具。
【図１４】 発光装置を用いた電気器具。
【図１５】 本発明の検査法を用いて検査された発光装置。
【図１６】 本発明の検査法を用いて検査された発光装置。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an apparatus and an inspection method for inspecting whether a pixel portion operates normally before forming an EL element in a light emitting device formed by forming an EL (electroluminescence) element on a substrate. In particular, in a light-emitting device using a semiconductor element (an element using a semiconductor thin film), an apparatus, an inspection method, and an inspection method for inspecting whether a pixel portion operates normally before forming an EL element are in the process of manufacturing. And a light-emitting device manufactured using the manufacturing method.
[0002]
Note that the EL element in the present invention has a structure in which an EL layer is sandwiched between a pair of electrodes, and the EL layer is a layer containing an organic compound that can emit light composed of fluorescence or phosphorescence by applying an electric field. That means.
[0003]
The light emitting device inspected by the inspection apparatus of the present invention refers to an image display device or a light emitting device using an EL element. In addition, a connector, such as an anisotropic conductive film (FPC: Flexible Printed Circuit) or TAB (Tape Automated Bonding) tape or TCP (Tape Carrier Package), is attached to the EL element, and printed wiring is attached to the end of the TAB tape or TCP. It is assumed that the light emitting device includes all modules provided with a plate or modules in which an IC (integrated circuit) is directly mounted on an EL element by a COG (Chip On Glass) method.
[0004]
[Prior art]
In recent years, a technology for forming a thin film transistor (TFT) on a substrate has greatly advanced, and application development to an active matrix display device (light emitting device) has been advanced. In particular, a TFT using a polysilicon film has higher field effect mobility (also referred to as mobility) than a conventional TFT using an amorphous silicon film, and thus can operate at high speed. For this reason, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, with a drive circuit formed on the same substrate as the pixel.
[0005]
Such an active matrix light-emitting device has various advantages such as a reduction in manufacturing cost, a reduction in size of an electro-optical device, an increase in yield, and a reduction in throughput by forming various circuits and elements on the same substrate. can get.
[0006]
Further, active matrix light-emitting devices (including EL displays) having EL elements as self-light-emitting elements have been actively researched. The light emitting device is also called an organic EL display (OELD) or an organic light emitting diode (OLED).
[0007]
An EL element included in a light-emitting device has a structure in which an EL layer made of an organic compound is sandwiched between a pair of electrodes (anode and cathode). The EL layer usually has a stacked structure. A typical example is a “hole transport layer / light emitting layer / electron transport layer” stacked structure proposed by Tang et al. Of Kodak Eastman Company. This structure has very high luminous efficiency, and most of the light emitting devices that are currently under research and development employ this structure.
[0008]
In addition, the hole injection layer / hole transport layer / light emitting layer / electron transport layer, or hole injection layer / hole transport layer / light emitting layer / electron transport layer / electron injection layer are laminated in this order on the anode. Structure may be sufficient. You may dope a fluorescent pigment | dye etc. with respect to a light emitting layer.
[0009]
In this specification, all layers provided between a cathode and an anode are collectively referred to as an EL layer. Therefore, the above-described hole injection layer, hole transport layer, light emitting layer, electron transport layer, electron injection layer, and the like are all included in the EL layer.
[0010]
Then, a predetermined voltage is applied to the EL layer having the above structure from the pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light. Note that in this specification, a light-emitting element formed using an anode, an EL layer, and a cathode is referred to as an EL element.
[0011]
Since an EL layer included in an EL element is accelerated by heat, light, moisture, oxygen, or the like, generally, in manufacturing an active matrix light-emitting device, an EL element is formed after a wiring or a TFT is formed in a pixel portion. It is formed.
[0012]
After the EL element is formed, the substrate (EL panel) provided with the EL element and the cover material are bonded to each other so that the EL element is not exposed to the outside air and sealed (packaged) with a sealing material or the like.
[0013]
Once the airtightness is improved by processing such as packaging, an active matrix is attached by attaching a connector (FPC, TAB, etc.) for connecting a terminal routed from an element or circuit formed on the substrate and an external signal terminal. The mold light emitting device is completed.
[0014]
[Problems to be solved by the invention]
However, in the active matrix light-emitting device, a predetermined voltage (current flowing through the EL layer) applied from the pair of electrodes of the EL element to the EL layer is controlled by a transistor provided in each pixel. For this reason, when a certain problem occurs such that the transistor included in the pixel portion does not function properly or the wiring is disconnected or short-circuited, a predetermined voltage (current) cannot be applied to the EL layer included in the EL element. In that case, the pixel cannot display a desired gradation.
[0015]
However, even if there is any problem in the wiring and the transistor for controlling the light emission of the EL element in the pixel portion, it is difficult to confirm the existence of the problem until the light emitting device is completed and actually displayed. . Therefore, even if it has a pixel part that does not actually become a product, it is necessary to complete an EL element, package it, attach a connector, and complete it as a light emitting device in order to distinguish it from a non-defective product by inspection. . In this case, the process of forming the EL element, the process of packaging, and the process of attaching the connector are wasted, so that time and cost cannot be suppressed. Even when an EL panel is formed using a multi-sided substrate, the process of packaging and attaching the connector is wasted, and similarly, time and cost cannot be suppressed.
[0016]
In an active matrix type liquid crystal display that is mass-produced prior to the active matrix type light emitting device, before the liquid crystal display is completed by enclosing the liquid crystal between two substrates, that is, wiring and TFTs are provided in the pixel portion. After the formation, electric charges are accumulated in a capacitor included in each pixel, and the amount of electric charge is measured for each pixel to confirm whether or not a defect occurs in the pixel portion.
[0017]
However, in the case of an active matrix light-emitting device, generally, each pixel is often provided with two or more TFTs. In some cases, one electrode (pixel electrode) of the EL element and the capacitor are connected via a transistor. In this case, even if the amount of charge accumulated in the capacitor is measured, it is difficult to confirm whether or not there is a defect in the wiring and the transistor connected between the capacitor and the pixel electrode. Further, in the case of a light emitting device, since it is necessary to pass a current through the EL element, it is also necessary to measure the value of the flowing current.
[0018]
Before the light emitting device is completed for mass production of the active matrix light emitting device, there is no defect in the wiring and the transistor in the pixel portion. In other words, a predetermined voltage is applied to the pixel electrode of the EL element of each pixel. It is required to establish a test method for determining whether or not a current can be applied (or whether a predetermined current can be passed).
[0019]
[Means for Solving the Invention]
In the inspection method using an electromagnetic wave disclosed in the present invention, it is inspected whether there is a defect in a semiconductor element formed on an element substrate or a pixel and a wiring connected to the element and formed in a matrix.
[0020]
Note that in this specification, an element substrate refers to a state in which a pixel electrode connected to a semiconductor element is formed among pixels formed independently in a pixel portion after a wiring and a semiconductor element are formed over the substrate. Means things. A semiconductor element refers to an element composed of a single or a plurality of switching functions using a semiconductor material. Transistors, particularly field effect transistors, typically MOS (Metal Oxide Semiconductor) transistors and thin film transistors ( Thin Film Transistor (TFT). Therefore, both the semiconductor substrate on which the MOS transistor is formed and the substrate on which the TFT is formed are included in the element substrate.
[0021]
Then, in the state where all the current supply lines are kept at the same potential among the wirings included in the pixel portion, the gate signal lines are sequentially selected and signals having the same potential are sequentially input to the source signal lines, and all the pixels are sequentially Select. Note that selection of a pixel in this specification means that a video signal is input to a source signal line of a pixel in a state where a gate signal line of the pixel is selected.
[0022]
Further, the counter detection substrate is provided on the element substrate, and an electromagnetic wave (preferably X-rays) is irradiated from the electromagnetic wave source 101 to the gas between the counter detection substrate 102 and the element substrate 103 as shown in FIG. An electromagnetic wave source is one that can generate an electromagnetic wave. When an electromagnetic wave is generated, gas (here, air) is ionized by the electromagnetic wave, ions are generated, and an electric path through which current flows is generated. . In this specification, the counter detection substrate means a substrate on which an electrode through which an electric current flowing through a pixel electrode of a pixel on an element substrate flows through an electrical path is formed. The electrodes formed in the above are called counter detection electrodes. The current flowing through the pixel electrode of the element substrate flows through the counter detection electrode of the counter detection substrate is said to be in an energized state.
[0023]
When a certain pixel on the element substrate 103 is selected, the selected pixel and the counter detection substrate 102 are connected. That is, by sequentially selecting pixels on the element substrate, each pixel can be electrically connected to the counter detection substrate 102 accordingly. As shown in FIG. 1A, when detecting a current flowing through a specific pixel on the element substrate, a position corresponding to a position where the current flowing on the element substrate can be measured more accurately. Called. In order to provide the counter detection substrate at a position corresponding to the element substrate, it is necessary to move the element substrate or the counter detection substrate so that the pixel and the counter detection electrode have the shortest distance.
[0024]
At this time, the current flowing through the counter detection substrate 102 can be measured by an ammeter 123 connected to the counter detection substrate 102. That is, the current value measured here is based on the video signal input to the selected pixel of the element substrate 103. Then, by evaluating whether or not the value of the measured current is within a certain range, it is possible to inspect whether or not a defect occurs in the wiring and the transistor included in each pixel.
[0025]
When the current flowing through the pixel electrode or the conductive film that becomes the pixel electrode is deviated from a certain range when a certain pixel is selected, the transistor included in the pixel is not functioning properly, or the wiring is disconnected or short-circuited. It can be considered that a malfunction has occurred. Conversely, when a current flowing through a pixel electrode or a conductive film serving as a pixel electrode is within a certain range when a pixel is selected, the transistor and the wiring included in the pixel are regarded as functioning normally. be able to.
[0026]
Note that the practitioner can appropriately set the range of the current value that can be considered that the transistor and the wiring function normally. Further, as a result of the inspection, when there are n or more defective pixels (defective pixels) in the pixel portion, the element substrate is regarded as a defective product. Note that the number n of defective pixels regarded as defective products can be set as appropriate by the practitioner.
[0027]
An organic compound layer is formed on and in contact with an electrode (pixel electrode) formed in advance on an element substrate inspected by the inspection method of the present invention, and an electrode (counter electrode) is formed on and in contact with the organic compound layer. By forming the light emitting device, it is possible to distinguish whether the element substrate is a good product or a defective product without actually performing display.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
An inspection apparatus according to the present invention and a method for inspecting an element substrate using the inspection apparatus will be described with reference to FIG. Note that the transistor used in the light-emitting device in the present invention may be an M0S transistor or a thin film transistor (hereinafter referred to as TFT). In the case of a TFT, there is no need to limit the structure, and a planar type or inverted stagger type TFT may be used. Further, a known driver circuit may be used for the light emitting device used in the present invention.
[0029]
In addition, when the inspection method of the present invention is used for a light-emitting device having an EL element, a known material may be used for the element structure and the EL material of the EL element.
[0030]
In this specification, the inspection apparatus refers to a combination of the electromagnetic wave source 101 and the counter detection substrate 102. However, the counter detection substrate 102 shown here is an example of an embodiment of the present invention, and is not limited to the shape shown in FIG. The other shapes of the counter detection substrate will be described in detail in the embodiments in this specification.
[0031]
The electromagnetic wave source 101 is connected to a power source 104. When a high voltage of several kV is applied from the power source 104 between two electrodes inside the electromagnetic wave source 101, electrons generated at the cathode collide with the anode. To generate electromagnetic waves. In the present invention, it is desirable to use X-rays or soft X-rays having a wavelength of 0.01 to 100 nm, but there is an electromagnetic wave that can ionize the gas between the counter detection substrate and the element substrate. It can also be used.
[0032]
In general, electromagnetic waves have a photoionization function. As this principle, by irradiating electromagnetic waves to stable atoms and molecules, electrons in the atoms and molecules are ejected, and atoms and molecules having a positive (+) polarity are generated due to the disappearance of the electrons.
[0033]
Further, the ejected electrons attack another stable atom or molecule to generate an atom or molecule having a minus (−) polarity.
[0034]
As a result, atoms or molecules ionized positively and negatively exist in the gas irradiated with electromagnetic waves. Therefore, in the present invention, the element substrate 103 and the counter detection substrate 102 are overlapped as shown in FIG. 1A, and an electromagnetic wave is irradiated from the electromagnetic wave source 101, and the electromagnetic wave is interposed between the element substrate 103 and the counter detection substrate 102. A certain gas is irradiated. At this time, since the gas (air) is ionized by electromagnetic waves, it is possible to form an electrical path by ions between the element substrate 103 and the counter detection substrate 102. In addition, although gas here refers to air, you may use the gas which is easier to ionize. The distance between the counter detection substrate 102 and the element substrate 103 is preferably as short as possible. Specifically, the distance between the counter detection substrate 102 and the element substrate 103 is preferably 500 μm or less.
[0035]
A plurality of pixels are formed in a matrix in the element substrate 103. The element substrate 103 is connected to the drive circuit (A) 107. Note that the driver circuit (A) 107 includes a gate side driver circuit and a source side driver circuit. For example, as shown in FIG. 1A, when the selection signal from the gate side driver circuit is input to the pixel 105, the pixel 105 is selected. Note that the selection signal here refers to a signal that can open the gate electrode when a signal is input to the gate electrode connected to the gate line, and the gate electrode included in the pixel is opened by the selection signal. A pixel is selected when it is in a state. When the pixel 105 is selected and a video signal is input from the source side driver circuit, a current flows through the pixel electrode of the pixel 105 on the element substrate 103. Further, this current passes through the gas ionized by the electromagnetic wave and flows to the facing portion 106 formed on the facing detection substrate 102. Note that in this specification, the counter portion 106 is formed in a matrix on the counter detection substrate 102 corresponding to the pixels 105 formed on the element substrate 103, and a current from the element substrate 103 flows. An inspection TFT 120 connected to the counter detection electrode and the counter detection electrode is formed in each counter portion. Note that in this specification, the inspection TFT 120 is an element on the selected element substrate 103 when a gate electrode is opened by a selection signal input from the drive circuit (B) 108 connected to the counter detection substrate 102. This refers to a TFT that allows current to flow from the pixel electrode through the counter detection electrode.
[0036]
Here, an enlarged view of the pixel 105 formed in a matrix on the element substrate 103 is illustrated in FIG. Note that although a TFT is described as an example of a transistor here, a MOS transistor may be used. As shown in FIG. 1B, in the element substrate 103 to be inspected, a driving TFT and a TFT (a switching TFT and a current control TFT) in a pixel portion are formed over an insulator.
[0037]
In FIG. 1B, reference numeral 110 denotes a switching TFT. The gate electrode of the switching TFT 110 is connected to the gate signal line 111. One of the source region and the drain region of the switching TFT 110 is connected to the source signal line 112, and the other is connected to the gate electrode of the current control TFT 113 and the capacitor 114 included in each pixel.
[0038]
The capacitor 114 is provided to hold the gate voltage (potential difference between the gate electrode and the source region) of the current control TFT 113 when the switching TFT 110 is in a non-selected state (off state). Note that although a configuration in which the capacitor 114 is provided is shown here, the present invention is not limited to this configuration, and a configuration without the capacitor 114 may be employed.
[0039]
One of a source region and a drain region of the current control TFT 113 is connected to the current supply line 115, and the other is connected to a pixel electrode included in the pixel 105. Note that when an electrical path is formed by irradiating electromagnetic waves, the pixel electrode is connected to the source region of the inspection TFT (FIG. 1C 120) included in the facing portion 106 on the facing detection substrate 102. The current supply line 115 is connected to the capacitor 114.
[0040]
FIG. 1C shows an enlarged view of the facing portion 106 formed in a matrix on the facing detection substrate 102. An inspection TFT 120 is formed in each facing portion, and the gate electrode is connected to a gate signal line 121 connected to the drive circuit (B) 108. When a certain pixel on the element substrate 103 is selected, the facing portion 106 corresponding to the pixel on the selected substrate is selected by a selection signal from the drive circuit (B) 108. The drain region of the inspection TFT 120 is connected to the drain wiring 122, and the drain wiring 122 is connected to the ammeter 123 outside.
[0041]
The power supply potential is supplied to the current supply line 112, and the power supply potential is supplied by a power supply provided by an external IC or the like.
[0042]
As the switching TFT 110 and the current control TFT 113, either an n-channel TFT or a p-channel TFT can be used. However, when the source region or drain region of the current control TFT 113 is connected to the anode of an EL element to be formed later, the current control TFT 113 is preferably a p-channel TFT. In addition, when the source region or drain region of the current control TFT 113 is connected to the cathode of the EL element, the current control TFT 113 is preferably an n-channel TFT.
[0043]
Further, the switching TFT 110 and the current control TFT 113 may have a multi-gate structure such as a double gate structure or a triple gate structure instead of a single gate structure.
[0044]
Next, an opposing detection substrate 102 of the present invention and an element substrate 103 to be inspected using the same are shown in FIGS. 2 (A) and 2 (B), respectively. Note that the pixels 105 illustrated in FIG. 1B are formed in a matrix in a pixel portion 201 illustrated in FIG. In FIG. 2A, source signal lines (S 1 to Sx), current supply lines (V 1 to Vx), and gate signal lines (G 1 to Gy) are provided in the pixel portion 201.
[0045]
Here, the pixel 105 is a region having one source signal line (S1 to Sx), one current supply line (V1 to Vx), and one gate signal line (G1 to Gy).
[0046]
FIG. 2B shows a facing portion 106 formed in a matrix on the facing detection substrate 102 of the present invention. Note that in FIG. 2B, gate signal lines (G1 to Gx) are provided. Then, the facing portion 106 is selected by signals from the gate signal lines (G1 to Gx). In addition, the drain region of the inspection TFT 120 in the facing portion 106 is connected to the current line (A) and connected to the external ammeter 123.
[0047]
That is, the current flowing from the selected pixel on the element substrate 103 through the electrical path flows to the selected facing portion 106 on the facing detection substrate 102 and is detected by the ammeter 123. The stage for fixing the counter detection substrate and the stage for fixing the element substrate so that the distance between the pixel 105 on the element substrate 103 and the corresponding opposing portion 106 on the counter detection substrate 102 is minimized as described above. Either one or both of them may have an alignment function.
[0048]
Next, a method for evaluating the switching TFT 110 and the current control TFT 113 in the pixel 105 on the element substrate 103 by using the inspection method of the present invention will be described with reference to FIG.
[0049]
FIG. 3A shows each pixel formed in the pixel portion 201 on the element substrate 103 by XY coordinates (X, Y). That is, here, X columns of pixels are formed in the horizontal direction toward the paper surface, and Y rows of pixels are formed in the vertical direction toward the paper surface.
[0050]
When the gate electrode of each pixel is selected, a video signal is input to the selected pixel from a source signal line that is electrically connected to the source signal line driver circuit. At this time, the current flowing through the pixel electrode passes through an electrical path formed by irradiating the gas with electromagnetic waves, is input from the counter detection electrode of the counter detection substrate 102 to the inspection TFT 120, further passes through the drain wiring, Is input to an ammeter 123 connected to. Here, the current flowing between the selected pixel on the element substrate 103 and the corresponding facing portion can be measured by the ammeter 123. Note that the ammeter 123 can also be formed on the counter detection substrate 102.
[0051]
In the present embodiment, the current control TFT is in an ON state when the video signal has “white” information regardless of whether the video signal is analog or digital. Therefore, a power supply potential is applied to the pixel electrode. As a result, a current flows from the pixel to which the video signal having “white” information is input to the facing portion 106 and the ammeter 123 of the facing detection substrate 102.
[0052]
On the contrary, when the information of “black” is included, the current control TFT 113 formed on the element substrate 103 is in an OFF state. Therefore, no power supply potential is applied to the pixel electrode. As a result, the current flowing from the pixel to which the video signal having the “black” information is input to the facing portion 106 and the ammeter 123 of the opposing detection substrate 102 is compared to when the video signal having the “white” information is input. Less.
[0053]
The above is a case where both the switching TFT 110 and the current control TFT 113 are functioning normally. However, if any of these is defective, a situation occurs in which a current that should flow does not flow or a current that should not flow flows.
[0054]
Therefore, in the present invention, the current value when the video signal is “black” and the current value when the video signal is “white” are measured and used as reference data using a pixel having a TFT that functions normally in advance. Good.
[0055]
Furthermore, in the present invention, the ratio of current values (monochrome ratio) that flows when the video signal is white and black is used for data evaluation.
[0056]
FIG. 3B shows an example in which the measurement result is represented by a normalized black and white ratio. In this standardization, 100 is used to obtain a sufficient black and white ratio (contrast) using reference data. In this table, the vertical axis represents the ratio of black and white, and the horizontal axis represents pixel coordinates. Also, a standard is set for the ratio of black and white. Here, when the ratio of black and white is 20 or more and 100 or less, it is assumed that the product is non-defective. That is, the shaded area in FIG. 3B is within the non-defective product standard.
[0057]
However, if the ratio of black and white is lower than the reference value as in coordinates (1, 3), it is determined as a defective product and is removed from the subsequent steps. The good quality standard for the ratio of black and white may be set according to the required level.
[0058]
By evaluating the characteristics of each pixel using the method described above, a defective product can be found at an early stage. As a result, the defective product can be removed from the manufacturing process such as the subsequent EL element formation. Further, depending on the degree of failure, it can be repaired by a repair process and the subsequent processes can be performed. Note that a method for forming an organic compound layer and a cathode (second electrode) on a pixel electrode (first electrode) after the element substrate inspection process is completed and completing a light-emitting device will be described in detail in the following examples. Explained.
[0059]
As a result, it is possible to contribute to an improvement in yield by reducing loss caused by passing defective products to the final process and repairing them with repairs.
[0060]
【Example】
[Example 1]
In this embodiment, TFTs of a pixel portion and a driver circuit portion (a source signal line side driver circuit, a gate signal line side driver circuit, and a pixel selection signal line side driver circuit) provided in the periphery of the pixel portion of the light emitting device of the present invention are manufactured simultaneously. How to do will be described. However, in order to simplify the description, a CMOS circuit which is a basic unit is illustrated in the drive circuit portion.
[0061]
First, as shown in FIG. 4A, a silicon oxide film is formed on a substrate 5001 made of glass such as barium borosilicate glass represented by Corning # 7059 glass or # 1737 glass, or aluminoborosilicate glass, A base film 5002 made of an insulating film such as a silicon nitride film or a silicon oxynitride film is formed. For example, SiH by plasma CVD method Four , NH Three , N 2 A silicon oxynitride film 5002a made of O is formed to 10 to 200 [nm] (preferably 50 to 100 [nm]), and similarly SiH Four , N 2 A silicon oxynitride silicon film 5002b formed from O is stacked to a thickness of 50 to 200 [nm] (preferably 100 to 150 [nm]). Although the base film 5002 is shown as a two-layer structure in this embodiment, it may be formed as a single-layer film of the insulating film or a structure in which two or more layers are stacked.
[0062]
The island-shaped semiconductor layers 5003 to 5006 are formed using a crystalline semiconductor film in which a semiconductor film having an amorphous structure is formed using a laser crystallization method or a known thermal crystallization method. The island-like semiconductor layers 5003 to 5006 are formed with a thickness of 25 to 80 [nm] (preferably 30 to 60 [nm]). There is no limitation on the material of the crystalline semiconductor film, but the crystalline semiconductor film is preferably formed of silicon or a silicon germanium (SiGe) alloy.
[0063]
In order to fabricate a crystalline semiconductor film by laser crystallization, a pulse oscillation type or continuous emission type excimer laser, YAG laser, YVO Four Use a laser. When these lasers are used, it is preferable to use a method in which laser light emitted from a laser oscillator is linearly collected by an optical system and irradiated onto a semiconductor film. Crystallization conditions are appropriately selected by the practitioner. When an excimer laser is used, the pulse oscillation frequency is 300 [Hz] and the laser energy density is 100 to 400 [mJ / cm. 2 ] (Typically 200-300 [mJ / cm 2 ]). When a YAG laser is used, the second harmonic is used and the pulse oscillation frequency is set to 30 to 300 [Hz], and the laser energy density is set to 300 to 600 [mJ / cm. 2 ] (Typically 350-500 [mJ / cm 2 ]) Then, a laser beam focused in a linear shape with a width of 100 to 1000 [μm], for example, 400 [μm] is irradiated over the entire surface of the substrate, and the overlay rate of the linear laser beam at this time is 50. Perform as ~ 90 [%].
[0064]
Next, a gate insulating film 5007 is formed to cover the island-shaped semiconductor layers 5003 to 5006. The gate insulating film 5007 is formed of an insulating film containing silicon with a thickness of 40 to 150 [nm] by using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film is formed with a thickness of 120 [nm]. Needless to say, the gate insulating film is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. For example, when a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O 2 And a reaction pressure of 40 [Pa], a substrate temperature of 300 to 400 [° C.], a high frequency (13.56 [MHz]), a power density of 0.5 to 0.8 [W / cm]. 2 ] Can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by subsequent thermal annealing at 400 to 500 [° C.].
[0065]
Then, a first conductive film 5008 and a second conductive film 5009 for forming a gate electrode are formed over the gate insulating film 5007. In this embodiment, the first conductive film 5008 is formed with Ta to a thickness of 50 to 100 [nm], and the second conductive film 5009 is formed with W to a thickness of 100 to 300 [nm].
[0066]
The Ta film is formed by sputtering, and a Ta target is sputtered with Ar. In this case, when an appropriate amount of Xe or Kr is added to Ar, the internal stress of the Ta film can be relieved and peeling of the film can be prevented. The resistivity of the α-phase Ta film is about 20 [μΩcm] and can be used for the gate electrode, but the resistivity of the β-phase Ta film is about 180 [μΩcm] and is used as the gate electrode. It is unsuitable. In order to form an α-phase Ta film, tantalum nitride having a crystal structure close to Ta's α-phase is formed on a Ta base with a thickness of about 10 to 50 nm. Can be easily obtained.
[0067]
When forming a W film, it is formed by sputtering using W as a target. In addition, tungsten hexafluoride (WF 6 It can also be formed by a thermal CVD method using In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and it is desirable that the resistivity of the W film be 20 [μΩcm] or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in W, crystallization is hindered and the resistance is increased. From this, in the case of the sputtering method, by using a W target having a purity of 99.9999 [%] and further forming a W film with sufficient consideration so that impurities are not mixed in from the gas phase during film formation, A resistivity of 9 to 20 [μΩcm] can be realized.
[0068]
Note that in this embodiment, the first conductive film 5008 is Ta and the second conductive film 5009 is W, but there is no particular limitation, and any of them is selected from Ta, W, Ti, Mo, Al, Cu, and the like. Or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. As another example of a combination other than the present embodiment, a combination in which the first conductive film 5008 is formed of tantalum nitride (TaN) and the second conductive film 5009 is W is used. Is made of tantalum nitride (TaN), the second conductive film 5009 is made of Al, the first conductive film 5008 is made of tantalum nitride (TaN), and the second conductive film 5009 is made of Cu. Can be mentioned.
[0069]
Next, a resist mask 5010 is formed, and a first etching process is performed to form electrodes and wirings. In this embodiment, an ICP (Inductively Coupled Plasma) etching method is used, and CF is used as an etching gas. Four And Cl 2 Then, 500 [W] RF (13.56 [MHz]) power is applied to the coil-type electrode at a pressure of 1 [Pa] to generate plasma. 100 [W] RF (13.56 [MHz]) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF Four And Cl 2 When W is mixed, the W film and the Ta film are etched to the same extent.
[0070]
Under the above etching conditions, by making the shape of the resist mask suitable, the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. The angle of the tapered portion is 15 to 45 °. In order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 [nm] by the overetching process. become. Thus, the first shape conductive layers 5011 to 5016 (the first conductive layers 5011a to 5016a and the second conductive layers 5011b to 5016b) formed of the first conductive layer and the second conductive layer by the first etching treatment. Form. At this time, in the gate insulating film 5007, a region which is not covered with the first shape conductive layers 5011 to 5016 is etched and thinned by about 20 to 50 [nm] (FIG. 4A). .
[0071]
Then, an impurity element imparting N-type is added by performing a first doping process.
As a doping method, an ion doping method or an ion implantation method may be used. The condition of the ion doping method is a dose of 1 × 10 13 ~ 5x10 14 [atoms / cm 2 The acceleration voltage is set to 60 to 100 [keV]. As an impurity element imparting N-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. Here, phosphorus (P) is used. In this case, the conductive layers 5011 to 5015 serve as a mask for the impurity element imparting N-type, and the first impurity regions 5017 to 5025 are formed in a self-aligning manner. The first impurity regions 5017 to 5025 have 1 × 10 20 ~ 1x10 twenty one [atoms / cm Three An impurity element imparting N-type is added in the concentration range (FIG. 4B).
[0072]
Next, as shown in FIG. 4C, a second etching process is performed without removing the resist mask. CF as etching gas Four And Cl 2 And O 2 Then, the W film is selectively etched. At this time, second shape conductive layers 5026 to 5031 (first conductive layers 5026a to 5031a and second conductive layers 5026b to 5031b) are formed by the second etching process. At this time, in the gate insulating film 5007, a region that is not covered with the second shape conductive layers 5026 to 5031 is further etched and thinned by about 20 to 50 [nm].
[0073]
CF of W film and Ta film Four And Cl 2 The etching reaction by the mixed gas can be estimated from the generated radicals or ion species and the vapor pressure of the reaction product. Comparing the vapor pressure of fluoride and chloride of W and Ta, WF, which is fluoride of W 6 Is extremely high, other WCl Five , TaF Five , TaCl Five Are comparable. Therefore, CF Four And Cl 2 With this mixed gas, both the W film and the Ta film are etched. However, an appropriate amount of O is added to this mixed gas. 2 When CF is added Four And O 2 Reacts to CO and F, and a large amount of F radicals or F ions are generated. As a result, the etching rate of the W film having a high fluoride vapor pressure is increased. On the other hand, the increase in etching rate of Ta is relatively small even when F increases. Further, since Ta is more easily oxidized than W, O 2 When Ta is added, the surface of Ta is oxidized. Since the Ta oxide does not react with fluorine or chlorine, the etching rate of the Ta film further decreases. Therefore, it is possible to make a difference in the etching rate between the W film and the Ta film, and the etching rate of the W film can be made larger than that of the Ta film.
[0074]
Then, a second doping process is performed as shown in FIG. In this case, the impurity amount imparting N-type is doped as a condition of a high acceleration voltage by lowering the dose than the first doping treatment. For example, the acceleration voltage is set to 70 to 120 [keV] and 1 × 10 13 [atoms / cm 2 A new impurity region is formed inside the first impurity region formed in the island-shaped semiconductor layer in FIG. 4B. Doping is performed using the second shape conductive layers 5026 to 5030 as masks against the impurity elements so that the impurity elements are also added to the lower regions of the first conductive layers 5026a to 5030a. Thus, third impurity regions 5032 to 5036 are formed. The concentration of phosphorus (P) added to the third impurity regions 5032 to 5036 has a gradual concentration gradient according to the film thickness at the tapered portions of the first conductive layers 5026a to 5030a. Note that, in the semiconductor layer overlapping the tapered portions of the first conductive layers 5026a to 5030a, although the impurity concentration slightly decreases inward from the end portions of the tapered portions of the first conductive layers 5026a to 5030a, The concentration is similar.
[0075]
A third etching process is performed as shown in FIG. CHF as etching gas 6 And using a reactive ion etching method (RIE method). By the third etching treatment, the tapered portions of the first conductive layers 5026a to 5031a are partially etched, and a region where the first conductive layer overlaps with the semiconductor layer is reduced. Through the third etching treatment, third-shaped conductive layers 5037 to 5042 (first conductive layers 5037a to 5042a and second conductive layers 5037b to 5042b) are formed. At this time, in the gate insulating film 5007, regions that are not covered with the third shape conductive layers 5037 to 5042 are further etched by about 20 to 50 [nm] to form thin regions.
[0076]
By the third etching process, in the third impurity regions 5032 to 5036, the third impurity regions 5032a to 5036a overlapping with the first conductive layers 5037a to 5041a, the first impurity region, the third impurity region, Second impurity regions 5032b to 5036b are formed.
[0077]
Then, as shown in FIG. 5C, fourth impurity regions 5043 to 5054 having a conductivity type opposite to the first conductivity type are formed in the island-like semiconductor layers 5004 and 5006 forming the P-channel TFT. The third doping is performed. Using the third shape conductive layers 5038b and 5041b as masks against the impurity element, impurity regions are formed in a self-aligning manner. At this time, the island-shaped semiconductor layers 5003 and 5005 and the wiring portion 5042 forming the N-channel TFT are covered with the resist mask 5200 in advance. Phosphorus is added to the impurity regions 5043 to 5054 at different concentrations, but diborane (B 2 H 6 ), And the impurity concentration in each region is 2 × 10 20 ~ 2x10 twenty one [atoms / cm Three ] To be.
[0078]
Through the above steps, impurity regions are formed in each island-like semiconductor layer. The third shape conductive layers 5037 to 5041 overlapping with the island-shaped semiconductor layers function as gate electrodes. Reference numeral 5042 functions as an island-shaped source signal line.
[0079]
After removing the resist mask 5200, a process of activating the impurity element added to each island-like semiconductor layer is performed for the purpose of controlling the conductivity type. This step is performed by a thermal annealing method using a furnace annealing furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the thermal annealing method, oxygen concentration is 1 [ppm] or less, preferably 0.1 [ppm] or less in a nitrogen atmosphere at 400 to 700 [° C.], typically 500 to 600 [° C.], In this embodiment, heat treatment is performed at 500 [° C.] for 4 hours. However, when the wiring material used for the third shape conductive layers 5037 to 5042 is weak against heat, activation is performed after an interlayer insulating film (mainly composed of silicon) is formed to protect the wiring and the like. Preferably it is done.
[0080]
Further, a heat treatment is performed at 300 to 450 [° C.] for 1 to 12 hours in an atmosphere containing 3 to 100 [%] hydrogen to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the semiconductor layer with thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0081]
Next, as illustrated in FIG. 6A, a first interlayer insulating film 5055 is formed using an inorganic insulating material. In this embodiment, the first interlayer insulating film 5055 made of a silicon oxynitride film is formed with a thickness of 100 to 200 [nm]. Further, after a second interlayer insulating film 5056 made of an organic insulating material is formed thereon, contact holes are formed in the first interlayer insulating film 5055, the second interlayer insulating film 5056, and the gate insulating film 5007. After forming and patterning each wiring (including connection wiring and signal line) 5057 to 5062 and 5064, a pixel electrode 5063 in contact with the connection wiring 5062 is formed by patterning.
[0082]
As the second interlayer insulating film 5056, a film made of an organic resin is used, and as the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 5056 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT. Preferably it may be 1-5 [μm] (more preferably 2-4 [μm]).
[0083]
The contact hole is formed by dry etching or wet etching. The contact hole reaches the N-type impurity regions 5017, 5018, 5021, and 5023 or the P-type impurity regions 5043 to 5054, the contact hole reaches the wiring 5042, and the current supply line. A contact hole reaching the gate electrode (not shown) and a contact hole reaching the gate electrode (not shown) are formed.
[0084]
Further, as wirings (including connection wirings and signal lines) 5057 to 5062 and 5064, a Ti film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film 150 nm is continuously formed by sputtering. A film obtained by patterning the laminated film having the three-layer structure into a desired shape is used. Of course, other conductive films may be used.
[0085]
In this embodiment, an ITO film having a thickness of 110 [nm] is formed as the pixel electrode 5063 and patterned. A contact is made by arranging the pixel electrode 5063 so as to be in contact with and overlapping with the connection wiring 5062. Alternatively, a transparent conductive film in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide may be used. This pixel electrode 5063 becomes the anode of the EL element. (FIG. 6A) Note that, as the area of the wiring region increases with respect to the pixel electrode area due to detection, the error increases, so that the ratio of the pixel area is preferably high. Further, in the display element, since a high aperture ratio is required, both requirements are met.
[0086]
Once formed so far, the element substrate is inspected using the inspection method and inspection apparatus of the present invention as described in the embodiment of the present invention. Further, FIG. 7A shows a top view of a pixel portion of the light-emitting device in this embodiment formed so far, and FIG. 7B shows a circuit diagram thereof. Note that in FIG. 7A and FIG. 7B, common reference numerals are used, and thus may be referred to each other.
[0087]
The source of the switching TFT 702 is connected to the source wiring 715, and the drain region is connected to the drain wiring 705. The drain wiring 705 is electrically connected to the gate electrode 707 of the current control TFT 706. The source of the current control TFT 706 is electrically connected to the current supply line 716, and the drain region is electrically connected to the drain wiring 717. The drain wiring 717 is electrically connected to a pixel electrode (anode) 718 indicated by a dotted line.
[0088]
At this time, a storage capacitor is formed in the region indicated by 719. The storage capacitor 719 is formed between the semiconductor film 720 electrically connected to the current supply line 716, an insulating film (not shown) in the same layer as the gate insulating film, and the gate electrode 707. A capacitor formed by the gate electrode 707, the same layer (not shown) as the first interlayer insulating film, and the current supply line 716 can also be used as the storage capacitor.
[0089]
Further, FIG. 8 shows a top view of the counter detection substrate used in this embodiment. Note that the counter detection substrate used in this embodiment may be made of glass or quartz as a material that easily transmits electromagnetic waves. In this embodiment, a soft X-ray that is an electromagnetic wave having a wavelength of 0.1 to 100 nm is used as the electromagnetic wave. Further, the counter detection substrate can be manufactured by using the same method as that for manufacturing the element substrate described in this embodiment. However, unlike the material on which the pixel electrode of the element substrate is formed, the counter detection electrode formed on the counter detection substrate may be made of beryllium or aluminum and easily transmit soft X-rays. In addition, these materials may be solidly formed on the entire surface of each facing portion, but may be formed in a stripe shape or a mesh shape.
[0090]
In addition, when the counter detection substrate is manufactured by another low-temperature film formation process, an organic resin such as vinyl chloride or acrylic can be used in addition to glass and quartz.
[0091]
Reference numeral 801 denotes an inspection TFT. A source region 802 of the inspection TFT 801 is connected to a counter detection electrode by a source wiring 803, and a gas in the air is irradiated with a soft X-ray to generate an electrical path. It is electrically connected to the electrode.
The drain region 804 of the inspection TFT 801 is connected to drain wirings (805a and 805b) and is electrically connected to an ammeter (not shown) provided outside.
[0092]
The gas is ionized when the soft X-ray is irradiated to the gas. In the present invention, the ionization means that the current flows from the pixel electrode to the counter detection electrode through the ionized gas. Say.
[0093]
The gate electrode 806 is connected to the gate line 807, and the counter detection electrode is a region indicated by a dotted line 808.
[0094]
After the element substrate having the pixel electrode is formed, the element substrate is inspected as shown below. First, as shown in FIG. 9, the element substrate 901 and the counter detection substrate 902 are provided on the upper and lower sides and inspected. In this embodiment, the element substrate 901 and the counter detection substrate 902 are arranged as shown in FIG. 9, and the electromagnetic wave is irradiated from above the counter detection substrate to ionize the air. However, the present invention is not limited to this, and it is sufficient that air is ionized, and thereby an electrical path through which a current can flow between the element substrate 901 and the counter detection substrate 902 can be formed.
[0095]
When the counter detection substrate 902 is irradiated with soft X-rays from the electromagnetic wave source 903, the soft X-rays are transmitted through the counter detection substrate 902, and the soft X-rays are irradiated into the air between the counter detection substrate 902 and the element substrate 901. The As shown by reference numeral 907 in FIG. 9, the apparent resistance is formed by ionizing air with soft X-rays.
[0096]
As a result, an electrical passage is formed in the air, and a current that flows through the pixel electrode 904 when a video signal is input to a selected pixel on the element substrate 901 passes through this electrical passage, and the counter detection substrate. The signal is input to the counter detection electrode 905 on 902.
[0097]
The current input here is input from the source region of the inspection TFT (not shown) connected to the counter detection electrode 905 through the drain region to the external ammeter 906 through the drain wiring. An external ammeter detects the amount of current flowing through the pixel electrode when a video signal is input to the pixel on the element substrate 901 (white) and when it is not input (black), and this is detected as black and white. By showing the ratio, the quality of the TFT on the element substrate 901 is evaluated. Then, the EL element forming process is performed by removing the quality lower than a certain reference value. Furthermore, depending on the cause of failure and the degree of failure, it can be repaired by a repair process and then passed to subsequent processes.
[0098]
Next, as shown in FIG. 6B, an insulating film containing silicon (silicon oxide film in this embodiment) is formed to a thickness of 500 [nm], and an opening is formed at a position corresponding to the pixel electrode 5063. Then, a third interlayer insulating film 5065 functioning as a bank is formed. When the opening is formed, a tapered sidewall can be easily formed by using a wet etching method. Care must be taken because the deterioration of the EL layer due to the step becomes a significant problem unless the side wall of the opening is sufficiently gentle.
[0099]
Next, an EL layer 5066 and a cathode (MgAg electrode) 5067 are continuously formed using a vacuum evaporation method without being released to the atmosphere. Note that the thickness of the EL layer 5066 is 80 to 200 [nm] (typically 100 to 120 [nm]), and the thickness of the cathode 5067 is 180 to 300 [nm] (typically 200 to 250 [nm]. ]).
[0100]
In this step, an EL layer 5066 and a cathode 5067 are sequentially formed for a pixel corresponding to red, a pixel corresponding to green, and a pixel corresponding to blue. However, since the EL layer 5066 has poor resistance to a solution, it must be formed individually for each color without using a photolithography technique. Therefore, it is preferable to use a method such as a vapor deposition method in which the EL layer 5066 and the cathode 5067 are selectively formed only in necessary portions by hiding other than the desired pixels using a metal mask.
[0101]
That is, first, a mask that hides all pixels other than those corresponding to red is set, and the EL layer 5066 that emits red light is selectively formed using the mask. Next, a mask that hides all pixels other than those corresponding to green is set, and the EL layer 5066 that emits green light is selectively formed using the mask. Next, similarly, a mask for hiding all but the pixels corresponding to blue is set, and the EL layer 5066 emitting blue light is selectively formed using the mask. Note that although all the different masks are described here, the same mask may be used.
[0102]
Here, a method of forming three types of EL elements corresponding to RGB is used, but a method of combining a white light emitting EL element and a color filter, a blue or blue green light emitting EL element, and a phosphor (fluorescent color conversion). Layer: CCM), a method of superimposing EL elements corresponding to RGB by using a transparent electrode as a cathode (counter electrode), or the like may be used.
[0103]
Note that a known material can be used as a material for forming the EL layer 5066. As the known material, it is preferable to use an organic material in consideration of the driving voltage. For example, four layers including a hole injection layer, a hole transport layer, a light emitting layer, and an electron injection layer may be EL layers.
[0104]
Next, a counter electrode 5067 is formed using a metal mask on a pixel (a pixel on the same line) having a switching TFT in which the gate electrode is connected to the same gate signal line. In this embodiment, MgAg, which is a cathode material, is used for the counter electrode 5067, but the present invention is not limited to this. Other known materials may be used for the counter electrode 5067.
[0105]
Finally, a passivation film 5068 made of a silicon nitride film is formed to a thickness of 300 [nm]. By forming the passivation film 5068, the EL layer 5066 can be protected from moisture and the like, and the reliability of the EL element can be further improved.
[0106]
In this way, a light emitting device having a structure as shown in FIG. 6B is completed. Note that, in the manufacturing process of the light emitting device in this embodiment, the source signal line is formed by Ta and W which are materials forming the gate electrode, and the source and drain electrodes are formed due to the circuit configuration and process. Although the gate signal line is formed of Al which is the wiring material being used, a different material may be used.
[0107]
By the way, the light emitting device of this embodiment can exhibit extremely high reliability and improve operating characteristics by arranging TFTs having an optimum structure not only in the pixel portion but also in the drive circuit portion. In addition, it is possible to increase the crystallinity by adding a metal catalyst such as Ni in the crystallization step. Thereby, the driving frequency of the source signal line driving circuit can be increased to 10 [MHz] or more.
[0108]
First, a TFT having a structure that reduces hot carrier injection so as not to decrease the operating speed as much as possible is used as an N-channel TFT of a CMOS circuit that forms a drive circuit portion. Note that the driving circuit here includes a shift register, a buffer, a level shifter, a latch in line sequential driving, a transmission gate in dot sequential driving, and the like.
[0109]
In this embodiment, the active layer of the N-channel TFT has an overlapping LDD region (L that overlaps the gate electrode with the source region, drain region, and gate insulating film interposed therebetween. OV Region), an offset LDD region (L OFF Region) and a channel formation region.
[0110]
In addition, since the P-channel TFT of the CMOS circuit is hardly concerned about deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Of course, it is also possible to provide an LDD region as in the case of the N-channel TFT and take measures against hot carriers.
[0111]
In addition, when the driving circuit uses a CMOS circuit in which a current flows bidirectionally in the channel formation region, that is, a CMOS circuit in which the roles of the source region and the drain region are switched, an N-channel TFT that forms the CMOS circuit In this case, it is preferable to form the LDD region in such a manner that the channel formation region is sandwiched between both sides of the channel formation region. An example of this is a transmission gate used for dot sequential driving. When a CMOS circuit that needs to keep off current as low as possible is used in the driver circuit, an N-channel TFT that forms the CMOS circuit is L OV It is preferable to have a region. As such an example, there is a transmission gate used for dot sequential driving.
[0112]
Actually, when the state shown in FIG. 6B is completed, packaging is performed with a protective film (laminate film, etc.) or a light-transmitting sealing material that has high hermeticity and little outgassing so as not to be exposed to the outside air. (Encapsulation) is preferable. At that time, if the inside of the sealing material is made an inert atmosphere or a hygroscopic material (for example, barium oxide) is arranged inside, the reliability of the EL element is improved.
[0113]
In addition, when the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting the terminal routed from the element or circuit formed on the substrate and the external signal terminal is attached. Complete as a product. In this specification, such a state that can be shipped is referred to as a light emitting device.
[0114]
[Example 2]
Next, the case where the structure of the pixel portion of the element substrate to be inspected using the present invention has a structure different from that shown in Embodiment 1 will be described with reference to FIG.
[0115]
In the pixel portion 1001, source signal lines (S1 to Sx) connected to the source signal line driver circuit, current supply lines (V1 to Vx) connected to an external power source of the light emitting device via the FPC, and a writing gate signal Write gate signal lines (first gate signal lines) (Ga1 to Gay) connected to the line drive circuit, erase gate signal lines (second gate signal lines) connected to the erase gate signal line drive circuit (Ge1 to Gey) are provided in the pixel portion 1001.
[0116]
A pixel 1005 has a region including source signal lines (S1 to Sx), current supply lines (V1 to Vx), write gate signal lines (Ga1 to Gay), and erase gate signal lines (Ge1 to Gey). It is. A plurality of pixels 1005 are arranged in a matrix in the pixel portion 1001. The element substrate shown in this embodiment can be combined with the structure of Embodiment 1.
[0117]
Example 3
In this embodiment, a method of performing an inspection using a counter detection substrate different from that shown in Embodiment 1 when performing the inspection of the present invention will be described with reference to FIG.
[0118]
In FIG. 11, reference numeral 1101 denotes an electromagnetic wave source that generates soft X-rays having a wavelength of 0.1 to 100 nm among electromagnetic waves, and a power source 1104 is connected to the electromagnetic wave source 1101.
[0119]
The soft X-rays radiated from the electromagnetic wave source 1101 pass through a minute hole corresponding to the target surface of the shielding plate 1105 and irradiate the counter detection substrate 1102, and other portions are shielded by the shielding plate 1105. The shielding plate 1105 is made of a material that can sufficiently shield soft X-rays. The soft X-rays are transmitted through the counter detection substrate 1102 and irradiated to the air located between the counter detection substrate 1102 and the element substrate 1103. Note that the counter detection substrate 1102 used in this embodiment is different from the counter detection substrate 1102 in which an inspection TFT and a counter detection electrode are formed for each counter portion formed in a matrix as in the first embodiment. A film made of a conductor such as metal is formed thereon, and the entire surface is formed as a counter detection electrode. Note that the film made of a conductor need not be entirely solid, and may be formed in a stripe shape or a mesh shape.
[0120]
Further, the counter detection substrate 1102 can be inspected by being placed over the element substrate 1103.
[0121]
Note that a metal material having a high soft X-ray transmittance, such as beryllium or aluminum, may be used as a conductor forming the counter detection electrode. Further, the shielding plate 1105 only needs to shield soft X-rays. For example, a material having a low soft X-ray transmittance such as lead glass may be used, and a hole may be formed in a portion irradiated with soft X-rays.
[0122]
In this embodiment, the soft X in the air existing between the counter detection substrate 1102 and the element substrate 1103 while simultaneously shifting the counter detection substrate 1102 and the element substrate 1103 located below the electromagnetic wave source 1101 and the shielding plate 1105. Irradiate the line. That is, here, the element substrate 1103 is interlocked with the counter detection substrate 1102.
[0123]
Soft X-rays pass through the counter detection substrate 1102 and are irradiated into the air existing between the counter detection substrate 1102 and the element substrate 1103, thereby forming an electrical path between the counter detection substrate 1102 and the element substrate 1103. Thus, the value of the current flowing through the pixel electrode included in the pixel formed on the element substrate 1103 and the counter detection electrode formed on the counter detection substrate 1102 can be measured.
[0124]
Here, the configuration in which the counter detection substrate 1102 and the element substrate 1103 are interlocked to inspect the element substrate is shown, but it is also possible to fix these and move only the electromagnetic wave source.
[0125]
Regarding the measurement method and the evaluation method, the same method as in Example 1 may be used. The configuration of the present embodiment can be implemented in combination with the configurations of the first and second embodiments.
[0126]
Example 4
In this embodiment, a method of performing an inspection using a counter detection substrate different from those shown in Embodiments 1 and 3 when performing the inspection of the present invention will be described with reference to FIG.
[0127]
In FIG. 12, reference numeral 1201 denotes an electromagnetic wave source that generates X-rays having a wavelength of 0.01 to 100 nm among electromagnetic waves, and a power source 1204 is connected to the electromagnetic wave source 1201.
[0128]
The X-rays radiated from the electromagnetic wave source 1201 are collected on the counter detection substrate 1202 and then transmitted through the counter detection substrate 1202 and radiated onto the element substrate 1203. Here, as a material used for the counter detection electrode formed on the counter detection substrate 1202, a material such as beryllium or aluminum having high X-ray transmittance may be used.
[0129]
In this embodiment, an element substrate 1203 is provided below the electromagnetic wave source 1201 and the counter detection substrate 1202, and the element substrate 1203 is moved each time each pixel of the element substrate 1203 is inspected. The mirror 1205 has a function of condensing X-rays. That is, in this embodiment, the electromagnetic wave source 1201 and the counter detection substrate 1202 are fixed, and the element substrate 1203 moves each time a different pixel is inspected.
[0130]
Then, X-rays are irradiated into the air existing between the counter detection substrate 1202 and the element substrate 1203, thereby forming an electrical path between the counter detection substrate 1202 and the element substrate 1203. A current value flowing from a pixel electrode included in a pixel formed over the substrate 1203 to a counter detection electrode on the counter detection substrate 1202 can be measured. In this embodiment, since the X-rays transmitted through the counter detection substrate 1202 are irradiated to the pixel to be measured on the element substrate 1203, an electrical path can be formed at a desired position, so that it is more accurate. The current value can be measured.
[0131]
Note that here, a configuration in which the element substrate 1203 moves is shown; however, a configuration in which the element substrate 1203 is fixed and the electromagnetic wave source 1201 and the counter detection substrate 1202 are interlocked and inspected is also possible. Further, the counter detection substrate 1202 may be formed in a ring shape so that X-rays pass through, or a simple electrode may be provided in the vicinity.
[0132]
In the present embodiment, the measurement method and the evaluation method are the same as those in the first embodiment. However, when it is difficult to collect X-rays, a mirror with high reflectivity is provided around the capillary as necessary. It is also possible to provide an environment that easily irradiates a desired position with X-rays by providing a plate or the like. The distance between the counter detection substrate 1202 and the element substrate is preferably as short as possible. The configuration of the present embodiment can be implemented by freely combining with the configurations of the first to third embodiments.
[0133]
Example 5
In the first to fourth embodiments, the substrate on which the TFT is formed on the surface is illustrated as the element substrate. However, the present invention can be implemented even when a MOS transistor formed on the semiconductor substrate is used instead of the TFT. it can. For example, a semiconductor substrate (typically a silicon wafer) on which a MOS transistor is formed can be inspected as an element substrate.
[0134]
When inspecting the element substrate of this example, any configuration of the inspection method described in the embodiment of the invention, Example 3 or Example 4 can be used.
[0135]
Example 6
In this embodiment, a case where a connector such as an FPC or TAB is connected to the display panel of the present invention to form a product that can actually be shipped as a product will be described with reference to FIGS.
[0136]
In FIG. 15, reference numeral 1801 denotes a pixel portion that has passed the inspection method of the present invention, and is provided with a plurality of pixels.
[0137]
Reference numeral 1802 denotes a source signal line driver circuit, and 1803 denotes a gate signal line driver circuit. In accordance with the selection signal output from the gate signal line driver circuit 1803, the video signal output from the source signal line driver circuit 1802 is input to the designated pixel of the pixel portion 1801. The video signal may be either digital or analog. Further, any number of source signal line driver circuits 1802 and gate signal line driver circuits 1803 may be provided.
[0138]
A module including a driver circuit including a source signal line driver circuit 1802 and a gate signal line driver circuit 1803, a pixel portion 1801, wirings included in the pixel portion 1801, and connectors for connecting wirings included in the driver circuit to the outside Called OLED panel 1807 in the book. The OLED panel 1807 is not necessarily provided with a driver circuit, and the pixel portion 1801 and the wiring included in the pixel portion 1801 may be formed separately.
[0139]
Here, an OLED panel in which a driver circuit and a pixel portion 1801 are provided on different substrates and connected by a connector such as an FPC or TAB is called an external OLED panel, and the driver circuit and the pixel portion 1801 are the same substrate. The OLED panel provided on top is referred to as an integrated OLED panel. FIG. 16A shows an external OLED panel, and FIG. 16B shows an integrated OLED panel.
[0140]
FIG. 16A shows a top view of an external OLED panel. A pixel portion 1801 is provided over a substrate 1810, and wirings included in the pixel portion 1801 are connected to a source signal line driver circuit 1802 and a gate signal line driver circuit 1803 provided over an external substrate 1812 through an FPC 1811. It is connected. A wiring included in the source signal line driver circuit 1802, the gate signal line driver circuit 1803, and the pixel portion 1801 is connected to the outside by the external connection FPC 1812.
[0141]
FIG. 16B shows a top view of the integrated OLED panel. A pixel portion 1801, a source signal line driver circuit 1802, and a gate signal line driver circuit 1803 are provided over a substrate 1810. Wirings included in the pixel portion 1801, the source signal line driver circuit 1802, and the gate signal line driver circuit 1803 are connected to the outside through the external connection FPC 1812.
[0142]
In FIG. 15, reference numeral 1804 denotes a controller, which has a function of driving a driving circuit and displaying an image on a pixel portion 1801. For example, a signal having image information input from the outside is input to the source signal line driver circuit 1802 or a signal for driving the driver circuit (for example, a clock signal (CLK) or a start pulse signal (SP)) is generated. Or a power source for supplying a potential to the driver circuit or the pixel portion 1801.
[0143]
A module including a driver circuit, a pixel portion 1801, a controller 1804, and a connector that connects the pixel portion 1801, the driver circuit, and wirings included in the controller to the outside is referred to as an OLED module 1808 in this specification. The OLED module 1808 is obtained by adding a drive circuit and a controller 1804 to an OLED panel 1807.
[0144]
Reference numeral 1805 denotes a microcomputer that controls driving of the controller 1804. A module having the microcomputer 1805 and the OLED module 1808 is referred to as an OLED module 1809 with a microcomputer in this specification.
[0145]
Actually, it is shipped as a product in the form of an OLED panel 1807, an OLED module 1808, or an OLED module 1809 with a microcomputer. In this specification, the OLED panel 1807, the OLED module 1808, or the OLED module 1809 with a microcomputer are all included in the light emitting device.
[0146]
Note that for the light-emitting device described in this embodiment, the manufacturing method and the inspection method described in Embodiment 1 can be used, and the structure of the pixel portion similar to that in Embodiment 2 can be used. Further, the inspection can be performed by the inspection method shown in Embodiment 3 or Embodiment 4, and the element substrate shown in Embodiment 5 can be applied.
[0147]
Example 7
The present invention can be implemented even when a plurality of element substrates are formed simultaneously on a large substrate.
[0148]
In this case, the drive circuit formed separately from the element substrate, the counter detection substrate, and the electromagnetic wave source may be linked to move onto the element substrate to be inspected. Further, only the element substrate may be moved for inspection.
[0149]
When inspecting a plurality of element substrates, it is necessary to electrically reconnect the element substrate to be inspected and the drive circuit connected to the element substrate every time the inspection is performed. Note that, as the connection terminal on the element substrate side used at this time, a terminal for inspection may be provided in advance, but it is also possible to use a terminal used when finally connecting to the outside by FPC.
[0150]
Example 8
A light-emitting device manufactured after being inspected using the inspection method of the present invention is self-luminous and has excellent visibility in a bright place and a wide viewing angle as compared with a liquid crystal display. Therefore, it can be used for display portions of various electric appliances. For example, in order to appreciate TV broadcasting or the like on a large screen, it can be used as a display unit of an electric appliance (an electric appliance in which a light emitting device is incorporated in a casing) having a diagonal of 30 inches or more (typically 40 inches or more). .
[0151]
The light emitting device includes all information display displays such as a personal computer display, a TV broadcast receiving display, and an advertisement display. In addition, a light-emitting device using the inspection method of the present invention can be used as a display portion of various electric appliances.
[0152]
Such electric appliances of the present invention include a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, a game machine, a mobile phone. Information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), image playback device equipped with a recording medium (specifically, playback of a recording medium such as a digital video disc (DVD), and display the image) And a device equipped with a display that can be used. In particular, a portable information terminal that is often viewed from an oblique direction emphasizes the wide viewing angle, and thus it is desirable to use a light emitting device. Specific examples of these electric appliances are shown in FIGS.
[0153]
FIG. 13A illustrates a display for display, which includes a housing 1301, a support base 1302, a display portion 1303, and the like. The light emitting device of the present invention can be used for the display portion 1303. Since the light-emitting device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained.
[0154]
FIG. 13B shows a video camera, which includes a main body 1311, a display portion 1312, an audio input portion 1313, operation switches 1314, a battery 1315, an image receiving portion 1316, and the like. The light emitting device of the present invention can be used for the display portion 1312.
[0155]
FIG. 13C illustrates a part (right side) of a head-mounted electric appliance, which includes a main body 1321, a signal cable 1322, a head fixing band 1323, a screen portion 1324, an optical system 1325, a display portion 1326, and the like. . The light emitting device of the present invention can be used for the display portion 1326.
[0156]
FIG. 13D illustrates an image reproduction device (specifically, a DVD reproduction device) provided with a recording medium, which includes a main body 1331, a recording medium (DVD or the like) 1332, an operation switch 1333, a display unit (a) 1334, and a display unit. (B) 1335 and the like are included. The display portion (a) 1334 mainly displays image information, and the display portion (b) 1335 mainly displays character information. The light emitting device of the present invention is used for the display portions (a), (b) 1334 and 1335. be able to. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.
[0157]
FIG. 13E illustrates a goggle type display (head mounted display), which includes a main body 1341, a display portion 1342, and an arm portion 1343. The light emitting device of the present invention can be used for the display portion 1342.
[0158]
FIG. 13F illustrates a personal computer, which includes a main body 1351, a housing 1352, a display portion 1353, a keyboard 1354, and the like. The light emitting device of the present invention can be used for the display portion 1353.
[0159]
If the light emission luminance of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.
[0160]
In addition, the electric appliances often display information distributed through electronic communication lines such as the Internet or CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the EL material is very high, the light-emitting device is preferable for displaying moving images.
[0161]
In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background It is desirable to do.
[0162]
Here, FIG. 14A shows a mobile phone, which includes a main body 1401, an audio output portion 1402, an audio input portion 1403, a display portion 1404, an operation switch 1405, and an antenna 1406. The light emitting device of the present invention can be used for the display portion 1404. Note that the display portion 1404 can reduce power consumption of the mobile phone by displaying white characters on a black background. Also, lowering the voltage applied when the surroundings are dark and lowering the brightness are more effective in reducing power consumption.
[0163]
FIG. 14B shows a sound reproducing device, specifically an in-vehicle audio system, which includes a main body 1411, a display portion 1412, and operation switches 1413 and 1414. The light emitting device of the present invention can be used for the display portion 1412. Moreover, although the vehicle-mounted audio is shown in the present embodiment, it may be used for a portable or household sound reproducing device. Note that the display unit 1412 can suppress power consumption by displaying white characters on a black background. This is particularly effective in a portable sound reproducing apparatus.
[0164]
FIG. 14C illustrates a digital camera, which includes a main body 1421, a display portion (A) 1422, an eyepiece portion 1423, operation switches 1424, a display portion (B) 1425, and a battery 1426. The light-emitting device of the present invention can be used in the display portion (A) 1422 and the display portion (B) 1425. Further, when the display portion (B) 1425 is mainly used as an operation panel, power consumption can be suppressed by displaying white characters on a black background.
[0165]
In the electric appliance shown in this embodiment, as a method for reducing power consumption, a sensor unit for sensing external brightness is provided, and when used in a dark place, the luminance of the display unit is reduced. For example, a method of adding a function such as dropping a function.
[0166]
As described above, the application range of the present invention is extremely wide and can be used for electric appliances in various fields. Moreover, you may apply any structure shown in Example 1- Example 7 to the electric appliance of a present Example.
[0167]
【The invention's effect】
The inspection method of the present invention makes it possible to distinguish whether a device substrate is a non-defective product or a defective product without completing the device substrate as a light emitting device and actually displaying it. Can be removed. As a result, the manufacturing cost can be reduced and the yield can be improved.
[Brief description of the drawings]
FIG. 1 shows an inspection apparatus according to the present invention.
FIG. 2 is a diagram showing a pixel structure of an element substrate and a counter detection substrate according to the present invention.
FIG. 3 is a diagram showing an evaluation method based on inspection according to the present invention.
4A and 4B illustrate a method for manufacturing a light-emitting device.
FIG. 5 illustrates a method for manufacturing a light-emitting device.
6A and 6B illustrate a method for manufacturing a light-emitting device.
FIG. 7 is a top view of an element substrate inspected using the present invention.
FIG. 8 is a top view of a counter detection substrate used in the present invention.
FIG. 9 is a view showing an inspection method of the present invention.
FIG. 10 is a circuit diagram of a pixel of a light-emitting device.
FIG. 11 is a diagram showing a configuration of a counter detection substrate of the present invention.
FIG. 12 is a diagram showing a configuration of a counter detection substrate according to the present invention.
FIG. 13 shows an electric appliance using a light emitting device.
FIG. 14 shows an electric appliance using a light emitting device.
FIG. 15 shows a light emitting device inspected by using the inspection method of the present invention.
FIG. 16 shows a light emitting device inspected by using the inspection method of the present invention.

Claims (8)

素子基板の検査装置であって、An inspection device for an element substrate,
対向検出電極が形成された対向検出基板と、開口部を有する遮蔽板と、軟Ｘ線を発生する電磁波源と、を有し、A counter detection substrate on which a counter detection electrode is formed, a shielding plate having an opening, and an electromagnetic wave source that generates soft X-rays;
前記対向検出基板は、前記素子基板の配置される位置の上方に配置され、The counter detection substrate is disposed above a position where the element substrate is disposed,
前記遮蔽板は、前記対向検出基板の配置される位置の上方に配置され、The shielding plate is disposed above a position where the counter detection substrate is disposed,
前記電磁波源は、前記対向検出基板の配置される位置の上方に配置され、The electromagnetic wave source is disposed above a position where the counter detection substrate is disposed,
前記対向検出電極は前記軟Ｘ線を透過する材料を用いて形成されており、The counter detection electrode is formed using a material that transmits the soft X-ray,
前記遮蔽板は前記軟Ｘ線を遮蔽する材料を用いて形成されていることを特徴とする検査装置。The inspection apparatus, wherein the shielding plate is formed using a material that shields the soft X-rays. 請求項１において、In claim 1,
前記開口部に対して、前記素子基板及び前記対向検出基板を移動させることを特徴とする検査装置。An inspection apparatus that moves the element substrate and the counter detection substrate with respect to the opening. 請求項１又は請求項２において、In claim 1 or claim 2,
前記軟Ｘ線は、前記開口部を通過し且つ前記対向検出電極を透過して前記対向検出基板及び前記素子基板の間に照射されることを特徴とする検査装置。The inspection apparatus, wherein the soft X-ray passes through the opening and passes through the counter detection electrode and is irradiated between the counter detection substrate and the element substrate. 請求項１乃至請求項３のいずれか一項において、In any one of Claims 1 thru | or 3,
前記対向検出電極は前記対向検出基板の全面に形成されていることを特徴とする検査装置。The inspection apparatus, wherein the counter detection electrode is formed on the entire surface of the counter detection substrate. 画素電極と、前記画素電極にソース又はドレインの一方が電気的に接続された第１のトランジスタと、前記第１のトランジスタのゲートにソース又はドレインの一方が電気的に接続された第２のトランジスタと、前記第２のトランジスタのゲートに電気的に接続された第１の配線と、前記第２のトランジスタのソース又はドレインの他方に電気的に接続された第２の配線と、を有する画素が複数設けられた素子基板を形成する第１の工程を行い、A pixel transistor; a first transistor in which one of a source and a drain is electrically connected to the pixel electrode; and a second transistor in which one of the source and the drain is electrically connected to a gate of the first transistor. And a first wiring electrically connected to the gate of the second transistor, and a second wiring electrically connected to the other of the source and the drain of the second transistor. Performing a first step of forming a plurality of provided element substrates;
複数の前記画素のうち一の前記画素の前記画素電極と前記対向検出基板に設けられた対向検出電極との間に軟Ｘ線を選択的に照射して、一の前記画素の前記画素電極と前記対向検出電極との間の電流を検出することにより、前記第１のトランジスタ及び前記第２のトランジスタが正常に機能しているか否かを検査する第２の工程を行い、A soft X-ray is selectively irradiated between the pixel electrode of one of the plurality of pixels and the counter detection electrode provided on the counter detection substrate, and the pixel electrode of the one pixel Performing a second step of detecting whether or not the first transistor and the second transistor are functioning normally by detecting a current between the opposite detection electrodes;
前記検査の結果、前記第１のトランジスタ及び前記第２のトランジスタが正常に機能している場合に、前記画素電極上にＥＬ層を形成する第３の工程を行い、As a result of the inspection, when the first transistor and the second transistor function normally, a third step of forming an EL layer on the pixel electrode is performed.
前記ＥＬ層上に対向電極を形成する第４の工程を行い、Performing a fourth step of forming a counter electrode on the EL layer;
前記第２の工程における前記軟Ｘ線の選択的な照射は、前記対向検出基板の上方に設けられた開口部を有する遮蔽板を用いることにより行い、The selective irradiation of the soft X-ray in the second step is performed by using a shielding plate having an opening provided above the counter detection substrate,
前記対向検出電極は前記軟Ｘ線を透過する材料を用いて形成されており、The counter detection electrode is formed using a material that transmits the soft X-ray,
前記遮蔽板は前記軟Ｘ線を遮蔽する材料を用いて形成されていることを特徴とする発光装置の作製方法。The method for manufacturing a light-emitting device, wherein the shielding plate is formed using a material that shields the soft X-rays. 請求項５において、In claim 5,
前記第２の工程において、一の前記画素の前記第１の配線に選択信号を入力し且つ一の前記画素の前記第２の配線にビデオ信号を入力することによって、一の前記画素を選択することを特徴とする発光装置の作製方法。In the second step, one pixel is selected by inputting a selection signal to the first wiring of one pixel and inputting a video signal to the second wiring of one pixel. A method for manufacturing a light-emitting device. 請求項５又は請求項６において、In claim 5 or claim 6,
前記軟Ｘ線は、前記開口部を通過し且つ前記対向検出電極を透過して前記対向検出基板及び前記素子基板の間に照射されることを特徴とする発光装置の作製方法。The method for manufacturing a light-emitting device, wherein the soft X-rays are irradiated between the counter detection substrate and the element substrate through the opening and through the counter detection electrode. 請求項５乃至請求項７のいずれか一項において、In any one of Claim 5 thru | or 7,
前記対向検出電極は前記対向検出基板の全面に形成されていることを特徴とする発光装置の作製方法。The method of manufacturing a light emitting device, wherein the counter detection electrode is formed on the entire surface of the counter detection substrate.
JP2001169394A 2000-06-05 2001-06-05 Inspection device, light emitting device manufacturing method Expired - Fee Related JP4741110B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001169394A JP4741110B2 (en) 2000-06-05 2001-06-05 Inspection device, light emitting device manufacturing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000168143 2000-06-05
JP2000168143 2000-06-05
JP2000-168143 2000-06-05
JP2001169394A JP4741110B2 (en) 2000-06-05 2001-06-05 Inspection device, light emitting device manufacturing method

Publications (3)

Publication Number Publication Date
JP2002123190A JP2002123190A (en) 2002-04-26
JP2002123190A5 JP2002123190A5 (en) 2008-05-29
JP4741110B2 true JP4741110B2 (en) 2011-08-03

Family

ID=26593349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001169394A Expired - Fee Related JP4741110B2 (en) 2000-06-05 2001-06-05 Inspection device, light emitting device manufacturing method

Country Status (1)

Country Link
JP (1) JP4741110B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP4791023B2 (en) 2004-11-08 2011-10-12 インターナショナル・ビジネス・マシーンズ・コーポレーション TFT inspection apparatus and inspection method
KR102350618B1 (en) * 2021-05-31 2022-01-13 유정구 Integrated inspection device for LED module

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575676A (en) * 1983-04-04 1986-03-11 Advanced Research And Applications Corporation Method and apparatus for radiation testing of electron devices
DE3342531A1 (en) * 1983-11-24 1985-06-05 Max Planck Gesellschaft METHOD AND DEVICE FOR GENERATING SHORT-LASTING, INTENSIVE IMPULSES OF ELECTROMAGNETIC RADIATION IN THE WAVELENGTH RANGE UNDER ABOUT 100 NM
JPH0614259B2 (en) * 1984-03-21 1994-02-23 株式会社半導体エネルギ−研究所 Display device
US5179279A (en) * 1991-01-25 1993-01-12 Rensselaer Polytechnic Institute Non-contact electrical pathway
JPH05109484A (en) * 1991-10-17 1993-04-30 Tohoku Pioneer Kk El display unit
US5202623A (en) * 1992-02-26 1993-04-13 Digital Equipment Corporation Laser-activated plasma chamber for non-contact testing
JPH07140209A (en) * 1993-09-20 1995-06-02 Fujitsu Ltd Inspection equipment of circuit wiring board and its inspection method
KR20010043017A (en) * 1998-04-27 2001-05-25 야코브 레비 Method and apparatus for testing interconnect networks

Also Published As

Publication number Publication date
JP2002123190A (en) 2002-04-26

Similar Documents

Publication Publication Date Title
US7583094B2 (en) Method for fabricating light-emitting device through inspection
JP4849739B2 (en) Display panel manufacturing method
JP6502600B2 (en) EL display
JP5941573B2 (en) Display device
JP4906022B2 (en) Active matrix EL display device and electronic device
US6528824B2 (en) Light emitting device
US8138502B2 (en) Light-emitting device and manufacturing method thereof
US20060263952A1 (en) Method of manufacturing a semiconductor device
US20030075733A1 (en) Light emitting device and method of manufacturing a semiconductor device
US20140252360A1 (en) Semiconductor device and manufacturing method of the same
KR20060012549A (en) El display device
US7935544B2 (en) Method of manufacturing organic light-emitting device
KR20010029843A (en) Method of manufacturing an electro-optical device
JP2002083689A (en) Luminescence device
JP4974493B2 (en) Semiconductor device and electronic equipment
JP4741110B2 (en) Inspection device, light emitting device manufacturing method
JP5873623B2 (en) Display device
JP5105769B2 (en) Semiconductor device
JP2004054203A (en) Semiconductor device
JP2007114625A (en) Display device and electronic apparatus with same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees