JP4735407B2 - Module manufacturing method - Google Patents
Module manufacturing method Download PDFInfo
- Publication number
- JP4735407B2 JP4735407B2 JP2006131337A JP2006131337A JP4735407B2 JP 4735407 B2 JP4735407 B2 JP 4735407B2 JP 2006131337 A JP2006131337 A JP 2006131337A JP 2006131337 A JP2006131337 A JP 2006131337A JP 4735407 B2 JP4735407 B2 JP 4735407B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- hole
- cover
- electronic component
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、基板の両面に電子部品が装着されたモジュールの製造方法に関するものである。 The present invention relates to a method for manufacturing a module in which electronic components are mounted on both sides of a substrate.
以下、従来のモジュールの製造方法について図面を用いて説明する。図7は従来のモジュールの製造方法におけるフローチャート図であり、図8は親基板の上面図である。図7、図8において、親基板1は、同じ導体パターンが形成された複数個の子基板2が連結部3で連結されて構成されている。そして連結部3には長円形状のスルーホール4aと円孔形状のスルーホール4bとが形成されている。
Hereinafter, a conventional method for manufacturing a module will be described with reference to the drawings. FIG. 7 is a flowchart in the conventional method for manufacturing a module, and FIG. 8 is a top view of the parent substrate. 7 and 8, the parent substrate 1 is configured by connecting a plurality of
そして印刷工程11ではこのような親基板1の上面側に形成された部品ランドへクリームはんだ12を印刷する。実装工程13では、印刷されたクリームはんだ12上に表側電子部品14を実装し、リフロー工程15にてクリームはんだ12を加熱、溶融し表側電子部品14を半田付けする。
In the
このようにして片面側の実装が完成すると、印刷工程16にて親基板1の下面側へクリーム半田12を印刷する。そして実装工程17において、クリームはんだ12上に裏側電子部品18が実装され、リフロー工程19によって裏側電子部品18が各子基板2へはんだ付けされる。
When the mounting on one side is completed in this way, the
次にクリームはんだ転写工程20では、スルーホール4aの裏面側ランドへクリームはんだ12を転写する。その後にカバー挿入工程21においては、クリームはんだ12が充填されたスルーホール4aへ上面側よりシールドカバー22の接続脚を挿入され、リフロー工程23ではシールドカバー22が上面側に搭載された状態で半田付けされる。
Next, in the cream
このリフロー工程23の後の分割工程24では、ダイシングによって分割部5が切断され、各子基板2の単位に分割される。そして分割された状態で、検査工程25で特性検査が行われてモジュールが完成する。
In the dividing
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
このような従来のモジュールの製造方法では、子基板2の表側電子部品14にはリフローによって、3回の熱が加えられる。そしてさらにこのようにして製造された従来のモジュールをマザー基板へ半田付けする場合に、さらにもう一度熱が加わることとなる。これにより表側電子部品14には少なくとも4度の熱ストレスが加えられることとなり、表側電子部品14の特性劣化や破壊などが生じ易くなるという課題を有していた。
In such a conventional module manufacturing method, heat is applied three times to the front-side
そこで本発明は、この問題を解決したもので、表側電子部品14への熱ストレスを少なくすることができるモジュールの製造方法を提供することを目的としたものである。
SUMMARY OF THE INVENTION The present invention solves this problem, and an object of the present invention is to provide a module manufacturing method that can reduce thermal stress on the front
この目的を達成するために同一のパターンが形成された複数個の子基板と、これらの子基板同士の連結部に形成されたスルーホール孔とを有し、前記連結部で複数個の子基板が連結された親基板の一方の面に第1の電子部品を装着する第1の実装工程と、この実装工程の後に前記電子部品が実装された面側からカバーの接続脚を前記スルーホール孔へ圧入して装着するカバー装着工程と、このカバー装着工程の後に前記親基板の他方の面に設けられた前記スルーホールのランド部と第2の電子部品の装着ランドとにクリームはんだを印刷する印刷工程と、この印刷工程の後に前記装着ランドへ第2の電子部品とこれを囲うような枠体とを装着する第2の実装工程と、この第2の実装工程の後に第2の電子部品と前記カバーとを同時にリフロー半田付けするリフロー工程と、このリフロー工程の後に前記連結部を切断する分割工程とを有し、前記枠体の外周には前記スルーホール孔に対応する位置に切り欠きを形成したものである。これにより、所期の目的を達成できる。 In order to achieve this object, a plurality of sub-boards on which the same pattern is formed and a through-hole hole formed in a connecting portion between the sub-boards, and a plurality of sub-substrates at the connecting portion. A first mounting step of mounting the first electronic component on one surface of the parent substrate to which the electronic components are connected, and the connecting leg of the cover from the surface side on which the electronic component is mounted after the mounting step through the through-hole hole Cream solder is printed on the cover mounting step for press-fitting into the mounting, and the land portion of the through hole and the mounting land for the second electronic component provided on the other surface of the parent substrate after the cover mounting step. A second mounting step of mounting a second electronic component and a frame surrounding the mounting land on the mounting land after the printing step ; and a second electronic component after the second mounting step. And reflow the cover at the same time A reflow process of attaching field, and a dividing step of cutting the connecting portion after the reflow process, the outer periphery of the frame body is obtained by forming a notch at a position corresponding to the through hole hole . Thereby, the intended purpose can be achieved.
以上のように本発明によれば、同一のパターンが形成された複数個の子基板と、これらの子基板同士の連結部に形成されたスルーホール孔とを有し、前記連結部で複数個の子基板が連結された親基板の一方の面に第1の電子部品を装着する第1の実装工程と、この実装工程の後に前記電子部品が実装された面側からカバーの接続脚を前記スルーホール孔へ圧入して装着するカバー装着工程と、このカバー装着工程の後に前記親基板の他方の面に設けられた前記スルーホールのランド部と第2の電子部品の装着ランドとにクリームはんだを印刷する印刷工程と、この印刷工程の後に前記装着ランドへ第2の電子部品とこれを囲うような枠体とを装着する第2の実装工程と、この第2の実装工程の後に第2の電子部品と前記カバーとを同時にリフロー半田付けするリフロー工程と、このリフロー工程の後に前記連結部を切断する分割工程とを有し、前記枠体の外周には前記スルーホール孔に対応する位置に切り欠きを形成したものである。 As described above, according to the present invention, there are a plurality of sub-boards on which the same pattern is formed, and a through-hole hole formed in a connecting portion between these sub-boards. A first mounting step of mounting the first electronic component on one surface of the parent substrate to which the child substrate is connected, and the connecting legs of the cover from the surface side on which the electronic component is mounted after the mounting step Cream soldering to a cover mounting step of press-fitting into a through-hole hole and mounting the land portion of the through-hole and the mounting land of the second electronic component provided on the other surface of the parent board after the cover mounting step A second mounting step for mounting a second electronic component and a frame surrounding the mounting land on the mounting land after the printing step, and a second mounting step after the second mounting step. Riff the electronic parts and the cover at the same time A reflow process of over soldering, and a dividing step of cutting the connecting portion after the reflow process, the outer periphery of the frame body made by forming a notch at a position corresponding to the through hole hole is there.
これにより、一方面側に装着された電子部品に加えられる熱ストレスの回数を少なくできるので、一方面側に装着された電子部品の電気特性劣化や破壊などが発生し難くなる。 As a result, the number of thermal stresses applied to the electronic component mounted on the one surface side can be reduced, so that it is difficult for the electronic component mounted on the one surface side to deteriorate or break down.
(実施の形態1)
以下、本実施の形態におけるモジュール31について図面を用いて説明する。図2は本実施の形態におけるモジュール31の側面図であり、図3は、同モジュールの断面図であり、図4は、同モジュールの下面図である。これらの図2から図4において従来と同じものは、同じ番号を用いてその説明は簡略化している。
(Embodiment 1)
Hereinafter, the
モジュール31は、子基板2の上面2aに半導体素子14aやチップ部品14bなどを含む複数の表側電子部品14が搭載され、子基板2に対してクリームはんだ12によって接続固定されている。なお本実施の形態におけるモジュール31では、子基板2上で発振回路などを含む高周波回路が構成されている。そして子基板2には、これらの表側電子部品14を覆う金属製のシールドカバー32が装着され、子基板2の上面2aに構成された高周波回路のシールドが行われる。
In the
子基板2の4方向の側面には切断部33が形成され、この切断部33のそれぞれには、切欠き部34が形成される。なおこれらの切欠き部34の底部34a(図5に示す)は、子基板2の切断部33と略平行で直線形状をしている。またさらに切欠き部34には、底部34aから切断部33に向かって開口幅が大きくなる方向の傾斜面34b(図5に示す)を有している。そして、底部34aおよび傾斜面34bには、子基板2の上面2aと下面2bとのスルーホールランド同士を接続するスルーホール導体が形成されている。なお、本実施の形態における切欠き部34は底部34aに直線部分を有した半長孔形状としたが、これは半円形状としても良い。
Cut
一方子基板2の下面2b側にも半導体素子18aやチップ部品18bなどを含む裏側電子部品18がクリームはんだ12によって接続されている。そしてさらに子基板2の下面2bには、これらの裏側電子部品18を囲うように枠体36が装着されている。なおこの枠体36の中央には四角形の孔36aが設けられており、この枠体36の外形には、子基板2の切欠き部34に対応する位置に切欠き部36bが設けられている。なおこの切欠き部36bの側面にも、切欠き部34と同様にスルーホール導体が形成されている。また枠体36の外周は子基板2の外形に対して約0.3mm小さな寸法としている。
On the other hand, the back-side
ここでシールドカバー32は、洋白のようなばね弾性を有した材料によって形成されて、その弾性力により子基板2へ圧入・保持されている。ここでシールドカバー32には表側電子部品14の上方を覆う天面32aと、この天面32aの4方に折り曲げて形成されたカバー側面32bとから構成される。そしてこれらのカバー側面32bのそれぞれには、カバー側面32bの先端より延在して形成された接続脚37が設けられる。なお、これら接続脚37は切欠き部34や切欠き部36bに対応する位置に設けられている。そして接続脚37がこれら切欠き部34へ挿入された状態で、この接続脚37と切欠き部34および切欠き部36bのスルーホール導体とがクリームはんだ12ではんだ付けされることにより、シールドカバー32が子基板2へ接続固定される。
Here, the
次の本実施の形態における接続脚37について図面を用いて詳細に説明する。図5は、本実施の形態におけるモジュール31の要部拡大図であり、図6は切欠き部34の要部拡大断面図である。図5、図6において、接続脚37の根元側には細幅部37aを設けている。ここで細幅部37aの幅38は、先端部37bの幅39よりも小さくしている。なお、接続脚37において、細幅部37aとカバー側面32bの端部とが連結された部分には、逃がし窓40が形成される。
The
そして、接続脚37は切欠き部34へ挿入された状態で、子基板2へ圧入される。このとき接続脚37は、細幅部37aが子基板2の上面2aに対応する位置となるまで挿入される。ここでカバー側面32b間の曲げ寸法41は、底部34a間の間隔42と略同じであり、接続脚37の先端部37bの幅39は、切欠き部34の直線部分である底部34aの底部幅43よりも大きくしている。さらに、接続脚37の細幅部37aの幅38は、底部幅43よりも小さくしている。そしてこのような接続脚37を切欠き部34へ挿入することで、接続脚37において細幅部37aは切欠き部34へは当接せずに、先端部37bの近傍で傾斜面34bに当接することとなる。なおこのとき接続脚37と子基板2上面2aとの交点位置における切欠き部34の幅44は、細幅部37aの幅38よりも大きくすることが重要である。
Then, the
以上のような構成により、接続脚37の先端部37bが切欠き部34に当接することとなるので、カバー側面32bの広がりが小さくなり、シールドカバー32のバネ弾性力は小さくなる。従って、接続脚37が狭まる方向の力を小さくできるので、シールドカバー32の浮きを小さくできる。
With the configuration as described above, the
さらに、本実施の形態では先端部37bは子基板2の下面2bより突出する寸法としている。これにより先端部37bが切欠き部34を乗り越えた状態で、接続脚37の傾斜部45に当接するので、子基板2の厚さが薄いような場合においても、しっかりとシールドカバー32の浮きを防止することができる。従って、このシールドカバー32を子基板2の半田付けする場合において、例え下面2b側を下にした状態で製造したとしても、シールドカバー32の浮きや、脱落が発生しにくくなる。
Further, in the present embodiment, the
なお、本実施の形態では先端部37bを子基板2の下面2bより突出させたが、これは先端部37bを子基板2の傾斜面34bへ当接する寸法としても良い。また、下面2bにクリームはんだ12を印刷する場合に、接続脚37が下面2bより突出すると邪魔になる場合がある。したがって、そのような場合には接続脚37を挿入状態において、子基板2の裏面より突出しないような寸法としても良い。そして特にこのような場合に対し、細幅部37aを設けることでさらにシールドカバー32の浮きを発生し難くできる。
In the present embodiment, the
以上のように、シールドカバー32の浮きが小さくできるので、カバー側面32b端と子基板2上面2aとの間に隙間が発生し難くなる。そしてさらに、シールドカバー32のカバー側面32bの開く角度が小さくなり、隣り合うカバー側面32b同士の隙間46が小さくなる。従ってこのような基板上に高周波回路などを形成しても、高周波回路の信号が漏洩し難くなる。
As described above, since the float of the
また、接続脚37の先端部37bの近傍で切欠き部34と当接することで、接続脚37の広がりが少なくなるので、シールドカバー32の天面32aのソリ変形も小さくなる。これにより、天面32aと表側電子部品14との間でのショートなどを発生し難くできる。従って、シールドカバー32と表側電子部品14との間の距離を小さくできるので、高さの低い(小型)のモジュール31を実現できる。
Further, the
さらに細幅部37aの幅38は、接続脚37の先端部37bの幅39よりも細いので、細幅部37aに応力が集中し、図6に示すように、細幅部37aが集中的に変形し易くなる。これによりカバー側面32bの広がりが少なくなり、隣接するカバー側面32b間に発生する隙間46をさらに小さくできる。
Further, since the
なお、シールドカバー32は、プレス加工などで作成される。このとき接続脚37のばり方向は、曲げ外側となるようにすると良い。これは、ばりが切欠き部34をこすることを防ぎ、接続脚37を切欠き部34へ挿入しやすくするとともに、ばりが切欠き部34に形成される導体膜などを傷つけ難くするためである。
The
次に本実施の形態におけるモジュール31の製造方法について図面を用いて説明する。図1は本実施の形態におけるモジュール31の製造フローチャートである。図1において、印刷工程51では、親基板1の上面2a側にメタルマスクを用いてクリームはんだ12を印刷する工程である。この実装工程52では、印刷工程51で印刷されたクリームはんだ12の塗布位置に表側電子部品14を装着する。そして、リフロー工程53において、クリームはんだ12を加熱することで溶かし、表側電子部品14を各子基板2へ半田付け接続する。
Next, the manufacturing method of the
このようにして上面2a側への部品搭載が完了した後に、カバー装着工程54では、各子基板2に対してシールドカバー32を上面2a側より装着する。このとき、接続脚37はスルーホール4aへ圧入・保持される。そしてこのカバー装着工程54の後の印刷工程55では、シールドカバー32が下側となる向きに反転し、下面2b側のスルーホール4aのランドや裏側電子部品18、枠体36の装着ランドに対してクリームはんだ12が印刷される。このように印刷工程55ではシールドカバー32が下向きとなるが、接続脚37がスルーホール4aに圧入・保持されているので、シールドカバー32の浮きを防止することができるわけである。
After the component mounting on the upper surface 2a side is completed in this way, in the
なお本実施の形態においては、接続脚37の先端部37bは子基板2の下面2bより突出しているので、この印刷工程55で用いるメタルマスクには、接続脚37に対応する位置に孔を設けている。このようにすることにより、印刷工程55において接続脚37がメタルマスクの孔に入り込むことで、子基板2の下面2b側にクリームはんだ12を印刷することが可能となる。
In the present embodiment, since the
ここで、接続脚37の下面2bから突出する寸法は、この印刷工程55で用いるメタルマスクの厚み以下としておくことが重要である。このようにすることにより、印刷工程55においてスキージが接続脚37に当たらなくなり、スキージの局所的磨耗が防止できる。さらに、メタルマスクが接続脚37を押し付けることがないので、シールドカバー32はさらに子基板2から浮きにくくなる。
Here, it is important that the dimension protruding from the
実装工程56では、印刷工程55の後で子基板2の下面2b側へ裏側電子部品18や枠体36を装着する。そしてこのとき、実装時の押圧力によって基板には反りが発生するが、シールドカバー32は子基板2に圧入・保持されているのでシールドカバー32の浮きや子基板2からの脱落が発生しにくくなる。ここで枠体36がずれて実装された場合に、枠体36と接続脚37とが当たらないようにすることと、枠体36が切断部33から突出しないようにすることが必要である。そこで、枠体36の外周と切断部33との間および、切欠き部34と切欠き部36bとの間のそれぞれに間隔47を設ける。そしてこの間隔47は枠体36の実装ずれ寸法よりも大きくするものである。なお本実施の形態ではこの間隔を0.3mmとしている。
In the mounting
そして、リフロー工程57で加熱することによりクリームはんだ12を溶かし、裏側電子部品18や枠体36を子基板2へ接続すると同時に、シールドカバー32を子基板2へ接続固定する。またこのリフロー工程57の熱によって、親基板1にはそりが発生する。しかしながらシールドカバー32は子基板2へ圧入・保持されているので、シールドカバー32の浮きや子基板2からの脱落が発生しにくくなる。
Then, the
分割工程58では、このようにして完成したモジュール31をダイシングによって連結部3で切断して子基板2の単位へ分割する。これによってスルーホール4aが分割されて切欠き部34が形成される。またスルーホール4bが分割されて側面電極が形成されることとなる。そして検査工程59では子基板2の単位にて特性検査が行われる。
In the dividing
以上のように本実施の形態におけるモジュール31の製造方法では、子基板2へシールドカバー32を圧入しているので、シールドカバー32が下方となるように保持した状態で、下面2b側へクリームはんだ12を印刷することや、裏側電子部品18や枠体36を実装できる。これにより、リフロー工程57において裏側電子部品18や枠体36そしてシールドカバー32を同時に半田付けすることができるので、表側電子部品14が熱ストレスを受ける回数を減らすことができ、表側電子部品14の特性劣化や破壊などが発生し難くできる。
As described above, in the method of manufacturing the
本発明にかかるモジュールの製造方法は、リフロー回数を少なくできるという効果を有し、リフロー半田付けされるモジュール等に用いると有用である。 The module manufacturing method according to the present invention has an effect that the number of reflows can be reduced, and is useful when used for a module to be reflow soldered.
1 親基板
2 子基板
4a スルーホール孔
14 表側電子部品
18 裏側電子部品
32 シールドカバー
52 実装工程
54 カバー装着工程
55 印刷工程
56 実装工程
57 リフロー工程
58 分割工程
DESCRIPTION OF SYMBOLS 1
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131337A JP4735407B2 (en) | 2006-05-10 | 2006-05-10 | Module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131337A JP4735407B2 (en) | 2006-05-10 | 2006-05-10 | Module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305719A JP2007305719A (en) | 2007-11-22 |
JP4735407B2 true JP4735407B2 (en) | 2011-07-27 |
Family
ID=38839411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131337A Expired - Fee Related JP4735407B2 (en) | 2006-05-10 | 2006-05-10 | Module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735407B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048821A1 (en) * | 1999-12-27 | 2001-07-05 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit |
JP2002271081A (en) * | 2001-03-07 | 2002-09-20 | Sharp Corp | Manufacturing method for circuit board |
JP2004179280A (en) * | 2002-11-26 | 2004-06-24 | Toyoda Mach Works Ltd | Case for controlling |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260827A (en) * | 1996-03-25 | 1997-10-03 | Matsushita Electric Ind Co Ltd | Solder paste feeder and electronic circuit board to which electronic part is soldered using cream solder feeder |
JP2850860B2 (en) * | 1996-06-24 | 1999-01-27 | 住友金属工業株式会社 | Electronic component manufacturing method |
JPH1131893A (en) * | 1997-05-12 | 1999-02-02 | Murata Mfg Co Ltd | Method for manufacturing electronic part and electronic part using the same |
-
2006
- 2006-05-10 JP JP2006131337A patent/JP4735407B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001048821A1 (en) * | 1999-12-27 | 2001-07-05 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit |
JP2002271081A (en) * | 2001-03-07 | 2002-09-20 | Sharp Corp | Manufacturing method for circuit board |
JP2004179280A (en) * | 2002-11-26 | 2004-06-24 | Toyoda Mach Works Ltd | Case for controlling |
Also Published As
Publication number | Publication date |
---|---|
JP2007305719A (en) | 2007-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018174017A (en) | socket | |
JP2012142152A (en) | Circuit substrate assembly, substrate device, and assembling method of circuit substrate assembly | |
JP2005317701A (en) | Structure for connecting flexible printed board to printed board | |
JP2004319381A (en) | Grounding terminal | |
CN113453520A (en) | Shielding case | |
JP2013016266A (en) | Connector | |
JP2011124193A (en) | Pedestal connector | |
JP4735407B2 (en) | Module manufacturing method | |
JP5403892B2 (en) | Shield case and method for manufacturing shield case | |
JP4940349B2 (en) | Contact probe device | |
JP7267469B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4797781B2 (en) | Reinforcing tab, reinforcing tab manufacturing method, and connector mounting structure | |
JP2009224697A (en) | Printed circuit board and electronic component mounting substrate | |
JP2006294932A (en) | Circuit mounting substrate having lands and surface mounting components mounted thereon | |
JP2007250815A (en) | Flexible printed board and electronic component mounting circuit using it | |
US11058008B2 (en) | PCB panel, PCB, and manufacturing method | |
JP2008166485A (en) | Module | |
JP2007123718A (en) | Electronic circuit device | |
JP2007059679A (en) | Printed wiring board | |
JP2013004788A (en) | Board mounting structure | |
JP2006020243A (en) | Surface mounting electronic component and main substrate unit | |
JP2007305720A (en) | Shielding cover and module using it | |
JP2019046821A (en) | Electronic circuit module | |
JP2008192869A (en) | Metal mask | |
JP2011086684A (en) | Circuit pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |