JP4734932B2 - Memory module with wireless function - Google Patents
Memory module with wireless function Download PDFInfo
- Publication number
- JP4734932B2 JP4734932B2 JP2005013901A JP2005013901A JP4734932B2 JP 4734932 B2 JP4734932 B2 JP 4734932B2 JP 2005013901 A JP2005013901 A JP 2005013901A JP 2005013901 A JP2005013901 A JP 2005013901A JP 4734932 B2 JP4734932 B2 JP 4734932B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- switch
- fuse
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
本発明は、無線機能付メモリモジュールに係り、特に、外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールに関する。 The present invention relates to a memory module with a wireless function, and more particularly to a memory module with a wireless function including an antenna capable of reading and writing data by wireless communication with the outside.
物品の物流管理を行う等のために、近年、データを書き換えることができるものとして、無線機能付メモリモジュールが用いられる。無線機能付メモリモジュールとは、データを読み書きできるメモリと、アンテナ等を組み合わせて1つの小型モジュールとしたもので、外部のリーダライタとの間で非接触の無線通信を行い、無線機能付メモリモジュールにデータを書き込み、また、無線機能付メモリモジュールに記憶されているデータを読みだすことができるものである。このような無線機能付メモリモジュールとしては、無線機能付のICカードや、部品に取り付けられるいわゆる無線タグ(TAG)あるいはIDタグ等が知られている。 In recent years, a memory module with a wireless function has been used as a data rewritable device for managing physical distribution of goods. A memory module with a wireless function is a small module that combines a memory that can read and write data and an antenna, etc., and performs non-contact wireless communication with an external reader / writer. The data stored in the memory module with a wireless function can be read out. As such a memory module with a wireless function, an IC card with a wireless function, a so-called wireless tag (TAG) or an ID tag attached to a component is known.
例えば、特許文献1には、IDタグを付した白衣の個別管理システムが開示される。また、特許文献2には、画像形成装置において赤外線通信手段を用いて外部装置から不揮発性メモリに画像形成装置の動作条件を入力し、また不揮発性メモリに記憶されている動作条件を読み出して外部装置に送信させる技術が開示されている。
For example,
このように、無線タグあるいはIDタグ等と呼ばれる無線機能付メモリモジュールが普及するにつれ、あらゆるところに製品や、あるいは製造元等のデータ等のいわゆるIDデータが氾濫し、これらを管理することが大変になる。使用済みのものは回収し、これを物理的に破壊することが考えられるが、無線機能付メモリモジュールのIDデータを格納する部分は、ICであるので、非常に小さく発見しにくく、これらの回収、物理的破壊をもれなく行うようにするのは困難である。 Thus, as memory modules with wireless functions called wireless tags or ID tags become widespread, so-called ID data such as data on products and manufacturers is flooded everywhere, and it is very difficult to manage them. Become. It is conceivable to collect used ones and physically destroy them. However, since the part storing the ID data of the memory module with wireless function is an IC, it is very small and difficult to find. It is difficult to perform physical destruction without fail.
これに関連する技術として、特許文献3には、自己破壊型半導体装置が開示される。ここでは、ICカードのチップを取り外して解析しようとするときに、ICカードのメモリ情報を破壊する破壊回路を有し、具体的には、ICカード解析者が分解作業において内蔵電力供給源を取り外すことを電源電圧の変化で検出し、これに基づいて破壊回路によりメモリ情報を破壊することが述べられている。 As a technique related to this, Patent Document 3 discloses a self-destructive semiconductor device. Here, when an IC card chip is removed and analyzed, the IC card has a destruction circuit that destroys the memory information of the IC card. Specifically, the IC card analyst removes the built-in power supply source in the disassembly work. It is described that the memory information is destroyed by the destruction circuit based on the change of the power supply voltage.
特許文献3によれば、第三者がメモリの中のIDデータ等を解析しようとすることを防ぐことはできるが、第三者の解析作業を待ってデータ破壊をするので、第三者が何もしなければそのままIDデータは保存される。したがって、無数の無線機能付メモリモジュールが使用済みになり、そのIDデータが野放しのままとなるのをこの方法で防止、または管理することができない。 According to Patent Document 3, it is possible to prevent a third party from trying to analyze ID data or the like in the memory. If nothing is done, the ID data is stored as it is. Therefore, it is impossible to prevent or manage innumerable memory modules with a wireless function from being used and leaving the ID data open.
本発明は、使用済みとなった後はそのメモリ内容を破壊することを可能とする無線機能付メモリモジュールを提供するものである。 The present invention provides a memory module with a wireless function that enables the memory contents to be destroyed after being used.
本発明に係る無線機能付メモリモジュールは、外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールであって、書き込まれたデータを読み出せる読出可能期間を記憶する可能期間記憶手段と、現在が読出可能期間内であるかを判断する判断手段と、判断手段の判断に応じ、書き込まれた各データを記憶するそれぞれのデータメモリについて、少なくとも一部を不可逆的に破壊する破壊手段と、を有し、読出可能期間を経過するときは書き込まれたデータの内容を出力せず、各データメモリは、破壊手段によって不可逆的に破壊することができるヒューズ部分を含んで構成され、各データメモリは、データを記憶するビットメモリ部の出力端子にヒューズ部分の一方端が接続され、ヒューズ部分の他方端からデータが読み出され、各データメモリは、ビットメモリ部の出力端子とヒューズ部の一方端との接続部に一方端が接続されるスイッチをそれぞれ有し、さらに各スイッチを制御する制御部を備え、制御部は、データをデータメモリに書き込むときは、当該データメモリのスイッチをオンして、スイッチの他方端からデータを入力し、データをデータメモリから読み出すときは、当該データメモリのスイッチをオフして、当該データメモリのヒューズ部の他方端からデータを読み出し、判断部が読出可能期間内にあると判断しないときは、全部のデータメモリのスイッチをオンし、全部のスイッチの他方端と、全部のデータメモリにおけるヒューズ部の他方端との間に、破壊手段よりの破壊信号を印加し、全部のヒューズ部を破壊し、全部のヒューズ部が破壊された後の緊急データ読み出しの必要があるときは、当該データメモリのスイッチをオンして、当該データメモリのスイッチの他方端からデータを読み出すことを特徴とする。 A memory module with a wireless function according to the present invention is a memory module with a wireless function including an antenna capable of reading and writing data by wireless communication with the outside, and stores a readable period in which written data can be read. A means for irreversibly destroying at least a part of the data memory for storing each data written according to the judgment of the means, the judgment means for judging whether the present time is within the readable period, and the judgment means Each data memory is configured to include a fuse portion that can be irreversibly destroyed by the destruction means, and does not output the contents of the written data when a readable period elapses . Each data memory has one end of the fuse portion connected to the output terminal of the bit memory portion for storing data, and the other end of the fuse portion. Each data memory has a switch having one end connected to a connection portion between the output terminal of the bit memory unit and one end of the fuse unit, and further includes a control unit for controlling each switch. The control unit turns on the switch of the data memory when writing data into the data memory, inputs the data from the other end of the switch, and turns on the switch of the data memory when reading the data from the data memory. Turn off and read the data from the other end of the fuse portion of the data memory, and when the determination portion does not determine that it is within the readable period, turn on all the data memory switches, The destruction signal from the destruction means is applied between the other ends of the fuse parts in all the data memories, and all the fuse parts are destroyed. When the fuse unit is in need of urgent data read after being destroyed, by turning on the switch of the data memory, wherein the read data from the other end of the data memory switch.
上記構成において、書き込まれたデータを読み出せる読出可能期間を記憶し、現在が読出可能期間内であるかを判断し、その判断に応じ、各データメモリについて、少なくとも一部を不可逆的に破壊して、読出可能期間を経過するときは書き込まれたデータの内容を出力しないこととする。したがって、使用済みとなった無線機能付メモリモジュールについて、そのメモリ内容を破壊することができる。例えば、読出可能期間の記憶をタイマーで行うことにすれば、読出可能期間が過ぎると、一律に、自動的に、各データメモリについて少なくとも一部を不可逆的に破壊し、書き込まれたデータの内容が出力されないようにできる。 In the above configuration, a readable period in which written data can be read is stored, it is determined whether the current period is within the readable period, and at least a part of each data memory is irreversibly destroyed according to the determination. Therefore, when the readable period elapses, the contents of the written data are not output. Therefore, the memory contents of the memory module with a wireless function that has been used can be destroyed. For example, if the readable period is stored by a timer, after the readable period, at least a part of each data memory is irreversibly destroyed and the contents of the written data Can be prevented from being output.
また、外部との無線交信により読み出しアクセスがあったときを現在として、その時刻が読出可能期間内であるかを判断するので、使用済みとなって読出可能期間を過ぎた無線機能付メモリモジュールからは、データを読み出すことができず、古いデータの氾濫を防ぐことができる。 In addition, since it is determined whether the time is within the readable period when the read access is made by wireless communication with the outside, the memory module with the wireless function that has been used and has passed the readable period Can not read data, and can prevent flooding of old data.
また、データが書き込まれた時刻に関する情報を記憶するので、書き込まれた時から起算して、データの賞味期間である読み出し可能期間を設定することができる。また、複数回書き込み可能なメモリデバイスを使用する場合は、読み出し可能期間であれば、データ書き換えを行って、新しいデータについてそれぞれ読み出し可能期間を設定でき、したがって、データの賞味期限を無制限に延ばすことなく、書き換えの管理の下で、無線機能付メモリモジュールを複数回使用することができる。 In addition, since information related to the time at which data is written is stored, it is possible to set a readable period, which is the best period of data, starting from the time at which the data was written. In addition, when using a memory device that can be written multiple times, if it is a readable period, data can be rewritten to set a readable period for each new data, thus extending the data expiration date indefinitely. In addition, the memory module with a wireless function can be used a plurality of times under rewriting management.
また、各データメモリは、破壊手段によって不可逆的に破壊することができるヒューズ部分を含んで構成されることが好ましい。破壊手段は、判断手段が読出可能期間内であるとは判断しないときに、全部のデータメモリのヒューズ部分をそれぞれ破壊することが好ましい。ヒューズは、電気エネルギで溶断して破壊できるので、電子回路による破壊制御が容易である。 Each data memory preferably includes a fuse portion that can be irreversibly destroyed by destruction means. Preferably, the destruction means destroys the fuse portions of all the data memories when the determination means does not determine that it is within the readable period. Since the fuse can be blown and broken by electric energy, the break control by the electronic circuit is easy.
また、各データメモリは、ビットメモリ部の出力端子にヒューズ部分の一方端が接続される、すなわち、ビットメモリ部とヒューズ部分とが直列に接続され、ヒューズ部の他方端からデータを読み出す。このような簡単な構成によって、ヒューズ部を溶断して、ビットメモリ部の内容を読み出せなくすることができる。 In each data memory, one end of the fuse portion is connected to the output terminal of the bit memory portion, that is, the bit memory portion and the fuse portion are connected in series, and data is read from the other end of the fuse portion. With such a simple configuration, the fuse portion can be blown and the contents of the bit memory portion cannot be read.
また、各データメモリは、ビットメモリ部の出力端子とヒューズ部の一方端との接続部に一方端が接続されるスイッチ部をそれぞれ有する。このスイッチ部は、ヒューズ部と並列に入っているので、スイッチ部を閉じることで、溶断されていないヒューズ部と等価な働きをさせることができる。すなわち、スイッチ部を閉じると、たとえヒューズ部が溶断された後でも、スイッチ部の他方端からビットメモリ部の内容を読み出すことができる。このように、スイッチ部は、万一の場合におけるデータ読み出しの非常手段として用いることができる。 In addition, each data memory has a switch portion whose one end is connected to a connection portion between the output terminal of the bit memory portion and one end of the fuse portion. Since this switch part is placed in parallel with the fuse part, it is possible to perform an equivalent function to the fuse part that is not blown by closing the switch part. That is, when the switch portion is closed, the contents of the bit memory portion can be read from the other end of the switch portion even after the fuse portion is blown. In this way, the switch unit can be used as an emergency means for reading data in the event of an emergency.
また、制御部は、データ書き込み、データ読み出し、データ破壊、非常読み出しに応じてスイッチ部の開閉を制御するので、無線機能付メモリモジュールについて、読出可能期間内は通常の読み書き可能なメモリとして使用でき、使用済みの後は、そのメモリ内容を破壊し、また、万一の時は破壊前のデータを読み出すことが可能となる。 In addition, the control unit controls the opening and closing of the switch unit in response to data write, data read, data destruction, and emergency read, so the memory module with wireless function can be used as a normal readable / writable memory during the readable period. After use, the memory contents are destroyed, and in the unlikely event, data before destruction can be read out.
また、各ビットメモリ部はヒューズメモリであるので、データの書き込みを1回のみに制限でき、無線機能付メモリモジュールを多数回書き換えることを防ぎ、その管理を簡単なものとできる。 In addition, since each bit memory unit is a fuse memory, data writing can be limited to one time, and the memory module with wireless function can be prevented from being rewritten many times, and its management can be simplified.
以上のように、本発明に係る無線機能付メモリモジュールによれば、使用済みとなった後にそのメモリ内容を破壊することができる。 As described above, the memory module with a wireless function according to the present invention can destroy the memory contents after being used.
以下に図面を用いて本発明に係る実施の形態につき、詳細に説明する。無線機能付メモリモジュールが付される対象としては、例えば複写機のトナーカートリッジであるが、複写機のそれ以外の部品、例えば現像カートリッジ、感光体ドラム等を含むプロセスカートリッジ等の交換部品や、回路基板等であってもよい。また、複写機以外のファクシミリ、プリンタ等の画像処理装置であってもよい。また、複写機以外の製品、例えば衣服、文具その他の物流管理等が必要なものであって、その目的に無線機能付メモリモジュールの使用が適合するものであってもよい。 Embodiments according to the present invention will be described below in detail with reference to the drawings. The memory module with the wireless function is attached to, for example, a toner cartridge of a copying machine, but other parts of the copying machine, such as a replacement part such as a process cartridge including a developing cartridge and a photosensitive drum, and a circuit It may be a substrate or the like. Further, it may be an image processing apparatus such as a facsimile or printer other than a copying machine. In addition, products other than copying machines, such as clothes, stationery, and other physical distribution management may be required, and the use of a memory module with a wireless function may be suitable for the purpose.
また、市場でいわゆる無線タグと呼ばれているものにはさまざまな種類があるが、本明細書中で用いる無線タグの語は、市場で用いられる用語の如何を問わず、リーダライタのような無線送受信端末と無線交信が可能で、製品及び外箱に固定して取り付けが可能な、アンテナを含む無線機能付メモリモジュールを広くさすものとする。 There are various types of so-called wireless tags in the market, but the term wireless tag used in this specification is similar to that of a reader / writer, regardless of the terminology used in the market. A wireless function-equipped memory module including an antenna that can be wirelessly communicated with a wireless transmission / reception terminal and can be fixedly attached to a product and an outer box is included.
図1は、無線タグ10の平面図及び側面図である。無線タグ10は、概略矩形形状の電子部品搭載回路モジュールであり、回路基板12の上に無線タグIC20が配置され、これに接続されるアンテナを構成する周回配線16がパターンとして形成され、全体として、適当な樹脂ポッティングあるいは樹脂封止が施される。必要があれば他の電子部品18も配置され接続される。寸法の一例を述べると、回路基板12は厚みが約0.4mmで、約22mm角の形状を有する。無線タグIC20は、厚みが約0.9mmで、その大きさは縦横ともそれぞれ数mm程度である。アンテナを構成する周回配線は、例えば4ターン程度巻回される。なお、これらの数値は、あくまで説明のための一例に過ぎず、これ以外のものであってもよい。
FIG. 1 is a plan view and a side view of the
無線タグIC20は、RFID−ICとも、あるいは単にRFIDと呼ばれることがある半導体チップであり、外部との無線交信によりデータを読み書き可能なアンテナを含む無線機能付メモリモジュールである。図2に無線タグIC20のブロック図を示す。無線タグIC20は、アンテナを構成する周回配線16に接続される端子21を有し、その内部は、送受信ブロック22と、CPU24と、IDデータを記憶するデータメモリブロック26と、データメモリの内容を読みだせる期間である読出可能期間に関するデータを記憶する読出可能期間記憶部28と、読出可能期間を過ぎた後はデータメモリブロック26の少なくとも一部を破壊する破壊回路30とを含んで構成される。これらの要素は、内部バスあるいは接続配線により、相互間が接続される。
The
送受信ブロック22は、無線タグIC20の内部のCPU24等とアンテナとの間のインタフェースの機能を主に有する回路ブロックである。その内部は、アンテナから受け取った無線信号に基づいて作動電力を生成するアンテナ・駆動回路32、端子21を介してアンテナからの信号を受信し増幅しディジタル信号に変換してCPU24等に供給する受信回路34、CPU24等からのディジタル信号を無線アナログ信号に変換し端子21を介してアンテナに供給する送信回路36を含んで構成される。
The transmission /
CPU24は、送受信ブロック22からの信号を処理する機能を有する。具体的にはデータメモリブロック26にデータを書き込む指示を与えるデータ書込部50、データメモリブロック26にデータを読み出す指示を与えるデータ読出部52、現在が読出可能期間内か否か判断する読出可能期間判断部54、データメモリ40のスイッチ部46のオン・オフを制御するスイッチ制御部56、読出可能期間判断部54の判断に従ってデータメモリブロック26の少なくとも一部を破壊するように破壊回路30を制御する破壊部58、データメモリブロック26の少なくとも一部を破壊した後に破壊前の状態のデータを読み出す非常読出部60を含んで構成される。これらの機能はソフトウエアによって実現することができ、具体的には対応する設計支援プログラムを実行することで実現できる。また、各機能の一部をハードウエアで実現するように構成してもよい。
The
データメモリブロック26は、IDデータを記憶するための複数のデータメモリを中心として、そのデータ読み書き回路を含む回路ブロックである。個々のデータメモリ40は、1ビットのデータを読み書きできる機能を有しデータメモリブロック26全体の記憶容量は、データメモリ40の総数で決まる。データメモリ40の総数が多いときは、一般の大規模半導体メモリの構成と同様に、ワード線、ビット線を用いたマトリクスアレイにデータメモリ40が配置されることが便利である。
The
図3は、データメモリブロック26の中の隣り合う2つのデータメモリ40を示す図である。個々のデータメモリ40のそれぞれは、1ビットのデータが0か1かを保持するビットメモリ部42と、これに直列に接続され、破壊回路30によって溶断可能なヒューズ部44と、ヒューズ部44に並列に配置されるスイッチ部46とを備える。すなわち、ビットメモリ部42の一方端は、ワード線で制御される選択トランジスタ41のソースに接続され、他方端は出力端子であるが、それにヒューズ部44の一方端が接続される。そして、その接続部の出力端子に、スイッチ部46の一方端が接続される。図3では、選択トランジスタ41をT1,T2、ビットメモリ部42をM1,M2、ヒューズ部44をm1,m2、スイッチ部46をS1,S2と示し、ヒューズ部44の他方端をB1,B2、スイッチ部46の他方端をA1,A2として表した。データメモリ40の読み書き等の詳細については、後述する。
FIG. 3 is a diagram showing two
ヒューズ部44は、溶断電気エネルギの印加により溶断される素子で、無線タグIC20に集積化されたいわゆるマイクロヒューズである。その構造の一例としては、ポリシリコン配線あるいは金属層配線を局部的に細くして溶断しやすくしたものを用いることができる。また、一般の配線材料より溶断しやすい材料を用いて、半導体素子上に集積化したものを用いてもよい。場合によっては、局部的に薄い絶縁膜の上に配線を設け、絶縁膜の上下に高い電圧を印加して絶縁膜を破壊する構成を用いてもよい。また、ビットメモリ部42は、IDデータ、すなわち、無線タグ10が取り付けられる製品の識別情報のデータを記憶するメモリである。IDデータには、その製品の製品番号、製品仕様データ等の他に、製造日、生産条件、品質状況等の生産データ等も記憶させることができる。
The
メモリ素子の構造は、EEPROM(Electric Erasable Programable Read Only Memory)等の不揮発性メモリを用いることができるが、図3では、マイクロヒューズ素子を用いたメモリ素子を用いるものが図示されている。ビットメモリ部42に用いられるマイクロヒューズ素子としては、ヒューズ部44と同様な素子を用いてもよい。ビットメモリ部42とヒューズ部44に用いる素子を同様な構造をすることで、無線タグIC20の製造工程がより簡単となり、また、ビットメモリ部42の書き込み回路を、破壊回路30と共通化することも可能となる。
As the structure of the memory element, a non-volatile memory such as an EEPROM (Electrical Erasable Programmable Read Only Memory) can be used. In FIG. 3, a memory element using a micro fuse element is illustrated. As a micro fuse element used for the
スイッチ部46は、後述するように、スイッチ制御部56の指令により、ビットメモリ部42の書き込み時、ヒューズ部44の溶断時、非常時の読み出し時においてONする素子である。かかるスイッチ部46は、溶断に用いられる電力を流すことができる半導体スイッチ素子を用いることができる。
As will be described later, the
選択トランジスタ41は、一般的なメモリアレイにおけるワード選択、ビット選択におけるトランジスタと同様の機能を有する素子で、図3の例では、同じワード線にぶら下がるすべてのデータメモリ40を選択する機能を有する。なお、ビット選択は、図3においては、B1,B2と示された端子を図示されていない選択トランジスタで選択することで行うことができる。このような選択トランジスタ41は、ビットメモリ部42を書き込む、すなわち、そのマイクロヒューズ素子を溶断できる電力を流すことができる半導体スイッチを用いることができる。
The
破壊回路30は、ヒューズ部44を溶断できる電気エネルギを蓄積し、破壊部58の指令に従って、一気にヒューズ部44に印加することができる回路である。具体的には、アンテナ・駆動回路32で生成された作動電力の一部を必要があれば昇圧した後、適当な容量のコンデンサ等に蓄積する構成をとることができる。
The
読出可能期間記憶部28は、データメモリブロック26に記憶されたデータを読み出して端子21を介して出力できる期間に関するデータを記憶する回路である。具体的には、読出可能期間の始期時刻のデータ、終期時刻のデータ等が記憶される。代わりに始期時刻データと、読出可能期間の時間データとの組み合わせでもよい。例えば、読出可能期間を2005年1月10日から1年と決めると、(2005.1.10;2006.1.10)のデータでもよく、(2005.1.10;1年)のデータでもよい。読出可能期間記憶部28の機能は、現在時刻が読出可能期間内か否かを判断する読出可能期間判断部54の判断の基準となるデータを提供することであるので、これ以外の形態を取ってもよい。例えば、読出可能期間の始期時刻からスタートし、読出可能期間が満了するときに、信号を読出可能期間判断部54に提供するタイマーを用いてもよい。この場合は、タイマーが(2005.1.10;1年)のデータを保持し、読出可能期間が満了までの残存時間を出力する一種の記憶装置と考えることができる。
The readable
読出可能期間記憶部28は、一般的な半導体メモリで構成できるが、上記のデータメモリブロック26と同様に、ヒューズ部を備える構成としてもよい。その場合には、無線タグ10が使用済みになった後における読出可能期間記憶部28のデータの処分を、データメモリブロック26と同様に、読み出しできなくなるものとすることができる。また、読出可能期間記憶部28を、データメモリブロック26の一部を構成するものとしてもよい。
The readable
上記の構成の作用、特にCPU24の各機能につき、フローチャート及び各データメモリ40における状態を示す図等を用いて以下に説明する。以下では、データメモリブロック26にデータを書き込む手順、書き込まれたデータを読み出す手順、読出可能期間経過後の破壊処理手順、非常読み出しの手順の順番に説明する。
The operation of the above configuration, in particular, each function of the
最初に、無線タグ10の外部から、無線タグ10にアクセスがあると、それをアンテナが拾って、送受信ブロック22を介し、CPU24に伝える。CPU24は、受信した内容がデータ書き込みを指示するものであると判断すると、データ書込部50の機能により、データ書き込みの手順を実行する。なお、受信した内容がデータ読み出しを指示するものであるときについては後述する。
First, when the
図4は、データメモリブロック26にIDデータを書き込むときの手順を示すフローチャートである。まず、データの転送が可能かどうか判断する(S10)。これは信号が弱く、データに信頼性がない場合を排除する等のためである。データ転送可能のときは以下のようにそのデータを処理する。
FIG. 4 is a flowchart showing a procedure for writing ID data in the
図5は、外部から送信されてくるデータの一例を示す図である。この例は、32ビットのデータで、そのうち16ビットがIDデータ、4ビットが使用目的を識別するためのデータ、12ビットが読出可能期間に関するデータで構成される。 FIG. 5 is a diagram illustrating an example of data transmitted from the outside. This example is 32-bit data, of which 16 bits are ID data, 4 bits are data for identifying the purpose of use, and 12 bits are data relating to a readable period.
使用目的識別のためのデータは、書き込まれたデータの読み出しを制限するためのもので、使用目的のコードがデータとして送られる。読み出し指示の際にも、使用目的のコードを添付することにすることで、書き込みのときに予め送られてきた使用目的識別コードと、読み出し指示の際に添付されてきた使用目的コードとを比較し、使用目的外の読み出しを禁止できる。いわば、適正読み出しのための認証コードの機能を有する。 The data for use purpose identification is for restricting reading of written data, and a code for use purpose is sent as data. By attaching a purpose-of-use code at the time of reading instruction, the purpose-of-use identification code sent in advance at the time of writing is compared with the purpose of use code attached at the time of reading instruction. In addition, reading outside the intended purpose can be prohibited. In other words, it has a function of an authentication code for proper reading.
読出可能期間に関するデータは、上記のように、読出可能期間の始期時刻のデータと終期時刻のデータで構成される。上記の例では、読出可能期間を2005年1月10日から1年と決めると、(2005.1.10;2006.1.10)のデータである。ここで、読出可能期間の始期時刻を、ビットメモリ部42への書き込み時刻とすることができる。あるいは、書き込み指示のデータを外部が送信した時刻としてもよい。
As described above, the data related to the readable period is composed of the start time data and the end time data of the readable period. In the above example, if the readable period is determined to be one year from January 10, 2005, the data is (2005.1.10; 2006.1.10). Here, the start time of the readable period can be set as the write time to the
再び図4に戻り、図5のデータを受信したのち、読出可能期間データを転送し、その転送が終了したかどうか確認(S12)する。転送された読出可能期間データは、読出可能期間記憶部28に記憶される。次に使用目的データを転送し、その転送が終了したかどうか確認(S14)する。転送された使用目的データは、適当なメモリに記憶される。あるいは、読出可能期間記憶部28に、読出可能期間データとともに記憶するものとしてもよい。
Returning to FIG. 4 again, after receiving the data of FIG. 5, the readable period data is transferred, and it is confirmed whether the transfer is completed (S12). The transferred readable period data is stored in the readable
そして、その後に、IDデータを転送し、その転送が終了したかどうか確認(S16)する。転送されたIDデータは、一時記憶メモリに記憶される。なお、上記の工程S10においてデータ転送が可能でない場合,S12,S14,S16においてデータ転送が終了しないときは、それぞれの工程を完了するまで処理を続けるものとできる。また、処理が長時間に渡って終了しないときは、データ書き込みの処理自体を中止し、このルーチンから離脱するものとしてもよい。 Thereafter, the ID data is transferred, and it is confirmed whether the transfer is completed (S16). The transferred ID data is stored in a temporary storage memory. If data transfer is not possible in step S10 described above, if data transfer is not completed in steps S12, S14, and S16, the processing can be continued until the respective steps are completed. If the process does not end for a long time, the data writing process itself may be stopped and the routine may be terminated.
S16の工程のあと、一時記憶メモリに記憶されたIDデータは、データメモリブロック26に転送されて、メモリアドレスに応じ1ビットづつそれぞれデータメモリ40のビットメモリ部42に書き込まれる(S18)。
After the step S16, the ID data stored in the temporary storage memory is transferred to the
図6は、書き込み時の、各データメモリの電圧印加状態等を説明する図である。ここでは隣り合う2つのデータメモリについて、M1にデータ「1」、M2にデータ「0」が書き込まれる場合を示す。図3と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部S1,S2はともにオンにされ、ワード線は選択にされる。したがって選択トランジスタT1、T2はともにオンである。そして、ヒューズ部m1,m2の他方端B1,B2はともにopenとされる。スイッチ部データ「1」が書き込まれるM1側のスイッチ部の他方端A1はopenに、データ「0」が書き込まれるM2側のスイッチ部の他方端A2は低圧のVLに設定される。この状態で、選択トランジスタT1、T2のドレイン端子に一律に高圧VHが印加される。なお、VHとVLの印加方法は、これを逆にしてもよい。 FIG. 6 is a diagram for explaining the voltage application state of each data memory at the time of writing. The two data memories adjacent Here, the data "1" to M 1, showing a case where data "0" is written in M 2. Elements similar to those in FIG. 3 are denoted by the same reference numerals, and detailed description thereof is omitted. Here, the switch section S 1, S 2 are both turned on, the word line is in the selection. Therefore, both the selection transistors T 1 and T 2 are on. The other end B 1, B 2 of the fuse portion m 1, m 2 are both set to open. The other end A 1 of the switch part on the M 1 side where the switch part data “1” is written is set to open, and the other end A 2 of the switch part on the M 2 side where the data “0” is written is set to the low voltage V L. The In this state, a high voltage V H is uniformly applied to the drain terminals of the selection transistors T 1 and T 2 . Note that the methods of applying V H and V L may be reversed.
この状態で、電流は、図6において矢印で示されるように、選択トランジスタT2−ビットメモリM2−スイッチ部S2の経路に流れ、ビットメモリM1、ヒューズ部m1,m2には電流が流れない。ここで、VH−VLの大きさ及びこれにより流される電流の大きさは、ビットメモリM2のマイクロヒューズ素子を溶断できるのに十分なものが破壊回路30より供給される。したがって、図6の例では、4つのマイクロヒューズ素子のうち、ビットメモリM2のみが溶断される。
In this state, as indicated by an arrow in FIG. 6, a current flows through the path of the selection transistor T 2 −bit memory M 2 −switch unit S 2 , and the bit memory M 1 and the fuse units m 1 and m 2 Current does not flow. Here, the magnitude of V H −V L and the magnitude of the current flowing thereby are supplied from the
このようにして、書き込み時においては、上記結線状態で、データ「0」を書き込みたい各ビットメモリのスイッチ部の他方端をVLに設定し、データ「1」を書き込みたい各ビットメモリのスイッチ部の他方端をopenに設定することで、データ「1」を書き込みたい各ビットメモリのマイクロヒューズ素子のみを溶断することができる。 In this way, at the time of writing, in the above-mentioned connection state, the other end of the switch portion of each bit memory to which data “0” is to be written is set to VL, and the switch of each bit memory to which data “1” is to be written is set. By setting the other end of the part to open, only the micro fuse element of each bit memory to which data “1” is to be written can be blown.
次に、データ読み出しについて説明する。上記のように、無線タグ10の外部から、無線タグ10にアクセスがあると、それをアンテナが拾って、送受信ブロック22を介し、CPU24に伝える。CPU24は、受信した内容がデータ読み出しを指示するものであると判断すると、データ読出部52の機能により、データ読み出しの手順を実行する。
Next, data reading will be described. As described above, when the
図7は、データメモリブロック26からIDデータを読み出すときの手順を示すフローチャートである。まず、データ通信が可能かどうか判断する(S10)。これは送受信ブロック22から見た外部との交信状況が良好でなく、読み出したデータを送信しても外部が十分に受信できない場合を排除する等のためである。データ通信可能のときは以下のようにデータ処理を行う。
FIG. 7 is a flowchart showing a procedure for reading ID data from the
まず読出可能期間のデータを読み取る(S22)。読出可能期間記憶部28から読出可能期間のデータを読み出す。上記の例では、(2005.1.10;2006.1.10)のデータが読み取られる。そして、読出可能期間判断部54の機能により、現在が読出可能期間内か判断する(S24)。具体的には、無線タグIC20が内蔵する時計機能又は外部から送信される時刻データにより、現在時刻を取得し、その現在時刻が、上記の例で(2005.1.10;2006.1.10)の範囲内か否かを判断する。
First, data in a readable period is read (S22). Data of a readable period is read from the readable
現在が読出可能期間内であると判断されると、次に使用目的のデータが読み取られる(S26)。具体的には、使用目的データが格納されているメモリ、例えば読出可能期間記憶部28から、書き込み時に記憶された使用目的識別コードを読み出す。そして、この使用目的識別コードと、IDデータ読み出し指示に添付される使用目的データとを比較し、IDデータ読み出し指示の使用目的が、書き込み時に設定された使用目的識別コードと一致するかどうか判断する(S28)。IDデータ読み出し指示に使用目的データが添付されていないときは、読み出し指示先にその使用目的データを要求してもよく、要求に対し応答がないときは、書き込み時に設定された使用目的識別コードと一致しないもの、つまり、所定の使用目的外の読み出し指示であると判断するものとしてもよい。
If it is determined that the current time is within the readable period, the data for the purpose of use is then read (S26). Specifically, the use purpose identification code stored at the time of writing is read from a memory in which the use purpose data is stored, for example, from the readable
使用目的が使用目的識別コードと一致するときは適正な使用目的であるので、そこで初めてデータメモリブロック26の各ビットメモリ部42のデータ読出を行う(S30)。
When the purpose of use coincides with the purpose of use identification code, it is an appropriate purpose of use. Therefore, data is read from each
図8は、読み出し時の、各データメモリの電圧印加状態等を説明する図である。ここでは、図6においてM1にデータ「1」、M2にデータ「0」が書き込まれたものを読み出す場合を示す。図6と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部S1,S2はともにオフにされ、ワード線は選択にされる。したがって選択トランジスタT1、T2はともにオンである。そして、ヒューズ部m1,m2の他方端B1,B2はともにデータメモリブロックの読み出し回路、すなわちその端子の電位状態を検出する一般的なセンス回路に接続される。この状態で、選択トランジスタT1、T2のドレイン端子に一律に読み出し用の電圧Voが印加される。 FIG. 8 is a diagram for explaining the voltage application state of each data memory at the time of reading. FIG. 6 shows a case where data “1” is written in M 1 and data “0” is written in M 2 in FIG. Elements similar to those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted. Here, the switch section S 1, S 2 are both in OFF, word lines are in the selection. Therefore, both the selection transistors T 1 and T 2 are on. The other ends B 1 and B 2 of the fuse portions m 1 and m 2 are both connected to a read circuit of the data memory block, that is, a general sense circuit that detects the potential state of the terminal. In this state, a read voltage V o is uniformly applied to the drain terminals of the select transistors T 1 and T 2 .
この状態で、電流は、図8において矢印で示されるように、選択トランジスタT1−ビットメモリM1−ヒューズ部m1の経路に流れる。ビットメモリM2は、書き込み時に溶断されているので電流が流れない。したがって、図8の例では、ヒューズ部m1の他方端B1には電位Voが検出され、これにより「1」が読み出される。他方、ヒューズ部m2の他方端B2にはセンス回路のバイアス電位が検出され、これにより「0」が読み出される。 In this state, current flows through the path of the selection transistor T 1 -bit memory M 1 -fuse portion m 1 as indicated by an arrow in FIG. Bit memory M 2, a current does not flow because it is blown at the time of writing. Therefore, in the example of FIG. 8, the potential V o is detected at the other end B 1 of the fuse portion m 1 , thereby reading “1”. On the other hand, the bias potential of the sense circuit is detected at the other end B 2 of the fuse portion m 2 , thereby reading “0”.
このようにして、読み出し時においては、上記結線状態で、各ビットメモリのヒューズ部の他方端における電位をセンス回路で読み出すことで、各ビットメモリに書き込まれたデータを読み出すことができる。読み出されたデータは、送受信ブロック22およびアンテナを介して、外部に送信される。
In this manner, at the time of reading, the data written in each bit memory can be read by reading the potential at the other end of the fuse portion of each bit memory with the sense circuit in the above-mentioned connection state. The read data is transmitted to the outside via the transmission /
S24において読出可能期間内であるとは判断されなかった場合、およびS28において使用目的識別コードと使用目的とが一致するとは判断されなかった場合は、破壊部58の機能により、破壊回路30を用いて、データメモリブロックのすべてのヒューズ部44が破壊される(S32)。
If it is not determined in S24 that it is within the readable period, or if it is not determined in S28 that the use purpose identification code matches the use purpose, the
図9は、読出可能期間経過後等における破壊時の、各データメモリの電圧印加状態等を説明する図である。ここでは、図6においてM1にデータ「1」、M2にデータ「0」が書き込まれた状態から、そのデータが通常では読み出せないように、各データメモリの少なくとも一部、具体的には全部のヒューズ部を破壊する場合を示す。図6と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部S1,S2はともにオンにされ、ワード線は非選択にされる。したがって選択トランジスタT1、T2はともにオフである。そして、スイッチ部S1,S2の他方端はともに高圧のVHに、ヒューズ部m1,m2の他方端B1,B2はともに低圧のVLが印加される。なお、VHとVLの印加方法は、これを逆にしてもよい。
FIG. 9 is a diagram for explaining a voltage application state of each data memory at the time of destruction after elapse of a readable period. Here, in FIG. 6, at least a part of each data memory, specifically, from the state in which data “1” is written in M 1 and data “0” is written in M 2 so that the data cannot be normally read. Indicates the case where all the fuse parts are destroyed. Elements similar to those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted. Here, both the switch units S 1 and S 2 are turned on, and the word line is not selected. Therefore, both the selection transistors T 1 and T 2 are off. The other end of the
この状態で、電流は、図9において矢印で示されるように、スイッチ部S1−ヒューズ部m1の経路、及びスイッチ部S2−ヒューズ部m2の経路に流れる。上記のように、VH−VLの大きさ及びこれにより流される電流の大きさは、ビットメモリM2のマイクロヒューズ素子を溶断できるのに十分なものが破壊回路30より供給される。したがって、図9の例では、すべてのヒューズ部m1,m2が溶断される。
In this state, as shown by arrows in FIG. 9, the current flows through the path of the switch part S 1 -fuse part m 1 and the path of the switch part S 2 -fuse part m 2 . As described above, the magnitude of V H −V L and the magnitude of the current flowing thereby are supplied from the
このようにして、読出可能期間経過後又は使用目的外における読み出し指示の場合に、上記結線状態で、全部のヒューズ部を溶断することができる。そして、全部のヒューズ部が溶断されると、読み出し時において、データメモリブロック26のセンス回路に接続される各ヒューズ部の他方端、すなわち、図8におけるB1、B2にはすべてセンス回路のバイアス電位が検出され、これによりすべて「0」が読み出される。したがって、書き込み時のデータを通常では読み出すことができなくなり、使用済みIDデータの氾濫を防止することができる。
In this way, all the fuse portions can be blown in the above-described connection state after the readable period has elapsed or in the case of a read instruction outside the intended use. When all the fuse portions are blown, at the time of reading, the other end of each fuse portion connected to the sense circuit of the
図10は、誤って全ヒューズ部を溶断してしまい、あるいは書き込まれたデータが後々有用なデータであるのに予め他に移すまえに全ヒューズ部を溶断したような場合に、非常読み出しを行うときの手順を示すフローチャートである。この機能は、CPU24の非常読出部60により実行される。この場合には、まず、スイッチ部をオンし(S40)、これにより、全ビットの導通確認により全IDデータを吸い上げ(S42)、吸い上げたデータを新しい無線タグ等のメモリに書き込む(S44)。
FIG. 10 shows that an emergency read is performed when all the fuse parts are blown out by mistake, or when all the fuse parts are blown before being transferred to other data, although the written data is useful data later. It is a flowchart which shows the procedure at the time. This function is executed by the
図11は、非常読み出し時の、各データメモリの電圧印加状態等を説明する図である。ここでは、図9において、M1にデータ「1」、M2にデータ「0」が書き込まれたものについて全部のヒューズ部が溶断された後で、非常読み出しをする場合を示す。図9と同様の要素には同一の符号を付し、詳細な説明を省略する。ここでは、スイッチ部S1,S2はともにオンにされ、ワード線は選択にされる。したがって選択トランジスタT1、T2はともにオンである。そして、スイッチ部S1,S2の他方端A1,A2はともにデータメモリブロックの読み出し回路、すなわちその端子の電位状態を検出する一般的なセンス回路に接続される。この状態で、選択トランジスタT1、T2のドレイン端子に一律に読み出し用の電圧Voが印加される。
FIG. 11 is a diagram for explaining the voltage application state of each data memory at the time of emergency reading. Here, FIG. 9 shows a case where emergency reading is performed after all fuse portions are blown for data in which data “1” is written in M 1 and data “0” is written in M 2 . Elements similar to those in FIG. 9 are denoted by the same reference numerals, and detailed description thereof is omitted. Here, the switch section S 1, S 2 are both turned on, the word line is in the selection. Therefore, both the selection transistors T 1 and T 2 are on. The other ends A 1 and A 2 of the switch sections S 1 and S 2 are both connected to a read circuit of the data memory block, that is, a general sense circuit that detects the potential state of the terminal. In this state, a read voltage V o is uniformly applied to the drain terminals of the select transistors T 1 and T 2 .
この状態で、電流は、図11において矢印で示されるように、選択トランジスタT1−ビットメモリM1−スイッチ部S1の経路に流れる。ビットメモリM2は、書き込み時に溶断されているので電流が流れない。したがって、図11の例では、スイッチ部S1の他方端A1には電位Voが検出され、これにより「1」が読み出される。他方、スイッチ部S2の他方端A2にはセンス回路のバイアス電位が検出され、これにより「0」が読み出される。 In this state, current flows through the path of the selection transistor T 1 -bit memory M 1 -switch unit S 1 as indicated by an arrow in FIG. Bit memory M 2, a current does not flow because it is blown at the time of writing. Therefore, in the example of FIG. 11, the potential V o is detected at the other end A 1 of the switch unit S 1 , thereby reading “1”. On the other hand, the bias potential of the sense circuit is detected at the other end A 2 of the switch unit S 2 , thereby reading “0”.
このようにして、非常読み出し時においては、上記結線状態で、各ビットメモリのスイッチ部の他方端における電位をセンス回路で読み出すことで、各ビットメモリに書き込まれたデータを読み出すことができる。読み出されたデータは、送受信ブロック22およびアンテナを介して、外部に送信され、適当なメモリに記憶される。
In this way, at the time of emergency reading, the data written in each bit memory can be read by reading the potential at the other end of the switch portion of each bit memory with the sense circuit in the above-mentioned connection state. The read data is transmitted to the outside via the transmission /
このように、上記構成によれば、データメモリブロックにデータを書き込み、書き込まれたデータを読み出し、読出可能期間経過後は、少なくともデータメモリブロックの一部を破壊して通常では書き込みデータを読み出せないようにし、そして非常時には、特別な方法を用いることで、先に書き込まれたデータを読み出すことができる。 Thus, according to the above configuration, data can be written to the data memory block, the written data can be read, and at least a part of the data memory block can be destroyed and the write data can be normally read after the readable period has elapsed. In the event of an emergency, the previously written data can be read out by using a special method.
10 無線タグ、12 回路基板、16 周回配線、18 電子部品、20 無線タグIC、21 端子、22 送受信ブロック、24 CPU、26 データメモリブロック、28 読出可能期間記憶部、30 破壊回路、32 アンテナ・駆動回路、34 受信回路、36 送信回路、40 データメモリ、41 選択トランジスタ、42 ビットメモリ部、44 ヒューズ部、46 スイッチ部、50 データ書込部、52 データ読出部、54 読出可能期間判断部、56 スイッチ制御部、58 破壊部、60 非常読出部。 10 wireless tag, 12 circuit board, 16 circuit wiring, 18 electronic component, 20 wireless tag IC, 21 terminal, 22 transmission / reception block, 24 CPU, 26 data memory block, 28 readable period storage unit, 30 destruction circuit, 32 antenna Drive circuit, 34 receiving circuit, 36 transmitting circuit, 40 data memory, 41 selection transistor, 42 bit memory unit, 44 fuse unit, 46 switch unit, 50 data writing unit, 52 data reading unit, 54 readable period determining unit, 56 Switch control unit, 58 destruction unit, 60 emergency readout unit.
Claims (1)
書き込まれたデータを読み出せる読出可能期間を記憶する可能期間記憶手段と、
現在が読出可能期間内であるかを判断する判断手段と、
判断手段の判断に応じ、書き込まれた各データを記憶するそれぞれのデータメモリについて、少なくとも一部を不可逆的に破壊する破壊手段と、
を有し、読出可能期間を経過するときは書き込まれたデータの内容を出力せず、
各データメモリは、破壊手段によって不可逆的に破壊することができるヒューズ部分を含んで構成され、
各データメモリは、データを記憶するビットメモリ部の出力端子にヒューズ部分の一方端が接続され、ヒューズ部分の他方端からデータが読み出され、
各データメモリは、ビットメモリ部の出力端子とヒューズ部の一方端との接続部に一方端が接続されるスイッチをそれぞれ有し、
さらに各スイッチを制御する制御部を備え、
制御部は、
データをデータメモリに書き込むときは、当該データメモリのスイッチをオンして、スイッチの他方端からデータを入力し、
データをデータメモリから読み出すときは、当該データメモリのスイッチをオフして、当該データメモリのヒューズ部の他方端からデータを読み出し、
判断部が読出可能期間内にあると判断しないときは、全部のデータメモリのスイッチをオンし、全部のスイッチの他方端と、全部のデータメモリにおけるヒューズ部の他方端との間に、破壊手段よりの破壊信号を印加し、全部のヒューズ部を破壊し、
全部のヒューズ部が破壊された後の緊急データ読み出しの必要があるときは、当該データメモリのスイッチをオンして、当該データメモリのスイッチの他方端からデータを読み出すことを特徴とする無線機能付メモリモジュール。 A memory module with a wireless function including an antenna capable of reading and writing data by wireless communication with the outside,
Possible period storage means for storing a readable period during which written data can be read; and
A determination means for determining whether the current time is within the readable period;
A destruction means for irreversibly destroying at least a part of each data memory storing each written data according to the judgment of the judgment means;
When the readable period has passed, the contents of the written data are not output ,
Each data memory includes a fuse portion that can be irreversibly destroyed by destruction means,
Each data memory has one end of the fuse portion connected to the output terminal of the bit memory unit for storing data, and data is read from the other end of the fuse portion,
Each data memory has a switch having one end connected to a connection portion between the output terminal of the bit memory portion and one end of the fuse portion,
Furthermore, a control unit for controlling each switch is provided,
The control unit
When writing data to the data memory, turn on the switch of the data memory, input the data from the other end of the switch,
When reading data from the data memory, turn off the switch of the data memory, read the data from the other end of the fuse portion of the data memory,
When the determination unit does not determine that it is within the readable period, the switches of all the data memories are turned on, and the destruction means is between the other end of all the switches and the other end of the fuse unit in all the data memories. Apply a destruction signal from the above to destroy all fuse parts,
With the wireless function, the data memory switch is turned on and data is read from the other end of the data memory switch when emergency data reading is required after all the fuse parts have been destroyed . Memory module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005013901A JP4734932B2 (en) | 2005-01-21 | 2005-01-21 | Memory module with wireless function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005013901A JP4734932B2 (en) | 2005-01-21 | 2005-01-21 | Memory module with wireless function |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006202090A JP2006202090A (en) | 2006-08-03 |
JP2006202090A5 JP2006202090A5 (en) | 2008-02-28 |
JP4734932B2 true JP4734932B2 (en) | 2011-07-27 |
Family
ID=36960025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005013901A Expired - Fee Related JP4734932B2 (en) | 2005-01-21 | 2005-01-21 | Memory module with wireless function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4734932B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4783659B2 (en) * | 2006-03-30 | 2011-09-28 | 共同印刷株式会社 | IC card |
DE102008060295A1 (en) | 2008-12-03 | 2010-06-10 | Giesecke & Devrient Gmbh | Data carrier with electrical destruction device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01129378A (en) * | 1987-11-13 | 1989-05-22 | Toshiba Corp | Card with expiration date |
JPH11306786A (en) * | 1998-04-21 | 1999-11-05 | Nippon Telegr & Teleph Corp <Ntt> | Self-destruction semiconductor device |
JP2000076412A (en) * | 1998-08-28 | 2000-03-14 | Soriton Syst:Kk | Electronic card with fingerprint certification and its method |
JP2004014079A (en) * | 2002-06-11 | 2004-01-15 | Pioneer Electronic Corp | Semiconductor recording medium and its recording device, playback device, recording method, and control method |
JP2004206330A (en) * | 2002-12-25 | 2004-07-22 | Toshiba Corp | Semiconductor integrated circuit, semiconductor integrated circuit module, and information equipment |
-
2005
- 2005-01-21 JP JP2005013901A patent/JP4734932B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01129378A (en) * | 1987-11-13 | 1989-05-22 | Toshiba Corp | Card with expiration date |
JPH11306786A (en) * | 1998-04-21 | 1999-11-05 | Nippon Telegr & Teleph Corp <Ntt> | Self-destruction semiconductor device |
JP2000076412A (en) * | 1998-08-28 | 2000-03-14 | Soriton Syst:Kk | Electronic card with fingerprint certification and its method |
JP2004014079A (en) * | 2002-06-11 | 2004-01-15 | Pioneer Electronic Corp | Semiconductor recording medium and its recording device, playback device, recording method, and control method |
JP2004206330A (en) * | 2002-12-25 | 2004-07-22 | Toshiba Corp | Semiconductor integrated circuit, semiconductor integrated circuit module, and information equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2006202090A (en) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4873868B2 (en) | Passive RFID semiconductor device, IC tag, IC tag control method, and communication method | |
CN101512669B (en) | Defective block isolation in a non-volatile memory system | |
JP2016541002A (en) | Memory chip, imaging cartridge, method of changing serial number, and method of using memory chip | |
JP2007183937A (en) | Device and method for verifying program operation of nonvolatile memory and memory card including this device | |
US20080209155A1 (en) | Method for configuring a memory space divided into memory banks | |
JP2011059849A (en) | Storage apparatus, substrate, liquid container, system, and storage apparatus control method | |
JP2000268584A (en) | Nonvolatile semiconductor storage device and its manufacture | |
JP2009163843A (en) | Semiconductor memory device and its manufacturing method | |
JP4734932B2 (en) | Memory module with wireless function | |
US20050140501A1 (en) | Memory for RFID tags that is suitable for receiving a deactivation command | |
JPWO2006018925A1 (en) | Semiconductor integrated device and IC card and portable information terminal using the same | |
JP2007323488A (en) | Data storage device and data access method | |
JP2008310596A (en) | Portable electronic equipment and control method for potable electronic equipment | |
KR20060067132A (en) | Portable electronic device | |
JP2002150246A (en) | Portable electronic device | |
JP4950730B2 (en) | Portable electronic device, file access method and IC card in portable electronic device | |
JP4549731B2 (en) | Multi-application IC card with command code that is commonly used by applications | |
JP4868979B2 (en) | Portable electronic device and IC card | |
JP2006293706A (en) | Multi-application ic card with application updating function | |
JP2007257544A (en) | Portable electronic device and ic card | |
JP2003100088A (en) | Semiconductor integrated circuit | |
JP2005275456A (en) | Portable electronic medium, integrated circuit used in portable electronic medium, and method for issuing portable electronic medium | |
JP4774681B2 (en) | Multi-application IC card with common command application | |
JP2008305263A (en) | Nonvolatile semiconductor storage device and memory management method | |
JP2005327337A (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4734932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |