JP4730559B2 - Electronic component and manufacturing method thereof - Google Patents
Electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP4730559B2 JP4730559B2 JP2006348901A JP2006348901A JP4730559B2 JP 4730559 B2 JP4730559 B2 JP 4730559B2 JP 2006348901 A JP2006348901 A JP 2006348901A JP 2006348901 A JP2006348901 A JP 2006348901A JP 4730559 B2 JP4730559 B2 JP 4730559B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- conductor layer
- internal electrode
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層セラミックコンデンサの電極部分に抵抗体層が形成されてなる電子部品(CR複合部品)に関するものであり、さらにはその製造方法に関する。 The present invention relates to an electronic component (CR composite component) in which a resistor layer is formed on an electrode portion of a multilayer ceramic capacitor, and further relates to a manufacturing method thereof.
例えばDC−DCコンバータやスイッチング電源等の2次側回路では、平滑回路の等価直列抵抗(ESR)が帰還ループの位相特性に大きな影響を与え、特にESRが極端に低くなると問題が生ずることがある。すなわち、平滑コンデンサとしてESRの低い積層セラミックコンデンサを使用すると、2次側平滑回路が等価的にLとC成分のみで構成されてしまい、回路内に存在する位相成分が±90°及び0°のみとなり、位相の余裕がなくなり容易に発振してしまう。同様な現象は3端子レギュレータを用いた電源回路においても負荷変動時の発振現象として現れる。 For example, in a secondary side circuit such as a DC-DC converter or a switching power supply, the equivalent series resistance (ESR) of the smoothing circuit greatly affects the phase characteristics of the feedback loop, and a problem may occur particularly when the ESR becomes extremely low. . That is, when a multilayer ceramic capacitor having a low ESR is used as the smoothing capacitor, the secondary side smoothing circuit is equivalently composed of only the L and C components, and the phase components existing in the circuit are only ± 90 ° and 0 °. Thus, there is no phase margin and oscillation easily occurs. A similar phenomenon appears as an oscillation phenomenon when the load fluctuates even in a power supply circuit using a three-terminal regulator.
あるいは、CR回路等においても、低電流化に伴って周波数によってインピーダンスが変化し、電圧変動が生ずることが課題となっている。例えば、近年のCPUのデュアルコア化等に伴い、数kHz〜100MHzの周期で電流変動が生じ、電源のインピーダンスによって電圧変動が生じている。そこで、これらの不都合に対処するために、積層セラミックコンデンサの下地電極に抵抗層を形成し、これを抵抗として機能させることによりESRをある程度高めるようにしたCR複合部品等の電子部品が提案されている(例えば特許文献1等を参照)。 Or, in the CR circuit or the like, the problem is that the impedance varies depending on the frequency and the voltage fluctuates as the current decreases. For example, with recent dual-core CPUs and the like, current fluctuations occur with a period of several kHz to 100 MHz, and voltage fluctuations occur due to the impedance of the power supply. Therefore, in order to cope with these disadvantages, electronic components such as CR composite components have been proposed in which a resistance layer is formed on the base electrode of the multilayer ceramic capacitor and this is functioned as a resistor so that ESR is increased to some extent. (See, for example, Patent Document 1).
特許文献1には、内部電極が形成された積層セラミックコンデンサ素体と、該コンデンサ素体の内部電極が表出する端面に、該内部電極と導通するように設けられた下地電極層と、該下地電極層上に設けられた抵抗層と、該抵抗層上に設けられ、該下地電極層に対して非接触となっている端子電極層とを備えてなるCR素子が開示されている。このようなCR素子を用い、抵抗層の抵抗値を適正に制御することで、周波数に関わらず電圧変動を抑えることが可能である。
前述のCR複合部品においては、製造コストの削減が求められており、積層セラミックコンデンサの内部電極を安価な卑金属(例えばNi)により形成することが検討されている。この場合、下地電極層にAgPd合金等、PdやAu、Pt等の貴金属を含む導電材料を用い、これを非酸化雰囲気で焼成することで、内部電極に含まれるNiと下地電極層に含まれるPd等の貴金属が一部置換され、内部電極と下地電極層とが良好な接続状態となる。また、還元雰囲気等の非酸化雰囲気下で焼成すれば、卑金属からなる内部電極を酸化することもない。 In the above-mentioned CR composite parts, it is required to reduce the manufacturing cost, and it is considered to form the internal electrodes of the multilayer ceramic capacitor with an inexpensive base metal (for example, Ni). In this case, a conductive material containing a noble metal such as Pd, Au, or Pt, such as an AgPd alloy, is used for the base electrode layer, and this is fired in a non-oxidizing atmosphere, so that Ni contained in the internal electrode and the base electrode layer are included. Part of the noble metal such as Pd is replaced, and the internal electrode and the base electrode layer are in a good connection state. Further, if the firing is performed in a non-oxidizing atmosphere such as a reducing atmosphere, the internal electrode made of a base metal is not oxidized.
しかしながら、このような構成を採用した場合、前記Pd等の貴金属と置換されたNiが、下地電極層からこの上に形成された抵抗体層にまで拡散し、特性に悪影響を及ぼすおそれがある。抵抗体層に拡散されたNiは、酸化されて酸化ニッケルとなる。酸化ニッケルは絶縁物であり、前記Niの拡散に伴い抵抗体層における絶縁物の割合が増加して抵抗値を上昇させる。酸化ニッケルは、抵抗体層の耐めっき液性を向上する等の利点も有するが、抵抗体層の抵抗値を重視し、これを適正に制御するためには、前記Niの抵抗体層への拡散を抑制する必要がある。 However, when such a configuration is adopted, Ni substituted with a noble metal such as Pd may diffuse from the base electrode layer to the resistor layer formed thereon, which may adversely affect the characteristics. Ni diffused in the resistor layer is oxidized to nickel oxide. Nickel oxide is an insulator, and as the Ni diffuses, the ratio of the insulator in the resistor layer increases to increase the resistance value. Nickel oxide also has the advantage of improving the plating solution resistance of the resistor layer. However, in order to properly control the resistance value of the resistor layer and appropriately control this, it is necessary to apply the Ni to the resistor layer. It is necessary to suppress diffusion.
本発明は、前述の従来の実情に鑑みて提案されたものであり、積層セラミックコンデンサの内部電極に含まれるNiの抵抗体層への拡散を防止することができ、これによる抵抗値変動(ESR変動)を抑えることが可能な電子部品及びその製造方法を提供することを目的とする。 The present invention has been proposed in view of the above-described conventional situation, and can prevent diffusion of Ni contained in the internal electrode of the multilayer ceramic capacitor into the resistor layer, thereby causing resistance value fluctuation (ESR). It is an object of the present invention to provide an electronic component capable of suppressing (variation) and a manufacturing method thereof.
前述の目的を達成するために、本願の第1の発明の電子部品は、積層セラミックコンデンサの内部電極と接続されて下地電極が形成されるとともに、当該下地電極上に抵抗体層及び外部電極が形成されてなる電子部品であって、前記積層セラミックコンデンサの内部電極がNiを含み、前記下地電極が複数の導体層から構成されており、前記内部電極と接する導体層がPd、Au、Ptから選ばれる少なくとも1種を含有し、且つこの上に積層される導体層としてAg層を含むことを特徴とする。 In order to achieve the above object, the electronic component according to the first invention of the present application is connected to the internal electrode of the multilayer ceramic capacitor to form a base electrode, and the resistor layer and the external electrode are formed on the base electrode. In the formed electronic component, the internal electrode of the multilayer ceramic capacitor contains Ni, the base electrode is composed of a plurality of conductor layers, and the conductor layer in contact with the internal electrodes is made of Pd, Au, and Pt. It contains at least one kind selected and includes an Ag layer as a conductor layer laminated thereon.
また、前記構成の電子部品を製造するための製造方法は、Niを含む内部電極を有する積層セラミックコンデンサの前記内部電極と接してPd、Au、Ptから選ばれる少なくとも1種を含有する第1の導体層を形成し、非酸化雰囲気下で焼成する工程と、前記第1の導体層上にAg層を第2の導体層として形成し、非酸化雰囲気下で焼成する工程と、抵抗体層及び外部電極を形成する工程とを有することを特徴とする。 In addition, a manufacturing method for manufacturing the electronic component having the above configuration includes a first method that includes at least one selected from Pd, Au, and Pt in contact with the internal electrode of the multilayer ceramic capacitor having the internal electrode containing Ni. Forming a conductor layer and firing in a non-oxidizing atmosphere; forming an Ag layer on the first conductor layer as a second conductor layer and firing in a non-oxidizing atmosphere; and a resistor layer; Forming an external electrode.
本発明の電子部品では、積層セラミックコンデンサの内部電極に卑金属であるNiを使用しているので、貴金属電極を使用した場合に比べてコストが大幅に削減される。また、この内部電極と接する下地電極層(第1の導体層)がPd、Au、Ptから選ばれる少なくとも1種を含有しているので、その一部が内部電極のNiと置換され、内部電極と下地電極層(第1の導体層)とが確実に接続される。 In the electronic component of the present invention, since Ni, which is a base metal, is used for the internal electrode of the multilayer ceramic capacitor, the cost is greatly reduced compared to the case where a noble metal electrode is used. Further, since the base electrode layer (first conductor layer) in contact with the internal electrode contains at least one selected from Pd, Au, and Pt, a part of the base electrode layer is replaced with Ni of the internal electrode. And the base electrode layer (first conductor layer) are securely connected.
ただし、下地電極層が第1の導体層のみであると、前記置換により第1の導体層に拡散したNiが、さらに抵抗体層にまで拡散し、その特性に悪影響を及ぼす。そこで、本発明の電子部品においては、下地電極層を多層構成とし、前記第1の導体層と抵抗体層の間に第2の導体層としてAg層を介在させている。Ag層を構成するAgはNiと置換あるいは相溶することはない。したがって、前記Ag層はNiの拡散を防止する拡散防止層として機能し、これを介在させることで抵抗体層へのNiの拡散が防止される。 However, if the base electrode layer is only the first conductor layer, Ni diffused in the first conductor layer by the substitution further diffuses to the resistor layer, which adversely affects its characteristics. Therefore, in the electronic component of the present invention, the base electrode layer has a multilayer structure, and the Ag layer is interposed as the second conductor layer between the first conductor layer and the resistor layer. Ag constituting the Ag layer is not substituted or compatible with Ni. Therefore, the Ag layer functions as a diffusion preventing layer for preventing the diffusion of Ni, and the Ni diffusion to the resistor layer is prevented by interposing the Ag layer.
一方、本願の第2の発明の電子部品は、積層セラミックコンデンサの内部電極と接続されて下地電極が形成されるとともに、当該下地電極上に抵抗体層及び外部電極が形成されてなる電子部品であって、前記積層セラミックコンデンサの内部電極がNiを含み、前記下地電極が複数の導体層から構成されており、少なくとも前記内部電極と接する導体層がPd、Au、Ptから選ばれる少なくとも1種を含有し、且つこれら導体層間の界面のうち少なくともいずれかの界面近傍にNiの酸化物が存在することを特徴とする。 On the other hand, the electronic component of the second invention of the present application is an electronic component in which a ground electrode is formed by being connected to the internal electrode of the multilayer ceramic capacitor, and a resistor layer and an external electrode are formed on the ground electrode. The multilayer ceramic capacitor includes an internal electrode containing Ni, the base electrode is composed of a plurality of conductor layers, and at least one of the conductor layers in contact with the internal electrode is selected from Pd, Au, and Pt. And an oxide of Ni exists in the vicinity of at least one of the interfaces between the conductor layers.
また、前記構成の電子部品を製造するための製造方法は、Niを含む内部電極を有する積層セラミックコンデンサの前記内部電極と接してPd、Au、Ptから選ばれる少なくとも1種を含有する第1の導体層を形成し、非酸化雰囲気下で焼成する工程と、前記第1の導体層上にAg、Pd、Au、Ptから選ばれる少なくとも1種を含有する第2の導体層を形成し、酸素を含む雰囲気下で焼成する工程と、抵抗体層及び外部電極を形成する工程とを有することを特徴とする。 In addition, a manufacturing method for manufacturing the electronic component having the above configuration includes a first method that includes at least one selected from Pd, Au, and Pt in contact with the internal electrode of the multilayer ceramic capacitor having the internal electrode containing Ni. Forming a conductor layer and firing in a non-oxidizing atmosphere; forming a second conductor layer containing at least one selected from Ag, Pd, Au, and Pt on the first conductor layer; And a step of forming a resistor layer and an external electrode.
本発明の電子部品においても、積層セラミックコンデンサの内部電極に卑金属であるNiを使用しているので、貴金属電極を使用した場合に比べてコストが大幅に削減され、内部電極と接する下地電極層(第1の導体層)がPd、Au、Ptから選ばれる少なくとも1種を含有しているので、その一部が内部電極のNiと置換され、内部電極と下地電極層(第1の導体層)とが確実に接続されることは同様である。 Also in the electronic component of the present invention, since Ni, which is a base metal, is used for the internal electrode of the multilayer ceramic capacitor, the cost is greatly reduced compared to the case where a noble metal electrode is used, and the base electrode layer (in contact with the internal electrode) Since the first conductor layer) contains at least one selected from Pd, Au, and Pt, a part of the first conductor layer is replaced with Ni of the internal electrode, and the internal electrode and the base electrode layer (first conductor layer) It is the same that and are securely connected.
本発明の場合、第1の導体層の上に形成される第2の導体層を酸素を含む雰囲気下で焼成することにより、第1の導体層に拡散したNiが抵抗体層に拡散しないようにしている。酸素を雰囲気下で焼成を行うと、第1の導体層に拡散したNiは酸化され酸化物となる。金属状態のNiはAg、Pd、Au、Ptから選ばれる少なくとも1種を含有する第2の導体層中に拡散し得るが、Niの酸化物は第2の導体層中に拡散することができない。その結果、第2の導体層とその下の導体層(例えば第1の導体層)の界面に前記Niの酸化物が止まり、第2の導体層上に形成される抵抗体層中にNiの酸化物が拡散することはない。 In the case of the present invention, the second conductor layer formed on the first conductor layer is fired in an atmosphere containing oxygen so that Ni diffused in the first conductor layer does not diffuse into the resistor layer. I have to. When oxygen is baked in an atmosphere, Ni diffused in the first conductor layer is oxidized and becomes an oxide. Ni in the metal state can diffuse into the second conductor layer containing at least one selected from Ag, Pd, Au, and Pt, but the oxide of Ni cannot diffuse into the second conductor layer. . As a result, the Ni oxide stops at the interface between the second conductor layer and the underlying conductor layer (for example, the first conductor layer), and the Ni layer is formed in the resistor layer formed on the second conductor layer. The oxide does not diffuse.
本発明によれば、積層セラミックコンデンサの内部電極と下地電極層間の電気的接続を確実に図りながら、積層セラミックコンデンサの内部電極に含まれるNiの抵抗体層への拡散を防止することができ、これによる抵抗値変動(ESR変動)を抑えることが可能である。 According to the present invention, it is possible to prevent the diffusion of Ni contained in the internal electrode of the multilayer ceramic capacitor to the resistor layer while ensuring the electrical connection between the internal electrode of the multilayer ceramic capacitor and the base electrode layer. It is possible to suppress resistance value fluctuation (ESR fluctuation) due to this.
以下、本発明を適用した電子部品(CR複合部品)及びその製造方法ついて、図面を参照して詳細に説明する。 Hereinafter, an electronic component (CR composite component) to which the present invention is applied and a manufacturing method thereof will be described in detail with reference to the drawings.
(第1の実施形態)
本実施形態は、下地電極層を構成する第2の導体層としてAg層を形成し、それにより抵抗体層へのNiの拡散を防止した例である。
(First embodiment)
The present embodiment is an example in which an Ag layer is formed as the second conductor layer constituting the base electrode layer, thereby preventing Ni from diffusing into the resistor layer.
図1はCR複合部品の一例を示すものである。CR複合部品1は、セラミック積層体である積層セラミックコンデンサ2を素子本体とし、その側面に下地電極層3及び抵抗体層4、さらには外部電極層5を形成することにより構成されている。
FIG. 1 shows an example of a CR composite part. The
前記積層セラミックコンデンサ2においては、複数の誘電体セラミック層21と内部電極層22とが交互に積層されている。そして、内部電極層22は、素子本体の対向する2端面に各側端面が交互に露出するように積層されており、素子本体の両側端部には一対の下地電極3がこれら内部電極層22と電気的に導通されるように形成されている。素子本体の形状は特に制限されるものではないが、通常は直方体形状である。その寸法も特に制限はなく、用途に応じて適当な寸法に設定すればよい。
In the multilayer
積層セラミックコンデンサ2を構成する前記誘電体セラミック層21は、誘電体磁器組成物により構成され、誘電体磁器組成物の粉末(セラミック粉末)を焼結することにより形成される。前記誘電体磁器組成物は、例えば組成式ABO3(式中、Aサイトは、Sr、Ca及びBaから選ばれる少なくとも1種の元素で構成される。Bサイトは、Ti及びZrから選ばれる少なくとも1種の元素で構成される。)で表されるペロブスカイト型結晶構造を持つ誘電体酸化物を主成分として含有するもの等を挙げることができる。前記誘電体酸化物の中でも、Aサイト元素をBaとし、Bサイト元素をTiとしたチタン酸バリウム等が好ましい。
The dielectric
誘電体磁器組成物中には、主成分の他、各種副成分が含まれていてもよい。副成分としては、Sr、Zr、Y、Gd、Tb、Dy、V、Mo、Zn、Cd、Ti、Sn、W、Ba、Ca、Mn、Mg、Cr、Si及びPの酸化物から選ばれる少なくとも1種が例示される。副成分を添加することにより、例えば主成分の誘電特性を劣化させることなく低温焼成が可能となる。また、誘電体セラミック層21を薄層化した場合の不良の発生が低減され、長寿命化が可能となる。
The dielectric ceramic composition may contain various subcomponents in addition to the main component. Subcomponents are selected from oxides of Sr, Zr, Y, Gd, Tb, Dy, V, Mo, Zn, Cd, Ti, Sn, W, Ba, Ca, Mn, Mg, Cr, Si and P. At least one is exemplified. By adding the subcomponent, for example, low temperature firing is possible without deteriorating the dielectric characteristics of the main component. Further, the occurrence of defects when the dielectric
前記誘電体セラミック層21の積層数や厚み等の諸条件は、要求される特性や用途等に応じ適宜決定すればよい。誘電体セラミック層21の厚みについては、1μm〜50μm程度であり、通常は5μm〜20μm程度であるが、5μm以下とすることも可能である。例えば、積層セラミックコンデンサ2の小型化、大容量化を図る観点では、誘電体セラミック層21の厚さは3μm以下とすることが好ましい。誘電体セラミック層2の積層数は、2層〜300層程度であるが、性能(容量)等を考慮すると150層以上とすることが好ましい。
Various conditions such as the number and thickness of the dielectric
前記内部電極層22には、通常はAgやPd等の貴金属を用いるが、本実施形態では卑金属であるNiを含む導電材料(例えばNiやNi合金)を用いる。Niを含む導電材料を用いることで、貴金属を用いた場合に比べて製造コストを大幅に削減することが可能である。なお、内部電極層22の厚みは、用途等に応じて適宜決定すればよく、例えば0.5μm〜5μm程度であり、好ましくは1.5μm以下である。
For the
積層セラミックコンデンサ2の側面に形成される下地電極層3は、前記積層セラミックコンデンサ2の内部電極層22と電気的に接続され、これら内部電極層22の取り出し電極として機能する。下地電極層3の形成には、導電金属材料とガラス成分とを含む電極形成用組成物を用いるが、本実施形態ではこの下地電極層3を第1の導体層3aと第2の導体層3bの2層構造としている。なお、下地電極層3を構成する導体層の数は2層に限らず、例えば3層以上であってもよい。ただし、機能や製造コスト等を考えると、最低限の構成である2層とすることが好ましい。
The
ここで、前記下地電極層3のうち下層となる第1の導体層3aは、積層セラミックコンデンサ2の内部電極層22と電気的に確実に接続されていることが必要である。したがって、前記第1の導体層3aは、Pd、Au、Ptから選ばれる少なくとも1種を含有することが必要であり、例えばAgPd合金等を使用することができる。第1の導体層3aにPd、Au、Ptのいずれかが含まれていれば、内部電極層22上に第1の導体層3aを形成した時に、その一部が内部電極層22に含まれるNiと置換され、電気的な接続が確実なものとなる。
Here, it is necessary that the
ただし、前記置換により第1の導体層3aに拡散されたNiが抵抗体層4にまで拡散されると、抵抗体層4の特性にばらつきを生ずるおそれがある。そこで、前記第1の導体層3a上に第2の導体層3bを重ね、第1の導体層3aと抵抗体層4の間に第2の導体層3bを介在させることで、前記Niの抵抗体層4への拡散を防止する。したがって、第2の導体層3bは、Niと相溶性の低い金属により形成する必要があり、ここではAg層を第2の導体層3bとする。第2の導体層3bがPdやAu、Ptを含んでいると、第2の導体層3bにもNiが拡散してしまい、拡散防止層としての機能を果たすことができない。第2の導体層3bをAg層とすることで、Niに対して拡散防止層としての機能を発揮する。
However, if the Ni diffused in the
第2の導体層3bとして形成するAg層は、Agのみから形成されることが理想的であるが、これに限らない。例えば、Agを主体とするものであれば他の金属(Niと相溶性の低い金属であることが好ましい。)を含んでいてもよいし、また不可避不純物として他の成分が含まれる場合も排除されるものではない。
The Ag layer formed as the
下地電極層3が3層以上の導体層により構成される場合には、第1の導体層3a上に複数(2層以上)の導体層が形成されることになるが、この場合には、第1の導体層3a上のいずれか1層がAg層(第2の導体層3b)であればよい。勿論、第1の導体層3a上の複数層がAg層であっても構わない。
When the
前述の第1の導体層3a及び第2の導体層3bから構成される下地電極層3上には、抵抗体層4が形成されており、その結果、コンデンサC(積層セラミックコンデンサ2)と抵抗R(抵抗体層4)とが直列に接続され、CR複合部品としての機能が付与される。
A resistor layer 4 is formed on the
前記抵抗体層4に用いられる抵抗材料は任意であり、例えばガラス成分と導電材料であるRu系酸化物との混合物(いわゆるメタルグレーズ)を用いることが好ましい。Ru系酸化物としては、CaRuO3、SrRuO3、BaRuO3、RuO2、Bi2Ru2O7等を挙げることができる。ガラス成分と導電材料の比率は、所望の抵抗値に応じて設定すればよく、ガラス成分の割合が多くなると抵抗値は高くなり、ガラス成分の割合が少なくなると抵抗値は低くなる。 The resistance material used for the resistor layer 4 is arbitrary, and for example, it is preferable to use a mixture (so-called metal glaze) of a glass component and a Ru-based oxide which is a conductive material. Examples of the Ru-based oxide include CaRuO 3 , SrRuO 3 , BaRuO 3 , RuO 2 , Bi 2 Ru 2 O 7 and the like. The ratio between the glass component and the conductive material may be set according to a desired resistance value. When the ratio of the glass component increases, the resistance value increases, and when the ratio of the glass component decreases, the resistance value decreases.
前述の抵抗体層4上には、最も外側の電極層として外部電極層5が形成されている。外部電極層5は、CR複合部品1の外部端子としての機能を果たすものであり、リード線の取り付けや実装時のはんだ付け等を考慮すると、抵抗値が小さく、はんだ濡れ性が良好であることが好ましい。したがって、少なくとも外部電極層5の一部(表面部)がめっき膜により形成されていることが好ましい。例えばAgペースト等を焼成して焼結金属層5aを形成し、さらにNiやSn、スズ−鉛合金はんだ等をめっきすることでめっき膜5bを形成し、これら焼結金属層5aとめっき膜5bを外部電極層5とすればよい。また、めっき膜5bについては、例えば内側をNiめっき膜、外側をスズ−鉛合金はんだめっき膜とすることも可能である。めっき膜5bの膜厚としては、例えば0.1μm〜20μm程度である。
On the resistor layer 4, the
以上の構成を有する本実施形態の電子部品(CR複合部品)においては、積層セラミックコンデンサ2の内部電極層22がNiにより形成されているので、内部電極層22を貴金属により形成した場合に比べて製造コストを大幅に削減することが可能である。また、内部電極層22と接する第1の導体層3aがPd、Au、またはPtを含んでいるので、これら金属と内部電極層22を構成するNiとが一部置換され、良好な電気的接続状態が実現される。さらに、第1の導体層3a上に第2の導体層3bが形成され、抵抗体層4へのNiの拡散を防止するようにしているので、抵抗値変動(ESR変動)を抑えることが可能である。
In the electronic component (CR composite component) of the present embodiment having the above-described configuration, the
次に、前述のCR複合部品1の製造方法の形成方法について説明する。内部電極層22が卑金属であるNiにより形成されたCR複合部品1において、積層セラミックコンデンサ2に下地電極層3を形成するには、先ず、図2(a)に示すように、第1の導体層3a形成のため、セラミック積層体である積層セラミックコンデンサ2の側面に内部電極層22と接して第1導体前駆体層11を形成する。第1導体前駆体層11は、導電金属材料(Pd、Au、Ptから選ばれる少なくとも1種を含有する。)及びガラス成分を含む導電ペースト(例えばAgPdペースト等)をディッピングや印刷法等の手法を用いて積層セラミックコンデンサ2の端面に塗布することにより形成する。
Next, a method for forming the above-described CR
次に、前記第1導体前駆体層11を非酸化雰囲気中で焼成(還元焼成)して第1の導体層3aとするが、第1導体前駆体層11は有機ビヒクル等の有機物を含有しているので、当該還元焼成に際しては、先ず第1導体層11に含まれる有機物を分解除去する脱バインダ工程を行う。脱バインダ工程は、大気中、例えば400℃程度の温度で行えばよい。
Next, the first
前記脱バインダ工程の後、還元処理工程において第1導体前駆体層11を還元処理する。還元処理は、水素等の還元性ガスを含む雰囲気中で所定の還元温度まで加熱することにより行う。この前記還元処理工程において、水素還元処理を施す場合、室温にて試料を雰囲気焼成可能な反応炉にセットし、密封する。炉内の雰囲気を水素含有雰囲気、例えば95%N2−5%H2混合ガス(N2−5%H2)に置換し、所定温度まで昇温し、一定時間経た後、降温する。水素濃度としては、0.1%〜10%程度に設定すればよい。先の脱バインダ工程により卑金属により形成された内部電極層22が酸化されるが、この還元処理工程を行うことにより還元され、内部電極層22本来の機能を回復する。
After the binder removal step, the first
なお、前記還元処理工程における還元温度は、250℃〜500℃とすることが好ましい。前記還元温度が250℃未満であると、十分に内部電極層22の還元が進まなくなるおそれがある。逆に、還元温度が500℃を越えると、積層セラミックコンデンサ2を構成する誘電体セラミック層21が還元されて特性が劣化するおそれがある。
In addition, it is preferable that the reduction temperature in the said reduction process process shall be 250 to 500 degreeC. If the reduction temperature is less than 250 ° C., the reduction of the
前記還元処理工程の後、焼き付け工程を行う。この焼き付け工程は、前記第1導体前駆体層11を積層セラミックコンデンサ2に焼き付け、第1の導体層3aとするための工程である。焼き付け工程は、窒素雰囲気やArガス雰囲気等、不活性ガス雰囲気(非酸化性雰囲気)中、あるいは水素等を含んだ還元雰囲気中で行う。また、その温度は、焼き付けに必要な温度とすればよく、形成される第1の導体層3aを緻密なものとするためには、例えば850℃以上に設定することが好ましい。
After the reduction treatment step, a baking step is performed. This baking step is a step for baking the first
次に、図2(b)に示すように、前記第1の導体層3a上に第2の導体層3b形成のための第2導体前駆体層12を形成する。第2導体前駆体層12は、Agペーストを印刷あるいは塗布することにより形成する。
Next, as shown in FIG. 2B, the second
前記第2導体前駆体層12は、先の第1導体前駆体層11と同様、脱バインダ、還元処理、及び焼き付けを行って第2の導体層3bとする。焼き付けは、窒素雰囲気やArガス雰囲気等、不活性ガス雰囲気(非酸化性雰囲気)中、あるいは還元雰囲気中で行い、いわゆる還元焼成とする。
Similar to the first
下地電極層3形成のための焼成工程は、前述の第1の導体層3a形成のための焼成工程、及び第2の導体層3b形成のための焼成工程により構成され、これら工程の後、抵抗体層4や外部電極層5の形成を行う。
The firing process for forming the
抵抗体前駆体層形成工程において、抵抗体ペーストを印刷して抵抗体前駆体層13を形成し、これを焼成工程において焼成することで抵抗体層4を形成する。抵抗体ペーストとしては、導電材料(Ru系酸化物等)とガラス成分を含む抵抗体ペーストを用い、ガラス成分として前述の組成を有するガラス成分を用いる。例えばRu系酸化物を含むメタルグレーズを抵抗材料とする場合、Ru酸化物の還元を防ぐため、大気中、850℃程度の温度で焼成を行う。これにより、下地電極層3上に抵抗体層4が焼き付け形成される。この時、前記還元焼成工程により形成された下地電極層3が酸素透過防止膜として機能するため、大気中の酸素が侵入して内部電極層22を酸化することはない。
In the resistor precursor layer forming step, the resistor paste is printed to form the
前記抵抗体層4の形成の後、外部電極前駆体層形成工程においてAgペースト等の導電ペーストをディッピング等の手法により塗布し、これを焼成工程において焼成することで外部電極層5を形成する。焼成工程は、例えば大気中、750℃程度の温度で行えばよい。また、外部電極層5の外側には、めっき膜を形成する。めっき膜の形成は、例えば湿式メッキにより行う。
After the formation of the resistor layer 4, a conductive paste such as an Ag paste is applied by a technique such as dipping in the external electrode precursor layer forming step, and the
以上の製造方法によれば、第2の導体層3bがAgにより形成されているため、Niの抵抗体層4への拡散防止機能を果たし、抵抗体層4の抵抗値変動が防止される。本実施形態の場合、第2の導体層3bも還元焼成により形成しているので、例えば第2導体前駆体層12がPd、Au、またはPtを含んでいると、第1の導体層3aに拡散したNiが第2の導体層3bにも拡散し、さらには抵抗体層4にまで拡散する。これに対して、第2導体前駆体層12をAgペーストで形成し、第2の導体層3bをAg層とすることで、第2の導体層3bの焼成時、さらには抵抗体層4の焼成時に内部電極層22や第1の導体層3aに含まれるNiが第2の導体層3bや抵抗体層4に拡散することはない。
According to the above manufacturing method, since the
(第2の実施形態)
本実施形態では、下地電極層3を2層以上の導体層により構成し、これら導体層の界面においてNiを酸化させ、抵抗体層4へのNiの拡散を防止している。CR複合部品1の基本的な構成は先の第1の実施形態のものと同じであり、下地電極層2が複数の導体層から構成されていることも同様であるが、本実施形態の場合、第1の導体層3aに拡散したNiを酸化することにより抵抗体層4への拡散を防止するようにしている。
(Second Embodiment)
In the present embodiment, the
すなわち、下地電極層3の第1の導体層3aについては、先の第1の実施形態のCR複合部品と同様、Pd、Au、またはPtを含む導電材料により形成されている。したがって、この第1の導体層3aには積層セラミックコンデンサ2の内部電極層22に含まれるNiが拡散することになるが、本実施形態の場合、例えば第1の導体層3a上に第2の導体層3bを形成する際に、酸素を含む雰囲気中で焼成を行う。これにより、第1の導体層3aに含まれるNiは酸化物(酸化ニッケル)となり、第1の導体層3aの第2の導体層3bとの界面近傍に析出する。酸化物となったNiは、金属層である第2の導体層3bに拡散することはない。
That is, the
本実施形態において、前記Niの酸化物の析出は第1の導体層3aと第2の導体層3bの界面に限られるものではない。例えば下地電極層3が3層以上の導体層から構成される場合には、2層目の導体層と3層目の導体層の界面近傍であってもよい、さらに上層の界面であってもよい。最上層下であれば任意である。なお、前記Niの酸化物の存在は、各種元素分析により確認することが可能である。
In the present embodiment, the precipitation of the Ni oxide is not limited to the interface between the
前述の構成において、2層目以降の導体層は、先の第1の実施形態の場合と異なり、Ag層に限定されない。Niの酸化物は、Pd等を含む導体層にも拡散することはできないからである。したがって、第2の導体層3b等、2層目以降の導体層については、Ag、Pd、Au、Ptから選ばれる少なくとも1種を含有する導電材料(例えばAgPd合金等)により形成すればよい。勿論、Ag層であっても構わない。
In the configuration described above, the second and subsequent conductor layers are not limited to the Ag layer, unlike the case of the first embodiment. This is because the Ni oxide cannot diffuse into the conductor layer containing Pd or the like. Therefore, the second and subsequent conductor layers such as the
以上の構成を有する本実施形態の電子部品(CR複合部品)においても、積層セラミックコンデンサ2の内部電極層22がNiにより形成されているので、内部電極層22を貴金属により形成した場合に比べて製造コストを大幅に削減することが可能である。また、内部電極層22と接する第1の導体層3aがPd、Au、またはPtを含んでいるので、これら金属と内部電極層22を構成するNiとが一部置換され、良好な電気的接続状態が実現される。さらに、第1の導体層3a上に第2の導体層3bを形成し、その際にNiを酸化物とすることで抵抗体層4へのNiの拡散を防止するようにしているので、抵抗値変動(ESR変動)を抑えることが可能である。
Also in the electronic component (CR composite component) of the present embodiment having the above configuration, since the
次に、本実施形態のCR複合部品の製造方法について説明する。本実施形態のCR複合部品の製造において、第1の導体層3aの形成までは、先の第1の実施形態と同様である。すなわち、本実施形態においても、セラミック積層体である積層セラミックコンデンサの側面に内部電極層と接して第1導体前駆体層を形成する。第1導体前駆体層は、Pd、Au、Ptから選ばれる少なくとも1種を含有する導電材料及びガラス成分を含む導電ペースト(例えばAgPdペースト等)により形成する。第1導体前駆体層は、非酸化雰囲気中で焼成(還元焼成)を行う。
Next, a method for manufacturing the CR composite component of this embodiment will be described. In the manufacture of the CR composite component of the present embodiment, the processes up to the formation of the
次いで、第2導体前駆体層を形成するが、第2導体前駆体層はAg、Pd、Au、Ptから選ばれる少なくとも1種を含有する導電材料及びガラス成分を含む導電ペースト(例えばAgPdペースト等)により形成する。第2導体前駆体層について、焼成を行うことで第2の導体層3bとするが、この第2導体前駆体層の焼成は酸素を含む雰囲気で行う。したがって、例えば第1導体前駆体層の場合と同様の脱バインダを行った後、還元処理は行わず、また焼き付けも酸素を含む雰囲気中(例えば大気中)で行う。
Next, a second conductor precursor layer is formed. The second conductor precursor layer is a conductive paste containing a conductive material containing at least one selected from Ag, Pd, Au, Pt and a glass component (for example, an AgPd paste or the like). ). The second conductor precursor layer is fired to form the
第2の導体層3bの焼き付けを酸素を含む雰囲気中で行うことで、第1の導体層3aに拡散されたNiが酸化され、第2の導体層3bさらには抵抗体層4へのNiの拡散が防止される。また、緻密な第1の導体層3aが既に形成された状態で第2の導体層3bの焼き付けを行うので、酸素を含む雰囲気中で焼き付けを行っても積層セラミックコンデンサ2の内部電極層22が酸化されることはない。
By baking the
前記第2の導体層3bの形成の後、抵抗体層4や外部電極層5を形成するが、これらの形成方法は先の第1の実施形態と同様である。
After the formation of the
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。 Hereinafter, specific examples of the present invention will be described based on experimental results.
(実施例1)
卑金属であるNi内部電極を有するチップコンデンサ(容量10μF±20%)の下地電極形成部分にAgPd合金(Pd30質量%含有)を導電金属材料とする導電ぺーストを印刷し、大気中350℃で脱バインダを行った。さらに、320℃で水素還元処理を行い、窒素中、950℃で焼き付けを行って第1の導体層を形成した。次に、第1の導体層上にAgペースト層を形成し、第1の導体層と同様、脱バインダ、水素還元処理、及び窒素中での焼き付けを行って第2の導体層(Ag層)を形成した。
(Example 1)
A conductive paste using AgPd alloy (containing 30% by mass of Pd) as a conductive metal material is printed on the base electrode forming portion of a chip capacitor (capacitance 10 μF ± 20%) having a Ni internal electrode, which is a base metal, and removed at 350 ° C. in the atmosphere. Binder was done. Further, a hydrogen reduction treatment was performed at 320 ° C., and baking was performed at 950 ° C. in nitrogen to form a first conductor layer. Next, an Ag paste layer is formed on the first conductor layer, and the second conductor layer (Ag layer) is formed by performing binder removal, hydrogen reduction treatment, and baking in nitrogen as in the first conductor layer. Formed.
これら第1の導体層及び第2の導体層からなる下地電極層を形成した後、抵抗体ペースト(Ru系酸化物メタルグレーズペースト)を下地電極層上に印刷し、大気中、850℃で焼成して抵抗体層を形成した。抵抗体ペーストの導電材料としてはCaRuO3を用い、ガラス成分と導電材料の比率は20:80(体積比)とした。さらに、抵抗体層上にAgペーストを塗布、焼成してAg焼結層を形成するとともに、Ag焼結層上に湿式めっき法によりNiめっき膜及びSnめっき膜を形成した。 After forming a base electrode layer composed of the first conductor layer and the second conductor layer, a resistor paste (Ru-based oxide metal glaze paste) is printed on the base electrode layer and baked at 850 ° C. in the atmosphere. Thus, a resistor layer was formed. CaRuO 3 was used as the conductive material of the resistor paste, and the ratio of the glass component to the conductive material was 20:80 (volume ratio). Further, an Ag paste was applied and baked on the resistor layer to form an Ag sintered layer, and an Ni plated film and an Sn plated film were formed on the Ag sintered layer by a wet plating method.
抵抗体層のシート抵抗の設計値を100Ω/□、1kΩ、10kΩとし、それぞれESRを実測した。その結果、抵抗体層のシート抵抗の設計値が100Ω/□である場合、ESR=16mΩ(計算値10mΩ)、1kΩである場合、ESR=112mΩ(計算値100mΩ)、10kΩである場合、ESR=1059mΩ(計算値1000mΩ)であり、計算値と良く一致していた。このことより、本実施例のCR複合部品では、抵抗体層の抵抗値変動が小さく抑えられていることがわかる。Ag層(第2の導体層)の形成によりNiの拡散が防止され、その結果、抵抗値変動が抑えられたものと考えられる。 The design value of the sheet resistance of the resistor layer was set to 100Ω / □, 1 kΩ, and 10 kΩ, and ESR was actually measured. As a result, when the design value of the sheet resistance of the resistor layer is 100Ω / □, ESR = 16 mΩ (calculated value 10 mΩ), when 1 kΩ, ESR = 112 mΩ (calculated value 100 mΩ), when 10 kΩ, ESR = It was 1059 mΩ (calculated value 1000 mΩ), which was in good agreement with the calculated value. From this, it can be seen that in the CR composite component of this example, the resistance value fluctuation of the resistor layer is suppressed to a small value. It is considered that the formation of the Ag layer (second conductor layer) prevented the diffusion of Ni, and as a result, the resistance value fluctuation was suppressed.
また、抵抗体層のシート抵抗の設計値がいずれの場合においても、CR複合部品の容量Cの測定値は10μFであった。このことから、内部電極層や下地電極層が酸化されることなく、電極としての機能を維持していることがわかる。 In addition, the measured value of the capacitance C of the CR composite part was 10 μF regardless of the design value of the sheet resistance of the resistor layer. From this, it can be seen that the internal electrode layer and the base electrode layer are not oxidized and the function as an electrode is maintained.
(実施例2)
先の実施例1と同様、卑金属であるNi内部電極を有するチップコンデンサ(容量10μF±20%)の下地電極形成部分にAgPd合金(Pd30質量%含有)を導電金属材料とする導電ぺーストを印刷し、大気中350℃で脱バインダを行った。さらに、320℃で水素還元処理を行い、窒素中、950℃で焼き付けを行って第1の導体層を形成した。次に、第1の導体層上にAgPdペースト層を形成し、大気中で脱バインダを行った後、大気中で焼き付けを行って第2の導体層(AgPd層)を形成した。その後、抵抗体層と外部電極層(Ag焼結層、Niめっき膜、及びSnめっき膜)を形成したが、これらの形成方法は先の実施例1と同様である。
(Example 2)
As in Example 1 above, a conductive paste using an AgPd alloy (containing 30 mass% Pd) as a conductive metal material is printed on a base electrode forming portion of a chip capacitor (capacitance 10 μF ± 20%) having a Ni internal electrode which is a base metal. The binder was removed at 350 ° C. in the atmosphere. Further, a hydrogen reduction treatment was performed at 320 ° C., and baking was performed at 950 ° C. in nitrogen to form a first conductor layer. Next, an AgPd paste layer was formed on the first conductor layer, the binder was removed in the atmosphere, and baking was performed in the atmosphere to form a second conductor layer (AgPd layer). Thereafter, a resistor layer and an external electrode layer (Ag sintered layer, Ni plated film, and Sn plated film) were formed, and these forming methods are the same as those in Example 1 above.
実施例1と同様、抵抗体層のシート抵抗の設計値を100Ω/□、1kΩ、10kΩとし、それぞれESRを実測した。その結果、抵抗体層のシート抵抗の設計値が100Ω/□である場合、ESR=14mΩ(計算値10mΩ)、1kΩである場合、ESR=106mΩ(計算値100mΩ)、10kΩである場合、ESR=1059mΩ(計算値1000mΩ)であり、計算値と良く一致していた。本実施例のCR複合部品においても、抵抗体層の抵抗値変動が小さく抑えられているが、これは第2の導体層の形成を酸素を含む雰囲気で行うことによりNiが酸化物となり、抵抗体層への拡散が防止された結果と考えられる。 As in Example 1, the design value of the sheet resistance of the resistor layer was set to 100Ω / □, 1 kΩ, and 10 kΩ, and ESR was measured. As a result, when the design value of the sheet resistance of the resistor layer is 100Ω / □, ESR = 14 mΩ (calculated value 10 mΩ), 1 kΩ, ESR = 106 mΩ (calculated value 100 mΩ), 10 kΩ, ESR = It was 1059 mΩ (calculated value 1000 mΩ), which was in good agreement with the calculated value. Also in the CR composite part of this example, the resistance value fluctuation of the resistor layer is suppressed to be small. This is because Ni is converted into an oxide by forming the second conductor layer in an atmosphere containing oxygen, and resistance. This is thought to be the result of preventing diffusion to the body layer.
また、抵抗体層のシート抵抗の設計値がいずれの場合においても、CR複合部品の容量Cの測定値は10μFであった。このことから、内部電極層や下地電極層が酸化されることなく、電極としての機能を維持していることがわかる。 In addition, the measured value of the capacitance C of the CR composite part was 10 μF regardless of the design value of the sheet resistance of the resistor layer. From this, it can be seen that the internal electrode layer and the base electrode layer are not oxidized and the function as an electrode is maintained.
(比較例1)
先の実施例1と同様、卑金属であるNi内部電極を有するチップコンデンサ(容量10μF±20%)の下地電極形成部分にAgPd合金(Pd30質量%含有)を導電金属材料とする導電ぺーストを印刷し、大気中350℃で脱バインダを行った。さらに、320℃で水素還元処理を行い、窒素中、950℃で焼き付けを行って第1の導体層を形成した。
(Comparative Example 1)
As in Example 1 above, a conductive paste using an AgPd alloy (containing 30 mass% Pd) as a conductive metal material is printed on a base electrode forming portion of a chip capacitor (capacitance 10 μF ± 20%) having a Ni internal electrode which is a base metal. The binder was removed at 350 ° C. in the atmosphere. Further, a hydrogen reduction treatment was performed at 320 ° C., and baking was performed at 950 ° C. in nitrogen to form a first conductor layer.
次いで、第2の導体層を形成することなく、抵抗体層及び外部電極層(Ag焼結層、Niめっき膜、及びSnめっき膜)を形成した。これらの形成方法は先の実施例1と同様である。 Next, the resistor layer and the external electrode layer (Ag sintered layer, Ni plated film, and Sn plated film) were formed without forming the second conductor layer. These forming methods are the same as those in the first embodiment.
実施例1と同様、抵抗体層のシート抵抗の設計値を100Ω/□、1kΩ、10kΩとし、それぞれESRを実測した。その結果、抵抗体層のシート抵抗の設計値が100Ω/□である場合、ESR=87mΩ(計算値10mΩ)、1kΩである場合、ESR=378mΩ(計算値100mΩ)、10kΩである場合、ESR=5801mΩ(計算値1000mΩ)であり、計算値と大きく相違していた。これは、内部電極層に含まれるNiが第1の導体層を通過して抵抗体層にまで拡散したことによるものと考えられる。なお、抵抗体層のシート抵抗の設計値がいずれの場合においても、CR複合部品の容量Cの測定値は10μFであり、内部電極層や下地電極層は電極としての機能は維持していた。 As in Example 1, the design value of the sheet resistance of the resistor layer was set to 100Ω / □, 1 kΩ, and 10 kΩ, and ESR was measured. As a result, when the design value of the sheet resistance of the resistor layer is 100Ω / □, ESR = 87 mΩ (calculated value 10 mΩ), 1 kΩ, ESR = 378 mΩ (calculated value 100 mΩ), 10 kΩ, ESR = It was 5801 mΩ (calculated value 1000 mΩ), which was greatly different from the calculated value. This is considered to be because Ni contained in the internal electrode layer diffused to the resistor layer through the first conductor layer. Note that, regardless of the design value of the sheet resistance of the resistor layer, the measured value of the capacitance C of the CR composite component was 10 μF, and the internal electrode layer and the base electrode layer maintained their functions as electrodes.
(比較例2)
卑金属であるNi内部電極を有するチップコンデンサ(容量10μF±20%)の下地電極形成部分にAgペースト層を形成し、脱バインダ、水素還元処理、及び窒素中での焼き付けを行って第1の導体層(Ag層)を形成した。次いで、第2の導体層を形成することなく、抵抗体層及び外部電極層(Ag焼結層、Niめっき膜、及びSnめっき膜)を形成した。これらの形成方法は先の実施例1と同様である。
(Comparative Example 2)
The first conductor is formed by forming an Ag paste layer on the base electrode forming portion of a chip capacitor (capacitance 10 μF ± 20%) having a Ni internal electrode, which is a base metal, and performing binder removal, hydrogen reduction treatment, and baking in nitrogen. A layer (Ag layer) was formed. Next, the resistor layer and the external electrode layer (Ag sintered layer, Ni plated film, and Sn plated film) were formed without forming the second conductor layer. These forming methods are the same as those in the first embodiment.
実施例1と同様、抵抗体層のシート抵抗の設計値を100Ω/□、1kΩ、10kΩとし、それぞれESRの実測を試みたが、測定不能であった。また、容量Cについても測定不能であった。これは、第1の導体層をAg層としたことで、内部電極層のNiが第1の導体層へ拡散せず、内部電極層と下地電極層間の電気的接続が図れないことによるものと考えられる。なお、Ag層を2層形成した場合についても同様の結果であった。 Similarly to Example 1, the design value of the sheet resistance of the resistor layer was set to 100Ω / □, 1 kΩ, and 10 kΩ, and attempts were made to actually measure ESR, but measurement was impossible. Further, the capacity C could not be measured. This is because the Ni of the internal electrode layer does not diffuse into the first conductor layer because the first conductor layer is an Ag layer, and electrical connection between the internal electrode layer and the base electrode layer cannot be achieved. Conceivable. The same result was obtained when two Ag layers were formed.
(比較例3)
卑金属であるNi内部電極を有するチップコンデンサ(容量10μF±20%)の下地電極形成部分にAgペースト層を形成し、脱バインダ及び大気中での焼き付けを行って第1の導体層(Ag層)を形成した。次いで、第2の導体層を形成することなく、抵抗体層及び外部電極層(Ag焼結層、Niめっき膜、及びSnめっき膜)を形成した。これらの形成方法は先の実施例1と同様である。
(Comparative Example 3)
The first conductor layer (Ag layer) is formed by forming an Ag paste layer on the base electrode forming portion of the chip capacitor (capacitance 10 μF ± 20%) having the Ni internal electrode, which is a base metal, and performing binder removal and baking in the atmosphere. Formed. Next, the resistor layer and the external electrode layer (Ag sintered layer, Ni plated film, and Sn plated film) were formed without forming the second conductor layer. These forming methods are the same as those in the first embodiment.
実施例1と同様、抵抗体層のシート抵抗の設計値を100Ω/□、1kΩ、10kΩとし、それぞれESRの実測を試みたが、測定不能であった。また、容量Cについても測定不能であった。これは、第1の導体層の形成を酸素を含む雰囲気中で行ったため、内部電極層が酸化されて電極としての機能を失ったことによるものと考えられる。 Similarly to Example 1, the design value of the sheet resistance of the resistor layer was set to 100Ω / □, 1 kΩ, and 10 kΩ, and attempts were made to actually measure ESR, but measurement was impossible. Further, the capacity C could not be measured. This is presumably because the first conductor layer was formed in an atmosphere containing oxygen, so that the internal electrode layer was oxidized and lost its function as an electrode.
1 CR複合部品、2 積層セラミックコンデンサ、3 下地電極層、3a 第1の導体層、3b 第2の導体層、4 抵抗体層、5 外部電極層、21 誘電体セラミック層、22 内部電極層 1 CR composite component, 2 multilayer ceramic capacitor, 3 ground electrode layer, 3a first conductor layer, 3b second conductor layer, 4 resistor layer, 5 external electrode layer, 21 dielectric ceramic layer, 22 internal electrode layer
Claims (4)
前記積層セラミックコンデンサの内部電極がNiを含み、
前記下地電極が複数の導体層から構成されており、前記内部電極と接する導体層がPd、Au、Ptから選ばれる少なくとも1種を含有し、且つこの上に積層される導体層としてAg層を含むことを特徴とする電子部品。 An electronic component in which a base electrode is formed by being connected to an internal electrode of a multilayer ceramic capacitor, and a resistor layer and an external electrode are formed on the base electrode,
The internal electrode of the multilayer ceramic capacitor contains Ni,
The base electrode is composed of a plurality of conductor layers, the conductor layer in contact with the internal electrode contains at least one selected from Pd, Au, and Pt, and an Ag layer as a conductor layer laminated thereon Electronic parts characterized by including.
前記積層セラミックコンデンサの内部電極がNiを含み、
前記下地電極が複数の導体層から構成されており、少なくとも前記内部電極と接する導体層がPd、Au、Ptから選ばれる少なくとも1種を含有し、且つこれら導体層間の界面のうち少なくともいずれかの界面近傍にNiの酸化物が存在することを特徴とする電子部品。 An electronic component in which a base electrode is formed by being connected to an internal electrode of a multilayer ceramic capacitor, and a resistor layer and an external electrode are formed on the base electrode,
The internal electrode of the multilayer ceramic capacitor contains Ni,
The base electrode is composed of a plurality of conductor layers, at least the conductor layer in contact with the internal electrode contains at least one selected from Pd, Au, and Pt, and at least one of the interfaces between the conductor layers An electronic component comprising Ni oxide in the vicinity of an interface.
前記第1の導体層上にAg層を第2の導体層として形成し、非酸化雰囲気下で焼成する工程と、
抵抗体層及び外部電極を形成する工程と
を有することを特徴とする電子部品の製造方法。 Forming a first conductor layer containing at least one selected from Pd, Au, and Pt in contact with the internal electrode of the multilayer ceramic capacitor having an internal electrode containing Ni, and firing in a non-oxidizing atmosphere;
Forming an Ag layer as a second conductor layer on the first conductor layer and firing in a non-oxidizing atmosphere;
And a step of forming a resistor layer and an external electrode.
前記第1の導体層上にAg、Pd、Au、Ptから選ばれる少なくとも1種を含有する第2の導体層を形成し、酸素を含む雰囲気下で焼成する工程と、
抵抗体層及び外部電極を形成する工程と
を有することを特徴とする電子部品の製造方法。 Forming a first conductor layer containing at least one selected from Pd, Au, and Pt in contact with the internal electrode of the multilayer ceramic capacitor having an internal electrode containing Ni, and firing in a non-oxidizing atmosphere;
Forming a second conductor layer containing at least one selected from Ag, Pd, Au, and Pt on the first conductor layer, and firing in an atmosphere containing oxygen;
And a step of forming a resistor layer and an external electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006348901A JP4730559B2 (en) | 2006-12-26 | 2006-12-26 | Electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006348901A JP4730559B2 (en) | 2006-12-26 | 2006-12-26 | Electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008159966A JP2008159966A (en) | 2008-07-10 |
JP4730559B2 true JP4730559B2 (en) | 2011-07-20 |
Family
ID=39660529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006348901A Expired - Fee Related JP4730559B2 (en) | 2006-12-26 | 2006-12-26 | Electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730559B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5556857B2 (en) * | 2012-06-22 | 2014-07-23 | Tdk株式会社 | Multilayer piezoelectric element |
JP6508098B2 (en) * | 2016-03-17 | 2019-05-08 | 株式会社村田製作所 | Electronic component and method of manufacturing electronic component |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60253107A (en) * | 1984-05-28 | 1985-12-13 | 古河電気工業株式会社 | Heat resistant ag coating conductor |
JP3018645B2 (en) * | 1991-10-03 | 2000-03-13 | 株式会社村田製作所 | Manufacturing method of chip parts |
JPH07201637A (en) * | 1994-01-06 | 1995-08-04 | Murata Mfg Co Ltd | Multilayer ceramic electronic device |
JPH0963889A (en) * | 1995-08-29 | 1997-03-07 | Kyocera Corp | Cr composite electronic device |
JPH10303066A (en) * | 1997-04-23 | 1998-11-13 | Mitsubishi Materials Corp | Cr element |
JP3831537B2 (en) * | 1997-10-27 | 2006-10-11 | Tdk株式会社 | Electronic device and manufacturing method thereof |
JP2000091153A (en) * | 1998-09-14 | 2000-03-31 | Matsushita Electric Ind Co Ltd | Stacked ceramic electronic part |
-
2006
- 2006-12-26 JP JP2006348901A patent/JP4730559B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008159966A (en) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7659568B2 (en) | Monolithic ceramic capacitor and method for adjusting equivalent series resistance thereof | |
US6124769A (en) | Electronic device, and its fabrication method | |
JP2008130770A (en) | Electronic component and manufacturing method thereof | |
JP7131897B2 (en) | Ceramic electronic component and manufacturing method thereof | |
JP4038621B2 (en) | Multilayer ceramic capacitor and its equivalent series resistance adjustment method | |
US6493207B2 (en) | Multilayer ceramic capacitor | |
JP7231340B2 (en) | Ceramic electronic component and manufacturing method thereof | |
CN110880413B (en) | Multilayer ceramic electronic component | |
JP2001035739A (en) | Laminated ceramic electronic component and manufacture of the same | |
JP7506467B2 (en) | Manufacturing method for ceramic electronic components | |
JP2008159965A (en) | Electronic component and manufacturing method thereof | |
JP2020161785A (en) | Multilayered capacitor | |
JP2008130720A (en) | Composition for forming electrode and electronic component using the same | |
JP5668429B2 (en) | Multilayer ceramic electronic components | |
JP3831497B2 (en) | CR composite electronic component and manufacturing method thereof | |
JP3935089B2 (en) | Manufacturing method of composite electronic component | |
JP2004128328A (en) | Electronic component and its manufacturing method | |
JP4730559B2 (en) | Electronic component and manufacturing method thereof | |
JP2008166470A (en) | Electronic component, and manufacturing method thereof | |
JP4496639B2 (en) | Electronic component and manufacturing method thereof | |
JP3831537B2 (en) | Electronic device and manufacturing method thereof | |
JP2001052952A (en) | Layered ceramic capacitor and its manufacture | |
JP4515334B2 (en) | Barrel plating method and electronic component manufacturing method | |
JP2009206430A (en) | Multilayer electronic component and manufacturing method thereof | |
JP2008135478A (en) | Method of forming terminal electrode and method of manufacturing electronic part |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110308 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |