JP4729324B2 - Surge current generator - Google Patents
Surge current generator Download PDFInfo
- Publication number
- JP4729324B2 JP4729324B2 JP2005103575A JP2005103575A JP4729324B2 JP 4729324 B2 JP4729324 B2 JP 4729324B2 JP 2005103575 A JP2005103575 A JP 2005103575A JP 2005103575 A JP2005103575 A JP 2005103575A JP 4729324 B2 JP4729324 B2 JP 4729324B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- surge current
- surge
- bias
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、防雷素子等が組み込まれた製品において、この防雷素子等が適性に動作するか否かを試験するために用いられるサージ電流発生装置に関する。 The present invention relates to a surge current generator used for testing whether a lightning protection element or the like operates properly in a product incorporating the lightning protection element or the like.
従来、製品においては所定の機能を発揮するか否かを試験する必要があり、防雷素子等が組み込まれた製品においても、この防雷素子等が適性に動作するか否かを試験する必要がある。 Conventionally, it is necessary to test whether or not a product performs a predetermined function, and it is necessary to test whether or not the lightning protection element operates properly even in a product in which the lightning protection element is incorporated. There is.
このような試験の基本原理は、擬似的な雷サージを発生させ、これを製品に入力してその動作確認やサージ電流耐量等を試験するものである。 The basic principle of such a test is to generate a pseudo lightning surge and input it to a product to test its operation and to withstand a surge current.
例えば、サージ電流耐量を試験する方法として、レベルが段々とあがるパルス電流を素子に印加していくことによって素子の発熱量からサージ電流耐量を測定する方法が提案されている(特許文献1参照)。 For example, as a method for testing the surge current withstand capability, a method has been proposed in which a surge current withstand capability is measured from the amount of heat generated by the device by applying a pulse current of gradually increasing levels to the device (see Patent Document 1). .
サージ電流は、それ自身が単独で製品に侵入することもあるが、信号等に重畳して侵入することが多い。図3は、このような信号等に重畳して侵入する侵入モードでの防雷素子等の動作確認を試験するために、従来用いられているサージ電流発生装置の回路図である。 Although the surge current itself may enter the product alone, it often overlaps with the signal or the like. FIG. 3 is a circuit diagram of a surge current generator conventionally used for testing the operation check of a lightning protection element or the like in an intrusion mode that invades superimposed on such a signal or the like.
なお、図3における回路はサージ電流発生回路であり、直流バイアス電流は図示しない直流バイアス電流発生回路により発生されてサージ電流に重畳されて負荷に印加される。 The circuit in FIG. 3 is a surge current generating circuit, and the DC bias current is generated by a DC bias current generating circuit (not shown) and superimposed on the surge current and applied to the load.
このようなサージ電流発生装置はコンデンサ放電方式であり、交流電圧を整流する整流部104と、該整流部104により充電されるコンデンサ103と、該コンデンサ103に所定の電荷が充電されたことを整流部104が検出すると、放電回路を閉じるように制御される放電スイッチ105と、コンデンサ103と共に放電の時定数を設定する抵抗106,107とからなり、その出力に負荷(試験体)を接続するようになっている。
Such a surge current generator is of a capacitor discharge type, and rectifies that a
そして、試験時には所望のサージ電流が負荷に流れるようにするために、負荷100のインピーダンス(等価インピーダンス)を確認し、このインピーダンスに基づき整流部104によるコンデンサ103の充電電圧を設定すると共に、抵抗106,107の抵抗値を設定するようになっている。
In order to allow a desired surge current to flow to the load during the test, the impedance (equivalent impedance) of the
そして、充電電圧や抵抗値の設定が完了すると、コンデンサ103の充電を開始し、整流部104に設けられている電圧検出器114でコンデンサ103の電圧を検出する。この検出電圧が設定した電圧に達すると、電圧検出器114は、放電スイッチ105を制御して放電回路を閉じる。
When the setting of the charging voltage and resistance value is completed, charging of the
放電回路が閉じられると、コンデンサ103の電荷は、抵抗106,107及び負荷100による等価インピーダンスにより決まる時定数で放電し、これにより負荷にサージ電流が流れる。
しかしながら、サージ電流値は抵抗106,107及び負荷100による等価インピーダンスに応じて日標の電流値のサージ電流が負荷100に流れるようにするために、当該負荷100のインピーダンスを調べた上で、抵抗106,107の抵抗値や充電電圧を設定する必要があり、試験開始に先立つ準備に多くの時間を必要とする問題があった。
However, the surge current value is determined by examining the impedance of the
また、直流バイアス電流にサージ電流を重畳させる場合には、サージ電流が直流バイアス電流発生回路側に流れ込んだり、逆に直流バイアス電流がサージ電流発生回路側に流れ込んだりしないように対策する必要があり回路を複雑にする要因となる問題があった。 In addition, when a surge current is superimposed on a DC bias current, it is necessary to take measures to prevent the surge current from flowing into the DC bias current generation circuit side, or conversely, the DC bias current from flowing into the surge current generation circuit side. There was a problem that caused the circuit to become complicated.
そこで、本発明は、目標とする電流値のサージ電流を直流バイアス電流に重畳して、かつ、負荷のインピーダンスにかかわらず、当該電流値のサージ電流が負荷に流れるようにしたサージ電流発生装置を提供することを目的とする。 Therefore, the present invention provides a surge current generator in which a surge current having a target current value is superimposed on a DC bias current, and the surge current having the current value flows to the load regardless of the impedance of the load. The purpose is to provide.
上記課題を解決するため、請求項1に係る発明は、少なくとも直流バイアス電流の供給源をなすバイアス電源端子と、サージ電流の供給源をなすサージ電源端子とを備えた直流電源と、バイアス電源端子に接続されて、所定値の直流バイアス電流を出力する直流バイアス電流回路と、サージ電源端子に接続されて、負荷のインピーダンスに関わらず所定値のサージ電流を所定時間だけ直流バイアス電流に重畳して負荷に流すことができるように出力するサージ電流回路とを備え、サージ電流回路が、試験開始時に投入される試験開始スイッチと、該試験開始スイッチの投入に応じて予め設定された時間幅のパルス信号を出力するタイマーと、該タイマーからのパルス信号に応じてONしてサージ電流の出力を行う印加制御トランジスタと、印加制御トランジスタを介して出力されるサージ電流値に応じた電圧値を発生する電圧変換器と、電圧値に応じて印加制御トランジスタにおける制御ゲートの電圧値を変化させて、出力されるサージ電流値が予め設定された電流値になるようにフィードバック制御する電流値制御トランジスタとを備えることを特徴とする。 In order to solve the above-mentioned problem, the invention according to claim 1 is directed to a DC power supply comprising at least a bias power supply terminal that provides a DC bias current supply source, a surge power supply terminal that provides a surge current supply source, and a bias power supply terminal. Connected to a DC bias current circuit that outputs a DC bias current of a predetermined value and a surge power supply terminal connected to the DC bias current for a predetermined time regardless of the impedance of the load. A surge current circuit that outputs so as to be able to flow to a load, and the surge current circuit includes a test start switch that is turned on at the start of a test, and a pulse having a time width that is preset according to the turning on of the test start switch A timer that outputs a signal, an application control transistor that outputs a surge current by turning on in response to a pulse signal from the timer, A voltage converter that generates a voltage value corresponding to the surge current value output through the control transistor, and a voltage value of the control gate in the application control transistor is changed according to the voltage value, and the output surge current value is characterized Rukoto a current control transistor for feedback control so that the preset current value.
これにより直流バイアス電流にサージ電流を重畳して負荷に印加するような場合でも、簡便な構成で、負荷のインピーダンスにかかわらず、試験電流値のサージ電流が重畳された電流を負荷に流すことができ、短時間で試験を行うことが可能になる。また、所定の時間幅のサージ電流を負荷に印加できるようになる。また、所定の電流値のサージ電流を負荷に印加できるようになる。 As a result, even if a surge current is superimposed on the DC bias current and applied to the load, the current with the test current value superimposed on the load can be passed through the load with a simple configuration, regardless of the impedance of the load. Can be performed in a short time. In addition, a surge current having a predetermined time width can be applied to the load. In addition, a surge current having a predetermined current value can be applied to the load.
請求項2に係る発明は、電圧変換器が、抵抗値の異なる複数の抵抗からなる抵抗群と、試験目的に応じた電流値のサージ電流が出力できるように抵抗群における1の抵抗を選択する電流値切替スイッチとを備えることを特徴とする。 The invention according to claim 2, selected voltage converter, a resistor different groups comprising a plurality of resistors of resistance value, the first resistor in the resistor group so that the surge current can be output current value corresponding to the test object And a current value changeover switch.
これにより試験目的に応じた電流値のサージ電流を負荷に印加することが可能になる。 As a result, a surge current having a current value corresponding to the test purpose can be applied to the load.
請求項3に係る発明は、直流バイアス電流回路及びサージ電流回路の出力端に、それぞれから出力される電流の回込みを防止するダイオードを設けたことを特徴とする。 The invention according to claim 3 is characterized in that a diode for preventing wraparound of the current output from each of the output terminals of the DC bias current circuit and the surge current circuit is provided.
これにより直流バイアス電流回路の出力とサージ電流回路の出力とを接続するだけで直流バイアス電流とサージ電流との重畳が可能になる。 Thus, the DC bias current and the surge current can be superimposed only by connecting the output of the DC bias current circuit and the output of the surge current circuit.
請求項4に係る発明は、タイマーに、試験開始スイッチが投入されると1パルスのパルス信号を出力するインバータと、当該試験開始スイッチが投入された際のチャタリングによるインバータへの影響を抑制するコンデンサとをさらに備えることを特徴とする。 According to a fourth aspect of the present invention, there is provided an inverter that outputs a pulse signal of one pulse when the test start switch is turned on to the timer, and a capacitor that suppresses the influence on the inverter due to chattering when the test start switch is turned on. And further comprising .
これにより、試験開始スイッチを安価なメカニカルスイッチを用いても、タイマーが正常に動作するようになる。 As a result, the timer operates normally even if an inexpensive mechanical switch is used as the test start switch.
本発明によれば、少なくとも直流バイアス電流の供給源をなすバイアス電源端子と、サージ電流の供給源をなすサージ電源端子とを備えた直流電源と、バイアス電源端子に接続されて、所定値の直流バイアス電流を出力する直流バイアス電流回路と、サージ電源端子に接続されて、負荷のインピーダンスに関わらず所定値のサージ電流を所定時間だけ直流バイアス電流に重畳して負荷に流すことができるように出力するサージ電流回路とを備え、サージ電流回路が、試験開始時に投入される試験開始スイッチと、該試験開始スイッチの投入に応じて予め設定された時間幅のパルス信号を出力するタイマーと、該タイマーからのパルス信号に応じてONしてサージ電流の出力を行う印加制御トランジスタと、印加制御トランジスタを介して出力されるサージ電流値に応じた電圧値を発生する電圧変換器と、電圧値に応じて印加制御トランジスタにおける制御ゲートの電圧値を変化させて、出力されるサージ電流値が予め設定された電流値になるようにフィードバック制御する電流値制御トランジスタとを備えるので、簡便な構成で、直流バイアス電流にサージ電流を重畳して負荷に印加するような場合でも、負荷のインピーダンスにかかわらず、試験電流値のサージ電流が重畳された電流を負荷に流すことができ短時間で試験を行うことが可能になる。 According to the present invention, a DC power supply including at least a bias power supply terminal that forms a DC bias current supply source, a surge power supply terminal that forms a surge current supply source, and a DC power supply having a predetermined value is connected to the bias power supply terminal. a DC bias current circuit for outputting a bias current, is connected to a surge power terminal, as the surge current of a predetermined value irrespective of the impedance of the load can be supplied to the load by superimposing only on a DC bias current a predetermined time output A surge current circuit, a test start switch that is turned on at the start of a test, a timer that outputs a pulse signal having a preset time width according to the turning on of the test start switch, and the timer An application control transistor that turns on in response to the pulse signal from the output and outputs a surge current, and outputs via the application control transistor A voltage converter that generates a voltage value according to the surge current value to be output, and a voltage value of the control gate in the application control transistor is changed according to the voltage value, so that the output surge current value becomes a preset current value Runode a current control transistor for feedback control such that, with a simple configuration, even when the DC bias current as applied to the load by superimposing a surge current, regardless of the impedance of the load, the test current value Thus, a current superimposed with the surge current can be passed through the load, and the test can be performed in a short time.
本発明に実施の形態を図を参照して説明する。図1は、本発明に係るサージ電流発生装置の回路図である。なお、試験対象としては、例えば数百mA〜数Aのサージ電流の侵入に対する耐性が要求されるISDN回路におけるDSU(Digital Service Unit)等が例示できる。 Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a surge current generator according to the present invention. Examples of the test target include DSU (Digital Service Unit) in an ISDN circuit that is required to withstand the invasion of a surge current of several hundred mA to several A, for example.
本サージ電流発生装置1は、サージ電流を発生すると共に直流バイアス電流を発生して、これらを重畳して負荷5に出力するもので、サージ電流発生回路2及び直流バイアス電流発生回路3及びこれらに電源供給するための直流電源4を備えている。 The surge current generator 1 generates a surge current and a DC bias current, and superimposes these to output to a load 5. The surge current generator 2, the DC bias current generator 3, and these A DC power supply 4 for supplying power is provided.
直流電源4は交流が入力して、これを直流に整流して出力するものであり、出力端子にはバイアス電源端子T1、サージ電源端子T2及び回路動作用電源端子T3が設けられると共に、グランド(GND)端子T4が設けられている。 The direct current power source 4 receives alternating current, rectifies it into direct current, and outputs it. The output terminal is provided with a bias power source terminal T1, a surge power source terminal T2, and a circuit operation power source terminal T3. GND) terminal T4 is provided.
そして、バイアス電源端子T1には例えば+60Vの中電圧が出力され、サージ電源端子T2には例えば+200Vの高電圧が出力され、回路動作用電源端子T3には例えば+5Vの低電圧が出力されるようになっている。 For example, a medium voltage of + 60V is output to the bias power supply terminal T1, a high voltage of + 200V is output to the surge power supply terminal T2, and a low voltage of + 5V is output to the power terminal T3 for circuit operation. It has become.
バイアス電源端子T1には、定電流ダイオード11、抵抗12、ダイオード13が、これらの順で接続されて、印加スイッチ14の端子14aに入力している。従って、印加スイッチ14が閉じられると定電流ダイオード11により決まる電流値の直流バイアス電流が負荷5に出力されることになる。即ち、これらは直流バイアス電流回路3として動作する。
A constant
一方、サージ電流回路2は以下のように構成されている。即ち、直流電源4のサージ電源端子T2には、抵抗(電圧変換器)15,トランジスタ(印加制御トランジスタ)16、抵抗17、ダイオード18が、この順序で接続されて、印加スイッチ14の端子14aに接続されている。
On the other hand, the surge current circuit 2 is configured as follows. That is, a resistor (voltage converter) 15, a transistor (application control transistor) 16, a
従って、トランジスタ16がONすると、サージ電源端子T2からの電流が、負荷5に印加されることになる。この電流が、サージ電流として作用する。
Therefore, when the
ダイオード13はサージ電流回路2からのサージ電流が直流バイアス電流回路3に流れ込まないようにするためのものであり、ダイオード18は直流バイアス電流回路3からの直流バイアス電流がサージ電流回路2に流れ込まないようにするためのものである。
The
従って、直流バイアス電流回路3とサージ電流回路2との出力を接続するだけで、直流バイアス電流とサージ電流とを重畳した電流を負荷5に印加することが可能になる。 Accordingly, it is possible to apply a current obtained by superimposing the DC bias current and the surge current to the load 5 only by connecting the outputs of the DC bias current circuit 3 and the surge current circuit 2.
直流電源4の回路動作用電源端子T3には、タイマー20、抵抗24、コンデンサ22が接続されている。タイマー20の他端子はGND端子T4に接続されて、この端子T3及びT4から電源供給され、インバータ23の出力が「H」レベルになると予め定められた時間幅(例えば、2ms)の正パルスの信号を出力するようになっている。
A
なお、タイマー時間は、任意に設定できるようにしても良い。一般に、雷サージのような場合には、時間幅は殆ど決まっているので固定としても良いが、試験体の動作マージン試験や異なる項目(ここでは防雷素子等の動作試験を例にしているがサージ電流耐性試験を行うような場合等)について試験したい場合もあり、係る場合にも利用できるようにタイマー時間の任意設定できるようにすることが好ましい。 The timer time may be arbitrarily set. Generally, in the case of lightning surge, the time width is almost fixed and may be fixed. However, the operation margin test of the specimen and different items (in this example, the operation test of lightning protection elements etc. In some cases, such as when a surge current resistance test is performed, it may be desired to test, and it is preferable that the timer time can be arbitrarily set so that it can also be used.
一方、抵抗24は試験開始スイッチ21の端子21aに接続されると共にインバータ23に接続され、この試験開始スイッチ21の端子21bはGND端子T4に接続されている。また、コンデンサ22は抵抗24と並列に接続されている。
On the other hand, the
インバータ23は1回の入力に対して1のパルス信号を出力するシュミット回路から構成され、試験開始スイッチ21は負荷5にサージ電流の印加を指示するスイッチで、この試験開始スイッチ21が閉じられるとインバータ23はパルス信号を1パルス出力する。
The
ところが、この試験開始スイッチ21は、安価なメカニカルスイッチにより構成されているため、投入時等においてチャタリングが起きることがあり、このチャタリングによりインバータ23に複数の印加指令が入力されてしまう不都合が発生する。そこで、抵抗24にコンデンサ22を並列に接続して、当該チャタリングによる影響を抑制している。
However, since this test start
即ち、試験開始スイッチ21が投入される前は、インバータ23の入力端子には回路動作用電源端子T3からの電位が印加され、コンデンサ22には電荷が充電されていない状態となっている。回路動作用電源端子T3からの電位は「H」レベルの電位であるので、インバータ23の出力は「L」レベルとなってタイマー20はパルス信号を出力していない。
That is, before the test start
この状態において試験開始スイッチ21が投入されると、インバータ23の入力端子の電位は「L」レベルとなり、タイマー20が動作すると共にコンデンサ22に充電が開始される。コンデンサ22が充電されると試験開始スイッチ21がチャタリングを起こしても、インバータ23の入力端子の閾値の範囲でチャタリングを抑えることができる。
When the test start
タイマー20の出力は、抵抗25を介してトランジスタ27のベースに入力し、このトランジスタ27のエミッタはGND端子T4に接続され、またコレクタは抵抗28を介してトランジスタ16のベースに接続されている。
The output of the
従って、タイマー20から正パルス信号が出力されると、トランジスタ27のベース電位が上がりONする。なお、タイマー20から正パルス信号が出力されない場合には抵抗26を介してGND電位がトランジスタ27のベースに印加されるのでOFF状態となっている。
Therefore, when a positive pulse signal is output from the
トランジスタ27がONするとトランジスタ16のベース電位が下がりONする。このとき、印加スイッチ14が閉じられていると、サージ電源端子T2からの電流がサージ電流として負荷5に電流が流れるようになる。
When the
一方、サージ電源端子T2はトランジスタ(電流値制御トランジスタ)30のエミッタに接続されると共に、抵抗15及び抵抗29を介してベースに接続されている。また、このトランジスタ30のベースは、抵抗31を介してトランジスタ16のコレクタに接続されると共に、抵抗32を介してGND端子T4に接続されている。
On the other hand, the surge power supply terminal T2 is connected to the emitter of the transistor (current value control transistor) 30 and is connected to the base via the
そして、トランジスタ16がONすると、抵抗15に電流が流れるので、トランジスタ30のベース電圧は、抵抗15に流れる電流値に応じて変化する。トランジスタ30のベース電圧の変化に応じて、このトランジスタ30のコレクタ−エミッタ間に流れる電流も変化し、トランジスタ16のベース電圧が変化する。トランジスタ16のベース電圧が変化すると、このトランジスタ16のコレクタ−エミッタ間に流れる電流、即ち抵抗15に流れる電流が変化する。
When the
このようなフィードバックがトランジスタ16とトランジスタ30とに作用することにより、負荷5に流れるサージ電流値は、負荷5のインピーダンスに関わらず所定の電流値となる。従って、目的とする試験電流値のサージ電流が負荷5に流れなかったり、逆に過大な電流値のサージ電流が負荷5に流れたりする不都合が防止できるようになっている。
By such feedback acting on the
なお、抵抗31は非常に高い抵抗値に設定されているので、抵抗15,29,31,17を介して負荷5に流れる電流は非常に小さく、無視できる。
Since the
ところで、サージ電流の電流値を複数の値で試験したいような場合もあるので、このような場合には図1における抵抗15を図2に示すように抵抗値の異なる複数の抵抗35a〜35cからなる抵抗群35で構成し、希望する電流値に応じた抵抗値の抵抗35a〜35cを選択するようにすればよい。各抵抗35a〜35cの選択は電流値切替スイッチ36により行う。
By the way, since it may be desired to test the current value of the surge current with a plurality of values, in such a case, the
これにより、試験目的に応じたサージ電流を、負荷5のインピーダンスにかかわらず流すことが可能となり、利便性が向上する。 Thereby, it becomes possible to flow a surge current according to the test purpose regardless of the impedance of the load 5, and convenience is improved.
1 サージ電流発生装置
2 サージ電流回路
3 直流バイアス電流回路
4 直流電源
5 負荷
11 定電流ダイオード
12,17,24,25,26,28,29,31,32,35(35a〜35c) 抵抗
13,18 ダイオード
14 印加スイッチ
15 抵抗(電圧変換器)
16 トランジスタ(印加制御トランジスタ)
20 タイマー
21 試験開始スイッチ
22 コンデンサ
23 インバータ
27 トランジスタ
30 トランジスタ(電流値制御トランジスタ)
36 切替スイッチ
DESCRIPTION OF SYMBOLS 1 Surge current generator 2 Surge current circuit 3 DC bias current circuit 4 DC power supply 5
16 transistor (application control transistor)
20
36 selector switch
Claims (4)
前記バイアス電源端子に接続されて、所定値の直流バイアス電流を出力する直流バイアス電流回路と、
前記サージ電源端子に接続されて、負荷のインピーダンスに関わらず所定値のサージ電流を所定時間だけ前記直流バイアス電流に重畳して負荷に流すことができるように出力するサージ電流回路とを備え、
前記サージ電流回路が、試験開始時に投入される試験開始スイッチと、
該試験開始スイッチの投入に応じて予め設定された時間幅のパルス信号を出力するタイマーと、
該タイマーからのパルス信号に応じてONしてサージ電流の出力を行う印加制御トランジスタと、
前記印加制御トランジスタを介して出力されるサージ電流値に応じた電圧値を発生する電圧変換器と、
前記電圧値に応じて前記印加制御トランジスタにおける制御ゲートの電圧値を変化させて、出力されるサージ電流値が予め設定された電流値になるようにフィードバック制御する電流値制御トランジスタとを備えることを特徴とするサージ電流発生装置。 A DC power supply comprising at least a bias power supply terminal that forms a supply source of a DC bias current and a surge power supply terminal that forms a supply source of a surge current;
A DC bias current circuit connected to the bias power supply terminal and outputting a DC bias current of a predetermined value;
A surge current circuit connected to the surge power supply terminal and outputting so that a surge current of a predetermined value is superimposed on the DC bias current for a predetermined time regardless of the impedance of the load and can flow to the load ;
The surge current circuit, a test start switch that is turned on at the start of the test,
A timer for outputting a pulse signal having a preset time width in response to turning on of the test start switch;
An application control transistor that turns on in response to a pulse signal from the timer and outputs a surge current;
A voltage converter that generates a voltage value corresponding to a surge current value output through the application control transistor;
Rukoto a current control transistor that said application control by changing the voltage value of the control gate of the transistor, a feedback control so that the surge current value to be output is preset current value according to the voltage value A surge current generator characterized by.
試験目的に応じた電流値のサージ電流が出力できるように前記抵抗群における1の抵抗を選択する電流値切替スイッチとを備えることを特徴とする請求項1記載のサージ電流発生装置。 Said voltage converter, the resistor group consisting of a plurality of resistors having different resistance values,
Surge current generator according to claim 1, characterized in that it comprises a current changeover switch for selecting one of the resistors in said resistor group so that the surge current can be output current value corresponding to the test object.
当該試験開始スイッチが投入された際のチャタリングによる前記インバータへの影響を抑制するコンデンサとをさらに備えることを特徴とする請求項1乃至3いずれか1項記載のサージ電流発生装置。 An inverter that outputs a pulse signal of one pulse when the test start switch is input to the timer;
The surge current generator according to any one of claims 1 to 3 , further comprising a capacitor that suppresses an influence on the inverter due to chattering when the test start switch is turned on.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005103575A JP4729324B2 (en) | 2005-03-31 | 2005-03-31 | Surge current generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005103575A JP4729324B2 (en) | 2005-03-31 | 2005-03-31 | Surge current generator |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006284326A JP2006284326A (en) | 2006-10-19 |
JP2006284326A5 JP2006284326A5 (en) | 2008-05-15 |
JP4729324B2 true JP4729324B2 (en) | 2011-07-20 |
Family
ID=37406415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005103575A Expired - Fee Related JP4729324B2 (en) | 2005-03-31 | 2005-03-31 | Surge current generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4729324B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103001529A (en) * | 2011-09-08 | 2013-03-27 | 炬力集成电路设计有限公司 | Surge voltage generator |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106154157B (en) * | 2016-09-30 | 2023-10-10 | 国网冀北电力有限公司电力科学研究院 | Adjustable surge load test device for electromagnetic relay |
CN113552475B (en) * | 2020-04-24 | 2023-03-31 | 贵州振华群英电器有限公司(国营第八九一厂) | Current surge test device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857770A (en) * | 1981-09-30 | 1983-04-06 | Nec Corp | Semiconductor laser element |
JPS6068484A (en) * | 1983-09-22 | 1985-04-19 | Hitachi Ltd | On-line handwritten character recognizing system |
JPH0664119B2 (en) * | 1987-06-25 | 1994-08-22 | ロ−ム株式会社 | Method for measuring latch-up phenomenon of CMOS device |
DE3828833A1 (en) * | 1988-08-25 | 1990-03-01 | Mtu Muenchen Gmbh | DEVICE FOR SEALING MEDIA, LIQUIDS AND / OR GASES, DIFFERENT PRESSURES, ROOMS IN PARTICULAR, IN PARTICULAR FOR TURBO MACHINES |
JP2002250752A (en) * | 2001-02-23 | 2002-09-06 | Canon Inc | Method and apparatus for measurement of surge-current resistant amount of element |
-
2005
- 2005-03-31 JP JP2005103575A patent/JP4729324B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103001529A (en) * | 2011-09-08 | 2013-03-27 | 炬力集成电路设计有限公司 | Surge voltage generator |
CN103001529B (en) * | 2011-09-08 | 2015-07-29 | 炬芯(珠海)科技有限公司 | A kind of surge generator |
Also Published As
Publication number | Publication date |
---|---|
JP2006284326A (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI479773B (en) | Multiple mode battery charger circuit and method for charging a battery | |
JP5557224B2 (en) | Device for detection of power converter fault condition | |
US9054587B2 (en) | Non-isolated AC-to-DC converter having a low charging current initial power up mode | |
US20130234510A1 (en) | Electric vehicle inverter device | |
JP4158754B2 (en) | Overcurrent detection method and detection circuit | |
JP5014699B2 (en) | Electronic trip device with power supply circuit including boosting means and circuit breaker including such trip device | |
CN101677216A (en) | Method and apparatus to select a parameter/mode based on a measurement dureing an initialization period | |
JP5776216B2 (en) | Semiconductor device with current control function and self-cutoff function | |
KR20080031815A (en) | Method and system for protecting voltage regulator driver circuitry during field coil short circuit condition | |
JP4729324B2 (en) | Surge current generator | |
JP5228567B2 (en) | Boost DC-DC converter | |
JP6685465B2 (en) | Electronic circuit breaker | |
JP6023990B2 (en) | Motor drive device | |
EP2696492B1 (en) | High efficiency low-power power supply circuit | |
JP7117531B2 (en) | Power storage device and discharge circuit | |
JP5686197B2 (en) | Ignition device for internal combustion engine | |
JP6109976B1 (en) | Automatic voltage regulator | |
JP2014165951A (en) | Current change device | |
JP7052517B2 (en) | Load drive | |
JP2006325286A (en) | Power supply with overvoltage protective function and overvoltage protection circuit | |
JP2004336873A (en) | Overvoltage protection circuit and electronic apparatus equipped with overvoltage protection circuit | |
KR101542972B1 (en) | Charging control apparatus for electric vehicle | |
JP2004236485A (en) | Overcurrent detecting circuit for voltage-driving element | |
JP2017228474A (en) | Relay control device and electric leakage safety device | |
JP4690213B2 (en) | DC / DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |