JP4724948B2

JP4724948B2 - Inverter

Info

Publication number: JP4724948B2
Application number: JP2001141633A
Authority: JP
Inventors: 裕明浅野; 裕介山本; 秀朗大見; 公教尾崎; 博信古谷; 健花岡
Original assignee: Toyota Industries Corp
Current assignee: Toyota Industries Corp
Priority date: 2001-05-11
Filing date: 2001-05-11
Publication date: 2011-07-13
Anticipated expiration: 2021-05-11
Also published as: JP2002345257A

Description

【０００１】
【発明の属する技術分野】
本発明は制御回路によって制御される複数のスイッチング素子を有し、出力部にコンデンサを有する出力フィルタが接続されたＨブリッジを備えたインバータに関するものである。
【０００２】
【従来の技術】
この種のインバータとして、図３に示すように、４個のスイッチング素子ＳＷ１〜ＳＷ４を有し、図示しない制御回路からの駆動信号によりスイッチング素子ＳＷ１〜ＳＷ４を駆動制御して正弦波状の電圧を出力するインバータ３１がある。インバータ３１の出力部３２にはフィルタを構成するリアクトル３３及びコンデンサ３４が接続されている。インバータ３１の出力を停止する場合、従来はＨブリッジを構成する４カ所の全てのスイッチング素子ＳＷ１〜ＳＷ４をオフ状態にしていた。
【０００３】
また、特開平８−４７１７６号公報には、直流電源を商用電力系統へ連系する系統連系インバータにおいて、直流電源が商用電力系統へ再連系された際に、出力フィルタを構成するコンデンサの電荷によってインバータ主回路に突入電流が流れるのを防止する方法が開示されている。詳述すれば、この系統連系インバータはインバータ主回路とインバータ制御回路を備え、インバータ主回路と商用電力系統の間に開閉手段及びリレーが設けられている。そして、インバータ制御回路は開閉手段による開列動作後、一定時間に亘ってインバータ主回路のスイッチング素子にスイッチング動作を行わせている。その結果、リアクトル及びコンデンサからなる出力フィルタのコンデンサの電荷がリアクトルにおいて放電され、前記突入電流の発生が防止される。
【０００４】
【発明が解決しようとする課題】
ところが、出力フィルタのコンデンサに電荷が蓄積された状態で、Ｈブリッジを構成する４か所の全てのスイッチング素子ＳＷ１〜ＳＷ４をオフ状態にすると、コンデンサに蓄積された電荷により、出力部に直流電圧が発生する。ＡＣインバータに接続される負荷（例えば、家電製品）によっては、直流電圧が印加されることにより故障したりヒューズが溶断する場合があった。
【０００５】
一方、特開平８−４７１７６号公報に開示された方法ではインバータ主回路を負荷と切り離す開閉手段が必要になる。従って、前記Ｈブリッジを備えたインバータに適用するには、インバータと負荷との間に開閉手段（スイッチ）を設ける必要があり、構成が複雑になる。
【０００６】
本発明は前記の問題点に鑑みてなされたものであって、その目的はインバータの出力停止の際、コンデンサに蓄積された電荷に基づいて出力端子から直流電圧が負荷に出力されるのを、インバータと負荷とを切り離すスイッチを設けずに、防止できるインバータを提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明では、制御回路によって制御される二つの電源側スイッチング素子と二つの接地側スイッチング素子とを有し、出力部にコンデンサを有する出力フィルタが接続されたＨブリッジを備えたインバータにおいて、前記電源側スイッチング素子又は前記接地側スイッチング素子に対して逆並列にダイオードを接続し、前記制御回路と前記電源側スイッチング素子及び前記接地側スイッチング素子のいずれか一組とを、２入力のＡＮＤ回路を介して接続し、当該ＡＮＤ回路の一方の入力端子に前記制御回路から前記電源側スイッチング素子又は前記接地側スイッチング素子を駆動する駆動信号が入力され、前記ＡＮＤ回路の他方の入力端子に、前記Ｈブリッジの異常を検出する異常検出手段からの出力信号が入力されるように構成し、前記異常検出手段が異常を検出して交流出力を停止する際、前記コンデンサに充電された電荷の放電経路を確保するため、前記異常検出手段から前記ＡＮＤ回路に異常検出信号を出力することで、前記ＡＮＤ回路を介して接続された前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組をオフ状態にしつつ、その他のスイッチング素子を交互にオン・オフさせる。
【０００８】
この発明では、インバータの運転中に、異常停止を行う際、電源側又は接地側に接続されたスイッチング素子のいずれか一組が通電状態となる。スイッチング素子が通電状態（オン）になると、該スイッチング素子と、他方のスイッチング素子に逆並列に接続されたダイオードと、コンデンサとを含む閉回路が構成され、コンデンサに蓄積されている電荷が放電される。従って、コンデンサに蓄積（充電）された電荷に基づいて、出力端子から直流電圧が負荷に出力されるのが防止される。
【００１０】
具体的には、交流出力を停止する際に、電源側又は接地側のスイッチング素子のいずれか一組がオフ状態に保持され、他のスイッチング素子が通常のスイッチング動作を行う。例えば、接地側のスイッチング素子がオフ状態に保持され、電源側の２個のスイッチング素子が交互にオン・オフされる。そして、コンデンサに蓄積（充電）されている電荷がスイッチング素子のオンの際に放電される。従って、放電を適正に行わせるための、スイッチング素子の制御が簡単になる。
【００１３】
請求項２に記載の発明では、請求項１に記載の発明において、前記スイッチング素子にはＭＯＳＦＥＴが使用されている。この発明では、ＭＯＳＦＥＴの寄生ダイオードが前記逆並列に接続されたダイオードとして機能する。従って、例えばバイポーラトランジスタ等のように寄生ダイオードが内在しないトランジスタをスイッチング素子として使用する場合に比較して、ダイオードをわざわざ接続する必要がない分、構成が簡単になる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図１に従って説明する。インバータ１は４個のスイッチング素子ＳＷ１〜ＳＷ４よりなるＨブリッジとしてのＨブリッジ回路２を備えている。Ｈブリッジ回路２は、第１及び第４のスイッチング素子ＳＷ１，ＳＷ４の組と、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３の組とを交互にオン・オフさせることにより、直流電源Ｅの直流電圧を交流に変換して、出力端子に正弦波の交流電圧を出力する。出力部３にはフィルタを構成するリアクトル４ａ，４ｂ及びコンデンサ５が接続されている。
【００１５】
各スイッチング素子ＳＷ１〜ＳＷ４にはｎチャネルのＭＯＳＦＥＴが使用されている。各ＭＯＳＦＥＴは、ドレインが直流電源Ｅ側に接続され、ソースが接地側に接続されている。ＭＯＳＦＥＴには図１に鎖線で示すように、カソードがドレインにアノードがソースに接続された状態で寄生ダイオードＤが内在する。従って、ＭＯＳＦＥＴをスイッチング素子として使用することにより、各スイッチング素子ＳＷ１〜ＳＷ４にはダイオードＤが逆並列に接続された状態となっている。
【００１６】
スイッチング素子ＳＷ１，ＳＷ３の制御端子（この実施の形態ではＭＯＳＦＥＴのゲート）には制御回路６から出力される駆動信号Ｖｓ１，Ｖｓ３がそれぞれ入力される。スイッチング素子ＳＷ２，ＳＷ４の制御端子は遮断手段としてのＡＮＤ回路７，８の出力端子に接続され、制御回路６から出力される駆動信号Ｖｓ２，Ｖｓ４が、ＡＮＤ回路７，８を介してそれぞれ入力されるようになっている。
【００１７】
制御回路６は、第１及び第４のスイッチング素子ＳＷ１，ＳＷ４の組と、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３の組を所定周期で交互にオン・オフさせる第１〜第４の駆動信号Ｖｓ１〜Ｖｓ４を生成し、各スイッチング素子ＳＷ１〜ＳＷ４に出力する。制御回路６は、図示しない基準正弦波出力回路から出力される基準正弦波信号と図示しない出力電圧検出回路から出力される出力電圧信号とに基づいて、第１〜第４の駆動信号Ｖｓ１〜Ｖｓ４を生成するようになっている。
【００１８】
インバータ１にはＨブリッジ回路２の異常を検出する異常検出手段９が設けられ、異常検出手段９の出力がＡＮＤ回路７，８に入力される。異常検出手段９は異常を検出すると異常検出信号としてＬレベルの信号を出力するようになっている。制御回路６及びＡＮＤ回路７，８により制御手段が構成されている。
【００１９】
次に前記のように構成された装置の作用について説明する。
制御回路６から所定周期で駆動信号Ｖｓ１，Ｖｓ４と、駆動信号Ｖｓ２，Ｖｓ３とが交互に出力される。駆動信号Ｖｓ１，Ｖｓ３はスイッチング素子ＳＷ１，ＳＷ３のゲートに直接入力されるため、駆動信号Ｖｓ１，Ｖｓ３が出力されると各スイッチング素子ＳＷ１，ＳＷ３はオン状態になる。一方、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路７，８を介してスイッチング素子ＳＷ２，ＳＷ４に入力される。従って、ＡＮＤ回路７，８の他方の入力となる異常検出手段９の出力がＨの状態（異常のない状態）のときに、駆動信号Ｖｓ２，Ｖｓ４が制御回路６から出力されるとスイッチング素子ＳＷ２，ＳＷ４がオン状態になる。即ち、正常状態において、スイッチング素子ＳＷ１，ＳＷ４の組みと、スイッチング素子ＳＷ２，ＳＷ３の組みとが交互にオン状態となって出力部３から正弦波の交流電圧が出力される。
【００２０】
次にインバータ１に異常が発生した際の停止動作について説明する。インバータ１に異常が発生し、異常検出手段９が異常を検出すると、異常検出手段９の出力信号がＨレベルからＬレベルに変化する。その結果、ＡＮＤ回路７，８の他方の入力がＬレベルとなり、制御回路６からスイッチング素子ＳＷ２，ＳＷ４に駆動信号Ｖｓ２，Ｖｓ４が出力されても、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路７，８で遮断され、スイッチング素子ＳＷ２，ＳＷ４はオフ状態に保持される。即ち、異常検出手段９から異常検出信号（Ｌレベルの信号）が出力されると、接地側に接続されたスイッチング素子ＳＷ２，ＳＷ４がオフ状態に保持される。
【００２１】
異常検出手段９が異常を検出しても制御回路６は駆動信号Ｖｓ１〜Ｖｓ４を通常状態と同様に出力する。しかし、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路７，８で遮断されるため、スイッチング素子ＳＷ２，ＳＷ４がオフ状態に保持されて出力部３からの交流電圧の出力が停止される。
【００２２】
一方、駆動信号Ｖｓ１，Ｖｓ３は通常に出力されるため、両スイッチング素子ＳＷ１，ＳＷ３が交互にオン・オフ状態となる。インバータ１の出力が停止された時のコンデンサ５に充填された電荷の状態が、例えば、第１のスイッチング素子ＳＷ１側がプラスに帯電している状態であれば、第３のスイッチング素子ＳＷ３がオン状態のときに、コンデンサ５に蓄積された電荷が放電される。即ち、リアクトル４ａ→スイッチング素子ＳＷ１の寄生ダイオードＤ→スイッチング素子ＳＷ３→リアクトル４ｂの経路で電流が流れて、コンデンサ５に蓄積されていた電荷が急速に放電される。また、コンデンサ５の第３のスイッチング素子ＳＷ３側がプラスに帯電している状態であれば、第１のスイッチング素子ＳＷ１がオン状態のときに、コンデンサ５に蓄積された電荷が放電される。即ち、リアクトル４ｂ→スイッチング素子ＳＷ３の寄生ダイオードＤ→スイッチング素子ＳＷ１→リアクトル４ａの経路で電流が流れて、コンデンサ５に蓄積されていた電荷が急速に放電される。
【００２３】
この実施の形態では以下の効果を有する。
（１）Ｈブリッジ回路２のスイッチング素子ＳＷ１〜ＳＷ４に対して逆並列に（寄生）ダイオードＤを接続し、インバータ１の交流出力を停止する際に、Ｈブリッジ回路２の接地側のスイッチング素子ＳＷ２，ＳＷ４をオフ状態に保持し、電源側のスイッチング素子ＳＷ１，ＳＷ３の少なくとも１個を通電状態にさせる。従って、スイッチング素子の通電状態において、該スイッチング素子と、他方のスイッチング素子に逆並列に接続された（寄生）ダイオードＤと、コンデンサ５とを含む閉回路が構成され、コンデンサ５に蓄積されている電荷が急速に放電される。従って、コンデンサ５に蓄積（充電）された電荷に基づいて、出力端子から直流電圧が負荷に出力されるのが防止される。
【００２４】
（２）制御手段は２入力のＡＮＤ回路７，８を備え、該ＡＮＤ回路７，８の一方の入力端子にＨブリッジ回路２の接地側に設けられたスイッチング素子ＳＷ２，ＳＷ４を駆動するための駆動信号Ｖｓ２，Ｖｓ４が入力され、他方の入力端子に異常検出手段９の出力信号が入力される。従って、異常検出手段９が異常を検出すると、ＡＮＤ回路７，８に異常検出信号（Ｌレベルの信号）が入力されて、制御回路６が通常の制御を行っても、スイッチング素子ＳＷ２，ＳＷ４はオフ状態に保持される。即ち、Ｈブリッジ回路２の電源側及び接地側のいずれか一方の側の２個のスイッチング素子に通常のスイッチング動作を行わせ、他方の側の２個のスイッチング素子をオフ状態にする制御が容易になる。
【００２５】
（３）スイッチング素子ＳＷ１〜ＳＷ４にＭＯＳＦＥＴが使用されているため、ＭＯＳＦＥＴの寄生ダイオードＤがスイッチング素子に逆並列に接続されたダイオードとして機能する。従って、例えば、バイポーラトランジスタ等のように寄生ダイオードが内在しないトランジスタをスイッチング素子として使用する場合に比較して、ダイオードをわざわざ接続する必要がない分、構成が簡単になる。
【００２６】
（第２の実施の形態）
次に第２の実施の形態を図２に従って説明する。この実施の形態ではＡＮＤ回路７，８を設けずに、異常検出手段９の異常検出に伴う停止時に、制御回路６が停止時専用の制御を行う点が前記実施の形態と大きく異なっている。前記実施の形態と同一部分は同一符号を付して詳しい説明を省略する。
【００２７】
各スイッチング素子ＳＷ１〜ＳＷ４にはｎチャネルのＭＯＳＦＥＴが使用され、その制御端子（この実施の形態ではＭＯＳＦＥＴのゲート）に制御回路６から出力される駆動信号Ｖｓ１〜Ｖｓ４がそれぞれ入力される。制御回路６には、異常検出手段９の出力信号が入力される。
【００２８】
制御回路６は異常検出手段９から異常検出信号（Ｌレベルの信号）を入力すると、停止モードで各スイッチング素子ＳＷ１〜ＳＷ４を制御する。詳述すれば、制御回路６は異常検出信号を入力すると、接地側のスイッチング素子ＳＷ２，ＳＷ４の駆動信号Ｖｓ２，Ｖｓ４の出力を停止するとともに、その状態でのコンデンサ５の充電状態を判断する。そして、コンデンサ５の充電状態により決まる適切な１箇所のスイッチング素子をオン状態とし、残りのスイッチング素子をオフ状態とする。コンデンサ５の充電状態は図示されない出力電圧検出回路の出力信号に基づいて判断される。
【００２９】
例えば、コンデンサ５が第１のスイッチング素子ＳＷ１がプラスとなるように充電されている状態であれば、制御回路６は、第３のスイッチング素子ＳＷ３をオン状態とし、第１のスイッチング素子ＳＷ１をオフ状態とする。その結果、リアクトル４ａ→スイッチング素子ＳＷ１の寄生ダイオードＤ→スイッチング素子ＳＷ３→リアクトル４ｂの経路で電流が流れて、コンデンサ５に蓄積されていた電荷が急速に放電される。コンデンサ５の充電状態が逆であれば、制御回路６は第１のスイッチング素子ＳＷ１をオン状態とし、第３のスイッチング素子ＳＷ３をオフ状態とする。
【００３０】
従って、この実施の形態では前記実施の形態の（１）及び（３）の効果の他に、次の効果を有する。
（４）ＡＮＤ回路７，８を設けずに、異常検出手段９の異常検出信号に基づいて、制御回路６が停止モードでスイッチング素子ＳＷ１〜ＳＷ４を駆動制御することにより、コンデンサ５の急速放電を行うことができる。従って、ＡＮＤ回路７，８を省略できる分、回路構成が簡単になる。
【００３１】
実施の形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 第１の実施の形態で接地側のスイッチング素子ＳＷ２，ＳＷ４に代えて電源側のスイッチング素子ＳＷ１，ＳＷ３の制御端子をＡＮＤ回路７，８を介して制御回路６と接続する。そして、異常検出手段９から異常検出信号が出力された際、スイッチング素子ＳＷ１，ＳＷ３がオフ状態となり、スイッチング素子ＳＷ２，ＳＷ４が通常のスイッチング動作を行うようにしてもよい。この場合も同様な効果を有する。
【００３２】
○ 第２の実施の形態において、接地側のスイッチング素子ＳＷ２，ＳＷ４に代えて電源側のスイッチング素子ＳＷ１，ＳＷ３を先ずオフ状態とする。その後、接地側のスイッチング素子ＳＷ２，ＳＷ４のうちのコンデンサ５の充電状態に対応した一方のスイッチング素子をオフ状態にし、他方のスイッチング素子をオン状態にするようにしてもよい。この場合も第２の実施の形態と同様な効果を有する。
【００３３】
○ 第２の実施の形態において、オン状態とするスイッチング素子を、オン状態に保持する代わりに、通常のスイッチング動作を行うように制御してもよい。
この場合も同様な効果が得られる。
【００３４】
○ スイッチング素子ＳＷ１〜ＳＷ４としてＭＯＳＦＥＴに限らずバイポーラトランジスタ等の他のスイッチング素子を使用してもよい。ＭＯＳＦＥＴと異なり寄生ダイオードＤが内在しないスイッチング素子を使用する場合、停止の際にオン・オフ制御又はオン状態に保持されるスイッチング素子と対応するスイッチング素子に対して逆並列にダイオードを接続する。即ち、停止の際に接地側のスイッチング素子ＳＷ２，ＳＷ４をオフ状態に保持する場合は、電源側のスイッチング素子ＳＷ１，ＳＷ３に対して逆並列にダイオードを接続する。また、停止の際に電源側のスイッチング素子ＳＷ１，ＳＷ３をオフ状態に保持する場合は、接地側のスイッチング素子ＳＷ２，ＳＷ４に対して逆並列にダイオードを接続する。
【００３５】
○ 第１の実施の形態又は類似の実施の形態において、異常検出手段９の異常検出信号を制御回路６にも出力し、制御回路６が異常検出信号を入力した際、前記の制御を行うとともに、所定時間経過後に駆動信号の出力を停止するように構成してもよい。
【００３６】
○ 第２の実施の形態又は類似の実施の形態において、異常検出手段９の異常検出信号を制御回路６が入力した際、前記の制御を行うとともに、所定時間経過後に駆動信号の出力を停止するように構成してもよい。
【００３７】
○ 前記各実施の形態において、異常検出手段９の異常検出信号に限らず、例えば、手動の停止スイッチを設けるとともにその停止信号が出力された場合も、前記と同様にインバータ１の出力を停止するように構成してもよい。例えば、第１の実施の形態又は類似の実施の形態では、異常検出手段９の出力信号と、前記停止スイッチの停止信号（Ｌレベルの信号）とをＡＮＤ回路を介してＡＮＤ回路７，８に入力する構成とする。また、第２の実施の形態又は類似の実施の形態では、異常検出手段９の出力信号と、前記停止スイッチの停止信号とをＡＮＤ回路を介して制御回路６に入力する構成とする。
【００３８】
○ 第１又は第２の実施の形態において、異常検出手段９の異常検出信号に基づいてインバータ１の出力を停止する構成に代えて、停止信号のみでインバータ１の出力を停止する構成としてもよい。
【００３９】
○ インバータ１の電源はバッテリに限らず、交流電源をコンバータで直流に変換し、その直流を交流に変換する構成のインバータに適用してもよい。また、バッテリの直流電源電圧を昇圧トランスを備えたＤＣ／ＤＣコンバータで昇圧した後、交流に変換するインバータに適用してもよい。
【００４０】
前記実施の形態から把握できる発明（技術的思想）について、以下に記載する。
（１）前記制御手段は２入力のＡＮＤ回路を備え、該ＡＮＤ回路の一方の入力端子に前記Ｈブリッジの電源側又は接地側に設けられたスイッチング素子を駆動する制御回路の駆動信号が入力され、他方の入力端子に異常検出手段の出力信号が入力される。
【００４１】
（２）前記制御手段は異常検出手段の異常検出信号及び停止スイッチの停止信号の少なくとも一方が入力された際に、前記停止動作を行う。
【００４２】
【発明の効果】
以上詳述したように各請求項に記載の発明によれば、インバータの出力停止の際、コンデンサに蓄積された電荷に基づいて出力端子から直流電圧が負荷に出力されるのを、インバータと負荷とを切り離すスイッチを設けずに防止できる。
【図面の簡単な説明】
【図１】第１の実施の形態の回路図。
【図２】第２の実施の形態の回路図。
【図３】従来技術の概略回路図。
【符号の説明】
１…インバータ、２…ＨブリッジとしてのＨブリッジ回路、３…出力部、５…コンデンサ、６…制御手段を構成する制御回路、７，８…同じくＡＮＤ回路、９…異常検出手段、Ｄ…ダイオードとしての寄生ダイオード、ＳＷ１〜ＳＷ４…スイッチング素子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter having an H bridge having a plurality of switching elements controlled by a control circuit and connected to an output filter having a capacitor at an output section.
[0002]
[Prior art]
As an inverter of this type, as shown in FIG. 3, it has four switching elements SW1 to SW4, and the switching elements SW1 to SW4 are driven and controlled by a drive signal from a control circuit (not shown) to output a sinusoidal voltage. There is an inverter 31 to perform. A reactor 33 and a capacitor 34 constituting a filter are connected to the output unit 32 of the inverter 31. When the output of the inverter 31 is stopped, all of the four switching elements SW1 to SW4 constituting the H bridge are conventionally turned off.
[0003]
In Japanese Patent Laid-Open No. 8-47176, in a grid-connected inverter that links a DC power source to a commercial power system, when the DC power source is re-linked to the commercial power system, a capacitor constituting an output filter is disclosed. A method for preventing an inrush current from flowing in an inverter main circuit due to electric charges is disclosed. More specifically, this grid-connected inverter includes an inverter main circuit and an inverter control circuit, and an opening / closing means and a relay are provided between the inverter main circuit and the commercial power system. The inverter control circuit causes the switching element of the inverter main circuit to perform a switching operation for a certain time after the opening operation by the opening / closing means. As a result, the charge of the capacitor of the output filter composed of the reactor and the capacitor is discharged in the reactor, and the occurrence of the inrush current is prevented.
[0004]
[Problems to be solved by the invention]
However, when all of the four switching elements SW1 to SW4 constituting the H bridge are turned off in a state where charges are accumulated in the capacitor of the output filter, a DC voltage is applied to the output unit due to the charges accumulated in the capacitor. Will occur. Depending on the load (for example, home appliances) connected to the AC inverter, a DC voltage may be applied to cause a failure or a fuse to blow.
[0005]
On the other hand, the method disclosed in Japanese Patent Application Laid-Open No. 8-47176 requires an opening / closing means for separating the inverter main circuit from the load. Therefore, in order to apply to the inverter having the H bridge, it is necessary to provide an opening / closing means (switch) between the inverter and the load, and the configuration becomes complicated.
[0006]
The present invention has been made in view of the above problems, and its purpose is to output a DC voltage from the output terminal to the load based on the electric charge accumulated in the capacitor when the output of the inverter is stopped. An object of the present invention is to provide an inverter that can be prevented without providing a switch for separating the inverter and the load.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, there is provided an output filter having two power supply side switching elements and two ground side switching elements controlled by a control circuit and having a capacitor at an output section. In an inverter having a connected H-bridge, a diode is connected in antiparallel to the power supply side switching element or the ground side switching element, and any one of the control circuit, the power supply side switching element, and the ground side switching element is connected. Is connected to the set via a 2-input AND circuit, and a drive signal for driving the power supply side switching element or the ground side switching element is input from the control circuit to one input terminal of the AND circuit, An abnormality detection means for detecting an abnormality of the H bridge is connected to the other input terminal of the AND circuit. Configured such that a force signal is input, the abnormality when the detection means to stop detecting AC output an abnormality, in order to ensure the discharge path of charges charged in the capacitor, the AND from the abnormality detecting means By outputting an abnormality detection signal to the circuit, one set of the power supply side switching element or the ground side switching element connected via the AND circuit is turned off, and the other switching elements are alternately turned on.・ Turn it off .
[0008]
In the present invention, when an abnormal stop is performed during operation of the inverter, any one of the switching elements connected to the power supply side or the ground side is energized. When the switching element is energized (ON), a closed circuit including the switching element, a diode connected in reverse parallel to the other switching element, and a capacitor is formed, and the charge accumulated in the capacitor is discharged. The Therefore, it is possible to prevent a DC voltage from being output from the output terminal to the load based on the charge accumulated (charged) in the capacitor.
[0010]
Specifically, when the AC output is stopped , any one of the switching elements on the power supply side or the ground side is held in an off state, and the other switching elements perform a normal switching operation. For example, the switching element on the ground side is held in the off state, and the two switching elements on the power supply side are alternately turned on / off. The charge accumulated (charged) in the capacitor is discharged when the switching element is turned on. Therefore, the control of the switching element for properly discharging is simplified.
[0013]
According to a second aspect of the present invention, in the first aspect of the present invention, a MOSFET is used as the switching element. In the present invention, the parasitic diode of the MOSFET functions as the diode connected in antiparallel. Therefore, compared with the case where a transistor having no parasitic diode such as a bipolar transistor is used as a switching element, the configuration is simplified because it is not necessary to connect the diode.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIG. The inverter 1 includes an H bridge circuit 2 as an H bridge made of four switching elements SW1 to SW4. The H bridge circuit 2 alternately turns on and off the set of the first and fourth switching elements SW1 and SW4 and the set of the second and third switching elements SW2 and SW3, thereby causing the DC of the DC power source E The voltage is converted into alternating current and a sinusoidal alternating voltage is output to the output terminal. Reactors 4a and 4b and a capacitor 5 constituting a filter are connected to the output unit 3.
[0015]
An n-channel MOSFET is used for each switching element SW1 to SW4. Each MOSFET has a drain connected to the DC power supply E side and a source connected to the ground side. As indicated by a chain line in FIG. 1, a parasitic diode D is inherent in the MOSFET with the cathode connected to the drain and the anode connected to the source. Therefore, by using the MOSFET as a switching element, the diode D is connected in antiparallel to each of the switching elements SW1 to SW4.
[0016]
Drive signals Vs1 and Vs3 output from the control circuit 6 are input to control terminals of the switching elements SW1 and SW3 (the gates of the MOSFETs in this embodiment), respectively. The control terminals of the switching elements SW2 and SW4 are connected to the output terminals of AND circuits 7 and 8 serving as blocking means, and drive signals Vs2 and Vs4 output from the control circuit 6 are input via the AND circuits 7 and 8, respectively. It has become so.
[0017]
The control circuit 6 performs first to fourth driving for alternately turning on and off a set of the first and fourth switching elements SW1 and SW4 and a set of the second and third switching elements SW2 and SW3 in a predetermined cycle. Signals Vs1 to Vs4 are generated and output to the switching elements SW1 to SW4. The control circuit 6 generates first to fourth drive signals Vs1 to Vs4 based on a reference sine wave signal output from a reference sine wave output circuit (not shown) and an output voltage signal output from an output voltage detection circuit (not shown). Is supposed to generate.
[0018]
The inverter 1 is provided with an abnormality detection means 9 for detecting an abnormality of the H bridge circuit 2, and the output of the abnormality detection means 9 is input to the AND circuits 7 and 8. When detecting an abnormality, the abnormality detection means 9 outputs an L level signal as an abnormality detection signal. The control circuit 6 and the AND circuits 7 and 8 constitute a control means.
[0019]
Next, the operation of the apparatus configured as described above will be described.
Drive signals Vs1, Vs4 and drive signals Vs2, Vs3 are alternately output from the control circuit 6 at a predetermined cycle. Since the drive signals Vs1 and Vs3 are directly input to the gates of the switching elements SW1 and SW3, when the drive signals Vs1 and Vs3 are output, the switching elements SW1 and SW3 are turned on. On the other hand, the drive signals Vs2, Vs4 are input to the switching elements SW2, SW4 via the AND circuits 7, 8. Therefore, when the drive signals Vs2 and Vs4 are output from the control circuit 6 when the output of the abnormality detection means 9 serving as the other input of the AND circuits 7 and 8 is in the H state (no abnormality), the switching element SW2 is output. , SW4 is turned on. That is, in a normal state, the combination of the switching elements SW1 and SW4 and the combination of the switching elements SW2 and SW3 are alternately turned on, and a sinusoidal AC voltage is output from the output unit 3.
[0020]
Next, the stop operation when an abnormality occurs in the inverter 1 will be described. When an abnormality occurs in the inverter 1 and the abnormality detection means 9 detects an abnormality, the output signal of the abnormality detection means 9 changes from H level to L level. As a result, the other inputs of the AND circuits 7 and 8 become L level, and the drive signals Vs2 and Vs4 are output from the AND circuits 7 and 8 even if the drive signals Vs2 and Vs4 are output from the control circuit 6 to the switching elements SW2 and SW4. As a result, the switching elements SW2 and SW4 are held off. That is, when an abnormality detection signal (L level signal) is output from the abnormality detection means 9, the switching elements SW2 and SW4 connected to the ground side are held in the OFF state.
[0021]
Even if the abnormality detection means 9 detects an abnormality, the control circuit 6 outputs the drive signals Vs1 to Vs4 in the same manner as in the normal state. However, since the drive signals Vs2 and Vs4 are blocked by the AND circuits 7 and 8, the switching elements SW2 and SW4 are held in the off state, and the output of the AC voltage from the output unit 3 is stopped.
[0022]
On the other hand, since the drive signals Vs1 and Vs3 are normally output, both the switching elements SW1 and SW3 are alternately turned on / off. If the state of the electric charge charged in the capacitor 5 when the output of the inverter 1 is stopped is, for example, a state where the first switching element SW1 side is positively charged, the third switching element SW3 is turned on. At this time, the electric charge accumulated in the capacitor 5 is discharged. That is, a current flows through the path of the reactor 4a → the parasitic diode D of the switching element SW1 → the switching element SW3 → the reactor 4b, and the charge accumulated in the capacitor 5 is rapidly discharged. If the third switching element SW3 side of the capacitor 5 is positively charged, the charge accumulated in the capacitor 5 is discharged when the first switching element SW1 is on. That is, a current flows through the path of the reactor 4b → the parasitic diode D of the switching element SW3 → the switching element SW1 → the reactor 4a, and the charge accumulated in the capacitor 5 is rapidly discharged.
[0023]
This embodiment has the following effects.
(1) When the switching element SW1 to SW4 of the H bridge circuit 2 is connected in antiparallel (parasitic) diode D and the AC output of the inverter 1 is stopped, the switching element SW2 on the ground side of the H bridge circuit 2 is stopped. , SW4 are kept in the OFF state, and at least one of the switching elements SW1, SW3 on the power supply side is brought into the energized state. Therefore, in the energized state of the switching element, a closed circuit including the switching element, the (parasitic) diode D connected in antiparallel to the other switching element, and the capacitor 5 is configured and stored in the capacitor 5. The charge is rapidly discharged. Accordingly, it is possible to prevent a DC voltage from being output from the output terminal to the load based on the charge accumulated (charged) in the capacitor 5.
[0024]
(2) The control means includes two-input AND circuits 7 and 8 for driving switching elements SW2 and SW4 provided on the ground side of the H bridge circuit 2 at one input terminal of the AND circuits 7 and 8. The drive signals Vs2 and Vs4 are input, and the output signal of the abnormality detection means 9 is input to the other input terminal. Therefore, when the abnormality detection means 9 detects an abnormality, even if an abnormality detection signal (L level signal) is input to the AND circuits 7 and 8, and the control circuit 6 performs normal control, the switching elements SW2 and SW4 Holds off. That is, it is easy to control the two switching elements on either the power supply side or the ground side of the H bridge circuit 2 to perform a normal switching operation and turn off the two switching elements on the other side. become.
[0025]
(3) Since MOSFETs are used for the switching elements SW1 to SW4, the parasitic diode D of the MOSFET functions as a diode connected in reverse parallel to the switching elements. Therefore, for example, as compared with the case where a transistor having no parasitic diode such as a bipolar transistor is used as a switching element, the configuration is simplified because it is not necessary to connect the diode.
[0026]
(Second Embodiment)
Next, a second embodiment will be described with reference to FIG. In this embodiment, the AND circuits 7 and 8 are not provided, and the point that the control circuit 6 performs dedicated control at the time of stop when the abnormality detection means 9 is stopped is significantly different from the above embodiment. The same parts as those in the above embodiment are given the same reference numerals, and detailed description thereof is omitted.
[0027]
N-channel MOSFETs are used for the switching elements SW1 to SW4, and drive signals Vs1 to Vs4 output from the control circuit 6 are respectively input to control terminals (the gates of the MOSFETs in this embodiment). An output signal from the abnormality detection means 9 is input to the control circuit 6.
[0028]
When the abnormality detection signal (L level signal) is input from the abnormality detection means 9, the control circuit 6 controls the switching elements SW1 to SW4 in the stop mode. More specifically, when the abnormality detection signal is input, the control circuit 6 stops the output of the drive signals Vs2 and Vs4 of the switching elements SW2 and SW4 on the ground side and determines the charge state of the capacitor 5 in that state. Then, an appropriate switching element determined by the charged state of the capacitor 5 is turned on, and the remaining switching elements are turned off. The state of charge of the capacitor 5 is determined based on an output signal from an output voltage detection circuit (not shown).
[0029]
For example, if the capacitor 5 is charged so that the first switching element SW1 is positive, the control circuit 6 turns on the third switching element SW3 and turns off the first switching element SW1. State. As a result, a current flows through the path of the reactor 4a → the parasitic diode D of the switching element SW1 → the switching element SW3 → the reactor 4b, and the charge accumulated in the capacitor 5 is rapidly discharged. If the charged state of the capacitor 5 is reversed, the control circuit 6 turns on the first switching element SW1 and turns off the third switching element SW3.
[0030]
Therefore, this embodiment has the following effects in addition to the effects (1) and (3) of the above embodiment.
(4) Without providing the AND circuits 7 and 8, the control circuit 6 drives and controls the switching elements SW <b> 1 to SW <b> 4 in the stop mode based on the abnormality detection signal of the abnormality detection means 9, thereby rapidly discharging the capacitor 5. It can be carried out. Therefore, the circuit configuration is simplified as much as the AND circuits 7 and 8 can be omitted.
[0031]
The embodiment is not limited to the above, and may be embodied as follows, for example.
In the first embodiment, the control terminals of the power supply side switching elements SW1 and SW3 are connected to the control circuit 6 via the AND circuits 7 and 8 instead of the ground side switching elements SW2 and SW4. When an abnormality detection signal is output from the abnormality detection means 9, the switching elements SW1 and SW3 may be turned off, and the switching elements SW2 and SW4 may perform a normal switching operation. This case also has the same effect.
[0032]
In the second embodiment, the switching elements SW1 and SW3 on the power supply side are first turned off instead of the switching elements SW2 and SW4 on the ground side. Thereafter, one of the switching elements SW2 and SW4 on the ground side corresponding to the charged state of the capacitor 5 may be turned off, and the other switching element may be turned on. This case also has the same effect as the second embodiment.
[0033]
In the second embodiment, a switching element that is turned on may be controlled to perform a normal switching operation instead of being kept on.
In this case, the same effect can be obtained.
[0034]
The switching elements SW1 to SW4 are not limited to MOSFETs, and other switching elements such as bipolar transistors may be used. When using a switching element that does not contain a parasitic diode D unlike a MOSFET, the diode is connected in antiparallel to the switching element that corresponds to the on / off control or the switching element that is held in the on state when stopped. That is, when the switching elements SW2 and SW4 on the ground side are held in the off state at the time of stop, a diode is connected in antiparallel to the switching elements SW1 and SW3 on the power supply side. Further, when the switching elements SW1 and SW3 on the power supply side are held in the off state at the time of stopping, a diode is connected in antiparallel to the switching elements SW2 and SW4 on the ground side.
[0035]
In the first embodiment or a similar embodiment, the abnormality detection signal of the abnormality detection means 9 is also output to the control circuit 6, and when the control circuit 6 inputs the abnormality detection signal, the above control is performed. The output of the drive signal may be stopped after a predetermined time has elapsed.
[0036]
In the second embodiment or a similar embodiment, when the control circuit 6 inputs the abnormality detection signal of the abnormality detection means 9, the control is performed and the output of the drive signal is stopped after a predetermined time has elapsed. You may comprise as follows.
[0037]
In each of the above embodiments, not only the abnormality detection signal of the abnormality detection means 9, but also, for example, when a manual stop switch is provided and the stop signal is output, the output of the inverter 1 is stopped as described above. You may comprise as follows. For example, in the first embodiment or a similar embodiment, the output signal of the abnormality detecting means 9 and the stop signal (L level signal) of the stop switch are sent to the AND circuits 7 and 8 via the AND circuit. The configuration is to be input. In the second embodiment or a similar embodiment, the output signal of the abnormality detection means 9 and the stop signal of the stop switch are input to the control circuit 6 via an AND circuit.
[0038]
In the first or second embodiment, instead of the configuration in which the output of the inverter 1 is stopped based on the abnormality detection signal of the abnormality detection means 9, the output of the inverter 1 may be stopped only by the stop signal. .
[0039]
The power source of the inverter 1 is not limited to a battery, and may be applied to an inverter having a configuration in which an AC power source is converted into DC by a converter and the DC is converted into AC. Further, the present invention may be applied to an inverter that boosts a DC power supply voltage of a battery with a DC / DC converter including a step-up transformer and converts the boosted voltage into an alternating current.
[0040]
The invention (technical idea) that can be grasped from the embodiment will be described below.
(1) pre-SL control means comprises an AND circuit having two inputs, driving signals of the H-bridge power supply side or the control circuit for driving the switching element provided on the ground side to the input terminal of one of the said AND circuit is input The output signal of the abnormality detection means is input to the other input terminal.
[0041]
(2) when the front Symbol control means is at least one of the input of the abnormality detection signal and the stop switch of the stop signal the abnormality detection means, performs the stopping operation.
[0042]
【The invention's effect】
As described above in detail, according to the invention described in each claim , when the output of the inverter is stopped, the DC voltage is output from the output terminal to the load based on the electric charge accumulated in the capacitor. Can be prevented without providing a switch for disconnecting.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a first embodiment.
FIG. 2 is a circuit diagram of a second embodiment.
FIG. 3 is a schematic circuit diagram of the prior art.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Inverter, 2 ... H bridge circuit as H bridge, 3 ... Output part, 5 ... Capacitor, 6 ... Control circuit which comprises control means, 7, 8 ... Similarly AND circuit, 9 ... Abnormality detection means, D ... Diode Parasitic diodes, SW1 to SW4... Switching elements.

Claims

In an inverter having an H bridge having two power supply side switching elements and two ground side switching elements controlled by a control circuit, and having an output filter having a capacitor connected to an output section,
A diode is connected in antiparallel to the power supply side switching element and the ground side switching element,
The control circuit and one set of the power supply side switching element or the ground side switching element are connected via a 2-input AND circuit, and one input terminal of the AND circuit is connected to the power supply side from the control circuit. A drive signal for driving the switching element or the ground side switching element is input, and an output signal from an abnormality detecting means for detecting an abnormality of the H bridge is input to the other input terminal of the AND circuit. ,
When the abnormality detecting means stops AC output by detecting the abnormality, in order to ensure the discharge path of charges charged in the capacitor, by outputting the abnormality detection signal to said AND circuit from the abnormality detecting means, An inverter that alternately turns on / off other switching elements while turning off any one of the power supply side switching elements and the ground side switching elements connected via the AND circuit .

The inverter according to claim 1 , wherein a MOSFET is used as the switching element.