JP2014117086A - System interconnection system - Google Patents

System interconnection system Download PDF

Info

Publication number
JP2014117086A
JP2014117086A JP2012269905A JP2012269905A JP2014117086A JP 2014117086 A JP2014117086 A JP 2014117086A JP 2012269905 A JP2012269905 A JP 2012269905A JP 2012269905 A JP2012269905 A JP 2012269905A JP 2014117086 A JP2014117086 A JP 2014117086A
Authority
JP
Japan
Prior art keywords
power
power supply
circuit
filter capacitor
transistor group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012269905A
Other languages
Japanese (ja)
Inventor
Toshiyuki Tabuchi
俊行 田渕
Shuhei Otani
修平 大谷
Masao Watanabe
正雄 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diamond Electric Manufacturing Co Ltd
Original Assignee
Diamond Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diamond Electric Manufacturing Co Ltd filed Critical Diamond Electric Manufacturing Co Ltd
Priority to JP2012269905A priority Critical patent/JP2014117086A/en
Publication of JP2014117086A publication Critical patent/JP2014117086A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a system interconnection system capable of discharging electric charge of a filter capacitor without additional circuit configuration.SOLUTION: When a first command signal is outputted from a control circuit 130, transistors T2a, T2c of a high-side transistor group Tx are brought into a conducted state (ON state) and transistors T2b, T2c of a low-side transistor group Ty are brought into non-conducted state (OFF state). Thus, after parallel-off from a system power source, switching control is performed on an inverter circuit 120 in accordance with the first command signal, such that a discharging route of electric charge of a filter capacitor Cf is formed by the inverter circuit. Therefore, a system interconnection system 10 is capable of discharging the electric charge of the filter capacitor in simple configuration without additionally providing circuits.

Description

本発明は、系統連系システムに関し、特に、系統電源から解列された場合の好ましい動作に関する。   The present invention relates to a grid interconnection system, and more particularly to a preferable operation when disconnected from a grid power supply.

系統連系システムは、分散型電源と系統電源との間に介在するものであって、電源ラインを介してこれらの電源に適宜接続される。この系統連系システムは、パワーコンディショナー,パワーコンディショナーと系統電源との間に設けられるフィルタ回路,系統電源との解列用リレー等を備えている。そして、常時は、分散型電源から系統電源へ向けて発電電力を供給させ、系統電源の停電時は、系統電源から解列させる。   The grid interconnection system is interposed between the distributed power source and the system power source, and is appropriately connected to these power sources via a power line. This grid interconnection system includes a power conditioner, a filter circuit provided between the power conditioner and the system power supply, a relay for disconnecting from the system power supply, and the like. Then, normally, the generated power is supplied from the distributed power source to the system power source, and is disconnected from the system power source in the event of a power failure of the system power source.

解列用リレーは、系統電源が正常に回復した後、電力会社から指定された一定時間経過後、元の連系状態へ自動的に復帰する。このとき、フィルタコンデンサの極性と復帰時の系統電源の極性とが逆極性の場合、フィルタコンデンサには、当該コンデンサの電荷零状態から連系される場合と比べ、二倍相当の突入電流が流れる惧れがあり、これに伴い、フィルタコンデンサの劣化、解列用リレーの劣化を招きかねない。   The disconnecting relay automatically returns to the original interconnected state after a certain period of time specified by the power company has elapsed after the system power supply has recovered normally. At this time, when the polarity of the filter capacitor and the polarity of the system power supply at the time of return are opposite, an inrush current equivalent to twice flows in the filter capacitor compared to the case where the capacitor is connected from the zero charge state. This may cause deterioration of the filter capacitor and disconnection relay.

かかる問題を回避するため、例えば、特開2001−186664号公報(特許文献1)または特開2003−169474号公報(特許文献2)等の技術を用いれば、フィルタ回路に適宜の回路を別途設け、解列動作後にフィルタコンデンサの電荷を放電させることで、フィルタコンデンサ又はリレー回路等の素子を保護することが可能である。   In order to avoid such a problem, for example, if a technique such as Japanese Patent Laid-Open No. 2001-186664 (Patent Document 1) or Japanese Patent Laid-Open No. 2003-169474 (Patent Document 2) is used, an appropriate circuit is separately provided in the filter circuit. It is possible to protect the elements such as the filter capacitor or the relay circuit by discharging the charge of the filter capacitor after the disconnection operation.

特開2001−186664号公報JP 2001-186664 A 特開2003−169474号公報JP 2003-169474 A

しかしながら、特許文献1又は特許文献2の技術によれば、フィルタコンデンサから電荷を放電させる回路が別途必要となる為、かかるシステムの回路構成が煩雑となり、装置の高コスト化を招いてしまう。   However, according to the technique of Patent Document 1 or Patent Document 2, since a circuit for discharging electric charge from the filter capacitor is required separately, the circuit configuration of such a system becomes complicated and the cost of the apparatus increases.

本発明は上記課題に鑑み、追加の回路構成を伴わずにフィルタコンデンサの電荷を放電させ得る系統連系システムの提供を目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a system interconnection system capable of discharging the charge of a filter capacitor without an additional circuit configuration.

上記課題を解決するため、第1の発明では次のようなパワーコンディショナーの構成とする。即ち、パワートランジスタを直列接続させた半導体アームを複数有する回路であって分散型電源に基づく供給電力を交流電力へ変換させるインバータ回路と、フィルタ用リアクトルと、前記インバータ回路の出力電力を系統電源へ逆潮流可能に接続させる複数の電源ラインと、一端が前記電源ラインの一方に接続され他端が前記電源ラインの他方に接続されたフィルタコンデンサと、前記電源ラインのうち前記フィルタコンデンサと前記系統電源との間に設けられ当該系統電源との解列及び連系を切換える電路遮断部と、前記パワートランジスタの動作を指令する制御回路と、を備える系統連系システムにおいて、
前記電路遮断部が解列状態とされた後、前記制御回路は、前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を非導通状態とさせる第1の指令信号を出力させることとする。
In order to solve the above problems, the first invention adopts the following power conditioner configuration. That is, a circuit having a plurality of semiconductor arms in which power transistors are connected in series, an inverter circuit that converts supply power based on a distributed power source into AC power, a filter reactor, and output power of the inverter circuit to a system power source A plurality of power supply lines connected to allow reverse power flow, a filter capacitor having one end connected to one of the power supply lines and the other end connected to the other of the power supply lines, and the filter capacitor of the power supply lines and the system power supply In a grid interconnection system comprising: an electric circuit interruption unit that is provided between and disconnecting from and disconnecting from the grid power source; and a control circuit that commands the operation of the power transistor,
After the circuit breaker is disconnected, the control circuit causes the high-side transistor group including the high-side power transistors provided in each of the semiconductor arms to be in a conductive state, and the semiconductor arm A first command signal that causes a low-side transistor group including a low-side power transistor provided in each of the transistors to be in a non-conductive state is output.

また、第2の発明では次のようなパワーコンディショナーの構成とする。即ち、パワートランジスタを直列接続させた半導体アームを複数有する回路であって分散型電源に基づく供給電力を交流電力へ変換させるインバータ回路と、フィルタ用リアクトルと、前記インバータ回路の出力電力を系統電源へ逆潮流可能に接続させる複数の電源ラインと、一端が前記電源ラインの一方に接続され他端が前記電源ラインの他方に接続されたフィルタコンデンサと、前記電源ラインのうち前記フィルタコンデンサと前記系統電源との間に設けられ当該系統電源との解列及び連系を切換える電路遮断部と、前記パワートランジスタの動作を指令する制御回路と、を備える系統連系システムにおいて、
前記電路遮断部が解列状態とされた後、前記制御回路は、前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を非導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を導通状態とさせる第2の指令信号を出力させることとする。
In the second invention, the following power conditioner configuration is adopted. That is, a circuit having a plurality of semiconductor arms in which power transistors are connected in series, an inverter circuit that converts supply power based on a distributed power source into AC power, a filter reactor, and output power of the inverter circuit to a system power source A plurality of power supply lines connected to allow reverse power flow, a filter capacitor having one end connected to one of the power supply lines and the other end connected to the other of the power supply lines, and the filter capacitor of the power supply lines and the system power supply In a grid interconnection system comprising: an electric circuit interruption unit that is provided between and disconnecting from and disconnecting from the grid power source; and a control circuit that commands the operation of the power transistor,
After the circuit breaker is disconnected, the control circuit causes the high-side transistor group including the high-side power transistors provided in each of the semiconductor arms to be in a non-conductive state, and the semiconductor It is assumed that a second command signal for making a low-side transistor group composed of low-side power transistors provided in each arm conductive is output.

また、第3の発明では次のようなパワーコンディショナーの構成とする。即ち、パワートランジスタを直列接続させた半導体アームを複数有する回路であって分散型電源に基づく供給電力を交流電力へ変換させるインバータ回路と、フィルタ用リアクトルと、前記インバータ回路の出力電力を系統電源へ逆潮流可能に接続させる複数の電源ラインと、一端が前記電源ラインの一方に接続され他端が前記電源ラインの他方に接続されたフィルタコンデンサと、前記電源ラインのうち前記フィルタコンデンサと前記系統電源との間に設けられ当該系統電源との解列及び連系を切換える電路遮断部と、前記パワートランジスタの動作を指令する制御回路と、を備える系統連系システムにおいて、
前記電路遮断部が解列状態とされた後、前記制御回路は、前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を非導通状態とさせる第1の指令信号と、前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を非導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を導通状態とさせる第2の指令信号と、を交互に出力させることとする。
In the third invention, the following power conditioner configuration is adopted. That is, a circuit having a plurality of semiconductor arms in which power transistors are connected in series, an inverter circuit that converts supply power based on a distributed power source into AC power, a filter reactor, and output power of the inverter circuit to a system power source A plurality of power supply lines connected to allow reverse power flow, a filter capacitor having one end connected to one of the power supply lines and the other end connected to the other of the power supply lines, and the filter capacitor of the power supply lines and the system power supply In a grid interconnection system comprising: an electric circuit interruption unit that is provided between and disconnecting from and disconnecting from the grid power source; and a control circuit that commands the operation of the power transistor,
After the circuit breaker is disconnected, the control circuit causes the high-side transistor group including the high-side power transistors provided in each of the semiconductor arms to be in a conductive state, and the semiconductor arm A first command signal for making a low-side transistor group composed of a low-side power transistor provided in each of the semiconductor devices non-conductive, and a high-side transistor group composed of a high-side power transistor provided in each of the semiconductor arms And a second command signal for alternately turning on a low-side transistor group composed of low-side power transistors provided in each of the semiconductor arms.

本発明に係る系統連系システムによると、系統電源との解列後にインバータ回路を制御することで、フィルタコンデンサの電荷の放電経路をインバータ回路に形成させる。この為、当該系統連系システムは、回路を別途設けることなく、簡素な構成でフィルタコンデンサの電荷を放電させることが可能となる。   According to the grid interconnection system according to the present invention, the inverter circuit is controlled after disconnecting from the system power supply, so that the discharge path of the charge of the filter capacitor is formed in the inverter circuit. For this reason, the grid interconnection system can discharge the charge of the filter capacitor with a simple configuration without separately providing a circuit.

系統連系システムの構成を説明する図。The figure explaining the structure of a grid connection system. ハイサイドトランジスタ群とローサイドトランジスタ群とを説明する図。The figure explaining a high side transistor group and a low side transistor group. フィルタコンデンサの電荷の放電経路を説明する図(其の1)。The figure explaining the discharge path of the electric charge of a filter capacitor (the 1). フィルタコンデンサの電荷の放電経路を説明する図(其の2)。FIG. 2 is a diagram for explaining a discharge path of charge of a filter capacitor (No. 2).

以下、本発明に係る実施の形態につき図面を参照して具体的に説明する。図1は、系統連系システム10の構成が説明されている。尚、同図には、系統電源に接続される各種配電線が示されている。このうち、電源ラインL1及びL2は、図示されないトランスを介して、系統連系システム10のインバータと系統電源(商用電源)とを電気的に接続させている。また、この電源ラインL1及びL2に設けられた分枝点tp,tnには、電源ラインLp,Lnが接続されている。また、この電源ラインLp,Lnには、ブレーカ(リレーRY1)が介挿されると供に、適宜の負荷LD1が電気的に接続される。かかる負荷LD1は、複数接続される場合もある。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 illustrates the configuration of the grid interconnection system 10. In the figure, various distribution lines connected to the system power supply are shown. Among these, the power supply lines L1 and L2 electrically connect the inverter of the grid interconnection system 10 and the system power supply (commercial power supply) via a transformer (not shown). The power supply lines Lp and Ln are connected to the branch points tp and tn provided in the power supply lines L1 and L2. In addition, an appropriate load LD1 is electrically connected to the power supply lines Lp and Ln together with a breaker (relay RY1) interposed therebetween. A plurality of such loads LD1 may be connected.

本実施の形態に係る系統連系システム10は太陽電池モジュールPVP(特許請求の範囲における分散型電源)と、接続箱PVBと、パワーコンディショナーユニット100と、これに接続される電源ラインL1及びL2と、解列用リレーRY3(電路遮断部)と、単独運転検出装置150と、適宜の信号ライン等によって構成される。   The grid interconnection system 10 according to the present embodiment includes a solar cell module PVP (distributed power source in claims), a connection box PVB, a power conditioner unit 100, and power supply lines L1 and L2 connected thereto. , The disconnection relay RY3 (electric circuit breaker), the isolated operation detection device 150, and an appropriate signal line.

接続箱PVBは、太陽電池モジュールPVPの各モジュールから各々供給された発電電力を結合させ、これを第1の直流電力として出力させる。かかる接続箱PVBは、パワーコンディショナーユニット100の入力部101へ電気的に接続され、太陽電池モジュールPVPから与えられた発電電力を発電部用入力部101へ印加させる。   The junction box PVB combines the generated power supplied from each module of the solar cell module PVP, and outputs this as first DC power. The junction box PVB is electrically connected to the input unit 101 of the power conditioner unit 100 and applies the generated power supplied from the solar cell module PVP to the power generation unit input unit 101.

パワーコンディショナーユニット100は、昇圧コンバータ110と,インバータ回路120と,制御回路130と,フィルタ回路140とから構成され、更に、入力部101,出力部102,電源ラインL1及びL2,適宜の信号ラインが設けられている。   The power conditioner unit 100 includes a boost converter 110, an inverter circuit 120, a control circuit 130, and a filter circuit 140, and further includes an input unit 101, an output unit 102, power supply lines L1 and L2, and appropriate signal lines. Is provided.

昇圧コンバータ110は、入力電圧を昇圧させ且つ最大電力追従するよう機能する。この最大電力追従制御とは、所謂、MPPT(Maximum Power Point Tracker)方式による制御を指す。尚、MPPT方式については、例えば、特開2011−101455号公報等で周知の技術であり、其の説明を省略することとする。図示の如く、昇圧コンバータ110は、電源ラインLaにリアクトルLc1及びダイオードD1が介挿入され、電源ラインのLa〜Lb間にパワートランジスタT1が接続されている。また、ダイオードD1のカソード側では、平滑コンデンサC1aがパワートランジスタT1に対して並列接続される。昇圧コンバータ110では、発電用入力端子101を介して第1の直流電力が入力され、これを昇圧して、第2の直流電力としてインバータ120へ出力する。   Boost converter 110 functions to boost the input voltage and follow the maximum power. This maximum power follow-up control refers to control by a so-called MPPT (Maximum Power Point Tracker) method. Note that the MPPT method is a well-known technique in, for example, Japanese Patent Application Laid-Open No. 2011-101455, and the description thereof is omitted. As shown in the figure, in the boost converter 110, a reactor Lc1 and a diode D1 are inserted into a power supply line La, and a power transistor T1 is connected between La and Lb of the power supply line. On the cathode side of the diode D1, a smoothing capacitor C1a is connected in parallel to the power transistor T1. In step-up converter 110, first DC power is input via power generation input terminal 101, boosts this, and outputs the boosted voltage to inverter 120 as second DC power.

尚、第1の直流電力は、接続箱PVBを経由して間接的に供給されるものであるが、太陽電池モジュールPVPを電力源とするところ、分散型電源に基づいて供給される電力とされる。また、第2の直流電力は、「接続箱PVB」→「昇圧コンバータ110」といったように、前段回路を経由して間接的に供給されるものであるが、これも太陽電池モジュールPVPを電力源とするところ、分散型電源に基づいて供給される電力の一形態とされる。このように、分散型電源に基づく供給電力とは、当該電力の途中の変化状態を問うものではない。   The first DC power is indirectly supplied via the junction box PVB. However, when the solar cell module PVP is used as the power source, the first DC power is supplied based on the distributed power source. The Further, the second DC power is indirectly supplied via the preceding circuit, such as “junction box PVB” → “boost converter 110”, but this also uses the solar cell module PVP as a power source. In this case, the power is supplied based on the distributed power source. Thus, the supplied power based on the distributed power source does not ask for a change state in the middle of the power.

インバータ120は、パワートランジスタT2a及びT2bを直列接続させた第1の半導体アームと、T2c及びT2dを直列接続させた第2の半導体アームとを備え、これら複数の半導体アームが電源ラインLa,Lbを介して並列接続されている。T2aとT2bの接点t1(出力端)は、電源ラインL1がフィルタ用リアクトルLfを通じて接続され、これを介して系統電源へ電気的に接続されている。同様に、電源ラインL2は、他のフィルタ用リアクトルLfを通じて、接点t2(T2cとT2dの接点/出力端)と系統電源とが電気的に接続される。インバータ回路120は、各パワートランジスタT2a〜T2dが駆動されると、パルス幅変調を実施させることで入力電力を正弦波状に変換させる。即ち、インバータ回路120は、昇圧コンバータ110から入力された第2の直流電力を交流電力へ変換させる。電源ラインL1,L2は、上述の如く接続されているため、インバータ回路120の出力電力(交流電力)を系統電源へ逆潮流させる(系統電源へ電力供給を行う)。   The inverter 120 includes a first semiconductor arm in which power transistors T2a and T2b are connected in series, and a second semiconductor arm in which T2c and T2d are connected in series. The plurality of semiconductor arms are connected to power supply lines La and Lb. Are connected in parallel. The contact t1 (output end) of T2a and T2b is connected to the power supply line L1 through the filter reactor Lf, and is electrically connected to the system power supply through this. Similarly, in the power supply line L2, the contact t2 (the contact / output end of T2c and T2d) and the system power supply are electrically connected through another filter reactor Lf. When the power transistors T2a to T2d are driven, the inverter circuit 120 converts the input power into a sine wave by performing pulse width modulation. That is, the inverter circuit 120 converts the second DC power input from the boost converter 110 into AC power. Since the power supply lines L1 and L2 are connected as described above, the output power (AC power) of the inverter circuit 120 is caused to flow backward to the system power supply (power is supplied to the system power supply).

フィルタ回路140は、電源ラインL1,L2の各々にフィルタ用リアクトルLfが設けられ、電流の平滑化を担っている。また、電源ラインL1及びL2のライン間にフィルタコンデンサCfが設けられ、其の一端が電源ラインL1へ接続され、他端が電源ラインL2へ接続される。かかる如く、フィルタ回路140は、フィルタ用リアクトルLf及びフィルタコンデンサCfによって、EMI(Electric Magnetic Interference)の対策を執っている。   The filter circuit 140 is provided with a filter reactor Lf in each of the power supply lines L1 and L2, and is responsible for current smoothing. Further, a filter capacitor Cf is provided between the power supply lines L1 and L2, one end of which is connected to the power supply line L1, and the other end is connected to the power supply line L2. As described above, the filter circuit 140 takes measures against EMI (Electric Magnetic Interference) by the filter reactor Lf and the filter capacitor Cf.

解列用リレーRY3(電路遮断部)は、電源ラインL1,L2の各々に設けられるものであって、其の設定区間は、フィルタコンデンサCfと系統電源との間とされる。当該解列用リレーRY3は、入力信号s3に応じて導通状態または非導通状態に切換えられ、これにより、パワーコンディショナーユニット100と系統電源との接続状態を、解列状態又は連系状態(導通状態)に切換える。このように、解列用リレーRY3が解列状態とされると、フィルタコンデンサCfの電荷は、系統電源方向へ放電されることはない。   The disconnecting relay RY3 (electric circuit interruption unit) is provided in each of the power supply lines L1 and L2, and the setting section is between the filter capacitor Cf and the system power supply. The disconnecting relay RY3 is switched to a conducting state or a non-conducting state according to the input signal s3, whereby the connection state between the power conditioner unit 100 and the system power supply is changed to a disconnecting state or a connected state (conducting state). ). Thus, when the disconnection relay RY3 is disconnected, the charge of the filter capacitor Cf is not discharged toward the system power supply.

単独運転検出装置150は、電圧検出部151と停電判定部152とを内蔵させている。このうち、電圧検出部151は、系統電源の両端電圧を検出し、停電判定部152では、当該検出電圧に基づいて停電状態であるか否かの判定を行う。そして、停電判定部152は、停電である旨の判定結果が得られると、これを現す停電検出信号s2を出力する。   The isolated operation detection device 150 incorporates a voltage detection unit 151 and a power failure determination unit 152. Among these, the voltage detection part 151 detects the both-ends voltage of a system power supply, and the power failure determination part 152 determines whether it is a power failure state based on the said detection voltage. And if the determination result that it is a power failure is obtained, the power failure determination part 152 will output the power failure detection signal s2 showing this.

制御回路130は、図示の如く、パワーコンディショナーユニット100に設けられるものであって、CPU,メモリ回路,AD変換回路,及び,クロック回路等が内部構成として配備される。また、制御回路130に設けられた入力ポートには、停電検出信号s2,この他、平滑コンデンサC1の両端電圧を検出した電圧値信号,インバータ回路の出力電流を検出した電流値信号等が入力される。   As shown in the figure, the control circuit 130 is provided in the power conditioner unit 100, and includes a CPU, a memory circuit, an AD conversion circuit, a clock circuit, and the like as an internal configuration. Further, a power failure detection signal s2, a voltage value signal that detects the voltage across the smoothing capacitor C1, a current value signal that detects the output current of the inverter circuit, and the like are input to the input port provided in the control circuit 130. The

また、メモリ回路には各種プログラムが記録され、このプログラムがCPU内のレジスタへフェッチされることにより、これらハードウェア資源とソフトウェア資源とが協同して後述する機能的処理を構築させる。図示の如く、本実施の形態に係る制御回路130には、コンバータ制御処理部131と、インバータ制御処理部132と、解列用リレー制御処理部133とが機能構築される。   In addition, various programs are recorded in the memory circuit, and these programs are fetched to a register in the CPU, whereby these hardware resources and software resources cooperate to construct a later-described functional process. As shown in the figure, in the control circuit 130 according to the present embodiment, a converter control processing unit 131, an inverter control processing unit 132, and a disconnection relay control processing unit 133 are constructed.

このうち、コンバータ制御処理部131は、リアクトルLc1の電流を検出し、当該電流が目標電流へ収束するよう、パワートランジスタT1へ与えるPWM信号s1を設定する。この目標電流は、MPPT方式による処理結果で得られた電流値であって、出力電力を最大値に追従させる値である。   Among these, the converter control processing unit 131 detects the current of the reactor Lc1, and sets the PWM signal s1 to be given to the power transistor T1 so that the current converges to the target current. This target current is a current value obtained as a result of processing by the MPPT method, and is a value that causes the output power to follow the maximum value.

インバータ制御処理部132は、出力モード処理部132aと解列モード処理部132bとが構築される。このうち、出力モード処理部132aは、解列用リレーRY3が連系状態の最中に機能する。当該出力モード132aは、インバータ回路120からの出力電流を検出し、当該検出電流と要求電流との差分値を比例制御演算部へ導入させ、トランジスタへ与える指令信号sa〜sd(PWM信号)を演算する。ここで、指令信号saはT2aへ、指令信号sbはT2bへ、指令信号scはT2cへ、指令信号sdはT2dへ各々出力されることとなる。尚、要求電流とは系統電源の周期に同期して設定されるサイン波形情報であって、出力モード処理部132aは、パワートランジスタT2a〜T2dを動作指令することで、T2a及びT2dのオンデューティ期間,T2b及びT2cのオンデューティ期間が適宜設定され、系統電源のサイン波形に対応するよう出力電流を成形させる。   The inverter control processing unit 132 includes an output mode processing unit 132a and a disconnection mode processing unit 132b. Among these, the output mode processing unit 132a functions while the disconnecting relay RY3 is in the connected state. The output mode 132a detects the output current from the inverter circuit 120, introduces a difference value between the detected current and the required current to the proportional control calculation unit, and calculates command signals sa to sd (PWM signals) to be given to the transistors. To do. Here, the command signal sa is output to T2a, the command signal sb is output to T2b, the command signal sc is output to T2c, and the command signal sd is output to T2d. The requested current is sine waveform information set in synchronization with the cycle of the system power supply, and the output mode processing unit 132a instructs the power transistors T2a to T2d to operate, so that the on-duty periods of T2a and T2d , T2b and T2c are appropriately set, and the output current is shaped to correspond to the sine waveform of the system power supply.

解列用リレー制御処理部133は、単独運転検出装置150から停電検出信号s2が入力されると、信号s3を出力させ、解列用リレーRY3を解列状態とさせる。解列用リレー制御処理部133は、解列した旨の情報をインバータ制御処理部132へ与えることで、出力モード処理部132aに基づくインバータ回路120の動作を停止させる。   When the power failure detection signal s2 is input from the isolated operation detection device 150, the disconnection relay control processing unit 133 outputs the signal s3 and causes the disconnection relay RY3 to be disconnected. The disconnection relay control processing unit 133 gives the information indicating that the disconnection has been performed to the inverter control processing unit 132, thereby stopping the operation of the inverter circuit 120 based on the output mode processing unit 132a.

解列用リレーRY3が解列状態とされた後、インバータ制御処理部132は、解列モード処理部132bを機能させることとなる。解列モード処理部132bでは、半導体アームの各々に設けられた共通サイドのパワートランジスタに同一の指令信号を与え、一方の共通サイドのパワートランジスタ群を導通状態とさせ、且つ、他方の共通サイドのパワートランジスタ群を非導通状態とさせる。   After the disconnecting relay RY3 is brought into the disconnected state, the inverter control processing unit 132 causes the disconnecting mode processing unit 132b to function. In the disconnection mode processing unit 132b, the same command signal is given to the power transistor on the common side provided in each of the semiconductor arms, the power transistor group on one common side is turned on, and the power transistor group on the other common side is turned on. The power transistor group is turned off.

本実施の形態では、図2に示す如く、ハイサイド側のパワートランジスタT2a及びT2cより成る一群の組合せをハイサイドトランジスタ群Txと呼ぶこととする。また、ローサイド側のパワートランジスタT2b及びT2dより成る一群の組合せをローサイドトランジスタ群Tyと呼ぶこととする。   In the present embodiment, as shown in FIG. 2, a group of combinations of high-side power transistors T2a and T2c is referred to as a high-side transistor group Tx. A group of combinations of the low-side power transistors T2b and T2d is referred to as a low-side transistor group Ty.

以下、実施例1乃至実施例3によって、解列後におけるインバータ回路120の動作のバリエーションを説明することとする。   Hereinafter, the variation of the operation of the inverter circuit 120 after the disconnection will be described with reference to the first to third embodiments.

本実施例に係る解列モード処理部132bは、解列用リレーRY3が解列状態へ切換えられた後、指令信号(sa,sb,sc,sd)=(ON,OFF,ON,OFF)とさせ、ハイサイドトランジスタ群Txとローサイドトランジスタ群Tyとの駆動状態を各々設定させる。かかる指令信号の組合せ状態を、以下、第1の指令信号と呼ぶ。   After the disconnection relay RY3 is switched to the disconnection state, the disconnection mode processing unit 132b according to the present embodiment receives a command signal (sa, sb, sc, sd) = (ON, OFF, ON, OFF). The driving states of the high side transistor group Tx and the low side transistor group Ty are set. Hereinafter, the combination state of the command signals is referred to as a first command signal.

このように、制御回路130から第1の指令信号が出力されると、図3に示す如く、ハイサイドトランジスタ群Txの各々T2a,T2cが導通状態(オン状態)とされ、且つ、ローサイドトランジスタ群Tyの各々T2b,T2dが非導通状態(オフ状態)とされる。尚、導通状態とは、パワートランジスタのコレクタ〜エミッタ間に通過電流が流れる状態を指すものである。   As described above, when the first command signal is output from the control circuit 130, as shown in FIG. 3, each of the high-side transistor groups Tx T2a and T2c is turned on (on state), and the low-side transistor group Each of Ty T2b and T2d is turned off (off state). The conduction state refers to a state in which a passing current flows between the collector and the emitter of the power transistor.

図示の如く、フィルタコンデンサCfの電荷Qは、解列用リレーRY3が解列状態とされているので、インバータ側に放電電流が流れ込むこととなる。例えば、フィルタコンデンサCfのL1側の極板が正電荷とされている場合(図3a)、この電荷が放電することで、電源ラインL1→パワートランジスタT2a→パワートランジスタT2c→電源ラインL2,を経由する放電電流が発生する。また、フィルタコンデンサCfのL2側の極板が正電荷とされている場合(図3b)、この電荷が放電することで、電源ラインL2→パワートランジスタT2c→パワートランジスタT2a→電源ラインL1,を経由する放電電流が発生する。   As shown in the figure, the charge Q of the filter capacitor Cf causes a discharge current to flow into the inverter because the disconnecting relay RY3 is in the disconnected state. For example, when the electrode plate on the L1 side of the filter capacitor Cf has a positive charge (FIG. 3a), this charge is discharged, and then passes through the power supply line L1, the power transistor T2a, the power transistor T2c, and the power supply line L2. Discharge current is generated. Further, when the electrode plate on the L2 side of the filter capacitor Cf has a positive charge (FIG. 3b), this charge is discharged, and then passes through the power supply line L2, the power transistor T2c, the power transistor T2a, and the power supply line L1. Discharge current is generated.

このように、放電によって極板間の電荷Qが低下(又は消滅)する為、再連系される際、フィルタコンデンサの極性と系統電源の極性とが逆極性となるような場面を回避できる。これによると、想定され得る突入電流の最大限が当該逆極性の場合の半分程度とされ、再連系時の実際の突入電流は、これよりも低い電流値に抑えられる。このように、フィルタコンデンサCfは、再連系時に生じる突入電流が抑えられ、当該コンデンサの保護が図られることとなる。   In this way, since the charge Q between the electrode plates decreases (or disappears) due to the discharge, it is possible to avoid a situation in which the polarity of the filter capacitor and the polarity of the system power supply are reversed when reconnected. According to this, the maximum of the inrush current that can be assumed is about half that of the reverse polarity, and the actual inrush current at the time of reconnection is suppressed to a current value lower than this. In this way, the filter capacitor Cf suppresses the inrush current generated at the time of reconnection and protects the capacitor.

また、本実施例に係る系統連系システム10によると、系統電源との解列後、インバータ回路120を第1の指令信号によってスイッチング制御することで、フィルタコンデンサCfの電荷の放電経路をインバータ回路に形成させる。この為、当該系統連系システム10は、回路を別途設けることなく、簡素な構成でフィルタコンデンサの電荷を放電させることが可能となる。また、かかる場面では、放電経路に介挿されたフィルタ用リアクトルLfが、当該放電電流の電流値を抑えるように機能する。   Further, according to the grid interconnection system 10 according to the present embodiment, after disconnecting from the system power supply, the inverter circuit 120 is switching-controlled by the first command signal, so that the discharge path of the charge of the filter capacitor Cf is the inverter circuit. To form. Therefore, the grid interconnection system 10 can discharge the charge of the filter capacitor with a simple configuration without separately providing a circuit. In such a scene, the filter reactor Lf inserted in the discharge path functions to suppress the current value of the discharge current.

本実施例に係る解列モード処理部132bは、解列用リレーRY3が解列状態へ切換えられた後、指令信号(sa,sb,sc,sd)=(OFF,ON,OFF,ON)とさせ、ハイサイドトランジスタ群TxとローサイドトランジスタTyとの駆動状態を各々設定させる。かかる指令信号の組合せ状態を、以下、第2の指令信号と呼ぶ。   After the disconnection relay RY3 is switched to the disconnection state, the disconnection mode processing unit 132b according to the present embodiment receives a command signal (sa, sb, sc, sd) = (OFF, ON, OFF, ON). The driving states of the high side transistor group Tx and the low side transistor Ty are set. Hereinafter, the combination state of the command signals is referred to as a second command signal.

このように、制御回路130から第2の指令信号が出力されると、図4に示す如く、ハイサイドトランジスタ群Txの各々T2a,T2cが非導通状態(オフ状態)とされ、且つ、ローサイドトランジスタ群Tyの各々T2b,T2dが導通状態(オン状態)とされる。   In this way, when the second command signal is output from the control circuit 130, as shown in FIG. 4, each of the high-side transistor group Tx T2a and T2c is turned off (off state), and the low-side transistor Each of T2b and T2d of group Ty is turned on (on state).

本実施例にあっても、以下の如く、インバータ回路内に放電経路が形成されることとなる。例えば、フィルタコンデンサCfのL1側の極板が正電荷とされている場合(図4a)、電源ラインL1→パワートランジスタT2b→パワートランジスタT2d→電源ラインL2,を経由する放電電流が発生する。また、フィルタコンデンサCfのL2側の極板が正電荷とされている場合(図4b)、電源ラインL2→パワートランジスタT2d→パワートランジスタT2b→電源ラインL1,を経由する放電電流が発生する。   Even in this embodiment, a discharge path is formed in the inverter circuit as follows. For example, when the electrode plate on the L1 side of the filter capacitor Cf is positively charged (FIG. 4a), a discharge current is generated via the power line L1, the power transistor T2b, the power transistor T2d, and the power line L2. When the electrode plate on the L2 side of the filter capacitor Cf is positively charged (FIG. 4b), a discharge current is generated via the power supply line L2, the power transistor T2d, the power transistor T2b, and the power supply line L1.

このように、本実施例にあっても、インバータ回路内に放電経路が形成されるのだから、実施例1と同様の効果を奏することは言うまでもない。   Thus, even in the present embodiment, since the discharge path is formed in the inverter circuit, it goes without saying that the same effects as those of the first embodiment can be obtained.

本実施例に係る制御回路130は、上述した第1の指令信号と第2の指令信号とを交互に切換えるよう出力させる(第3の指令信号)。具体的には、数msec〜数sec程度の間隔で切換えられると良い。   The control circuit 130 according to the present embodiment outputs the above-described first command signal and second command signal so as to be switched alternately (third command signal). Specifically, switching is preferably performed at intervals of several milliseconds to several seconds.

このような信号(第3の指令信号)がインバータ回路120へ与えられると、「ハイサイドトランジスタ群Txの各々がオン状態,且つ,ローサイドトランジスタ群Tyの各々がオフ状態。(第1の状態)」,及び,「ハイサイドトランジスタ群Txの各々がオフ状態,且つ,ローサイドトランジスタ群Tyの各々がオン状態。(第2の状態)」,が所定間隔毎に切換えられることとなる。   When such a signal (third command signal) is given to the inverter circuit 120, “each of the high-side transistor group Tx is in an on state and each of the low-side transistor group Ty is in an off state (first state). , And “each of the high-side transistor group Tx is in an off state and each of the low-side transistor group Ty is in an on state (second state)” are switched at predetermined intervals.

この場合、放電経路は、ハイサイドトランジスタ群Txを経由する場面と、ローサイドトランジスタ群Tyを経由する場面とが交互に形成されることとなる。このような動作を実施させる理由は、トランジスタのストレスバランスを取るためである。   In this case, in the discharge path, a scene passing through the high side transistor group Tx and a scene passing through the low side transistor group Ty are alternately formed. The reason for performing such an operation is to balance the stress of the transistors.

このため、本実施例に係る解列モード処理部132bは、双方の放電経路を設定させることで、当該処理の一部期間について、放電に有利な放電経路を利用することが可能となる。また、かかる切換え動作を短時間で繰り返すことは、熱ストレスを均衡化しやすいという利点も奏する。   For this reason, the disconnection mode processing unit 132b according to the present embodiment can use the discharge path advantageous for discharge for a part of the process by setting both discharge paths. Moreover, repeating such a switching operation in a short time also has an advantage that heat stress is easily balanced.

以上、実施の形態及び実施例に基づき本発明を具体的に説明してきたが、特許請求の範囲に記載の発明は、かかる事項によって限定されるものでなく、当該発明の技術的思想に基づいて適宜変更が可能である。例えば、実施の形態にあっては、分散型電源として太陽電池モジュールが用いられている。しかし、この分散型電源なる用語の意義は、これに限らず、燃料電池,風力発電機,小規模水力発電装置等、自然エネルギーを用いて発電し得る機器に及ぶものである。このような分散型電源を用いる場合、其の電源の性質に応じて、パワーコンディショナーに組込まれるコンバータの構成・制御を適宜置換える必要がある。   Although the present invention has been specifically described above based on the embodiments and examples, the invention described in the claims is not limited by such matters, and is based on the technical idea of the invention. Changes can be made as appropriate. For example, in the embodiment, a solar cell module is used as a distributed power source. However, the meaning of the term “distributed power source” is not limited to this, but extends to equipment that can generate power using natural energy, such as a fuel cell, a wind power generator, and a small-scale hydroelectric generator. When such a distributed power source is used, it is necessary to appropriately replace the configuration and control of the converter incorporated in the power conditioner according to the nature of the power source.

10 発電システム, 12電流センサ, PVP 太陽電池モジュール, PVB 接続箱, RY1〜RY3 リレー, LD1 負荷, 100 系統連係システム, 101 発電部用入力部, 102 出力部, 103 蓄電池用入力部, 110 PFCコンバータ, 120 インバータ, 130 制御回路, 140 フィルタ回路。   DESCRIPTION OF SYMBOLS 10 Electric power generation system, 12 Current sensor, PVP solar cell module, PVB connection box, RY1-RY3 relay, LD1 load, 100 system linkage system, 101 Power generation part input part, 102 Output part, 103 Storage battery input part, 110 PFC converter , 120 inverter, 130 control circuit, 140 filter circuit.

Claims (3)

パワートランジスタを直列接続させた半導体アームを複数有する回路であって分散型電源に基づく供給電力を交流電力へ変換させるインバータ回路と、フィルタ用リアクトルと、前記インバータ回路の出力電力を系統電源へ逆潮流可能に接続させる複数の電源ラインと、一端が前記電源ラインの一方に接続され他端が前記電源ラインの他方に接続されたフィルタコンデンサと、前記電源ラインのうち前記フィルタコンデンサと前記系統電源との間に設けられ当該系統電源との解列及び連系を切換える電路遮断部と、前記パワートランジスタの動作を指令する制御回路と、を備える系統連系システムにおいて、
前記電路遮断部が解列状態とされた後、
前記制御回路は、前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を非導通状態とさせる第1の指令信号を出力させることを特徴とする系統連系システム。
A circuit having a plurality of semiconductor arms in which power transistors are connected in series, an inverter circuit that converts supply power based on a distributed power source into AC power, a filter reactor, and a reverse power flow from the output power of the inverter circuit to a system power source A plurality of power supply lines to be connected, a filter capacitor having one end connected to one of the power supply lines and the other end connected to the other of the power supply lines, and the filter capacitor of the power supply line and the system power supply. In the grid interconnection system comprising:
After the circuit breaker is disconnected,
The control circuit causes a high-side transistor group including high-side power transistors provided in each of the semiconductor arms to be in a conductive state, and includes a low-side power transistor provided in each of the semiconductor arms. A system interconnection system, wherein a first command signal for causing a low-side transistor group to be in a non-conductive state is output.
パワートランジスタを直列接続させた半導体アームを複数有する回路であって分散型電源に基づく供給電力を交流電力へ変換させるインバータ回路と、フィルタ用リアクトルと、前記インバータ回路の出力電力を系統電源へ逆潮流可能に接続させる複数の電源ラインと、一端が前記電源ラインの一方に接続され他端が前記電源ラインの他方に接続されたフィルタコンデンサと、前記電源ラインのうち前記フィルタコンデンサと前記系統電源との間に設けられ当該系統電源との解列及び連系を切換える電路遮断部と、前記パワートランジスタの動作を指令する制御回路と、を備える系統連系システムにおいて、
前記電路遮断部が解列状態とされた後、
前記制御回路は、前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を非導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を導通状態とさせる第2の指令信号を出力させることを特徴とする系統連系システム。
A circuit having a plurality of semiconductor arms in which power transistors are connected in series, an inverter circuit that converts supply power based on a distributed power source into AC power, a filter reactor, and a reverse power flow from the output power of the inverter circuit to a system power source A plurality of power supply lines to be connected, a filter capacitor having one end connected to one of the power supply lines and the other end connected to the other of the power supply lines, and the filter capacitor of the power supply line and the system power supply. In the grid interconnection system comprising:
After the circuit breaker is disconnected,
The control circuit causes a high-side transistor group including a high-side power transistor provided in each of the semiconductor arms to be in a non-conductive state, and includes a low-side power transistor provided in each of the semiconductor arms. A grid interconnection system, characterized in that a second command signal for causing a low-side transistor group to be in a conductive state is output.
パワートランジスタを直列接続させた半導体アームを複数有する回路であって分散型電源に基づく供給電力を交流電力へ変換させるインバータ回路と、フィルタ用リアクトルと、前記インバータ回路の出力電力を系統電源へ逆潮流可能に接続させる複数の電源ラインと、一端が前記電源ラインの一方に接続され他端が前記電源ラインの他方に接続されたフィルタコンデンサと、前記電源ラインのうち前記フィルタコンデンサと前記系統電源との間に設けられ当該系統電源との解列及び連系を切換える電路遮断部と、前記パワートランジスタの動作を指令する制御回路と、を備える系統連系システムにおいて、
前記電路遮断部が解列状態とされた後、
前記制御回路は、
前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を非導通状態とさせる第1の指令信号と、
前記半導体アームの各々に設けられたハイサイド側のパワートランジスタより成るハイサイドトランジスタ群を非導通状態とさせ、且つ、前記半導体アームの各々に設けられたローサイド側のパワートランジスタより成るローサイドトランジスタ群を導通状態とさせる第2の指令信号と、を交互に出力させることを特徴とする系統連系システム。
A circuit having a plurality of semiconductor arms in which power transistors are connected in series, an inverter circuit that converts supply power based on a distributed power source into AC power, a filter reactor, and a reverse power flow from the output power of the inverter circuit to a system power source A plurality of power supply lines to be connected, a filter capacitor having one end connected to one of the power supply lines and the other end connected to the other of the power supply lines, and the filter capacitor of the power supply line and the system power supply. In the grid interconnection system comprising:
After the circuit breaker is disconnected,
The control circuit includes:
The high-side transistor group composed of the high-side power transistor provided in each of the semiconductor arms is made conductive, and the low-side transistor group composed of the low-side power transistor provided in each of the semiconductor arms is non-conductive. A first command signal to be turned on;
A high-side transistor group composed of high-side power transistors provided in each of the semiconductor arms is made non-conductive, and a low-side transistor group composed of low-side power transistors provided in each of the semiconductor arms is A grid interconnection system characterized by alternately outputting a second command signal to be in a conductive state.
JP2012269905A 2012-12-11 2012-12-11 System interconnection system Pending JP2014117086A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012269905A JP2014117086A (en) 2012-12-11 2012-12-11 System interconnection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012269905A JP2014117086A (en) 2012-12-11 2012-12-11 System interconnection system

Publications (1)

Publication Number Publication Date
JP2014117086A true JP2014117086A (en) 2014-06-26

Family

ID=51172564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012269905A Pending JP2014117086A (en) 2012-12-11 2012-12-11 System interconnection system

Country Status (1)

Country Link
JP (1) JP2014117086A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070496A1 (en) * 2016-10-12 2018-04-19 パナソニックIpマネジメント株式会社 Power conversion system
JP2018152985A (en) * 2017-03-13 2018-09-27 オムロン株式会社 Safe discharging method of inverter output remaining voltage, and inverter device
JP2020010567A (en) * 2018-07-12 2020-01-16 新電元工業株式会社 System-cooperative inverter device
WO2021014540A1 (en) * 2019-07-22 2021-01-28 東芝三菱電機産業システム株式会社 Power conversion system
CN116937692A (en) * 2023-09-11 2023-10-24 杭州禾迈电力电子股份有限公司 Inverter alternating-current side discharge control method and inverter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0847176A (en) * 1994-07-30 1996-02-16 Sanyo Electric Co Ltd System interconnection inverter
JP2002345257A (en) * 2001-05-11 2002-11-29 Toyota Industries Corp Inverter
JP2012060765A (en) * 2010-09-08 2012-03-22 Denso Corp Power converter
JP2013236488A (en) * 2012-05-09 2013-11-21 Sharp Corp Inverter device, power conversion device, and dispersed power system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0847176A (en) * 1994-07-30 1996-02-16 Sanyo Electric Co Ltd System interconnection inverter
JP2002345257A (en) * 2001-05-11 2002-11-29 Toyota Industries Corp Inverter
JP2012060765A (en) * 2010-09-08 2012-03-22 Denso Corp Power converter
JP2013236488A (en) * 2012-05-09 2013-11-21 Sharp Corp Inverter device, power conversion device, and dispersed power system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070496A1 (en) * 2016-10-12 2018-04-19 パナソニックIpマネジメント株式会社 Power conversion system
JPWO2018070496A1 (en) * 2016-10-12 2019-08-08 パナソニックIpマネジメント株式会社 Power conversion system
US10840814B2 (en) 2016-10-12 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Power conversion system
JP2018152985A (en) * 2017-03-13 2018-09-27 オムロン株式会社 Safe discharging method of inverter output remaining voltage, and inverter device
JP2020010567A (en) * 2018-07-12 2020-01-16 新電元工業株式会社 System-cooperative inverter device
JP7118783B2 (en) 2018-07-12 2022-08-16 新電元工業株式会社 Grid-connected inverter device
WO2021014540A1 (en) * 2019-07-22 2021-01-28 東芝三菱電機産業システム株式会社 Power conversion system
JPWO2021014540A1 (en) * 2019-07-22 2021-12-23 東芝三菱電機産業システム株式会社 Power conversion system
JP7107442B2 (en) 2019-07-22 2022-07-27 東芝三菱電機産業システム株式会社 power conversion system
US11489341B2 (en) 2019-07-22 2022-11-01 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power conversion system
CN116937692A (en) * 2023-09-11 2023-10-24 杭州禾迈电力电子股份有限公司 Inverter alternating-current side discharge control method and inverter

Similar Documents

Publication Publication Date Title
US11205946B2 (en) Serially connected inverters
JP2017123781A5 (en)
JP6531237B2 (en) DC-AC conversion method
JP5939096B2 (en) Power converter
AU2017201476B2 (en) Single phase inverters cooperatively controlled to provide one two, or three phase unipolar electricity
KR101830666B1 (en) Power conversion apparatus
JP2014117086A (en) System interconnection system
JP5919483B2 (en) Grid interconnection device
KR101226628B1 (en) Series voltage compensation apparatus for solar generating system
JP5734010B2 (en) Power converter and control method thereof
JP6599700B2 (en) Grid interconnection device
JP4968465B2 (en) Power converter
JP5895143B2 (en) Power storage device
JP2014090563A (en) Power conditioner
JP5601912B2 (en) Control device for power converter, and grid-connected inverter system using this control device
JP6289270B2 (en) Power supply system and power conditioner
JP2010238010A (en) Converter control device, and system interconnection inverter system using the same
JP2013026516A (en) Power controller and power system
JP2011139594A (en) System interconnection system
JP7363858B2 (en) power conditioner
JP5834203B2 (en) Grid interconnection device
JP2014057393A (en) Power control device
JPWO2017199878A1 (en) Power conversion system for grid connection
JP2017169434A (en) Connection box and hybrid power storage system
CN105098836A (en) Micro isolated grid-connected and off-grid inverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151103

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170912