JP2020010567A - System-cooperative inverter device - Google Patents

System-cooperative inverter device Download PDF

Info

Publication number
JP2020010567A
JP2020010567A JP2018131966A JP2018131966A JP2020010567A JP 2020010567 A JP2020010567 A JP 2020010567A JP 2018131966 A JP2018131966 A JP 2018131966A JP 2018131966 A JP2018131966 A JP 2018131966A JP 2020010567 A JP2020010567 A JP 2020010567A
Authority
JP
Japan
Prior art keywords
voltage
output
phase
inverter
inverter device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018131966A
Other languages
Japanese (ja)
Other versions
JP7118783B2 (en
Inventor
中為 郭
Zhongwei Guo
中為 郭
洋志 石渡
Hiroshi Ishiwatari
洋志 石渡
孝志 木下
Takashi Kinoshita
孝志 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2018131966A priority Critical patent/JP7118783B2/en
Publication of JP2020010567A publication Critical patent/JP2020010567A/en
Application granted granted Critical
Publication of JP7118783B2 publication Critical patent/JP7118783B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/56Power conversion systems, e.g. maximum power point trackers

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Abstract

To achieve safe protection for a negative device, and reduce the number of components.SOLUTION: A system-cooperative inverter device 30 comprises: an input capacitor 32; an inverter 33; a filter circuit 34 formed by an inductor and an output capacitor; and a control circuit 40 that controls a switching operation of the inverter 33. The control circuit 40 has an abnormal detection part 50 that detects an abnormal state of an output voltage Vo of the filter circuit 34. The control circuit 40 makes the control of a storage electric charging of the output capacitor to be discharged to the input capacitor 32 via the inverter 33 when detecting a solo operation state separated from a power system 22 on the basis of a detection result of the abnormal detection part 50.SELECTED DRAWING: Figure 1

Description

本発明は、電力系統に対して連系可能に接続され、直流電力(DC電力)を交流電力(AC電力)に変換する系統連系インバータ装置に関するものである。   The present invention relates to a system interconnection inverter device that is connected to an electric power system so as to be able to be interconnected and converts DC power (DC power) into AC power (AC power).

図4は、特許文献1、2等に記載された従来の単相系統連系インバータ装置10を示す構成図である。
単相系統連系インバータ装置10は、直流電源1から供給される直流入力電圧Vinを単相交流の出力電圧Voに変換する装置であり、例えば、単相の商用電力系統である電力系統2に対し、遮断器3等を介して連系可能に接続されている。系統連系インバータ装置10の出力側には、負荷装置4が分岐接続されている。
FIG. 4 is a configuration diagram showing a conventional single-phase system interconnection inverter device 10 described in Patent Documents 1 and 2, and the like.
The single-phase system interconnection inverter device 10 is a device that converts a DC input voltage Vin supplied from a DC power supply 1 into a single-phase AC output voltage Vo. For example, the single-phase system interconnection inverter device 10 is connected to a power system 2 that is a single-phase commercial power system. On the other hand, they are connected via a circuit breaker 3 and the like so as to be interconnected. The load device 4 is branched and connected to the output side of the system interconnection inverter device 10.

系統連系インバータ装置10は、直流入力電圧Vinを所定の直流電圧に変換するDC/DCコンバータ11を有し、この出力側に、電荷蓄積用の入力コンデンサ12が並列に接続されている。入力コンデンサ12には、DC/ACインバータ13が接続されている。DC/ACインバータ13は、入力コンデンサ12の電圧Vdcを、図示しない制御回路から供給されるスイッチング駆動信号によりオン/オフ動作して、交流のインバータ電圧Vinv及びインバータ電流Iinvを出力する回路であり、4つのスイッチ素子(例えば、絶縁ゲートバイポーラトランジスタ、これを以下「IGBT」という。)13a1,13a2,13b1,13b2がブリッジ接続されて構成されている。DC/ACインバータ13の出力側には、フィルタ回路14が接続されている。フィルタ回路14は、入力されるインバータ電圧Vinv及びインバータ電流Iinvの高周波成分を除去して出力電圧Vo及び出力電流Ioを出力する回路であり、インダクタ14a及び出力コンデンサ14bのLC回路により構成されている。フィルタ回路14の出力側には、図示しない制御回路によりオン/オフ制御される開閉器15が接続されている。   The system interconnection inverter device 10 has a DC / DC converter 11 for converting a DC input voltage Vin into a predetermined DC voltage, and an input capacitor 12 for charge storage is connected in parallel to the output side. A DC / AC inverter 13 is connected to the input capacitor 12. The DC / AC inverter 13 is a circuit that performs an on / off operation of a voltage Vdc of the input capacitor 12 by a switching drive signal supplied from a control circuit (not shown), and outputs an AC inverter voltage Vinv and an inverter current Iinv. Four switch elements (for example, insulated gate bipolar transistors, hereinafter referred to as "IGBTs") 13a1, 13a2, 13b1, and 13b2 are configured by bridge connection. A filter circuit 14 is connected to an output side of the DC / AC inverter 13. The filter circuit 14 is a circuit that removes high-frequency components of the input inverter voltage Vinv and inverter current Iinv and outputs an output voltage Vo and an output current Io, and is configured by an LC circuit including an inductor 14a and an output capacitor 14b. . A switch 15 that is turned on / off by a control circuit (not shown) is connected to the output side of the filter circuit 14.

この種の単相系統連系インバータ装置10では、直流電源1から供給される直流入力電圧Vinが、DC/DCコンバータ11により所定の直流電圧に変換され、入力コンデンサ12に蓄積される。入力コンデンサ12に蓄積された電圧Vdcは、DC/ACインバータ13により交流のインバータ電圧Vinv及びインバータ電流Iinvに変換された後、フィルタ回路14によって高周波成分が除去される。高周波成分が除去された交流の出力電圧Vo及び出力電流Ioは、開閉器15を介して負荷装置4及び電力系統2側へ出力される。電力系統2に停電等が発生すると、遮断器3がオフ状態になり、系統連系インバータ装置10が電力系統2から切り離されて単独運転状態となり、その系統連系インバータ装置10の出力電圧Vo及び出力電流Ioが負荷装置4へ供給される。   In this type of single-phase system interconnection inverter device 10, a DC input voltage Vin supplied from a DC power supply 1 is converted into a predetermined DC voltage by a DC / DC converter 11 and stored in an input capacitor 12. The voltage Vdc stored in the input capacitor 12 is converted into an AC inverter voltage Vinv and an inverter current Iinv by a DC / AC inverter 13, and then a high frequency component is removed by a filter circuit 14. The AC output voltage Vo and the output current Io from which the high-frequency components have been removed are output to the load device 4 and the power system 2 via the switch 15. When a power failure or the like occurs in the power system 2, the circuit breaker 3 is turned off, the grid-connected inverter device 10 is disconnected from the power system 2 to be in an independent operation state, and the output voltage Vo of the grid-connected inverter device 10 and The output current Io is supplied to the load device 4.

図5は、従来の三相系統連系インバータ装置10Aを示す構成図である。この図5において、従来の図4に示す単相系統連系インバータ装置10と共通の要素には、共通の符号が付されている。
図5の三相系統連系インバータ装置10Aは、三相の商用電力系統である電力系統2Aと連系される装置である。電力系統2Aと系統連系インバータ装置10Aとの間には、三相用の遮断器3A及び負荷装置4Aが接続されている。
FIG. 5 is a configuration diagram showing a conventional three-phase system interconnection inverter device 10A. In FIG. 5, the same elements as those of the conventional single-phase system interconnection inverter device 10 shown in FIG. 4 are denoted by the same reference numerals.
The three-phase system interconnection inverter device 10A in FIG. 5 is a device that is interconnected with a power system 2A that is a three-phase commercial power system. A three-phase circuit breaker 3A and a load device 4A are connected between the power system 2A and the system interconnection inverter device 10A.

三相用系統連系インバータ装置10Aは、図4と同様のDC/DCコンバータ11及び入力コンデンサ12と、図4とは構成の異なる三相用のDC/ACインバータ13A、フィルタ回路14A及び開閉器15と、を有している。   The three-phase system interconnection inverter device 10A includes a DC / DC converter 11 and an input capacitor 12 similar to those in FIG. 4, and a three-phase DC / AC inverter 13A, a filter circuit 14A, and a switch different from those in FIG. 15.

DC/ACインバータ13Aは、入力コンデンサ12の電圧Vdcを、図示しない制御回路から供給されるスイッチング駆動信号によりオン/オフ動作して、三相交流のインバータ電圧Vinv及びインバータ電流Iinvを出力する回路であり、6つのスイッチ素子(例えば、IGBT)13a1〜13a3,13b1〜13b3がブリッジ接続されて構成されている。フィルタ回路14Aは、入力されるインバータ電圧Vinv及びインバータ電流Iinvの高周波成分を除去して三相の出力電圧Vo及び出力電流Ioを出力する回路であり、3つのインダクタ14a1〜14a3及び3つの出力コンデンサ14b1〜14b3のLC回路により構成されている。フィルタ回路14Aの出力側には、図示しない制御回路によりオン/オフ制御される三相用の開閉器15Aが接続されている。   The DC / AC inverter 13A is a circuit that performs an on / off operation of a voltage Vdc of the input capacitor 12 by a switching drive signal supplied from a control circuit (not shown), and outputs a three-phase AC inverter voltage Vinv and an inverter current Iinv. There are six switch elements (for example, IGBTs) 13a1 to 13a3 and 13b1 to 13b3 connected in a bridge. The filter circuit 14A is a circuit that removes high-frequency components of the input inverter voltage Vinv and inverter current Iinv and outputs three-phase output voltage Vo and output current Io, and includes three inductors 14a1 to 14a3 and three output capacitors. It is composed of LC circuits 14b1 to 14b3. The output side of the filter circuit 14A is connected to a three-phase switch 15A that is turned on / off by a control circuit (not shown).

このような三相系統連系インバータ装置10Aでも、単相系統連系インバータ装置10と略同様の動作が行われる。   In such a three-phase system interconnection inverter device 10A, substantially the same operation as that of the single-phase system interconnection inverter device 10 is performed.

特開2001−186664号公報JP 2001-186664 A 特許第6173978号公報(特開2016−12971号公報)Japanese Patent No. 6173978 (Japanese Patent Application Laid-Open No. 2016-12971)

一般社団法人日本電気協会「系統連系規程 JEAC9701−2016」2017年3月、追補版発行Supplementary edition of the Japan Electric Association, “Guidelines for interconnection to grid JEAC9701-2016”, March 2017

図6(a)、(b)は、従来の図5の三相系統連系インバータ装置10Aの課題を説明するための、単独運転となった時の高周波電圧出力例を示す波形図である。更に、図7(a)、(b)は、従来の図5の三相系統連系インバータ装置10Aの課題を説明するための、単独運転となった時の高電圧出力例を示す波形図である。   6 (a) and 6 (b) are waveform diagrams illustrating an example of high-frequency voltage output during single operation for explaining the problem of the conventional three-phase system interconnection inverter device 10A of FIG. Further, FIGS. 7A and 7B are waveform diagrams showing an example of high-voltage output at the time of stand-alone operation for explaining the problem of the conventional three-phase system interconnection inverter device 10A of FIG. is there.

図6(a)、(b)では、三相系統連系インバータ装置10Aが進み力率出力条件で単独運転となった時の高周波電圧出力例が示されており、同図(a)は出力電圧Voの波形、及び同図(b)は出力電流Ioの波形であり、横軸が時刻である。図6(a)、(b)の左側が電力系統停電前の波形、及び右側が電力系統停電後の波形である。
例えば、電力系統停電で三相系統連系インバータ装置10Aが単独運転状態となった時、略無負荷状態で出力電流Ioが殆ど流れないが、高周波電圧が出力されている。そのため、負荷装置4Aに悪影響を与えるので、対策を講じる必要がある。
FIGS. 6A and 6B show an example of high-frequency voltage output when the three-phase grid-connected inverter device 10A is operated independently under the advanced power factor output condition, and FIG. The waveform of the voltage Vo and the waveform (b) of FIG. 6 are the waveforms of the output current Io, and the horizontal axis represents time. 6 (a) and 6 (b) show the waveforms before the power system power outage, and the right side shows the waveforms after the power system power outage.
For example, when the three-phase grid-connected inverter device 10A enters the isolated operation state due to the power system blackout, the output current Io hardly flows in a substantially no-load state, but a high-frequency voltage is output. For this reason, the load device 4A is adversely affected, and it is necessary to take measures.

図7(a)、(b)では、軽負荷条件において電力系統停電で三相系統連系インバータ装置10Aが単独運転状態となった時の高電圧出力例が示されており、同図(a)は出力電圧Voの波形、及び同図(b)は出力電流Ioの波形であり、横軸が時刻である。図7(a)、(b)の左側が電力系統停電前の波形、及び右側が電力系統停電後の波形である。
三相系統連系インバータ装置10Aが発振停止して単独運転となった後も、出力コンデンサ14b1〜14b3の残電荷が放電されないために、高電圧出力状態が継続している。
FIGS. 7A and 7B show examples of high-voltage output when the three-phase grid-connected inverter device 10A is in an independent operation state due to a power outage under light load conditions. ) Shows the waveform of the output voltage Vo, and FIG. 3B shows the waveform of the output current Io, with the horizontal axis representing time. 7 (a) and 7 (b) show the waveforms before the power system blackout, and the right sides show the waveforms after the power system blackout.
Even after the three-phase system interconnection inverter device 10A stops oscillating and operates in an isolated state, the high-voltage output state continues because the residual charges of the output capacitors 14b1 to 14b3 are not discharged.

従来の図5の三相系統連系インバータ装置10Aでは、以下のような課題がある。
DC/ACインバータ13Aの出力電力と負荷装置4Aの消費電力との不均衡(アンバランス)条件において、電力系統2Aの停電時に、例えば、負荷装置4Aの消費電力が少ない場合、系統連系インバータ装置10Aの単独運転を検出するまでに、DC/ACインバータ13Aが出力を継続することがある。このような場合、図7(a)、(b)の右側の出力電圧Vo及び出力電流Ioの波形に示すように、DC/ACインバータ13Aの出力電力が、フィルタ回路14A内の出力コンデンサ14b1〜14b3に蓄積して出力端に高電圧を発生し、負荷装置4Aを損傷する恐れがある。又、無効電力のアンバランス条件において、系統連系インバータ装置10Aが電力系統2Aから切り離された単独運転状態になると、図6(a)の右側の出力電圧Voの波形に示すように、系統連系インバータ装置10Aから高周波の出力電圧Voを出力してしまう恐れがある。
The conventional three-phase system interconnection inverter device 10A of FIG. 5 has the following problems.
Under an unbalanced condition between the output power of the DC / AC inverter 13A and the power consumption of the load device 4A, when the power system 2A is out of power, for example, when the power consumption of the load device 4A is small, the grid-connected inverter device The output of the DC / AC inverter 13A may continue until the isolated operation of the 10A is detected. In such a case, as shown in the waveforms of the output voltage Vo and the output current Io on the right side of FIGS. 7A and 7B, the output power of the DC / AC inverter 13A is reduced by the output capacitors 14b1 to 14b1 in the filter circuit 14A. High voltage is generated at the output terminal by accumulating in the output terminal 14b3, which may damage the load device 4A. Further, under the condition of unbalance of reactive power, when the grid-connected inverter device 10A is in the isolated operation state separated from the power grid 2A, as shown in the waveform of the output voltage Vo on the right side of FIG. There is a possibility that high-frequency output voltage Vo is output from system inverter device 10A.

非特許文献1に記載された系統連系規程により、系統連系インバータ装置10A内のDC/ACインバータ13Aから進み力率の出力が求められている。そのため、系統連系インバータ装置10Aが単独運転状態になると、図6(a)の右側の出力電圧Voの波形に示すように、高周波電圧出力となるリスクが高くなる。負荷装置4A内のコンデンサに高周波電圧が印加されると、そのコンデンサに過大な高周波電流が流れて負荷装置4Aを損傷することが考えられる。   According to the grid connection rule described in Non-Patent Document 1, the output of the leading power factor is obtained from the DC / AC inverter 13A in the grid connection inverter device 10A. Therefore, when the grid-connected inverter device 10A enters the isolated operation state, the risk of high-frequency voltage output increases as shown in the waveform of the output voltage Vo on the right side of FIG. When a high-frequency voltage is applied to a capacitor in the load device 4A, an excessive high-frequency current may flow through the capacitor and damage the load device 4A.

特許文献1の技術では、安全動作のために、系統連系インバータ装置10A内の過電圧・過電流を検出し、系統連系インバータ装置10Aを停止させ、放電回路にて出力コンデンサ14b1〜14b3の電荷を放電させるようにしている。しかし、専用の放電回路が必要になるため、系統連系インバータ装置10Aの部品点数が増えて装置コストが高くなる問題がある。   In the technique of Patent Document 1, for safe operation, an overvoltage and an overcurrent in the grid-connected inverter device 10A are detected, the grid-connected inverter device 10A is stopped, and the electric charges of the output capacitors 14b1 to 14b3 are discharged by the discharge circuit. Is to be discharged. However, since a dedicated discharge circuit is required, there is a problem that the number of components of the grid-connected inverter device 10A increases and the device cost increases.

これと同様の問題が、従来の図4の単相系統連系インバータ装置10にもある。   A similar problem exists in the conventional single-phase system interconnection inverter device 10 shown in FIG.

本発明の系統連系インバータ装置は、直流入力電圧が印加される入力コンデンサと、電力系統に連系可能に接続され、前記入力コンデンサに蓄積された直流電圧をスイッチングして交流電圧に変換し、前記電力系統側へ出力するインバータと、インダクタ及び出力コンデンサを有し、前記インバータから出力される前記交流電圧の高調波成分を除去して交流の出力電圧を出力するフィルタ回路と、前記インバータのスイッチング動作を制御する制御回路と、を備えている。   The system interconnection inverter device of the present invention, an input capacitor to which a DC input voltage is applied, is connected to the power system so as to be interconnected, and converts the DC voltage stored in the input capacitor into an AC voltage by switching. A filter circuit that has an inverter that outputs to the power system side, an inductor and an output capacitor, removes a harmonic component of the AC voltage output from the inverter, and outputs an AC output voltage, and switching of the inverter. And a control circuit for controlling the operation.

前記制御回路は、前記出力電圧の異常状態を検出する異常検出部を有し、前記異常検出部の検出結果に基づき、前記電力系統から切り離された単独運転状態を検出した時に、前記出力コンデンサの蓄積電荷を、前記インバータを経由して前記入力コンデンサへ放電させるように制御する、構成になっている。   The control circuit has an abnormality detection unit that detects an abnormal state of the output voltage, and based on a detection result of the abnormality detection unit, detects an isolated operation state that is disconnected from the power system. The stored charge is controlled to be discharged to the input capacitor via the inverter.

本発明の系統連系インバータ装置によれば、例えば、三相交流のベクトル演算を用いて出力電圧を瞬時に検出してその出力電圧の異常状態を高速に検出し、この検出結果に基づき、系統連系インバータ装置の単独運転状態を検出した時に、出力コンデンサの蓄積電荷を、インバータを経由して入力コンデンサへ放電させるようにしている。そのため、負荷装置への安全保護が行える。更に、出力コンデンサの蓄積電荷を放電するための専用の放電回路を必要としないので、部品点数の削減により、装置コストの低減が可能になる。   According to the system interconnection inverter device of the present invention, for example, an output voltage is instantaneously detected using a three-phase AC vector operation, and an abnormal state of the output voltage is rapidly detected. When the isolated operation state of the interconnection inverter device is detected, the accumulated charge of the output capacitor is discharged to the input capacitor via the inverter. Therefore, safety protection for the load device can be performed. Further, since a dedicated discharge circuit for discharging the accumulated charge of the output capacitor is not required, the number of components can be reduced, and the cost of the device can be reduced.

本発明の実施例1における三相系統連系インバータ装置30を示す構成図FIG. 1 is a configuration diagram illustrating a three-phase system interconnection inverter device 30 according to a first embodiment of the present invention. 図1中の異常検出部50の構成例を示す機能ブロック図FIG. 1 is a functional block diagram showing a configuration example of an abnormality detection unit 50 in FIG. 本発明の実施例2における異常検出部50Aの構成例を示す機能ブロック図Functional block diagram illustrating a configuration example of an abnormality detection unit 50A according to a second embodiment of the present invention. 従来の単相系統連系インバータ装置10を示す構成図Configuration diagram showing a conventional single-phase system interconnection inverter device 10 従来の三相系統連系インバータ装置10Aを示す構成図Configuration diagram showing a conventional three-phase system interconnection inverter device 10A 従来の三相系統連系インバータ装置10Aの課題を説明するための、単独運転となった時の高周波電圧出力例を示す波形図Waveform diagram showing an example of high-frequency voltage output when in isolated operation, for explaining the problem of the conventional three-phase system interconnection inverter device 10A. 従来の三相系統連系インバータ装置10Aの課題を説明するための、単独運転となった時の高電圧出力例を示す波形図Waveform diagram showing an example of high-voltage output at the time of islanding operation for explaining the problem of the conventional three-phase system interconnection inverter device 10A.

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。   Embodiments of the present invention will become apparent from the following description of the preferred embodiments when read in light of the accompanying drawings. However, the drawings are for explanation only, and do not limit the scope of the present invention.

(実施例1の構成)
図1は、本発明の実施例1における三相系統連系インバータ装置30を示す構成図である。
三相系統連系インバータ装置30は、直流電源21から供給される直流入力電圧Vinを三相u,v,w交流の出力電圧Voに変換する装置であり、例えば、三相の商用電力系統である電力系統22に対し、三相用遮断器23等を介して連系可能に接続されている。系統連系インバータ装置30の出力側には、三相用負荷装置24が分岐接続されている。
(Configuration of Embodiment 1)
FIG. 1 is a configuration diagram illustrating a three-phase system interconnection inverter device 30 according to the first embodiment of the present invention.
The three-phase system interconnection inverter device 30 is a device that converts a DC input voltage Vin supplied from the DC power supply 21 into a three-phase u, v, w AC output voltage Vo, and is, for example, a three-phase commercial power system. It is connected to a certain electric power system 22 via a three-phase circuit breaker 23 and the like so as to be interconnected. A three-phase load device 24 is branch-connected to the output side of the system interconnection inverter device 30.

系統連系インバータ装置30は、図示しない制御部の制御によって直流入力電圧Vinを所定の直流電圧に変換する昇圧チョッパ方式等の単相DC/DCコンバータ31を有し、この出力側に、電荷蓄積用の入力コンデンサ32が並列に接続されている。入力コンデンサ32には、三相DC/ACインバータ33が接続されている。三相DC/ACインバータ33は、入力コンデンサ32の電圧Vdcを、制御回路40から供給されるスイッチング駆動信号S45によりオン/オフ動作して、三相u,v,w交流のインバータ電圧Vinv及びインバータ電流Iinvを出力する回路である。この三相DC/ACインバータ33は、スイッチング駆動信号S45によりオン/オフ動作する6つのスイッチ素子(例えば、IGBT)33a1〜33a3,33b1〜33b3がブリッジ接続されて構成されている。各IGBT33a1〜33a3,33b1〜33b3には、それぞれボディダイオード33cが逆並列に接続されている。   The grid interconnection inverter device 30 has a single-phase DC / DC converter 31 of a boost chopper type or the like that converts a DC input voltage Vin into a predetermined DC voltage under the control of a control unit (not shown). Input capacitors 32 are connected in parallel. A three-phase DC / AC inverter 33 is connected to the input capacitor 32. The three-phase DC / AC inverter 33 performs an on / off operation of the voltage Vdc of the input capacitor 32 by the switching drive signal S45 supplied from the control circuit 40, and outputs the three-phase u, v, w AC inverter voltage Vinv and the inverter. This is a circuit that outputs a current Iinv. The three-phase DC / AC inverter 33 is configured by bridging six switch elements (for example, IGBTs) 33a1 to 33a3, 33b1 to 33b3 that are turned on / off by a switching drive signal S45. A body diode 33c is connected to each of the IGBTs 33a1 to 33a3 and 33b1 to 33b3 in antiparallel.

DC/ACインバータ33の出力側には、三相用フィルタ回路34が接続されている。三相用フィルタ回路34は、三相のインバータ電圧Vinv及びインバータ電流Iinvの高周波成分を除去して、三相の出力周波数foを有する出力電圧Vo及び出力電流Ioを出力する回路である。この三相用フィルタ回路34は、3つのインダクタ34a1〜34a3及び3つの出力コンデンサ34b1〜34b3のLC回路により構成され、この出力側に、制御回路40によりオン/オフ制御されるリレー等の三相用開閉器35が接続されている。   A three-phase filter circuit 34 is connected to the output side of the DC / AC inverter 33. The three-phase filter circuit 34 is a circuit that removes high-frequency components of the three-phase inverter voltage Vinv and the inverter current Iinv and outputs an output voltage Vo and an output current Io having a three-phase output frequency fo. The three-phase filter circuit 34 is composed of an LC circuit including three inductors 34a1 to 34a3 and three output capacitors 34b1 to 34b3. A three-phase filter such as a relay that is turned on / off by the control circuit 40 is provided on the output side. Switch 35 is connected.

インダクタ34a1,34a3の出力側には、インバータ電流Iinvを計測して計測電流iinvを出力する計器用変流器(CT)やシャント抵抗等の電流計測器36a,36bが取り付けられている。更に、フィルタ回路34の出力側には、出力電圧Voを計測して三相u,v,wの計測電圧vo(=vu,vv,vw)を出力する計器用変圧器(VT)や抵抗分割回路等の電圧計測器37が取り付けられている。電流計測器36a,36b及び電圧計測器37の出力側には、制御回路40が接続されている。   On the output sides of the inductors 34a1 and 34a3, current transformers (CT) for measuring the inverter current Iinv and outputting the measured current iinv and current measuring instruments 36a and 36b such as shunt resistors are attached. Further, on the output side of the filter circuit 34, an instrumentation transformer (VT) for measuring the output voltage Vo and outputting the measured voltages vo (= vu, vv, vw) of the three phases u, v, w, and a resistor divider are provided. A voltage measuring device 37 such as a circuit is attached. A control circuit 40 is connected to the output sides of the current measuring devices 36a and 36b and the voltage measuring device 37.

制御回路40は、計測電流iinv及び計測電圧voに基づき、DC/ACインバータ33のスイッチング動作を制御するためのスイッチング駆動信号S45を生成し、更に、開閉器35をオン/オフするための制御信号等を生成する機能を有している。   The control circuit 40 generates a switching drive signal S45 for controlling the switching operation of the DC / AC inverter 33 based on the measurement current iinv and the measurement voltage vo, and furthermore, a control signal for turning on / off the switch 35. And the like.

制御回路40は、計測電流iinvをデジタル信号の電流計測値S41に変換する電流計測部41と、インバータ電流指令CCaとコンデンサ放電電流指令CCbとを切り替える切替部42と、を有し、この電流計測部41及び切替部42の出力側に、減算部43が接続されている。減算部43は、切替部42で切り替えられたインバータ電流指令CCa又はコンデンサ放電電流指令CCbから電流計測値S41を減算して減算値S43を出力するものであり、この出力側に、電流制御部44が接続されている。   The control circuit 40 includes a current measurement unit 41 that converts the measurement current iinv into a current measurement value S41 of a digital signal, and a switching unit 42 that switches between an inverter current command CCa and a capacitor discharge current command CCb. A subtraction unit 43 is connected to the output sides of the unit 41 and the switching unit 42. The subtraction unit 43 subtracts the current measurement value S41 from the inverter current command CCa or the capacitor discharge current command CCb switched by the switching unit 42 and outputs a subtraction value S43. Is connected.

電流制御部44は、減算値S43に対して比例積分制御等のフィートバック制御を行って変調制御信号S44を出力するものであり、この出力側に、パルス幅変調制御部(以下「PWM制御部」という。)45が接続されている。PWM制御部45は、三角波等の搬送波により変調制御信号S44をパルス幅変調してスイッチング駆動信号S45を生成し、このスイッチング駆動信号S45によってDC/ACインバータ33内のIGBT33a1〜33a3,33b1〜33b3をオン/オフ動作させるものである。   The current control unit 44 performs feedback control such as proportional integral control on the subtraction value S43 and outputs a modulation control signal S44. A pulse width modulation control unit (hereinafter “PWM control unit”) is provided on the output side. .) 45 are connected. The PWM control unit 45 generates a switching drive signal S45 by performing pulse width modulation on the modulation control signal S44 with a carrier wave such as a triangular wave, and controls the IGBTs 33a1 to 33a3, 33b1 to 33b3 in the DC / AC inverter 33 by the switching drive signal S45. An on / off operation is performed.

電圧計測器37の出力側には、異常検出部50が接続されている。異常検出部50は、計測電圧voに基づき、出力電圧Voの異常状態(例えば、過電圧や出力周波数foの異常状態)を検出して異常検出結果S50を出力し、切替部42の入力側を、インバータ電流指令CCa側からコンデンサ放電電流指令CCb側へ切り替えさせるものである。その切替部42を含む電流計測部41、減算部43、電流制御部44及びPWM制御部45は、異常検出結果S50に基づき、電力系統22から切り離された単独運転状態を検出した時に、出力コンデンサ34b1〜34b3の蓄積電荷を、DC/ACインバータ33を経由して入力コンデンサ32へ放電させる機能を有している。   An abnormality detection unit 50 is connected to the output side of the voltage measuring device 37. The abnormality detection unit 50 detects an abnormal state of the output voltage Vo (for example, an abnormal state of the overvoltage or the output frequency fo) based on the measured voltage vo, outputs an abnormality detection result S50, and sets the input side of the switching unit 42 to: This is to switch from the inverter current command CCa side to the capacitor discharge current command CCb side. When the current measuring unit 41 including the switching unit 42, the subtracting unit 43, the current controlling unit 44, and the PWM controlling unit 45 detect the isolated operation state disconnected from the power system 22 based on the abnormality detection result S50, the output capacitor It has a function of discharging the accumulated charges of 34b1 to 34b3 to the input capacitor 32 via the DC / AC inverter 33.

制御回路40は、その他、図示しないが、系統連系インバータ装置30の単独運転状態を検出して開閉器35をオフ状態にするための単独運転制御部等も有している。このような制御回路40は、中央処理装置(CPU)を有するプロセッサや個別回路等により構成されている。   Although not shown, the control circuit 40 also has an isolated operation control unit and the like for detecting the isolated operation state of the grid interconnection inverter device 30 and turning off the switch 35. The control circuit 40 includes a processor having a central processing unit (CPU), an individual circuit, and the like.

図2は、図1中の異常検出部50の構成例を示す機能ブロック図である。
この異常検出部50は、出力電圧Voの異常状態(例えば、過電圧の異常状態)を示す異常検出結果S50を出力する機能を有し、ベクトル電圧検出部51を備えている。ベクトル電圧検出部51の出力側には、フィルタ52、上限値超過検出部53、及び所定時間継続検出部54がカスケード接続(縦続接続)されている。異常検出部50には、更に、スイッチング駆動信号S45のデューティ比DRを入力する上限値又は下限値超過検出部55と、計測電圧voの瞬時値である計測電圧瞬時値の絶対値voiを入力する上限値超過検出部57と、が設けられている。上限値又は下限値超過検出部55の出力側には、所定時間継続検出部56が接続されている。上限値超過検出部57の出力側にも、所定時間継続検出部58が接続されている。3つの所定時間継続検出部54,56,58の出力側には、オア部(以下「OR部」という。)59が接続されている。
FIG. 2 is a functional block diagram illustrating a configuration example of the abnormality detection unit 50 in FIG.
The abnormality detection unit 50 has a function of outputting an abnormality detection result S50 indicating an abnormal state of the output voltage Vo (for example, an abnormal state of overvoltage), and includes a vector voltage detection unit 51. On the output side of the vector voltage detection unit 51, a filter 52, an upper limit value excess detection unit 53, and a predetermined time continuation detection unit 54 are connected in cascade (cascade connection). Further, the upper limit value or lower limit value excess detecting unit 55 for inputting the duty ratio DR of the switching drive signal S45 and the absolute value voi of the measured voltage instantaneous value which is the instantaneous value of the measured voltage vo are input to the abnormality detecting unit 50. An upper limit value excess detection section 57 is provided. The output side of the upper limit value or lower limit value excess detection section 55 is connected to a predetermined time continuation detection section 56. The output side of the upper limit value excess detection section 57 is also connected to the predetermined time continuation detection section 58. An OR section (hereinafter, referred to as an “OR section”) 59 is connected to the output side of the three predetermined time continuation detecting sections 54, 56, 58.

ベクトル電圧検出部51は、電圧計測器37で計測された出力電圧Voの計測電圧voに対するベクトル演算を行って交流電圧振幅vdを瞬時に算出するものであり、三相/二相電圧変換部51a及び交流電圧振幅算出部51bを有している。三相/二相電圧変換部51aは、次式(1)のベクトル演算により、三相u,v,wの計測電圧vo(=vu,vv,vw)を二相α,βの計測電圧vα,vβに変換して、交流電圧振幅算出部51bへ出力するものである。

Figure 2020010567
・・・(1) The vector voltage detection unit 51 performs a vector operation on the measured voltage vo of the output voltage Vo measured by the voltage measuring device 37 to instantly calculate the AC voltage amplitude vd, and the three-phase / two-phase voltage conversion unit 51a And an AC voltage amplitude calculator 51b. The three-phase / two-phase voltage converter 51a converts the measured voltages vo (= vu, vv, vw) of the three phases u, v, w into the measured voltages vα of the two phases α, β by the vector operation of the following equation (1). , Vβ, and outputs the result to the AC voltage amplitude calculator 51b.
Figure 2020010567
... (1)

交流電圧振幅算出部51bは、次式(2)により、計測電圧vα,vβから交流電圧振幅vdを瞬時に算出して、フィルタ52へ出力するものである。
vd=√(vα+vβ) ・・・(2)
The AC voltage amplitude calculator 51b calculates the AC voltage amplitude vd instantaneously from the measured voltages vα and vβ according to the following equation (2), and outputs the AC voltage amplitude vd to the filter 52.
vd = √ (vα 2 + vβ 2 ) (2)

フィルタ52は、交流電圧振幅vdを平滑して上限値超過検出部53へ出力するものである。上限値超過検出部53は、平滑された交流電圧振幅S52が上限値の閾値を超えたことを検出すると、この上限値超過検出結果S53を所定時間継続検出部54へ出力するものである。所定時間継続検出部54は、上限値超過検出結果S53が所定時間以上継続していることを検出すると、この所定時間継続検出結果S54をOR部59へ出力するものである。   The filter 52 smoothes the AC voltage amplitude vd and outputs the AC voltage amplitude vd to the upper limit value excess detection unit 53. When detecting that the smoothed AC voltage amplitude S52 has exceeded the upper limit threshold value, the upper limit value excess detection section 53 outputs the upper limit value excess detection result S53 to the continuation detection section 54 for a predetermined time. When detecting that the upper limit value excess detection result S53 has continued for a predetermined time or more, the predetermined time continuation detection section 54 outputs the predetermined time continuation detection result S54 to the OR section 59.

上限値又は下限値超過検出部55は、スイッチング駆動信号S45のデューティ比DRが所定の上限値又は下限値を超えたことを検出すると、この上限値又は下限値超過検出結果S55を所定時間継続検出部56へ出力するものである。所定時間継続検出部56は、上限値又は下限値超過検出結果S55が所定時間以上継続していることを検出すると、この所定時間継続検出結果S56をOR部59へ出力するものである。   When detecting that the duty ratio DR of the switching drive signal S45 has exceeded a predetermined upper limit or lower limit, the upper limit or lower limit excess detector 55 continuously detects the upper limit or lower limit excess detection result S55 for a predetermined time. This is output to the unit 56. Upon detecting that the upper limit value or lower limit value excess detection result S55 has continued for a predetermined time or more, the predetermined time continuation detection unit 56 outputs the predetermined time continuation detection result S56 to the OR unit 59.

上限値超過検出部57は、計測電圧瞬時値の絶対値(=|計測電圧瞬時値|)voiが所定の上限値を超えたことを検出すると、この上限値超過検出結果S57を所定時間継続検出部58へ出力するものである。所定時間継続検出部58は、上限値超過検出結果S57が所定時間以上継続したことを検出すると、この所定時間継続検出結果S58をOR部59へ出力するものである。   When detecting that the absolute value (= | measured voltage instantaneous value |) voi of the measured voltage instantaneous value exceeds the predetermined upper limit value, the upper limit value excess detection unit 57 continuously detects the upper limit value excess detection result S57 for a predetermined time. This is output to the unit 58. When detecting that the upper limit value excess detection result S57 has continued for a predetermined time or more, the predetermined time continuation detection unit 58 outputs the predetermined time continuation detection result S58 to the OR unit 59.

OR部59は、3つの所定時間継続検出結果S54,S55,S56の論理和を求め、そのいずれか1つを入力すると、出力電圧Voの異常状態を示す異常検出結果S50を、図1中の切替部42に与えるものである。   The OR unit 59 calculates the logical sum of the three predetermined time continuation detection results S54, S55, and S56, and when any one of the results is input, converts the abnormality detection result S50 indicating the abnormal state of the output voltage Vo into the abnormality detection result S50 in FIG. This is given to the switching unit 42.

(実施例1の通常動作)
図1の系統連系インバータ装置30は、通常動作の場合、遮断器23及び開閉器35がオン状態となり、電力系統22と連系されている。切替部42の入力側は、インバータ電流指令CCa側に接続され、その切替部42に入力された目標となるインバータ電流指令CCaが減算部43へ入力されている。
(Normal operation of the first embodiment)
In the case of the normal operation, the system interconnection inverter device 30 in FIG. 1 has the circuit breaker 23 and the switch 35 turned on, and is interconnected with the power system 22. The input side of the switching unit 42 is connected to the inverter current command CCa side, and the target inverter current command CCa input to the switching unit 42 is input to the subtraction unit 43.

直流電源1から供給された直流入力電圧Vinは、DC/DCコンバータ31により所定の直流電圧に変換され、この直流電圧の電荷が入力コンデンサ32に蓄積される。入力コンデンサ32に蓄積された直流電圧Vdcは、DC/ACインバータ33内におけるIGBT33a1〜33a3,33b1〜33b3のスイッチング動作により、三相のインバータ電圧Vinv及びインバータ電流Iinvに変換される。変換された三相のインバータ電圧Vinv及びインバータ電流Iinvは、フィルタ回路34内のインダクタ34a1〜34a3及び出力コンデンサ34b1〜34b3によって高周波成分が除去され、三相の出力周波数foを有する出力電圧Voが生成される。高周波成分が除去された三相の出力周波数foを有する出力電圧Voは、開閉器35を介して負荷装置24側へ出力される。   The DC input voltage Vin supplied from the DC power supply 1 is converted into a predetermined DC voltage by the DC / DC converter 31, and the charge of the DC voltage is stored in the input capacitor 32. The DC voltage Vdc stored in the input capacitor 32 is converted into a three-phase inverter voltage Vinv and an inverter current Iinv by the switching operation of the IGBTs 33a1 to 33a3 and 33b1 to 33b3 in the DC / AC inverter 33. From the converted three-phase inverter voltage Vinv and inverter current Iinv, high-frequency components are removed by inductors 34a1 to 34a3 and output capacitors 34b1 to 34b3 in the filter circuit 34, and an output voltage Vo having a three-phase output frequency fo is generated. Is done. The output voltage Vo having the three-phase output frequency fo from which the high-frequency component has been removed is output to the load device 24 via the switch 35.

インバータ電流Iinvは、電流計測器36a,36bによって計測され、この電流計測器36a,36bから出力された計測電流iinvが、電流計測部41によってデジタル信号の電流計測値S41に変換され、減算部43へ送られる。減算部43は、入力されたインバータ電流指令CCaから電流計測値S41を減算し、この減算値S43を電流制御部44へ送る。電流制御部44は、入力された減算値S43を減少させるために、比例積分制御等のフィートバック制御を行って変調制御信号S44を生成し、PWM制御部45へ与える。PWM制御部45は、変調制御信号S44を三角波等の搬送波によりパルス幅変調してスイッチング駆動信号S45を生成し、このスイッチング駆動信号S45によってDC/ACインバータ33内のIGBT33a1〜33a3,33b1〜33b3をオン/オフ動作させる。これにより、インダクタ34a1〜34a3を流れるインバータ電流Iinvは、インバータ電流指令CCaと一致する電流値に保持される。   The inverter current Iinv is measured by the current measuring devices 36a and 36b, and the measured current iinv output from the current measuring devices 36a and 36b is converted by the current measuring unit 41 into a current measurement value S41 of a digital signal, and the subtraction unit 43 Sent to The subtractor 43 subtracts the measured current value S41 from the input inverter current command CCa, and sends the subtracted value S43 to the current controller 44. The current control unit 44 generates a modulation control signal S44 by performing a feedback control such as a proportional-integral control in order to reduce the input subtraction value S43, and supplies the modulation control signal S44 to the PWM control unit 45. The PWM control unit 45 generates a switching drive signal S45 by performing pulse width modulation on the modulation control signal S44 with a carrier wave such as a triangular wave, and controls the IGBTs 33a1 to 33a3, 33b1 to 33b3 in the DC / AC inverter 33 by the switching drive signal S45. On / off operation. Thus, the inverter current Iinv flowing through the inductors 34a1 to 34a3 is maintained at a current value that matches the inverter current command CCa.

例えば、直流電源21の直流入力電圧Vinが変動し、系統連系インバータ装置30の出力電力が電力系統22の供給電力よりも大きくなると、その系統連系インバータ装置30の出力電力が負荷装置24へ供給されると共に、電力系統22へ供給(逆潮流)される。これに対し、系統連系インバータ装置30の出力電力が電力系統22の供給電力よりも小さくなると、その電力系統22の供給電力が負荷装置24へ供給される。又、負荷装置24の消費電力が大きくなると、系統連系インバータ装置30の出力電力及び電力系統22の供給電力がその負荷装置24へ供給される。
電力系統22が停電等によって遮断器23がオフ状態になると、その電力系統22から負荷装置24への電力供給が停止され、系統連系インバータ装置30が、単独運転状態へ移行する。
For example, when the DC input voltage Vin of the DC power supply 21 fluctuates and the output power of the grid-connected inverter device 30 becomes larger than the supply power of the power system 22, the output power of the grid-connected inverter device 30 is transmitted to the load device 24. The power is supplied to the power system 22 (reverse power flow). On the other hand, when the output power of the grid interconnection inverter device 30 becomes smaller than the power supplied to the power system 22, the power supplied from the power system 22 is supplied to the load device 24. When the power consumption of the load device 24 increases, the output power of the grid-connected inverter device 30 and the supply power of the power system 22 are supplied to the load device 24.
When the power circuit 22 turns off the circuit breaker 23 due to a power failure or the like, the power supply from the power system 22 to the load device 24 is stopped, and the grid interconnection inverter device 30 shifts to the isolated operation state.

(実施例1の単独運転時の動作)
例えば、図1において、電力系統22の停電等によって遮断器23がオフ状態になり、系統連系インバータ装置30が単独運転状態へ移行する時に、出力電圧Voが過電圧の異常状態になった場合、その出力電圧Voが電圧計測器37で計測され、その電圧計測器37から出力される計測電圧voが、図2の異常検出部50内のベクトル電圧検出部51に入力される。
(Operation of the first embodiment at the time of isolated operation)
For example, in FIG. 1, when the circuit breaker 23 is turned off due to a power outage of the power system 22 and the system interconnection inverter device 30 shifts to the isolated operation state, when the output voltage Vo is in an overvoltage abnormal state, The output voltage Vo is measured by the voltage measurement device 37, and the measurement voltage vo output from the voltage measurement device 37 is input to the vector voltage detection unit 51 in the abnormality detection unit 50 in FIG.

ベクトル電圧検出部51において、入力された計測電圧voは、三相/二相電圧変換部51aによって式(1)のベクトル演算が行われ、三相u,v,wの計測電圧vo(=vu,vv,vw)が二相α,βの計測電圧vα,vβに変換され、交流電圧振幅算出部51bへ出力される。交流電圧振幅算出部51bは、変換された二相α,βの計測電圧vα,vβに基づき、式(2)の演算行って交流電圧振幅vdを瞬時に算出する。   In the vector voltage detection unit 51, the three-phase / two-phase voltage conversion unit 51a performs the vector operation of the expression (1) on the input measurement voltage vo, and the measurement voltage vo (= vu) of the three-phase u, v, w , Vv, vw) are converted into two-phase α, β measurement voltages vα, vβ and output to the AC voltage amplitude calculation unit 51b. The AC voltage amplitude calculator 51b calculates the AC voltage amplitude vd instantaneously by performing the calculation of the equation (2) based on the converted two-phase α, β measurement voltages vα, vβ.

算出された交流電圧振幅vdは、フィルタ52のデジタル処理等により、平滑された交流電圧振幅S52が生成され、上限値超過検出部53へ出力される。上限値超過検出部53は、入力された交流電圧振幅S52が、上限値の閾値を超えたか否かを監視し、上限値の閾値を超えたことを検出すると、上限値超過検出結果S53を所定時間継続検出部54へ出力する。所定時間継続検出部54は、上限値超過検出結果S53が所定時間以上継続しているか否かを監視し、所定時間以上継続したことを検出すると、所定時間継続検出結果S54をOR部59へ出力する。OR部59は、所定時間継続検出結果S54を入力すると、出力電圧Voが過電圧の異常状態になっていることを示す異常検出結果S50を出力する。この時、図1の制御回路40内の図示しない単独運転検出部により、系統連系インバータ装置30の単独運転状態が検出され、その後、開閉器35がオフ状態になる。   From the calculated AC voltage amplitude vd, a smoothed AC voltage amplitude S52 is generated by digital processing of the filter 52 or the like, and is output to the upper limit value excess detection unit 53. The upper limit value excess detection unit 53 monitors whether or not the input AC voltage amplitude S52 has exceeded the upper limit value threshold, and when detecting that the input AC voltage amplitude S52 has exceeded the upper limit threshold value, determines the upper limit value excess detection result S53. Output to the time continuation detection unit 54. The predetermined time continuation detecting section 54 monitors whether the upper limit value excess detection result S53 has continued for a predetermined time or more, and outputs the predetermined time continuation detection result S54 to the OR section 59 when detecting that the upper limit value excess detection result S53 has continued for a predetermined time or more. I do. When receiving the detection result S54 for the continuation of the predetermined time, the OR unit 59 outputs an abnormality detection result S50 indicating that the output voltage Vo is in an overvoltage abnormal state. At this time, the isolated operation detection unit (not shown) in the control circuit 40 in FIG. 1 detects the isolated operation state of the grid-connected inverter device 30, and then the switch 35 is turned off.

OR部59から出力された異常検出結果S50に基づき、図1の切替部42の入力側がコンデンサ放電電流指令CCb側に切り替わり、コンデンサ放電電流指令CCbが切替部42に入力されて減算部43へ送られる。減算部43は、コンデンサ放電電流指令CCbから電流計測値S41を減算し、この減算値S43を電流制御部44へ送る。   On the basis of the abnormality detection result S50 output from the OR unit 59, the input side of the switching unit 42 in FIG. 1 switches to the capacitor discharge current command CCb side, and the capacitor discharge current command CCb is input to the switching unit 42 and sent to the subtraction unit 43. Can be The subtractor 43 subtracts the measured current value S41 from the capacitor discharge current command CCb, and sends the subtracted value S43 to the current controller 44.

電流制御部44は、減算値S43に対して比例積分制御等のフィートバック制御を行って変調制御信号S44を生成し、PWM制御部45へ出力する。PWM制御部45は、三角波等の搬送波により変調制御信号S44をパルス幅変調してスイッチング駆動信号S45を生成する。このスイッチング駆動信号S45により、DC/ACインバータ33内のIGBT33a1〜33a3,33b1〜33b3が回生動作モードになる。   The current control unit 44 performs a feedback control such as a proportional integral control on the subtraction value S43, generates a modulation control signal S44, and outputs the modulation control signal S44 to the PWM control unit 45. The PWM control unit 45 generates a switching drive signal S45 by pulse width modulating the modulation control signal S44 with a carrier wave such as a triangular wave. By this switching drive signal S45, the IGBTs 33a1 to 33a3, 33b1 to 33b3 in the DC / AC inverter 33 enter the regenerative operation mode.

すると、出力コンデンサ34b1〜34b3の蓄積電荷が、インダクタ34a1〜34a3を通して、各IGBT33a1〜33a3,33b1〜33b3のスイッチング動作により、その蓄積電荷が電圧Vdcまで昇圧され、入力コンデンサ32へ放電される。その結果、系統連系インバータ装置30の出力端における高電圧の発生が抑制される。   Then, the accumulated charges of the output capacitors 34b1 to 34b3 are boosted to the voltage Vdc by the switching operation of the IGBTs 33a1 to 33a3 and 33b1 to 33b3 through the inductors 34a1 to 34a3, and are discharged to the input capacitor 32. As a result, generation of a high voltage at the output terminal of the grid interconnection inverter device 30 is suppressed.

更に、図2の異常検出部50は、スイッチング駆動信号S45のデューティ比DRと、計測電圧瞬時値の絶対値(=|計測電圧瞬時値|)voiと、により過電圧状態を監視している。   Further, the abnormality detection unit 50 in FIG. 2 monitors the overvoltage state based on the duty ratio DR of the switching drive signal S45 and the absolute value of the measured voltage instantaneous value (= | measured voltage instantaneous value |) voi.

例えば、異常検出部50内の上限値又は下限値超過検出部55は、DC/ACインバータ33のスイッチング動作を制御するためのスイッチング駆動信号S45のデューティ比DRが所定の上限値又は下限値を超えたか否かを監視し、所定の上限値又は下限値を超えたことを検出すると、上限値又は下限値超過検出結果S55を所定時間継続検出部56へ出力する。所定時間継続検出部56は、上限値又は下限値超過検出結果S55が所定時間以上継続したか否かを監視し、所定時間以上継続したことを検出すると、所定時間継続検出結果S56をOR部59へ出力する。OR部59は、所定時間継続検出結果S56を入力すると、異常検出結果S50を図1中の切替部42に与える。   For example, the upper limit value or lower limit value excess detection unit 55 in the abnormality detection unit 50 determines that the duty ratio DR of the switching drive signal S45 for controlling the switching operation of the DC / AC inverter 33 exceeds a predetermined upper limit value or lower limit value. It monitors whether or not it has exceeded a predetermined upper limit value or lower limit value, and outputs an upper limit value or lower limit value excess detection result S55 to the continuation detection unit 56 for a predetermined time. The predetermined time continuation detecting section 56 monitors whether or not the upper limit value or lower limit value excess detection result S55 has continued for a predetermined time or more. Output to When receiving the detection result S56 for the continuation of the predetermined time, the OR unit 59 gives the detection result S50 to the switching unit 42 in FIG.

これにより、切替部42の入力側がコンデンサ放電電流指令CCb側に切り替わり、上記と同様に、減算部43、電流制御部44及びPWM制御部45の動作により、IGBT33a1〜33a3,33b1〜33b3が回生動作モードになる。そして、出力コンデンサ34b1〜34b3に蓄積された電荷が、インダクタ34a1〜34a3を通して、各IGBT33a1〜33a3,33b1〜33b3のスイッチング動作により、電圧Vdcまで昇圧され、入力コンデンサ32へ放電される。その結果、系統連系インバータ装置30の出力端における高電圧の発生が抑制される。   As a result, the input side of the switching unit 42 is switched to the capacitor discharge current command CCb side, and the IGBTs 33a1 to 33a3 and 33b1 to 33b3 are operated by the operations of the subtraction unit 43, the current control unit 44, and the PWM control unit 45, as described above. Mode. Then, the charges accumulated in the output capacitors 34b1 to 34b3 are boosted to the voltage Vdc by the switching operations of the IGBTs 33a1 to 33a3 and 33b1 to 33b3 through the inductors 34a1 to 34a3, and are discharged to the input capacitor 32. As a result, generation of a high voltage at the output terminal of the grid interconnection inverter device 30 is suppressed.

又、図2の異常検出部50内の上限値超過検出部57は、電圧計測器37で計測された計測電圧voの瞬時値の絶対値voiが所定の上限値を超えたか否かを監視し、所定の上限値を超えたことを検出すると、上限値超過検出結果S57を所定時間継続検出部58へ出力する。所定時間継続検出部58は、上限値超過検出結果S57が所定時間以上継続したか否かを監視し、所定時間以上継続したことを検出すると、所定時間継続検出結果S58をOR部59へ出力する。OR部59は、所定時間継続検出結果S58を入力すると、異常検出結果S50を図1の切替部42に与える。   2 detects whether the absolute value voi of the instantaneous value of the measured voltage vo measured by the voltage measuring device 37 has exceeded a predetermined upper limit value. When it is detected that the predetermined upper limit value has been exceeded, the upper limit value excess detection result S57 is output to the predetermined time continuation detection unit 58. The predetermined time continuation detecting section 58 monitors whether the upper limit value excess detection result S57 has continued for a predetermined time or more, and outputs the predetermined time continuation detection result S58 to the OR section 59 when detecting that the upper limit value excess detection result S57 has continued for a predetermined time or more. . When the OR unit 59 receives the detection result S58 for a predetermined period of time, the OR unit 59 gives the abnormality detection result S50 to the switching unit 42 in FIG.

これにより、上記と同様に、切替部42の入力側がコンデンサ放電電流指令CCb側に切り替わり、出力コンデンサ34b1〜34b3に蓄積された電荷が、インダクタ34a1〜34a3を通して、各IGBT33a1〜33a3,33b1〜33b3のスイッチング動作により、電圧Vdcまで昇圧され、入力コンデンサ32へ放電される。その結果、系統連系インバータ装置30の出力端における高電圧の発生が抑制される。   As a result, similarly to the above, the input side of the switching unit 42 is switched to the capacitor discharge current command CCb side, and the electric charges accumulated in the output capacitors 34b1 to 34b3 are passed through the inductors 34a1 to 34a3 to the IGBTs 33a1 to 33a3 and 33b1 to 33b3. By the switching operation, the voltage is raised to the voltage Vdc and discharged to the input capacitor 32. As a result, generation of a high voltage at the output terminal of the grid interconnection inverter device 30 is suppressed.

(実施例1の効果)
本実施例1の系統連系インバータ装置30によれば、以下の(a)、(b)のような効果がある。
(Effect of Embodiment 1)
According to the grid interconnection inverter device 30 of the first embodiment, the following effects (a) and (b) are obtained.

(a) 上記課題で説明したように、従来の図5の系統連系インバータ装置10Aでは、DC/ACインバータ13Aの出力電力と負荷装置4Aの消費電力とのアンバランス条件において、電力系統2Aの停電時に、例えば、負荷装置4Aの消費電力が少ない場合、系統連系インバータ装置10Aの単独運転を検出するまでに、DC/ACインバータ13Aが出力を継続することがある。このような場合、図7(a)の右側の出力電圧Voの波形に示すように、DC/ACインバータ13Aの出力電力がフィルタ回路14A内の出力コンデンサ14b1〜14b3に蓄積して出力端に高電圧を発生し、負荷装置4Aを損傷する恐れがある。
これに対して、本実施例1の系統連系インバータ装置30では、異常検出部50により、出力電圧Voにおける過電圧の異常状態を高速(例えば、数ms)に検出し、この異常検出結果S50に基づき、系統連系インバータ装置30の単独運転状態を検出した時に、出力コンデンサ34b1〜34b3の蓄積電荷を、インダクタ34a1〜34a3を通して、回生動作モードのDC/ACインバータ33から入力コンデンサ32へ放電させるようにしている。これにより、系統連系インバータ装置30の高電圧発生を抑制し、負荷装置24を安全に保護できる。
(A) As described in the above problem, in the conventional system interconnection inverter device 10A of FIG. 5, under the unbalance condition between the output power of the DC / AC inverter 13A and the power consumption of the load device 4A, the power system 2A During a power outage, for example, when the power consumption of the load device 4A is small, the DC / AC inverter 13A may continue to output until the isolated operation of the grid interconnection inverter device 10A is detected. In such a case, as shown in the waveform of the output voltage Vo on the right side of FIG. 7A, the output power of the DC / AC inverter 13A is accumulated in the output capacitors 14b1 to 14b3 in the filter circuit 14A and becomes high at the output terminal. Voltage may be generated, and the load device 4A may be damaged.
On the other hand, in the system interconnection inverter device 30 according to the first embodiment, the abnormality detection unit 50 detects an abnormal state of the overvoltage in the output voltage Vo at a high speed (for example, several ms). When the isolated operation state of the system interconnection inverter device 30 is detected, the accumulated charges in the output capacitors 34b1 to 34b3 are discharged from the DC / AC inverter 33 in the regenerative operation mode to the input capacitor 32 through the inductors 34a1 to 34a3. I have to. As a result, generation of high voltage in the grid-connected inverter device 30 can be suppressed, and the load device 24 can be safely protected.

(b) 従来のように、出力コンデンサ34b1〜34b3の蓄積電荷を放電するための専用の放電回路を必要としないので、部品点数の削減により、装置コストの低減が可能になる。   (B) Since a dedicated discharge circuit for discharging the accumulated charges in the output capacitors 34b1 to 34b3 is not required unlike the related art, the number of components can be reduced, and the cost of the apparatus can be reduced.

(実施例2の構成)
図3は、本発明の実施例2における異常検出部50Aの構成例を示す機能ブロック図であり、実施例1の図2に示す異常検出部50と共通の要素には共通の符号が付されている。
(Configuration of Second Embodiment)
FIG. 3 is a functional block diagram illustrating a configuration example of the abnormality detection unit 50A according to the second embodiment of the present invention. Elements common to the abnormality detection unit 50 illustrated in FIG. 2 of the first embodiment are denoted by the same reference numerals. ing.

本実施例2の異常検出部50Aは、図示を省略した実施例1のベクトル電圧検出部51、フィルタ52、上限値超過検出部53、所定時間継続検出部54、上限値又は下限値超過検出部55、所定時間継続検出部56、上限値超過検出部57及び所定時間継続検出部58と、実施例1のOR部59と、を有する他に、以下の構成が追加されている。   The abnormality detection unit 50A of the second embodiment includes the vector voltage detection unit 51, the filter 52, the upper limit excess detection unit 53, the predetermined time continuation detection unit 54, the upper limit or lower limit excess detection unit of the first embodiment (not shown). 55, a predetermined time continuation detection unit 56, an upper limit excess detection unit 57, a predetermined time continuation detection unit 58, and the OR unit 59 of the first embodiment, the following configuration is added.

本実施例2の異常検出部50Aでは、電圧計測器37の出力側に接続された瞬時位相検出部61を有し、この瞬時位相検出部61の出力側に、遅延部62及び減算部63が接続されている。更に、減算部63の出力側には、瞬時周波数演算処理部64、ローパスフィルタ65、及び所定時間継続検出部66が縦続接続されている。所定時間継続検出部66の出力側には、OR部59が接続されている。   The abnormality detection unit 50A according to the second embodiment includes an instantaneous phase detection unit 61 connected to the output side of the voltage measuring device 37. The output side of the instantaneous phase detection unit 61 includes a delay unit 62 and a subtraction unit 63. It is connected. Further, on the output side of the subtraction unit 63, an instantaneous frequency calculation processing unit 64, a low-pass filter 65, and a predetermined time continuation detection unit 66 are connected in cascade. An OR unit 59 is connected to the output side of the predetermined time continuation detection unit 66.

瞬時位相検出部61は、三相u,v,wの計測電圧voのベクトル演算を行って交流電圧位相角θ(n)を算出するものであり、三相/二相電圧変換部61a及び交流電圧位相角算出部61bにより構成されている。三相/二相電圧変換部61aは、式(1)のベクトル演算を行い、三相u,v,wの計測電圧vo(=vu,vv,vw)を二相α,βの計測電圧vα,vβに変換するものであり、この出力側に、交流電圧位相角算出部61bが接続されている。交流電圧位相角算出部61bは、変換された計測電圧vα,vβから、次式(3)により、交流電圧位相角θ(n)を算出するものであり、この出力側に、遅延部62及び減算部63が接続されている。
θ(n)=tan−1(vα/vβ)・・・(3)
The instantaneous phase detector 61 calculates the AC voltage phase angle θ (n) by performing a vector operation of the measured voltages vo of the three phases u, v, and w. The three-phase / two-phase voltage converter 61a and the AC It comprises a voltage phase angle calculator 61b. The three-phase / two-phase voltage converter 61a performs the vector operation of the equation (1), and converts the measured voltages vo (= vu, vv, vw) of the three phases u, v, w into the measured voltages vα of the two phases α, β. , Vβ, and an AC voltage phase angle calculator 61b is connected to the output side. The AC voltage phase angle calculation unit 61b calculates the AC voltage phase angle θ (n) from the converted measurement voltages vα and vβ by the following equation (3). The subtraction unit 63 is connected.
θ (n) = tan −1 (vα / vβ) (3)

遅延部62は、交流電圧位相角θ(n)を1サンプリング周期だけ遅延(z−1、但し、zはz変換演算子)させ、遅延後の交流電圧位相角θ(n−1)を減算部63へ出力するものである。減算部63は、交流電圧位相角θ(n)から遅延後の交流電圧位相角θ(n−1)を減算して位相角変化量Δθ(n)を求めるものであり、この出力側に、瞬時周波数演算処理部64が接続されている。瞬時周波数演算処理部64は、次式(4)に従い、サンプリング周期(1/fs)の位相角変化量Δθ(n)により、瞬時周波数fiを算出するものであり、この出力側に、ローパスフィルタ65が接続されている。
fi=Δθ(n)×(fs/2π)・・・(4)
但し、fs;サンプリング周波数
The delay unit 62 delays the AC voltage phase angle θ (n) by one sampling period (z −1 , where z is a z conversion operator), and subtracts the delayed AC voltage phase angle θ (n−1). This is output to the unit 63. The subtraction unit 63 subtracts the delayed AC voltage phase angle θ (n−1) from the AC voltage phase angle θ (n) to obtain a phase angle change Δθ (n). The instantaneous frequency calculation processing unit 64 is connected. The instantaneous frequency calculation processing unit 64 calculates the instantaneous frequency fi based on the phase angle variation Δθ (n) of the sampling period (1 / fs) according to the following equation (4). 65 are connected.
fi = Δθ (n) × (fs / 2π) (4)
Where fs: sampling frequency

ローパスフィルタ65は、瞬時周波数fiの高周波成分を除去するものであり、例えば、デジタル処理を行う場合、入力信号をx(n)、出力信号をy(n)にすると、次式(5)から、その出力信号y(n)を算出できる。
y(n)=(1−k)×y(n−1)+k×x(n)・・・(5)
但し、k;フィルタ定数
なお、ローパスフィルタ65の構成は、式(5)の演算式に限定されず、種々の構成を採用できる。このローパスフィルタ65の出力側には、所定時間継続検出部66が接続されている。
The low-pass filter 65 removes high-frequency components of the instantaneous frequency fi. For example, when performing digital processing, if an input signal is x (n) and an output signal is y (n), the following equation (5) is obtained. , Its output signal y (n) can be calculated.
y (n) = (1−k) × y (n−1) + k × x (n) (5)
Note that k is a filter constant. The configuration of the low-pass filter 65 is not limited to the arithmetic expression of Expression (5), and various configurations can be adopted. The output side of the low-pass filter 65 is connected to a continuation detection unit 66 for a predetermined time.

所定時間継続検出部66は、高周波成分が除去された瞬時周波数filが所定の上下限値を超えてこの上下限超過状態が所定時間以上継続するか否かの監視を行い、所定時間以上継続したことを検出すると、出力電圧Voの異常状態(例えば、出力周波数foの異常状態)を示す検出結果S66をOR部59へ出力するものである。OR部59からは、出力周波数foの異常状態を示す検出結果S66に対応する異常検出結果S50が出力され、図1中の切替部42へ与えられる構成になっている。   The predetermined time continuation detection unit 66 monitors whether or not the instantaneous frequency file from which the high-frequency component has been removed exceeds a predetermined upper and lower limit value and this upper and lower limit excess state continues for a predetermined time or more, and has continued for a predetermined time or more. When this is detected, a detection result S66 indicating an abnormal state of the output voltage Vo (for example, an abnormal state of the output frequency fo) is output to the OR unit 59. The OR unit 59 outputs an abnormality detection result S50 corresponding to the detection result S66 indicating the abnormal state of the output frequency fo, and is provided to the switching unit 42 in FIG.

(実施例2の動作)
図3の異常検出部50Aにおいて、図1の三相u,v,wの出力電圧Voが電圧計測器37で計測されると、この三相u,v,wの計測電圧vo(=vu,vv,vw)が瞬時位相検出部61内の三相/二相変換部61aに入力される。三相/二相変換部61aは、式(1)により、三相u,v,wの計測電圧vo(=vu,vv,vw)のベクトル演算を行い、三相u,v,wの計測電圧voを二相の計測電圧vα,vβに変換し、この計測電圧vα,vβを交流電圧位相角算出部61bへ出力する。交流電圧位相角算出部61bは、変換された計測電圧vα,vβから、式(3)により、交流電圧位相角θ(n)を算出し、この交流電圧位相角θ(n)を遅延部62及び減算部63へ出力する。
(Operation of Embodiment 2)
When the output voltage Vo of the three phases u, v, w in FIG. 1 is measured by the voltage measuring device 37 in the abnormality detection unit 50A of FIG. 3, the measurement voltage vo (= vu, v) of the three phases u, v, w vv, vw) are input to the three-phase / two-phase converter 61a in the instantaneous phase detector 61. The three-phase / two-phase conversion unit 61a performs a vector operation of the measurement voltage vo (= vu, vv, vw) of the three-phase u, v, w according to Expression (1), and measures the three-phase u, v, w. The voltage vo is converted into two-phase measured voltages vα and vβ, and the measured voltages vα and vβ are output to the AC voltage phase angle calculator 61b. The AC voltage phase angle calculation unit 61b calculates the AC voltage phase angle θ (n) from the converted measurement voltages vα and vβ by Expression (3), and converts the AC voltage phase angle θ (n) to the delay unit 62. And output to the subtraction unit 63.

遅延部62は、交流電圧位相角θ(n)を1サンプリング周期だけ遅延(z−1)させ、遅延後の交流電圧位相角θ(n−1)を減算部63へ出力する。減算部63は、交流電圧位相角θ(n)から遅延後の交流電圧位相角θ(n−1)を減算して位相角変化量Δθ(n)を求め、この位相角変化量Δθ(n)を瞬時周波数演算処理部64へ出力する。瞬時周波数演算処理部64は、式(4)により、位相角変化量Δθ(n)から瞬時周波数fiを算出し、この瞬時周波数fiをローパスフィルタ65へ出力する。 The delay unit 62 delays the AC voltage phase angle θ (n) by one sampling period (z −1 ), and outputs the delayed AC voltage phase angle θ (n−1) to the subtraction unit 63. The subtractor 63 subtracts the delayed AC voltage phase angle θ (n−1) from the AC voltage phase angle θ (n) to obtain a phase angle change Δθ (n), and the phase angle change Δθ (n). ) Is output to the instantaneous frequency calculation processing section 64. The instantaneous frequency calculation processing unit 64 calculates the instantaneous frequency fi from the phase angle change amount Δθ (n) according to equation (4), and outputs the instantaneous frequency fi to the low-pass filter 65.

ローパスフィルタ65は、式(5)等から、瞬時周波数fiの高周波成分を除去し、この除去した瞬時周波数filを所定時間継続検出部66へ出力する。所定時間継続検出部66は、高周波成分が除去された瞬時周波数filが所定の上下限値を超えてこの上下限超過状態が所定時間以上継続するか否かの監視を行い、所定時間以上継続したことを検出すると、出力周波数foの異常状態を示す検出結果S66をOR部59へ出力する。すると、OR部59から、出力周波数foの異常状態を示す検出結果S66に対応する異常検出結果S50が出力され、図1中の切替部42に与えられる。   The low-pass filter 65 removes the high-frequency component of the instantaneous frequency fi from Expression (5) and the like, and outputs the removed instantaneous frequency fi to the continuous time detection unit 66 for a predetermined time. The predetermined time continuation detection unit 66 monitors whether or not the instantaneous frequency file from which the high-frequency component has been removed exceeds a predetermined upper and lower limit value and this upper and lower limit excess state continues for a predetermined time or more, and has continued for a predetermined time or more. When this is detected, a detection result S66 indicating an abnormal state of the output frequency fo is output to the OR unit 59. Then, an abnormality detection result S50 corresponding to the detection result S66 indicating the abnormal state of the output frequency fo is output from the OR unit 59, and is provided to the switching unit 42 in FIG.

そして、実施例1と同様に、切替部42の入力側がコンデンサ放電電流指令CCb側に切り替わり、減算部43、電流制御部44及びPWM制御部45の動作により、IGBT33a1〜33a3,33b1〜33b3が回生動作モードになる。すると、出力コンデンサ34b1〜34b3に蓄積された電荷が、インダクタ34a1〜34a3を通して、各IGBT33a1〜33a3,33b1〜33b3のスイッチング動作により、電圧Vdcまで昇圧され、入力コンデンサ32へ放電される。これにより、系統連系インバータ装置30の出力端における高電圧の発生が抑制される。   Then, as in the first embodiment, the input side of the switching unit 42 is switched to the capacitor discharge current command CCb side, and the IGBTs 33a1 to 33a3, 33b1 to 33b3 are regenerated by the operations of the subtraction unit 43, the current control unit 44, and the PWM control unit 45. The operation mode is set. Then, the charges accumulated in the output capacitors 34b1 to 34b3 are boosted to the voltage Vdc by the switching operation of the IGBTs 33a1 to 33a3 and 33b1 to 33b3 through the inductors 34a1 to 34a3, and are discharged to the input capacitor 32. Thereby, generation of a high voltage at the output terminal of the grid interconnection inverter device 30 is suppressed.

(実施例2の効果)
本実施例2の系統連系インバータ装置30によれば、以下の(1)〜(3)のような効果がある。
(Effect of Embodiment 2)
According to the grid interconnection inverter device 30 of the second embodiment, the following effects (1) to (3) are obtained.

(1) 従来の系統連系インバータ装置10Aでは、無効電力のアンバランス条件において、系統連系インバータ装置10Aが電力系統2Aから切り離された単独運転状態になると、図6(a)の右側の出力電圧Voの波形に示すように、DC/ACインバータ13Aから高周波電圧を出力してしまう恐れがある。
これに対して、本実施例2の系統連系インバータ装置30では、出力電圧Voの周波数異常状態を高速(例えば、数ms)に検出し、系統連系インバータ装置30を停止させることにより、負荷装置24を安全に保護できる。又、高周波出力と同時に、高電圧も同時に発生する可能性があるので、系統連系インバータ装置30を停止させる前に、電圧異常検出と同じように、インバータ電流指令CCaを回生動作のコンデンサ放電電流指令CCbに切り替えることにより、出力コンデンサ34b1〜34b3の残留電荷を、DC/ACインバータ33を通して入力コンデンサ32へ放電させることで、残留電荷の高電圧を抑制し、負荷装置24を安全に保護できる。
(1) In the conventional grid-connected inverter device 10A, when the grid-connected inverter device 10A is in the isolated operation state separated from the power system 2A under the unbalanced condition of the reactive power, the output on the right side of FIG. As shown in the waveform of the voltage Vo, the DC / AC inverter 13A may output a high-frequency voltage.
On the other hand, in the grid-connected inverter device 30 according to the second embodiment, the abnormal frequency state of the output voltage Vo is detected at a high speed (for example, several milliseconds), and the grid-connected inverter device 30 is stopped. The device 24 can be safely protected. Since the high voltage may be generated simultaneously with the high-frequency output, the inverter current command CCa may be changed to the capacitor discharge current for the regenerative operation before the system interconnection inverter device 30 is stopped in the same manner as in the voltage abnormality detection. By switching to the command CCb, the residual charges of the output capacitors 34b1 to 34b3 are discharged to the input capacitor 32 through the DC / AC inverter 33, whereby the high voltage of the residual charges can be suppressed, and the load device 24 can be safely protected.

(2) 従来の系統連系インバータ装置10Aでは、非特許文献1に記載された系統連系規程により、DC/ACインバータ13Aから進み力率の出力が求められている。そのため、系統連系インバータ装置10Aが単独運転状態になると、図6(a)の右側の出力電圧Voの波形に示すように、高周波電圧出力となるリスクが高くなる。負荷装置4A内のコンデンサに高周波電圧が印加されると、そのコンデンサに過大な高周波電流が流れて負荷装置4Aを損傷することが考えられる。
これに対して、本実施例2の系統連系インバータ装置30では、前記系統連系規程により、DC/ACインバータ33から進み力率の出力が求められている条件下において、系統連系インバータ装置30が単独運転状態になっても、高速に周波数異常を検出して停止することができるため、高周波電圧出力となるリスクがない。そのため、例えば、負荷装置24内のコンデンサに高周波電圧が印加されて過大な高周波電流が流れることがなく、負荷装置24の損傷を防止できる。
(2) In the conventional system interconnection inverter device 10A, the output of the leading power factor is obtained from the DC / AC inverter 13A according to the system interconnection rule described in Non-Patent Document 1. Therefore, when the grid-connected inverter device 10A enters the isolated operation state, the risk of high-frequency voltage output increases as shown in the waveform of the output voltage Vo on the right side of FIG. When a high-frequency voltage is applied to a capacitor in the load device 4A, an excessive high-frequency current may flow through the capacitor and damage the load device 4A.
On the other hand, in the system interconnection inverter device 30 of the second embodiment, under the condition that the output of the leading power factor is required from the DC / AC inverter 33 according to the system interconnection rule, the system interconnection inverter device 30 is used. Even if the unit 30 enters the isolated operation state, it is possible to detect a frequency abnormality at a high speed and stop the operation, so that there is no risk of a high-frequency voltage output. Therefore, for example, the high frequency voltage is not applied to the capacitor in the load device 24 and an excessive high frequency current does not flow, and the load device 24 can be prevented from being damaged.

(3) 実施例1の効果と同様に、出力コンデンサ34b1〜34b3の蓄積電荷を放電するための専用の放電回路を必要としないので、部品点数の削減により、装置コストの低減が可能になる。   (3) Similar to the effect of the first embodiment, since a dedicated discharge circuit for discharging the accumulated charges of the output capacitors 34b1 to 34b3 is not required, the number of components can be reduced, and the cost of the apparatus can be reduced.

(実施例1、2の変形例)
本発明は、上記実施例1、2に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(i)〜(iii)のようなものがある。
(Modification of Examples 1 and 2)
The present invention is not limited to the first and second embodiments, and various usage forms and modifications are possible. For example, there are the following (i) to (iii) as the use forms and modified examples.

(i) 制御回路40は、図示以外の構成に変更しても良い。例えば、実施例2の異常検出部50Aは、実施例1の異常検出部50が有する出力電圧Voの電圧異常検出機能に加えて、出力周波数foの異常検出機能を付加しているが、出力周波数foの異常検出機能のみを設けても良い。これにより、実施例2と略同様の効果が得られる。
(ii) 図1の三相系統連系インバータ装置30における電力変換部は、図示以外の構成に変更しても良い。例えば、DC/ACインバータ33は、IGBT33a1〜33a3,33b1〜33b3以外のMOS型電界効果トランジスタ(MOSFET)、SiCトランジスタ、GaNトランジスタ等の他のスイッチ素子で構成しても良い。
(iii) 図1は、三相系統連系インバータ装置30であるが、本発明は、従来の図4のような単相系統連系インバータ装置10にも適用できる。
(I) The control circuit 40 may be changed to a configuration other than that illustrated. For example, the abnormality detection unit 50A of the second embodiment has an abnormality detection function of the output frequency fo in addition to the abnormality detection function of the output voltage Vo of the abnormality detection unit 50 of the first embodiment. Only the fo abnormality detection function may be provided. Thereby, substantially the same effects as in the second embodiment can be obtained.
(Ii) The power conversion unit in the three-phase system interconnection inverter device 30 in FIG. 1 may be changed to a configuration other than that illustrated. For example, the DC / AC inverter 33 may be configured by other switching elements such as MOS field effect transistors (MOSFETs), SiC transistors, and GaN transistors other than the IGBTs 33a1 to 33a3 and 33b1 to 33b3.
(Iii) FIG. 1 shows a three-phase system interconnection inverter device 30, but the present invention can also be applied to a conventional single-phase system interconnection inverter device 10 as shown in FIG.

22 電力系統
24 負荷装置
30 系統連系インバータ装置
32 入力コンデンサ
33 DC/ACインバータ
34 フィルタ回路
34a1〜34a3 インダクタ
34b1〜34b3 出力コンデンサ
40 制御回路
42 切替部
43,63 減算部
44 電流制御部
45 PWM制御部
50,50A 異常検出部
51 ベクトル電圧検出部
52 フィルタ
53,57 上限値超過検出部
54,56,58,66 所定時間継続検出部
55 上限値又は下限値超過検出部
59 OR回路
61 瞬時位相検出部
62 遅延部
64 瞬時周波数演算処理部
65 ローパスフィルタ
Reference Signs List 22 power system 24 load device 30 system interconnection inverter device 32 input capacitor 33 DC / AC inverter 34 filter circuit 34a1 to 34a3 inductor 34b1 to 34b3 output capacitor 40 control circuit 42 switching unit 43, 63 subtraction unit 44 current control unit 45 PWM control Unit 50, 50A abnormality detection unit 51 vector voltage detection unit 52 filter 53, 57 upper limit excess detection unit 54, 56, 58, 66 predetermined time continuation detection unit 55 upper limit or lower limit excess detection unit 59 OR circuit 61 instantaneous phase detection Unit 62 delay unit 64 instantaneous frequency calculation processing unit 65 low-pass filter

Claims (5)

直流入力電圧が印加される入力コンデンサと、
電力系統に連系可能に接続され、前記入力コンデンサに蓄積された直流電圧をスイッチングして交流電圧に変換し、前記電力系統側へ出力するインバータと、
インダクタ及び出力コンデンサを有し、前記インバータから出力される前記交流電圧の高調波成分を除去して交流の出力電圧を出力するフィルタ回路と、
前記インバータのスイッチング動作を制御する制御回路と、
を備え、
前記制御回路は、
前記出力電圧の異常状態を検出する異常検出部を有し、
前記異常検出部の検出結果に基づき、前記電力系統から切り離された単独運転状態を検出した時に、前記出力コンデンサの蓄積電荷を、前記インバータを経由して前記入力コンデンサへ放電させるように制御する、
構成になっていることを特徴とする系統連系インバータ装置。
An input capacitor to which a DC input voltage is applied;
An inverter that is connected to the power system so as to be interconnected, converts a DC voltage stored in the input capacitor into an AC voltage, and outputs the AC voltage to the power system side;
A filter circuit that has an inductor and an output capacitor, and that removes a harmonic component of the AC voltage output from the inverter and outputs an AC output voltage;
A control circuit for controlling a switching operation of the inverter;
With
The control circuit includes:
An abnormality detection unit that detects an abnormal state of the output voltage,
Based on the detection result of the abnormality detection unit, when detecting an isolated operation state disconnected from the power system, control to discharge the accumulated charge of the output capacitor to the input capacitor via the inverter,
A system interconnection inverter device having a configuration.
前記出力電圧は、三相交流電圧であり、
前記異常検出部は、
前記三相交流電圧のベクトル演算を行って交流電圧振幅を瞬時に算出し、前記交流電圧振幅が閾値以上で所定時間以上継続した時に、前記三相交流電圧の前記異常状態を検出することを特徴とする請求項1記載の系統連系インバータ装置。
The output voltage is a three-phase AC voltage,
The abnormality detection unit,
The three-phase AC voltage vector operation is performed to calculate the AC voltage amplitude instantaneously, and when the AC voltage amplitude is equal to or more than a threshold and continues for a predetermined time or more, the abnormal state of the three-phase AC voltage is detected. The system interconnection inverter device according to claim 1, wherein
前記異常検出部は、
前記出力電圧の瞬時値が過電圧上限値を超えた状態が所定時間以上継続した時に、前記出力電圧の前記異常状態を検出することを特徴とする請求項1記載の系統連系インバータ装置。
The abnormality detection unit,
The system interconnection inverter device according to claim 1, wherein the abnormal state of the output voltage is detected when a state in which the instantaneous value of the output voltage exceeds the overvoltage upper limit value continues for a predetermined time or more.
前記異常検出部は、
前記スイッチング動作を制御するスイッチング駆動信号のデューティ比が所定の上限値又は下限値を超えた状態が所定時間以上継続した時に、前記出力電圧の前記異常状態を検出することを特徴とする請求項1記載の系統連系インバータ装置。
The abnormality detection unit,
2. The abnormal state of the output voltage is detected when a state in which a duty ratio of a switching drive signal for controlling the switching operation exceeds a predetermined upper limit value or a lower limit value continues for a predetermined time or more. The grid-connected inverter device as described.
前記出力電圧は、三相交流電圧であり、
前記異常検出部は、
前記三相交流電圧のベクトル演算を行って交流電圧位相角を算出し、サンプリング周期の前記交流電圧位相角の変化により瞬時周波数を算出し、前記瞬時周波数が所定の上下限値を超えて所定時間以上継続した時に、前記三相交流電圧の前記異常状態を検出することを特徴とする請求項1記載の系統連系インバータ装置。
The output voltage is a three-phase AC voltage,
The abnormality detection unit,
A vector operation of the three-phase AC voltage is performed to calculate an AC voltage phase angle, an instantaneous frequency is calculated based on a change in the AC voltage phase angle during a sampling period, and the instantaneous frequency exceeds a predetermined upper and lower limit for a predetermined time. 2. The system interconnection inverter device according to claim 1, wherein the abnormal state of the three-phase AC voltage is detected when the continuation is continued.
JP2018131966A 2018-07-12 2018-07-12 Grid-connected inverter device Active JP7118783B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018131966A JP7118783B2 (en) 2018-07-12 2018-07-12 Grid-connected inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018131966A JP7118783B2 (en) 2018-07-12 2018-07-12 Grid-connected inverter device

Publications (2)

Publication Number Publication Date
JP2020010567A true JP2020010567A (en) 2020-01-16
JP7118783B2 JP7118783B2 (en) 2022-08-16

Family

ID=69152483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018131966A Active JP7118783B2 (en) 2018-07-12 2018-07-12 Grid-connected inverter device

Country Status (1)

Country Link
JP (1) JP7118783B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023053289A1 (en) * 2021-09-29 2023-04-06 東芝三菱電機産業システム株式会社 Control device, power conversion device, and ac capacitor failure detection method
WO2023153048A1 (en) 2022-02-10 2023-08-17 株式会社日立産機システム Power conversion device
CN116937692A (en) * 2023-09-11 2023-10-24 杭州禾迈电力电子股份有限公司 Inverter alternating-current side discharge control method and inverter
WO2024004048A1 (en) * 2022-06-28 2024-01-04 三菱電機株式会社 Power conversion device and vehicle auxiliary power supply device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060000A (en) * 1998-08-04 2000-02-25 Nissin Electric Co Ltd Distribution type power-supply equipment
JP2005287136A (en) * 2004-03-29 2005-10-13 Honda Motor Co Ltd Precharger of smoothing capacitor
JP2007264085A (en) * 2006-03-27 2007-10-11 Matsushita Electric Ind Co Ltd Electromagnetic induction heating controller and image forming apparatus with the same
JP2011188690A (en) * 2010-03-10 2011-09-22 Toshiba It & Control Systems Corp Islanding detection device of inverter and method of detecting islanding
JP2013236488A (en) * 2012-05-09 2013-11-21 Sharp Corp Inverter device, power conversion device, and dispersed power system
JP2014117086A (en) * 2012-12-11 2014-06-26 Diamond Electric Mfg Co Ltd System interconnection system
US20150103573A1 (en) * 2012-04-26 2015-04-16 General Electric Company Power converter system, damping system, and method of operating a power converter system
WO2016051500A1 (en) * 2014-09-30 2016-04-07 株式会社安川電機 Power conversion device, power generation system, and current control method
JP2016054577A (en) * 2014-09-03 2016-04-14 株式会社日立産機システム Power conditioner

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060000A (en) * 1998-08-04 2000-02-25 Nissin Electric Co Ltd Distribution type power-supply equipment
JP2005287136A (en) * 2004-03-29 2005-10-13 Honda Motor Co Ltd Precharger of smoothing capacitor
JP2007264085A (en) * 2006-03-27 2007-10-11 Matsushita Electric Ind Co Ltd Electromagnetic induction heating controller and image forming apparatus with the same
JP2011188690A (en) * 2010-03-10 2011-09-22 Toshiba It & Control Systems Corp Islanding detection device of inverter and method of detecting islanding
US20150103573A1 (en) * 2012-04-26 2015-04-16 General Electric Company Power converter system, damping system, and method of operating a power converter system
JP2013236488A (en) * 2012-05-09 2013-11-21 Sharp Corp Inverter device, power conversion device, and dispersed power system
JP2014117086A (en) * 2012-12-11 2014-06-26 Diamond Electric Mfg Co Ltd System interconnection system
JP2016054577A (en) * 2014-09-03 2016-04-14 株式会社日立産機システム Power conditioner
WO2016051500A1 (en) * 2014-09-30 2016-04-07 株式会社安川電機 Power conversion device, power generation system, and current control method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023053289A1 (en) * 2021-09-29 2023-04-06 東芝三菱電機産業システム株式会社 Control device, power conversion device, and ac capacitor failure detection method
JPWO2023053289A1 (en) * 2021-09-29 2023-04-06
WO2023153048A1 (en) 2022-02-10 2023-08-17 株式会社日立産機システム Power conversion device
WO2024004048A1 (en) * 2022-06-28 2024-01-04 三菱電機株式会社 Power conversion device and vehicle auxiliary power supply device
CN116937692A (en) * 2023-09-11 2023-10-24 杭州禾迈电力电子股份有限公司 Inverter alternating-current side discharge control method and inverter

Also Published As

Publication number Publication date
JP7118783B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
JP3725015B2 (en) Uninterruptible power system
JP7118783B2 (en) Grid-connected inverter device
US9960709B2 (en) Power conversion device
US11056907B2 (en) Uninterruptible power supply device
US10615636B2 (en) Uninterruptible power supply
US8988906B2 (en) Power conversion apparatus
JPH0965658A (en) Power converter
US9337750B2 (en) Power conversion apparatus
KR101393235B1 (en) Power topology of fault ride through mode pwm switching and the control method
JP5645209B2 (en) Power converter
JP2018019481A (en) Power conversion device
CN112352366B (en) Uninterruptible power supply device
JP5734083B2 (en) Power converter
JP5490263B2 (en) Power converter
JP2002335632A (en) System linkage inverter
JP5115730B2 (en) PWM converter device
JP7371545B2 (en) Power conversion device and its control method
JP5490801B2 (en) Self-excited reactive power compensator
JP6973037B2 (en) Instantaneous voltage drop compensation device and instantaneous voltage drop compensation system
JP5294908B2 (en) Power converter
JP5528730B2 (en) Power converter
KR100844753B1 (en) Pwm cycloconverter input voltage detection method and device
JP5169396B2 (en) Power converter control circuit
CN114600337A (en) Uninterruptible power supply device
JP2013243934A (en) Self-excited reactive power compensation device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220803

R150 Certificate of patent or registration of utility model

Ref document number: 7118783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150