JP4722625B2 - Memory access control circuit, method and application storage method - Google Patents
Memory access control circuit, method and application storage method Download PDFInfo
- Publication number
- JP4722625B2 JP4722625B2 JP2005250198A JP2005250198A JP4722625B2 JP 4722625 B2 JP4722625 B2 JP 4722625B2 JP 2005250198 A JP2005250198 A JP 2005250198A JP 2005250198 A JP2005250198 A JP 2005250198A JP 4722625 B2 JP4722625 B2 JP 4722625B2
- Authority
- JP
- Japan
- Prior art keywords
- application
- memory
- address information
- reference list
- application reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、メモリアクセス制御回路、メモリアクセス制御方法およびアプリケーション格納方法に関する。 The present invention relates to a memory access control circuit, a memory access control method, and an application storage method.
従来、マルチアプリケーションのICカードにおけるメモリ領域の利用を許可された事業者、あらかじめ許可されたメモリ領域サイズ、メモリ領域位置を越えてメモリ領域を不当に消費することを防止することが行われている(例えば、特許文献1参照)。 2. Description of the Related Art Conventionally, businesses that are permitted to use memory areas in multi-application IC cards, memory areas that have been permitted in advance, and memory areas that have been used are prevented from being unreasonably consumed. (For example, refer to Patent Document 1).
また、書き換え可能な複数のアプリケーションを格納可能なマルチアプリケーションICカードにおいて、複数の通信手段に選択されたデータに対応するアプリケーションを、複数のアプリケーションから選択して起動することが行われている(例えば、特許文献2参照)。 Further, in a multi-application IC card capable of storing a plurality of rewritable applications, an application corresponding to data selected by a plurality of communication means is selected from a plurality of applications and started (for example, , See Patent Document 2).
また、高級言語もしくは中間言語より機械語に翻訳する際に、秘密情報を書き換えられた、もしくは読み出された場合はその動作を検知し、翻訳を中止することが行われている(例えば、特許文献3参照)。 Also, when translating high-level languages or intermediate languages into machine language, if secret information is rewritten or read out, the operation is detected and the translation is stopped (for example, patents) Reference 3).
また、メモリー保護機能として、汎用OS(Operating System)が備えるMMU(Memory Management Unit)を応用した仮想記憶機構が用いられている。(例えば、非特許文献1参照)。
しかしながら、このような方法では、同一メモリ内に複数のアプリケーションが存在することで、CPUのリソースが乏しい場合や、OSがマルチアプリケーションに対応した仮想メモリなどのメモリアクセス管理をサポートしていない場合、各アプリケーションは互いの使用するメモリ領域への書き込みを禁止することができないため、他のアプリケーションからの無許可の参照やバグによる誤消去、上書きを防止できず、安全性が低くなるという事情があった。また、メモリ内の秘密情報とは関連のない部分に関しては、悪意を持ったアプリケーションなどによって侵入される可能性があるという事情があった。 However, in such a method, when there are a plurality of applications in the same memory, CPU resources are scarce, or the OS does not support memory access management such as virtual memory corresponding to multi-applications, Since each application cannot prohibit writing to the memory area used by each other, unauthorized references from other applications, erroneous erasure due to bugs, and overwriting cannot be prevented, resulting in reduced safety. It was. In addition, there is a situation in which a portion unrelated to the secret information in the memory may be invaded by a malicious application or the like.
また、メモリ領域の残メモリサイズやアプリケーションの不当なメモリ領域の占有をチェックすることは可能であったが、さらに有効に複数のアプリケーションを活用するためには、限られたメモリ領域に効率的に複数のアプリケーションを配置する必要があるという事情があった。 In addition, it was possible to check the remaining memory size of the memory area and the occupancy of the illegal memory area of the application. However, in order to utilize multiple applications more effectively, the limited memory area can be efficiently used. There was a situation where multiple applications had to be deployed.
本発明は、上記従来の事情を鑑みてなされたものであって、マルチアプリケーションに対応していないOSであっても、安全性の高いメモリアクセス制御が実現できるメモリアクセス制御回路、メモリアクセス制御方法を提供することを目的とする。 The present invention has been made in view of the above-described conventional circumstances, and provides a memory access control circuit and a memory access control method capable of realizing highly secure memory access control even in an OS that does not support multi-applications. The purpose is to provide.
また、メモリ領域へアプリケーションを格納するメモリアクセス制御回路、アプリケーション格納方法を提供することを目的とする。 It is another object of the present invention to provide a memory access control circuit for storing an application in a memory area and an application storage method.
上記目的を達成するために、本発明の第1のメモリアクセス制御回路は、アプリケーションが格納されるメモリ領域のアドレスに関するアドレス情報を含むアプリケーション参照リストを有し、前記アプリケーション参照リストへ前記アドレス情報を登録する割付け部と、前記割付け部による登録後、前記アプリケーション参照リストへの変更を禁止するラッチ部と、前記アプリケーション参照リストに基づいて、前記アドレス情報が割付けられる複数のアプリケーション参照領域と、前記アプリケーションの実行の制御を行うシステムによる指示に基づいて、前記アプリケーション参照領域の切り替えを行う切替部とを有する構成としている。 In order to achieve the above object, a first memory access control circuit of the present invention has an application reference list including address information related to an address of a memory area in which an application is stored, and the address information is input to the application reference list. An allocation unit to be registered; a latch unit that prohibits a change to the application reference list after registration by the allocation unit; a plurality of application reference areas to which the address information is allocated based on the application reference list; and the application And a switching unit that switches the application reference area based on an instruction from a system that controls execution of the application.
この構成により、マルチアプリケーションに対応していないOSであっても、安全性の高いメモリアクセス制御が実現できる。 With this configuration, highly secure memory access control can be realized even with an OS that does not support multi-applications.
また、本発明の第2のメモリアクセス制御回路は、前記システムが、前記アドレス情報を含むシステム用参照リストを有し、前記割付け部が、前記システムの起動および前記システム用参照リストに基づいて、前記アプリケーション参照リストへ前記アドレス情報を登録する構成としている。 Further, in the second memory access control circuit of the present invention, the system has a system reference list including the address information, and the allocation unit is based on activation of the system and the system reference list. The address information is registered in the application reference list.
この構成により、システム起動時において、システムによるアプリケーション参照リストへの設定が可能となり、アプリケーションによるアプリケーション参照リストへの設定は不可能となる。 With this configuration, when the system is activated, the system can set the application reference list, and the application cannot set the application reference list.
また、本発明の第3のメモリアクセス制御回路は、前記システムが、前記アプリケーションのインストールの可否を判定する判定部と、前記判定部による判定の結果、前記インストールが可能である場合、前記ラッチ部によるアプリケーション参照リストへの変更の禁止を無効とするラッチ解除部とを有し、前記ラッチ解除部により変更の禁止を無効とされたアプリケーション参照リストへ、前記アプリケーションのアドレス情報を登録する構成としている。 According to a third memory access control circuit of the present invention, the system includes a determination unit that determines whether or not the application can be installed, and the latch unit when the installation is possible as a result of the determination by the determination unit. And a latch release unit that disables the prohibition of the change to the application reference list, and the address information of the application is registered in the application reference list in which the prohibition of the change is disabled by the latch release unit. .
この構成により、アプリケーションのインストール時のみアプリケーション参照リストの変更を行うことが可能となり、より安全にアプリケーションのインストールを行うことができる。 With this configuration, the application reference list can be changed only when the application is installed, and the application can be installed more safely.
また、本発明の第4のメモリアクセス制御回路は、前記メモリ領域が複数であり、
前記アプリケーションが任意の前記メモリ領域へ格納される構成としている。
In the fourth memory access control circuit of the present invention, the memory area is plural.
The application is configured to be stored in an arbitrary memory area.
この構成により、外部から連続した領域に見えないようにアプリケーションが格納されているため、アプリケーションの解析難易度が高くなる。 With this configuration, the application is stored so that it cannot be seen from a continuous area from the outside, so that the analysis difficulty level of the application is increased.
また、本発明の第5のメモリアクセス制御回路は、前記ラッチ解除部が、セキュリティICを用いた認証に基づいて前記アプリケーション参照リストの変更の禁止を無効とする構成としている。 In the fifth memory access control circuit of the present invention, the latch release unit invalidates the prohibition of changing the application reference list based on authentication using a security IC.
この構成により、アプリケーションインストール時のアプリケーション参照リストを変更する際の安全性がさらに高まり、より安全にアプリケーションのインストールを行うことができる。パスワードの一致や、メモリアクセス制御回路が第1の秘密鍵を、システムが第2の秘密鍵を有して認証を行う場合などがあげられる。 With this configuration, the safety when changing the application reference list at the time of application installation is further increased, and the application can be installed more safely. For example, the password match or the case where the memory access control circuit authenticates with the first secret key and the system has the second secret key.
また、本発明の第6のメモリアクセス制御回路は、前記アプリケーションが前記アプリケーション参照領域の切り替えを指示した場合、前記アプリケーションを参照するアプリケーション参照領域への切り替えを禁止する構成としている。 The sixth memory access control circuit of the present invention is configured to prohibit switching to an application reference area that refers to the application when the application instructs switching of the application reference area.
この構成により、悪意のあるアプリケーションの暴走による他のアプリケーションへの影響をなくすことができる。 With this configuration, it is possible to eliminate the influence on other applications due to a malicious application runaway.
また、本発明の第7のメモリアクセス制御回路は、1つ以上のアプリケーションが格納される1つ以上のメモリ領域のアドレスに関するアドレス情報を含むアプリケーション参照リストを有し、前記アプリケーション参照リストへ前記アドレス情報を登録する割付け部と、前記割付け部による登録後、前記アプリケーション参照リストへの変更を禁止するラッチ部と、前記アプリケーション参照リストに基づいて、前記アドレス情報が割付けられる複数のアプリケーション参照領域とを有し、前記アプリケーション参照領域は、割付けられるアドレス情報の示すメモリ領域の総容量が制限されている構成としている。 The seventh memory access control circuit of the present invention has an application reference list that includes address information related to addresses of one or more memory areas in which one or more applications are stored, and the address is stored in the application reference list. An allocation unit for registering information, a latch unit for prohibiting a change to the application reference list after registration by the allocation unit, and a plurality of application reference areas to which the address information is allocated based on the application reference list And the application reference area is configured such that the total capacity of the memory area indicated by the address information to be allocated is limited.
この構成により、メモリ領域へ効率良くアプリケーションを格納することができる。 With this configuration, an application can be efficiently stored in the memory area.
また、本発明の第1のメモリアクセス制御方法は、アプリケーションが格納されるメモリ領域のアドレスに関するアドレス情報を含むアプリケーション参照リストへ前記アドレス情報が登録される割付けステップと、前記割付けステップにおける登録後、前記アプリケーション参照リストへの変更が禁止されるステップと、前記アプリケーション参照リストに基づいて前記アドレス情報が割付けられる複数の前記アプリケーション参照領域を、前記アプリケーションの実行の制御を行うシステムによる指示に基づいて切り替えるステップとを有する方法としている。 The first memory access control method of the present invention includes an allocation step in which the address information is registered in an application reference list including address information related to an address of a memory area in which the application is stored, and after registration in the allocation step, The change to the application reference list is prohibited, and the plurality of application reference areas to which the address information is assigned based on the application reference list are switched based on an instruction from a system that controls execution of the application And a method having steps.
この方法により、マルチアプリケーションに対応していないOSであっても、安全性の高いメモリアクセス制御が実現できる。 With this method, it is possible to realize highly secure memory access control even for an OS that does not support multi-applications.
また、本発明の第1のアプリケーション格納方法は、1つ以上のアプリケーションが格納される1つ以上のメモリ領域のアドレスに関するアドレス情報を含むアプリケーション参照リストへ前記アドレス情報が登録される割付けステップと、前記割付けステップにおける登録後、前記アプリケーション参照リストへの変更が禁止されるステップとを有し、前記アプリケーション参照リストに基づいて前記アドレス情報が割付けられる複数のアプリケーション参照領域は、割付けられるアドレス情報の示すメモリ領域の総容量が制限される方法としている。 The first application storage method of the present invention includes an allocation step in which the address information is registered in an application reference list including address information related to addresses of one or more memory areas in which one or more applications are stored; A plurality of application reference areas to which the address information is allocated based on the application reference list are indicated by the address information to be allocated. The total capacity of the memory area is limited.
この方法により、メモリ領域へ効率良くアプリケーションを格納することができる。 By this method, the application can be efficiently stored in the memory area.
以上のように本発明によれば、マルチアプリケーションに対応していないOSであっても、安全性の高いメモリアクセス制御が実現できるメモリアクセス制御回路、メモリアクセス制御方法を提供することが可能である。また、メモリ領域へ効率良くアプリケーションを格納するメモリアクセス制御回路、アプリケーション格納方法を提供することが可能である。 As described above, according to the present invention, it is possible to provide a memory access control circuit and a memory access control method capable of realizing highly secure memory access control even for an OS that does not support multi-applications. . It is also possible to provide a memory access control circuit and an application storage method for efficiently storing an application in a memory area.
以下、本発明の実施形態のメモリアクセス制御回路ついて、図面を用いて説明する。 Hereinafter, a memory access control circuit according to an embodiment of the present invention will be described with reference to the drawings.
(第1の実施形態) (First embodiment)
図1は本発明の第1の実施形態における端末装置100の概要図である。端末装置100は、CPU(Central Processing Unit)110、メモリアクセス制御回路120およびメモリ130を有する。また、CPU110はシステム111およびアプリケーション実行手段112を有する。また、メモリアクセス制御回路120は、割付け手段121、ラッチ手段122、バンク部123、および切替手段124を有する。また、メモリ130は、複数のアプリケーション131〜134を複数のメモリ領域に有する。
FIG. 1 is a schematic diagram of a
ここで、割付け手段121は割付け部の一例である。また、ラッチ手段122はラッチ部の一例である。また、バンク部123はアプリケーション参照領域の一例である。また、切替手段124は切替部の一例である。 Here, the allocation means 121 is an example of an allocation unit. The latch unit 122 is an example of a latch unit. The bank unit 123 is an example of an application reference area. The switching unit 124 is an example of a switching unit.
システム111はメモリアクセス制御回路120の割付け手段121、ラッチ手段122および切替手段124に対して、各種の指示を行う。また、システム111はアプリケーション実行手段に112によるアプリケーション実行のための制御を行う。
The system 111 gives various instructions to the allocation means 121, the latch means 122 and the switching means 124 of the memory
アプリケーション実行手段112は、各アプリケーション131〜134の起動および実行を行う。 The application execution unit 112 activates and executes each of the applications 131 to 134.
メモリアクセス制御回路120は、ファイアウォールのようにセキュリティ向上のために設けられ、ハードウェアにより構成されている。
The memory
割付け手段121は、回路によって構成され、アプリケーション実行手段112がアプリケーション131〜134を起動する前に、システム111の指示により、メモリマップ121Aに各アプリケーション131〜134のアドレス情報の割り付けを行う。
The allocating
メモリマップ121Aは、バンク123A〜123Dに割り付けるメモリの種別、アドレス情報、メモリ領域のサイズ情報などを有する。 The memory map 121A includes the type of memory allocated to the banks 123A to 123D, address information, memory area size information, and the like.
ラッチ手段122は、回路によって構成され、メモリマップ121Aへの再割付けを禁止する。このラッチはハードリセットを行うと無効となる。また、システム111の起動時にはシステム111がメモリアクセス制御回路120よりも先に起動するため、起動するアプリケーション131〜134が選択される前にシステム111の指示によりメモリマップ121Aへラッチ手段122がラッチをかけることで、アプリケーション131〜134によるメモリ割当てを防止することができる。
The latch means 122 is constituted by a circuit and prohibits reassignment to the memory map 121A. This latch becomes invalid after a hard reset. Further, since the system 111 is activated before the memory
バンク部123は、あらかじめ定められた大きさの領域を有する一時的なメモリである複数のバンク123A〜123Dを有する。このバンク123A〜123Dは、メモリマップ121Aに基づいてアドレス情報を割り当てるロジックを有するため、メモリ130上のアプリケーション131〜134を参照することができる。
The bank unit 123 includes a plurality of banks 123 </ b> A to 123 </ b> D that are temporary memories having a predetermined size area. Since the banks 123A to 123D have logic for assigning address information based on the memory map 121A, the applications 131 to 134 on the
本実施形態ではバンク部123は、バンクを4つ有しているが、バンクの数はこれより多くても少なくてもよい。また、システム111と各アプリケーション131〜134とは、それぞれ別のバンク123A〜123Dに割り当てられる。また、1バンクにつき、例えば1アプリケーション単位でメモリ割当が行われる。 In the present embodiment, the bank unit 123 has four banks, but the number of banks may be larger or smaller. The system 111 and the applications 131 to 134 are assigned to different banks 123A to 123D, respectively. Further, memory allocation is performed per bank, for example, in units of one application.
切替手段124は、システム111の指示により、許可されたアプリケーションが割り当てられたバンク123Aないし123Dへの切り替え(バンク切り替え)を行う。尚、バンク切り替えが行われると必ず切替手段124はシステム111に割り込みを入れるため、アプリケーション131ないし134からシステム111へ、アプリケーションから他のアプリケーションへなどのバンク切り替えが行われると、制御権は必ずシステム111に移行される。バンク切り替えを行ったのがシステム111か、アプリケーション311〜314かは、バンク切り替え後の戻り値を確認することで判定することができる。 The switching unit 124 performs switching (bank switching) to the banks 123A to 123D to which the permitted application is allocated in accordance with an instruction from the system 111. Since the switching means 124 interrupts the system 111 whenever the bank is switched, the control right is always assigned to the system when the bank is switched from the application 131 to 134 to the system 111 or from the application to another application. 111. Whether the system is switched to the system 111 or the applications 311 to 314 can be determined by checking the return value after the bank switching.
この判定の結果、システム111の指示によるバンク切り替えの場合は、切替手段124はシステム111の指定するアプリケーション131ないし134へ制御権を移行する。これに対し、アプリケーション311ないし314がバンク切り替えを試みた場合は、そのアプリケーション311ないし314へは制御権を移行しない。また、このバンク切り替えを試みたアプリケーションには制御権を与えないようにすることで、他アプリケーションの安全性を確保することも可能である。 If the result of this determination is that bank switching is instructed by the system 111, the switching means 124 transfers control rights to the applications 131 to 134 specified by the system 111. On the other hand, when the applications 311 to 314 attempt to switch banks, the control right is not transferred to the applications 311 to 314. It is also possible to ensure the safety of other applications by not giving control rights to the application that attempted this bank switching.
また、メモリ130はROM(Read Only Memory)やRAM(RandomAccess Memory)などから構成されており、複数の異なるサービスを提供するために複数のアプリケーション131〜134を有する。
The
本実施形態ではアプリケーションを4つ有しているが、これより多くても少なくてもよい。尚、アプリケーション131はバンク123Aに、アプリケーション132はバンク123Bに、アプリケーション133はバンク123Cに、アプリケーション134はバンク123Dに対応している。
Although this embodiment has four applications, it may be more or less than this. The application 131 corresponds to the bank 123A, the
次に、バンク切り替えを実施する際の端末装置100のシステム起動時、バンク切り替え時、アプリケーションインストール時における動作に関して説明する。
Next, operations at the time of system startup of the
まず、システム111の起動時の端末装置100の動作に関して説明する。
まず、システム111はシステム領域の先頭に記録したメモリマップ121Aをメモリアクセス制御回路120の割付け手段121に設定する。その後、ラッチ手段122は、システム111およびアプリケーション131〜134によるメモリマップ121Aの変更を不可能にするためにメモリマップ121Aにラッチをかける。
First, the operation of the
First, the system 111 sets the memory map 121A recorded at the head of the system area in the allocation means 121 of the memory
また、不意にまたは故意にかかわらず、アプリケーション実行手段122が誤動作を起こしてシステム111がリセットされた場合でも、システム111とアプリケーション実行手段112とではシステム111が先に再起動するため、アプリケーション131〜134によるメモリマップ121Aの変更は不可能である。またシステム111の起動時には、システム111におけるシステム領域の先頭の一部のみを参照できるように設定されている。 Even if the application execution unit 122 malfunctions and the system 111 is reset regardless of whether it is unexpected or intentional, the system 111 and the application execution unit 112 restart the system 111 first. The memory map 121A cannot be changed by 134. In addition, when the system 111 is activated, only a part of the head of the system area in the system 111 can be referred to.
次に、バンク切替時の端末装置100の動作に関して説明する。ここでは、バンク123Aから123B(アプリケーション131から132)へのバンク切り替えを例に説明する。
Next, the operation of the
まず、アプリケーション131を実行しているアプリケーション実行手段112がバンク切り替えを試みると、システム111による割り込みが入り、制御権がアプリケーション131からシステム111へ移行する。そして切替回路124は、システム111の指示により、起動対象のバンクをバンク123Aから123Bへ変更することで、アプリケーション132を選択する。この切り替えにより、システム111からアプリケーション132へ制御権が渡される。アプリケーション132は、アプリケーション132の終了またはシステム111による割り込み等の所定の割り込みが発生するまで制御権を所持できる。
First, when the application execution means 112 that is executing the application 131 attempts to switch banks, an interruption by the system 111 is entered, and the control right is transferred from the application 131 to the system 111. The switching circuit 124 selects the
次に、メモリ130に新たなアプリケーションをインストールする際の端末装置200の動作に関して説明する。ここでは、新たなアプリケーションをアプリケーション133とする。
Next, the operation of the
まず、システム111が制御権を持っている状態で、アプリケーション133のインストールファイルをシステム領域にダウンロードする。システム111はこのインストールファイルに含まれるインストール情報のチェックを行う。インストールが可能ならば、システム111をインストールモードで再起動するか、もしくはラッチ手段122によってかけられたラッチを安全な手段で解除する。 First, the installation file of the application 133 is downloaded to the system area while the system 111 has the control right. The system 111 checks the installation information included in this installation file. If installation is possible, the system 111 is restarted in install mode, or the latches latched by the latch means 122 are released by secure means.
ここで、インストールモードでの再起動では、システム111のリセット後にラッチが解除され、メモリマップ121Aへの再割付けができるように再起動が行われる。また、安全なラッチの解除方法としては、安全性の高いIC(security IC)の有する秘密鍵とシステム111がシステム領域に有する秘密鍵とで認証することでラッチを解除する方法などがある。このような安全なラッチの解除方法を使用すれば、システム111のリセットは不要となる。 Here, in the restart in the install mode, the latch is released after the system 111 is reset, and the restart is performed so that the memory map 121A can be reassigned. Further, as a method for releasing the secure latch, there is a method of releasing the latch by authenticating with a secret key possessed by a highly secure IC (security IC) and a secret key possessed by the system 111 in the system area. Using such a safe latch release method eliminates the need to reset the system 111.
ラッチが解除された状態において、システム111は追加するアプリケーション133をメモリ130内の所定のメモリ領域にインストールする。また、同時にアプリケーション133がインストールされた所定のメモリ領域のアドレス情報がメモリマップ121Aへ登録される。メモリマップ121Aへの登録完了後、ラッチ手段122はメモリマップ121Aに再度ラッチをかけ、インストール動作を終了する。
In a state where the latch is released, the system 111 installs the application 133 to be added in a predetermined memory area in the
また、この登録では、バンク123Cへ割り当てるメモリ領域を、連続領域ではなく任意の箇所のメモリ領域となるようにアドレス情報を設定すると、アプリケーション133の解析難易度を高くすることができる(図1の太線部分参照)。これは外部から連続した領域に見えなければ、解析が困難になるためである。 In this registration, if the address information is set so that the memory area allocated to the bank 123C is not a continuous area but an arbitrary memory area, the analysis difficulty of the application 133 can be increased (FIG. 1). (See bold line). This is because the analysis is difficult if the region is not visible from the outside.
このように、アプリケーションインストール時以外は常にメモリマップ121Aへラッチがかけられた状態となるために、アプリケーションの更新前後においても安全なメモリアクセス管理が可能となる。 In this way, since the memory map 121A is always latched except when the application is installed, safe memory access management can be performed before and after the application is updated.
このような本発明の第1の実施形態における端末装置100によれば、アプリケーションが格納されるメモリ領域のアドレスに関するアドレス情報を含むアプリケーション参照リストを有し、アプリケーション参照リストへアドレス情報を登録する割付け部121と、割付け部121による登録後、アプリケーション参照リストへの変更を禁止するラッチ部122と、アプリケーション参照リストに基づいて、アドレス情報が割付けられる複数のアプリケーション参照領域123と、アプリケーションの実行の制御を行うシステム111による指示に基づいて、アプリケーション参照領域123の切り替えを行う切替部124とを有する構成とすることで、悪意のあるアプリケーションやCPUの暴走による他のアプリケーションへの影響をなくすことができ、よい安全性の高いメモリアクセス管理が実現できる。
(第2の実施形態)
According to the
(Second Embodiment)
次に、本発明の第2の実施形態における端末装置200に関して説明を行う。
図2は本発明の第2の実施形態における端末装置200の概要図である。端末装置200は、端末装置100のバンク部123に代わって、メモリアクセス制御回路210内にサイズ制限バンク部211を有する。図2において、本発明の第1の実施形態で説明した端末装置100と重複する部分には、同一符号を付し、説明を省略する。
Next, the
FIG. 2 is a schematic diagram of a
ここで、サイズ制限バンク部211はアプリケーション参照領域の一例である。
Here, the size
サイズ制限バンク部211は、あらかじめ定められた大きさの領域を有する一時的なメモリである複数のサイズ制限バンク211A〜211Dを有する。このサイズ制限バンク211A〜211Dは、メモリマップ121Aに基づいてアドレス情報を割り当てるロジックを有するため、メモリ130上のアプリケーション131〜134を参照することができる。
The size
ここで、サイズ制限バンク211A〜211Dは1バンク毎に割り付けられるメモリサイズにハード的な制限が設けられている。このような限られたサイズのサイズ制限バンク211A〜211Dへ効率よくアドレス情報を割付けるため、メモリ領域は細切れの状態とする。
Here, the
次に、本発明の第2の実施形態における端末装置200のアプリケーション削除時および追加時における動作に関して説明する。ここでは、メモリマップ222、メモリ230の具体例について紹介する。また、説明のため、図2の端末装置200において使用した符号とは異なる符号を用いている。
図3は本発明の第2の実施形態における端末装置200のアプリケーション削除前のメモリマップ222およびメモリ230の詳細図である。
Next, operations at the time of application deletion and addition of the
FIG. 3 is a detailed view of the
メモリアクセス制御回路210内の割付け手段221に設定されたメモリマップ222には、アプリA、アプリB、アプリC、アプリDのアプリケーション毎にアドレス参照情報が格納されている。また、メモリ230は第1のROM230A、第2のROM230B、第1のRAM230Cおよび第2のRAM230Cを有する。また、1つのアプリケーションへの参照情報は、1つのサイズ制限バンクへ割り当てられる。
In the
また、第1のROM230Aはメモリ領域231、232、233を有し、それぞれアプリA、アプリC、アプリBが格納されている。また、第2のROM230Bはメモリ領域234、235、236を有し、それぞれアプリD、アプリA、アプリCが格納されている。また、第1のRAM230Cはメモリ領域237、238、239を有し、それぞれアプリA、アプリD、アプリDが格納されている。また、第2のRAM230Dはメモリ領域240、241、242を有し、それぞれアプリA、アプリC、アプリBが格納されている。
The
また、1バンク毎に割付けられるメモリサイズにハード的な制限があるということはつまり、メモリマップ222に記載される1アプリケーション当たりのメモリ領域の数量には、例えば5つまでなどの上限が設けられているということである。
In addition, there is a hardware limitation on the memory size allocated to each bank. In other words, the number of memory areas per application described in the
次に、図3の状態から、アプリBおよびアプリCのアプリケーションを削除する場合について説明する。
図4は本発明の第2の実施形態における端末装置200のアプリケーション削除直後のメモリマップ222およびメモリ230の詳細図である。
Next, a case where the applications B and C are deleted from the state of FIG. 3 will be described.
FIG. 4 is a detailed diagram of the
アプリBおよびアプリCが削除されたため、メモリマップ222に記載されていたアプリBおよびアプリCに関する参照情報は削除される。また、アプリBおよびアプリCが格納されていたメモリ領域232、233、236、241、242は空き領域になる。
Since the application B and the application C are deleted, the reference information related to the application B and the application C described in the
次に、図4の状態から、新たにアプリEのアプリケーションを追加する場合について説明する。
図5は本発明の第2の実施形態における端末装置200のアプリケーション追加後のメモリマップ222およびメモリ230の詳細図である。
Next, a case where a new application E is added from the state of FIG. 4 will be described.
FIG. 5 is a detailed diagram of the
アプリEが追加されたため、メモリマップ222にはメモリ領域232、233、236、241、242へアプリEが追加された旨が記載される。アプリBおよびアプリCの削除後は空き領域となっていたメモリ領域232、233、236、241、242には実際にアプリEが格納される。
Since the application E has been added, the
このように、アプリケーション削除後に空き領域となっていたメモリ領域でも、アプリケーション追加の際にはメモリ空間を効率良く使用することができる。また、各アプリケーションに必要な最大のメモリ容量でメモリを均等に分割せずにメモリ割当てを実施することで、メモリ容量に対して可能な限り多くのアプリケーションを追加できる。また、1つのアプリケーション当たりの最大容量が制限されているため、メモリ容量に見合わない大規模なアプリケーションの追加を防止できる。 In this way, even in a memory area that has become a free area after deleting an application, the memory space can be used efficiently when an application is added. Further, by performing memory allocation without equally dividing the memory with the maximum memory capacity required for each application, it is possible to add as many applications as possible with respect to the memory capacity. Further, since the maximum capacity per application is limited, it is possible to prevent the addition of a large-scale application that does not match the memory capacity.
このような本発明の第2の実施形態における端末装置200によれば、1つ以上のアプリケーションが格納される1つ以上のメモリ領域のアドレスに関するアドレス情報を含むアプリケーション参照リストを有し、アプリケーション参照リストへアドレス情報を登録する割付け部121と、割付け部121による登録後、アプリケーション参照リストへの変更を禁止するラッチ部122と、アプリケーション参照リストに基づいて、アドレス情報が割付けられる複数のアプリケーション参照領域123とを有し、アプリケーション参照領域123は、割付けられるアドレス情報の示すメモリ領域の総容量が制限されている構成とすることで、1つのアプリケーションあたりに割り付けるメモリ領域の上限を設定でき、また、アプリケーションの追加や削除を繰り返しても、無駄になるメモリ領域を低減することができ、さらに他のアプリケーションの暴走や悪意のあるアプリケーションの侵入を防ぐことができる。
The
本発明は、マルチアプリケーションに対応していないOSであっても、安全性の高いメモリアクセス制御が実現できるメモリアクセス制御回路、非接触ICカードリーダライタ、メモリアクセス制御方法等に有用である。また、メモリ領域へ効率良くアプリケーションを格納するメモリアクセス制御回路、非接触ICカードリーダライタおよびアプリケーション格納方法等に有用である。 The present invention is useful for a memory access control circuit, a contactless IC card reader / writer, a memory access control method, and the like that can realize highly secure memory access control even for an OS that does not support multi-applications. Further, it is useful for a memory access control circuit, a contactless IC card reader / writer, an application storage method, and the like that efficiently store an application in a memory area.
100 端末装置
110 CPU
120 メモリアクセス制御回路
121 割付け手段
121A メモリマップ
122 ラッチ手段
123 バンク部
123A〜123D バンク
124 切替手段
130 メモリ
200 端末装置
210 メモリアクセス用制御回路
211 サイズ制限バンク部
211A〜211D サイズ制限バンク
221 割付け手段
222 メモリマップ
230 メモリ
230A 第1のROM
230B 第2のROM
230C 第1のRAM
230D 第2のRAM
231〜242 メモリ領域
100 Terminal device 110 CPU
120 Memory
230B second ROM
230C first RAM
230D second RAM
231 to 242 Memory area
Claims (9)
前記割付け部による登録後、前記アプリケーション参照リストへの変更を禁止するラッチ部と、
前記アプリケーション参照リストに基づいて、前記アドレス情報が割付けられる複数のアプリケーション参照領域と、
前記アプリケーションの実行の制御を行うシステムによる指示に基づいて、前記アプリケーション参照領域の切り替えを行う切替部と
を有するメモリアクセス制御回路。 An application reference list including address information relating to addresses of memory areas in which applications are stored, and an allocation unit for registering the address information in the application reference list;
A latch unit that prohibits changes to the application reference list after registration by the allocation unit;
A plurality of application reference areas to which the address information is assigned based on the application reference list;
A memory access control circuit comprising: a switching unit that switches the application reference area based on an instruction from a system that controls execution of the application.
前記システムは、前記アドレス情報を含むシステム用参照リストを有し、
前記割付け部は、前記システムの起動および前記システム用参照リストに基づいて、前記アプリケーション参照リストへ前記アドレス情報を登録するメモリアクセス制御回路。 The memory access control circuit according to claim 1,
The system has a system reference list including the address information;
The allocation unit is a memory access control circuit that registers the address information in the application reference list based on activation of the system and the system reference list.
前記アプリケーションのインストールの可否を判定する判定部と、
前記判定部による判定の結果、前記インストールが可能である場合、前記ラッチ部によるアプリケーション参照リストへの変更の禁止を無効とするラッチ解除部と
を有し、
前記ラッチ解除部により変更の禁止を無効とされたアプリケーション参照リストへ、前記アプリケーションのアドレス情報を登録するメモリアクセス制御回路。 The memory access control circuit according to claim 1, wherein the system includes:
A determination unit that determines whether the application can be installed;
If the result of determination by the determination unit is that the installation is possible, a latch release unit that invalidates prohibition of changes to the application reference list by the latch unit, and
A memory access control circuit for registering address information of the application in an application reference list whose change prohibition is invalidated by the latch release unit;
前記メモリ領域は複数であり、
前記アプリケーションは任意の前記メモリ領域へ格納されるメモリアクセス制御回路。 A memory access control circuit according to any one of claims 1 to 3,
The memory area is plural,
A memory access control circuit in which the application is stored in an arbitrary memory area.
前記ラッチ解除部は、セキュリティICを用いた認証に基づいて前記アプリケーション参照リストの変更の禁止を無効とするアクセス制御回路。 The memory access control circuit according to claim 3,
The latch release unit is an access control circuit that invalidates prohibition of changing the application reference list based on authentication using a security IC.
前記アプリケーションが前記アプリケーション参照領域の切り替えを指示した場合、前記アプリケーションを参照するアプリケーション参照領域への切り替えを禁止するメモリアクセス制御回路。 A memory access control circuit according to any one of claims 1 to 5,
A memory access control circuit that prohibits switching to an application reference area that refers to the application when the application instructs switching of the application reference area.
前記割付け部による登録後、前記アプリケーション参照リストへの変更を禁止するラッチ部と、
前記アプリケーション参照リストに基づいて、前記アドレス情報が割付けられる複数のアプリケーション参照領域と
を有し、
前記アプリケーション参照領域は、割付けられるアドレス情報の示すメモリ領域の総容量が制限されているメモリアクセス制御回路。 An allocating unit having an application reference list including address information regarding addresses of one or more memory areas in which one or more applications are stored, and registering the address information in the application reference list;
A latch unit that prohibits changes to the application reference list after registration by the allocation unit;
A plurality of application reference areas to which the address information is assigned based on the application reference list;
The application reference area is a memory access control circuit in which a total capacity of a memory area indicated by address information to be allocated is limited.
前記割付けステップにおける登録後、前記アプリケーション参照リストへの変更が禁止されるステップと、
前記アプリケーション参照リストに基づいて前記アドレス情報が割付けられる複数の前記アプリケーション参照領域を、前記アプリケーションの実行の制御を行うシステムによる指示に基づいて切り替えるステップと
を有するメモリアクセス制御方法。 An allocation step in which the address information is registered in an application reference list including address information related to addresses of memory areas in which applications are stored;
After registration in the allocation step, the step of prohibiting changes to the application reference list;
A memory access control method comprising: switching a plurality of the application reference areas to which the address information is assigned based on the application reference list based on an instruction by a system that controls execution of the application.
前記割付けステップにおける登録後、前記アプリケーション参照リストへの変更が禁止されるステップと
を有し、
前記アプリケーション参照リストに基づいて前記アドレス情報が割付けられる複数のアプリケーション参照領域は、割付けられるアドレス情報の示すメモリ領域の総容量が制限されるアプリケーション格納方法。 An allocation step in which the address information is registered in an application reference list including address information related to addresses of one or more memory areas in which the one or more applications are stored;
And after the registration in the allocation step, the step of prohibiting changes to the application reference list,
The plurality of application reference areas to which the address information is allocated based on the application reference list is an application storage method in which a total capacity of a memory area indicated by the allocated address information is limited.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250198A JP4722625B2 (en) | 2005-08-30 | 2005-08-30 | Memory access control circuit, method and application storage method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005250198A JP4722625B2 (en) | 2005-08-30 | 2005-08-30 | Memory access control circuit, method and application storage method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007065922A JP2007065922A (en) | 2007-03-15 |
JP4722625B2 true JP4722625B2 (en) | 2011-07-13 |
Family
ID=37928070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005250198A Active JP4722625B2 (en) | 2005-08-30 | 2005-08-30 | Memory access control circuit, method and application storage method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4722625B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63133244A (en) * | 1986-11-25 | 1988-06-06 | Matsushita Electric Works Ltd | Memory data protecting device |
JPH01201751A (en) * | 1988-02-05 | 1989-08-14 | Matsushita Electric Ind Co Ltd | Memory protecting device |
JPH06309157A (en) * | 1993-04-26 | 1994-11-04 | Nec Corp | Operating system starting up system |
JP3976106B2 (en) * | 1998-09-09 | 2007-09-12 | 株式会社日立製作所 | Application registration terminal system and registration method |
JP2003167740A (en) * | 2001-11-30 | 2003-06-13 | Dainippon Printing Co Ltd | Install file creation device and user using environment management method |
JP2004013506A (en) * | 2002-06-06 | 2004-01-15 | Matsushita Electric Ind Co Ltd | Download device for processor and its control method |
JP2005135265A (en) * | 2003-10-31 | 2005-05-26 | Fujitsu Ltd | Information processor |
-
2005
- 2005-08-30 JP JP2005250198A patent/JP4722625B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007065922A (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2727520B2 (en) | Memory card and operating method thereof | |
US6292874B1 (en) | Memory management method and apparatus for partitioning homogeneous memory and restricting access of installed applications to predetermined memory ranges | |
CN109766165B (en) | Memory access control method and device, memory controller and computer system | |
JP5260081B2 (en) | Information processing apparatus and control method thereof | |
JP7304359B2 (en) | Apparatus and method for storing bounded pointers | |
JP2007323149A (en) | Memory data protection apparatus and lsi for ic card | |
CN102667794B (en) | The method and system of unauthorized update is avoided for the protection of operating system | |
JP4980464B2 (en) | Logical device with write protected memory management unit register | |
CN109918919A (en) | Authenticate the management of variable | |
KR20150033695A (en) | Memory protection | |
KR20100122924A (en) | Multi-operating system(os) start device, multi-os start program, recording medium, and multi-os start method | |
KR20110016874A (en) | Peripheral device locking mechanism | |
CN110908932B (en) | Data processing apparatus and data protection method thereof | |
EP2062185A1 (en) | System and method for securely saving a program context to a shared memory | |
JP2001356963A (en) | Semiconductor device and its control device | |
CN111695163A (en) | Storage device and control method | |
WO2020063975A1 (en) | Partition protection method and apparatus for non-volatile memory | |
JP2009098890A (en) | File system and computer readable storage medium | |
JP2009223787A (en) | Information processor and processing method, and program | |
JP2010186386A (en) | Processor | |
JP4722625B2 (en) | Memory access control circuit, method and application storage method | |
Chen et al. | A cross-layer plausibly deniable encryption system for mobile devices | |
JP5241065B2 (en) | Apparatus and method for checking whether data stored in external memory is changed | |
CN114817935A (en) | Chip safe starting method | |
JP2007310834A (en) | Data protection method, information processor and operating system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4722625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |