JP4716598B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP4716598B2 JP4716598B2 JP2001137001A JP2001137001A JP4716598B2 JP 4716598 B2 JP4716598 B2 JP 4716598B2 JP 2001137001 A JP2001137001 A JP 2001137001A JP 2001137001 A JP2001137001 A JP 2001137001A JP 4716598 B2 JP4716598 B2 JP 4716598B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- series circuit
- switch element
- choke
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、負荷急変に対する高速応答性に優れ、低電圧大電流出力に向いたスイッチング電源装置に関するものである。
【0002】
【従来の技術】
低電圧出力のスイッチング電源では、変換効率向上のために同期整流方式を適用する例が多いが、例えばフォワードコンバータの場合、いくつかの問題点が存在する。
【0003】
第一の問題点として、貫通電流の問題がある。
トランスが励磁されているときに、フライホイール側のスイッチ素子が導通していると、電流を阻止する素子がなくなり、入力電源を短絡することになる。このときに流れる電流が貫通電流であり、貫通電流が流れると素子にストレスを与え、変換効率が低下する問題がある。
これを避けるために、フライホイール側のスイッチ素子は、トランスが励磁されるタイミングより早めに非導通とする、いわゆるデッドタイムを設ける必要がある。しかしながらデッドタイムの設定を長くしすぎると、同期整流方式のメリットが薄れて変換効率の低下を招き、短くしすぎると部品のばらつきで貫通電流が流れる危険性が増大する。
この問題は、低電圧大電流出力のスイッチング電源で特に顕著にあらわれる。
以上のように、貫通電流を避けつつ変換効率の低下を最小限におさえる、最適なデッドタイムの設定が困難である問題があった。
【0004】
第二の問題点として、負荷急変に対する高速応答性という観点から見ると、チョークの励磁期間に制約がある問題がある。
負荷電流が急変したときに出力電圧の変動を最小限に抑えるためには、チョーク電流は負荷電流に速やかに追従しなくてはならない。これは、(負荷電流−チョーク電流)が出力コンデンサから流れ出すことから明らかである。
図6は負荷電流(A)と、それに対する理想のチョーク電流(B)を示した波形である。これはチョークが励磁されるデューティを100%とした場合の波形である。また、制御回路の遅れはないものとしている。
しかしながら、フォワードコンバータではトランスの励磁期間とチョークの励磁期間が等しいため、トランスの制約条件からチョークが励磁されるデューティを100%とする事はできない。トランスが飽和する危険性があること、スイッチ素子の印加電圧が増大することから、50〜60%が実用的な最大デューティである。
したがって、実際のチョーク電流動作は(C)に示すような波形となる。理想波形(B)と比べると、明らかに応答が遅れていることがわかる。
以上のように、チョークが励磁されるデューティに制約があるため、負荷急変に対する高速応答性にも制約がある問題があった。
【0005】
第三の問題として、大電流出力の場合、チョークが大型化する問題がある。これはリップル分を除き、出力電流とチョーク電流が等しいためである。
近年、マイクロプロセッサの電源電圧は低下の一途をたどり、かつ消費電流は増加傾向にあるため、チョークとしても大電流が流せるものが必要となってきた。しかしながら一方で小型化の要求もあるわけだが、チョークを無理に小型化すると、直流抵抗が増えて導通損失が増大するため、チョークが大型化する傾向があった。
【0006】
第四の問題として、出力から入力へエネルギーが逆流する問題がある。これは同期整流により、チョーク電流がマイナスになる状態が成立するためである。
エネルギーの逆流があると、並列運転時に問題が発生する場合がある。例えば、同期整流化したフォワードコンバータを並列運転する場合、出力電圧の設定に差があると、設定電圧の高いものから低いものにエネルギーが流れ込み、設定電圧の低いコンバータでは、出力から入力にエネルギーが流れるようになる。各コンバータの入力に保護用のヒューズがあり、逆流しているコンバータのヒューズが何らかの原因により切れた場合、そのコンバータは破損する。これはエネルギーの行き場がなくなって、一次側の電圧が上昇する為である。
上記のような問題を避けるため、例えば軽負荷では同期整流用スイッチ素子の駆動をやめるなど、保護回路を追加する必要があった。
【0007】
以上の問題点を解決する為に、本願出願人は先に図2に示す回路を堤案した。(特願2001−106829)この回路によれば前記4つの問題点を解決することが可能である。しかしながら、元となるフォワードコンバータと比較して、部品点数が大幅に増、特に、絶縁が必要なことから外形寸法が大きくなりがちなトランスが4つ必要であることが問題となる。
【0008】
【発明が解決しようとする課題】
本発明の目的は、前記の問題点を解決する回路方式を提供することにある。
【0009】
【課題を解決するための手段】
入力電源に並列に第一のトランスの一次巻線と第一のスイッチ素子の直列回路を接続し、前記第一のトランスの二次巻線に並列に第一の整流素子と第一のコンデンサの直列回路を接続し、前記第一のコンデンサに並列に負荷を接続したスイッチング電源装置において、前記第一のトランスの一次巻線に直列に第一のチョークを挿入し、前記第一のチョークに並列に第二の整流素子と第一のトランスの三次巻線と第二のスイッチ素子の直列回路を接続し、前記第一のトランスの三次巻線と第二のスイッチ素子の直列回路に並列に第二のトランスの三次巻線と第三のスイッチ素子の直列回路を接続し、前記第一のトランスの一次巻線と第一のスイッチ素子の直列回路に並列に第二のトランスの一次巻線と第四のスイッチ素子の直列回路を接続し、前記第一のコンデンサに並列に第二のトランスの二次巻線と第三の整流素子の直列回路を接続する事により課題を解決する。
同期整流にする場合は、第一の整流素子と第三の整流素子にそれぞれ並列にスイッチ素子をつければよい。
【0010】
【発明の実施の形態】
本発明の基本回路構成を図1に示す。図中従来例と同一符号は同等部分を示す。図1において、一次側の回路構成は従来例(図)2と同じである。
二次側は、四回路が二回路になっているだけでやはり同じ回路構成である。
したがって本発明は、従来例のトランス31と32を一体化し、トランス33と34を一体化したものである。このため各スイッチ素子の駆動の方法も従来例と同じとなる。
【0011】
スイッチ素子11、14がパルス幅制御を行う為のメインスイッチであり、交互にオンさせる。スイッチ素子12、13はチョーク2のリセット電流を流すルートとトランス31、32のリセット条件を確保するための補助スイッチである。スイッチ素子12、13はオン幅固定でよい。ただし動作条件としては、スイッチ素子11と14が両方オフの時は、スイッチ素子12か13のどちらかがオンしている必要がある。また、スイッチ素子12、13のオフ期間は、トランス31、32のリセット条件を確保する様に決める必要がある。
以上の条件よりこれからの動作説明では、スイッチ素子12は一周期の0%〜50%でオン、スイッチ素子13は一周期の50%〜100%でオンすると決める。また、スイッチ素子11は0%〜50%の間でオンさせ、スイッチ素子14は50%〜100%の間でオンさせてパルス幅制御をかけるとする。
【0012】
次に動作を説明する。
スイッチ素子11がオンすると、入力電源からチョーク2、トランス31の一次巻線、スイッチ素子11のルートで電流が流れ、同時に整流素子21が導通する。チョーク2には(入力電圧−出力電圧×トランス31の一次/二次巻数比)の電圧がかかるため、電流が直線的に増加する。
スイッチ素子11がオフすると、チョーク2のリセット電流が整流素子22、トランス31の三次巻線、スイッチ素子12のルートで流れる。整流素子21は導通したままである。チョーク2の電圧は(出力電圧×トランス31の二次/三次巻数比)でクランプされる為、電流が直線的に減少する。
次にスイッチ素子14がオンすると、入力電源からチョーク2、トランス32の一次巻線、スイッチ素子14のルートで電流が流れ、同時に整流素子23が導通する。チョーク2には(入力電圧−出力電圧×トランス32の一次/二次巻数比)の電圧がかかるため、電流が直線的に増加する。
スイッチ素子14がオフすると、チョーク2のリセット電流が整流素子22、トランス32の三次巻線、スイッチ素子13のルートで流れる。整流素子23は導通したままである。チョーク2の電圧は(出力電圧×トランス32の二次/三次巻数比)でクランプされる為、電流が直線的に減少する。
【0013】
シミュレーション用の回路図を図4に示す。図1との相違点は、二次側を同期整流とし(QD1,QD3を追加)、そのために整流素子D1,D3をマイナス側に移動したこと、トランスリセット用の巻線n3とダイオードD4,D5を追加したこと、スイッチ素子Q1〜Q4に並列にダイオードDQ1〜DQ4を接続した事である。なおLm1、Lm2はトランスの励磁インダクタンスを表している。
【0014】
図5は、シミュレーションによる各部動作波形図で、図5では二周期の動作波形を示した。
シミュレーション回路の入出力条件は、入力電圧48V、出力電圧1.5V、出力電流100Aである。
Q2、3は先に説明したようにデューティ50%固定とし、QD1、QD3はそれぞれQ2、Q3と同期させた。
図5を見ると、前述の動作説明と同じ動作となっていることがわかる。
【0015】
図4の回路では、従来方式の第一の問題点として挙げた貫通電流の問題が発生しない。なぜならQ1,Q2,Q3,Q4,QD1,QD3のすべてのスイッチ素子が同時にオンしても、D2が短絡電流を阻止するためである。
したがって従来方式の、貫通電流を避けつつ変換効率の低下を最小限におさえる様な最適なデッドタイムの設定が困難である、という問題は存在しない。そもそもデッドタイムが不要なので、同期整流方式のメリットが薄れて変換効率の低下を招く事がなく、結果として高効率化に寄与する。
【0016】
また従来方式の第三の問題点として挙げた、チョークの大型化の問題も解決する。これは、チョークが一次側に存在する為、チョーク電流がトランスによって巻数比変換される事によるものである。このためチョーク電流は大幅に減少し、チョークの大型化を避けることができる。
例えば、図4ではトランスの巻数比が16:1であるため、チョーク電流の平均値は100/16=6.25Aとなる。
図5のQ1〜Q4の電流を合成したものがチョークの電流であるが、ほぼその値となっていることがわかる。
【0017】
図4の回路では、チョーク2の励磁期間、リセット期間共0%から100%まで変えることが可能である。Q1,Q4のオンデューティを50%とすればチョーク2の励磁期間は100%となり、Q1,Q4のオンデューティを0%とすればチョーク2のリセット期間は100%となる。これにより従来回路の第二の問題点が解決される。したがってチョーク電流動作は制御回路の遅れがない場合、図6の理想波形となり、高速応答性に対する制約はなくなる。
【0018】
図1はチョーク電流を二分割してトランス31、32に流す回路であるが、本発明は分割数が二に限定されるものではない。任意の分割数にすることが可能である。
分割数を三に増やした回路が図3である。このように点線で囲った回路ブロックを追加していけば、分割数をいくらでも増やすことが可能である。
分割数を増やすことにより、チョークのリップル電流が減っていくメリットがある。同じリップル電流でよければチョークのインダクタンス値を下げることができ、高速応答に有利となる。
【0019】
次にエネルギーが逆流するという、従来方式の第四の問題点であるが、本発明では問題とならない。なぜなら、チョークのリセット電流が流れるルートには整流素子があり、チョーク電流が逆流しないためである。したがって、出力から入力へエネルギーが流れることはない。
反対に、エネルギーを逆流させたいという要求がある場合は、図1の整流素子22に並列にスイッチ素子を接続すればよい。ただし、貫通電流が流れる事があり得るので、各スイッチ素子の駆動タイミングには注意を払う必要がある。例えば図1の場合、スイッチ素子11、12と整流素子21に並列に接続したスイッチ素子を同時に導通させると貫通電流が流れる。
【0020】
【発明の効果】
以上のように本発明によれば、同期整流による貫通電流の問題がなく、負荷急変に対する高速応答性に優れ、チョークの大型化を抑制し、エネルギー逆流の問題のない、低電圧大電流出力向けのスイッチング電源をより少ない部品点数で実現することが可能となり、電源の小型化、低コスト化に寄与する。
【0023】
【図面の簡単な説明】
【図1】本発明の基本回路
【図2】従来の回路
【図3】本発明の応用回路
【図4】図1のシミュレーション用回路
【図5】図4の各部動作波形図
【図6】負荷電流とチョーク電流の波形
【符号の説明】
1 入力電源
2 チョーク
3 コンデンサ
4 負荷
11〜14 スイッチ素子
21〜25 整流素子
31〜34 トランス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching power supply device that has excellent high-speed response to sudden load changes and is suitable for low-voltage, large-current output.
[0002]
[Prior art]
In a switching power supply with a low voltage output, there are many examples in which a synchronous rectification method is applied to improve conversion efficiency. However, for example, in the case of a forward converter, there are some problems.
[0003]
The first problem is a problem of through current.
If the switch element on the flywheel side is conductive when the transformer is excited, there is no element that blocks the current, and the input power supply is short-circuited. The current flowing at this time is a through current, and when the through current flows, there is a problem that the element is stressed and the conversion efficiency is lowered.
In order to avoid this, it is necessary to provide a so-called dead time in which the switch element on the flywheel side is turned off earlier than the timing at which the transformer is excited. However, if the dead time is set too long, the merits of the synchronous rectification method are diminished and the conversion efficiency is lowered. If the dead time is set too short, there is an increased risk of through current flowing due to component variations.
This problem is particularly noticeable in a switching power supply with a low voltage and large current output.
As described above, there is a problem that it is difficult to set an optimum dead time that avoids a through current and minimizes a decrease in conversion efficiency.
[0004]
As a second problem, there is a problem that the excitation period of the choke is restricted from the viewpoint of high-speed response to sudden load change.
In order to minimize fluctuations in the output voltage when the load current changes suddenly, the choke current must quickly follow the load current. This is apparent from the fact that (load current-choke current) flows out of the output capacitor.
FIG. 6 is a waveform showing a load current (A) and an ideal choke current (B) corresponding thereto. This is a waveform when the duty at which the choke is excited is 100%. In addition, there is no delay in the control circuit.
However, in the forward converter, since the excitation period of the transformer and the excitation period of the choke are equal, the duty with which the choke is excited cannot be set to 100% due to the constraints of the transformer. Since there is a risk of saturation of the transformer and the applied voltage of the switch element increases, 50 to 60% is a practical maximum duty.
Therefore, the actual choke current operation has a waveform as shown in (C). Compared with the ideal waveform (B), it can be seen that the response is clearly delayed.
As described above, since the duty with which the choke is excited is limited, there is a problem that the high-speed response to a sudden load change is also limited.
[0005]
As a third problem, in the case of a large current output, there is a problem that the choke becomes large. This is because the output current and the choke current are equal except for the ripple.
In recent years, the power supply voltage of a microprocessor has been steadily decreasing and the current consumption has been increasing. Therefore, a choke that can carry a large current has become necessary. However, there is also a demand for downsizing, but if the choke is forcibly downsized, the direct current resistance increases and the conduction loss increases, so that the choke tends to increase in size.
[0006]
As a fourth problem, there is a problem that energy flows backward from the output to the input. This is because the state where the choke current becomes negative is established by the synchronous rectification.
If there is a backflow of energy, problems may occur during parallel operation. For example, when operating synchronously rectified forward converters in parallel, if there is a difference in the output voltage setting, energy flows from the higher setting voltage to the lower setting voltage, and in a converter with a lower setting voltage, energy is output from the output to the input. It begins to flow. There is a protective fuse at the input of each converter, and if the reverse fuse of the converter is blown for some reason, the converter is damaged. This is because there is no place for energy and the voltage on the primary side rises.
In order to avoid the above problems, for example, it is necessary to add a protection circuit such as stopping driving the synchronous rectification switch element at a light load.
[0007]
In order to solve the above problems, the applicant of the present application previously proposed the circuit shown in FIG. (Japanese Patent Application No. 2001-106829) According to this circuit, the above four problems can be solved. However, as compared with the original forward converter, the number of parts is greatly increased, and in particular, since insulation is required, four transformers whose outer dimensions tend to be large are necessary.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a circuit system that solves the above problems.
[0009]
[Means for Solving the Problems]
A series circuit of a primary winding of the first transformer and a first switch element is connected in parallel to the input power source, and a first rectifier element and a first capacitor are connected in parallel to the secondary winding of the first transformer. In a switching power supply device in which a series circuit is connected and a load is connected in parallel to the first capacitor, a first choke is inserted in series into the primary winding of the first transformer, and is parallel to the first choke. Is connected to a series circuit of the second rectifier element, the tertiary winding of the first transformer, and the second switch element, and is connected in parallel to the series circuit of the tertiary winding of the first transformer and the second switch element. A third winding of the second transformer and a series circuit of the third switch element are connected, and the primary winding of the first transformer and the primary winding of the second transformer in parallel with the series circuit of the first switch element; Connect the series circuit of the fourth switch element, Serial to solve the problems by connecting a series circuit of a second transformer secondary winding and the third rectifying element in parallel with the first capacitor.
In the case of synchronous rectification, a switch element may be provided in parallel with each of the first rectifier element and the third rectifier element.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
The basic circuit configuration of the present invention is shown in FIG. In the figure, the same reference numerals as those in the conventional example indicate equivalent parts. In FIG. 1, the circuit configuration on the primary side is the same as that of the conventional example (FIG. 2).
The secondary side has the same circuit configuration as the four circuits are two.
Therefore, in the present invention, the
[0011]
The
Based on the above conditions, in the following description of the operation, it is determined that the
[0012]
Next, the operation will be described.
When the
When the
Next, when the
When the
[0013]
A circuit diagram for simulation is shown in FIG. The difference from Fig. 1 is that the secondary side is synchronous rectification (QD1 and QD3 are added), and therefore the rectifier elements D1 and D3 are moved to the negative side, the transformer reset winding n3 and diodes D4 and D5 And that diodes DQ1 to DQ4 are connected in parallel to the switching elements Q1 to Q4. Lm1 and Lm2 represent exciting inductances of the transformer.
[0014]
FIG. 5 is an operation waveform diagram of each part by simulation, and FIG. 5 shows operation waveforms of two cycles.
The input / output conditions of the simulation circuit are an input voltage of 48V, an output voltage of 1.5V, and an output current of 100A.
As described above, Q2 and 3 are fixed to 50% duty, and QD1 and QD3 are synchronized with Q2 and Q3, respectively.
It can be seen from FIG. 5 that the operation is the same as that described above.
[0015]
In the circuit of FIG. 4, the problem of the through current mentioned as the first problem of the conventional method does not occur. This is because D2 prevents short-circuit current even if all the switch elements Q1, Q2, Q3, Q4, QD1, and QD3 are turned on simultaneously.
Therefore, there is no problem that it is difficult to set an optimal dead time in the conventional method so as to avoid a through current and minimize a decrease in conversion efficiency. In the first place, since dead time is unnecessary, the merit of the synchronous rectification method is not reduced and the conversion efficiency is not lowered, resulting in higher efficiency.
[0016]
It also solves the problem of increasing the size of the choke, which was cited as the third problem of the conventional system. This is due to the fact that the choke current is converted into the turns ratio by the transformer because the choke exists on the primary side. For this reason, the choke current is greatly reduced, and an increase in the choke size can be avoided.
For example, in FIG. 4, since the transformer turns ratio is 16: 1, the average choke current is 100/16 = 6.25A.
The choke current is a combination of the currents Q1 to Q4 in FIG.
[0017]
In the circuit of FIG. 4, both the excitation period and reset period of the
[0018]
Although FIG. 1 shows a circuit in which the choke current is divided into two and flows through the
A circuit in which the number of divisions is increased to three is shown in FIG. By adding circuit blocks surrounded by dotted lines in this way, the number of divisions can be increased as much as possible.
There is an advantage that the ripple current of the choke is reduced by increasing the number of divisions. If the same ripple current is acceptable, the inductance value of the choke can be lowered, which is advantageous for high-speed response.
[0019]
Next, the fourth problem of the conventional system that the energy flows backward is not a problem in the present invention. This is because there is a rectifying element in the route through which the choke reset current flows, and the choke current does not flow backward. Therefore, no energy flows from the output to the input.
On the other hand, when there is a request to reverse the energy, a switch element may be connected in parallel to the rectifying
[0020]
【The invention's effect】
As described above, according to the present invention, there is no problem of through-current due to synchronous rectification, excellent high-speed response to sudden load change, suppression of choke enlargement, and no problem of energy backflow, for low-voltage high-current output The switching power supply can be realized with a smaller number of parts, which contributes to miniaturization and cost reduction of the power supply.
[0023]
[Brief description of the drawings]
FIG. 1 Basic circuit of the present invention FIG. 2 Conventional circuit FIG. 3 Application circuit of the present invention FIG. 4 Simulation circuit of FIG. 1 FIG. Waveform of load current and choke current [Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001137001A JP4716598B2 (en) | 2001-05-08 | 2001-05-08 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001137001A JP4716598B2 (en) | 2001-05-08 | 2001-05-08 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002330582A JP2002330582A (en) | 2002-11-15 |
JP4716598B2 true JP4716598B2 (en) | 2011-07-06 |
Family
ID=18984166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001137001A Expired - Fee Related JP4716598B2 (en) | 2001-05-08 | 2001-05-08 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4716598B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763237A (en) * | 1986-10-17 | 1988-08-09 | Wieczorek John P | DC/AC/DC Power conversion system including parallel transformers |
JPH05103467A (en) * | 1991-10-04 | 1993-04-23 | Shindengen Electric Mfg Co Ltd | Dc-dc converter |
JPH09205770A (en) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | Dc-dc converter |
JPH10178775A (en) * | 1996-12-17 | 1998-06-30 | Shindengen Electric Mfg Co Ltd | Switching power supply |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6416262A (en) * | 1987-07-08 | 1989-01-19 | Fujitsu Denso | Snubber circuit |
-
2001
- 2001-05-08 JP JP2001137001A patent/JP4716598B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763237A (en) * | 1986-10-17 | 1988-08-09 | Wieczorek John P | DC/AC/DC Power conversion system including parallel transformers |
JPH05103467A (en) * | 1991-10-04 | 1993-04-23 | Shindengen Electric Mfg Co Ltd | Dc-dc converter |
JPH09205770A (en) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | Dc-dc converter |
JPH10178775A (en) * | 1996-12-17 | 1998-06-30 | Shindengen Electric Mfg Co Ltd | Switching power supply |
Also Published As
Publication number | Publication date |
---|---|
JP2002330582A (en) | 2002-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7023186B2 (en) | Two stage boost converter topology | |
KR101086148B1 (en) | Single-stage isolated high power factor ac/dc converter with leakage inductor energy recovery function | |
US7239530B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
JP2991181B2 (en) | Switching power supply | |
US7623362B2 (en) | Switching power supply unit | |
EP2276157A1 (en) | Power converter, device and method for interleaving controlling power factor correction circuits | |
US8068355B1 (en) | Apparatus for isolated switching power supply with coupled output inductors | |
JP5125607B2 (en) | Power converter | |
JPH1189232A (en) | Switching electric power supply equipment | |
KR100691622B1 (en) | Flyback dc/dc converter using clamp diode | |
JP4446473B2 (en) | DC-DC converter | |
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
JP2002233150A (en) | Resonance-type dc-to-dc converter | |
JP2002315331A (en) | Power supply equipped with dc-dc converter | |
JPH07154967A (en) | Dc-dc converter and computer using it | |
US20040052094A1 (en) | Power converter employing switched split transformer primary | |
JP4716596B2 (en) | Switching power supply | |
JP2001309647A (en) | Chopper circuit | |
JP4703037B2 (en) | Switching power supply | |
JP4716598B2 (en) | Switching power supply | |
JP4148760B2 (en) | Switching power supply | |
JP4716613B2 (en) | Switching power supply | |
KR100828179B1 (en) | multi-phase flyback and forward synchronous rectifier | |
JP3755815B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |