JP4710879B2 - Digital amplifier device - Google Patents

Digital amplifier device Download PDF

Info

Publication number
JP4710879B2
JP4710879B2 JP2007166842A JP2007166842A JP4710879B2 JP 4710879 B2 JP4710879 B2 JP 4710879B2 JP 2007166842 A JP2007166842 A JP 2007166842A JP 2007166842 A JP2007166842 A JP 2007166842A JP 4710879 B2 JP4710879 B2 JP 4710879B2
Authority
JP
Japan
Prior art keywords
digital amplifier
digital
signal
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007166842A
Other languages
Japanese (ja)
Other versions
JP2009005302A (en
Inventor
肇 朝平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007166842A priority Critical patent/JP4710879B2/en
Publication of JP2009005302A publication Critical patent/JP2009005302A/en
Application granted granted Critical
Publication of JP4710879B2 publication Critical patent/JP4710879B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

この発明は、デジタル入力信号をＰＷＭ信号やＰＤＭ信号のパルス変調信号に変換して出力トランジスタをスイッチングするデジタルアンプ装置に関する。   The present invention relates to a digital amplifier device that converts a digital input signal into a pulse modulation signal such as a PWM signal or a PDM signal to switch an output transistor.

デジタルアンプは、デジタル入力（音響）信号をＰＷＭ信号やＰＤＭ信号等のパルス変調信号に変換し、このパルス変調信号に基づいて２つのパワートランジスタをオン／オフスイッチングし、その出力をローパスフィルタを介してスピーカに供給するものである（非特許文献１参照）。   A digital amplifier converts a digital input (acoustic) signal into a pulse modulation signal such as a PWM signal or a PDM signal, switches on / off two power transistors based on the pulse modulation signal, and outputs the output via a low-pass filter. To the speaker (see Non-Patent Document 1).

図１は、従来の一般的なデジタルアンプの回路構成図を示している。   FIG. 1 shows a circuit configuration diagram of a conventional general digital amplifier.

ＰＣＭ信号のデジタル入力（音響）信号は、デジタルＰＷＭ変換器２でＰＷＭ信号に直接変換され、ＦＥＴドライバ３に入力する。デジタルＰＷＭ変換器２は、スイッチング周波数ＦｓｗのＰＷＭ信号を形成するための発振回路を備えている。ＰＷＭ信号によりＦＥＴドライバ３は、電源端子＋Ｂと−Ｂ間に直列に接続された２つのパワーＦＥＴ４（ハイサイドパワーＦＥＴ）、５（ローサイドパワーＦＥＴ）を交互にオン／オフスイッチングする。パワーＦＥＴ４、５の出力はＬ、Ｃからなるローパスフィルタ６に出力され、さらにスピーカ７に出力される。   The digital input (acoustic) signal of the PCM signal is directly converted into a PWM signal by the digital PWM converter 2 and input to the FET driver 3. The digital PWM converter 2 includes an oscillation circuit for forming a PWM signal having a switching frequency Fsw. The FET driver 3 switches on / off alternately two power FETs 4 (high-side power FET) and 5 (low-side power FET) connected in series between the power supply terminals + B and −B by the PWM signal. Outputs of the power FETs 4 and 5 are output to a low-pass filter 6 composed of L and C, and further output to a speaker 7.

このデジタルアンプでは、信号経路がフルデジタルでシンプルであるため音質が良い利点がある。   This digital amplifier has the advantage of good sound quality because the signal path is fully digital and simple.

図２は、従来の他のデジタルアンプの回路構成図を示している。   FIG. 2 shows a circuit configuration diagram of another conventional digital amplifier.

ＰＣＭ信号のデジタル入力（音響）信号は、Ｄ／Ａ変換器で一旦アナログ信号に変換されて積分器９に入力する。積分器９では、入力信号と帰還信号との差分信号が抽出される。この差分信号は、ＰＷＭモジュレータ１０によりＰＷＭ信号に変換されＦＥＴドライバ３に入力する。その他の構成で図１と相違する点は、出力を積分器９の反転入力端子に帰還する帰還回路１１を備えている点である。   The digital input (acoustic) signal of the PCM signal is once converted into an analog signal by the D / A converter and input to the integrator 9. The integrator 9 extracts a difference signal between the input signal and the feedback signal. This difference signal is converted into a PWM signal by the PWM modulator 10 and input to the FET driver 3. The other point of difference from FIG. 1 is that a feedback circuit 11 that feeds back an output to the inverting input terminal of the integrator 9 is provided.

このデジタルアンプでは、出力を入力側に帰還していることで性能が改善されている。   In this digital amplifier, the performance is improved by returning the output to the input side.

図３は、従来のさらに他のデジタルアンプの回路構成図を示している。   FIG. 3 shows a circuit configuration diagram of still another conventional digital amplifier.

図１の回路と相違する点は、出力をＡ／Ｄ変換器１２でデジタル信号に変換して入力側に帰還する帰還回路を設けている点である。   The difference from the circuit of FIG. 1 is that a feedback circuit for converting the output into a digital signal by the A / D converter 12 and feeding back to the input side is provided.

このデジタルアンプでは、出力をデジタルで入力側に帰還していることで性能が改善されている。   In this digital amplifier, performance is improved by digitally feeding back the output to the input side.

さらに、従来の別の例のデジタルアンプでは、ＰＣＭ信号のデジタル入力信号をＤ／Ａ変換器でアナログ信号にして、この信号と出力とを比較回路に入力することにより両者の誤差信号を抽出し、この誤差信号により出力段を駆動する定電圧電源を変調するようにしている（特許文献１参照）。
Ｄ級／デジタルアンプの設計と製作（２００４年初版 発行所 ＣＱ出版株式会社） 特開２００４−１２８６６２号公報 Furthermore, in another conventional digital amplifier, the PCM signal digital input signal is converted into an analog signal by a D / A converter, and the error signal of both is extracted by inputting this signal and output to a comparison circuit. The constant voltage power source that drives the output stage is modulated by the error signal (see Patent Document 1).
Design and production of Class D / Digital amplifier (2004 first edition issue CQ Publishing Co., Ltd.) JP 2004-128662 A

しかし、図１のデジタルアンプでは、信号経路がフルデジタルでシンプルであるが帰還回路がないために、アンプ内で発生する歪やノイズを抑制することができず十分な性能を出すことができない。また、図２のデジタルアンプは、性能が良い反面、デジタル信号を一旦アナログ信号に戻してからＰＷＭ信号に変換しているため信号経路のシンプルさが失われている。また、図３のデジタルアンプは、デシタル信号で帰還するようにしているために回路に高精度が要求され高コスト化するのを避けられない。   However, in the digital amplifier of FIG. 1, the signal path is fully digital and simple, but since there is no feedback circuit, distortion and noise generated in the amplifier cannot be suppressed and sufficient performance cannot be obtained. In addition, the digital amplifier of FIG. 2 has good performance, but since the digital signal is converted back to an analog signal and then converted into a PWM signal, the signal path is not simple. Further, since the digital amplifier of FIG. 3 is fed back with a digital signal, high precision is required for the circuit, and it is inevitable that the cost is increased.

また、特許文献１のデジタルアンプは、フルデジタルであって信号経路がシンプルであり、定電圧電源の発振出力を変調することにより歪等をキャンセルするようにしているが、通常、大容量のコンデンサが挿入されるために、このような構成によって電源電圧を変動させる方式では高周波帯域までの補正が困難である。   In addition, the digital amplifier of Patent Document 1 is fully digital and has a simple signal path, and is designed to cancel distortion and the like by modulating the oscillation output of a constant voltage power supply. Therefore, it is difficult to correct up to the high frequency band with a system in which the power supply voltage is varied with such a configuration.

この発明の目的は、信号経路がシンプルで音質が良く、また安価に構成できるデジタルアンプを提供することにある。   An object of the present invention is to provide a digital amplifier that has a simple signal path, good sound quality, and can be configured at low cost.

この発明のデジタルアンプ装置は、デジタル入力信号をパルス変調信号に変換して出力トランジスタをスイッチングする第１のデジタルアンプと、
前記デジタル入力信号をアナログ信号に変換した後にパルス変調信号に変換して出力トランジスタをスイッチングする第２のデジタルアンプとで構成される。 A digital amplifier device according to the present invention includes a first digital amplifier that converts a digital input signal into a pulse modulation signal and switches an output transistor;
The digital input signal is converted into an analog signal, and then converted into a pulse modulation signal to switch the output transistor.

前記第２のデジタルアンプは、該第２のデジタルアンプの出力を基準として生成したフローティング電源を前記第１のデジタルアンプの出力トランジスタに供給し、前記第１のデジタルアンプの出力を前記第２のデジタルアンプの入力に帰還させる帰還回路を設けている。 The second digital amplifier, a floating power supply that generates an output of the second digital amplifier as a reference and supplies to the output transistor of the first digital amplifier, outputs the second of the first digital amplifier A feedback circuit is provided for feedback to the input of the digital amplifier.

パルス変調信号とは、パルス幅変調信号（ＰＷＭ信号）又はパルス密度変調信号（ＰＤＭ信号）をいう。   The pulse modulation signal refers to a pulse width modulation signal (PWM signal) or a pulse density modulation signal (PDM signal).

この発明では、第１のデジタルアンプは、デジタル入力信号をアナログ信号に戻すことなくパルス変調信号に変換して出力トランジスタをスイッチングするフルデジタル構成である。第２のデジタルアンプは、デジタル入力信号を一旦アナログ信号に戻し、第１のデジタルアンプの出力から帰還する帰還信号との差分（誤差信号）をアナログで抽出して、これをパルス変調信号に変換して出力トランジスタをスイッチングする。そして、その出力を基準とするフローティング電源を、第１のデジタルアンプの出力トランジスタに供給する。   In the present invention, the first digital amplifier has a full digital configuration in which a digital input signal is converted into a pulse modulation signal without being converted back to an analog signal and an output transistor is switched. The second digital amplifier temporarily converts the digital input signal back to an analog signal, extracts the difference (error signal) from the feedback signal fed back from the output of the first digital amplifier, and converts it to a pulse modulation signal. Then, the output transistor is switched. Then, the floating power supply based on the output is supplied to the output transistor of the first digital amplifier.

このため、第１のデジタルアンプで生じる歪やノイズは第２のデジタルアンプで補正される一方、第１のデジタルアンプはデジタル入力信号をフルデジタルで増幅するから高音質を保持できる。また、第１のデジタルアンプのゲインがアンプ装置全体のゲインと同一になるように帰還量を設定することにより、第２のデジタルアンプは第１のデジタルアンプで生じる歪やノイズの逆位相を出力するだけとなるため、同アンプは、電源電圧が数Ｖ程度でよく、出力トランジスタやその他の部品が低コストのものでよくなる。   For this reason, distortion and noise generated in the first digital amplifier are corrected by the second digital amplifier, while the first digital amplifier amplifies the digital input signal in full digital so that high sound quality can be maintained. In addition, by setting the feedback amount so that the gain of the first digital amplifier is the same as the gain of the entire amplifier device, the second digital amplifier outputs the reverse phase of distortion and noise generated by the first digital amplifier. Therefore, the power supply voltage of the amplifier may be about several volts, and the output transistor and other components may be low-cost.

デジタル入力信号をフルデジタルで増幅する第１のデジタルアンプにより高音質を保持し、第１のデジタルアンプ内で発生する歪やノイズを第２のデジタルアンプで補正することができる。   The first digital amplifier that amplifies the digital input signal fully digitally maintains high sound quality, and distortion and noise generated in the first digital amplifier can be corrected by the second digital amplifier.

図４は、この発明の実施形態のデジタルアンプ装置のブロック図である。   FIG. 4 is a block diagram of the digital amplifier device according to the embodiment of the present invention.

このデジタルアンプ装置は、デジタル入力信号をフルデジタルで増幅するデジタルアンプＤ１（第１のデジタルアンプ）とデジタル入力信号を一旦アナログに戻してから帰還信号との差分（誤差信号）を抽出して増幅するデジタルアンプＤ２（第２のデジタルアンプ）とで構成されている。   This digital amplifier device extracts and amplifies the difference (error signal) between the digital input signal D1 (first digital amplifier) that amplifies the digital input signal in full digital and the digital input signal once converted to analog and then the feedback signal. And a digital amplifier D2 (second digital amplifier).

デジタルアンプＤ１は、入力端子１にＰＣＭ信号であるデジタル入力（音響）信号が導かれ、ＰＣＭ信号を直接ＰＷＭ信号に変換するデジタルＰＷＭ変換器２と、ＰＷＭ信号をレベルシフトするレベルシフト回路１５と、レベルシフトされたＰＷＭ信号によりＦＥＴを駆動するパルスを形成するＦＥＴドライバ３と、後述のフローティング電源＋ＢＦ、−ＢＦ間に直列に接続される２つのパワーＦＥＴ４（ハイサイドパワーＦＥＴ）、５（ローサイドパワーＦＥＴ）と、これらのパワーＦＥＴの出力が導かれるローパスフィルタ６と、ローパスフィルタ６の出力が導かれるスピーカ７とを備えている。   The digital amplifier D1 receives a digital input (acoustic) signal, which is a PCM signal, at the input terminal 1, and directly converts the PCM signal into a PWM signal. The level shift circuit 15 shifts the level of the PWM signal. , A FET driver 3 that forms a pulse for driving the FET by the level-shifted PWM signal, and two power FETs 4 (high-side power FET) and 5 (low-side) connected in series between floating power sources + BF and −BF, which will be described later Power FET), a low-pass filter 6 to which the outputs of these power FETs are guided, and a speaker 7 to which the output of the low-pass filter 6 is guided.

前記ハイサイド側のパワーＦＥＴ４とローサイド側のパワーＦＥＴ５は、共にＮ型ＭＯＳＦＥＴで構成される。前記ローパスフィルタ６は、インダクタＬ１とコンデンサＣ１で構成される。なお、デジタルＰＷＭ変換器２は、ＰＷＭ信号を形成するためのスイッチング周波数Ｆｓｗ１の発振回路（クロック回路）２ａを備えている。   Both the high-side power FET 4 and the low-side power FET 5 are N-type MOSFETs. The low pass filter 6 includes an inductor L1 and a capacitor C1. The digital PWM converter 2 includes an oscillation circuit (clock circuit) 2a having a switching frequency Fsw1 for forming a PWM signal.

デジタルアンプＤ１は、次のように動作する。   The digital amplifier D1 operates as follows.

ＰＣＭ信号は、入力端子１からデジタルＰＷＭ変換器２に入力し、ＰＷＭ信号に変換されレベルシフト回路１５によりレベルシフトされた後、ＦＥＴドライバ４０に入力する。なお、レベルシフト回路１５は、入力されたＰＷＭ信号をフローティング電源＋ＢＦ、−ＢＦの変動分だけレベルシフトする回路である。レベルシフトされたＰＷＭ信号によりＦＥＴドライバ３はフローティング電源＋ＢＦと−ＢＦ間にプッシュプル接続されたパワーＦＥＴ４、５を交互にオン／オフスイッチングする。スイッチングされたパワーＦＥＴ４、５の出力はローパスフィルタ６に出力される。このように、デジタルアンプＤ１は、ＰＣＭ信号をアナログ信号に戻すことなくフルデジタルで増幅してスピーカ７に出力する。 デジタルアンプＤ２は、デジタルアンプ１でＰＣＭ信号が変換されたＰＷＭ信号をアナログ信号に戻すローパスフィルタ２０と、ローパスフィルタ２０の出力が非反転入力端子に導かれ、帰還信号が反転入力端子に導かれることによりこれらの信号の差分（誤差信号）を抽出する積分器２１を備えている。また、積分器２１の出力をＰＷＭ信号に変換するＰＷＭモジュレータ２２と、ＰＷＭ信号によりＦＥＴを駆動するドライバ２３と、電源＋Ｂ、−Ｂ間に接続される出力段２４と、出力段２４の出力が導かれるローパスフィルタ２５とを備え、さらに、ローパスフィルタ２５の出力を基準として生成されるフローティング電源＋ＢＦと−ＢＦと、デジタルアンプＤ１のローパスフィルタ６の出力を積分器２１の反転入力端子に帰還する帰還回路２６と、を備えている。   The PCM signal is input from the input terminal 1 to the digital PWM converter 2, converted into a PWM signal, level-shifted by the level shift circuit 15, and then input to the FET driver 40. The level shift circuit 15 is a circuit that shifts the level of the input PWM signal by the amount of fluctuation of the floating power supplies + BF and -BF. The FET driver 3 switches on / off alternately the power FETs 4 and 5 that are push-pull connected between the floating power sources + BF and −BF by the level-shifted PWM signal. Outputs of the switched power FETs 4 and 5 are output to the low-pass filter 6. In this way, the digital amplifier D1 amplifies the PCM signal in full digital without returning it to an analog signal and outputs the amplified signal to the speaker 7. The digital amplifier D2 has a low-pass filter 20 that returns the PWM signal obtained by converting the PCM signal by the digital amplifier 1 to an analog signal, the output of the low-pass filter 20 is guided to the non-inverting input terminal, and the feedback signal is guided to the inverting input terminal. Thus, an integrator 21 for extracting a difference (error signal) between these signals is provided. Also, the PWM modulator 22 that converts the output of the integrator 21 into a PWM signal, the driver 23 that drives the FET by the PWM signal, the output stage 24 connected between the power supplies + B and −B, and the output of the output stage 24 are A low-pass filter 25 to be guided, and further, the floating power sources + BF and -BF generated based on the output of the low-pass filter 25, and the output of the low-pass filter 6 of the digital amplifier D1 are fed back to the inverting input terminal of the integrator 21. And a feedback circuit 26.

出力段２４は、ハイサイドのＰ型ＭＯＳＦＥＴ２４ａとローサイドのＮ型ＭＯＳＦＥＴ２４ｂを電源＋Ｂ、−Ｂ間にプッシュプル接続し、それらのゲートにバイアス用の抵抗を接続して構成される。電源＋Ｂ、−Ｂの電圧は後述のように低電圧で良く、それ故、ＭＯＳＦＥＴ２４ａ、２４ｂも耐圧の低い小型のＦＥＴで構成されている。ドライバ２３もＦＥＴドライバ３のような複雑なものにする必要がなく、ＭＯＳＦＥＴ２４ａ、２４ｂを直接駆動する小型の簡単なもので構成される。そして、フローティング電源＋ＢＦの負極と−ＢＦの正極が接続されてローパスフィルタ２５の出力端子に接続され、この接続点（基準レベル）がデジタルアンプＤ１のローパスフィルタ６のコンデンサＣ１の一方の端子に接続される。そして、フローティング電源＋ＢＦの正極はデジタルアンプＤ１のＮ型ＭＯＳＦＥＴ４に接続され、フローティング電源＋−ＢＦの負極はＮ型ＭＯＳＦＥＴ５に接続される。   The output stage 24 is constructed by connecting a high-side P-type MOSFET 24a and a low-side N-type MOSFET 24b between power sources + B and -B and connecting a bias resistor to their gates. As will be described later, the voltages of the power sources + B and -B may be low. Therefore, the MOSFETs 24a and 24b are also constituted by small FETs having a low withstand voltage. The driver 23 does not need to be as complicated as the FET driver 3, and is configured by a small and simple one that directly drives the MOSFETs 24a and 24b. The negative electrode of the floating power source + BF and the positive electrode of -BF are connected to the output terminal of the low-pass filter 25, and this connection point (reference level) is connected to one terminal of the capacitor C1 of the low-pass filter 6 of the digital amplifier D1. Is done. The positive electrode of the floating power source + BF is connected to the N-type MOSFET 4 of the digital amplifier D1, and the negative electrode of the floating power source + -BF is connected to the N-type MOSFET 5.

なお、ＰＷＭモジュレータ２２は、ＰＷＭ信号を形成するためのスイッチング周波数Ｆｓｗ２の発振回路２２ａを備えている。ローパスフィルタ２５は、インダクタＬ２とコンデンサＣ２で構成される。フローティング電源＋ＢＦと−ＢＦは、例えば電源トランスの巻線を分けて生成した電圧を整流するか、または別のトランスにより生成した電圧を整流することで得られる。   The PWM modulator 22 includes an oscillation circuit 22a having a switching frequency Fsw2 for forming a PWM signal. The low-pass filter 25 includes an inductor L2 and a capacitor C2. The floating power supplies + BF and -BF can be obtained, for example, by rectifying a voltage generated by dividing a winding of a power transformer or by rectifying a voltage generated by another transformer.

上記の構成で、デジタルアンプＤ２の出力は、直接音響出力としてスピーカ７に導かれるのではなく、デジタルアンプＤ１のパワーＦＥＴに供給されるフローティング電源＋ＢＦと−ＢＦの基準となる。   With the above configuration, the output of the digital amplifier D2 is not directly guided to the speaker 7 as a sound output, but becomes a reference for the floating power supplies + BF and -BF supplied to the power FET of the digital amplifier D1.

したがって、デジタルアンプＤ２では、次のように動作する。   Therefore, the digital amplifier D2 operates as follows.

デジタルアンプＤ１のデジタルＰＷＭ変換器２でＰＣＭ信号から変換されたＰＷＭ信号は、ローパスフィルタ２０により、ＰＣＭ信号への変換前の元のアナログ信号に戻される。なお、ＰＣＭ信号をＤ／Ａ変換して元のアナログ信号に戻すことも可能であるが、ローパスフィルタ２０を用いた方が簡単である。   The PWM signal converted from the PCM signal by the digital PWM converter 2 of the digital amplifier D1 is returned to the original analog signal before conversion to the PCM signal by the low-pass filter 20. Although it is possible to convert the PCM signal back to the original analog signal by D / A conversion, it is easier to use the low-pass filter 20.

積分器２１は、上記アナログ信号と、デジタルアンプＤ１の出力との差分（誤差信号）をＰＷＭモジュレータ２２に入力し、ＰＷＭモジュレータ２２では上記差分に基づいたＰＷＭ信号を形成する。ドライバ２３はこのＰＷＭ信号により出力段２４を駆動する。出力段２４の出力はローパスフィルタ２５を介してフローティング電源＋ＢＦと−ＢＦに供給される。そのため出力段２４の出力はフローティング電源＋ＢＦと−ＢＦの基準レベルを形成する。   The integrator 21 inputs a difference (error signal) between the analog signal and the output of the digital amplifier D1 to the PWM modulator 22, and the PWM modulator 22 forms a PWM signal based on the difference. The driver 23 drives the output stage 24 by this PWM signal. The output of the output stage 24 is supplied to the floating power sources + BF and −BF via the low-pass filter 25. Therefore, the output of the output stage 24 forms the reference level of the floating power supplies + BF and -BF.

このように、このデジタルアンプ装置では、デジタルアンプＤ２の出力を基準としたフローティング電源を組み、その電源をフルデジタルのデジタルアンプＤ１に供給することで２つの出力を合成してスピーカ７に出力する。そして、デジタルアンプＤ１の出力をデジタルアンプＤ２の入力に帰還することで、デジタルアンプＤ１の歪、ノイズをデジタルアンプＤ２で補正している。すなわち、デジタルアンプＤ１の歪、ノイズの逆相分がデジタルアンプＤ２の出力となり、この出力がデジタルアンプＤ１のフローティング電源＋ＢＦと−ＢＦに変動レベルとして表れるから、デジタルアンプＤ１の内部で生じる歪、ノイズがキャンセルされることになる。   As described above, in this digital amplifier device, a floating power supply based on the output of the digital amplifier D2 is assembled, and the power supply is supplied to the full digital digital amplifier D1 so that the two outputs are combined and output to the speaker 7. . The distortion and noise of the digital amplifier D1 are corrected by the digital amplifier D2 by feeding back the output of the digital amplifier D1 to the input of the digital amplifier D2. That is, the distortion of the digital amplifier D1 and the reverse phase of noise become the output of the digital amplifier D2, and this output appears as a fluctuation level in the floating power supply + BF and -BF of the digital amplifier D1, so that distortion generated inside the digital amplifier D1. Noise will be cancelled.

ここで、デジタルアンプ装置の全体のゲインが、デジタルアンプＤ１のゲインと同じになるように帰還回路２６の帰還量を設定しておくことにより、デジタルアンプＤ２は上記差分（誤差信号）の逆位相のみを出力することになるから、電源＋Ｂ、−Ｂは数Ｖ程度で十分となる。ドライバ２３もＭＯＳＦＥＴ２４ａ、２４ｂを直接駆動する小型の簡単なもので十分である。   Here, by setting the feedback amount of the feedback circuit 26 so that the overall gain of the digital amplifier device is the same as the gain of the digital amplifier D1, the digital amplifier D2 has the opposite phase of the difference (error signal). Only a few volts is sufficient for the power supplies + B and -B. The driver 23 may be a small and simple one that directly drives the MOSFETs 24a and 24b.

なお、補正アンプであるデジタルアンプＤ２の発振回路２２ａで生成されるスイッチング周波数Ｆｓｗ２をデジタルアンプＤ１の発振回路２ａで生成するスイッチング周波数Ｆｓｗ１よりも２倍以上高く設定し、デジタルアンプＤ２の帰還領域にデジタルアンプＤ１のスイッチング周波数Ｆｓｗ１が含まれるようにすれば（帰還回路２６の帰還量を十分に大きく設定すれば）、デジタルアンプＤ１のデジタルＰＷＭ変換器２で漏れるキャリア（スイッチング周波数Ｆｓｗ１のフィルタ漏れ信号成分）をデジタルアンプＤ２によりキャンセルすることができる。   Note that the switching frequency Fsw2 generated by the oscillation circuit 22a of the digital amplifier D2 that is the correction amplifier is set to be at least twice as high as the switching frequency Fsw1 generated by the oscillation circuit 2a of the digital amplifier D1, and the feedback frequency of the digital amplifier D2 is set. If the switching frequency Fsw1 of the digital amplifier D1 is included (if the feedback amount of the feedback circuit 26 is set sufficiently large), the carrier leaks in the digital PWM converter 2 of the digital amplifier D1 (filter leakage signal of the switching frequency Fsw1). Component) can be canceled by the digital amplifier D2.

図５は出力の合成を説明する図である。
デジタルアンプＤ１の出力に歪、ノイズが生じると、その逆相分がデジタルアンプＤ２の出力（基準側出力）として現れる。したがって、フローティング電源＋ＢＦと−ＢＦにその逆相分が乗るから、合成出力は、歪み、ノイズがキャンセルされたものとなる。同図から明らかなように、本実施形態では、電源電圧を変動させるものではなく、フローティング電源＋ＢＦと−ＢＦは変化しない。このため、電源に大容量のコンデンサが挿入されていても高周波帯域まで補正をかけることができる。 FIG. 5 is a diagram for explaining output synthesis.
When distortion or noise occurs in the output of the digital amplifier D1, the opposite phase component appears as the output (reference side output) of the digital amplifier D2. Therefore, since the opposite phase components are put on the floating power supplies + BF and -BF, the combined output is a distortion and noise cancelled. As can be seen from the figure, in this embodiment, the power supply voltage is not varied, and the floating power supplies + BF and -BF do not change. For this reason, even if a large-capacity capacitor is inserted in the power supply, correction can be made up to the high frequency band.

デジタルアンプＤ１のレベルシフト回路１５は、例えば、図６のように構成する。同図のようなトランジスタ一つを使ったレベルシフト回路で、ＰＷＭ信号を−ＢＦに振ることができる。このような簡単な回路で構成できるのは、図７に示すように、最大出力を出してもフローティング電源範囲がＧＮＤレベルから外れる（ＧＮＤレベルを切る）ことがないからである。なお、ＦＥＴドライバ３の電源入力端子にフローティング電源＋ＢＦと−ＢＦの入力端子がある場合には、レベルシフト回路１５は不要である。   The level shift circuit 15 of the digital amplifier D1 is configured as shown in FIG. 6, for example. A level shift circuit using a single transistor as shown in the figure can swing the PWM signal to -BF. Such a simple circuit can be configured because, as shown in FIG. 7, even if the maximum output is output, the floating power supply range does not deviate from the GND level (cut the GND level). Note that the level shift circuit 15 is not necessary when the power supply input terminal of the FET driver 3 has floating power supply + BF and -BF input terminals.

上記の実施形態では、発振回路２２ａと発振回路２ａを別々に設けているが、両方で発振するスイッチング周波数Ｆｓｗ１、Ｆｓｗ２のビート周波数が可聴域帯域であると、スピーカ７からノイズが聞こえてくる。これを防ぐために、低い方の発振周波数の高調波と高い方の発振周波数の差が可聴帯域に入らないようにそれらの発振周波数を適当に設定する。   In the above embodiment, the oscillation circuit 22a and the oscillation circuit 2a are provided separately, but noise is heard from the speaker 7 when the beat frequencies of the switching frequencies Fsw1 and Fsw2 that oscillate in both are in the audible range. In order to prevent this, the oscillation frequency is appropriately set so that the difference between the higher harmonic and the higher oscillation frequency does not enter the audible band.

別の実施例として、図８のように、一つの発振器３００からそれぞれ分周してスイッチング周波数Ｆｓｗ１、Ｆｓｗ２を形成するようにしても良い。このように構成すれば、ビートは生じないから上記の問題は考えなくて良い。   As another embodiment, as shown in FIG. 8, the frequency may be divided from one oscillator 300 to form the switching frequencies Fsw1 and Fsw2. If configured in this way, no beat is generated, so that the above problem does not have to be considered.

なお、図４においては、ローパスフィルタ６の出力側から帰還をかけているが、ローパスフィルタ６の入力側から帰還をかけることも可能である。また、パワーＦＥＴとしてハイサイド、ローサイドともＮ型ＭＯＳＦＥＴを使用したが、Ｐ型ＭＯＳＦＥＴを使用することもできるし、ハイサイドをＰ型ＭＯＳＦＥＴ、ローサイドをＮ型ＭＯＳＦＥＴとすることもできる。また、ローパスフィルタ６のコンデンサＣ１を第２のデジタルアンプＤ２の出力ではなくＧＮＤに接続しても良い。   In FIG. 4, feedback is applied from the output side of the low-pass filter 6, but feedback can also be applied from the input side of the low-pass filter 6. Further, although N-type MOSFETs are used as the power FET for both the high side and the low side, a P-type MOSFET can be used, or the high side can be a P-type MOSFET and the low side can be an N-type MOSFET. Further, the capacitor C1 of the low-pass filter 6 may be connected to GND instead of the output of the second digital amplifier D2.

従来のデジタルアンプのブロック部Block section of conventional digital amplifier 従来の他のデジタルアンプのブロック部Block part of other conventional digital amplifiers 従来の他のデジタルアンプのブロック部Block part of other conventional digital amplifiers この発明の実施形態のデジタルアンプ装置のブロック図Block diagram of a digital amplifier device according to an embodiment of the present invention 出力の合成について説明する図Diagram explaining composition of output レベルシフト回路の一例を示す図The figure which shows an example of a level shift circuit フローティング電源範囲を示す図Diagram showing floating power supply range 発振器の別の実施例Another embodiment of the oscillator

符号の説明Explanation of symbols

Ｄ１−−第１のデジタルアンプ
Ｄ２−−第２のデジタルアンプ
２０−ローパスフィルタ
２６−−第１の帰還回路
＋ＢＦ、−ＢＦ−−フローティング電源 D1--first digital amplifier D2--second digital amplifier 20-low pass filter 26--first feedback circuit + BF, -BF--floating power supply

Claims (5)

デジタル入力信号をパルス変調信号に変換して出力トランジスタをスイッチングする第１のデジタルアンプと、
前記デジタル入力信号をアナログ信号に変換した後にパルス変調信号に変換して出力トランジスタをスイッチングする第２のデジタルアンプと、で構成されるデジタルアンプ装置であって、
前記第２のデジタルアンプは、該第２のデジタルアンプの出力を基準として生成したフローティング電源を前記第１のデジタルアンプの出力トランジスタに供給し、
前記第１のデジタルアンプの出力を前記第２のデジタルアンプの入力に帰還させる帰還回路を設けたことを特徴とするデジタルアンプ装置。 A first digital amplifier that converts a digital input signal into a pulse modulation signal and switches an output transistor;
A digital amplifier device comprising: a second digital amplifier that converts the digital input signal into an analog signal and then converts the digital input signal into a pulse modulation signal to switch an output transistor;
The second digital amplifier supplies a floating power source generated based on the output of the second digital amplifier to the output transistor of the first digital amplifier ,
A digital amplifier device comprising a feedback circuit that feeds back an output of the first digital amplifier to an input of the second digital amplifier. 前記帰還回路の帰還量は、前記第１のデジタルアンプのゲインがアンプ装置全体のゲインと同一になる大きさに設定されている、請求項１記載のデジタルアンプ装置。   2. The digital amplifier device according to claim 1, wherein the feedback amount of the feedback circuit is set to a magnitude such that a gain of the first digital amplifier is equal to a gain of the entire amplifier device. 前記第１のデジタルアンプは、パルス変調信号を前記フローティング電源の変動分だけレベルシフトして出力トランジスタのドライブ回路に入力するレベルシフト回路を備えた、請求項１又は２記載のデジタルアンプ装置。   3. The digital amplifier device according to claim 1, wherein the first digital amplifier includes a level shift circuit that shifts a level of a pulse modulation signal by a variation of the floating power supply and inputs the pulse modulation signal to a drive circuit of an output transistor. 前記第２のデジタルアンプのスイッチング周波数を前記第１のデジタルアンプのスイッチング周波数の少なくとも２倍以上に設定した請求項１〜３のいずれかに記載のデジタルアンプ装置。   The digital amplifier device according to any one of claims 1 to 3, wherein a switching frequency of the second digital amplifier is set to at least twice as high as a switching frequency of the first digital amplifier. 前記第１のデジタルアンプパルスのスイッチング周波数と前記第２のデジタルアンプのスイッチング周波数の差が可聴周波数帯域にならないように、それらの周波数が設定されていることを特徴とする請求項１〜４のいずれかに記載のデジタルアンプ装置。   5. The frequency according to claim 1, wherein the frequencies are set so that a difference between a switching frequency of the first digital amplifier pulse and a switching frequency of the second digital amplifier does not become an audible frequency band. The digital amplifier device according to any one of the above.
JP2007166842A 2007-06-25 2007-06-25 Digital amplifier device Expired - Fee Related JP4710879B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007166842A JP4710879B2 (en) 2007-06-25 2007-06-25 Digital amplifier device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007166842A JP4710879B2 (en) 2007-06-25 2007-06-25 Digital amplifier device

Publications (2)

Publication Number Publication Date
JP2009005302A JP2009005302A (en) 2009-01-08
JP4710879B2 true JP4710879B2 (en) 2011-06-29

Family

ID=40321159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007166842A Expired - Fee Related JP4710879B2 (en) 2007-06-25 2007-06-25 Digital amplifier device

Country Status (1)

Country Link
JP (1) JP4710879B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029787A (en) * 2009-07-22 2011-02-10 Yamaha Corp Signal processor
CN103460598A (en) 2011-03-28 2013-12-18 松下电器产业株式会社 Amplifier and audio device provided with amplifier
JP5438161B2 (en) * 2012-04-13 2014-03-12 株式会社アドバンテスト DA converter
US10965307B2 (en) 2017-12-05 2021-03-30 Sony Corporation Signal processing apparatus, signal processing method, and program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148851A (en) * 1995-11-17 1997-06-06 Matsushita Electric Ind Co Ltd Switching power source for audio
JPH11346120A (en) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd High efficiency power amplifier
JPH11346121A (en) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd High efficiency power amplifier
JP2004128662A (en) * 2002-09-30 2004-04-22 Denon Ltd Digital amplifier
JP2004312606A (en) * 2003-04-10 2004-11-04 Japan Radio Co Ltd Class d amplifier circuit
JP2006033499A (en) * 2004-07-16 2006-02-02 Sony Corp Class d amplifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148851A (en) * 1995-11-17 1997-06-06 Matsushita Electric Ind Co Ltd Switching power source for audio
JPH11346120A (en) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd High efficiency power amplifier
JPH11346121A (en) * 1998-03-31 1999-12-14 Matsushita Electric Ind Co Ltd High efficiency power amplifier
JP2004128662A (en) * 2002-09-30 2004-04-22 Denon Ltd Digital amplifier
JP2004312606A (en) * 2003-04-10 2004-11-04 Japan Radio Co Ltd Class d amplifier circuit
JP2006033499A (en) * 2004-07-16 2006-02-02 Sony Corp Class d amplifier

Also Published As

Publication number Publication date
JP2009005302A (en) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101512897B (en) Amplifier employing interleaved signals for PWM ripple suppression
US6778011B2 (en) Pulse-width modulation circuit and power amplifier circuit
US20080042743A1 (en) Differential input class d amplifier
US20050012546A1 (en) Digital PWM input D class amplifier by PMW negative feedback
US6788137B2 (en) Switching amplifier and signal amplifying method
US9019008B2 (en) Class D amplifiers
JP4710879B2 (en) Digital amplifier device
US20240088843A1 (en) Class-d amplifier with nested feedback loops
KR20040051561A (en) Linearization of a pdm class-d amplifier
US7471144B2 (en) Low distortion class-D amplifier
JP4710878B2 (en) Class D amplifier device
JP2007116262A (en) Digital amplifier
JP6724996B2 (en) Class D amplifier
US7868693B2 (en) Class-D amplifier
US6943623B2 (en) Amplification circuitry
CN1617440B (en) Power amplification circuit
US11159132B2 (en) Class D amplifier stereo to mono converter
US20090115510A1 (en) Device for amplifying a voltage representing an audiophonic information
Huffenus et al. A phase-shift self-oscillating stereo class-D amplifier for battery-powered applications
KR100945683B1 (en) Audio amplifier with spurious noise reduction circuit
JP4027276B2 (en) Digital amplifier and audio reproducing apparatus using the same
JP2018174380A (en) Signal amplifier
US7889001B2 (en) Systems and methods of reduced distortion in a class D amplifier
JP3833941B2 (en) Switching signal generator, and switching power supply and digital amplifier provided with the same
GB2389724A (en) Class D amplification circuitry with improved noise performance

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

LAPS Cancellation because of no payment of annual fees