JP4703037B2

JP4703037B2 - スイッチング電源装置

Info

Publication number: JP4703037B2
Application number: JP2001166187A
Authority: JP
Inventors: 浩之芳賀
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2001-06-01
Filing date: 2001-06-01
Publication date: 2011-06-15
Anticipated expiration: 2021-06-01
Also published as: JP2002369524A

Description

【０００１】
【発明の属する技術分野】
本発明は、負荷急変に対する高速応答性に優れ、低電圧大電流出力に向いたスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
低電圧出力のスイッチング電源では、変換効率向上のために同期整流方式を適用する例が多いが、例えばフォワードコンバータの場合、いくつかの問題点が存在する。
【０００３】
第一の問題点として、貫通電流の問題がある。
トランスが励磁されているときに、フライホイール側のスイッチ素子が導通していると、電流を阻止する素子がなくなり、入力電源を短絡することになる。このときに流れる電流が貫通電流であり、貫通電流が流れると素子にストレスを与え、変換効率が低下する問題がある。
これを避けるために、フライホイール側のスイッチ素子は、トランスが励磁されるタイミングより早めに非導通とする、いわゆるデッドタイムを設ける必要がある。しかしながらデッドタイムの設定を長くしすぎると、同期整流方式のメリットが薄れて変換効率の低下を招き、短くしすぎると部品のばらつきで貫通電流が流れる危険性が増大する。
この問題は、低電圧大電流出力のスイッチング電源で特に顕著にあらわれる。
以上のように、貫通電流を避けつつ変換効率の低下を最小限におさえる、最適なデッドタイムの設定が困難である問題があった。
【０００４】
第二の問題点として、負荷急変に対する高速応答性という観点から見ると、チョークの励磁期間に制約がある問題がある。
負荷電流が急変したときに出力電圧の変動を最小限に抑えるためには、チョーク電流は負荷電流に速やかに追従しなくてはならない。これは、（負荷電流−チョーク電流）が出力コンデンサから流れ出すことから明らかである。
図６は負荷電流(A)と、それに対する理想のチョーク電流(B)を示した波形である。これはチョークが励磁されるデューティを100%とした場合の波形である。また、制御回路の遅れはないものとしている。
しかしながら、フォワードコンバータではトランスの励磁期間とチョークの励磁期間が等しいため、トランスの制約条件からチョークが励磁されるデューティを100%とする事はできない。トランスが飽和する危険性があること、スイッチ素子の印加電圧が増大することから、５０〜６０％が実用的な最大デューティである。
したがって、実際のチョーク電流動作は(C)に示すような波形となる。理想波形(B)と比べると、明らかに応答が遅れていることがわかる。
以上のように、チョークが励磁されるデューティに制約があるため、負荷急変に対する高速応答性にも制約がある問題があった。
【０００５】
第三の問題として、大電流出力の場合、チョークが大型化する問題がある。これはリップル分を除き、出力電流とチョーク電流が等しいためである。
近年、マイクロプロセッサの電源電圧は低下の一途をたどり、かつ消費電流は増加傾向にあるため、チョークとしても大電流が流せるものが必要となってきた。しかしながら一方で小型化の要求もあるわけだが、チョークを無理に小型化すると、直流抵抗が増えて導通損失が増大するため、チョークが大型化する傾向があった。
【０００６】
第四の問題として、出力から入力へエネルギーが逆流する問題がある。これは同期整流により、チョーク電流がマイナスになる状態が成立するためである。
エネルギーの逆流があると、並列運転時に問題が発生する場合がある。例えば、同期整流化したフォワードコンバータを並列運転する場合、出力電圧の設定に差があると、設定電圧の高いものから低いものにエネルギーが流れ込み、設定電圧の低いコンバータでは、出力から入力にエネルギーが流れるようになる。各コンバータの入力に保護用のヒューズがあり、逆流しているコンバータのヒューズが何らかの原因により切れた場合、そのコンバータは破損する。これはエネルギーの行き場がなくなって、一次側の電圧が上昇する為である。
上記のような問題を避けるため、例えば軽負荷では同期整流用スイッチ素子の駆動をやめるなど、保護回路を追加する必要があった。
【０００７】
以上の問題点を解決する為に、図３に示す回路方式を堤案した。(特願２００１−１０６８２９)この回路方式により、前記４つの問題点を解決することが可能である。しかしながら、元となるフォワードコンバータと比較して、部品点数が大幅に増える点がデメリットである。特に、絶縁が必要なことから外形寸法が大きくなりがちなトランスが４つ必要であることが、電源の小型化に対する大きな阻害要因となる問題がある。
そこで、先にトランスが２つで済む図２に示す回路方式を堤案した。(特願２００１−１３７００１)これにより、トランスと二次側の整流素子の数が減り、電源の小型化に寄与する。しかしながら、トランスの一次巻線はやはり４つ必要であり、各トランスの構成は図３のそれよりも複雑化している問題がある。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、前記の問題点を解決する回路方式を提供することにある。
【０００９】
【課題を解決するための手段】
入力電源に並列に第一のトランスの一次巻線と第一のスイッチ素子の直列回路を接続し、前記第一のトランスの二次巻線に並列に第一の整流素子と第一のコンデンサの直列回路を接続し、前記第一のコンデンサに並列に負荷を接続したスイッチング電源装置において、前記第一のトランスの一次巻線に直列に第一のチョークを挿入し、前記第一のチョークと前記第一のトランスの一次巻線の直列回路に並列に第二の整流素子と第二のスイッチ素子の直列回路を接続し、前記第一のトランスの一次巻線と第一のスイッチ素子の直列回路に並列に第二のトランスの一次巻線と第三のスイッチ素子の直列回路を接続し、前記第一のコンデンサに並列に前記第二のトランスの二次巻線と第三の整流素子の直列回路を接続し、前記第二のトランスの一次巻線と前記第一のチョークの直列回路に並列に第四の整流素子と第四のスイッチ素子の直列回路を接続する事により課題を解決する。
同期整流にする場合は、第一の整流素子と第三の整流素子にそれぞれ並列にスイッチ素子をつければよい。
【００１０】
【発明の実施の形態】
本発明の基本回路構成を図１に示す。二次側の回路構成は図２と同じである。わかりやすくするために、同じ働きをする素子には同じ番号を振った。
図２のトランス３１と３２が持つ二つの一次巻線を一体化したものが図１であると考えることが出来る。図２ではチョーク２を励磁する時とリセットする時で違う巻線を使っているが、図１では同じ巻線を使っている。それだけの違いである。このため各スイッチ素子の駆動の方法も図２の回路と同じとなる。
【００１１】
スイッチ素子１１、１４がパルス幅制御を行う為のメインスイッチであり、交互にオンさせる。スイッチ素子１２、１３はチョーク２のリセット電流を流すルートとトランス３１、３２のリセット条件を確保するための補助スイッチである。スイッチ素子１２、１３はオン幅固定でよい。ただし動作条件としては、スイッチ素子１１と１４が両方オフの時は、スイッチ素子１２か１３のどちらかがオンしている必要がある。また、スイッチ素子１２、１３のオフ期間は、トランス３１、３２のリセット条件を確保する様に決める必要がある。
以上の条件よりこれからの動作説明では、スイッチ素子１２は一周期の０％〜５０％でオン、スイッチ素子１３は一周期の５０％〜１００％でオンすると決める。また、スイッチ素子１１は０％〜５０％の間でオンさせ、スイッチ素子１４は５０％〜１００％の間でオンさせてパルス幅制御をかけるとする。
【００１２】
次に動作を説明する。
スイッチ素子１１がオンすると、入力電源からチョーク２、トランス３１の一次巻線、スイッチ素子１１のルートで電流が流れ、同時に整流素子２１が導通する。チョーク２には（入力電圧−出力電圧×トランス３１の一次／二次巻数比）の電圧がかかるため、電流が直線的に増加する。
スイッチ素子１１がオフすると、チョーク２のリセット電流がトランス３１の一次巻線、整流素子２２、スイッチ素子１２のルートで流れる。整流素子２１は導通したままである。チョーク２の電圧は（出力電圧×トランス３１の一次／二次巻数比）でクランプされる為、電流が直線的に減少する。
次にスイッチ素子１４がオンすると、入力電源からチョーク２、トランス３２の一次巻線、スイッチ素子１４のルートで電流が流れ、同時に整流素子２３が導通する。チョーク２には（入力電圧−出力電圧×トランス３２の一次／二次巻数比）の電圧がかかるため、電流が直線的に増加する。
スイッチ素子１４がオフすると、チョーク２のリセット電流がトランス３２の一次巻線、整流素子２６、スイッチ素子１３のルートで流れる。整流素子２３は導通したままである。チョーク２の電圧は（出力電圧×トランス３２の一次／二次巻数比）でクランプされる為、電流が直線的に減少する。
【００１３】
シミュレーション用の回路図を図４に示す。図１との相違点は、二次側を同期整流とし(QD1,QD3を追加)、そのために整流素子D1,D3をマイナス側に移動したこと、トランスリセット用の巻線とダイオードD4,D5を追加したこと、スイッチ素子１〜４に並列にダイオードDQ1〜DQ4を接続した事である。なおLm1、Lm2はトランスの励磁インダクタンスを表している。
【００１４】
シミュレーション結果を図５に示す。図５では二周期の動作波形を示した。
シミュレーション回路の入出力条件は、入力電圧４８Ｖ、出力電圧１．５Ｖ、出力電流１００Ａである。
Q2、3は先に説明したようにデューティ５０％固定とし、QD1、QD3はそれぞれQ2、Q3と同期させた。
図５を見ると、前述の動作説明と同じ動作となっていることがわかる。
【００１５】
図４の回路では、従来方式の第一の問題点として挙げた貫通電流の問題が発生しない。なぜならQ1,Q2,Q3,Q4,QD1,QD3のすべてのスイッチ素子が同時にオンしても、D2、D6が短絡電流を阻止するためである。
したがって従来方式の、貫通電流を避けつつ変換効率の低下を最小限におさえる様な最適なデッドタイムの設定が困難である、という問題は存在しない。そもそもデッドタイムが不要なので、同期整流方式のメリットが薄れて変換効率の低下を招く事がなく、結果として高効率化に寄与する。
【００１６】
また従来方式の第三の問題点として挙げた、チョークの大型化の問題も解決する。これは、チョークが一次側に存在する為、チョーク電流がトランスによって巻数比変換される事によるものである。このためチョーク電流は大幅に減少し、チョークの大型化を避けることができる。
例えば、図４ではトランスの巻数比が16:1であるため、チョーク電流の平均値は100/16=6.25Aとなる。
図５のQ1〜Q4の電流を合成したものがチョークの電流であるが、ほぼその値となっていることがわかる。
【００１７】
図４の回路では、チョーク２の励磁期間、リセット期間共０％から１００％まで変えることが可能である。Q1,Q4のオンデューティを５０％とすればチョーク２の励磁期間は１００％となり、Q1,Q4のオンデューティを０％とすればチョーク２のリセット期間は１００％となる。これにより従来回路の第二の問題点が解決される。したがってチョーク電流動作は制御回路の遅れがない場合、図６の理想波形となり、高速応答性に対する制約はなくなる。
【００１８】
図１はチョーク電流を二分割してトランス３１、３２に流す回路であるが、本発明は分割数が二に限定されるものではない。任意の分割数にすることが可能である。
分割数を三に増やした回路が図７である。このように点線で囲った回路ブロックを追加していけば、分割数をいくらでも増やすことが可能である。
分割数を増やすことにより、チョークのリップル電流が減っていくメリットがある。同じリップル電流でよければチョークのインダクタンス値を下げることができ、高速応答に有利となる。
【００１９】
次にエネルギーが逆流するという、従来方式の第四の問題点であるが、本発明では問題とならない。なぜなら、チョークのリセット電流が流れるルートには整流素子があり、チョーク電流が逆流しないためである。したがって、出力から入力へエネルギーが流れることはない。
反対に、エネルギーを逆流させたいという要求がある場合は、図１の整流素子２２、２６に並列にスイッチ素子を接続すればよい。ただし、貫通電流が流れる事があり得るので、各スイッチ素子の駆動タイミングには注意を払う必要がある。例えば図１の場合、スイッチ素子１１、１２と整流素子２２に並列に接続したスイッチ素子を同時に導通させると貫通電流が流れる。
【００２０】
【発明の効果】
以上のように本発明によれば、同期整流による貫通電流の問題がなく、負荷急変に対する高速応答性に優れ、チョークの大型化を抑制し、エネルギー逆流の問題のない、低電圧大電流出力向けのスイッチング電源をより簡素な構成のトランスで実現することが可能となり、電源の小型化、低コスト化に寄与する。
【図面の簡単な説明】
【図１】本発明の基本回路
【図２】従来の回路
【図３】従来の回路
【図４】図１のシミュレーション用回路
【図５】図４のシミュレーション結果
【図６】負荷電流とチョーク電流の波形
【図７】本発明の応用回路
【符号の説明】
１入力電源
２チョーク
３コンデンサ
４負荷
１１〜１４スイッチ素子
２１〜２６整流素子
３１〜３４トランス

Claims

入力電源１に並列に第一のトランス３１の一次巻線と第一のスイッチ素子１１の直列回路を接続し、前記第一のトランス３１の二次巻線に並列に第一の整流素子２１と第一のコンデンサ３の直列回路を接続し、前記第一のコンデンサ３に並列に負荷４を接続したスイッチング電源装置において、前記第一のトランス３１の一次巻線に直列に第一のチョーク２を挿入し、前記第一のチョーク２と前記第一のトランス３１の一次巻線の直列回路に並列に第二の整流素子２２と第二のスイッチ素子１２の直列回路を接続し、前記第一のトランス３１の一次巻線と第一のスイッチ素子１１の直列回路に並列に第二のトランス３２の一次巻線と第三のスイッチ素子１４の直列回路を接続し、前記第一のコンデンサ３に並列に前記第二のトランス３２の二次巻線と第三の整流素子２３の直列回路を接続し、前記第二のトランス３２の一次巻線と前記第一のチョーク２の直列回路に並列に第四の整流素子２６と第四のスイッチ素子１３の直列回路を接続したことを特徴とするスイッチング電源装置。
トランスの一次巻線と第一のスイッチ素子の直列回路、トランスの二次巻線と第一の整流素子の直列回路及び一端が前記一次巻線と第一のスイッチ素子の接続点に接続された第二の整流素子と第二のスイッチ素子の直列回路からなり、トランスの一次巻線と第一のスイッチ素子の直列回路の両端を第一の入力端子対、第二の整流素子と第二のスイッチ素子の直列回路の一端を第二の入力端子、トランスの二次巻線と整流素子の直列回路の両端を出力端子対とする回路ブロックを任意の数だけ設け、前記各回路ブロックは出力端子対を第一のコンデンサに接続し、第一の入力端子対を第一のトランスの一次巻線と第一のスイッチ素子の直列回路に並列に接続し、第二の入力端子を第一のチョークと入力電源の接続点に接続することを特徴とする請求項１のスイッチング電源装置。
前記各スイッチ素子と並列に整流素子を接続したことを特徴とする、請求項１或いは請求項２のスイッチング電源装置。
前記各スイッチ素子と整流素子の並列回路の代わりにMOSFETを用いたことを特徴とする、請求項３のスイッチング電源装置。
前記各整流素子のうち、任意の整流素子に並列にスイッチ素子を接続したことを特徴とする、請求項１、請求項２、請求項３、或いは請求項４のスイッチング電源装置。
前記各整流素子のうち、任意の整流素子をMOSFETに置き換えたことを特徴とする、請求項１、請求項２、請求項３、或いは請求項４のスイッチング電源装置。