JP4684988B2 - デュアルパネルタイプ有機電界発光表示装置及びその製造方法 - Google Patents

デュアルパネルタイプ有機電界発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP4684988B2
JP4684988B2 JP2006327183A JP2006327183A JP4684988B2 JP 4684988 B2 JP4684988 B2 JP 4684988B2 JP 2006327183 A JP2006327183 A JP 2006327183A JP 2006327183 A JP2006327183 A JP 2006327183A JP 4684988 B2 JP4684988 B2 JP 4684988B2
Authority
JP
Japan
Prior art keywords
electrode
dummy
thin film
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006327183A
Other languages
English (en)
Other versions
JP2007184256A (ja
Inventor
ジョン−ホワ・リ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007184256A publication Critical patent/JP2007184256A/ja
Application granted granted Critical
Publication of JP4684988B2 publication Critical patent/JP4684988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275Electrical connections of the two substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機電界発光表示装置(OELD:Organic Electroluminescent Display Device)に係り、特にデュアルパネルタイプ有機電界発光表示装置に関する。
新しいフラットパネルディスプレイ(FPD:Flat Panel Display Device)の一つである有機電界発光表示装置は、自発光型であるため、液晶表示装置に比べて、視野角、コントラストなどが優れている。また、バックライトが必要でないため、軽量薄形化が可能であり、消費電力でも有利である。さらに、直流低電圧駆動が可能で、応答速度が速く、全部固体であるため外部衝撃に強くて使用温度範囲も広く、特に製造費用が安価であるという長所を有している。
アクティブマトリックス型有機電界発光表示装置の基本的な構造及び動作特性について図面を参照しながら詳細に説明する。
図1は、一般的なアクティブマトリックス型有機電界発光表示装置の基本的な画素領域の構造を示す図である。
図1に示すように、横方向にゲート配線GLが形成され、この横方向と直交する縦方向に、相互に一定間隔離れたデータ配線DLと電源配線PSL(Power Supply Line)が形成されており、このとき、相互に直交するゲート配線GLとデータ配線DLにより画素領域Pが定義されている。
また、ゲート配線GLとデータ配線DLの交差地点にはスイッチング素子であるスイッチング薄膜トランジスタSTrが形成され、このスイッチング薄膜トランジスタSTrと電源配線PSLに接続されたストレージキャパシタCSTが形成され、このストレージキャパシタCSTと電源配線PSLに接続された駆動薄膜トランジスタDTrが形成され、この駆動薄膜トランジスタDTrに接続された有機電界発光ダイオードELD(Electro−Luminescent Diode)が形成されている。
この有機電界発光ダイオードELDは、有機発光物質に順方向に電流を供給すると、正孔提供層である陽極(anode electrode)と電子提供層である陰極(cathode electrode)間のP(positive)―N(negative)接合(Junction)部分を介して電子と正孔が移動しながら相互に再結合して、電子と正孔が離れている時より小さいエネルギーを有するようになるので、この時発生するエネルギー差によって光を放出する原理を利用するものである。
前述したような有機電界発光表示装置は、通常、スイッチング薄膜トランジスタ及び駆動薄膜トランジスタを含むアレイ素子と、有機電界発光ダイオードが同一基板上に積層された構造で形成されている。
しかし、前述したアレイ素子と有機電界発光ダイオードが同一基板上に積層された構造の有機電界発光表示装置は、その製造において、アレイ素子及び有機電界発光ダイオードが形成された基板とカプセル封じ用基板を取り付けることにより装置を製作するが、この場合、アレイ素子の製造歩留まりと有機電界発光ダイオードの製造歩留まりの積が有機電界発光表示装置の製造歩留まりを決定するため、後半の製造工程に該当する有機電界発光ダイオード形成工程により全体工程の製造歩留まりが大きく制限されるという問題点があった。
そこで、このような問題点を解決するために、最近、アレイ素子と有機電界発光ダイオードを異なる基板にそれぞれ形成し、2つの基板を電気的に導通するように取り付けて構成したデュアルパネルタイプ有機電界発光表示装置が提案された。
図2は、従来のデュアルパネルタイプ有機電界発光表示装置を示す平面図であり、図3は、従来のデュアルパネルタイプ有機電界発光表示装置の一つの画素領域の断面を示す図であり、図4は、図2の電源端子においてIV−IV線に沿って切断した断面を示す図である。
まず、平面図である図2に示すように、従来のデュアルパネルタイプ有機電界発光表示装置1はその中央部に複数の画素領域Pで構成され画像を表示する表示領域DAが形成され、表示領域DAの周辺の非表示領域に外部回路と接続するためのゲートパッド部GPAとデータパッド部DPAが形成されている。
このとき、表示領域DAには複数のゲート配線13とデータ配線30が交差して形成され、これらゲート配線13とデータ配線30はその終端がそれぞれゲートパッド部GPA及びデータパッド部DPAまで延長してゲートパッド14とデータパッド31に接続されている。
また、図2に示していないが、第1基板10は、スイッチング薄膜トランジスタSTr、駆動薄膜トランジスタDTrなどを含み、第2基板60は、有機電界発光ダイオードELDを含む。さらに、表示領域DA内に形成された有機電界発光ダイオード(図示せず)の水分浸透を防止するための手段であるシールパターン90が形成されている。表示領域DAの上側及び下側に電源端子PSTがそれぞれ形成され、この電源端子PSTから延長してゲートパッド部GPA及びデータパッド部DPAに電源パッド51が形成されている。
次に、従来の有機電界発光表示装置の断面構造について説明する。
図3に示すように、第1基板10と第2基板60が相互に一定間隔離隔されるように配置され、第1基板10の内部面には画素領域P毎に駆動薄膜トランジスタDTrとスイッチング薄膜トランジスタ(図示せず)を含むアレイ素子がアレイ素子部ADAに形成され、アレイ素子部ADA内の駆動薄膜トランジスタDTrのソース電極33に接触して第1接続電極45が形成されている。このとき、アレイ素子部ADAの駆動薄膜トランジスタDTrは、第1基板10の上部に、順次積層された、ゲート電極15、ゲート絶縁膜20、半導体層23、相互に離れたソース電極33及びドレイン電極36、並びにソース電極33及びドレイン電極36を覆う保護層40で構成されている。
次に、第1基板10と向き合う第2基板60の内部面には、全面に第1電極63が形成され、第1電極63の下部面には画素領域Pの境界(図示せず)にバッファーパターン66及び隔壁(図示せず)が、そして画素領域P内には下部の第1接続電極45に対応して第1電極63の下部にバッファーパターン66と第1スペーサー70が順次形成され、各画素領域P毎に独立した形態で有機発光層76及び第2電極80が第1電極63の下部に順次形成され、このとき、第1電極63、第2電極80及び有機発光層76は有機電界発光ダイオードELDを形成している。
また、各画素領域P毎に第2電極80から延長され第1スペーサー70を覆う第2接続電極83が形成されており、この第2接続電極83は、第2基板60の第2電極80と、第1基板10の駆動薄膜トランジスタDTrのソース電極33に接続された第1接続電極45と接触してこれら両方を電気的に接続させている。
一方、電源端子PSTが形成された部分の断面を示した図4に示すように、第1基板10上には、表示領域DAの画素領域P内に形成された駆動薄膜トランジスタDTr、またはスイッチング薄膜トランジスタ(図示せず)と同じ積層構造が形成されている。すなわち、第1基板10の最下部から第1金属パターン16、ゲート絶縁膜20、半導体パターン24、第2金属パターン38、保護層40及び第3金属パターン46で積層された構造が形成されている。第3金属パターン46は、データパッド部DPAに形成された電源パッド(図2の51)に接続されている。
また、第2基板60においても、画素領域P内の第2接続電極83が形成された部分と同一積層構造が形成される。第2基板60の内側面に接触する第1電極63と、この第1電極63の下部にバッファーパターン66と、第2スペーサー73と、有機発光層パターン77と、第1電極63に接続された第3接続電極86が順次形成され、第2スペーサー73を覆うように形成された第3接続電極86が、第1基板10上の電源パッド(図2の51)に接続された第3金属パターン46と接触する構造になっている。
しかし、前述したような構造を有するデュアルパネルタイプ有機電界発光表示装置において、電源端子PST内に形成された第2基板60の下部の第3接続電極86と、各画素領域P内に形成された第2基板60の下部の第2接続電極83が形成された部分が同じ積層構造を有して形成されているにもかかわらず、第1基板10面から最上部に形成された構成要素、すなわち画素領域Pにおいては第1接続電極45、そして電源端子PSTにおいては第3金属パターン46のそれぞれの高さh1、h2に差が発生し、さらに、正確には電源端子PSTに形成された第3金属パターン46の第1基板10面からの高さh2が、画素領域P内の第1接続電極45の第1基板10面からの高さh1より高く形成されることによって有機電界発光表示装置1の両側面終端部にギャップ性不良が現われるという問題点があった。
これは、第1基板10において電源端子PSTが画素領域Pよりも数十ないし数百倍大きく形成され、第1基板10上に積層されたパターン55が同一形態で段差なしに一つの柱状構造で形成されることに反し、各画素領域P内には画素領域P毎に配線及び電極等の異なる幅と大きさを有するパターン形態を有する複数の構成要素が積層されるので、これにより各画素領域P内で各積層された構成要素間に段差が発生する。従って、最上部に形成された第1接続電極45の第1基板10面から高さh1が、電源端子PSTの第3金属パターン46の第1基板10面からの高さh2より低く形成されることによってギャップ性不良を発生するようになる。
さらに、このような現象により各画素領域の有機電界発光ダイオードが駆動薄膜トランジスタに接続されなくなり、有機電界発光表示装置の駆動不良を発生させるという問題点があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、電源端子の構造に起因したギャップ性不良の発生を防止することができるデュアルパネルタイプ有機電界発光表示装置及びその製造方法を得るものである。
本発明に係るデュアルパネルタイプ有機電界発光表示装置は、互いに対向する第1及び第2基板と、複数の画素領域が定義されている表示領域と前記表示領域を囲むダミー画素領域が定義されている非表示領域を含む前記第1基板上に位置し、互いに交差して前記複数の画素領域を定義する複数のゲート配線及び複数のデータ配線と、前記画素領域に位置し各ゲート配線及びデータ配線に連結される複数の第1薄膜トランジスタと、前記第1薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第1接続電極と、前記ダミー画素領域に位置し前記第1薄膜トランジスタと実質的に同一な構造を有する複数の第2薄膜トランジスタと、前記非表示領域に位置する電源パッドと、前記第2薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第2接続電極と、前記第2基板の全面に位置する第1電極と、前記第1電極上に位置する複数のスペーサーと、前記第1電極上に位置する有機発光層と、前記有機発光層上に位置する第2電極と、前記第2電極から延長され、前記スペーサーを覆い、前記画素領域それぞれに位置し、前記第1接続電極と接触する第3接続電極と、前記スペーサーを覆い、前記ダミー画素領域に位置し、前記第2接続電極と接触する第4接続電極とを含み、前記複数のゲート配線中2つの最外郭ゲート配線と前記複数のデータ配線中2つの最外郭データ配線により前記表示領域が囲まれ、前記第1薄膜トランジスタ中1つに対応する前記第3接続電極は、前記第1薄膜トランジスタ中他の1つに対応する前記第3接続電極と電気的に絶縁されており、前記第4接続電極は、前記複数の第2薄膜トランジスタのすべてを電気的に連結し、前記第2接続電極は、電源端子の役割をし、前記電源パッドに連結され、前記第4接続電極は、前記第1電極に連結されることを特徴とする。
また、本発明に係るデュアルパネルタイプ有機電界発光表示装置の製造方法は、複数の画素領域が定義されている表示領域と前記表示領域を囲むダミー画素領域が定義されている非表示領域を含む前記第1基板上の前記画素領域に複数の第1薄膜トランジスタを形成し、ダミー画素領域に複数の第2薄膜トランジスタを形成する段階と、前記非表示領域に電源端子を形成する段階と、前記第1薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第1接続電極を形成する段階と、前記第2薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第2接続電極を形成する段階と、前記第2基板の全面に位置する第1電極を形成する段階と、前記第1電極上に位置する複数のスペーサーを形成する段階と、前記第1電極上に位置する有機発光層を形成する段階と、前記有機発光層上に位置する第2電極を形成する段階と、前記第2電極から延長され、前記スペーサーを覆い、前記画素領域それぞれに位置し、前記第1接続電極と接触する第3接続電極と、前記スペーサーを覆い、前記ダミー画素領域に位置し、前記第2接続電極と接触する第4接続電極とを形成する段階と、前記第3及び第4接続電極が前記第1及び第2接続電極とそれぞれ接触するように前記第1及び第2基板を合着する段階とを含み、前記第1及び第2接続電極は、透明導電性物質からなり、前記第1薄膜トランジスタ中1つに対応する前記第3接続電極は、前記第1薄膜トランジスタ中他の1つに対応する前記第3接続電極と電気的に絶縁されており、前記第4接続電極は、前記複数の第2薄膜トランジスタのすべてを電気的に連結し、前記第2接続電極は、前記電源端子に連結され、前記第4接続電極は、前記第1電極に連結されることを特徴とする。
本発明に係るデュアルパネルタイプ有機電界発光表示装置は、画素領域と電源端子の積層構造を実質的に同一にすることによって、ギャップ性不良の発生を防止することができるという効果を奏する。
以下、本発明の最良の実施の形態について図面を参照しながら詳細に説明する。
本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置において、最も特徴的なことは、第1基板に電源端子を形成する場合に、その下部に画素領域内の駆動及びスイッチング薄膜トランジスタと同じ大きさ及び構造を有し、ゲート配線及びデータ配線に接続されない複数のダミー薄膜トランジスタを形成し、その最上部に接続電極を形成することによって、画素領域の接続電極の高さと同じくなるように構成したものである。
図5は、本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の平面を示す図である。また、図6は、本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の一つの画素領域の断面を示す図である。さらに、図7は、本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の電源端子の断面を示す図である。
まず、図5を参照して本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の平面構造について説明する。
本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置101は、その中央部にゲート配線113とデータ配線130が交差して定義される複数の画素領域Pで構成される、画像を表示する表示領域DAが形成され、表示領域DAの周辺の非表示領域にはゲート配線113とデータ配線130にそれぞれ接続され、外部回路と接続するためのゲートパッド部GPAとデータパッド部DPAが形成されている。
なお、図面には示さなかったが、表示領域DA内の各画素領域Pの第1基板110上には、ゲート配線113及びデータ配線130に接続された複数のスイッチング薄膜トランジスタ及びこれに接続された駆動薄膜トランジスタが複数形成され、第1基板110に対応する第2基板160には、各画素領域Pに対応して第1電極、有機発光層及び第2電極の積層構造を有する有機電界発光ダイオードが形成され、これら有機電界発光ダイオードの第2電極と、第1基板上の駆動薄膜トランジスタに接続された接続電極が接続されて電気的に導通する構成となっている。このような構成については以降断面図を参照しながら詳細に説明する。
一方、表示領域DAの周辺の非表示領域には表示領域DAを囲むようにシールパターン190が形成され、このシールパターン190の外側の表示領域DAの上側と下側に電源端子PSTが形成されている。また、ゲートパッド部GPA及びデータパッド部DPAには、電源端子PSTに接続された電源パッド151がそれぞれ形成されている。
このとき、電源端子PSTには、表示領域DA内の画素領域P内に形成された駆動薄膜トランジスタ及びスイッチング薄膜トランジスタと同一形態を有する複数のダミー薄膜トランジスタ(図示せず)が形成され、このような複数のダミー薄膜トランジスタの上部に接続電極(図示せず)が形成されていることが特徴である。
すなわち、あたかも複数の画素領域Pを電源端子PSTに具現した形態を有するよう形成されていることによって、第1基板110の最上部にそれぞれ形成される第1接続電極145(図示せず)及び第2接続電極150(図示せず)の下部の構成要素が相互に等しくなって、第1基板110からの高さが等しくなる。
以降、図6と図7を参照して本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の断面構造についてさらに詳細に説明する。
まず、スイッチング薄膜トランジスタ(図示せず)、駆動薄膜トランジスタDTr等のアレイ素子及び電源端子PSTが形成された第1基板110の構造について説明する。
まず、表示領域(図5のDA)内の各画素領域Pにおいては、第1基板110上にゲート電極115が形成され、このゲート電極115上の全面にゲート絶縁膜120が形成されている。
また、ゲート絶縁膜120上にアクティブ層123aとオーミックコンタクト層123bで構成された半導体層123が形成され、この半導体層123上の相互に離れた箇所にソース電極133とドレイン電極136が形成されている。
また、ソース及びドレイン電極133、136上に、ソース電極133の一部を露出させる第1コンタクトホール143を有する保護層140が形成され、この保護層140上に第1コンタクトホール143を介してソース電極133に接続された第1接続電極145が形成されている。この第1接続電極145と第1基板110間には、ゲート絶縁膜120、半導体層123、ソース電極133及び保護層140が形成されており、第1接続電極145は第1基板110から第3高さh3を有する。
一方、第1基板110上の電源端子PSTの断面構造をよく見ると、この電源端子PSTも表示領域DAと同様に複数のダミー画素領域DPが設けられている。このような複数のダミー画素領域DPのうち、隣接した3個のダミー画素領域DPを図示したものが図7である。図7に示すように、第1基板110上にダミーゲート電極116が形成され、このダミーゲート電極116上にダミーゲート絶縁膜121が形成され、このダミーゲート絶縁膜121上に順次、ダミーアクティブ層124aとダミーオーミックコンタクト層124bを含むダミー半導体層124、ダミーソース電極134及びダミードレイン電極137が形成され、その上にダミー保護層141が形成されている。このとき、ダミー保護層141にはダミーソース電極134及びダミードレイン137電極のうちいずれかの一部を露出させる第2コンタクトホール144が形成されている。
また、ダミー保護層141上に、第2コンタクトホール144を介してダミーソース電極134またはダミードレイン電極137と接触し、第1接続電極145を形成した同じ金属物質で、電源パッド151(図5)に接続された第2接続電極150が形成されている。ここで、第1接続電極145と第2接続電極150は、インジウム−スズ−オキサイド(ITO:Indium−Tin−Oxide)、インジウム−亜鉛−オキサイド(IZO:Indium−Zinc−Oxide)、インジウム−スズ−亜鉛−オキサイド(ITZO:Indium−Tin−Zinc−Oxide)などの透明導電性物質である。
このとき、電源端子PSTにおいて、アレイ素子部ADAの構造と異なる部分は、第2接続電極150の構造である。アレイ素子部ADAの最上層には、ソース電極133に接続され、各画素領域P毎に独立した構造の第1接続電極145が形成されているが、電源端子PSTにおいては、第2接続電極150が各ダミー画素領域DP毎に独立しないで電源端子PSTの全領域に形成される。そして、第2接続電極150は、ゲートパッド部GPAとデータパッド部DPAに形成された電源パッド151(図5)に接続されるように形成されるので、表示領域DA内の各画素領域毎に独立したパターン形態に形成された第1接続電極145とは異なる構造になる。
しかし、電源端子PSTにおいて、第2接続電極150以外のその下部の構造は、表示領域DA内の各画素領域Pと同じ積層構造なので、最上層の第2接続電極150は、表示領域DA内に形成された第1接続電極145と同じ高さh4(=h3)を有している。
次に、有機電界発光ダイオードELDと第1基板110及び第2基板160間を導通させる第3接続電極183及び第4接続電極186が形成された第2基板160の構造について説明する。
有機電界発光ダイオードELDが形成された第2基板160の第1基板110と向い合う面、すなわち内側面には、例えば仕事関数が比較的高い透明導電性物質であるインジウム−スズ−オキサイド(ITO)からなる第1電極163が、表示領域DA及び非表示領域の全面に形成され、この第1電極163の下部のアレイ素子部ADAの境界とダミー画素領域DPの境界にバッファーパターン166が形成されている。
バッファーパターン166のうち、各画素領域Pの境界に形成されたバッファーパターン166の下部には隔壁(図示せず)が形成されている。また、アレイ素子部ADAに形成されたバッファーパターン166の下部には所定高さを有する第1スペーサー170が形成され、ダミー画素領域DPに形成されたバッファーパターン166の下部には第1スペーサー170と同じ高さと幅を有する複数の第2スペーサー173が形成されている。
このとき、複数の第2スペーサー173は、従来の電源端子PSTに対応して一つの厚い柱状で形成されたスペーサーと異なり、電源端子PST上で相互に所定間隔離れて各ダミー画素領域DP毎にあたかも表示領域DA内の各画素領域Pに形成された第1スペーサー170が配列された構造のように形成されており、これが特徴である。
次に、第1電極163の下部の表示領域DA内の各画素領域P及びダミー画素領域DPに有機発光層176が形成されている。この有機発光層176は、表示領域DA内で隔壁(図示せず)により各画素領域P毎に独立して形成され、さらに、有機発光層176は、第1スペーサー170と第2スペーサー173の底面及び隔壁(図示せず)の底面にも形成されている。
なお、図示していないが、有機発光層176の上部及び下部にそれぞれ第1有機物質層及び第2有機物質層が形成されている。これら第1有機物質層及び第2有機物質層の機能は、第1電極163及び第2電極180の配置によって決まり、第1電極163が陰極(cathode)、第2電極180が陽極(anode)の場合には、第1有機物質層は電子注入層、電子輸送層として働き、第2有機物質層は正孔注入層、正孔輸送層として働く。反対に、第1電極163が陽極(anode)、第2電極180が陰極(cathode)の場合には、第1有機物質層は正孔注入層、正孔輸送層として働き、第2有機物質層は電子注入層、電子輸送層として働く。これら第1及び2有機物質層は、発光効率を高めるために形成するものであって、省略することができる。
次に、有機発光層176の下部に、第2電極180が形成されており、この第2電極180が、各画素領域P内に形成された第1スペーサー170、有機発光層176の側面及び有機発光層176の底面まで覆う形態に延長されることによってこの覆う部分が第3接続電極183を形成している。
また、電源端子PSTにおいても、第2電極180を形成した同じ金属物質で第2スペーサー173、有機発光層176の側面及び有機発光層176の底面を覆っており、この覆う部分が第4接続電極186を形成している。
第3接続電極183及び第4接続電極186の第2基板160下面からの高さは、その下部環境(積層構造)が表示領域と電源端子PSTで同じなので、同じであることが分かる。
第1基板110と第2基板160を相互に向かい合わせて、第1基板110及び第2基板160間の縁に沿ってシールパターン190を形成した後、取り付け(合着す)れば、表示領域DAと電源端子PSTの構成要素が同じなので、第1接続電極145と第2接続電極150の高さの差によるギャップ性不良が発生しなくなる。
一般的なアクティブマトリックス型有機電界発光表示装置の基本的な画素領域の構造を示す図である。 従来のデュアルパネルタイプ有機電界発光表示装置を示す平面図である。 従来のデュアルパネルタイプ有機電界発光表示装置の一つの画素領域の断面を示す図である。 図2の電源端子においてIV−IV線に沿って切断した断面を示す図である。 本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の平面を示す図である。 本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の一つの画素領域の断面を示す図である。 本発明の実施の形態に係るデュアルパネルタイプ有機電界発光表示装置の電源端子の断面を示す図である。
符号の説明
110 第1基板、116 ダミーゲート電極、120 ゲート絶縁膜、124 ダミー半導体層、134 ダミーソース電極、137 ダミードレイン電極 140 保護層、144 第2コンタクトホール、145 第1接続電極、150 第2接続電極、160 第2基板、163 第1電極、166 バッファーパターン、176 有機発光層、180 第2電極、183 第3接続電極、186 第4接続電極、DP ダミー画素領域、PST 電源端子。

Claims (11)

  1. 互いに対向する第1及び第2基板と、
    複数の画素領域が定義されている表示領域と前記表示領域を囲むダミー画素領域が定義されている非表示領域を含む前記第1基板上に位置し、互いに交差して前記複数の画素領域を定義する複数のゲート配線及び複数のデータ配線と、
    前記画素領域に位置し各ゲート配線及びデータ配線に連結される複数の第1薄膜トランジスタと、
    前記第1薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第1接続電極と、
    前記ダミー画素領域に位置し前記第1薄膜トランジスタと実質的に同一な構造を有する複数の第2薄膜トランジスタと、
    前記非表示領域に位置する電源パッドと、
    前記第2薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第2接続電極と、
    前記第2基板の全面に位置する第1電極と、
    前記第1電極上に位置する複数のスペーサーと、
    前記第1電極上に位置する有機発光層と、
    前記有機発光層上に位置する第2電極と、
    前記第2電極から延長され、前記スペーサーを覆い、前記画素領域それぞれに位置し、前記第1接続電極と接触する第3接続電極と、
    前記スペーサーを覆い、前記ダミー画素領域に位置し、前記第2接続電極と接触する第4接続電極と
    を含み、
    前記複数のゲート配線中2つの最外郭ゲート配線と前記複数のデータ配線中2つの最外郭データ配線により前記表示領域が囲まれ、
    前記第1薄膜トランジスタ中1つに対応する前記第3接続電極は、前記第1薄膜トランジスタ中他の1つに対応する前記第3接続電極と電気的に絶縁されており、
    前記第4接続電極は、前記複数の第2薄膜トランジスタのすべてを電気的に連結し、
    前記第2接続電極は、電源端子の役割をし、前記電源パッドに連結され、
    前記第4接続電極は、前記第1電極に連結される
    ことを特徴とするデュアルパネルタイプ有機電界発光表示装置。
  2. 前記複数の第1薄膜トランジスタのうち少なくとも一つは、
    前記第1基板上にパターニングされた形状のゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート電極より大きい幅を有し前記ゲート絶縁膜上部に形成された半導体層と、前記半導体層上部に相互に離されて形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極のうちのいずれか一つを露出させるコンタクトホールが形成され前記ソース電極及びドレイン電極上部に形成された保護層とを有し、前記第1接続電極は、前記コンタクトホールを介して前記ソース電極または前記ドレイン電極に接続され、
    前記複数の第2薄膜トランジスタは、それぞれ、
    前記第1基板上に形成され前記ゲート電極と実質的に同じ形状のダミーゲート電極と、前記ダミーゲート電極を覆うダミーゲート絶縁膜と、前記ダミーゲート電極より大きい幅を有し前記ダミーゲート絶縁膜上部に形成されたダミー半導体層と、前記ダミー半導体層上部に形成されたダミーソース電極及びダミードレイン電極と、前記ダミーソース電極及びダミードレイン電極上部に形成されたダミー保護層とを有する
    ことを特徴とする請求項1記載のデュアルパネルタイプ有機電界発光表示装置。
  3. 前記ダミーソース電極及びダミードレイン電極は相互に離されて形成され、前記ダミー保護層は前記ダミーソース電極または前記ダミードレイン電極を露出させるダミーコンタクトホールがあり、前記第2接続電極は前記ダミーコンタクトホールを介して前記ダミーソース電極または前記ダミードレイン電極に接続された
    ことを特徴とする請求項2記載のデュアルパネルタイプ有機電界発光表示装置。
  4. 前記第1及び第2接続電極は、透明導電性物質からなる
    ことを特徴とする請求項1記載のデュアルパネルタイプ有機電界発光表示装置。
  5. 前記透明導電性物質は、ITO、IZO、ITZOのいずれかである
    ことを特徴とする請求項4記載のデュアルパネルタイプ有機電界発光表示装置。
  6. 前記第1基板は、前記画素領域の外側に、
    前記ゲート配線に接続するゲートパッドが形成されたゲートパッド部と、
    前記データ配線に接続するデータパッドが形成されたデータパッド部とをさらに有する
    ことを特徴とする請求項1記載のデュアルパネルタイプ有機電界発光表示装置。
  7. 前記ゲートパッド部及びデータパッド部は、それぞれ前記第2薄膜トランジスタに接続する電源パッドが形成された
    ことを特徴とする請求項6記載のデュアルパネルタイプ有機電界発光表示装置。
  8. 前記画素領域の外側で前記第1及び第2基板間の縁に配置されて合着された状態を維持させるシールパターンがさらに形成された
    ことを特徴とする請求項1記載のデュアルパネルタイプ有機電界発光表示装置。
  9. 複数の画素領域が定義されている表示領域と前記表示領域を囲むダミー画素領域が定義されている非表示領域を含む前記第1基板上の前記画素領域に複数の第1薄膜トランジスタを形成し、ダミー画素領域に複数の第2薄膜トランジスタを形成する段階と、
    前記非表示領域に電源端子を形成する段階と、
    前記第1薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第1接続電極を形成する段階と、
    前記第2薄膜トランジスタ上に位置し前記第1基板から第1高さを有する第2接続電極を形成する段階と、
    前記第2基板の全面に位置する第1電極を形成する段階と、
    前記第1電極上に位置する複数のスペーサーを形成する段階と、
    前記第1電極上に位置する有機発光層を形成する段階と、
    前記有機発光層上に位置する第2電極を形成する段階と、
    前記第2電極から延長され、前記スペーサーを覆い、前記画素領域それぞれに位置し、前記第1接続電極と接触する第3接続電極と、前記スペーサーを覆い、前記ダミー画素領域に位置し、前記第2接続電極と接触する第4接続電極とを形成する段階と、
    前記第3及び第4接続電極が前記第1及び第2接続電極とそれぞれ接触するように前記第1及び第2基板を合着する段階と
    を含み、
    前記第1及び第2接続電極は、透明導電性物質からなり、
    前記第1薄膜トランジスタ中1つに対応する前記第3接続電極は、前記第1薄膜トランジスタ中他の1つに対応する前記第3接続電極と電気的に絶縁されており、
    前記第4接続電極は、前記複数の第2薄膜トランジスタのすべてを電気的に連結し、
    前記第2接続電極は、前記電源端子に連結され、
    前記第4接続電極は、前記第1電極に連結される
    ことを特徴とするデュアルパネルタイプ有機電界発光表示装置の製造方法。
  10. 前記透明導電性物質は、ITO、IZO、ITZOのいずれかである
    ことを特徴とする請求項9記載のデュアルパネルタイプ有機電界発光表示装置の製造方法。
  11. 前記第1薄膜トランジスタ及び前記第2薄膜トランジスタを形成する工程は、
    前記第1基板の複数の画素領域及び複数のダミー画素領域にパターニングされたゲート電極をそれぞれ形成する工程と、
    前記ゲート電極が形成された第1基板の全面にゲート絶縁膜を形成する工程と、
    前記ゲート電極に対応して、前記ゲート絶縁膜上部に半導体層を形成する工程と、
    前記半導体層上部に、相互に離れるソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及びドレイン電極を覆い、前記第1及び第2薄膜トランジスタそれぞれのドレイン電極を露出させるコンタクトホールを含む保護層を形成する工程とを含み、
    前記第1接続電極は、前記コンタクトホールを介して前記第1薄膜トランジスタのドレイン電極に接触し、
    前記第2接続電極は、前記コンタクトホールを介して前記第2薄膜トランジスタのドレイン電極に接触する
    ことを特徴とする請求項9記載のデュアルパネルタイプ有機電界発光表示装置の製造方法。
JP2006327183A 2005-12-30 2006-12-04 デュアルパネルタイプ有機電界発光表示装置及びその製造方法 Active JP4684988B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135919A KR101251375B1 (ko) 2005-12-30 2005-12-30 듀얼패널타입 유기전계발광 소자

Publications (2)

Publication Number Publication Date
JP2007184256A JP2007184256A (ja) 2007-07-19
JP4684988B2 true JP4684988B2 (ja) 2011-05-18

Family

ID=38214404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006327183A Active JP4684988B2 (ja) 2005-12-30 2006-12-04 デュアルパネルタイプ有機電界発光表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US7777219B2 (ja)
JP (1) JP4684988B2 (ja)
KR (1) KR101251375B1 (ja)
CN (1) CN100539177C (ja)
TW (1) TWI321858B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274785B1 (ko) * 2006-06-30 2013-06-13 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US8692742B2 (en) * 2009-09-01 2014-04-08 Au Optronics Corporation Pixel driving circuit with multiple current paths in a light emitting display panel
KR101696460B1 (ko) * 2009-12-30 2017-01-16 엘지디스플레이 주식회사 유기전계발광표시장치
KR101341030B1 (ko) 2012-08-29 2013-12-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102451725B1 (ko) * 2017-12-20 2022-10-07 삼성디스플레이 주식회사 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213004A (ja) * 2002-12-28 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3466876B2 (ja) 1997-06-16 2003-11-17 キヤノン株式会社 エレクトロ・ルミネセンス素子の製造法
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP3840926B2 (ja) 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機el表示体及びその製造方法、並びに電子機器
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP4003471B2 (ja) 2002-02-12 2007-11-07 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法
KR100474001B1 (ko) * 2002-08-14 2005-03-10 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100460210B1 (ko) * 2002-10-29 2004-12-04 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
TWI272872B (en) * 2002-12-13 2007-02-01 Lg Philips Lcd Co Ltd Dual panel-type organic electroluminescent display device and method of fabricating the same
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
JP4239873B2 (ja) * 2003-05-19 2009-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
KR100529846B1 (ko) * 2003-12-26 2005-11-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
DE102004031109B4 (de) * 2003-12-30 2016-03-31 Lg Display Co., Ltd. Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213004A (ja) * 2002-12-28 2004-07-29 Lg Phillips Lcd Co Ltd デュアルパネルタイプ有機電界発光素子及びその製造方法

Also Published As

Publication number Publication date
CN100539177C (zh) 2009-09-09
KR101251375B1 (ko) 2013-04-05
JP2007184256A (ja) 2007-07-19
TW200733445A (en) 2007-09-01
CN1992335A (zh) 2007-07-04
US20070158649A1 (en) 2007-07-12
TWI321858B (en) 2010-03-11
US7777219B2 (en) 2010-08-17
KR20070072006A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
US11575105B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR100579184B1 (ko) 유기전계발광표시장치
US8847246B2 (en) Organic light emitting diode display
JP3778176B2 (ja) 発光装置および電子機器
KR101699911B1 (ko) 유기 발광 표시 장치
KR101781506B1 (ko) 유기전계 발광소자용 기판
WO2014136149A1 (ja) El表示装置
JP4684988B2 (ja) デュアルパネルタイプ有機電界発光表示装置及びその製造方法
KR20120040480A (ko) 유기 발광 표시 장치
JP2004200167A (ja) 有機電界発光素子及びその製造方法
CN104637983A (zh) 有机发光二极管显示装置及其制造方法
KR20130053280A (ko) 씨오지 타입 플렉서블 유기발광소자
WO2021121095A1 (zh) 阵列基板、显示面板及显示装置
JP3933169B2 (ja) 発光装置および電子機器
JP4639662B2 (ja) 電気光学装置および電子機器
JP3912413B2 (ja) 発光装置および電子機器
JP4720115B2 (ja) 自発光装置及び電子機器
JP4807677B2 (ja) 表示装置
JP2008218330A (ja) 有機el表示装置
JPWO2014174804A1 (ja) El表示装置の製造方法
JP7220084B2 (ja) 表示装置
KR20110014405A (ko) 유기전계 발광소자
JP2018106803A (ja) 有機el表示装置および有機el表示装置の製造方法
KR20070022954A (ko) 양면 발광형 유기전계발광 표시장치
KR100761121B1 (ko) 전계발광 표시장치와 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4684988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250