JP4679987B2 - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor device Download PDFInfo
- Publication number
- JP4679987B2 JP4679987B2 JP2005204401A JP2005204401A JP4679987B2 JP 4679987 B2 JP4679987 B2 JP 4679987B2 JP 2005204401 A JP2005204401 A JP 2005204401A JP 2005204401 A JP2005204401 A JP 2005204401A JP 4679987 B2 JP4679987 B2 JP 4679987B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- heat sink
- sealing resin
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、ヒートシンク、半導体素子およびリードフレームを樹脂で封止してなる樹脂封止型半導体装置に関する。 The present invention relates to a resin-sealed semiconductor device in which a heat sink, a semiconductor element, and a lead frame are sealed with resin.
図6は、従来の一般的な樹脂封止型半導体装置の概略断面図である。このものは、CuもしくはCu合金からなるヒートシンク10の一面側に半導体素子20を搭載し、半導体素子20とリードフレーム40とをワイヤ50によって電気的に接続し、ヒートシンク10の他面側を露出させつつヒートシンク10、半導体素子20およびリードフレーム40を包み込むように封止用樹脂60にて封止してなる。
FIG. 6 is a schematic cross-sectional view of a conventional general resin-encapsulated semiconductor device. In this device, the
ここで、ヒートシンク10は、その一面と他面との間の側面に突起部(コイニング)12を有する。これは、突起部12を封止用樹脂60に食い込ませることにより、封止用樹脂60とヒートシンク10との密着性を高めるためである。
Here, the
このような樹脂封止型半導体装置においては、Cuよりなるヒートシンク10を内部に内蔵しているため、放熱性に優れている。この装置に使用する封止用樹脂60の熱膨張係数は13ppm/℃以上のものが一般的に使用され、ヒートシンク10の熱膨張係数(18ppm/℃程度)に近づけることで、樹脂60のクラック寿命を確保している。
In such a resin-encapsulated semiconductor device, since the
しかしながら、上記した装置構成では、次の二つの問題点がある。一つは、封止用樹脂60の熱膨張係数が大きいため、半導体素子20と樹脂60との界面での熱応力が大きくなり、半導体素子20から樹脂60が剥離しやすい。そのため、半導体素子20の表面をポリイミド樹脂等の保護膜で覆う必要が生じ、コストアップとなる。
However, the above apparatus configuration has the following two problems. For example, since the thermal expansion coefficient of the
もう一つの問題は、封止用樹脂60中のフィラー量が少ないため、樹脂60の吸湿性が大きくリフロー耐性が小さいことから、リードフレーム40からの剥離が発生しやすく、信頼性に欠けることである。これは、装置を基板上にはんだを介してリフロー実装する際に、樹脂60中に吸湿された水分がリフローの熱によって蒸発し、このときの水蒸気圧で樹脂60が剥離しやすくなることによると考えられる。
Another problem is that since the amount of filler in the sealing
さらに、近年、リフロー実装に用いるはんだの鉛フリー化への対応のため、より融点の高いはんだを用いることから、リフロー温度を上昇させたい要求がある。そのため、リードフレーム40と樹脂60との密着性を向上させたいという要求がいっそう強まっている。
Furthermore, in recent years, there is a demand for increasing the reflow temperature because solder having a higher melting point is used in order to cope with lead-free solder used for reflow mounting. Therefore, there is an increasing demand for improving the adhesion between the
本発明は上記問題に鑑み、ヒートシンク、半導体素子およびリードフレームを封止用樹脂で封止してなる樹脂封止型半導体装置において、大幅な構成の変更をすることなく、封止用樹脂のクラック寿命、および、半導体素子、リードフレームからの封止用樹脂の剥離寿命、の両寿命を適切に確保できるようにすることを目的とする。 In view of the above problems, the present invention provides a resin-sealed semiconductor device in which a heat sink, a semiconductor element, and a lead frame are sealed with a sealing resin. It is an object of the present invention to appropriately ensure both the lifespan and the life of the semiconductor element and the peeling life of the sealing resin from the lead frame.
上記目的を達成するため、請求項1に記載の発明では、CuもしくはCu合金からなるヒートシンク(10)と、ヒートシンクの一面側に搭載された半導体素子(20)と、半導体素子と電気的に接続されたリードフレーム(40)と、ヒートシンクの他面側を露出させつつヒートシンク、半導体素子およびリードフレームを包み込むように封止する封止用樹脂(60)とを備える樹脂封止型半導体装置において、封止用樹脂はフィラーを含有するものであって、そのフィラー含有率が84wt%以上であり、ヒートシンクの他面側と同一平面となるように封止され、ヒートシンクは、一面と他面との間の側面に、突起部(12)を有するものであり、ヒートシンクの他面から突起部までのコイニング深さt(単位mm)、封止用樹脂の熱膨張係数をα(単位ppm/℃)とすると、t>−0.04α+0.7の関係が成立していることを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, a heat sink (10) made of Cu or Cu alloy, a semiconductor element (20) mounted on one surface side of the heat sink, and electrically connected to the semiconductor element. In a resin-encapsulated semiconductor device comprising: the lead frame (40) formed; and a sealing resin (60) that encapsulates the heat sink, the semiconductor element, and the lead frame while exposing the other surface side of the heat sink. The sealing resin contains a filler, and the filler content is 84 wt% or more and is sealed so as to be flush with the other surface side of the heat sink. the sides of between, which has a projection (12), coining depth t (unit mm) from the other surface of the heat sink to the projections, Netsu膨of the sealing resin When the coefficient is alpha (units ppm / ° C.), characterized in that the relation of t> -0.04α + 0.7 is satisfied.
本発明は、本発明者等の行った検討の結果、実験的に見出したものである。まず、封止用樹脂のフィラー含有率を84wt%以上とすることで、半導体素子からの封止用樹脂の剥離寿命およびリードフレームからの封止用樹脂の剥離寿命を適切に確保することができる。 The present invention has been found experimentally as a result of studies conducted by the present inventors. First, by setting the filler content of the sealing resin to 84 wt% or more, it is possible to appropriately ensure the peeling life of the sealing resin from the semiconductor element and the peeling life of the sealing resin from the lead frame. .
また、ヒートシンクの側面に封止用樹脂との密着性を高めるための突起部を設けた場合、この突起部先端から封止用樹脂にクラックが発生しやすいが、上記距離tを(−0.04α+0.7)よりも大きくすることで、封止用樹脂のクラック寿命を適切に確保することができる。 Further, when a protrusion for improving the adhesion with the sealing resin is provided on the side surface of the heat sink, cracks are likely to occur in the sealing resin from the tip of the protrusion, but the distance t is set to (−0. By making it larger than 04α + 0.7), it is possible to appropriately ensure the crack life of the sealing resin.
そして、このように封止用樹脂のフィラー含有率を調整したり、ヒートシンクにおける側面に突起部を設け、この突起部の位置と封止用樹脂の熱膨張係数との関係を調整すれば良く、従来構成に対して大幅な構成の変更は不要である。 And it is only necessary to adjust the filler content of the sealing resin in this way, or to provide a protrusion on the side surface of the heat sink, and to adjust the relationship between the position of this protrusion and the thermal expansion coefficient of the sealing resin, It is not necessary to change the configuration significantly compared to the conventional configuration.
したがって、本発明によれば、樹脂封止型半導体装置において、大幅な構成の変更をすることなく、封止用樹脂のクラック寿命、および、半導体素子、リードフレームからの封止用樹脂の剥離寿命、の両寿命を適切に確保することができる。 Therefore, according to the present invention, in the resin-encapsulated semiconductor device, the crack life of the encapsulating resin and the exfoliation lifetime of the encapsulating resin from the semiconductor element and the lead frame can be achieved without any significant change in configuration. Both lifespans can be properly secured.
また、請求項1に記載の発明では、αは5〜15であることを特徴とする。それにより、図5に示されるように、封止用樹脂のクラック寿命を確保できるようになる。また、請求項2、3に記載の発明では、αは8〜11又は8〜13であることを特徴とする。それにより、図3に示されるように、チップ剥離・リード剥離の発生を抑制することができるようになる。
Moreover, in invention of
また、請求項4に記載の発明では、突起はヒートシンクの他面側に向かって先細りとなる断面形状であることを特徴とする。それにより、封止用樹脂に発生するクラックが、突起部の先端からヒートシンクの他面へ成長しやすいので、上述のように、ヒートシンクの他面から突起部までのコイニング深さtと封止用樹脂の熱膨張係数αとの関係を規定することにより、封止用樹脂のクラック寿命を適切に確保することができるようになる。
According to a fourth aspect of the present invention, the protrusion has a cross-sectional shape that tapers toward the other surface side of the heat sink. As a result, cracks that occur in the sealing resin easily grow from the tip of the protrusion to the other surface of the heat sink. As described above, the coining depth t from the other surface of the heat sink to the protrusion and the sealing By defining the relationship with the thermal expansion coefficient α of the resin, it is possible to appropriately ensure the crack life of the sealing resin.
また、請求項5に記載の発明では、ヒートシンク(10)のコーナー部は面取りが施されていることを特徴とする。それにより、ヒートシンクのコーナー部における樹脂に加わる応力を低減でき、好ましい。
In the invention according to
また、請求項6に記載の発明のように、封止用樹脂(60)はエポキシ系樹脂からなり、フィラーはシリカからなるものを採用することができる。 Moreover, like invention of Claim 6 , the resin (60) for sealing can consist of an epoxy-type resin, and a filler can use what consists of silica.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る樹脂封止型半導体装置S1における封止用樹脂60の一部を透視して示す一部透視平面図であり、透視部分において樹脂60の外形は破線にて示してある。また、図2は、図1中のA−A線に沿った概略断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments shown in the drawings will be described below. FIG. 1 is a partially transparent plan view showing a part of the sealing
ヒートシンク10は、CuもしくはCu合金を用いた矩形板状をなすものであり、本例では熱膨張係数が18ppm/℃のCu板からなる。ヒートシンク10の一面側には、半導体素子としてのシリコン基板等からなるICチップ20が搭載され、ヒートシンク10とICチップ20とはダイボンド材30を介して接着固定されている。
The
本例では、ヒートシンク10の一面におけるICチップ20の搭載領域には、Agめっき膜11が形成されており、このAgめっき膜11において、ヒートシンク10とICチップ20とはダイボンド材30を介して接着されている。
In this example, an
また、ヒートシンク10の周囲には、Cu等の金属からなるリードフレーム40が複数本配置されており、ICチップ20とリードフレーム40とは金やアルミ等からなるワイヤ50によって結線され電気的に接続されている。本例では、リードフレーム40のうちワイヤ50が接続される面にはAgめっき膜41が形成され、このAgめっき膜41にワイヤ50がボンディングされている。
A plurality of
また、図1に示すように、リードフレーム40のうちの一部40aがヒートシンク10にかしめられることによりかしめ部40bが形成されている。このかしめ部40bにより、樹脂モールド前の各リードフレーム40がフレーム部やタイバーで一体に連結された状態において、リードフレーム40とヒートシンク10とは一体に固定されたものとなる。
Further, as shown in FIG. 1, a caulking portion 40 b is formed by caulking a
そして、封止用樹脂60は、ヒートシンク10の他面側を露出させつつヒートシンク10、ICチップ20、リードフレーム40およびワイヤ50を包み込むように封止している。
The sealing resin 60 seals the
ここで、封止用樹脂60はエポキシ系樹脂等からなり、さらに熱膨張係数αを調整する等のためにシリカ等からなるフィラーが含有されたものである。そして、そのフィラー含有率を84wt%以上としており、それによって、封止用樹脂60の熱膨張係数αは例えば8ppm/℃〜13ppm/℃程度としている。
Here, the
なお、封止用樹脂60に用いるエポキシ樹脂としては、フィラーを多く含有可能な粘性の低いものが好ましく、例えばビフェニル、DCPD(ジシクロペンタジエン)、ナフタレン等の骨格を有するエポキシ樹脂を採用できる。また、フィラーに用いるシリカとしては、球状の溶融ガラス等を採用できる。
The epoxy resin used for the sealing
また、図2に示すように、ヒートシンク10は、その一面と他面との間の側面に、封止用樹脂60とヒートシンク10との密着性を高めるための突起部(コイニング)12を有する。このような突起部12を有するヒートシンク10は、プレス加工等により形成することができる。
As shown in FIG. 2, the
そして、図2に示すように、ヒートシンク10の他面から突起部12までの距離をtとする。以下、この距離tをコイニング深さtということとする。本実施形態では、コイニング深さtは0.4mmとしている。さらに、このコイニング深さt(単位:mm)は、封止用樹脂60の熱膨張係数α(単位:ppm/℃)との関係において、t>−0.04α+0.7の関係が成立している。
Then, as shown in FIG. 2, the distance from the other surface of the
このような樹脂封止型半導体装置S1は、ヒートシンク10とリードフレーム40とをかしめ固定した後、ICチップ20をヒートシンク10に搭載し、ワイヤボンディングを行い、樹脂モールドを行い、リードフレームの成形・カットを行うことにより、製造することができる。
In such a resin-encapsulated semiconductor device S1, the
ところで、本実施形態においては、封止用樹脂60のフィラー含有率を84wt%以上としたこと、および、コイニング深さtと封止用樹脂60の熱膨張係数αとの関係においてt>−0.04α+0.7の関係が成立するようにしたことを、主たる特徴としている。
By the way, in the present embodiment, t> −0 because the filler content of the sealing
まず、封止用樹脂60のフィラー含有率を84wt%以上としたことの根拠について述べる。図3は、封止用樹脂60における樹脂特性と吸湿後のリフロー耐性(いわゆる吸湿リフロー性)との関係を調べた結果を示す図表である。
First, the grounds for setting the filler content of the sealing
上記図1、図2に示す装置S1において、封止用樹脂60の材料を、図3に示すように樹脂A、樹脂B、樹脂Cと変えたサンプルを作製した。各樹脂材料A〜Cの樹脂はエポキシ樹脂であり、フィラーは溶融シリカガラスを用いた。
In the apparatus S1 shown in FIGS. 1 and 2, a sample was produced in which the material of the sealing
吸湿リフロー性の評価は、次のようにして行った。各サンプルについて、125℃で24時間ベーキングを行って、いったん樹脂60中の湿気を除去し、次に、30℃、70%RH、24時間の条件または30℃、70%RH、192時間の条件で樹脂60への吸湿を行い、次に、リフロー工程に相当する温度を加えた。具体的には、リフロー温度245℃で2回加熱処理した。
The hygroscopic reflow property was evaluated as follows. Each sample was baked at 125 ° C. for 24 hours to remove moisture in the
この後、各サンプルについて、超音波探査装置(SAT)により、ICチップ20と封止用樹脂60との剥離(図3中、チップ剥離)の様子、リードフレーム40と封止用樹脂60との剥離(図3中、リード剥離)の様子を調べた。図3では、剥離が発生していなかった場合を「○」、剥離が発生していた場合を「×」としてある。
After this, for each sample, the state of peeling between the
図3からわかるように、フィラー含有率80wt%の樹脂Aでは、30℃、70%、24hrの吸湿リフロー試験ではチップ剥離、リード剥離ともに発生していないが、30℃、70%、192hrではチップ剥離、リード剥離がともに発生している。 As can be seen from FIG. 3, in the resin A having a filler content of 80 wt%, neither chip peeling nor lead peeling occurred in the moisture absorption reflow test at 30 ° C., 70%, and 24 hours, but the chip was formed at 30 ° C., 70%, and 192 hours. Both peeling and lead peeling occurred.
それに対し、フィラー含有率84wt%以上の樹脂B、Cは、30℃、70%、192hrのリフロー試験においても、チップ剥離とリード剥離の発生はともにない。このことから、樹脂のフィラー含有率は84wt%以上とすることが必要であることがわかった。 On the other hand, the resins B and C with a filler content of 84 wt% or more do not cause chip peeling or lead peeling even in a reflow test at 30 ° C., 70%, 192 hr. From this, it was found that the filler content of the resin needs to be 84 wt% or more.
つまり、封止用樹脂60のフィラー含有率を84wt%以上とすることで、ICチップ(半導体素子)20からの封止用樹脂60の剥離寿命(つまり、チップ剥離寿命)およびリードフレーム40からの封止用樹脂60の剥離寿命(つまり、リード剥離寿命)を適切に確保することができる。
That is, by setting the filler content of the sealing
次に、コイニング深さtについて、t>−0.04α+0.7の関係が成立するようにしたことの根拠を述べる。図4は、コイニング深さtをパラメータとして、クラック長さと最大主応力の関係をFEMで解析した結果を示す図である。 Next, the grounds for establishing the relationship of t> −0.04α + 0.7 for the coining depth t will be described. FIG. 4 is a diagram showing the result of FEM analysis of the relationship between crack length and maximum principal stress using the coining depth t as a parameter.
ここで、解析モデルとしては、温度変化ΔTは215℃(−65〜150℃)、封止用樹脂60の熱膨張係数αは8ppm/℃、ヒートシンク10の熱膨張係数は18ppm/℃、ICチップ(シリコン)20の熱膨張係数は3ppm/℃とした。
Here, as an analysis model, the temperature change ΔT is 215 ° C. (−65 to 150 ° C.), the thermal expansion coefficient α of the sealing
また、図4(a)に示すように、本発明者等の検討によれば、封止用樹脂60に発生するクラックKは、突起部12の先端からヒートシンク10の他面へ成長しやすい。そこで、図4(a)に示すように、コイニング深さtの方向すなわちヒートシンク10の厚み方向に沿ったクラックKの長さをクラック長さLとする。
Further, as shown in FIG. 4A, according to the study by the present inventors, the crack K generated in the sealing
そして、コイニング深さtを0.1mm、0.2mm、0.3mm、0.4mmと変えた場合において、クラック長さL(単位:mm)と最大主応力(単位:MPa)との関係を応力解析により求めた結果が、図4(b)である。 When the coining depth t is changed to 0.1 mm, 0.2 mm, 0.3 mm, and 0.4 mm, the relationship between the crack length L (unit: mm) and the maximum principal stress (unit: MPa) is as follows. The result obtained by the stress analysis is shown in FIG.
図4(b)より、各コイニング深さtにおいて同じクラック長さLのクラックKが発生した場合、コイニング深さtが深いほど最大主応力の増加が抑制されている。つまり、コイニング深さtを厚くする(深くする)と最大主応力が低減することがわかる。 As shown in FIG. 4B, when the crack K having the same crack length L is generated at each coining depth t, the increase in the maximum principal stress is suppressed as the coining depth t is deeper. That is, it is understood that the maximum principal stress is reduced when the coining depth t is increased (deepened).
実際のサンプルでも、コイニング深さtの効果については確認しており、熱膨張係数8ppm/℃の封止用樹脂60を用いた場合は、コイニング深さtが0.4mm以上であれば、実用レベルのクラック寿命、具体的には、−65℃、30分と150℃、30分とのサイクルを1000サイクル以上行ってもクラックが封止用樹脂60の外表面にまで現れないことを満足することを確認している。
Even in an actual sample, the effect of the coining depth t has been confirmed. When the sealing
このように、封止用樹脂60のクラック寿命は、樹脂60の熱膨張係数αとコイニング深さtによって大きく左右される。そこで、さらに、樹脂60のクラック寿命が成立する樹脂60の熱膨張係数αとコイニング深さtとの関係について、実験解析した。
Thus, the crack life of the sealing
具体的には、樹脂60の熱膨張係数αとコイニング深さtとを変えていき、上記した実用レベルのクラック寿命すなわち−65℃、30分と150℃、30分とを1000サイクル以上としたクラック寿命が確保されるような、αとtとの範囲を求めた。その結果を図5に示す。
Specifically, the thermal expansion coefficient α and the coining depth t of the
図5から、t>−0.04α+0.7の関係を満足すれば、樹脂60のクラック寿命を実用レベルにて満足できることがわかった。
From FIG. 5, it was found that the crack life of the
このように、本実施形態によれば、封止用樹脂60のフィラー含有率を84wt%以上とすることで、チップ剥離寿命およびリード剥離寿命を適切に確保することができる。また、コイニング深さtを(−0.04α+0.7)よりも大きくすることで、封止用樹脂60のクラック寿命を適切に確保することができる。
Thus, according to the present embodiment, the chip peeling life and the lead peeling life can be appropriately ensured by setting the filler content of the sealing
そして、本実施形態では、封止用樹脂60のフィラー含有率を調整したり、ヒートシンク10における側面に突起部12を設け、この突起部12の位置と封止用樹脂60の熱膨張係数αとの関係を調整すれば良く、従来構成に対して大幅な構成の変更は不要である。
In this embodiment, the filler content of the sealing
したがって、本実施形態によれば、樹脂封止型半導体装置において、大幅な構成の変更をすることなく、封止用樹脂のクラック寿命、および、半導体素子、リードフレームからの封止用樹脂の剥離寿命、の両寿命を適切に確保することができる。 Therefore, according to the present embodiment, in the resin-encapsulated semiconductor device, the crack life of the encapsulating resin and the exfoliation of the encapsulating resin from the semiconductor element and the lead frame can be performed without changing the configuration. Both lifetimes can be appropriately secured.
また、本実施形態では、上記図1に示すように、ヒートシンク10のコーナー部に面取りを施し面取り部13を設けることがより好ましい。上記図3〜図5に示す各効果は、面取り部13の無いヒートシンク10によっても十分達成できるが、面取り部13が形成されていた方が好ましい。
In the present embodiment, it is more preferable to chamfer the corner portion of the
これは、面取り部13の形成により、該コーナー部における樹脂60に加わる応力を低減できることが可能なためである。FEM応力解析で解析した結果によると、コーナー部に0.5mmの面取り部13を設けることにより、約25%の応力低減が可能なことがわかった。
This is because the stress applied to the
10 ヒートシンク
12 突起部
20 ICチップ
40 リードフレーム
60 封止用樹脂
DESCRIPTION OF
Claims (6)
このヒートシンクの一面側に搭載された半導体素子(20)と、
この半導体素子と電気的に接続されたリードフレーム(40)と、
前記ヒートシンクの他面側を露出させつつ前記ヒートシンク、前記半導体素子および前記リードフレームを包み込むように封止する封止用樹脂(60)とを備える樹脂封止型半導体装置において、
前記封止用樹脂はフィラーを含有するものであって、そのフィラー含有率が84wt%以上であり、前記ヒートシンクの他面側と同一平面となるように封止され、
前記ヒートシンクは、前記一面と前記他面との間の側面に、突起部(12)を有するものであり、
前記ヒートシンクの他面から前記突起部までのコイニング深さt(単位mm)、前記封止用樹脂の熱膨張係数をα(単位ppm/℃)とし、αは5〜15であるとすると、t>−0.04α+0.7
の関係が成立していることを特徴とする樹脂封止型半導体装置。 A heat sink (10) made of Cu or Cu alloy;
A semiconductor element (20) mounted on one side of the heat sink;
A lead frame (40) electrically connected to the semiconductor element;
In a resin-encapsulated semiconductor device comprising: a sealing resin (60) that encapsulates the heat sink, the semiconductor element, and the lead frame while exposing the other surface side of the heat sink.
The sealing resin contains a filler, the filler content is 84 wt% or more, and is sealed so as to be flush with the other surface side of the heat sink,
The heat sink has a protrusion (12) on a side surface between the one surface and the other surface,
When the coining depth t (unit: mm) from the other surface of the heat sink to the protrusion, the thermal expansion coefficient of the sealing resin is α (unit: ppm / ° C.), and α is 5-15, t > −0.04α + 0.7
A resin-encapsulated semiconductor device, wherein the relationship is established.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204401A JP4679987B2 (en) | 2005-07-13 | 2005-07-13 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005204401A JP4679987B2 (en) | 2005-07-13 | 2005-07-13 | Resin-sealed semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002117607A Division JP2003318345A (en) | 2002-04-19 | 2002-04-19 | Resin sealed semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005333156A JP2005333156A (en) | 2005-12-02 |
JP4679987B2 true JP4679987B2 (en) | 2011-05-11 |
Family
ID=35487543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005204401A Expired - Fee Related JP4679987B2 (en) | 2005-07-13 | 2005-07-13 | Resin-sealed semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4679987B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103455A (en) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | Semiconductor device and method for manufacturing the semiconductor device |
JP6375809B2 (en) * | 2014-09-15 | 2018-08-22 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
-
2005
- 2005-07-13 JP JP2005204401A patent/JP4679987B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005333156A (en) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100720607B1 (en) | Semiconductor device | |
JP4319591B2 (en) | Semiconductor power module | |
US20100258922A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5602077B2 (en) | Semiconductor device | |
JP3563387B2 (en) | Conductive cured resin for semiconductor device and semiconductor device | |
JP2008311366A (en) | Resin-sealed semiconductor device | |
JP6253531B2 (en) | Semiconductor device | |
US8945992B2 (en) | Power device package comprising metal tab die attach paddle (DAP) and method of fabricating the package | |
JP2008187009A (en) | Resin sealed semiconductor device and its manufacturing method | |
JP4679987B2 (en) | Resin-sealed semiconductor device | |
JP2006245478A (en) | Semiconductor device | |
JP2008016469A (en) | Semiconductor device | |
JPH0445985B2 (en) | ||
JPH03295262A (en) | Lead frame and manufacture thereof | |
JP4931835B2 (en) | Semiconductor device | |
JP2015144199A (en) | semiconductor device | |
CN111433910B (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4213601B2 (en) | Semiconductor device | |
JP2006147918A (en) | Semiconductor device | |
JP4728606B2 (en) | Electronic equipment | |
JP3680812B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP2003318345A (en) | Resin sealed semiconductor device | |
JP3894077B2 (en) | Semiconductor device | |
JP2003318348A (en) | Resin sealed electronic device | |
JP4695672B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4679987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |