JP4671665B2 - Method for manufacturing display device - Google Patents

Method for manufacturing display device Download PDF

Info

Publication number
JP4671665B2
JP4671665B2 JP2004327383A JP2004327383A JP4671665B2 JP 4671665 B2 JP4671665 B2 JP 4671665B2 JP 2004327383 A JP2004327383 A JP 2004327383A JP 2004327383 A JP2004327383 A JP 2004327383A JP 4671665 B2 JP4671665 B2 JP 4671665B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
layer
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004327383A
Other languages
Japanese (ja)
Other versions
JP2005165300A5 (en
JP2005165300A (en
Inventor
舜平 山崎
慎志 前川
理 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004327383A priority Critical patent/JP4671665B2/en
Publication of JP2005165300A publication Critical patent/JP2005165300A/en
Publication of JP2005165300A5 publication Critical patent/JP2005165300A5/ja
Application granted granted Critical
Publication of JP4671665B2 publication Critical patent/JP4671665B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される液晶表示装置及びその作製方法に関する。   The present invention relates to a liquid crystal display device including an active element such as a transistor formed over a large area glass substrate and a manufacturing method thereof.

従来、ガラス基板上の薄膜トランジスタ(以下「TFT」ともいう。)によって構成される、所謂アクティブマトリクス駆動方式の液晶表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使った光露光工程により、各種薄膜をパターニングすることにより製造されてきた。   Conventionally, a so-called active matrix liquid crystal display panel composed of thin film transistors (hereinafter also referred to as “TFTs”) on a glass substrate is a light exposure process using a photomask, as in the manufacturing technology of a semiconductor integrated circuit. Thus, it has been manufactured by patterning various thin films.

これまで、一枚のマザーガラス基板から複数の液晶表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm若しくは730×920mmへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。   Until now, a production technique has been adopted in which a plurality of liquid crystal display panels are cut out from a single mother glass substrate and mass production is efficiently performed. The size of the mother glass substrate was increased from 300 x 400 mm of the first generation in early 1990 to the fourth generation in 2000 and increased to 680 x 880 mm or 730 x 920 mm. Production technology has progressed so that

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、1回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた(例えば、特許文献1参照。)。
特開平11−326951号公報
When the size of the glass substrate or the display panel is small, the patterning process can be performed relatively easily by the exposure apparatus. However, as the substrate size increases, the entire surface of the display panel can be obtained by a single exposure process. Cannot be processed simultaneously. As a result, a method has been developed in which a region coated with a photoresist is divided into a plurality of portions, an exposure process is performed for each predetermined block region, and the entire surface of the substrate is repeatedly exposed in order (for example, patents). Reference 1).
Japanese Patent Laid-Open No. 11-326951

しかしながら、ガラス基板のサイズは、第5世代で1000×1200mm若しくは1100×1300mmへとさらに大型化し、次世代では1500×1800mm若しくはそれ以上のサイズが想定されるにつけ、従来のパターニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となって来た。   However, the size of the glass substrate is further increased to 1000 × 1200 mm or 1100 × 1300 mm in the fifth generation, and the size of 1500 × 1800 mm or more is assumed in the next generation. It has become difficult to manufacture display panels at good cost. That is, the processing time increases if exposure processing is performed many times by continuous exposure, and a great investment has been required to develop an exposure apparatus corresponding to the increase in the size of the substrate.

そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまうという問題点が内在していた。   In addition, the method of forming various coatings on the entire surface of the substrate and removing the etching while leaving a small area has a problem in that it wastes material costs and requires processing a large amount of waste liquid. It was inherent.

本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な液晶表示装置及びその製造技術を提供することを目的としている。   The present invention has been made in view of such a situation, and an object of the present invention is to provide a liquid crystal display device that can be manufactured by improving the material utilization efficiency and simplifying the manufacturing process, and a manufacturing technique thereof. Yes.

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することを特徴とするものである。導電層や絶縁層などを形成するため、選択的にパターンを形成可能な方法として、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法(その方式によっては、インクジェット法とも呼ばれる。)を用いる。さらに液滴吐出法により導電体を形成する際、被形成面に対して下地処理を行うことで、密着性の良い導電体を形成することができる。なお。被形成面とは、液滴吐出手段により吐出される組成物が形成される面のことをいう。   In the present invention, at least one or more of patterns necessary for manufacturing a liquid crystal display device such as a conductive layer for forming a wiring layer or an electrode or a mask layer for forming a predetermined pattern is selectively used. The liquid crystal display device is manufactured by forming the pattern by a method capable of forming a pattern. In order to form a conductive layer, an insulating layer, etc., as a method that can selectively form a pattern, it is possible to selectively eject droplets of a composition formulated for a specific purpose to form a predetermined pattern In addition, a droplet discharge method (also called an ink jet method depending on the method) is used. Further, when the conductor is formed by a droplet discharge method, a conductor with good adhesion can be formed by performing a base treatment on the formation surface. Note that. The surface to be formed means a surface on which a composition discharged by the droplet discharge means is formed.

本発明による液晶表示装置の作製方法は導電体を液滴吐出法により形成する前に、被形成面に対して下地処理をすることを特徴とする。 A method for manufacturing a liquid crystal display device according to the present invention is characterized in that a substrate surface is subjected to a base treatment before a conductor is formed by a droplet discharge method.

本発明による液晶表示装置の作製方法は液滴吐出法により膜形成する前に、
導電性を有する被形成面に対して下地処理をすることを特徴とする。
The liquid crystal display device according to the present invention is manufactured by a droplet discharge method before film formation.
A base treatment is performed on a conductive surface to be formed.

本発明の液晶表示装置の作製方法は絶縁表面を有する基板上に
第1の電極を形成する第1の工程と、
第1の電極を覆うように第1の絶縁膜を形成する第2の工程と、
第1の絶縁膜上に第1の半導体層を形成する第3の工程と、
第1の半導体層上であって第1の電極と重なるように第2の絶縁膜を形成する第4の工程と、
第2の絶縁膜を覆うようにn型の第2の半導体層を形成する第5の工程と、
第1及び第2の半導体層を島状にパターニングする第6の工程と、
第2の半導体層上に第2及び第3の電極を形成する第7の工程と、
第2及び第3の電極をマスクに第2の半導体層をエッチングし分離する第8の工程と、
第3の電極に接するように第4の電極を形成する第9の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する。
The method for manufacturing a liquid crystal display device of the present invention includes a first step of forming a first electrode on a substrate having an insulating surface,
A second step of forming a first insulating film so as to cover the first electrode;
A third step of forming a first semiconductor layer on the first insulating film;
A fourth step of forming a second insulating film on the first semiconductor layer so as to overlap the first electrode;
A fifth step of forming an n-type second semiconductor layer so as to cover the second insulating film;
A sixth step of patterning the first and second semiconductor layers into island shapes;
A seventh step of forming second and third electrodes on the second semiconductor layer;
An eighth step of etching and separating the second semiconductor layer using the second and third electrodes as a mask;
A ninth step of forming a fourth electrode in contact with the third electrode;
Have
In the step of forming any one of the electrodes, the electrode is formed by a droplet discharge method.

液晶表示装置の作製方法は絶縁表面を有する基板上に
第1の電極を形成する第1の工程と、
第1の電極を覆うように第1の絶縁膜を形成する第2の工程と、
第1の絶縁膜上に第2の電極を形成する第3の工程と、
第1の絶縁膜及び第2の電極上に第1の半導体層を形成する第4の工程と、
第1の半導体層上であって第1の電極と重なるように第2絶縁膜を形成する第5の工程と、
第2の絶縁膜を覆うようにn型の第2の半導体層を形成する第6の工程と、
第1及び第2の半導体層を島状にパターニングする第7の工程と、
第2の半導体層上に第3及び第4の電極を形成する第8の工程と、
第3及び第4の電極をマスクに第2の半導体層をエッチングし分離する第9の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する
A method for manufacturing a liquid crystal display device includes a first step of forming a first electrode over a substrate having an insulating surface;
A second step of forming a first insulating film so as to cover the first electrode;
A third step of forming a second electrode on the first insulating film;
A fourth step of forming a first semiconductor layer on the first insulating film and the second electrode;
A fifth step of forming a second insulating film on the first semiconductor layer so as to overlap the first electrode;
A sixth step of forming an n-type second semiconductor layer so as to cover the second insulating film;
A seventh step of patterning the first and second semiconductor layers into an island shape;
An eighth step of forming third and fourth electrodes on the second semiconductor layer;
A ninth step of etching and separating the second semiconductor layer using the third and fourth electrodes as a mask;
Have
In the step of forming any one of the electrodes, the electrode is formed by a droplet discharge method.

液晶表示装置の作製方法は絶縁表面を有する基板上に
第1及び第2の電極を形成する第1の工程と、
第2の電極と一部が重なるように第3の電極を形成する第2の工程と、
第1の電極、第2の電極及び第3の電極上にn型の第1の半導体層を形成する第3の工程と、
第1の半導体層を第1の電極と接する半導体層と、第2の電極に接する半導体層とに分離する第4の工程と、
第1の半導体層上に第2の半導体層を形成する第5の工程と、
第2の半導体層上に絶縁膜を形成する第6の工程と、
絶縁膜上であって第1の半導体層が分離された領域上に第4の電極を形成する第7の工程と、
第2の半導体層及び絶縁膜を島状にパターニングする第8の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する。
A method for manufacturing a liquid crystal display device includes a first step of forming first and second electrodes on a substrate having an insulating surface;
A second step of forming a third electrode so as to partially overlap the second electrode;
A third step of forming an n-type first semiconductor layer on the first electrode, the second electrode, and the third electrode;
A fourth step of separating the first semiconductor layer into a semiconductor layer in contact with the first electrode and a semiconductor layer in contact with the second electrode;
A fifth step of forming a second semiconductor layer on the first semiconductor layer;
A sixth step of forming an insulating film on the second semiconductor layer;
A seventh step of forming a fourth electrode on the insulating film and on the region where the first semiconductor layer is separated;
An eighth step of patterning the second semiconductor layer and the insulating film into an island shape;
Have
In the step of forming any one of the electrodes, the electrode is formed by a droplet discharge method.

液晶表示装置の作製方法は絶縁表面を有する基板上に
第1の電極を形成する第1の工程と、
第2の電極及び第1の電極と一部が重なる第3の電極を形成する第2の工程と、
第1の電極、第2の電極及び第3の電極上にn型の第1の半導体層を形成する第3の工程と、
第1の半導体層を第2の電極と接する半導体層と、第3の電極に接する半導体層とに分離する第4の工程と、
第1の半導体層上に第2の半導体層を形成する第5の工程と、
第2の半導体層上に絶縁膜を形成する第6の工程と、
絶縁膜上であって第1の半導体層が分離された領域上に第4の電極を形成する第7の工程と、
第2の半導体層及び絶縁膜を島状にパターニングする第8の工程と、
を有し、
電極のいずれか一を形成する工程において、電極を液滴吐出法により形成する。
A method for manufacturing a liquid crystal display device includes a first step of forming a first electrode over a substrate having an insulating surface;
A second step of forming a second electrode and a third electrode partially overlapping the first electrode;
A third step of forming an n-type first semiconductor layer on the first electrode, the second electrode, and the third electrode;
A fourth step of separating the first semiconductor layer into a semiconductor layer in contact with the second electrode and a semiconductor layer in contact with the third electrode;
A fifth step of forming a second semiconductor layer on the first semiconductor layer;
A sixth step of forming an insulating film on the second semiconductor layer;
A seventh step of forming a fourth electrode on the insulating film and on the region where the first semiconductor layer is separated;
An eighth step of patterning the second semiconductor layer and the insulating film into an island shape;
Have
In the step of forming any one of the electrodes, the electrode is formed by a droplet discharge method.

本発明の液晶表示装置の作製方法は電極を液滴吐出法により形成する前に被形成面に対して下地処理をすることを特徴とする。 The method for manufacturing a liquid crystal display device according to the present invention is characterized in that a substrate surface is subjected to a base treatment before an electrode is formed by a droplet discharge method.

本発明の液晶表示装置の作製方法は電極に接する膜を液滴吐出法により形成する前に電極に対して下地処理をすることを特徴とする。 The method for manufacturing a liquid crystal display device of the present invention is characterized in that a base treatment is performed on an electrode before a film in contact with the electrode is formed by a droplet discharge method.

液晶表示装置の作製方法は、下地処理として被形成面に光触媒機能を有する物質を形成し、光触媒機能を有する物質に選択的に光を照射して親水性とすること含むことを特徴とする。 A method for manufacturing a liquid crystal display device includes forming a substance having a photocatalytic function on a formation surface as a base treatment, and selectively irradiating the substance having a photocatalytic function with light to make the substance hydrophilic.

液晶表示装置の作製方法は、下地処理は被形成面にプラズマ処理を行って撥液性とすることを含むことを特徴とする。 A method for manufacturing a liquid crystal display device is characterized in that the base treatment includes performing plasma treatment on the surface to be formed to make it liquid repellent.

上述したように、本発明は、ゲート電極層や配線層、及びパターニングの時に利用するマスクを形成する際に液滴吐出法により行うことを特徴としているが、液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することでその目的は達成される。   As described above, the present invention is characterized in that a gate electrode layer, a wiring layer, and a mask used for patterning are formed by a droplet discharge method, which is necessary for manufacturing a liquid crystal display device. The object is achieved by manufacturing a liquid crystal display device by forming at least one or more of such patterns by a method capable of selectively forming a pattern.

本発明によれば、液滴吐出法により、配線層やマスクのパターニングを直接行うことができるので、材料の利用効率を向上させて、かつ、作製工程を簡略化した薄膜トランジスタ及びそれを用いた液晶表示装置を得ることができる。   According to the present invention, a wiring layer and a mask can be directly patterned by a droplet discharge method. Therefore, a thin film transistor in which a material use efficiency is improved and a manufacturing process is simplified, and a liquid crystal using the thin film transistor. A display device can be obtained.

本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。   Embodiments of the present invention will be described in detail with reference to the drawings. In addition, in the following description, in the equivalent site | part which is common between each drawing, it shall attach and show the same code | symbol, and it abbreviate | omits about the overlapping description. Further, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. The present invention is not construed as being limited to the following embodiments.

図1は本発明に係る液晶表示パネルの構成を示す上面図であり、絶縁表面を有する基板100上に画素102をマトリクス上に配列させた画素部101、走査線側入力端子103、信号線側入力端子104が形成されている。画素数は種々の規格に従って設ければ良く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×1200×3(RGB)、フルスペックハイビジョンに対応させるのであれば1920×1080×3(RGB)とすれば良い。   FIG. 1 is a top view illustrating a configuration of a liquid crystal display panel according to the present invention. A pixel portion 101 in which pixels 102 are arranged in a matrix on a substrate 100 having an insulating surface, a scanning line side input terminal 103, and a signal line side. An input terminal 104 is formed. The number of pixels may be provided in accordance with various standards. For XGA, 1024 × 768 × 3 (RGB), for UXGA, 1600 × 1200 × 3 (RGB), and for full specification high vision, 1920 × 1080. X3 (RGB) may be used.

画素102は、走査線側入力端子103から延在する走査線と、信号線側入力端子104から延在する信号線とが交差することで、マトリクス状に配設される。画素102のそれぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチング素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。   The pixels 102 are arranged in a matrix form by intersecting a scanning line extending from the scanning line side input terminal 103 and a signal line extending from the signal line side input terminal 104. Each of the pixels 102 includes a switching element and a pixel electrode connected to the switching element. A typical example of the switching element is a TFT. By connecting the gate electrode side of the TFT to a scanning line and the source or drain side to a signal line, each pixel can be controlled independently by a signal input from the outside. Yes.

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随する。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用いても良い。   A TFT includes a semiconductor layer, a gate insulating layer, and a gate electrode layer as main components, and a wiring layer connected to a source region and a drain region formed in the semiconductor layer is attached to the TFT. Structurally, the top gate type in which the semiconductor layer, the gate insulating layer and the gate electrode layer are arranged from the substrate side, and the bottom gate type in which the gate electrode layer, the gate insulating layer and the semiconductor layer are arranged from the substrate side are representative. In the present invention, any of those structures may be used.

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。)、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「SAS」ともいう。)半導体などを用いることができる。   As a material for forming the semiconductor layer, an amorphous semiconductor (hereinafter also referred to as “AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane is used. A polycrystalline semiconductor crystallized using energy or thermal energy, a semi-amorphous (also referred to as microcrystal or microcrystal, hereinafter, also referred to as “SAS”) semiconductor, or the like can be used.

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520cm-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。SASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることが可能である。またGeF4を混合させても良い。この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲。圧力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHz。基板加熱温度は300℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. A crystal region of 0.5 to 20 nm can be observed in at least a part of the film, and when silicon is the main component, the Raman spectrum shifts to a lower wave number side than 520 cm −1. Yes. In X-ray diffraction, diffraction peaks of (111) and (220) that are derived from the silicon crystal lattice are observed. At least 1 atomic% or more of hydrogen or halogen is contained as a neutralizing agent for dangling bonds. The SAS is formed by glow discharge decomposition (plasma CVD) of a silicide gas. As the silicide gas, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can be used. Further, GeF 4 may be mixed. This silicide gas may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or less. As an impurity element in the film, impurities of atmospheric components such as oxygen, nitrogen, and carbon are desirably 1 × 10 20 cm −1 or less, and in particular, the oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / cm 3 or less.

図1は、液晶表示パネルが走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する液晶表示パネルの構成を示しているが、図2に示すように、COG(Chip on Glass)によりドライバIC105及び106を基板100上に実装しても良い。ドライバICは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。   FIG. 1 shows a configuration of a liquid crystal display panel in which signals input to the scanning lines and signal lines by the liquid crystal display panel are controlled by an external drive circuit. As shown in FIG. 2, a COG (Chip on Glass) is shown. The driver ICs 105 and 106 may be mounted on the substrate 100. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate.

また、画素に設けるTFTをSASで形成する場合には、図3に示すように走査線側駆動回路107を基板100上に形成し一体化することも出来る。なお、保護ダイオード108も基板上100上に一体形成することができる。   In the case where a TFT provided for a pixel is formed using SAS, a scanning line side driver circuit 107 can be formed over the substrate 100 and integrated as shown in FIG. The protective diode 108 can also be integrally formed on the substrate 100.

パターンの形成に用いる液滴吐出装置の一態様は図28に示されている。液滴吐出手段1401の個々のヘッド1403は制御手段1404に接続され、それがコンピュータ1407で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1408を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これをCCDなどの撮像手段1402で検出し、画像処理手段1406にてデジタル信号に変換したものをコンピュータ1407で認識して制御信号を発生させて制御手段1404に送る。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1405に格納されたものであり、この情報を基にして制御手段1404に制御信号を送り、液滴吐出手段1401の個々のヘッド1403を個別に制御することができる。さらに、前後左右及び斜め方向のいずれにも動作するヘッドを走査して描画することのできる装置を用いても良く、一つのヘッドから多数の組成物を吐出できる液滴吐出装置を用いても良い。   One mode of a droplet discharge device used for forming a pattern is shown in FIG. The individual heads 1403 of the droplet discharge means 1401 are connected to the control means 1404, which can draw a preprogrammed pattern under the control of the computer 1407. The drawing timing may be performed with reference to a marker 1408 formed on the substrate 1400, for example. Alternatively, the reference point may be determined based on the edge of the substrate 1400. This is detected by the image pickup means 1402 such as a CCD, and converted into a digital signal by the image processing means 1406 is recognized by the computer 1407 and a control signal is generated and sent to the control means 1404. Of course, the information on the pattern to be formed on the substrate 1400 is stored in the storage medium 1405, and based on this information, a control signal is sent to the control means 1404, and each head 1403 of the droplet discharge means 1401 is sent. Can be controlled individually. Furthermore, an apparatus that can scan and draw a head that operates in any of the front, back, left, right, and diagonal directions may be used, or a droplet discharge apparatus that can discharge a large number of compositions from one head may be used. .

次に、画素102の詳細について、液滴吐出法を用いた作製工程に従い説明する。   Next, details of the pixel 102 will be described in accordance with a manufacturing process using a droplet discharge method.

(第1の実施の形態)
第1の実施の形態として、チャネル保護型の薄膜トランジスタの作製方法について説明する。
(First embodiment)
As a first embodiment, a method for manufacturing a channel protective thin film transistor will be described.

図4(B)は、基板100上にゲート電極層と、ゲート電極層と接続するゲート配線層を液滴吐出法で形成する工程を示している。なお、図4(B)は縦断面構造を模式的に示し、A−B及びC−Dに対応する平面構造を図13に示すので同時に参照することが出来る。   FIG. 4B shows a step of forming a gate electrode layer and a gate wiring layer connected to the gate electrode layer over the substrate 100 by a droplet discharge method. Note that FIG. 4B schematically shows a longitudinal cross-sectional structure, and a planar structure corresponding to AB and CD is shown in FIG.

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなどの金属基板の表面に絶縁層を設けた基板を適用しても良い。また、基板に化学機械的研磨(Chemical Mechanical Polishing:CMP)したガラス基板を用いてもよい。   The substrate 100 has a heat resistance capable of withstanding the processing temperature of this manufacturing process in addition to a non-alkali glass substrate manufactured by a fusion method or a float method, such as barium borosilicate glass, aluminoborosilicate glass, or aluminosilicate glass, or a ceramic substrate. A plastic substrate or the like can be used. Alternatively, a substrate in which an insulating layer is provided on the surface of a semiconductor substrate such as single crystal silicon or a metal substrate such as stainless steel may be used. Alternatively, a glass substrate that has been subjected to chemical mechanical polishing (CMP) may be used.

まず、基板上にゲート電極等の導電体を吐出法によって形成する際に密着性を向上させるため、下地処理を行う。 First, in order to improve adhesion when a conductor such as a gate electrode is formed on a substrate by a discharge method, a base treatment is performed.

第1の方法としてスパッタリング法や蒸着法などの方法により、Ti(チタン)、W(タングステン)、Cr(クロム)、Al(アルミニウム)、Ta(タンタル)、Ni(ニッケル)、Zr(ジルコニウム)、Hf(ハフニウム)、V(バナジウム)、Ir(イリジウム)、Nb(ニオブ)、Pd(パラジウム)、Pt(白金)、Mo(モリブデン)、Co(コバルト)又はRh(ロジウム)の金属材料で形成される導電体層を形成することが好ましい。導電体層は0.01〜10nmの厚さで形成すれば良いが、極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この導電体層は、ゲート電極層を密着性良く形成するために設けるものであり、十分な密着性が得られるのであれば、これを省略して基板100上にゲート電極層を直接形成しても良い。この際ゲート電極にはAg、Cu、Ag/Cuの積層などを用いると、特に密着性が向上する。     As a first method, a sputtering method, a vapor deposition method, or the like is used, and Ti (titanium), W (tungsten), Cr (chromium), Al (aluminum), Ta (tantalum), Ni (nickel), Zr (zirconium), It is made of a metal material of Hf (hafnium), V (vanadium), Ir (iridium), Nb (niobium), Pd (palladium), Pt (platinum), Mo (molybdenum), Co (cobalt) or Rh (rhodium). It is preferable to form a conductive layer. The conductor layer may be formed with a thickness of 0.01 to 10 nm. However, since the conductor layer may be formed extremely thin, it does not necessarily have a layer structure. This conductor layer is provided in order to form the gate electrode layer with good adhesion, and if sufficient adhesion is obtained, this is omitted and the gate electrode layer is formed directly on the substrate 100. You may do it. At this time, if the gate electrode is made of Ag, Cu, Ag / Cu, or the like, the adhesion is particularly improved.

第2の方法として、導電体を形成する領域上に光触媒物質を形成する。光触媒物質は、ゾルゲル法のディップコーティング法、スピンコーティング法、インクジェット法、イオンプレーティング法、イオンビーム法、CVD法、スパッタリング法、RFマグネトロンスパッタリング法、プラズマスプレー法、又は陽極酸化法により形成することができる。また複数の金属を含む酸化物半導体からなる光触媒物質の場合、構成元素の塩を混合、融解して形成することができる。ディップコーティング法、スピンコーティング法等の塗布法により光触媒物質を形成する場合、溶媒を除去する必要があるとき、焼成したり、乾燥すればよい。具体的には、所定の温度(例えば、300℃以上)で加熱すればよく、好ましくは酸素を有する雰囲気で行う。例えば、導電ペーストとしてAgを用い、酸素及び窒素を有する雰囲気で焼成を行うと、熱硬化性樹脂などの有機物が分解されるため、有機物を含まないAgを得ることができる。その結果、Ag表面の平坦性を高めることができる。   As a second method, a photocatalytic substance is formed on a region where a conductor is formed. The photocatalytic substance is formed by a sol-gel dip coating method, spin coating method, ink jet method, ion plating method, ion beam method, CVD method, sputtering method, RF magnetron sputtering method, plasma spray method, or anodizing method. Can do. In the case of a photocatalytic substance composed of an oxide semiconductor containing a plurality of metals, it can be formed by mixing and melting the salts of constituent elements. When the photocatalytic substance is formed by a coating method such as a dip coating method or a spin coating method, it may be fired or dried when it is necessary to remove the solvent. Specifically, heating may be performed at a predetermined temperature (for example, 300 ° C. or higher), and preferably performed in an atmosphere containing oxygen. For example, when Ag is used as the conductive paste and baking is performed in an atmosphere containing oxygen and nitrogen, an organic substance such as a thermosetting resin is decomposed, so that Ag containing no organic substance can be obtained. As a result, the flatness of the Ag surface can be improved.

この加熱処理により、光触媒物質は所定の結晶構造を有することができる。例えば、アナターゼ型やルチル−アナターゼ混合型を有する。低温相ではアナターゼ型が優先的に形成される。そのため光触媒物質が所定の結晶構造を有していない場合も加熱すればよい。また塗布法により形成する場合、所定の膜厚を得るために複数回にわたって光触媒物質を形成することもできる。   By this heat treatment, the photocatalytic substance can have a predetermined crystal structure. For example, it has an anatase type and a rutile-anatase mixed type. In the low temperature phase, the anatase type is preferentially formed. Therefore, heating may be performed even when the photocatalytic substance does not have a predetermined crystal structure. Moreover, when forming by the apply | coating method, in order to obtain a predetermined film thickness, a photocatalyst substance can also be formed in multiple times.

本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有するTiOx結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、アルゴンガスと酸素を用いてスパッタリングを行う。更にHeガスを導入してもよい。光触媒活性の高いTiOxを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高めにする。更に成膜室又は処理物が設けられた基板を加熱しながらTiOxを形成すると好ましい。 In this embodiment, a case where a TiO x crystal having a predetermined crystal structure is formed as a photocatalytic substance by a sputtering method will be described. A metal titanium tube is used as a target, and sputtering is performed using argon gas and oxygen. Further, He gas may be introduced. In order to form TiO x having high photocatalytic activity, the atmosphere is rich in oxygen and the formation pressure is increased. Further, it is preferable to form TiO x while heating the substrate provided with the film forming chamber or the processed material.

このように形成されるTiOxは非常に薄膜であっても光触媒機能を有する。 TiO x formed in this way has a photocatalytic function even if it is a very thin film.

その後、選択的に光照射を行って照射領域を形成するため、光学系を用いて光を集光させる。例えば、レンズにより光を集光させる。そして、TiOxと光とを相対的に移動させることにより、選択的に光照射を行う。その結果、照射領域と、非照射領域を形成することができる。そして照射領域におけるTiOxは、親水性を示す。なお光照射時間により、親水性と親油性を共に有する状態にもなりうる。 Then, in order to selectively irradiate with light and form an irradiation area | region, light is condensed using an optical system. For example, light is collected by a lens. Then, light irradiation is selectively performed by relatively moving TiO x and light. As a result, an irradiation region and a non-irradiation region can be formed. The TiO x in the irradiation region shows a hydrophilic property. Depending on the light irradiation time, both hydrophilicity and lipophilicity can be achieved.

光としては、ランプ(例えば紫外線ランプ、いわゆるブラックライト)やレーザー光(例えば、発振波長308nmのXeClエキシマレーザー、発振波長351nmのXeFエキシマレーザー、又は発振波長248nmのKrFエキシマレーザー等)を用いることができる。特定の波長を発振することができるレーザー光を用いると好ましい。また光はTiOxを光触媒活性化させる波長の光であればよく、外光を用いて選択的に光照射を行っても構わない。 As the light, a lamp (for example, an ultraviolet lamp, so-called black light) or laser light (for example, an XeCl excimer laser with an oscillation wavelength of 308 nm, an XeF excimer laser with an oscillation wavelength of 351 nm, or a KrF excimer laser with an oscillation wavelength of 248 nm) may be used. it can. It is preferable to use laser light that can oscillate a specific wavelength. The light may be light having a wavelength that activates TiO x as a photocatalyst, and the light may be selectively irradiated using external light.

本工程は選択的に光照射を行うため、暗室、又は少なくとも光触媒活性化させる波長の光の波長が除去若しくは低減された反応部屋で行う。少なくとも装置自体の反応室を暗室、又は少なくとも光触媒活性化させる波長の光の波長が除去若しくは低減すればよい。 Since this step selectively irradiates light, it is performed in a dark room or at least a reaction room in which the wavelength of light having a wavelength for photocatalytic activation is removed or reduced. It is sufficient that at least the reaction chamber of the apparatus itself is a dark room, or at least the wavelength of light that activates the photocatalyst is removed or reduced.

また導電体を形成する領域に、選択的にTiOxを形成することにより、全体に光を照射することができる。例えば、インクジェット法、所望の形状のメタルマスクを配置したスピンコーティング法等により選択的にTiOxを形成し、その後、ランプやレーザー光等を用いて全体に光を照射すればよい。その結果、選択的に形成されたTiOxは親水性となる。 Further, by selectively forming TiO x in the region where the conductor is to be formed, the entire region can be irradiated with light. For example, TiO x may be selectively formed by an ink jet method, a spin coating method in which a metal mask having a desired shape is arranged, and then light may be irradiated to the whole using a lamp, laser light, or the like. As a result, the selectively formed TiO x becomes hydrophilic.

このように選択的にTiOxを形成すると、薄膜トランジスタや半導体装置形成後に、外光等からの光が照射され、TiOxが不要に反応することを防止することができる。すなわち、導電膜下以外に形成されるTiOx、つまり配線の形成に不要なTiOxを除去するため、導電膜をマスクとしたウェットエッチング法、又はドライエッチング法を用いなくて済む。 When TiO x is selectively formed in this manner, light from external light or the like is irradiated after the formation of the thin film transistor or the semiconductor device, and TiO x can be prevented from reacting unnecessarily. That is, in order to remove TiO x formed other than under the conductive film, that is, TiO x unnecessary for forming the wiring, there is no need to use a wet etching method or a dry etching method using the conductive film as a mask.

また全体にTiOxを形成した後、保護膜を形成し、保護膜を選択的に除去し、光照射を行うことで、導電体を形成する所望の領域のTiOxを親水性とすることもできる。保護膜を選択的に除去する手段としては、ドライエッチング、又はウェットエッチングを用いることができる。また一定のパワー以上でTiOxを光触媒活性化させる波長の光の波長を有するレーザー光を用いたレーザアブレーションを用いて、保護膜を除去してもよい。この場合、保護膜の選択的な除去と、TiOxの光触媒活性化を同時に行うことができる。その後、光触媒活性化させる波長を有する光が、TiOxに照射されないようにするため、保護膜は一定のパワー以下であって、光触媒活性化させる波長の光を吸収、又は反射する材料を選択する。すなわち、外光に含まれる光触媒活性化させる波長の光が照射されることを考慮して保護膜を選択する。その結果、反応室間への移動中や製品として使用する間において、TiOxへ光触媒活性化させる波長の光が照射されることを防止できる。また保護膜として用いる材料は、膜厚を制御することにより、光触媒活性化させる光の波長を吸収、又は反射させることができる。更に、保護膜は複数の材料を積層して形成してもよい。その結果、光触媒活性化させる波長の光を広範囲に渡って、吸収又は反射させることができる。 Alternatively, after forming TiO x on the entire surface, a protective film is formed, the protective film is selectively removed, and light irradiation is performed to make TiO x in a desired region for forming a conductor hydrophilic. it can. As means for selectively removing the protective film, dry etching or wet etching can be used. Alternatively, the protective film may be removed by laser ablation using a laser beam having a wavelength of light that activates photocatalytic activation of TiO x with a certain power or more. In this case, selective removal of the protective film and photocatalytic activation of TiO x can be performed simultaneously. Thereafter, in order to prevent the light having the wavelength for photocatalytic activation from being irradiated to the TiO x , the protective film has a certain power or less, and a material that absorbs or reflects the light having the wavelength for photocatalytic activation is selected. . That is, the protective film is selected in consideration of irradiation with light having a wavelength for activating the photocatalyst included in external light. As a result, it is possible to prevent TiO x from being irradiated with light having a wavelength for photocatalytic activation during movement between reaction chambers or during use as a product. In addition, the material used as the protective film can absorb or reflect the wavelength of light that activates the photocatalyst by controlling the film thickness. Further, the protective film may be formed by stacking a plurality of materials. As a result, light having a wavelength for photocatalytic activation can be absorbed or reflected over a wide range.

このように、TiOxを選択的に親水性とすることができる。親水性領域の幅は、所望の配線幅とすればよく、該光学系により光の照射領域を絞ればよい。 In this way, TiO x can be selectively made hydrophilic. The width of the hydrophilic region may be a desired wiring width, and the light irradiation region may be narrowed by the optical system.

なお、被形成面への下地処理としてTiOx好ましくはTiO2を形成し親水性にした後、吐出形成する導電体としてAg、Cu、Ag/Cuの積層を形成すると特に密着性の向上が図れる。 Incidentally, preferably TiO x as a base treatment to a formation surface was hydrophilic to form a TiO 2, Ag as a conductive material for discharging formed, Cu, improvement particularly adhesion to form a stack of Ag / Cu attained .

この処理は下地基板に限らず導電層の形成前後に行うことができる。 This treatment is not limited to the base substrate and can be performed before and after the formation of the conductive layer.

第3の方法として、ゲート電極等の被形成面に対してプラズマ処理を行う。例えばゲート電極の被形成面が下地膜である場合には、下地膜に対してプラズマ処理を行う。プラズマ処理は、ゲート電極の被形成面に対して非接触で行うとよい。 As a third method, plasma treatment is performed on a formation surface such as a gate electrode. For example, when the formation surface of the gate electrode is a base film, plasma processing is performed on the base film. The plasma treatment may be performed in a non-contact manner with respect to the formation surface of the gate electrode.

プラズマ処理は、空気、酸素又は窒素を処理ガスとして用い、圧力が数十Torr〜800Torr(106400Pa)、好ましくは700Torr(93100Pa)〜800Torr(大気圧又は大気圧近傍の圧力)の状態で行う。またプラズマ処理の電源にはRF電源やAC電源を用いることができる。例えば、AC電源を用い、交流電圧100V、周波数13.56MHz等の条件で電圧を印加し、パワーを変化させてプラズマを発生させる。このとき安定なプラズマを放電するため、電圧幅2〜4μsec間隔でパルスを印加する。このプラズマ処理を行う結果、アルコールや油等の液体に対して濡れ性の低い撥液性となるように表面改質が行われる。 The plasma treatment is performed using air, oxygen, or nitrogen as a treatment gas under a pressure of several tens of Torr to 800 Torr (106400 Pa), preferably 700 Torr (93100 Pa) to 800 Torr (atmospheric pressure or pressure near atmospheric pressure). An RF power source or an AC power source can be used as a power source for plasma processing. For example, using an AC power source, a voltage is applied under conditions such as an AC voltage of 100 V and a frequency of 13.56 MHz, and plasma is generated by changing the power. At this time, in order to discharge stable plasma, pulses are applied at intervals of 2 to 4 μsec. As a result of this plasma treatment, surface modification is performed so that the liquid repellency is low in wettability with respect to liquids such as alcohol and oil.

本実施の形態においては基板上に全体にTiO2層を形成した後、保護膜(図示しない)を形成し、保護膜を選択的に除去し、光照射を行うことで、導電体を形成する所望の領域のTiO2層を親水性にしている。TiO2層が親水性である領域はTiO2層205、206、207で示している(図4(A))。 In this embodiment, after forming a TiO 2 layer over the entire substrate, a protective film (not shown) is formed, the protective film is selectively removed, and light irradiation is performed to form a conductor. The desired region of the TiO 2 layer is made hydrophilic. Regions where the TiO 2 layer is hydrophilic are indicated by TiO 2 layers 205, 206, and 207 (FIG. 4A).

TiO2層205、206、207上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層202、ゲート電極層203、容量配線層204を形成する(図4(B))。これらの層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)を組み合わせても良い。特に、ゲート配線層は、低抵抗化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。 A composition containing a conductive material is discharged over the TiO 2 layers 205, 206, and 207 by a droplet discharge method to form the gate wiring layer 202, the gate electrode layer 203, and the capacitor wiring layer 204 (FIG. 4B )). As a conductive material for forming these layers, a composition mainly composed of metal particles such as Ag (silver), Au (gold), Cu (copper)), W (tungsten), and Al (aluminum) is used. Can be used. Alternatively, light-transmitting indium tin oxide (ITO) and indium tin oxide containing silicon oxide (ITSO) may be combined. In particular, it is not preferable to reduce the resistance of the gate wiring layer, and it is preferable to use a material in which any one of gold, silver, and copper is dissolved or dispersed in consideration of the specific resistance value. More preferably, low resistance silver or copper may be used. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. The solvent corresponds to esters such as butyl acetate, alcohols such as isopropyl alcohol, organic solvents such as acetone, and the like. The surface tension and the viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

その後、吐出したドットの溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば200℃〜300℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。本実施の形態のように銀(Ag)を有するドットを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うと、溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀(Ag)を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。 Thereafter, when it is necessary to remove the solvent of the ejected dots, heat treatment is performed for baking or drying. Specifically, heating may be performed at a predetermined temperature, for example, 200 ° C. to 300 ° C., and heat treatment is preferably performed in an atmosphere containing oxygen. At this time, the heating temperature is set so that the gate electrode surface is not uneven. When using a dot containing silver (Ag) as in this embodiment, if heat treatment is performed in an atmosphere containing oxygen and nitrogen, organic substances such as a thermosetting resin such as an adhesive contained in the solvent are decomposed. Therefore, silver (Ag) which does not contain organic substances can be obtained. As a result, the flatness of the gate electrode surface can be improved and the specific resistance value can be lowered.

液滴吐出法において用いるノズルの径は、0.02〜100μm(好適には30μm以下)に設定し、該ノズルから吐出される組成物の吐出量は0.001pl〜100pl(好適には10pl以下)に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には0.1〜3mm(好適には1mm以下)程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。   The diameter of the nozzle used in the droplet discharge method is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 10 pl or less). ) Is preferable. There are two types of droplet discharge methods, an on-demand type and a continuous type, and either method may be used. Furthermore, the nozzle used in the droplet discharge method includes a piezoelectric method that utilizes the property of being deformed by voltage application of a piezoelectric body, and a heating method that discharges the composition by boiling the composition with a heater provided in the nozzle. Either of these methods may be used. The distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, and is preferably set to about 0.1 to 3 mm (preferably 1 mm or less). . While maintaining the relative distance between the nozzle and the object to be processed, one of the nozzle and the object to be processed moves to draw a desired pattern. In addition, plasma treatment may be performed on the surface of the object to be processed before the composition is discharged. This is to take advantage of the fact that the surface of the workpiece becomes hydrophilic or lyophobic when the plasma treatment is performed. For example, it becomes hydrophilic with respect to pure water and becomes lyophobic with respect to a paste using an alcohol as a solvent.

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200〜350度で15分間〜120分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100〜800度(好ましくは200〜350度)とする。本工程により、組成物中の溶媒が揮発又は化学的に分散剤が除去され、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。   The step of discharging the composition may be performed under reduced pressure. This is because the solvent of the composition volatilizes before the composition is discharged and landed on the object to be processed, and the subsequent drying and firing steps can be omitted or shortened. After discharge of the composition, one or both of drying and baking steps are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. The drying and firing steps are both heat treatment steps. For example, the drying is performed at 100 degrees for 3 minutes, and the firing is performed at 200 to 350 degrees for 15 minutes to 120 minutes. Time is different. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is 100 to 800 degrees (preferably 200 to 350 degrees). And By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to accelerate fusion and fusion. The atmosphere is an oxygen atmosphere, a nitrogen atmosphere or air. However, it is preferable to perform in an oxygen atmosphere in which the solvent in which the metal element is decomposed or dispersed is easily removed.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG or YVO 4 doped with Cr, Nd, or the like. Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. In addition, a so-called hybrid laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that emits ultraviolet light or infrared light in an inert gas atmosphere to rapidly increase the temperature from several microseconds to several minutes. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, there is an advantage that only the outermost thin film can be heated substantially without affecting the lower layer film.

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する(図4(C)参照。)。特に好ましい形態としては、窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体がゲート絶縁層に相当する。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ゲート配線層202、ゲート電極層203及び容量配線層204に接する第1の層を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。   Next, a gate insulating layer is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method (see FIG. 4C). In a particularly preferable mode, a three-layered structure including an insulator layer 208 made of silicon nitride, an insulator layer 209 made of silicon oxide, and an insulator layer 210 made of silicon nitride corresponds to the gate insulating layer. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film. By forming the first layer in contact with the gate wiring layer 202, the gate electrode layer 203, and the capacitor wiring layer 204 using silicon nitride or silicon nitride oxide, deterioration due to oxidation can be prevented.

次に、半導体層211を形成する。半導体層211は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるAS、或いはSASで形成する。   Next, the semiconductor layer 211 is formed. The semiconductor layer 211 is formed by AS or SAS manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane.

プラズマCVD法を用いる場合、ASは半導体材料ガスであるSiH4若しくはSiH4とH2の混合気体を用いて形成する。SASは、SiH4をH2で3倍〜1000倍に希釈して混合気体、若しくはSi26とGeF4のガス流量比をSi26対GeF4を20〜40対0.9に希釈した混合気体を用いると、Siの組成比が80%以上であるSASを得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層211に持たせることが出来るため好ましい。 When the plasma CVD method is used, AS is formed using SiH 4 which is a semiconductor material gas or a mixed gas of SiH 4 and H 2 . In SAS, SiH 4 is diluted 3 to 1000 times with H 2 , and the gas flow ratio of Si 2 H 6 to GeF 4 is changed from 20 to 40 to 0.9 by mixing gas or Si 2 H 6 and GeF 4. When a diluted gas mixture is used, a SAS having a Si composition ratio of 80% or more can be obtained. In particular, the latter case is preferable because the semiconductor layer 211 can have crystallinity from the interface with the base.

半導体層211上には、絶縁体層212をプラズマCVD法やスパッタリング法で形成する。この絶縁体層212は、後の工程で示すように、ゲート電極層と相対して半導体層211上に残存させて、チャネル保護層とするものである。緻密な膜で形成し、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層211が汚染されることを防ぐ効果を得ることができることが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの希ガスで100倍〜500倍に希釈して形成された窒化珪素膜は、100℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成してもよい。   An insulator layer 212 is formed over the semiconductor layer 211 by a plasma CVD method or a sputtering method. As shown in a later step, the insulator layer 212 is left on the semiconductor layer 211 to face the gate electrode layer to form a channel protective layer. It is preferable that a dense film be formed to ensure the cleanliness of the interface and prevent the semiconductor layer 211 from being contaminated with impurities such as organic substances, metal substances, and water vapor. Even in the glow discharge decomposition method, a silicon nitride film formed by diluting a silicide gas with a rare gas such as argon 100 to 500 times can form a dense film even at a film forming temperature of 100 ° C. or less. preferable. If necessary, an insulating film may be stacked.

以上、これまでの工程において、絶縁体層208から絶縁体層212までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、TFTの特性のばらつきを低減することができる。   As described above, in the steps so far, the insulator layer 208 to the insulator layer 212 can be continuously formed without being exposed to the air. In other words, each stacked interface can be formed without being contaminated by atmospheric components or contaminating impurity elements floating in the atmosphere, so that variations in TFT characteristics can be reduced.

次に、絶縁体層212上であって、ゲート電極層203と相対する位置に、組成物を選択的に吐出して、マスク213を形成する(図4(C)参照。)。マスク213は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液滴吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを公知の溶媒に分散または溶解させたののを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。   Next, the composition is selectively discharged over the insulator layer 212 to a position facing the gate electrode layer 203, so that a mask 213 is formed (see FIG. 4C). For the mask 213, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, an acrylic resin, a melamine resin, or a urethane resin is used. Also, using organic materials such as benzocyclobutene, parylene, flare, permeable polyimide, compound materials made by polymerization of siloxane polymers, composition materials containing water-soluble homopolymers and water-soluble copolymers, etc. And formed by a droplet discharge method. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like dispersed or dissolved in a known solvent may be used. Whichever material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

マスク213を利用して、絶縁体層212をエッチングして、チャネル保護層として機能する絶縁体層214を形成する。マスク213を除去して、半導体層211及び絶縁体層214上にn型の半導体層を形成する(図5(A)参照。)。n型の半導体層は、シランガスとフォスフィンガスを用いて形成すれば良く、AS若しくはSASで形成することができる。その後、次に、半導体層上に、マスク216を液滴吐出法で形成する。このマスク216を利用して、n型の半導体層及び半導体層211をエッチングして半導体層217とn型を有する半導体層218を形成する(図5(A)参照。)。なお、図5(A)は縦断面構造を模式的に示し、A−B及びC−Dに対応する平面構造を図14に示すので同時に参照する。   The insulator layer 212 is etched using the mask 213, so that the insulator layer 214 functioning as a channel protective layer is formed. The mask 213 is removed, and an n-type semiconductor layer is formed over the semiconductor layer 211 and the insulator layer 214 (see FIG. 5A). The n-type semiconductor layer may be formed using silane gas and phosphine gas, and may be formed using AS or SAS. After that, next, a mask 216 is formed over the semiconductor layer by a droplet discharge method. The n-type semiconductor layer and the semiconductor layer 211 are etched using this mask 216 to form the semiconductor layer 217 and the n-type semiconductor layer 218 (see FIG. 5A). Note that FIG. 5A schematically shows a longitudinal sectional structure, and a planar structure corresponding to AB and CD is shown in FIG.

続いて、マスク216を除去後、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層219、220を液滴吐出法で形成する(図5(B)参照。)。また、図5(B)は縦断面構造を模式的に示し、A−B及びC−Dに対応する平面構造を図15に示す。図15で示すように、基板100の一端から延びる信号配線221も形成する。これはソース及びドレイン配線層219と電気的に接続するように配設する。この配線層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。   Subsequently, after the mask 216 is removed, a composition containing a conductive material is selectively discharged, so that source and drain wiring layers 219 and 220 are formed by a droplet discharge method (see FIG. 5B). FIG. 5B schematically shows a longitudinal sectional structure, and FIG. 15 shows a planar structure corresponding to AB and CD. As shown in FIG. 15, a signal wiring 221 extending from one end of the substrate 100 is also formed. This is disposed so as to be electrically connected to the source and drain wiring layers 219. As a conductive material for forming the wiring layer, a composition mainly composed of metal particles such as Ag (silver), Au (gold), Cu (copper)), W (tungsten), and Al (aluminum) is used. Can be used. Further, light-transmitting indium tin oxide (ITO), ITSO made of indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like may be combined.

次に、ソース及びドレイン配線層219、220をマスクとして、絶縁体層214上のn型の半導体層218をエッチングして、ソース及びドレイン領域を形成するn型の半導体層222、223を形成する(図5(C)参照。)。   Next, using the source and drain wiring layers 219 and 220 as a mask, the n-type semiconductor layer 218 over the insulator layer 214 is etched to form n-type semiconductor layers 222 and 223 that form source and drain regions. (See FIG. 5C.)

続いて、ソース及びドレイン配線層220と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する画素電極層224を形成する。画素電極層224は、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、Al(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて画素電極層を形成しても良い(図6(A)参照。)。なお、図6(A)は縦断面構造を模式的に示し、A−B及びC−Dに対応する平面構造を図16に示すので同時に参照することができる。 Subsequently, a composition containing a conductive material is selectively discharged so as to be electrically connected to the source / drain wiring layer 220, so that a pixel electrode layer 224 corresponding to the pixel electrode is formed. In the case of manufacturing a transmissive liquid crystal display panel, the pixel electrode layer 224 includes indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), and tin oxide (SnO 2 ). The pixel electrode may be formed by baking a predetermined pattern with a composition including Further, when a reflective liquid crystal display panel is manufactured, metal particles such as Ag (silver), Au (gold), Cu (copper)), W (tungsten), and Al (aluminum) are mainly used. Compositions can be used. As another method, a transparent conductive film or a light reflective conductive film may be formed by a sputtering method, a mask pattern may be formed by a droplet discharge method, and a pixel electrode layer may be formed by combining etching processes ( (See FIG. 6A.) Note that FIG. 6A schematically shows a longitudinal cross-sectional structure, and a planar structure corresponding to AB and CD is shown in FIG.

以上の工程により、基板100上にボトムゲート型(逆スタガ型ともいう。)のTFTと画素電極が接続された液晶表示パネル用のTFT基板100が完成する。   Through the above steps, a TFT substrate 100 for a liquid crystal display panel in which a bottom gate type (also referred to as an inverted stagger type) TFT and a pixel electrode are connected to the substrate 100 is completed.

次に、画素電極層224を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁体層225を形成する。なお、絶縁体層225は、スクリーン印刷法やオフセット印刷法を用いれば、図示するように選択的に形成することができる。その後、ラビングを行う。続いて、シール材226を液滴吐出法により画素を形成した周辺の領域に形成する(図6(B)参照。)。   Next, an insulator layer 225 called an alignment film is formed by a printing method or a spin coating method so as to cover the pixel electrode layer 224. Note that the insulator layer 225 can be selectively formed as illustrated by using a screen printing method or an offset printing method. Then, rubbing is performed. Subsequently, a sealant 226 is formed in a peripheral region where pixels are formed by a droplet discharge method (see FIG. 6B).

その後、配向膜として機能する絶縁体層227、対向電極として機能する導電体層228が設けられた対向基板229とTFT基板100とをスペーサを介して貼り合わせ、その空隙に液晶層230を設けることにより液晶表示パネルを作製することができる(図6(C)参照。)。シール材226にはフィラーが混入されていても良く、さらに対向基板229には、カラーフィルタや遮蔽膜(ブラックマトリクス)などが形成されていても良い。なお、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板229を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いることができる。   After that, the counter substrate 229 provided with the insulator layer 227 functioning as an alignment film and the conductor layer 228 functioning as a counter electrode and the TFT substrate 100 are bonded to each other through a spacer, and the liquid crystal layer 230 is provided in the gap. Thus, a liquid crystal display panel can be manufactured (see FIG. 6C). A filler may be mixed in the sealant 226, and a color filter, a shielding film (black matrix), or the like may be formed on the counter substrate 229. Note that as a method for forming the liquid crystal layer, a dispenser type (dropping type) or a dip type (pumping type) in which liquid crystal is injected using a capillary phenomenon after the counter substrate 229 is attached can be used.

ディスペンサ方式を採用した液晶滴下注入法は、シール材226で閉ループを形成し、その中に液晶を1回若しくは複数回滴下する。続いて、真空中で基板を貼り合わせ、その後紫外線硬化を行って、液晶が充填された状態とする。   In the liquid crystal dropping injection method adopting the dispenser method, a closed loop is formed with the sealing material 226, and the liquid crystal is dropped once or plural times therein. Subsequently, the substrates are bonded together in a vacuum, and thereafter UV curing is performed to fill the liquid crystal.

次に、大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により図7に示す領域231の絶縁体層208〜210を除去する(図7参照。)。この処理は、酸素ガスと、水素、CF4、NF3、H2O、CHF3から選択された一つ又は複数とを用いて行う。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミングで行っても構わない。 Next, the insulator layers 208 to 210 in the region 231 illustrated in FIG. 7 are removed by an ashing process using oxygen gas under atmospheric pressure or in the vicinity of atmospheric pressure (see FIG. 7). This treatment is performed using oxygen gas and one or more selected from hydrogen, CF 4 , NF 3 , H 2 O, and CHF 3 . In this step, in order to prevent damage and destruction due to static electricity, ashing is performed after sealing using the counter substrate. .

続いて、異方性導電体層を介して、ゲート配線層202が電気的に接続するように、接続用の配線基板232を設ける。配線基板232は、外部からの信号や電位を伝達する役目を担う。上記工程を経て、チャネル保護型のスイッチング用TFT233と容量素子234を含む液晶表示パネルが完成する。容量素子234は、容量配線層204とゲート絶縁層と画素電極層224とで形成される。   Subsequently, a wiring substrate 232 for connection is provided so that the gate wiring layer 202 is electrically connected through the anisotropic conductor layer. The wiring board 232 plays a role of transmitting signals and potentials from the outside. Through the above steps, a liquid crystal display panel including a channel protection type switching TFT 233 and a capacitor 234 is completed. The capacitor 234 is formed by the capacitor wiring layer 204, the gate insulating layer, and the pixel electrode layer 224.

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラス基板を用いても、容易に液晶表示パネルを製造することができる。   As described above, in this embodiment mode, the process can be omitted by not using a light exposure process using a photomask. In addition, by forming various patterns directly on the substrate using the droplet discharge method, a liquid crystal display panel can be easily manufactured even if a glass substrate of the fifth generation or more with one side exceeding 1000 mm is used. be able to.

(第2の実施の形態)
第1の実施の形態では、画素電極層224とソース及びドレイン配線層220とが直接コンタクトを形成する構成について示したが、他の形態として、この両者の間に絶縁層を介在させても良い。
(Second Embodiment)
In the first embodiment, the structure in which the pixel electrode layer 224 and the source / drain wiring layer 220 directly form a contact is shown. However, as another embodiment, an insulating layer may be interposed between the two. .

この場合には、図5(C)までの工程が終了したら、保護膜として機能する絶縁体層240を形成する(図8(A)参照。)。この保護膜は、窒化珪素や酸化珪素の被膜をスパッタリング法やプラズマCVD法で形成したものを適用すれば良い。絶縁体層240に開口部241を形成する必要が生じ、該開口部241を介して、ソース及びドレイン配線層220と画素電極層224を電気的に接続させる(図8(B)参照。)。なお、開口部241の形成時には、後に接続端子を貼り付けるために必要な開口部242も同時に形成するとよい。その後絶縁層244を形成する。   In this case, after the steps up to FIG. 5C are completed, the insulator layer 240 functioning as a protective film is formed (see FIG. 8A). As this protective film, a silicon nitride or silicon oxide film formed by sputtering or plasma CVD may be used. An opening 241 needs to be formed in the insulator layer 240, and the source / drain wiring layer 220 and the pixel electrode layer 224 are electrically connected through the opening 241 (see FIG. 8B). Note that when the opening 241 is formed, an opening 242 necessary for attaching the connection terminal later is preferably formed at the same time. After that, an insulating layer 244 is formed.

開口部241、242の形成方法は特に限定されないが、例えば、大気圧のプラズマエッチングにより、選択的に開孔を開けることもできるし、液滴吐出法によりマスクを形成した後、ウエットエッチング処理を行っても良い。また、液滴吐出法により無機シロキサン若しくは有機シロキサン系の被膜を形成して絶縁体層240とすれば、開孔を形成する工程は省略可能である。なお、絶縁層244は配向膜として用いる。   A method for forming the openings 241 and 242 is not particularly limited. For example, the openings can be selectively opened by plasma etching at atmospheric pressure, or a wet etching process is performed after forming a mask by a droplet discharge method. You can go. Further, if an insulating siloxane film is formed by forming an inorganic siloxane or organic siloxane film by a droplet discharge method, the step of forming an opening can be omitted. Note that the insulating layer 244 is used as an alignment film.

以上の様にして、図9に示す液晶表示パネルが完成する。   As described above, the liquid crystal display panel shown in FIG. 9 is completed.

(第3の実施の形態)
第3の実施の形態として、チャネルエッチ型の薄膜トランジスタの作製方法について説明する。
(Third embodiment)
As a third embodiment, a method for manufacturing a channel-etched thin film transistor will be described.

基板100上に、導電性材料を含む組成物を液滴吐出法により吐出して、ゲート配線層202、ゲート電極層203、容量配線層204を形成する。次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体がゲート絶縁膜に相当する。さらに、活性層として機能する半導体層211まで形成する。以上の工程は第1の実施の形態と同様である。 A composition containing a conductive material is discharged over the substrate 100 by a droplet discharge method, so that the gate wiring layer 202, the gate electrode layer 203, and the capacitor wiring layer 204 are formed. Next, a gate insulating layer is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method. In a particularly preferable mode, a three-layered structure including an insulator layer 208 made of silicon nitride, an insulator layer 209 made of silicon oxide, and an insulator layer 210 made of silicon nitride corresponds to the gate insulating film. Further, a semiconductor layer 211 functioning as an active layer is formed. The above steps are the same as those in the first embodiment.

半導体層211上に、n型の半導体層301を形成する(図10(A)参照。)。次に、n型の半導体層301上に、組成物を選択的に吐出してマスク302を形成する。続いて、マスク302を利用して、半導体層211とn型の半導体層301を同時にエッチングして、半導体層303とn型の半導体層304を形成する。その後、n型の半導体層304上に、導電性材料を含む組成物を吐出して、ソース及びドレイン配線層305、306を形成する(図10(B)参照。)。   An n-type semiconductor layer 301 is formed over the semiconductor layer 211 (see FIG. 10A). Next, a mask 302 is formed by selectively discharging a composition over the n-type semiconductor layer 301. Subsequently, the semiconductor layer 211 and the n-type semiconductor layer 301 are simultaneously etched using the mask 302 to form the semiconductor layer 303 and the n-type semiconductor layer 304. After that, a composition containing a conductive material is discharged over the n-type semiconductor layer 304 to form source and drain wiring layers 305 and 306 (see FIG. 10B).

次に、ソース及びドレイン配線層305、306をマスクとして、n型の半導体層304をエッチングして、n型の半導体層307、308を形成する。この際、半導体層303も少しエッチングされて、半導体層309が形成される。続いて、ソース及びドレイン配線層306と電気的に接続するように、導電性材料を含む組成物を吐出して、画素電極層310を形成する(図10(C)参照。)。   Next, using the source and drain wiring layers 305 and 306 as a mask, the n-type semiconductor layer 304 is etched to form n-type semiconductor layers 307 and 308. At this time, the semiconductor layer 303 is also slightly etched to form the semiconductor layer 309. Subsequently, the pixel electrode layer 310 is formed by discharging a composition containing a conductive material so as to be electrically connected to the source and drain wiring layers 306 (see FIG. 10C).

次に、配向膜として機能する絶縁体層311を形成する。続いて、シール材312を形成し、該シール材312を用いて、基板100と、対向電極314と配向膜313が形成された基板315を貼り合わせる。その後、基板100と基板315の間に液晶層316を形成する。次に、接続端子317を貼り付ける領域を大気圧又は大気圧近傍下でエッチングして露出させ、該接続端子317を貼り付けたら、表示機能を有する液晶表示パネルを作製することができる(図11参照。)。   Next, an insulator layer 311 that functions as an alignment film is formed. Subsequently, a sealing material 312 is formed, and the substrate 100 and the substrate 315 on which the counter electrode 314 and the alignment film 313 are formed are attached using the sealing material 312. After that, a liquid crystal layer 316 is formed between the substrate 100 and the substrate 315. Next, when the region to which the connection terminal 317 is attached is exposed by etching at or near atmospheric pressure, and the connection terminal 317 is attached, a liquid crystal display panel having a display function can be manufactured (FIG. 11). reference.).

(第4の実施の形態)
第4の実施の形態では実施の形態1及び2とは異なり画素電極上にドレイン配線が重なる構成のチャネル保護型の薄膜トランジスタを有する液晶表示装置の作製方法について図29及び図30を用いて説明する。
(Fourth embodiment)
In the fourth embodiment, a method for manufacturing a liquid crystal display device having a channel protective thin film transistor in which a drain wiring overlaps with a pixel electrode, unlike in the first and second embodiments, will be described with reference to FIGS. .

第1の実施の形態で説明したように下地処理を行った基板100上に導電性材料を含む組成物を液滴吐出法により吐出して、ゲート電極層203、容量配線層204を形成する。ここでの基板100の下地処理としては、まず基板100上にスパッタ法又はCVD法により成膜したTi膜1100をオーブンで焼成しTiO2を形成する。その後、導電体を液滴吐出法により吐出形成する領域に選択的に光照射し活性化領域1101を形成する。 As described in the first embodiment, a composition containing a conductive material is discharged by a droplet discharge method over the substrate 100 subjected to the base treatment, so that the gate electrode layer 203 and the capacitor wiring layer 204 are formed. As the base treatment of the substrate 100 here, first, a Ti film 1100 formed on the substrate 100 by sputtering or CVD is baked in an oven to form TiO 2 . After that, an activation region 1101 is formed by selectively irradiating a region where the conductor is discharged and formed by a droplet discharge method.

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する。ここでは、窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209の2層の積層体がゲート絶縁層に相当する。もちろん実施の形態1のように窒化珪素、酸化珪素を組み合わせて3層の積層体を用いても良い。その後、導電性材料を含む組成物を吐出して画素電極9001を形成する(図29(A))。画素電極9001は、液滴吐出法を用いて、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。 Next, a gate insulating layer is formed with a single layer or a stacked structure by a plasma CVD method or a sputtering method. Here, a two-layered structure of the insulator layer 208 made of silicon nitride and the insulator layer 209 made of silicon oxide corresponds to the gate insulating layer. Needless to say, as in Embodiment Mode 1, a three-layer stack may be used in combination of silicon nitride and silicon oxide. After that, a pixel electrode 9001 is formed by discharging a composition containing a conductive material (FIG. 29A). The pixel electrode 9001 is a composition containing indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO 2 ), and the like by a droplet discharge method. A predetermined pattern may be formed by the above, and the pixel electrode may be formed by baking.

また、好ましくは、画素電極はスパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ましくは、ITOに酸化珪素が2〜10重量%含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いても良い。   Preferably, the pixel electrode is formed of indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), or the like by a sputtering method. More preferably, indium tin oxide containing silicon oxide may be used by a sputtering method using a target containing 2 to 10% by weight of silicon oxide in ITO.

続いて活性層として機能する半導体層9002を形成する(図29(B))。半導体層は非晶質半導体を結晶化させた多結晶半導体若しくはSAS等を用いることができる。その後ゲート電極層203に概略重なるように実施の形態1で示した方法を用いて半導体層9002上にチャネル保護層となる絶縁体層214を形成する。(図29(C))。その後シランとフォスフィンガスを用いてCVD法によりn型の半導体層9003を形成し(図29(D))、さらに半導体層をパターンニングするマスク216を液滴吐出法で形成する(図30(A))。 Subsequently, a semiconductor layer 9002 functioning as an active layer is formed (FIG. 29B). As the semiconductor layer, a polycrystalline semiconductor obtained by crystallizing an amorphous semiconductor, SAS, or the like can be used. After that, an insulator layer 214 to be a channel protective layer is formed over the semiconductor layer 9002 by using the method described in Embodiment 1 so as to substantially overlap with the gate electrode layer 203. (FIG. 29 (C)). Thereafter, an n-type semiconductor layer 9003 is formed by a CVD method using silane and phosphine gas (FIG. 29D), and a mask 216 for patterning the semiconductor layer is formed by a droplet discharge method (FIG. 30D A)).

続いてマスク216を用いてn型半導体層9003及び半導体層9002をエッチングしパターンニングする。これにより画素電極9001と分離される(図30(B))。その後、導電性材料を含む組成物を液滴吐出法により選択的に吐出し、ソース及びドレイン配線層9004、9005を形成しn型半導体層9003と画素電極9001を導通させる(図30(C))。この際ソース及びドレイン配線の密着性を向上させるため、基板の下地処理に用いたようにn型半導体層9003上に下地処理をしてから導電性材料を含む組成物を液滴吐出することにより密着性の有るソースおよびドレイン配線を形成することができる。導電性材料を含む組成物としては、Ag、Cuを含むものを用いることができ、これらの単層若しくはA g/Cuの積層構造の配線を形成しても良い。 Subsequently, the n-type semiconductor layer 9003 and the semiconductor layer 9002 are etched and patterned using the mask 216. Thus, the pixel electrode 9001 is separated (FIG. 30B). After that, a composition containing a conductive material is selectively discharged by a droplet discharge method, source and drain wiring layers 9004 and 9005 are formed, and the n-type semiconductor layer 9003 and the pixel electrode 9001 are electrically connected (FIG. 30C). ). At this time, in order to improve the adhesion between the source and drain wirings, a liquid containing a conductive material is discharged after a base treatment is performed on the n-type semiconductor layer 9003 as used for the base treatment of the substrate. Adhesive source and drain wirings can be formed. As the composition containing a conductive material, a composition containing Ag and Cu can be used, and a wiring having a single layer or a laminated structure of Ag / Cu may be formed.

続いてソース及びドレイン配線層9004、9005をマスクとしてn型半導体層9003をエッチングする(図30(D))。以上の工程を経て液晶パネル用のTFT基板を形成することができる。この液晶パネル用のTFT基板の上面図を図37に示す。図30(D)に示した液晶パネル用のTFT基板は点線CD間の断面図を表しているものである。 Subsequently, the n-type semiconductor layer 9003 is etched using the source and drain wiring layers 9004 and 9005 as a mask (FIG. 30D). Through the above steps, a TFT substrate for a liquid crystal panel can be formed. A top view of the TFT substrate for the liquid crystal panel is shown in FIG. A TFT substrate for a liquid crystal panel shown in FIG. 30D shows a cross-sectional view between dotted lines CD.

なお図29(C)を用いて説明したチャネル保護層となる絶縁体層214を設けずにソース及びドレイン配線層9004、9005をマスクにn型半導体層9003をエッチングし、n型半導体層9003を分離し、そのまま半導体層の途中までエッチングすることで図31のような液晶パネル用TFT基板を形成することができる。 Note that the n-type semiconductor layer 9003 is etched using the source and drain wiring layers 9004 and 9005 as a mask without providing the insulator layer 214 to be a channel protective layer described with reference to FIG. A liquid crystal panel TFT substrate as shown in FIG. 31 can be formed by separating and etching to the middle of the semiconductor layer as it is.

続いて、第1の実施の形態と同様に、配向膜として機能する絶縁体層、対向電極として機能する導電体層が設けられた基板と本実施の形態で作製したTFT基板をスペーサを介して貼り合わせ、その空間に液晶材料を封入して液晶パネルを形成することができる。 Subsequently, as in the first embodiment, a substrate provided with an insulator layer functioning as an alignment film and a conductor layer functioning as a counter electrode and the TFT substrate manufactured in this embodiment are interposed with a spacer. A liquid crystal panel can be formed by pasting together and enclosing a liquid crystal material in the space.

本実施の形態は液晶表示装置の作製において、液滴吐出法を用いて導電体を形成する前後のいずれか一つの工程において被形成面に第1の実施の形態で示したような密着性を向上させる前処理を行うことを特徴としている。 In this embodiment mode, in the manufacture of a liquid crystal display device, the adhesion as shown in the first embodiment is applied to a formation surface in any one step before and after forming a conductor by using a droplet discharge method. It is characterized by performing pretreatment to improve it.

(第5の実施の形態)
第5の実施の形態ではn型半導体層が直接及びドレイン配線を介して画素電極と導通している薄膜トランジスタを有する液晶表示装置の作製方法を説明する。
(Fifth embodiment)
In the fifth embodiment, a method for manufacturing a liquid crystal display device including a thin film transistor in which an n-type semiconductor layer is electrically connected to a pixel electrode directly and through a drain wiring will be described.

第1の実施の形態で説明したように、ゲート電極層203、容量配線層204、絶縁体層208、絶縁体層209を形成した後、半導体層9101、絶縁体層214を形成する(図32(A))。これらは、もちろん実施の形態1で示したような下地前処理を行ってから液滴吐出法により形成しても良い。その後半導体層9101をパターンニングするためのマスク216を液滴吐出法により吐出して形成し(図32(B))、マスク216を用いて半導体層9101をパターンニングする(図32(B))。続いてマスクを除去し、N型半導体層9102を形成する(図32(C))。その後、導電性材料を含む組成物を液滴吐出法により吐出してソース及びドレイン配線9103、9104を形成する(図32(D))。続いてソース及びドレイン配線9103、9104を用いてn型半導体層9102の分離及びパターンニングを行う(図33(A))。続いてドレイン配線層9104と接するように液滴吐出法により導電性材料を含む組成物を吐出し画素電極9105を形成する(図33(B))。画素電極9105は、液滴吐出法を用いて、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)、酸化スズ(SnO2)などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。 As described in the first embodiment, after the gate electrode layer 203, the capacitor wiring layer 204, the insulator layer 208, and the insulator layer 209 are formed, the semiconductor layer 9101 and the insulator layer 214 are formed (FIG. 32). (A)). Needless to say, these may be formed by the droplet discharge method after the base pretreatment as shown in Embodiment Mode 1 is performed. After that, a mask 216 for patterning the semiconductor layer 9101 is formed by discharging by a droplet discharge method (FIG. 32B), and the semiconductor layer 9101 is patterned using the mask 216 (FIG. 32B). . Subsequently, the mask is removed, and an N-type semiconductor layer 9102 is formed (FIG. 32C). After that, a composition containing a conductive material is discharged by a droplet discharge method to form source and drain wirings 9103 and 9104 (FIG. 32D). Subsequently, the n-type semiconductor layer 9102 is separated and patterned using the source and drain wirings 9103 and 9104 (FIG. 33A). Subsequently, a pixel electrode 9105 is formed by discharging a composition containing a conductive material by a droplet discharge method so as to be in contact with the drain wiring layer 9104 (FIG. 33B). The pixel electrode 9105 is a composition including indium tin oxide (ITO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO 2 ), and the like by a droplet discharge method. A predetermined pattern may be formed by the above, and the pixel electrode may be formed by baking.

続いて実施の形態1と同様に配向膜として機能する絶縁体層、対向電極として機能する導電体層が設けられた基板と本実施の形態で作製したTFT基板をスペーサを介して貼り合わせ、その空間に液晶材料を封入して液晶パネルを形成することができる。 Subsequently, the substrate provided with the insulator layer functioning as an alignment film and the conductor layer functioning as a counter electrode and the TFT substrate manufactured in this embodiment are bonded to each other with a spacer in the same manner as in the first embodiment, A liquid crystal material can be sealed in the space to form a liquid crystal panel.

本実施の形態は液晶表示装置の作製において、液滴吐出法を用いて導電体を形成する前後のいずれか一つの工程において被形成面に第1の実施の形態で示したような密着性を向上させる前処理を行うことを特徴としている。 In this embodiment mode, in the manufacture of a liquid crystal display device, the adhesion as shown in the first embodiment is applied to a formation surface in any one step before and after forming a conductor by using a droplet discharge method. It is characterized by performing pretreatment to improve it.

(第6の実施の形態)
第6の実施の形態として、順スタガ型の薄膜トランジスタを有する液晶表示装置の作製方法を説明する。
(Sixth embodiment)
As a sixth embodiment, a method for manufacturing a liquid crystal display device having a forward staggered thin film transistor will be described.

第1の実施の形態で説明したように下地処理を行った基板上に導電性材料を含む組成物を液滴吐出法により吐出して、ソース及びドレイン配線層9201、9202を形成する(図34(A))。その後、導電性材料を含む組成物を吐出して画素電極9203を形成する(図34(B))。画素電極形成する際、第1の実施の形態で示した基板の下地処理と同様な方法をドレイン配線層9202または基板100上に施すことで密着性良く形成することができる。その後n型半導体層9204を形成し(図34(C))続いてn型半導体層9204をパターンニングするマスク9205を液滴吐出法により吐出して形成する(図34(D))。このマスクを用いてn型半導体層9204の分離及びパターニングを行う(図34(E))。半導体膜9206及びゲート絶縁膜9207、9208を2層形成する(図34(F)、(G))。もちろんゲート絶縁膜は第1の実施の形態のように3層構造でも良い。その後n型半導体層が分離された上部に位置するゲート絶縁膜9208上に導電性材料を含む組成物を吐出して画素電極9209を形成する(図34(H))。続いて半導体層9206をパターニングするマスク9210を液滴吐出法により形成し(図34(I))、ゲート絶縁膜9208、9207及び半導体層9206をエッチングしパターニングする。 As described in the first embodiment, a composition containing a conductive material is discharged onto a substrate that has undergone a base treatment by a droplet discharge method, so that source and drain wiring layers 9201 and 9202 are formed (FIG. 34). (A)). After that, a pixel electrode 9203 is formed by discharging a composition containing a conductive material (FIG. 34B). When a pixel electrode is formed, a method similar to that of the base treatment of the substrate described in the first embodiment can be performed on the drain wiring layer 9202 or the substrate 100 to form the pixel electrode with good adhesion. After that, an n-type semiconductor layer 9204 is formed (FIG. 34C), and then a mask 9205 for patterning the n-type semiconductor layer 9204 is discharged by a droplet discharge method (FIG. 34D). Using this mask, the n-type semiconductor layer 9204 is separated and patterned (FIG. 34E). Two layers of a semiconductor film 9206 and gate insulating films 9207 and 9208 are formed (FIGS. 34F and 34G). Of course, the gate insulating film may have a three-layer structure as in the first embodiment. After that, a pixel electrode 9209 is formed by discharging a composition containing a conductive material over the gate insulating film 9208 located above the n-type semiconductor layer (FIG. 34H). Subsequently, a mask 9210 for patterning the semiconductor layer 9206 is formed by a droplet discharge method (FIG. 34I), and the gate insulating films 9208 and 9207 and the semiconductor layer 9206 are etched and patterned.

以上の工程を経て液晶パネル用のTFT基板を形成することができる。この液晶パネル用のTFT基板の上面図を図38に示す。図34(J)に示した液晶パネル用のTFT基板は点線CD間の断面図を表しているものである。 Through the above steps, a TFT substrate for a liquid crystal panel can be formed. A top view of the TFT substrate for the liquid crystal panel is shown in FIG. The TFT substrate for a liquid crystal panel shown in FIG. 34J represents a cross-sectional view between dotted lines CD.

続いて実施の形態1と同様に配向膜として機能する絶縁体層、対向電極として機能する導電体層が設けられた基板と本実施の形態で作製したTFT基板をスペーサを介して貼り合わせ、その空間に液晶材料を封入して液晶パネルを形成することができる。 Subsequently, the substrate provided with the insulator layer functioning as an alignment film and the conductor layer functioning as a counter electrode and the TFT substrate manufactured in this embodiment are bonded to each other with a spacer in the same manner as in the first embodiment, A liquid crystal material can be sealed in the space to form a liquid crystal panel.

本実施の形態は液晶表示装置の作製において、液滴吐出法を用いて導電体を形成する前後のいずれか一つの工程において吐出先に第1の実施の形態で示したような密着性を向上させる前処理を行うことを特徴としている。 In this embodiment, in manufacturing a liquid crystal display device, adhesion as shown in the first embodiment is improved at a discharge destination in any one process before and after forming a conductor using a droplet discharge method. It is characterized by performing preprocessing.

(第7の実施の形態)
第7の実施の形態として、第6の実施の形態として、ドレイン配線が画素電極に被さった構造の順スタガ型の薄膜トランジスタを有する液晶表示装置の作製方法を説明する。
(Seventh embodiment)
As a seventh embodiment, a manufacturing method of a liquid crystal display device having a forward staggered thin film transistor having a structure in which a drain wiring covers a pixel electrode will be described as a sixth embodiment.

第1の実施の形態で説明したように下地処理を行った基板上に導電性材料を含む組成物を液滴吐出法により吐出して、画素電極9301を形成する(図35(A))。同様にソース及びドレイン配線層9302、9303を形成する(図35(B))。ドレイン配線層が画素電極に一部重なるように、選択的に形成する。その後、n型半導体層9304を形成し、n型半導体層を分離しパターニングするマスク9305を液滴吐出法により形成する。(図35(D))。このマスクを用いてn型半導体層9304の分離及びパターニングを行う(図35(D))。その後半導体層9306及びゲート絶縁膜9307、9308を2層形成する(図35(F)、(G))。もちろんゲート絶縁膜は第1の実施の形態のように3層構造でも良い。その後n型半導体層が分離された上部に位置するゲート絶縁膜9308上に導電性材料を含む組成物を吐出してゲート電極9309を形成する(図35(H))。続いて半導体層9306をパターニングするマスク9310を液滴吐出法により形成し(図35(I))、ゲート絶縁膜9307、9308及び半導体層9306をエッチングしパターニングし、液晶パネル用TFT基板が形成される(図35(J))。 As described in the first embodiment, a composition containing a conductive material is discharged by a droplet discharge method over a substrate that has undergone base treatment, so that a pixel electrode 9301 is formed (FIG. 35A). Similarly, source and drain wiring layers 9302 and 9303 are formed (FIG. 35B). The drain wiring layer is selectively formed so as to partially overlap the pixel electrode. After that, an n-type semiconductor layer 9304 is formed, and a mask 9305 for separating and patterning the n-type semiconductor layer is formed by a droplet discharge method. (FIG. 35D). The n-type semiconductor layer 9304 is separated and patterned using this mask (FIG. 35D). After that, two layers of a semiconductor layer 9306 and gate insulating films 9307 and 9308 are formed (FIGS. 35F and 35G). Of course, the gate insulating film may have a three-layer structure as in the first embodiment. After that, a composition containing a conductive material is discharged over the gate insulating film 9308 located above the n-type semiconductor layer, so that a gate electrode 9309 is formed (FIG. 35H). Subsequently, a mask 9310 for patterning the semiconductor layer 9306 is formed by a droplet discharge method (FIG. 35I), and the gate insulating films 9307 and 9308 and the semiconductor layer 9306 are etched and patterned to form a TFT substrate for a liquid crystal panel. (FIG. 35 (J)).

以上の工程を経て液晶パネル用のTFT基板を形成することができる。この液晶パネル用のTFT基板の上面図を図39に示す。図35(J)に示した液晶パネル用のTFT基板は図39の点線CD間の断面図を表しているものである。 Through the above steps, a TFT substrate for a liquid crystal panel can be formed. A top view of this TFT substrate for a liquid crystal panel is shown in FIG. A TFT substrate for a liquid crystal panel shown in FIG. 35J represents a cross-sectional view taken along a dotted line CD in FIG.

続いて実施の形態1と同様に配向膜として機能する絶縁体層、対向電極として機能する導電体層が設けられた基板と本実施の形態で作製したTFT基板をスペーサを介して貼り合わせ、その空間に液晶材料を封入して液晶パネルを形成することができる。 Subsequently, the substrate provided with the insulator layer functioning as an alignment film and the conductor layer functioning as a counter electrode and the TFT substrate manufactured in this embodiment are bonded to each other with a spacer in the same manner as in the first embodiment, A liquid crystal material can be sealed in the space to form a liquid crystal panel.

本実施の形態は液晶表示装置の作製において、液滴吐出法を用いて導電体を形成する前後のいずれか一つの工程において吐出先に第1の実施の形態で示したような密着性を向上させる前処理を行うことを特徴としている。 In this embodiment, in manufacturing a liquid crystal display device, adhesion as shown in the first embodiment is improved at a discharge destination in any one process before and after forming a conductor using a droplet discharge method. It is characterized by performing preprocessing.

(第8の実施の形態)
第6の実施の形態及び第7の実施の形態において説明した作製方法においてn型半導体を設けずに作製した液晶表示装置用のTFT基板の断面図を図36(A)、(B)に示す。
(Eighth embodiment)
36A and 36B are cross-sectional views of a TFT substrate for a liquid crystal display device manufactured without providing an n-type semiconductor in the manufacturing method described in the sixth embodiment and the seventh embodiment. .

図36(A)に示す液晶表示用TFT基板を作製するには図34(C)(D)(E)を用いて説明した工程が省略することができ液晶表示装置の作製工程の簡略化が図れる。 In order to manufacture the TFT substrate for liquid crystal display shown in FIG. 36A, the steps described with reference to FIGS. 34C, 34D, and E can be omitted, and the manufacturing process of the liquid crystal display device can be simplified. I can plan.

図36(B)に示す液晶表示用TFT基板を作製するには図35(C)(D)(E)を用いて説明した工程が省略することができ液晶表示装置の作製工程の簡略化が図れる。 The process described with reference to FIGS. 35C, 35D, and 35E can be omitted for manufacturing the liquid crystal display TFT substrate shown in FIG. 36B, and the manufacturing process of the liquid crystal display device can be simplified. I can plan.

第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態及び第8の実施の形態によって作製される液晶表示パネルにおいて、半導体層をSASで形成することによって、図3で説明したように、走査線側の駆動回路を基板100上に形成することができる。   1st Embodiment, 2nd Embodiment, 3rd Embodiment, 4th Embodiment, 5th Embodiment, 6th Embodiment, 7th Embodiment, and 1st Embodiment In the liquid crystal display panel manufactured according to the eighth embodiment, the driving circuit on the scanning line side can be formed on the substrate 100 as described in FIG.

図20は、1〜15cm2/V・secの電界効果移動度が得られるSASを使ったnチャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。 FIG. 20 shows a block diagram of a scanning line side driving circuit constituted by an n-channel TFT using SAS that can obtain a field effect mobility of 1 to 15 cm 2 / V · sec.

図20において500で示すブロックが1段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはn個のパルス出力回路により構成される。501はバッファ回路であり、その先に画素502(図3の画素102に相当する。)が接続さる。   In FIG. 20, a block denoted by 500 corresponds to a pulse output circuit that outputs a sampling pulse for one stage, and the shift register includes n pulse output circuits. Reference numeral 501 denotes a buffer circuit to which a pixel 502 (corresponding to the pixel 102 in FIG. 3) is connected.

図21は、パルス出力回路500の具体的な構成を示したものであり、nチャネル型のTFT601〜613で回路が構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を8μmとすると、チャネル幅は10〜80μmの範囲で設定することができる。   FIG. 21 shows a specific configuration of the pulse output circuit 500, and the circuit is composed of n-channel TFTs 601 to 613. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 8 μm, the channel width can be set in the range of 10 to 80 μm.

また、バッファ回路501の具体的な構成を図22に示す。バッファ回路も同様にnチャネル型のTFT620〜635で構成されている。このとき、SASを使ったnチャネル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長を10μmとすると、チャネル幅は10〜1800μmの範囲で設定することとなる。   Further, a specific configuration of the buffer circuit 501 is shown in FIG. Similarly, the buffer circuit is composed of n-channel TFTs 620 to 635. At this time, the size of the TFT may be determined in consideration of the operating characteristics of the n-channel TFT using SAS. For example, if the channel length is 10 μm, the channel width is set in the range of 10 to 1800 μm.

このような回路を実現するには、TFT相互を配線によって接続する必要があり、その場合における配線の構成例を図12に示す。図12では、第1の実施の形態と同様に、ゲート電極層203、ゲート絶縁層(窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体)、SASで形成される半導体層217、チャネル保護層を形成する絶縁体層214、ソース及びドレインを形成するn型の半導体層222、223、ソース及びドレイン配線層219、220が形成された状態を示している。この場合、基板100上には、ゲート電極層203と同じ工程で接続配線層1201、1202、1203を形成しておく。そして、接続配線層1201、1202、1203が露出するようにゲート絶縁層の一部をエッチング加工する。ソース及びドレイン配線層219、220及びそれと同じ工程で形成する接続配線層235により適宜TFTを接続することにより様々な回路を実現することができる。   In order to realize such a circuit, the TFTs need to be connected to each other by wiring, and a configuration example of the wiring in that case is shown in FIG. In FIG. 12, as in the first embodiment, the gate electrode layer 203, the gate insulating layer (the insulator layer 208 made of silicon nitride, the insulator layer 209 made of silicon oxide, and the insulator layer 210 made of silicon nitride are shown. 3 layer stack), semiconductor layer 217 formed of SAS, insulator layer 214 forming channel protection layer, n-type semiconductor layers 222 and 223 forming source and drain, source and drain wiring layers 219 and 220 The state where is formed is shown. In this case, connection wiring layers 1201, 1202, and 1203 are formed on the substrate 100 in the same process as the gate electrode layer 203. Then, a part of the gate insulating layer is etched so that the connection wiring layers 1201, 1202, and 1203 are exposed. Various circuits can be realized by appropriately connecting TFTs with the source and drain wiring layers 219 and 220 and the connection wiring layer 235 formed in the same process.

図26は走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図26を参照して説明する。図26において画素102にはTFT260が設けられている。このTFTは第1の実施の形態と同様な構成を有している。   FIG. 26 illustrates one mode in which protective diodes are provided in the scanning line side input terminal portion and the signal line side input terminal portion with reference to FIG. In FIG. 26, the pixel 102 is provided with a TFT 260. This TFT has the same configuration as that of the first embodiment.

信号線側入力端子部には、保護ダイオード261と262が設けられている。この保護ダイオードは、TFT260と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図26で示す上面図の等価回路図を図27に示している。   Protection diodes 261 and 262 are provided at the signal line side input terminal portion. This protection diode is manufactured in the same process as the TFT 260, and is operated as a diode by connecting the gate and one of the drain and the source. An equivalent circuit diagram of the top view shown in FIG. 26 is shown in FIG.

保護ダイオード261は、ゲート電極層250、半導体層251、チャネル保護用の絶縁層252、配線層253から成っている。保護ダイオード262も同様な構造である。この保護ダイオードと接続する共通電位線254、255はゲート電極層と同じ層で形成している。従って、配線層253と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。なお、信号配線層256からTFT260のソースに信号を入力する。   The protection diode 261 includes a gate electrode layer 250, a semiconductor layer 251, a channel protection insulating layer 252, and a wiring layer 253. The protective diode 262 has a similar structure. Common potential lines 254 and 255 connected to the protection diode are formed in the same layer as the gate electrode layer. Therefore, in order to be electrically connected to the wiring layer 253, it is necessary to form a contact hole in the gate insulating layer. A signal is input from the signal wiring layer 256 to the source of the TFT 260.

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。   The contact hole for the gate insulating layer may be etched by forming a mask layer by a droplet discharge method. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

また、走査線側の入力端子部には、保護ダイオード263と、264、容量素子265が形成されている。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、図3で説明したように、駆動回路と画素との間に設けることもできる。   In addition, protective diodes 263, 264, and a capacitor element 265 are formed in the input terminal portion on the scanning line side. Note that the position where the protective diode is inserted is not limited to this embodiment mode, and can be provided between the driver circuit and the pixel as described with reference to FIG.

次に、第1の実施の形態、第2の実施の形態、第3の実施の形態、第4の実施の形態、第5の実施の形態、第6の実施の形態、第7の実施の形態及び第8の実施の形態によって作製される液晶表示パネルにドライバ回路を実装する態様について、図17〜図19を参照して説明する。     Next, the first embodiment, the second embodiment, the third embodiment, the fourth embodiment, the fifth embodiment, the sixth embodiment, and the seventh embodiment. A mode in which the driver circuit is mounted on the liquid crystal display panel manufactured according to the mode and the eighth embodiment will be described with reference to FIGS.

まず、COG方式を採用した表示装置について、図17を用いて説明する。基板1001上には、文字や画像などの情報を表示する画素部1002、走査側の駆動回路1003、1004が設けられる。複数の駆動回路が設けられた基板1005、1008は、矩形状に分断され、分断後の駆動回路(以下ICチップと表記)は、基板1001上に実装される。図17(A)は複数のICチップ1007、該ICチップ1007の先にテープ1006を実装する形態を示す。図17(B)はICチップ1010、ICチップ1010の先にテープ1009を実装する形態を示す。   First, a display device employing a COG method is described with reference to FIG. Over a substrate 1001, a pixel portion 1002 for displaying information such as characters and images, and driving circuits 1003 and 1004 on the scanning side are provided. Substrates 1005 and 1008 provided with a plurality of drive circuits are divided into rectangular shapes, and the divided drive circuits (hereinafter referred to as IC chips) are mounted on the substrate 1001. FIG. 17A shows a form in which a plurality of IC chips 1007 and a tape 1006 are mounted on the tips of the IC chips 1007. FIG. 17B shows a form in which the tape 1009 is mounted on the tip of the IC chip 1010 and the IC chip 1010.

次に、TAB方式を採用した表示装置について、図18を用いて説明する。基板1001上には、画素部1002、走査側の駆動回路1003、1004が設けられる。図18(A)は基板1001上に複数のテープ1006を貼り付けて、該テープ1006にICチップ1007を実装する形態を示す。図18(B)は基板1001上にテープ1009を貼り付けて、該テープ1009にICチップ1010を実装する形態を示す。後者を採用する場合には、強度の問題から、ICチップ1010を固定する金属片等を一緒に貼り付けるとよい。   Next, a display device employing a TAB method is described with reference to FIG. Over the substrate 1001, a pixel portion 1002 and driving circuits 1003 and 1004 on the scanning side are provided. FIG. 18A illustrates a mode in which a plurality of tapes 1006 are attached to a substrate 1001 and an IC chip 1007 is mounted on the tapes 1006. FIG. 18B shows a mode in which a tape 1009 is attached to a substrate 1001 and an IC chip 1010 is mounted on the tape 1009. When the latter is adopted, a metal piece or the like for fixing the IC chip 1010 may be attached together because of strength problems.

これらの液晶表示パネルに実装されるICチップは、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形状の基板1005、1008上に複数個作り込むとよい。   A plurality of IC chips mounted on these liquid crystal display panels are preferably formed on rectangular substrates 1005 and 1008 each having a side of 300 mm to 1000 mm or more from the viewpoint of improving productivity.

つまり、基板1005、1008上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ICチップの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、図17(A)、図18(A)に示すように、長辺が15〜80mm、短辺が1〜6mmの矩形状に形成してもよいし、図17(B)、図18(B)に示すように、画素部1002の一辺と各駆動回路1003、1004の一辺とを足した長さに形成してもよい。   That is, a plurality of circuit patterns having a drive circuit portion and an input / output terminal as one unit are formed on the substrates 1005 and 1008, and finally divided and taken out. In consideration of the length of one side of the pixel portion and the pixel pitch, the long side of the IC chip has a long side of 15 to 80 mm and a short side of 15 to 80 mm as shown in FIGS. It may be formed in a rectangular shape of 1 to 6 mm, or as shown in FIGS. 17B and 18B, a length obtained by adding one side of the pixel portion 1002 and one side of each of the drive circuits 1003 and 1004 You may form in.

ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成されたICチップを用いると、画素部1002に対応して実装するのに必要な数が少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driver IC over the IC chip is in the length of the long side. When an IC chip formed with a long side of 15 to 80 mm is used, the number required for mounting corresponding to the pixel portion 1002 Therefore, the manufacturing yield can be improved. Further, when a driver IC is formed over a glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

図17(A)及び(B)、図18(A)及び(B)において、画素部1002の外側の領域には、駆動回路が形成されたICチップ1007又は1010が実装される。これらのICチップ1007又は1010は、信号線側の駆動回路である。RGBフルカラーに対応した画素部を形成するためには、XGAクラスで信号線の本数が3072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形成された信号線は、画素部1002の端部で数ブロック毎に区分して引出線を形成し、信号線はICチップ1007又は1010の出力端子のピッチに合わせて集められる。   17A and 17B, and FIGS. 18A and 18B, an IC chip 1007 or 1010 on which a driver circuit is formed is mounted in a region outside the pixel portion 1002. These IC chips 1007 or 1010 are drive circuits on the signal line side. In order to form a pixel portion corresponding to RGB full color, 3072 signal lines are required in the XGA class, and 4800 lines are required in the UXGA class. The signal lines formed in this number are divided into several blocks at the end of the pixel portion 1002 to form lead lines, and the signal lines are collected according to the pitch of the output terminals of the IC chip 1007 or 1010. .

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レーザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なために高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。これは、連続発光レーザによるレーザ結晶化工程では、トランジスタのチャネル長方向とレーザ光の基板に対する走査方向とが概ね並行(好ましくは−30°〜30°)であるときに、最も高い移動度が得られるためである。なおチャネル長方向とは、チャネル形成領域において、電流が流れる方向、換言すると電荷が移動する方向と一致する。このように作製したトランジスタは、結晶粒がチャネル方向に延在する多結晶半導体層によって構成される活性層を有し、このことは結晶粒界が概ねチャネル方向に沿って形成されていることを意味する。   The driver IC is preferably formed of a crystalline semiconductor formed over a substrate, and the crystalline semiconductor is preferably formed by irradiating continuous-emitting laser light. Therefore, a continuous light emitting solid state laser or gas laser is used as an oscillator for generating the laser light. When a continuous light emission laser is used, a transistor can be formed using a polycrystalline semiconductor layer having a large grain size with few crystal defects. In addition, since the mobility and response speed are good, high-speed driving is possible, the operating frequency of the element can be improved as compared with the prior art, and there is less variation in characteristics, so that high reliability can be obtained. Note that for the purpose of further improving the operating frequency, the channel length direction of the transistor and the scanning direction of the laser light are preferably matched. This is because, in the laser crystallization process using a continuous emission laser, the highest mobility is obtained when the channel length direction of the transistor and the scanning direction of the laser beam with respect to the substrate are substantially parallel (preferably −30 ° to 30 °). It is because it is obtained. Note that the channel length direction corresponds to the direction in which current flows in the channel formation region, in other words, the direction in which charges move. The transistor thus fabricated has an active layer composed of a polycrystalline semiconductor layer in which crystal grains extend in the channel direction, which means that the crystal grain boundaries are formed substantially along the channel direction. means.

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビームスポットの幅は、ドライバICの短辺の同じ幅の1〜3mm程度とすることがよい。また、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。例えば、線上とはアスペクト比が2以上(好ましくは10〜10000)のものを指す。このように、レーザ光のビームスポットの幅をドライバICの短辺の長さと同じ長さとすることで、生産性を向上させた表示装置の作製方法を提供することができる。   In order to perform laser crystallization, it is preferable to significantly narrow the laser beam, and the width of the beam spot is preferably about 1 to 3 mm, which is the same width of the short side of the driver IC. In order to ensure a sufficient and efficient energy density for the irradiated object, the laser light irradiation region is preferably linear. However, the line shape here does not mean a line in a strict sense, but means a rectangle or an ellipse having a large aspect ratio. For example, the term “on a line” means that the aspect ratio is 2 or more (preferably 10 to 10,000). In this manner, a method for manufacturing a display device with improved productivity can be provided by setting the width of the laser beam spot equal to the length of the short side of the driver IC.

図17、図18では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路としてドライバICを実装した形態を示した。しかしながら、本発明はこの形態に限定されず、走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい。   17 and 18, the scanning line driving circuit is formed integrally with the pixel portion, and a driver IC is mounted as a signal line driving circuit. However, the present invention is not limited to this mode, and a driver IC may be mounted as both the scanning line driving circuit and the signal line driving circuit. In that case, the specifications of the driver ICs used on the scanning line side and the signal line side may be different.

画素部1002は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応してトランジスタが配置される。本発明は、画素領域1002に配置されるトランジスタとして、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いることを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成することが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。このような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモルファスTFTは、SASでチャネル形成領域を構成することにより2〜10cm2/V・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチング用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、システムオンパネル化を実現した液晶表示パネルを作製することができる。 In the pixel portion 1002, a signal line and a scanning line intersect to form a matrix, and a transistor is disposed corresponding to each intersection. The present invention is characterized in that a TFT using an amorphous semiconductor or a semi-amorphous semiconductor as a channel portion is used as a transistor arranged in the pixel region 1002. The amorphous semiconductor is formed by a method such as a plasma CVD method or a sputtering method. A semi-amorphous semiconductor can be formed by a plasma CVD method at a temperature of 300 ° C. or lower. For example, even a non-alkali glass substrate having an outer dimension of 550 × 650 mm has a film thickness necessary for forming a transistor. Is formed in a short time. Such a feature of the manufacturing technique is effective in manufacturing a large-screen display device. In addition, a semi-amorphous TFT can obtain a field effect mobility of 2 to 10 cm 2 / V · sec by forming a channel formation region with SAS. Therefore, this TFT can be used as a switching element for a pixel or an element constituting a driving circuit on the scanning line side. Therefore, a liquid crystal display panel that realizes system-on-panel can be manufactured.

なお、図17、図18では、第3の実施の形態に従い、半導体層をSASで形成したTFTを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示している。半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信号線側駆動回路の両方としてICチップを実装してもよい。   Note that FIGS. 17 and 18 are shown on the premise that the scanning line side driving circuit is integrally formed on the substrate by using the TFT in which the semiconductor layer is formed of SAS according to the third embodiment. In the case of using a TFT in which the semiconductor layer is formed of AS, an IC chip may be mounted as both the scanning line side driving circuit and the signal line side driving circuit.

その場合には、走査線側と信号線側で用いるICチップの仕様を異なるものにすることが好適である。例えば、走査線側駆動回路を構成するトランジスタには30V程度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は要求されない。従って、走査線側の駆動回路を構成するトランジスタのチャネル長(L)は十分大きく設定することが好適である。一方、信号線側の駆動回路のトランジスタには、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度であり、高速動作が要求される。そのため、駆動回路を構成するトランジスタのチャネル長などはミクロンルールで設定することが好適である。   In that case, it is preferable to make the specifications of the IC chips used on the scanning line side and the signal line side different. For example, although a transistor constituting the scanning line side driving circuit is required to have a withstand voltage of about 30 V, the driving frequency is 100 kHz or less, and a relatively high speed operation is not required. Accordingly, it is preferable to set the channel length (L) of the transistors included in the driver circuit on the scan line side to be sufficiently large. On the other hand, it is sufficient for the transistor of the driving circuit on the signal line side to have a withstand voltage of about 12 V, but the driving frequency is about 65 MHz at 3 V, and high speed operation is required. Therefore, it is preferable to set the channel length and the like of the transistors constituting the driver circuit on the micron rule.

図19はICチップをCOGで実装する構成を示し、図2で示す液晶表示パネルの場合に相当する場合を示している。図19(A)はTFT基板100に、ICチップ106が異方性導電材を用いて実装された構造を示す。TFT基板100上には画素部101、信号線側入力端子104(走査線入力端子103であっても同様である。)を有している。対向基板229はシール材226でTFT基板100と接着されており、その間に液晶層230が形成されている。   FIG. 19 shows a configuration in which an IC chip is mounted by COG, and shows a case corresponding to the case of the liquid crystal display panel shown in FIG. FIG. 19A shows a structure in which an IC chip 106 is mounted on the TFT substrate 100 using an anisotropic conductive material. A pixel portion 101 and a signal line side input terminal 104 (the same applies to the scanning line input terminal 103) are provided on the TFT substrate 100. The counter substrate 229 is bonded to the TFT substrate 100 with a sealing material 226, and a liquid crystal layer 230 is formed therebetween.

信号線側入力端子104には、FPC812が異方性導電材で接着されている。異方性導電材は樹脂815と表面にAuなどがメッキされた数十〜数百μm径の導電性粒子814から成り、導電性粒子814により信号線側入力端子104とFPC812上に形成された配線813とが電気的に接続される。ICチップ106も、異方性導電材でTFT基板100に接着され、樹脂811中に混入された導電性粒子810により、ICチップ106に設けられた入出力端子809と信号線側入力端子104と電気的に接続される。   An FPC 812 is bonded to the signal line side input terminal 104 with an anisotropic conductive material. The anisotropic conductive material is composed of resin 815 and conductive particles 814 having a diameter of several tens to several hundreds μm with Au or the like plated on the surface, and is formed on the signal line side input terminal 104 and the FPC 812 by the conductive particles 814. The wiring 813 is electrically connected. The IC chip 106 is also bonded to the TFT substrate 100 with an anisotropic conductive material, and the input / output terminals 809 and the signal line side input terminals 104 provided on the IC chip 106 are formed by conductive particles 810 mixed in the resin 811. Electrically connected.

また、図19(B)で示すように、TFT基板100にICチップ106を接着材816で固定して、Auワイヤ817によりICチップの入出力端子と引出線または接続配線とを接続しても良い。そして封止樹脂818で封止する。なお、ICチップの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。   Further, as shown in FIG. 19B, the IC chip 106 is fixed to the TFT substrate 100 with an adhesive 816, and the input / output terminal of the IC chip and the lead wire or connection wiring are connected by the Au wire 817. good. Then, sealing is performed with a sealing resin 818. Note that the IC chip mounting method is not particularly limited, and a known COG method, wire bonding method, or TAB method can be used.

ICチップの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すように長尺のICチップで駆動回路を実装することにより、1つの画素部に対して、実装されるICチップの個数を減らすことができる。   By making the thickness of the IC chip the same as that of the counter substrate, the height between the two becomes substantially the same, which contributes to the reduction in thickness of the entire display device. In addition, since each substrate is made of the same material, thermal stress is not generated even when a temperature change occurs in the display device, and the characteristics of a circuit made of TFTs are not impaired. In addition, by mounting the driving circuit with a long IC chip as shown in this embodiment, the number of IC chips mounted on one pixel portion can be reduced.

以上のようにして、液晶表示パネルに駆動回路を組み入れることができる。   As described above, a driving circuit can be incorporated in the liquid crystal display panel.

実施例3により作製される液晶表示パネルによって、液晶テレビ受像機を完成させることができる。図23は液晶テレビ受像機の主要な構成を示すブロック図を示している。液晶表示パネルには、図1で示すような構成として画素部401のみが形成されて走査線側駆動回路403と信号線側駆動回路402とがTAB方式により実装される場合と、図2に示すような構成として画素部401とその周辺に走査線側駆動回路403と信号線側駆動回路402とがCOG方式により実装される場合と、図3に示すようにSASでTFTを形成し、画素部401と走査線側駆動回路403を基板上に一体形成し信号線側駆動回路402を別途ドライバICとして実装する場合などがあるが、どのような形態としても良い。   A liquid crystal television receiver can be completed by the liquid crystal display panel manufactured according to Embodiment 3. FIG. 23 is a block diagram showing a main configuration of the liquid crystal television receiver. In the liquid crystal display panel, only the pixel portion 401 is formed as shown in FIG. 1, and the scanning line side driver circuit 403 and the signal line side driver circuit 402 are mounted by the TAB method, and as shown in FIG. In the case where the pixel portion 401 and the periphery thereof are mounted with the scanning line side driver circuit 403 and the signal line side driver circuit 402 by the COG method, a TFT is formed by SAS as shown in FIG. 401 and the scanning line side driving circuit 403 are integrally formed on the substrate and the signal line side driving circuit 402 is separately mounted as a driver IC. However, any form may be employed.

その他の外部回路の構成として、映像信号の入力側では、チューナ404で受信した信号のうち、映像信号を増幅する映像信号増幅回路405と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路406と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路407などからなっている。コントロール回路407は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路408を設け、入力デジタル信号をm個に分割して供給する構成としても良い。   As other external circuit configurations, on the video signal input side, among the signals received by the tuner 404, the video signal amplification circuit 405 that amplifies the video signal, and the signal output therefrom is each of red, green, and blue colors. And a control circuit 407 for converting the video signal into an input specification of the driver IC. The control circuit 407 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 408 may be provided on the signal line side so that an input digital signal is divided into m pieces and supplied.

チューナ404で受信した信号のうち、音声信号は、音声信号増幅回路409に送られ、その出力は音声信号処理回路410を経てスピーカ413に供給される。制御回路411は受信局(受信周波数)や音量の制御情報を入力部412から受け、チューナ404や音声信号処理回路410に信号を送出する。   Of the signals received by the tuner 404, the audio signal is sent to the audio signal amplification circuit 409, and the output is supplied to the speaker 413 through the audio signal processing circuit 410. The control circuit 411 receives control information on the receiving station (reception frequency) and volume from the input unit 412, and sends a signal to the tuner 404 and the audio signal processing circuit 410.

図24は液晶表示モジュールの一例であり、TFT基板100と対向基板229がシール材226により固着され、その間に画素部101と液晶層230が設けられ表示領域を形成している。着色層270はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板100と対向基板229の外側には偏光板271、272が配設されている。光源は冷陰極管275と導光板259により構成され、回路基板274は、フレキシブル配線基板273によりTFT基板100と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。   FIG. 24 shows an example of a liquid crystal display module. A TFT substrate 100 and a counter substrate 229 are fixed by a sealant 226, and a pixel portion 101 and a liquid crystal layer 230 are provided therebetween to form a display region. The colored layer 270 is necessary for color display. In the case of the RGB method, a colored layer corresponding to each color of red, green, and blue is provided corresponding to each pixel. Polarizing plates 271 and 272 are disposed outside the TFT substrate 100 and the counter substrate 229. The light source is composed of a cold cathode tube 275 and a light guide plate 259. The circuit board 274 is connected to the TFT substrate 100 by a flexible wiring board 273, and an external circuit such as a control circuit or a power supply circuit is incorporated.

図25この液晶表示モジュールを筐体2301に組みこんでテレビ受像機を完成させた状態を示している。液晶表示モジュールにより表示画面2303が形成され、その他付属設備としてスピーカ2302、2304、操作スイッチ2305などが備えられている。このように、本発明によりテレビ受像機を完成させることができる。   FIG. 25 shows a state in which the liquid crystal display module is incorporated in a housing 2301 to complete a television receiver. A display screen 2303 is formed using a liquid crystal display module, and speakers 2302 and 2304, operation switches 2305, and the like are provided as additional equipment. As described above, a television receiver can be completed according to the present invention.

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。   Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.

本発明の液晶表示パネルの構成を説明する上面図である。It is a top view explaining the structure of the liquid crystal display panel of this invention. 本発明の液晶表示パネルの構成を説明する上面図である。It is a top view explaining the structure of the liquid crystal display panel of this invention. 本発明の液晶表示パネルの構成を説明する上面図である。It is a top view explaining the structure of the liquid crystal display panel of this invention. 本発明の液層表示装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the liquid layer display apparatus of this invention. 本発明の液層表示装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the liquid layer display apparatus of this invention. 本発明の液層表示装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the liquid layer display apparatus of this invention. 本発明の液層表示装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the liquid layer display apparatus of this invention. 本発明の液層表示装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the liquid layer display apparatus of this invention. 本発明の液層表示装置の作製方法を説明する断面図である。It is sectional drawing explaining the manufacturing method of the liquid layer display apparatus of this invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の駆動回路の実装方法(COG方式)を説明する図である。It is a figure explaining the mounting method (COG system) of the drive circuit of the liquid crystal display device of this invention. 本発明の液晶表示装置の駆動回路の実装方法(TAB方式)を説明する図である。It is a figure explaining the mounting method (TAB system) of the drive circuit of the liquid crystal display device of this invention. 本発明の液晶表示装置の駆動回路の実装方法(COG方式)を説明する図である。It is a figure explaining the mounting method (COG system) of the drive circuit of the liquid crystal display device of this invention. 本発明の液晶表示装置において走査線側駆動回路をTFTで形成する場合の回路構成を説明する図である。It is a figure explaining the circuit structure in the case of forming a scanning line side drive circuit by TFT in the liquid crystal display device of this invention. 本発明の液晶表示装置において走査線側駆動回路をTFTで形成する場合の回路構成を説明する図である(シフトレジスタ回路)。It is a figure explaining the circuit structure in the case of forming the scanning line side drive circuit by TFT in the liquid crystal display device of this invention (shift register circuit). 本発明の液晶表示装置において走査線側駆動回路をTFTで形成する場合の回路構成を説明する図である(バッファ回路)。FIG. 5 is a diagram illustrating a circuit configuration when a scanning line side driving circuit is formed of TFTs in the liquid crystal display device of the present invention (buffer circuit). 本発明の液晶テレビ受像機の主要な構成を示すブロック図である。It is a block diagram which shows the main structures of the liquid crystal television receiver of this invention. 本発明の液晶表示モジュールの構成を説明する図である。It is a figure explaining the structure of the liquid crystal display module of this invention. 本発明により完成するテレビ受像機の構成を説明する図である。It is a figure explaining the structure of the television receiver completed by this invention. 本発明の液晶表示装置を説明する上面図である。It is a top view illustrating a liquid crystal display device of the present invention. 図26で説明する液晶表示装置の等価回路図である。FIG. 27 is an equivalent circuit diagram of the liquid crystal display device described in FIG. 26. 本発明に適用することのできる液滴吐出装置の構成を説明する図である。It is a figure explaining the structure of the droplet discharge apparatus which can be applied to this invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention. 本発明の液晶表示装置の作製方法を説明する上面図である。FIG. 11 is a top view illustrating a method for manufacturing a liquid crystal display device of the present invention.

符号の説明Explanation of symbols

100 基板
101 画素部
102 画素
103 走査線側入力端子
104 信号線入力側入力端子
107 走査線側駆動回路
201 信号配線
202 ゲート配線層
203 ゲート電極層
204 容量配線層
205 TiO2
206 TiO2
207 TiO2
208 絶縁体層
209 絶縁体層
210 絶縁体層
211 半導体層
212 絶縁体層
213 マスク
214 絶縁体層
216 マスク
217 半導体層
218 半導体層
219 ソース及びドレイン配線層
220 ソース及びドレイン配線層
221 信号配線
222 半導体層
223 半導体層
224 画素電極層
225 絶縁体層
226 シール材
227 絶縁体層
228 導電体層
229 対向基板
230 液晶層
231 領域
232 配線基板
233 スイッチング用TFT
234 容量素子
235 接続配線層
240 絶縁体層
241 開口部
242 開口部
250 ゲート電極層
251 半導体層
252 絶縁層
253 配線層
254 共通電位線
255 共通電位線
256 フレキシブル配線基板
257 回路基板
258 冷陰極管
259 導光板
260 TFT
261 保護ダイオード
262 保護ダイオード
270 着色層
271 偏光板
272 偏光板
273 フレキシブル配線基板
274 回路基板
275 冷陰極管
301 半導体層
302 マスク
303 半導体層
304 半導体層
305 ソース及びドレイン配線層
306 ソース及びドレイン配線層
307 半導体層
308 半導体層
309 半導体層
310 画素電極層
311 絶縁体層
312 シール材
313 配向膜
314 対向電極
315 基板
316 液晶層
317 接続端子
401 画素部
402 信号線側駆動回路
403 走査線側駆動回路
404 チューナ
405 映像信号増幅回路
406 映像信号処理回路
407 コントロール回路
408 信号分割回路
409 音声信号増幅回路
410 音声信号処理回路
411 制御回路
412 入力部
413 スピーカ
500 パルス出力回路
501 バッファ回路
502 画素
601 TFT
602 TFT
603 TFT
604 TFT
605 TFT
606 TFT
607 TFT
608 TFT
609 TFT
610 TFT
611 TFT
612 TFT
613 TFT
620 TFT
621 TFT
622 TFT
623 TFT
624 TFT
625 TFT
626 TFT
627 TFT
628 TFT
629 TFT
630 TFT
631 TFT
632 TFT
633 TFT
634 TFT
635 TFT
811 樹脂
812 FPC
813 配線
814 導電性粒子
815 樹脂
816 接着材
817 ワイヤ
818 封止樹脂
1001 基板
1002 画素部
1003 駆動回路
1004 駆動回路
1005 基板
1006 テープ
1007 ドライバIC
1008 基板
1009 テープ
1010 ドライバIC
1100 Ti膜
1101 活性化領域
1201 接続配線層
1202 接続配線層
1203 接続配線層
1400 基板
1401 液滴吐出手段
1402 撮像手段
1403 ヘッド
1404 制御手段
1405 記憶媒体
1406 画像処理手段
1407 コンピュータ
1408 マーカー
2301 モジュール筐体
2302 スピーカ
2303 表示画面
2304 スピーカ
2305 操作スイッチ
9001 画素電極
9002 半導体層
9003 半導体層
9004 ソース及びドレイン配線層
9005 ソース及びドレイン配線層
9101 半導体層
9102 半導体層
9103 ソース及びドレイン配線
9104 ソース及びドレイン配線
9201 ソース及びドレイン配線層
9202 ソース及びドレイン配線層
9203 画素電極
9204 半導体層
9205 マスク
9206 半導体層
9207 ゲート絶縁膜
9208 ゲート絶縁膜
9209 画素電極
9210 マスク
9301 画素電極
9302 ソース及びドレイン配線層
9303 ソース及びドレイン配線層
9304 半導体層
9305 マスク
9306 半導体層
9307 ゲート絶縁膜
9308 ゲート絶縁膜

DESCRIPTION OF SYMBOLS 100 Substrate 101 Pixel part 102 Pixel 103 Scan line side input terminal 104 Signal line input side input terminal 107 Scan line side drive circuit 201 Signal line 202 Gate line layer 203 Gate electrode layer 204 Capacitor line layer 205 TiO 2 layer 206 TiO 2 layer 207 TiO 2 layer 208 Insulator layer 209 Insulator layer 210 Insulator layer 211 Semiconductor layer 212 Insulator layer 213 Mask 214 Insulator layer 216 Mask 217 Semiconductor layer 218 Semiconductor layer 219 Source and drain wiring layer 220 Source and drain wiring layer 221 Signal Wiring 222 Semiconductor layer 223 Semiconductor layer 224 Pixel electrode layer 225 Insulator layer 226 Sealing material 227 Insulator layer 228 Conductor layer 229 Counter substrate 230 Liquid crystal layer 231 Region 232 Wiring substrate 233 Switching TFT
234 Capacitance element 235 Connection wiring layer 240 Insulator layer 241 Opening 242 Opening 250 Gate electrode layer 251 Semiconductor layer 252 Insulating layer 253 Wiring layer 254 Common potential line 255 Common potential line 256 Flexible wiring board 257 Circuit board 258 Cold cathode tube 259 Light guide plate 260 TFT
261 Protection diode 262 Protection diode 270 Colored layer 271 Polarizing plate 272 Polarizing plate 273 Flexible wiring board 274 Circuit board 275 Cold cathode tube 301 Semiconductor layer 302 Mask 303 Semiconductor layer 304 Semiconductor layer 305 Source and drain wiring layer 306 Source and drain wiring layer 307 Semiconductor layer 308 Semiconductor layer 309 Semiconductor layer 310 Pixel electrode layer 311 Insulator layer 312 Sealing material 313 Alignment film 314 Counter electrode 315 Substrate 316 Liquid crystal layer 317 Connection terminal 401 Pixel portion 402 Signal line side drive circuit 403 Scan line side drive circuit 404 Tuner 405 Video signal amplification circuit 406 Video signal processing circuit 407 Control circuit 408 Signal division circuit 409 Audio signal amplification circuit 410 Audio signal processing circuit 411 Control circuit 412 Input unit 413 Speaker 500 Pal Output circuit 501 the buffer circuit 502 pixels 601 TFT
602 TFT
603 TFT
604 TFT
605 TFT
606 TFT
607 TFT
608 TFT
609 TFT
610 TFT
611 TFT
612 TFT
613 TFT
620 TFT
621 TFT
622 TFT
623 TFT
624 TFT
625 TFT
626 TFT
627 TFT
628 TFT
629 TFT
630 TFT
631 TFT
632 TFT
633 TFT
634 TFT
635 TFT
811 Resin 812 FPC
813 Wiring 814 Conductive particle 815 Resin 816 Adhesive 817 Wire 818 Sealing resin 1001 Substrate 1002 Pixel portion 1003 Drive circuit 1004 Drive circuit 1005 Substrate 1006 Tape 1007 Driver IC
1008 Substrate 1009 Tape 1010 Driver IC
1100 Ti film 1101 Activation region 1201 Connection wiring layer 1202 Connection wiring layer 1203 Connection wiring layer 1400 Substrate 1401 Droplet ejection means 1402 Imaging means 1403 Head 1404 Control means 1405 Storage medium 1406 Image processing means 1407 Computer 1408 Marker 2301 Module housing 2302 Speaker 2303 Display screen 2304 Speaker 2305 Operation switch 9001 Pixel electrode 9002 Semiconductor layer 9003 Semiconductor layer 9004 Source and drain wiring layer 9005 Source and drain wiring layer 9101 Semiconductor layer 9102 Semiconductor layer 9103 Source and drain wiring 9104 Source and drain wiring 9201 Source and drain Wiring layer 9202 Source and drain wiring layer 9203 Pixel electrode 9204 Semiconductor layer 9205 Mask 92 6 semiconductor layer 9207 a gate insulating film 9208 a gate insulating film 9209 pixel electrode 9210 mask 9301 pixel electrode 9302 source and drain wiring layer 9303 source and drain wiring layer 9304 semiconductor layer 9305 mask 9306 semiconductor layer 9307 a gate insulating film 9308 a gate insulating film

Claims (8)

基板上に第1の電極を形成し、
前記第1の電極を覆うように第1の絶縁膜を形成し、
前記第1の絶縁膜上に第2の電極を形成し、
前記第1の絶縁膜及び前記第2の電極上に第1の半導体層を形成し、
前記第1の半導体層上であって前記第1の電極と重なるように第2の絶縁膜を形成し、
前記第2の絶縁膜を覆うようにn型の第2の半導体層を形成し、
前記第1及び第2の半導体層をエッチングし、
前記第2の半導体層上に第3の電極と、前記第2の電極に接するように第4の電極と、を形成し、
前記第3及び第4の電極をマスクに前記第2の半導体層をエッチングし分離し、
前記第1乃至第4の電極の少なくとも一つは、液滴吐出法により形成することを特徴とする表示装置の作製方法。
Forming a first electrode on a substrate;
Forming a first insulating film so as to cover the first electrode;
Forming a second electrode on the first insulating film;
Forming a first semiconductor layer on the first insulating film and the second electrode;
Forming a second insulating film on the first semiconductor layer so as to overlap the first electrode;
Forming an n-type second semiconductor layer so as to cover the second insulating film;
Etching the first and second semiconductor layers;
On the second semiconductor layer, forming a third electrode, and a fourth electrode in contact with said second electrode,
Etching and separating the second semiconductor layer using the third and fourth electrodes as a mask,
At least one of the first to fourth electrodes is formed by a droplet discharge method.
基板上に第1及び第2の電極を形成し、
前記第2の電極と一部が重なるように第3の電極を形成し、
前記第1の電極、前記第2の電極及び前記第3の電極上にn型の第1の半導体層を形成し、
前記第1の半導体層を前記第1の電極と接する半導体層と、前記第2の電極に接する半導体層とに分離し、
前記第1の半導体層上に第2の半導体層を形成し、
前記第2の半導体層上に絶縁膜を形成し、
前記絶縁膜上であって前記第1の半導体層が分離された領域上に第4の電極を形成し、
前記第2の半導体層及び前記絶縁膜をエッチングし、
前記第1乃至第4の電極の少なくとも一つは、液滴吐出法により形成することを特徴とする表示装置の作製方法。
Forming first and second electrodes on a substrate;
Forming a third electrode so as to partially overlap the second electrode;
Forming an n-type first semiconductor layer on the first electrode, the second electrode, and the third electrode;
Separating the first semiconductor layer into a semiconductor layer in contact with the first electrode and a semiconductor layer in contact with the second electrode;
Forming a second semiconductor layer on the first semiconductor layer;
Forming an insulating film on the second semiconductor layer;
Forming a fourth electrode on the insulating film and on a region where the first semiconductor layer is separated;
Etching the second semiconductor layer and the insulating film;
At least one of the first to fourth electrodes is formed by a droplet discharge method.
基板上に第1の電極を形成し、
第2の電極及び前記第1の電極と一部が重なる第3の電極を形成し、
前記第1の電極、前記第2の電極及び前記第3の電極上にn型の第1の半導体層を形成し、
前記第1の半導体層を前記第2の電極と接する半導体層と、前記第3の電極に接する半導体層とに分離し、
前記第1の半導体層上に第2の半導体層を形成し、
前記第2の半導体層上に絶縁膜を形成し、
前記絶縁膜上であって前記第1の半導体層が分離された領域上に第4の電極を形成し、
前記第2の半導体層及び前記絶縁膜をエッチングし、
前記第1乃至第4の電極の少なくとも一つは、液滴吐出法により形成することを特徴とする表示装置の作製方法。
Forming a first electrode on a substrate;
Forming a second electrode and a third electrode partially overlapping the first electrode;
Forming an n-type first semiconductor layer on the first electrode, the second electrode, and the third electrode;
Separating the first semiconductor layer into a semiconductor layer in contact with the second electrode and a semiconductor layer in contact with the third electrode;
Forming a second semiconductor layer on the first semiconductor layer;
Forming an insulating film on the second semiconductor layer;
Forming a fourth electrode on the insulating film and on a region where the first semiconductor layer is separated;
Etching the second semiconductor layer and the insulating film;
At least one of the first to fourth electrodes is formed by a droplet discharge method.
請求項1乃至請求項のいずれか一項において、
前記第1乃至第4の電極の少なくとも一つを液滴吐出法により形成する前に、被形成面に対して前処理をすることを特徴とする表示装置の作製方法。
In any one of Claims 1 thru | or 3 ,
A method for manufacturing a display device, wherein a surface to be formed is pretreated before forming at least one of the first to fourth electrodes by a droplet discharge method.
請求項において、
前記前処理として、前記被形成面に光触媒機能を有する物質を形成し、前記光触媒機能を有する物質に選択的に光を照射して、前記被形成面を親水性とすることを特徴とする表示装置の作製方法。
In claim 4 ,
The display is characterized in that as the pretreatment, a substance having a photocatalytic function is formed on the surface to be formed, and the substance having the photocatalytic function is selectively irradiated with light to make the surface to be formed hydrophilic. Device fabrication method.
請求項において、
前記前処理として、前記被形成面にプラズマ処理を行って前記被形成面を撥液性とすることを特徴とする表示装置の作製方法。
In claim 4 ,
As the pretreatment, a plasma treatment is performed on the surface to be formed to make the surface to be formed liquid-repellent.
請求項1乃至請求項のいずれか一項において、
前記基板は絶縁表面を有する基板であることを特徴とする表示装置の作製方法。
In any one of Claims 1 thru | or 6 ,
A method for manufacturing a display device, wherein the substrate is a substrate having an insulating surface.
請求項1乃至請求項のいずれか一項に記載の表示装置は液晶表示装置であることを特徴とする表示装置の作製方法。 The method for manufacturing a display device, characterized in that the display device according to any one of claims 1 to 7 is a liquid crystal display device.
JP2004327383A 2003-11-14 2004-11-11 Method for manufacturing display device Expired - Fee Related JP4671665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004327383A JP4671665B2 (en) 2003-11-14 2004-11-11 Method for manufacturing display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003385999 2003-11-14
JP2004327383A JP4671665B2 (en) 2003-11-14 2004-11-11 Method for manufacturing display device

Publications (3)

Publication Number Publication Date
JP2005165300A JP2005165300A (en) 2005-06-23
JP2005165300A5 JP2005165300A5 (en) 2007-11-29
JP4671665B2 true JP4671665B2 (en) 2011-04-20

Family

ID=34741814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004327383A Expired - Fee Related JP4671665B2 (en) 2003-11-14 2004-11-11 Method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP4671665B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565572B2 (en) * 2006-09-05 2010-10-20 株式会社フューチャービジョン Manufacturing method of liquid crystal display panel
JP4565573B2 (en) * 2006-09-07 2010-10-20 株式会社フューチャービジョン Manufacturing method of liquid crystal display panel
KR101906751B1 (en) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
KR20230165355A (en) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
JP5683179B2 (en) * 2009-09-24 2015-03-11 株式会社半導体エネルギー研究所 Method for manufacturing display device
KR102481935B1 (en) 2009-11-06 2022-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
JP5601822B2 (en) * 2009-11-11 2014-10-08 三菱電機株式会社 Thin film transistor and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334465A (en) * 1989-06-30 1991-02-14 Hitachi Ltd Thin-film transistor, manufacture thereof and liquid crystal display device
JPH04372934A (en) * 1991-06-24 1992-12-25 Toshiba Corp Manufacture of array substrate for liquid crystal display device
JPH10144931A (en) * 1997-10-30 1998-05-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JPH11160734A (en) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd Liquid crystal electrooptical device
JP2003058077A (en) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method
JP2003318401A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method of manufacturing device, the device, display device and electronic apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334465A (en) * 1989-06-30 1991-02-14 Hitachi Ltd Thin-film transistor, manufacture thereof and liquid crystal display device
JPH04372934A (en) * 1991-06-24 1992-12-25 Toshiba Corp Manufacture of array substrate for liquid crystal display device
JPH10144931A (en) * 1997-10-30 1998-05-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JPH11160734A (en) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd Liquid crystal electrooptical device
JP2003058077A (en) * 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd Substrate for microfabrication, fabrication method therefor and image-like thin-film forming method
JP2003318401A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method of manufacturing device, the device, display device and electronic apparatus

Also Published As

Publication number Publication date
JP2005165300A (en) 2005-06-23

Similar Documents

Publication Publication Date Title
US10629813B2 (en) Light-emitting device and method for manufacturing the same
US7883912B2 (en) Display device and method for manufacturing the same
KR101030056B1 (en) Method for manufacturing liquid crystal display device
KR101072410B1 (en) Liquid crystal display device and method for manufacturing the same and liquid crystal television receiver
KR101110766B1 (en) Liquid crystal display device and manufacturing method thereof
JP4671665B2 (en) Method for manufacturing display device
JP4737971B2 (en) Liquid crystal display device and method for manufacturing liquid crystal display device
JP4741218B2 (en) Liquid crystal display device, manufacturing method thereof, and liquid crystal television receiver
JP4624078B2 (en) Method for manufacturing liquid crystal display device
JP4656916B2 (en) Method for manufacturing light emitting device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071012

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees