JP4660339B2 - モノリシックスイッチングレギュレーターにおけるフレキシブルな電流分割のための回路および方法 - Google Patents

モノリシックスイッチングレギュレーターにおけるフレキシブルな電流分割のための回路および方法 Download PDF

Info

Publication number
JP4660339B2
JP4660339B2 JP2005293068A JP2005293068A JP4660339B2 JP 4660339 B2 JP4660339 B2 JP 4660339B2 JP 2005293068 A JP2005293068 A JP 2005293068A JP 2005293068 A JP2005293068 A JP 2005293068A JP 4660339 B2 JP4660339 B2 JP 4660339B2
Authority
JP
Japan
Prior art keywords
output
channels
channel
current
switching regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005293068A
Other languages
English (en)
Other versions
JP2006109695A (ja
Inventor
エイチ． ヘンゼル ハワード
チェン ユーフイ
ガイ フラットネス ランディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linear Technology LLC
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of JP2006109695A publication Critical patent/JP2006109695A/ja
Application granted granted Critical
Publication of JP4660339B2 publication Critical patent/JP4660339B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、一般的にはスイッチングレギュレーターに関連する。より特定的には、本発明は、モノリシックスイッチングレギュレーターにおいてフレキシブルな電流分割（ｐａｒｔｉｔｉｏｎｉｎｇ）を達成するための回路および方法を提供する。
レギュレーターは、特定化されたＤＣ電圧または電流で動作するほとんどの電子装置に必要不可欠な成分である。典型的に、電子装置は、変動する（たとえば、コンセントに接続される電源によって提供される）または不適切な振幅である（たとえば、バッテリによって提供される）電源電圧によって電力供給される。レギュレーターの目的は、ソース電圧を電子装置の動作ＤＣ電圧または電流に変換することである。
一般的に用いられるレギュレーターの１つのタイプはスイッチングレギュレーターである。スイッチングレギュレーターは１つ以上のスイッチング要素およびインダクター、変圧器、および／または電源と負荷との間のエネルギー貯蔵要素としてコンデンサを用いる。スイッチング要素は、たとえば、パワーＭＯＳＦＥＴスイッチであり得る。スイッチングレギュレーターは、スイッチング要素のＯＮ‐ＯＦＦ時間を変えることで、負荷の電圧または電流を調整し、電源がスイッチング要素を介してエネルギー貯蔵要素に伝送されるようにする。電流パルスはワンショットタイマーまたは他の回路によって生成され得る。エネルギー貯蔵要素は電流パルスを一定の負荷電流に変換して、負荷電圧が調整されるようにする。
スイッチングレギュレーターは、装置内のすべてのスイッチング要素を組み込む単一のモノリシック装置において設計され得る。モノリシックスイッチングレギュレーターは設計の複雑性を低減し、信頼性を改善し、従来のレギュレーターよりも維持するのが容易である。さらに、モノリシックスイッチングレギュレーターは、マルチチャンネル構成においてマルチチャンネルを用いて設計され得る。
マルチチャンネル・モノリシックスイッチングレギュレーターは単一装置において１つ以上のチャンネルを提供する。チャンネルはスイッチング要素および関連するエネルギー要素から成る。装置利用に関して、シングルチャンネルスイッチングレギュレーターよりも効率的であり得て、電子装置において電源管理のために必要な外部成分の数を減らし得る。マルチチャンネルスイッチングレギュレーターの例は、リニアテクノロジー（カリフォルニア州ミルピタス）から販売されるＬＴＣ３４０７を含む。
シングルチャンネルとマルチチャンネルスイッチングレギュレーターは両方とも、電流プログラミングの柔軟性を欠く。モノリシックスイッチングレギュレーターの最大電流は、通常、設計により固定され、設計者によるスケールアップまたはスケールダウンは不可能である。設計者は典型的に、それぞれのチャンネルに割り当てられる総電流の一部を選択することができない。
たとえば、２つの電源の総電流出力が同じであっても、それぞれのチャンネルに２Ａを供給するデュアルチャンネル２Ａ／２Ａの設計者は、１つのチャンネルに３Ａを供給し、他のチャンネルに１Ａを供給するデュアルチャンネル３Ａ／１Ａ電源の設計者とは異なるデュアルチャンネルモノリシックスイッチングレギュレーターを用いる必要がある。そのような非柔軟性は電源設計者に開発および材料請求コストを加える。ＩＣ生産者によって与えられる設計選択が制限されているため、３Ａ／１Ａ電源設計者はしばしば最終的に３Ａ／３Ａモノリシックスイッチングレギュレーターを用いることになる。
前記を受けて、マルチチャンネル・モノリシックスイッチングレギュレーターにおいて、複数のチャンネル間でフレキシブルな電流分割を提供するための回路および方法を提供することが望ましい。
マルチチャンネル・モノリシックスイッチングレギュレーターにおいて電流分割をプログラミングするためにチャンネル接続を自動感知するための回路および方法を提供することはさらに望ましい。
また、電流分割を用いて、マルチチャンネルマルチ出力スイッチングレギュレーターを、マルチチャンネル・シングル出力レギュレーター、およびシングルチャンネル・シングル出力レギュレーターに変換するための回路および方法を提供することは望ましい。
前記を受けて、本発明の目的は、マルチチャンネル・モノリシックスイッチングレギュレーターにおいて複数のチャンネル間でフレキシブルな電流分割を提供するための回路および方法を提供することである。
本発明の目的はさらに、マルチチャンネル・モノリシックスイッチングレギュレーターにおいて電流分割をプログラミングするためにチャンネル接続を自動感知するための回路および方法を提供することである。
本発明の目的はまた、電流分割を用いて、マルチチャンネル・マルチ出力スイッチングレギュレーターを、マルチチャンネル・シングル出力レギュレーターに、また、シングルチャンネル・シングル出力レギュレーターに変換するための回路および方法を提供することである。
本発明のこれらのおよび他の目的は、マルチチャンネルモノリシックスイッチングレギュレーターのマルチ出力チャンネル間で電流を分割するための回路および方法を提供することによって達成される。回路および方法は、今後「中間チャンネル」と言及される１つ以上のさらなるチャンネルを提供することに関係し、出力チャンネル間でフレキシブルな電流分割を可能にする。
たとえば、２つの出力チャンネルを有するマルチチャンネルデュアル出力モノリシックスイッチングレギュレーターにおいて、さらなる中間チャンネルが提供され、１つまたは両方の出力チャンネルに接続する。中間チャンネルを加えることによって、電源設計者は、２つの出力チャンネル間のモノリシックスイッチングレギュレーターによって提供される総電流の分割が可能となり、それにより、他の現在利用可能なモノリシックスイッチングレギュレーターによって提供されるものよりも柔軟性の高いさらなる電流分割構成が達成される。
それぞれの電流分割構成は、中間チャンネルが接続される出力チャンネルまたはチャンネルに依存する。たとえば、中間チャンネルを両方の出力チャンネルに接続することにより、デュアルチャンネルレギュレーターをシングルチャンネル・シングル出力レギュレーターに変換する。
一実施形態において、中間チャンネルを１つまたは両方の出力チャンネルに関連付けるためのプログラミングに用いられるさらなる入力ピン（今後「ＰＲＯＧ」ピンと言及される）によって、電流分割が提供される。たとえば、中間チャンネルおよび出力チャンネルがすべて共に接続され、ＰＲＯＧピンがフローティングである場合、マルチチャンネルデュアル出力レギュレーターは、シングルチャンネル・シングル出力レギュレーターとして動作する。代替に、中間チャンネルが上チャンネルに接続し、ＰＲＯＧピンがＶｃｃに接続する場合、マルチチャンネルレギュレーターは上チャンネルに電流を提供する。その電流は、上チャンネルに通常提供される電流と、チャンネルが相互接続しない場合に中間チャンネルに通常提供される電流との合計に等しい。他の電流分割構成は以下に記載される。
好ましい実施形態において、更なるＰＲＯＧピンは提供されない。電源設計者は所望されるように中間チャンネルを外部に接続する。センサー・スイッチング論理回路はそれから中間チャンネルの接続を感知し、中間チャンネルの外部接続に従って、電流を出力チャンネルに分配する。
センサー・スイッチング論理回路は、他のチャンネルに対応するすべてのスイッチング要素をＯＦＦにする一方で、中間チャンネルにおける上下スイッチング要素をＯＮ／ＯＦＦにすることにより、中間チャンネルの外部接続を感知する。電圧コンパレータは他のチャンネルおよびセンサーの電圧をモニタリングし、スイッチング論理回路は、中間チャンネルがどのように外部と接続するかを決定する。好ましい実施形態において、感知時間はモノリシックスイッチングレギュレーターの初めの起動段階中に実行される。
有利なことに、本発明によって、マルチチャンネルモノリシックスイッチングレギュレーターは複数の電流分割構成において用いられる。また、本発明によって、マルチチャンネルマルチ出力モノリシックスイッチングレギュレーターは、シングルチャンネル・シングル出力またはマルチチャンネル・シングル出力モノリシックスイッチングレギュレーターとして動作可能になる。
また、有利なことに、スイッチング要素は、ＦＥＴ（電界効果トランジスタ）スイッチ、ＪＦＥＴ（接合型電界効果トランジスタ）スイッチ、ＢＪＴ（バイポーラ接合トランジスタ）スイッチ、ＭＯＳＦＥＴスイッチ、ダイオード、および／または、当業者またはその他に周知な他のスイッチであり得る。
本発明は、さらに以下の手段を提供する。
（項目１）
出力チャンネル間で出力電流をフレキシブルに分配するためのモノリシックスイッチングレギュレーターであって、該モノリシックスイッチングレギュレーターは、
該出力チャンネルに接続するための１つ以上の中間チャンネルと、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続を感知し、該１つ以上の中間チャンネルの該出力チャンネルへの該接続にしたがって、該出力チャンネル間で該出力電流を分配するセンサー・スイッチング論理回路と
を備える、モノリシックスイッチングレギュレーター。
（項目２）
上記１つ以上の中間チャンネルのそれぞれは、第１および第２のスイッチング要素を備える、項目１に記載のモノリシックスイッチングレギュレーター。
（項目３）
上記スイッチング要素は、ＦＥＴスイッチと、ＪＦＥＴスイッチと、ＢＪＴスイッチと、ＭＯＳＦＥＴスイッチとダイオードとから成るグループより選択される、項目２に記載のモノリシックスイッチングレギュレーター。
（項目４）
上記センサー・スイッチング論理回路は、
センサーと、
複数のトランスミッションゲートと、
複数の論理ゲートと
を備える、項目１に記載のモノリシックスイッチングレギュレーター。
（項目５）
上記センサーは、上記１つ以上の中間チャンネルの上記出力チャンネルへの上記接続を感知するために、複数のスイッチング要素および複数の論理ゲートを備える、項目４に記載のモノリシックスイッチングレギュレーターである。
（項目６）
複数の電圧コンパレータをさらに備える、項目１に記載のモノリシックスイッチングレギュレーター。
（項目７）
出力チャンネル間でモノリシックスイッチングレギュレーターの出力電流をフレキシブルに分配するための方法であって、該方法は、
該出力チャンネルに接続するための１つ以上の中間チャンネルを提供することと、
上記１つ以上の中間チャンネルの該出力チャンネルへの該接続を自動感知することと、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続にしたがって、該出力チャンネル間で該出力電流を分配することと
を包含する、方法。
（項目８）
１つ以上の中間チャンネルを提供することは、上記１つ以上の中間チャンネルのそれぞれに第１および第２のスイッチング要素を提供することを包含する、項目７に記載の方法。
（項目９）
上記１つ以上の中間チャンネルの上記出力チャンネルへの上記接続を自動感知することは、
（ａ）該１つ以上の中間チャンネルのそれぞれにおいて上記第１のスイッチング要素をＯＮにする一方で、該１つ以上の中間チャンネルのそれぞれにおいて上記第２のスイッチング要素をＯＦＦにすることと、
（ｂ）ステップ（ａ）の間、それぞれの該出力チャンネルにおける電圧をモニタリングすることと、
（ｃ）該１つ以上の中間チャンネルのそれぞれにおいて該第１のスイッチング要素をＯＦＦにする一方で、該１つ以上の中間チャンネルのそれぞれにおいて該第２のスイッチング要素をＯＮにすることと、
（ｄ）ステップ（ｃ）の間、それぞれの該出力チャンネルにおける電圧をモニタリングすることと
を包含する、項目８に記載の方法。
（項目１０）
ステップ（ｂ）および（ｄ）は、それぞれの上記出力チャンネルに電圧コンパレータを用いることを包含する、項目９に記載の方法。
（項目１１）
上記１つ以上の中間チャンネルの上記出力チャンネルへの上記接続を自動感知するためのセンサーを提供することをさらに包含し、
該センサーは、上記電圧コンパレータによって提供される論理値を感知し、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続にしたがって該出力チャンネル間で上記出力電流を分配することは、該センサーによって感知されたように、それぞれの該出力チャンネルに関連するそれぞれの電圧コンパレータによって提供される該論理値にしたがって該出力電流を分配することを包含する、項目１０に記載の方法。
（項目１２）
出力チャンネル間で出力電流をフレキシブルに分配するためのモノリシックスイッチングレギュレーターであって、該モノリシックスイッチングレギュレーターは、
上記出力チャンネルに接続するための１つ以上の中間チャンネルと、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続をプログラミングするためのプログラム可能な入力ピンと、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続にしたがって、該出力チャンネル間で該出力電流を分配するためのスイッチング論理回路と
を備える、モノリシックスイッチングレギュレーター。
（項目１３）
上記１つ以上の中間チャンネルのそれぞれが２つのスイッチング要素を備える、項目１２に記載のモノリシックスイッチングレギュレーター。
（項目１４）
上記スイッチング要素は、ＦＥＴスイッチと、ＪＦＥＴスイッチと、ＢＪＴスイッチと、ＭＯＳＦＥＴスイッチとダイオードとから成るグループより選択される、項目１３に記載のモノリシックスイッチングレギュレーター。
（項目１５）
上記スイッチング論理回路は、複数のトランスミッションゲートおよび複数の論理ゲートを備える、項目１２に記載のモノリシックスイッチングレギュレーター。
（項目１６）
複数の電圧コンパレータをさらに備える、項目１２に記載のモノリシックスイッチングレギュレーター。
（項目１７）
出力チャンネル間でモノリシックスイッチングレギュレーターの出力電流をフレキシブルに分配するための方法であって、該方法は、
該出力チャンネルに接続するための１つ以上の中間チャンネルを提供することと、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続をプログラミングすることと、
該１つ以上の中間チャンネルの該出力チャンネルへの該接続にしたがって、該出力チャンネル間で該出力電流を分配することと
を包含する、方法。
（項目１８）
１つ以上の中間チャンネルを提供することは、該１つ以上の中間チャンネルのそれぞれに第１および第２のスイッチング要素を提供することを包含する、項目１７に記載の方法。
（項目１９）
上記１つ以上の中間チャンネルの上記出力チャンネルへの上記接続をプログラミングすることは、プログラム可能な入力ピンを提供することを包含する、項目１７に記載の方法。
（項目２０）
上記１つ以上の中間チャンネルの上記出力チャンネルへの上記接続をプログラミングすることは、上記プログラム可能な入力ピンの電圧と参照電圧とを比較するための電圧コンパレータを用いることを包含する、項目１９に記載の方法。
（項目２１）
上記１つ以上の中間チャンネルの上記出力チャンネルへの上記接続にしたがって該出力チャンネル間に上記出力電流を分配することは、上記電圧コンパレータによって提供される論理値にしたがって該出力電流を分配することを包含する、項目２０に記載の方法。
（摘要）
出力チャンネル間で出力電流をフレキシブルに分配するモノリシックスイッチングレギュレーターが提供される。モノリシックスイッチングレギュレーターは、さらなる電流分割構成を提供するために、出力チャンネルと外部で接続する１つ以上のさらなるチャンネルを含む。外部接続は、さらなる入力ピンを用いて自動感知され得るかまたはプログラミングされ得る。さらなるチャンネルとの外部接続に従って、出力チャンネル間で電流を分配するためにスイッチング論理回路が提供される。
本発明の前記のまたは他の目的は、添付の図面と併せて、以下の詳細を考慮することで明らかとなる。図面において、同様の参照文字は全体を通して同様の部分を参照する。
図１を参照すると、本発明の原理に従うマルチチャンネル、デュアル出力モノリシックスイッチングレギュレーターの一つの例示的実施形態を示す図解的回路図が記載される。マルチチャンネルモノリシックスイッチングレギュレーター１０は２つの出力チャンネル、すなわちチャンネル１５（「Ｃｈ１」）およびチャンネル２０（「Ｃｈ２」）を有し、出力負荷に調整された電圧または電流を提供する。マルチチャンネルレギュレーター１０はまた、「中間チャンネル」２５と言及されるさらなるチャンネル２５（「ＣｈＭＣ」）および、「ＰＲＯＧ」入力ピン３０と言及されるさらなる入力ピン３０を有し、出力チャンネル１５と２０との間でフレキシブルな電流分割を可能とする。
フレキシブルな電流分割は、中間チャンネル２５を出力チャンネル１５および２０の１つまたは両方に接続することにより、また、ＰＲＯＧ入力ピン３０をプログラミングすることにより達成される。マルチチャンネルレギュレーター１０によって提供される総電流は、入力ピン３０のグラウンド、Ｖｃｃ、Ｖｃｃの一部、フローティングへの接続にしたがって、出力チャンネル１５および２０に分配される。
電流分配はスイッチング論理回路３５によって制御される。スイッチング論理回路３５はコンパレータ４０からの入力「Ａ」および「Ｂ」を受けて、基準電圧「ＶＲＥＦ」と比較してＰＲＯＧ入力ピン３０の論理値の結果、入力ＡおよびＢに帰する論理値に従って、電流を出力チャンネル１５および２０に分配する。表１はマルチチャンネルレギュレーター１０に提供される例示的電流分配を示す。
Figure 0004660339
 たとえば、設計者が中間チャンネル２５（ＣｈＭＣ）を出力チャンネル１５（Ｃｈ１）に接続し、ＰＲＯＧ入力ピン３０をＶｃｃに接続する場合、出力チャンネル１５によって提供される出力電流は、出力チャンネル１５、出力チャンネル２０、中間チャンネル２５が相互接続しない場合に、出力チャンネル１５（Ｃｈ１）によって提供される電流および中間チャンネル２５（ＣｈＭＣ）によって提供される電流の合計である。すなわち：
ＩＯＵＴ１＝Ｉｃｈ１＋ＩｃｈＭＣ
この構成において出力チャンネル２０（Ｃｈ２）によって提供される電流は単純に、出力チャンネル１５、出力チャンネル２０、中間チャンネル２５が相互接続しない場合に出力チャンネル２０（Ｃｈ２）によって通常提供される電流である。すなわち：
ＩＯＵＴ２＝Ｉｃｈ２
代替的に、出力チャンネル１５、出力チャンネル２０、中間チャンネル２５が相互接続し、ＰＲＯＧ入力ピン３０がフローティングの場合、マルチチャンネルレギュレーター１０は、それぞれのチャンネルによって提供される電流の合計に等しい出力電流を提供するシングルチャンネル・シングル出力レギュレーターとして動作する。すなわち：
ＩＯＵＴ１＝Ｉｃｈ１＋ＩｃｈＭＣ＋Ｉｃｈ２
それゆえマルチチャンネルレギュレーター１０は、ＰＲＯＧ入力ピン３０の値およびチャンネル１５、２０、２５の間の接続にしたがって、出力チャンネル１５、出力チャンネル２０、中間チャンネル２５の間の出力電流を分配することによって、フレキシブルな電流構成を備える設計者を提供する。
表１に示される電流分配は図解目的のみのために示される例示的な電流分配であることが当業者によって理解されるべきである。ＰＲＯＧ入力ピン３０、チャンネル１５、２０、２５間の接続、スイッチング論理回路３５に割り当てられた値次第で、他の組み合わせが可能である。ＰＲＯＧ入力３０は異なる電圧レベルに接続され得ることもまた当業者によって理解されるべきである。たとえば、ＰＲＯＧ入力ピン３０はたとえばＶｃｃの４分の１といったＶｃｃの一部である電圧レベルに接続され得る。
マルチチャンネルレギュレーター１０は、バックまたはブーストまたはバック・ブーストレギュレーター、電流モードまたは電圧モード、モノリシックスイッチングレギュレーターを実施（ｉｍｐｌｅｍｅｎｔ）するために用いられる任意の他のタイプとして設計され得ることもまた当業者に理解されるべきである。この実施にしたがって、マルチチャンネルレギュレーター１０は、図１には示されないが、エラー増幅器、制御回路、インダクタ、コンデンサなどのレギュレーターにおいて一般的に実施される他の回路成分を有し得る。
さらに、当業者は、マルチチャンネルレギュレーター１０は例示目的のみのために示され、本発明の原理に従って他のマルチチャンネル構成も用いられ得ることを理解すべきである。たとえば、４チャンネルレギュレーターは、いくつかのさらなる中間チャンネルおよび関連するＰＲＯＧピンを用いて設計され得て、より多くの電流分割構成を達成する。
図２Ａ〜図２Ｅを参照すると、図１に示されるマルチチャンネルのデュアル出力モノリシックスイッチングレギュレーターのために、表１に示される例示的電流分配を達成するための外部チャンネル接続を示す例示的回路図が記載される。マルチチャンネルスイッチングレギュレーター４１〜４４および４６は２つの出力チャンネル、「Ｃｈ１」および「Ｃｈ２」、さらなる中間チャンネル「ＣｈＭＣ」を有し、これらは、外部と接続し、表１に示される例示的電流分配構成を提供する。マルチチャンネルスイッチングレギュレーター４１〜４４および４６はまた、図１を参照して既に考察されたように、さらなる「ＰＲＯＧ」入力ピンを有する。
マルチチャンネルスイッチングレギュレーター４１は、表１の行１に示される電流分配を提供し、マルチチャンネルスイッチングレギュレーター４２および４６は表１の行２に示される電流分配を提供し、マルチチャンネルスイッチングレギュレーター４３は表１の行３に示される電流分配を提供し、マルチチャンネルスイッチングレギュレーター４４は表１の行４の電流分配を提供する。
図２Ｅに示されるスイッチングレギュレーター４６は、出力コンデンサにおいてＣｈ１およびＣｈ２を外部的に接続することで、マルチチャンネルのシングル出力スイッチングレギュレーターとして動作する。この例示的構成において、Ｃｈ１はＣｈＭＣおよびＣｈ２の各々よりも多くの電流を提供するが、ＣｈＭＣとＣｈ２の総計によってほぼ同じ電流が提供される。図２Ｅに示されるようにチャンネルを共に接続することによって、設計者は、マルチチャンネル・マルチ出力スイッチングレギュレーターを、所望されるマルチチャンネル・シングル出力スイッチングレギュレーターに容易に変換できる。
図３を説明すると、図１に示されるマルチチャンネルモノリシックスイッチングレギュレーターを備え使用するためのスイッチング論理回路の例示的回路図が記載される。スイッチング論理回路３５は７つの入力を有する。すなわち：（１）図１に示されるコンパレータ４０からの入力４５（「Ａ」）；（２）図１に示されるコンパレータ４０からの入力５０（「Ｂ」）；（３）ＰＷＭ論理ブロック内部マルチチャンネルレギュレーター１０からの入力５５（「ＰＷＭ１」）；（４）別のＰＷＭ論理ブロック内部マルチチャンネルレギュレーター１０からの入力６０（「ＰＷＭ２」）；（５）入力信号６５（「反転ＢＯＦＦ１」）；（６）入力信号７０（「反転ＢＯＦＦＭＣ」）；（７）入力信号７５（「反転ＢＯＦＦ２」）である。
スイッチング論理回路３５は、出力チャンネル１５と出力チャンネル２０と中間チャンネル２５との接続、および、入力４５（Ａ）と５０（Ｂ）の論理値に基づいて、出力チャンネルへの電流分配をプログラミングする。
電流は、トランスミッション・ゲート１１０および１１５を介して出力８０〜１０５に分配される。たとえば、入力４５（Ａ）での論理値がハイの場合、トランスミッション・ゲート１１０のトランジスタＧ１およびＧ２は「ＯＮ」になる。入力５０（Ｂ）での論理値がローの場合、トランスミッションゲート１１５の両トランジスタＧ３およびＧ４は「ＯＦＦ」になる。この場合、トランスミッション・ゲート１１０は「通過」ゲートとして作用し、その入力はその出力に接続される一方、トランスミッションゲート１１５は開回路として作用する。
その結果、トランスミッション・ゲート１１０および１１５のノード「Ｐ」は入力５５（ＰＷＭ１）に接続される。両出力８０（ＴＧ１）および出力１００（ＴＧＭＣ）は入力５５（ＰＷＭ１）に接続される。出力８５（ＢＧ１）および出力１０５（ＢＧＭＣ）は共に接続され、出力チャンネル１５が電流を提供する。その電流は、出力チャンネル１５に提供される電流と中間チャンネル２５に提供される電流の合計であって、そのとき、これらのチャンネルは接続されていない。出力チャンネル２０に提供される電流は単純に、出力チャンネル１５、出力チャンネル２０、中間チャンネル２５が相互接続しない場合に、出力チャンネル２０に通常提供される電流である。入力４５（Ａ）がハイで入力５０（Ｂ）がローであるこの例示的状況は、上記の表１の第１行に示される。
入力４５（Ａ）および入力５０（Ｂ）がハイの場合（表１の行４にしたがって）、両トランスミッション・ゲート１１０および１１５は通過ゲートとして作用し、それにより、マルチチャンネルレギュレーター１０をシングルチャンネル・シングル出力レギュレーターに変換する。出力チャンネル１０、出力チャンネル１５、中間チャンネル２５は、それから相互接続する。これが表１の最終行に示される状況である。
表１に示される他の２つの状況（表１の行２および３）は、トランスミッション・ゲート１１０が開回路として作用し、トランスミッションゲート１１５が表１の行２に示される状況のため通過ゲートとして作用し、両トランスミッションゲート１１０および１１５が表１の行３に示される状況のために開回路として作用することで、同様に達成される。
スイッチング論理回路３５が異なる論理ゲートを用いて異なる方法で実施され得ることが当業者に理解されるべきである。たとえば、「ｎチャンネル」トランジスタが出力チャンネル１５、出力チャンネル２０、中間チャンネル２５の上下の両ゲートに望まれる場合、図３に示される「ＡＮＤ」ゲートは「ＮＯＲ」ゲートに代用され得て、反転ＢＯＦＦはＢＯＦＦになり得る。
図４を参照すると、本発明の原理に従い、マルチチャンネルモノリシックスイッチングレギュレーターの好ましい実施形態を示す例示的回路図が記載される。
マルチチャンネルモノリシックスイッチングレギュレーター１２５は２つの出力チャンネル、すなわちチャンネル１３０（「Ｃｈ１」）とチャンネル１３５（「Ｃｈ２」）を有し、調整された電圧または電流を出力負荷で提供する。マルチチャンネルレギュレーター１２５はまた、「中間チャンネル」１４０と言及される、さらなるチャンネル１４０（「ＣｈＭＣ」）と、センサー・スイッチング論理回路１４５を有し、出力チャンネル１３０と１３５の間でフレキシブルな電流分割を可能にする。
フレキシブルな電流分割は、中間チャンネル１４０を出力チャンネル１３０および１３５の１つ以上に接続することで達成される。電流分配はセンサー・スイッチング論理回路１４５によって制御される。センサー・スイッチング論理回路１４５はコンパレータ１５０および１５５から入力「Ｄ］および「Ｅ」をそれぞれ受け取り、チャンネル１３０〜１４０の接続のセンシングの結果、入力ＤおよびＥに帰する論理値にしたがって、電流を出力チャンネル１３０および１３５に分配する。
センサー・スイッチング論理回路１４５は、出力チャンネル１３０および１３５に対応するすべてのスイッチング要素をＯＦＦにする一方で、チャンネル１４０の上下のスイッチング要素をＯＮ／ＯＦＦにすることで、チャンネル１３０〜１４０の外部接続を感知する。電流コンパレータ１５０および１５５はそれぞれ、出力チャンネル１３０の結合ノードＣＮ１および出力チャンネル１３５の結合ノードＣＮ２における電圧をモニタリングする一方、回路１４５は中間チャンネル１４０がどのように外部と接続するかを決定する。それぞれの結合ノードは、上下スイッチのそれぞれの出力チャンネル間に電気的に配置される。
マルチチャンネルモノリシックスイッチングレギュレーター１２５によって提供される例示的電流分配は、図４および図６に参照し、以下の表２に示される。好ましい実施形態において、センサー時間は、マルチチャンネルモノリシックスイッチングレギュレーター１２５の初めの起動段階中に実行される。
Figure 0004660339
 たとえば、中間チャンネル１４０における上切り替え要素がＯＮで、中間チャンネル１４０における下切り替え要素がＯＦＦのときに、出力チャンネル１３０の接続ノードにおける電圧がハイになる場合、センサー・スイッチング論理回路１４５は、中間チャンネル１４０が出力チャンネル１３０に接続することを決定する。確認するために、中間チャンネル１４０の上切り替え要素はその後ＯＦＦになり、下スイッチング要素はＯＮになる。第１のチャンネルに対応する電圧コンパレータは、第１のチャンネルの結合ノードにおける電圧がそれに応じて下がるか否かを確認する。センサー時間後、スイッチング論理回路は、中間チャンネルの外部接続に従って、電流を出力チャンネルに分配する。
表２に示される電流分配は解説目的のみのたに示される例示的電流分配であることが当業者に理解されるべきである。
マルチチャンネルレギュレーター１２５は、バックまたはブーストまたはバック・ブーストレギュレーター、電流モードまたは電圧モード、モノリシックスイッチングレギュレーターを実施するために用いられる任意の他のタイプとして設計され得ることが当業者に理解されるべきである。その実施にしたがって、マルチチャンネルレギュレーター１２５は、図４に示されないが、エラー増幅器、制御回路、インダクタ、コンデンサのような他の回路成分を有し得る。
さらに、当業者は、マルチチャンネルレギュレーター１２５は例示目的のみのために示されるのであって、本発明の原理に従って、他のマルチチャンネル構成が用いられ得ることを理解すべきである。たとえば、４チャンネルレギュレーターは２つのさらなる中間チャンネルを備えて設計され得て、表２に示されるのよりも多くの電流分割構成を達成する。
図５Ａ〜５Ｅを説明すると、図４に示されるマルチチャンネル・デュアル出力モノリシックスイッチングレギュレーターのために、図２に示される例示的電流分配を達成するための外部チャンネル接続を示す例示的回路図が記載される。マルチチャンネルスイッチングレギュレーター１５６〜１５９および１６１は、２つの出力チャンネル「Ｃｈ１」と「Ｃｈ２」、およびさらなる中間チャンネル「ＣｈＭＣ」を有し、これらは外部と接続し、表２に示される例示的電流分配構成を提供する。
マルチチャンネルスイッチングレギュレーター１５６は表２の行１に示される電流分配を提供し、マルチチャンネルスイッチングレギュレーター１５７および１６１は表２の行２に示される電流分配を提供し、マルチチャンネルスイッチングレギュレーター１５８は表２の行３に示される電流分配を提供し、マルチチャンネルスイッチングレギュレーター１５９は表２の行４の電流分配を提供する。
図５Ｅに示されるスイッチングレギュレーター１６１は、出力コンデンサでＣｈ１およびＣｈ２を外部に接続することで、マルチチャンネル・シングル出力スイッチングレギュレーターとして動作する。この例示的構成において、Ｃｈ１は、ＣｈＭＣおよびＣｈ２のそれぞれよりも多くの電流を提供するが、ＣｈＭＣとＣｈ２の合計によってほぼ同じ電流が提供される。図５Ｅに示されるようにチャンネルを共に接続することにより、設計者は、マルチチャンネル・マルチ出力スイッチングレギュレーターを、所望されるマルチチャンネル・シングル出力スイッチングレギュレーターに容易に変換できる。
図６を参照すると、図４に示されるマルチチャンネルモノリシックスイッチングレギュレーターとともに使用するための、センサー・スイッチング論理回路の例示的回路図が記載される。センサー・スイッチング論理回路１４５は７つの入力を有する。すなわち：（１）図４に示されるコンパレータ１５０からの入力１６０（「Ｄ」）；（２）図４に示されるコンパレータ１５５からの入力１６５（「Ｅ」）；（３）ＰＷＭ論理ブロック内部マルチチャンネルレギュレーター１２５からの入力１７０（「ＰＷＭ１」）；（４）別のＰＷＭ論理ブロック内部マルチチャンネルレギュレーター１２５からの入力１７５（「ＰＷＭ２」）；（５）入力信号１８０（「反転ＢＯＦＦ１」）；（６）入力信号１８５（「反転ＢＯＦＦＭＣ」）；（７）入力信号１９０（「反転ＢＯＦＦ２」）である。
センサー・スイッチング論理回路１４５は、出力チャンネル１３０と出力チャンネル１３５と中間チャンネル１４０の接続を感知するためのセンサー１９５を有する。つまり、チャンネル１３０〜１４０が設計者によって外部的に相互接続しているか否か、またどのように接続しているかを決定するためである。センサー１９５は、スイッチと論理回路の結合を用いて実施され得て、信号２５０〜２７５を介してスイッチング要素２００〜２２５の動作を制御する。信号２５０〜２７５は、（それぞれ）スイッチ２００〜２２５のゲートＴＧ１、ＢＧ１、ＴＧ２、ＢＧ２、ＴＧＭＣ、ＢＧＭＣと結合される。
第１に、適切な信号が信号２５０〜２７５に供給されることによって、センサー１９５は、出力チャンネル１３０の上スイッチ２００および下スイッチ２０５をＯＦＦに、また、出力チャンネル１３５の上スイッチ２１０および下スイッチ２１５をＯＦＦにする一方で、中間チャンネル１４０の上スイッチ２２０をＯＮにする。センサー１９５はそれから結合ノードＣＮ１およびＣＮ２の電圧、つまり、それぞれのチャンネルの上下スイッチ間のノードをモニタリングし、中間チャンネル１４０が、出力チャンネル１３０または出力チャンネル１３５またはその両方に接続しているか否かを決定する。
たとえば、中間チャンネル１４０の上スイッチ２２０がＯＮで中間チャンネル１４０の下スイッチ２２５がＯＦＦの時に、出力チャンネル１３０の結合ノードＣＮ１における電圧がハイになる場合、センサー１９５は、中間チャンネル１４０が出力チャンネル１３０に接続していると決定する。同様に、中間チャンネル１４０の上スイッチ２２０がＯＮで、中間チャンネル１４０の下スイッチ２２５がＯＦＦのときに、出力チャンネル１３５の結合ノードＣＮ２における電圧がローの場合、センサー１９５は、中間チャンネル１４０が出力チャンネル１３５に接続していないと決定する。確認するために、中間チャンネル１４０の上スイッチ２２０はその後ＯＦＦになり、下スイッチ２２５はＯＮになる。電圧コンパレータ１５０はそれから、出力チャンネル１３０における電圧がそれに応じて下がったかを確認する。そうである場合、ライン「Ｆ」の論理値はハイに設定され、ライン「Ｇ」の論理値はローに設定される。そうすることによって、表２の第１行に示され、図４に参照して上記された電流分配に対応する。この場合、トランスミッション・ゲート２３０は通過ゲートして作用する一方で、トランスミッションゲート２３５は開回路として作用する。
同様に、中間チャンネル１４０の上スイッチ２２０がＯＮで、中間チャンネル１４０の下スイッチ２２５がＯＦＦのときに、出力チャンネル１３５の結合ノードＣＮ２における電圧がハイになる場合、センサー１９５は、中間チャンネル１４０が出力チャンネル１３５に結合していると決定する。同様に、中間チャンネル１４０の上スイッチ２２０がＯＮで、中間チャンネル１４０の下スイッチ２２５がＯＦＦのときに、出力チャンネル１３０の結合ノードＣＮ１における電圧がローである場合、センサー１９５は、中間チャンネル１４０が出力チャンネル１３０に接続していないと決定する。確認するために、中間チャンネル１４０の上スイッチ２２０はその後ＯＦＦにされ、下スイッチ２２５はＯＮにされる。電圧コンパレータ１５５はそれから、出力チャンネル１３５の電圧がそれに応じて下がったかを確認する。そうである場合、ライン「Ｆ」の論理値はローに設定され、ライン「Ｇ」の論理値はハイに設定され、それによって、表２の第２行に示され、図４に参照して上記された電流分配に対応する。
表２に示される他の２つの状況（表２の行３および行４）は、スイッチ２２０および２２５がＯＮ／ＯＦＦにされる場合、センサー１９５が、出力チャンネル１３０の結合ノードＣＮ１および出力チャンネル１３５の結合ノードＣＮ２における電圧をそれぞれモニタリングすることによって、同様に達成される。
センサー・スイッチング論理回路１４５は、異なる論理ゲートを用いて、多くの方法で実施され得ることが当業者によって理解されるべきである。たとえば、「ｎチャンネル」トランジスタが、出力チャンネル１３０と出力チャンネル１３５と中間チャンネル１４０の上下両ゲートに所望される場合、図６に示される「ＡＮＤ」ゲートは「ＮＯＲ」ゲートに代用され得る。
センサー１９５は、スイッチ２００〜２２５の動作を制御する性能を有するトランジスターおよび論理ゲートの結合を用いて実施され得ることもまた、当業者によって理解されるべきである。
本発明の特定の実施形態の詳細がこれまで記載されてきたが、この記載は単に例証目的のためのみであることが理解されるであろう。本発明の特定の特徴は利便性のためだけに一部の図面において示され、任意の特徴は、本発明にしたがって他の特徴と組み合わせられ得る。記載されたプロセスのステップは順序付けられ得、組み合わせられ得、他のステップが含まれ得る。本開示を考慮して、さらなる変化が当業者に明らかとなり、そのような変化は添付の請求項の範囲内に収まるように意図される。
本発明の原理に従って、マルチチャンネル・デュアル出力モノリシックスイッチングレギュレーターの一つの例示的実施形態を示す例示的回路図である。 図１に示されるマルチチャンネル・デュアル出力モノリシックスイッチングレギュレーターのために、表１に示される例示的電流分配を達成するための外部チャンネル接続を示す例示的回路図である。 図２Ａと同様に、外部チャンネル接続を示す例示的回路図である。 図２Ａと同様に、外部チャンネル接続を示す例示的回路図である。 図２Ａと同様に、外部チャンネル接続を示す例示的回路図である。 図２Ａと同様に、外部チャンネル接続を示す例示的回路図である。 図１に示されるマルチチャンネル・デュアル出力モノリシックスイッチングレギュレーターを用いて使用するためのスイッチング論理回路の例示的回路図である。 本発明の原理に従って、マルチチャンネル・デュアル出力モノリシックスイッチングレギュレーターの好ましい実施形態を示す例示的回路図である。 図４に示されるマルチチャンネル・デュアル出力モノリシックスイッチングレギュレーターのために、表２に示される例示的電流分配を達成するための外部チャンネル接続を示す例示的回路図である。 図５Ａと同様に、外部チャンネル接続を例示的回路図である。 図５Ａと同様に、外部チャンネル接続を例示的回路図である。 図５Ａと同様に、外部チャンネル接続を例示的回路図である。 図５Ａと同様に、外部チャンネル接続を例示的回路図である。 図４に示されるマルチチャンネルデュアル出力モノリシックスイッチングレギュレーターを用いて使用するためのセンサー・スイッチング論理回路の例示的回路図である。
符号の説明
１０、１２５ マルチチャンネルスイッチングレギュレーター
１５、２０、１３０，１３５ 出力チャンネル
３０ ＰＲＯＧ（さらなる）入力ピン
２５、１４０ 中間チャンネル
３５ スイッチング論理回路
４０、１５０、１５５ コンパレータ
１４５ センサー・スイッチング論理回路

Claims (21)

  1. 複数の出力チャンネル間で出力電流をフレキシブルに分配するためのモノリシックスイッチングレギュレーターであって、該モノリシックスイッチングレギュレーターは、
    該複数の出力チャンネルのうちの少なくとも１つの出力チャンネルに接続するための１つ以上の中間チャンネルであって、該少なくとも１つの出力チャンネルに該１つ以上の中間チャンネルが接続される場合に、該１つ以上の中間チャンネルは、該少なくとも１つの出力チャンネルに更なる電流を加える、中間チャンネルと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続を感知し、該１つ以上の中間チャンネルの該出力チャンネルへの該接続にしたがって、該複数の出力チャンネル間で該出力電流を分配するセンサー・スイッチング論理回路と
    を備える、モノリシックスイッチングレギュレーター。
  2. 前記１つ以上の中間チャンネルのそれぞれは、第１および第２のスイッチング要素を備える、請求項１に記載のモノリシックスイッチングレギュレーター。
  3. 前記スイッチング要素は、ＦＥＴスイッチと、ＪＦＥＴスイッチと、ＢＪＴスイッチと、ＭＯＳＦＥＴスイッチと、ダイオードとから成るグループより選択される、請求項２に記載のモノリシックスイッチングレギュレーター。
  4. 前記センサー・スイッチング論理回路は、
    センサーと、
    複数のトランスミッションゲートと、
    複数の論理ゲートと
    を備える、請求項１に記載のモノリシックスイッチングレギュレーター。
  5. 前記センサーは、前記１つ以上の中間チャンネルの前記複数の出力チャンネルのうちの前記少なくとも１つの出力チャンネルへの前記接続を感知するために、複数のスイッチング要素および複数の論理ゲートを備える、請求項４に記載のモノリシックスイッチングレギュレーター。
  6. 複数の電圧コンパレータをさらに備える、請求項１に記載のモノリシックスイッチングレギュレーター。
  7. 複数の出力チャンネル間でモノリシックスイッチングレギュレーターの出力電流をフレキシブルに分配するための方法であって、該方法は、
    該複数の出力チャンネルのうちの少なくとも１つの出力チャンネルに接続するための１つ以上の中間チャンネルを提供することであって、該少なくとも１つの出力チャンネルに該１つ以上の中間チャンネルが接続される場合に、該１つ以上の中間チャンネルは、該少なくとも１つの出力チャンネルに更なる電流を加える、ことと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続を自動感知することと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続にしたがって、該複数の出力チャンネル間で該出力電流を分配することと
    を包含する、方法。
  8. １つ以上の中間チャンネルを提供することは、前記１つ以上の中間チャンネルのそれぞれに第１および第２のスイッチング要素を提供することを包含する、請求項７に記載の方法。
  9. 前記１つ以上の中間チャンネルの前記複数の出力チャンネルのうちの前記少なくとも１つの出力チャンネルへの前記接続を自動感知することは、
    （ａ）該１つ以上の中間チャンネルのそれぞれにおいて前記第１のスイッチング要素をＯＮにする一方で、該１つ以上の中間チャンネルのそれぞれにおいて前記第２のスイッチング要素をＯＦＦにすることと、
    （ｂ）ステップ（ａ）の間、該複数の出力チャンネルのそれぞれにおける電圧をモニタリングすることと、
    （ｃ）該１つ以上の中間チャンネルのそれぞれにおいて該第１のスイッチング要素をＯＦＦにする一方で、該１つ以上の中間チャンネルのそれぞれにおいて該第２のスイッチング要素をＯＮにすることと、
    （ｄ）ステップ（ｃ）の間、該複数の出力チャンネルのそれぞれにおける電圧をモニタリングすることと
    を包含する、請求項８に記載の方法。
  10. ステップ（ｂ）および（ｄ）は、前記複数の出力チャンネルのそれぞれに電圧コンパレータを用いることを包含する、請求項９に記載の方法。
  11. 前記１つ以上の中間チャンネルの前記複数の出力チャンネルのうちの前記少なくとも１つの出力チャンネルへの前記接続を自動感知するためのセンサーを提供することをさらに包含し、
    該センサーは、前記電圧コンパレータによって提供される論理値を感知し、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続にしたがって該複数の出力チャンネル間で前記出力電流を分配することは、該センサーによって感知されたように、該複数の出力チャンネルのそれぞれに関連するそれぞれの電圧コンパレータによって提供される該論理値にしたがって該出力電流を分配することを包含する、請求項１０に記載の方法。
  12. 複数の出力チャンネル間で出力電流をフレキシブルに分配するためのモノリシックスイッチングレギュレーターであって、該モノリシックスイッチングレギュレーターは、
    該複数の出力チャンネルのうちの少なくとも１つの出力チャンネルに接続するための１つ以上の中間チャンネルであって、該少なくとも１つの出力チャンネルに該１つ以上の中間チャンネルが接続される場合に、該１つ以上の中間チャンネルは、該少なくとも１つの出力チャンネルに更なる電流を加える、中間チャンネルと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続をプログラミングするためのプログラム可能な入力ピンと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続にしたがって、該複数の出力チャンネル間で該出力電流を分配するためのスイッチング論理回路と
    を備える、モノリシックスイッチングレギュレーター。
  13. 前記１つ以上の中間チャンネルのそれぞれが２つのスイッチング要素を備える、請求項１２に記載のモノリシックスイッチングレギュレーター。
  14. 前記スイッチング要素は、ＦＥＴスイッチと、ＪＦＥＴスイッチと、ＢＪＴスイッチと、ＭＯＳＦＥＴスイッチと、ダイオードとから成るグループより選択される、請求項１３に記載のモノリシックスイッチングレギュレーター。
  15. 前記スイッチング論理回路は、複数のトランスミッションゲートおよび複数の論理ゲートを備える、請求項１２に記載のモノリシックスイッチングレギュレーター。
  16. 複数の電圧コンパレータをさらに備える、請求項１２に記載のモノリシックスイッチングレギュレーター。
  17. 複数の出力チャンネル間でモノリシックスイッチングレギュレーターの出力電流をフレキシブルに分配するための方法であって、該方法は、
    該複数の出力チャンネルのうちの少なくとも１つの出力チャンネルに接続するための１つ以上の中間チャンネルを提供することであって、該少なくとも１つの出力チャンネルに該１つ以上の中間チャンネルが接続される場合に、該１つ以上の中間チャンネルは、該少なくとも１つの出力チャンネルに更なる電流を加える、ことと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続をプログラミングすることと、
    該１つ以上の中間チャンネルの該複数の出力チャンネルのうちの該少なくとも１つの出力チャンネルへの該接続にしたがって、該複数の出力チャンネル間で該出力電流を分配することと
    を包含する、方法。
  18. １つ以上の中間チャンネルを提供することは、該１つ以上の中間チャンネルのそれぞれに第１および第２のスイッチング要素を提供することを包含する、請求項１７に記載の方法。
  19. 前記１つ以上の中間チャンネルの前記出力チャンネルへの前記接続をプログラミングすることは、プログラム可能な入力ピンを提供することを包含する、請求項１７に記載の方法。
  20. 前記１つ以上の中間チャンネルの前記複数の出力チャンネルのうちの前記少なくとも１つの出力チャンネルへの前記接続をプログラミングすることは、前記プログラム可能な入力ピンの電圧と参照電圧とを比較するための電圧コンパレータを用いることを包含する、請求項１９に記載の方法。
  21. 前記１つ以上の中間チャンネルの前記複数の出力チャンネルのうちの前記少なくとも１つの出力チャンネルへの前記接続にしたがって該複数の出力チャンネル間に前記出力電流を分配することは、前記電圧コンパレータによって提供される論理値にしたがって該出力電流を分配することを包含する、請求項２０に記載の方法。
JP2005293068A 2004-10-08 2005-10-05 モノリシックスイッチングレギュレーターにおけるフレキシブルな電流分割のための回路および方法 Active JP4660339B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/962,302 US7170195B2 (en) 2004-10-08 2004-10-08 Circuits and methods for flexible current partitioning in monolithic switching regulators

Publications (2)

Publication Number Publication Date
JP2006109695A JP2006109695A (ja) 2006-04-20
JP4660339B2 true JP4660339B2 (ja) 2011-03-30

Family

ID=36144605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293068A Active JP4660339B2 (ja) 2004-10-08 2005-10-05 モノリシックスイッチングレギュレーターにおけるフレキシブルな電流分割のための回路および方法

Country Status (3)

Country Link
US (1) US7170195B2 (ja)
JP (1) JP4660339B2 (ja)
TW (1) TWI346439B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754622B2 (en) * 2009-10-30 2014-06-17 Linear Technology Corporation Voltage regulator compensating for voltage drop along conductors between regulator output and load
US9293284B1 (en) * 2011-11-22 2016-03-22 Lockheed Martin Corporation Soft-switching gate control
EP2634901A1 (en) * 2012-02-28 2013-09-04 ST-Ericsson SA Configurable integrated two channel buck converter device
US9871444B2 (en) * 2014-12-24 2018-01-16 Texas Instruments Incorporated Integrated circuit with configurable control and power switches

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152139A (en) * 1978-05-20 1979-11-30 Ricoh Co Ltd Multi-voltage power source
JPS61164466A (ja) * 1985-01-16 1986-07-25 Ricoh Co Ltd 複写機用高圧電源
JP2001203088A (ja) * 2000-01-20 2001-07-27 Koito Mfg Co Ltd 放電灯点灯回路
JP2004518394A (ja) * 2001-01-17 2004-06-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 制御された多出力ｄｃ／ｄｃコンバータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847742A (en) * 1987-02-12 1989-07-11 Hitachi Video Engineering, Inc. Multi-channel inverter circuit
US6301133B1 (en) * 1999-04-07 2001-10-09 Astec International Limited Power supply system with ORing element and control circuit
US6137274A (en) * 2000-02-02 2000-10-24 National Semiconductor Corporation Switching DC-to-DC converter and conversion method with current sharing between paralleled channels
DE10011211B4 (de) * 2000-03-08 2004-08-05 Pilz Gmbh & Co. Sicherheitsschaltgerät und Sicherheitsschaltgeräte-System
US6246222B1 (en) * 2000-08-30 2001-06-12 National Semiconductor Corporation Switching DC-to-DC converter and conversion method with rotation of control signal channels relative to paralleled power channels
US6744151B2 (en) * 2002-09-13 2004-06-01 Analog Devices, Inc. Multi-channel power supply selector

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152139A (en) * 1978-05-20 1979-11-30 Ricoh Co Ltd Multi-voltage power source
JPS61164466A (ja) * 1985-01-16 1986-07-25 Ricoh Co Ltd 複写機用高圧電源
JP2001203088A (ja) * 2000-01-20 2001-07-27 Koito Mfg Co Ltd 放電灯点灯回路
JP2004518394A (ja) * 2001-01-17 2004-06-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 制御された多出力ｄｃ／ｄｃコンバータ

Also Published As

Publication number Publication date
US20060076936A1 (en) 2006-04-13
JP2006109695A (ja) 2006-04-20
TWI346439B (en) 2011-08-01
US7170195B2 (en) 2007-01-30
TW200633347A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
US20240014736A1 (en) Switched-capacitor power converters
JP5222725B2 (ja) 集積された理想的なダイオード機能を有する二入力ｄｃ／ｄｃ変換器
US20070097574A1 (en) Methods and apparatus for dc-dc converter having independent outputs
US8593834B2 (en) DC converter with independently controlled outputs
US7304462B2 (en) Compensated droop method for paralleling of power supplies (C-droop method)
US7253596B2 (en) Power supply apparatus capable of supplying a stable converted voltage
CN102548127B (zh) 多通道led驱动器
US9265101B2 (en) LED drive system for controlling an off-chip power supply
US8248000B2 (en) Light emitting device driver circuit, light emitting device array controller and control method thereof
US8022683B2 (en) Powering a power supply integrated circuit with sense current
US7802113B2 (en) MCU with on-chip boost converter controller
US7619450B2 (en) Start-up circuit for providing a start-up voltage to an application circuit
US20130245854A1 (en) Configuration method for a power supply controller and a controller employing same
TW201013616A (en) LED display system and control method thereof and driver of the LED display system and control method for the driver
US6734656B2 (en) Buck regulator with monolithic N- channel upper FET and pilot current sensing
US7915870B2 (en) Method of forming a current sense circuit and structure therefor
CN107431427B (zh) 在组合开关与线性调节器中使用pmos电源开关
US20210203230A1 (en) Switching converter with voltage and current dual-loop control and control method thereof
US6650100B1 (en) Bootstrap technique for a multiple mode switching regulator
JP4660339B2 (ja) モノリシックスイッチングレギュレーターにおけるフレキシブルな電流分割のための回路および方法
US11588403B2 (en) Buck-boost converting circuit
US20050036255A1 (en) Multichannel DC/DC converter
US7301317B1 (en) Output current sharing
WO2008027038A1 (en) Charge pump controller and method therefor
US20170054368A1 (en) Multi-Topology Power Converter Controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4660339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250