JP4659391B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4659391B2
JP4659391B2 JP2004165262A JP2004165262A JP4659391B2 JP 4659391 B2 JP4659391 B2 JP 4659391B2 JP 2004165262 A JP2004165262 A JP 2004165262A JP 2004165262 A JP2004165262 A JP 2004165262A JP 4659391 B2 JP4659391 B2 JP 4659391B2
Authority
JP
Japan
Prior art keywords
semiconductor device
antenna
slit
suspension pin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004165262A
Other languages
Japanese (ja)
Other versions
JP2005346412A (en
Inventor
和也 川村
英彦 神藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Renesas Electronics Corp filed Critical Hitachi Ltd
Priority to JP2004165262A priority Critical patent/JP4659391B2/en
Publication of JP2005346412A publication Critical patent/JP2005346412A/en
Application granted granted Critical
Publication of JP4659391B2 publication Critical patent/JP4659391B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Description

本発明は半導体チップ及びアンテナを内蔵した半導体装置、特に、半導体チップの真贋を判定する無線周波数識別(RFID)チップを有する半導体装置に関する。   The present invention relates to a semiconductor device including a semiconductor chip and an antenna, and more particularly to a semiconductor device having a radio frequency identification (RFID) chip for determining the authenticity of a semiconductor chip.

従来、半導体チップ及びアンテナを備えた半導体装置は、非接触ICカード、ICタグ等に使用されており、リーダライタとの間で無線によって信号を送受信できるため、接触式の半導体装置のように外部端子等の損傷が無く、且つ、データの改ざん等が行われ難いと言う利点を備えている。この種の半導体装置として、特開2001−52137号公報(特許文献1)には、ICチップと当該ICチップのパッド部に無線通信用のコイルの両端を接続すると共に、ICチップとアンテナコイルとを樹脂モールドすることにより一体化した半導体装置が開示されている。また、特許文献1は、平面的に配置されたアンテナコイルの両端に、ICチップを直接接続した半導体装置を明らかにしている。この場合、アンテナコイルはリードフレーム又は配線タブの配線支持部を切断することによって構成できる。   Conventionally, a semiconductor device including a semiconductor chip and an antenna is used for a non-contact IC card, an IC tag, and the like, and can transmit and receive signals wirelessly with a reader / writer. There is an advantage that there is no damage to the terminals and the like, and that the data is not easily falsified. As this type of semiconductor device, Japanese Patent Laid-Open No. 2001-52137 (Patent Document 1) discloses an IC chip and both ends of a coil for wireless communication connected to a pad portion of the IC chip, and an IC chip and an antenna coil. A semiconductor device integrated by resin molding is disclosed. Patent Document 1 discloses a semiconductor device in which an IC chip is directly connected to both ends of a planar antenna coil. In this case, the antenna coil can be configured by cutting the wiring support portion of the lead frame or the wiring tab.

この構成によれば、アンテナコイルとICチップを搭載する基板を不要にすることができ、このため、半導体装置の厚さを0.3〜0.5mm程度まで薄くすることができる。   According to this configuration, the substrate on which the antenna coil and the IC chip are mounted can be eliminated, and thus the thickness of the semiconductor device can be reduced to about 0.3 to 0.5 mm.

一方、特開平11−316809号公報(特許文献2)には、パチンコ台、パチスロ台等の遊技器具に使用される半導体装置が開示されている。特許文献2に示された半導体装置は、マイクロプロセッサIC或いはメモリICが不正ICに替えられていないかを判断するために、マイクロプロセッサIC、メモリIC等の第1の半導体チップのほかに、IDコードを格納した第2の半導体チップを備えている。   On the other hand, Japanese Patent Application Laid-Open No. 11-316809 (Patent Document 2) discloses a semiconductor device used for a game machine such as a pachinko machine or a pachislot machine. In order to determine whether the microprocessor IC or the memory IC is replaced with an illegal IC, the semiconductor device disclosed in Patent Document 2 uses an ID in addition to the first semiconductor chip such as the microprocessor IC and the memory IC. A second semiconductor chip storing a code is provided.

具体的に説明すると、第1の半導体チップはリードフレームに実装され、これらリードフレームを介して、電源電圧、制御信号、及び、データを送受することができ、他方、第2の半導体チップはアンテナを構成するコイルに接続されており、アンテナを介して、第1の半導体チップとは独立にデータを送信することができる。第2の半導体チップは第1の半導体チップの稼動中か否かに関係無く、データを外部装置に送信し、外部装置では、第2の半導体チップのIDコード、パスワード等を監視することによって第1の半導体チップが不正なICに取り換えられていないかを判断することができる。   More specifically, the first semiconductor chip is mounted on a lead frame, and a power supply voltage, a control signal, and data can be transmitted and received through the lead frame, while the second semiconductor chip is an antenna. The data can be transmitted independently of the first semiconductor chip via the antenna. Regardless of whether the first semiconductor chip is in operation or not, the second semiconductor chip transmits data to the external device, and the external device monitors the ID code, password, etc. of the second semiconductor chip. It is possible to determine whether one semiconductor chip has been replaced with an unauthorized IC.

更に、特許文献2では、第1の半導体チップを実装したリードフレームとは異なる平面上に、第2の半導体チップ及びアンテナコイルを設けた2層構造の半導体装置が開示されている。   Further, Patent Document 2 discloses a semiconductor device having a two-layer structure in which a second semiconductor chip and an antenna coil are provided on a plane different from the lead frame on which the first semiconductor chip is mounted.

特開2001−52137号公報JP 2001-52137 A 特開平11−316809号公報JP 11-316809 A

特許文献1では、アンテナの両端に直接半導体チップを搭載した半導体装置を開示すると共に、リードフレームによってコイル状に形成することによってアンテナを構成している。特許文献1に示されたように、半導体チップを搭載したリードフレームと、アンテナを構成するリードフレームを平面的に配置した場合、半導体装置の厚さを薄くすることができる反面、アンテナを構成するリードフレームの占有面積が広くなって、平面的な面積が大きくなってしまうと言う欠点がある。   Patent Document 1 discloses a semiconductor device in which a semiconductor chip is directly mounted on both ends of an antenna, and the antenna is configured by forming it in a coil shape with a lead frame. As shown in Patent Document 1, when a lead frame on which a semiconductor chip is mounted and a lead frame constituting an antenna are arranged in a plane, the thickness of the semiconductor device can be reduced, but the antenna is constituted. There is a disadvantage that the area occupied by the lead frame is increased and the planar area is increased.

他方、特許文献2のように、RFIDチップのような第2の半導体チップをROM等の第1の半導体メモリとは異なる面上に2層に積層した場合、平面的な面積の拡大は防止できるものの、半導体装置の厚さが厚くなってしまうと言う欠点がある。また、2つの半導体チップを2層構造にした状態で、両半導体チップを樹脂によって封止するためには、パッケージ自体の設計を変更する必要があると共に、製造も難しいと言う欠点がある。この結果、特許文献2に示された半導体装置はコストの上昇は避けられないと言う欠点がある。   On the other hand, when a second semiconductor chip such as an RFID chip is stacked in two layers on a different surface from the first semiconductor memory such as a ROM as in Patent Document 2, an increase in planar area can be prevented. However, there is a drawback that the thickness of the semiconductor device is increased. In addition, in order to seal both semiconductor chips with a resin in a state where the two semiconductor chips have a two-layer structure, it is necessary to change the design of the package itself, and it is also difficult to manufacture. As a result, the semiconductor device disclosed in Patent Document 2 has a drawback that an increase in cost is inevitable.

更に、特許文献1及び2はリードフレームをコイル状に形成することによってアンテナを構成するか、リードフレームとは別にアンテナを構成しており、アンテナを収納するスペースを縮小することについて、全く示唆していない。   Further, Patent Documents 1 and 2 completely suggest that the antenna is configured by forming the lead frame in a coil shape, or that the antenna is configured separately from the lead frame and the space for housing the antenna is reduced. Not.

本発明の目的は平面的な占有面積を小さくできると共に、厚さをも薄くできるアンテナ搭載型半導体装置を提供することである。   An object of the present invention is to provide an antenna-mounted semiconductor device that can reduce the planar occupation area and also reduce the thickness.

本発明の他の目的は半導体チップ用のリードフレームを有効に利用したアンテナ搭載型半導体装置を提供することである。   Another object of the present invention is to provide an antenna-mounted semiconductor device that effectively uses a lead frame for a semiconductor chip.

本発明の更に他の目的はRFIDチップに適した構造を備えた半導体装置を提供することである。   Still another object of the present invention is to provide a semiconductor device having a structure suitable for an RFID chip.

本発明の第1の態様によれば、半導体チップとアンテナとを含む半導体装置において、前記半導体チップが搭載されるアイランドと前記アイランドを支持する吊りピンとを備え、前記アンテナは、前記吊りピンを部分的に切り欠くことによって形成されたスリットにより前記吊りピンに形成され、前記スリットは、前記吊りピンの長さ及び幅方向に延在し、前記スリットは前記幅方向に延びる第1のスリット部分と、前記第1のスリット部分に連続し、前記長さ方向に延びる第2のスリット部分とを有していることを特徴とする半導体装置が得られる。 According to a first aspect of the present invention, in a semiconductor device including a semiconductor chip and an antenna, the semiconductor device includes an island on which the semiconductor chip is mounted and a suspension pin that supports the island, and the antenna includes the suspension pin partially Are formed in the suspension pin by a slit formed by cutting out, and the slit extends in the length and width direction of the suspension pin, and the slit is a first slit portion extending in the width direction. A semiconductor device comprising a second slit portion that is continuous with the first slit portion and extends in the length direction is obtained.

本発明によれば、リードフレームの一部にアンテナを形成することにより、リードフレーム自体に、リードフレーム本来の機能の他に、アンテナとしての機能を持たせることができ、アンテナ領域を別の層上に設ける等、2層構造を取る必要がなくなるため、半導体装置製造プロセスを簡略化できるだけでなく、コスト的にも安価な半導体装置を得ることができる。更に、本発明では、従来のパッケージをそのまま使用できるため、新たなパッケージを開発する必要がなく、コストを大幅に低下させることができる。   According to the present invention, by forming the antenna on a part of the lead frame, the lead frame itself can be provided with a function as an antenna in addition to the original function of the lead frame. Since it is not necessary to have a two-layer structure such as being provided on the semiconductor device, it is possible not only to simplify the semiconductor device manufacturing process but also to obtain a low-cost semiconductor device. Furthermore, in the present invention, since the conventional package can be used as it is, it is not necessary to develop a new package, and the cost can be greatly reduced.

図1を参照すると、本発明の一実施形態に係る半導体装置10は、矩形形状のSDIP(Shrink Dual In Package)型の半導体装置であり、ここでは、カバーを形成するモールド部分を取り除いた状態が示されている。尚、本発明は、SDIP型半導体装置だけでなく、他の形式の半導体装置、例えば、SOP(Small Out−line Package)型の半導体装置、QFP(Quad Flat Package)型の半導体装置にも適用できる。   Referring to FIG. 1, a semiconductor device 10 according to an embodiment of the present invention is a rectangular SDIP (Shrink Dual In Package) type semiconductor device. Here, a state where a mold part forming a cover is removed is shown. It is shown. The present invention can be applied not only to the SDIP type semiconductor device but also to other types of semiconductor devices, for example, an SOP (Small Out-line Package) type semiconductor device and a QFP (Quad Flat Package) type semiconductor device. .

図示された半導体装置10は、マイクロプロセッサIC、メモリIC等の第1の半導体チップ11とリードフレーム13とを含み、リードフレーム13は、第1の半導体チップ11を搭載するアイランド131、当該アイランド131を支持する吊りピン132、及び、これらアイランド131、吊りピン132を囲むように配置された複数のリード133とによって構成されている。リードフレーム13のうち、リード133は半導体装置10の長手方向に沿って図の上下に配置されたピン14に接続されている。尚、吊りピン132はグランドに接続されるピン14に接続されていても良い。   The illustrated semiconductor device 10 includes a first semiconductor chip 11 such as a microprocessor IC and a memory IC and a lead frame 13. The lead frame 13 includes an island 131 on which the first semiconductor chip 11 is mounted, and the island 131. And the island 131 and a plurality of leads 133 arranged so as to surround the suspension pin 132. Of the lead frame 13, the lead 133 is connected to the pins 14 arranged at the top and bottom of the drawing along the longitudinal direction of the semiconductor device 10. The suspension pin 132 may be connected to the pin 14 connected to the ground.

更に、図示された半導体装置10には、第1の半導体チップ11が不正ICに替えられていないかを判断するために、IDコードを格納した第2の半導体チップ12が搭載されている。図1に示された第2の半導体チップ12は無線周波数識別(RFID)チップであるものとする。   Furthermore, in the illustrated semiconductor device 10, a second semiconductor chip 12 storing an ID code is mounted in order to determine whether or not the first semiconductor chip 11 has been replaced with an unauthorized IC. The second semiconductor chip 12 shown in FIG. 1 is a radio frequency identification (RFID) chip.

ここで、RFIDチップは、例えば、特開2001−250097号公報等にも記載されているように、通常、ICタグとして使用され、非接触で外部機器から電力の供給及び情報を受け、外部機器へ情報を出力する非接触ICカード等に用いられている。   Here, the RFID chip is normally used as an IC tag as described in, for example, Japanese Patent Application Laid-Open No. 2001-250097, etc., and receives power supply and information from an external device in a non-contact manner. It is used for non-contact IC cards and the like that output information.

図2を参照して、第2の半導体チップ12として使用されるRFIDチップを概略的に説明する。図示されたRFIDチップ(即ち、第2の半導体チップ12)は、外部機器から電力及び情報を受けるアンテナ15に接続されるべき2つの入出力端子16及び17を備えている。ここで、本発明に係るアンテナ15は、後述するように、リードフレーム13の吊りピン132に形成されている。   An RFID chip used as the second semiconductor chip 12 will be schematically described with reference to FIG. The illustrated RFID chip (that is, the second semiconductor chip 12) includes two input / output terminals 16 and 17 to be connected to an antenna 15 that receives power and information from an external device. Here, the antenna 15 according to the present invention is formed on the suspension pin 132 of the lead frame 13 as described later.

RFIDチップは入出力端子16及び17に接続された共振コンデンサ18と情報処理回路20とによって構成されている。RFIDチップに含まれている情報処理回路20は、マイクロプロセッサユニット(MPU)22及び当該MPU22の動作プログラム及び識別情報を格納した消去可能な不揮発性メモリ24と有すると共に、外部機器からアンテナ15及び共振コンデンサ18を介して受信した所定周波数の交流波を平滑整流して、直流に変換する平滑整流回路26、及び、通信制御回路28とによって構成されている。   The RFID chip includes a resonance capacitor 18 and an information processing circuit 20 connected to input / output terminals 16 and 17. The information processing circuit 20 included in the RFID chip includes a microprocessor unit (MPU) 22 and an erasable nonvolatile memory 24 that stores an operation program and identification information of the MPU 22, and an antenna 15 and resonance from an external device. A smoothing rectification circuit 26 that smoothes and rectifies an alternating current wave having a predetermined frequency received via the capacitor 18 and converts it into direct current, and a communication control circuit 28 are included.

MPU22は、平滑整流回路26からの直流電力及び通信制御回路28からの復調データ、クロックに従って動作を行うと共に、不揮発性メモリ24から読出されたデータは通信制御回路28により変調された後、アンテナ15を介して外部機器に出力される。このことからも明らかな通り、図示された通信制御回路28は、外部機器との送受信に必要な変復調回路、クロック再生回路、及び、キャリア発生回路を含んでいる。   The MPU 22 operates in accordance with the DC power from the smoothing rectifier circuit 26, the demodulated data from the communication control circuit 28, and the clock, and the data read from the nonvolatile memory 24 is modulated by the communication control circuit 28 and then the antenna 15 Is output to an external device. As is clear from this, the illustrated communication control circuit 28 includes a modulation / demodulation circuit, a clock recovery circuit, and a carrier generation circuit necessary for transmission / reception with an external device.

図示された構成を備えたRFIDチップは外部機器との間で非接触で識別情報の送受を行うことができる。このようなRFIDチップは前述したように、遊技機、ICカード等に広く応用されている。   The RFID chip having the illustrated configuration can exchange identification information with an external device in a contactless manner. As described above, such RFID chips are widely applied to game machines, IC cards, and the like.

図1に戻ると、第2の半導体チップ12を構成するRFIDチップはリードフレーム13のうち、吊りピン132上に搭載されている。   Returning to FIG. 1, the RFID chip constituting the second semiconductor chip 12 is mounted on the suspension pin 132 in the lead frame 13.

ここで、第2の半導体チップ12を実装した部分を拡大して示す図3をも参照すると、長手方向に延びる吊りピン132には、当該吊りピン132を部分的に切り欠くことによって形成されたスリット30が形成されており、スリット30によって規定されたパターン領域をスリットアンテナとして動作させることができる。具体的に説明すると、図示されたスリット30は吊りピン132の幅方向に延びる第1のスリット部分と長手方向に延びる第2のスリット部分とを有し、第2のスリット部分は第1のスリット部分に連続し、第1のスリット部分から図の右方向に、即ち、第1の半導体チップ11から離れる方向に延在している。   Here, referring also to FIG. 3 showing an enlarged portion where the second semiconductor chip 12 is mounted, the suspension pin 132 extending in the longitudinal direction is formed by partially cutting the suspension pin 132. A slit 30 is formed, and the pattern region defined by the slit 30 can be operated as a slit antenna. More specifically, the illustrated slit 30 has a first slit portion extending in the width direction of the hanging pin 132 and a second slit portion extending in the longitudinal direction, and the second slit portion is the first slit. It continues to the portion and extends from the first slit portion in the right direction in the drawing, that is, in the direction away from the first semiconductor chip 11.

長手方向に延びる第2のスリット部分の下側に規定される吊りピン132の領域は、アンテナ15のインダクタンス成分を構成している。換言すれば、第2のスリット部分の長さを選択することによって、所定周波数の信号を送受することができるアンテナを構成できる。   The region of the suspension pin 132 defined below the second slit portion extending in the longitudinal direction constitutes an inductance component of the antenna 15. In other words, an antenna capable of transmitting and receiving a signal of a predetermined frequency can be configured by selecting the length of the second slit portion.

吊りピン132を切り欠くことによって得られたアンテナを利用して、図3では、第1のスリット部分を跨ぐように、第2の半導体チップ12を構成するRFIDチップが実装されている。図2に示されたRFIDチップでは、入出力端子16及び17がそれぞれ吊りピン132のa及びb点に接続されている。   In FIG. 3, the RFID chip constituting the second semiconductor chip 12 is mounted so as to straddle the first slit portion using the antenna obtained by cutting out the suspension pin 132. In the RFID chip shown in FIG. 2, the input / output terminals 16 and 17 are connected to points a and b of the suspension pin 132, respectively.

この構成では、外部機器とRFIDチップとの間に、電磁結合、或いは、電磁誘導が生じると、RFIDチップ内の共振コンデンサ18の容量と、第2のスリット部分の長さに依存したアンテナのインダクタンス成分とによって規定される所定周波数で、RFIDチップ内で共振が生じて、当該所定周波数の信号を送受することができる。この場合、吊りピン132はグランドに接続されるピン14に接続されることが好ましく、RFIDチップはダイオード型のRFIDであることが望ましい。   In this configuration, when electromagnetic coupling or electromagnetic induction occurs between the external device and the RFID chip, the antenna inductance depends on the capacitance of the resonance capacitor 18 in the RFID chip and the length of the second slit portion. Resonance occurs in the RFID chip at a predetermined frequency defined by the components, and signals of the predetermined frequency can be transmitted and received. In this case, the suspension pin 132 is preferably connected to the pin 14 connected to the ground, and the RFID chip is preferably a diode-type RFID.

図4を参照して、本発明に係るアンテナについて更に説明する。吊りピン132の幅をW、スリットの幅をS、第1のスリット部分の長さをL1、第2のスリット部分の長さをL2とすると、L2は送受される波長の半波長を考慮して決定され、更に、Sは0.02〜0.05波長になるように決定される。具体的には、L1はWの1/2以下で、L2は3mm以上、15mm以下であることが好ましいことが判明した。また、Sは200μm、RFIDチップの接続点aとbとの間の距離は2.5mmにすることが望ましいことも判明した。尚、L2の長さはアンテナ形成面の材料によって変化する。   The antenna according to the present invention will be further described with reference to FIG. Assuming that the width of the suspension pin 132 is W, the width of the slit is S, the length of the first slit portion is L1, and the length of the second slit portion is L2, L2 considers the half wavelength of the transmitted and received wavelengths. Further, S is determined to be 0.02 to 0.05 wavelength. Specifically, it has been found that L1 is preferably ½ or less of W and L2 is preferably 3 mm or more and 15 mm or less. It has also been found that S is preferably 200 μm, and the distance between the connection points a and b of the RFID chip is preferably 2.5 mm. Note that the length of L2 varies depending on the material of the antenna formation surface.

図示されたアンテナを構成するスリットの形状としては、図示されたスリットに限定されることなく、目的、周波数に応じて種々の形状のスリットに変更することができる。   The shape of the slit constituting the illustrated antenna is not limited to the illustrated slit, but can be changed to various shapes depending on the purpose and frequency.

以上説明した実施形態では、リードフレーム13の吊りピン132にスリットを設けてアンテナを形成する場合についてのみ説明したが、本発明は何等これに限定されることなく、例えば、リードフレーム13のアイランド31或いは他のリード133にスリットを設けても良い。   In the embodiment described above, only the case where the antenna is formed by providing the slit on the suspension pin 132 of the lead frame 13 has been described. However, the present invention is not limited to this, for example, the island 31 of the lead frame 13. Alternatively, a slit may be provided in another lead 133.

本発明はリードフレームとを備えた半導体装置において、リードフレームをアンテナとして利用することにより、パッケージのサイズ、形状等を変化させることなく、RFIDチップのように識別情報を格納した半導体チップを実装することができる。   In a semiconductor device including a lead frame, the present invention uses a lead frame as an antenna to mount a semiconductor chip storing identification information, such as an RFID chip, without changing the size, shape, etc. of the package. be able to.

本発明の一実施形態に係る半導体装置を示す平面図である。It is a top view showing a semiconductor device concerning one embodiment of the present invention. 図1に示された第2の半導体チップとしてのRFIDチップを説明するブロック図である。It is a block diagram explaining the RFID chip | tip as a 2nd semiconductor chip shown by FIG. 図1の一部分を拡大して示す図である。It is a figure which expands and shows a part of FIG. 本発明に係るアンテナの具体例を説明する図である。It is a figure explaining the specific example of the antenna which concerns on this invention.

符号の説明Explanation of symbols

10 半導体装置
11 第1の半導体チップ
12 第2の半導体チップ
13 リードフレーム
131 アイランド
132 吊りピン
133 リード
14 ピン
15 アンテナ
30 スリット
16、17 入出力端子
18 共振コンデンサ
20 情報処理回路
22 MPU
24 メモリ
26 整流・平滑回路
28 通信制御回路
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 1st semiconductor chip 12 2nd semiconductor chip 13 Lead frame 131 Island 132 Suspension pin 133 Lead 14 Pin 15 Antenna 30 Slit 16, 17 Input / output terminal 18 Resonance capacitor 20 Information processing circuit 22 MPU
24 Memory 26 Rectifier / Smoothing Circuit 28 Communication Control Circuit

Claims (5)

半導体チップとアンテナとを含む半導体装置において、前記半導体チップが搭載されるアイランドと前記アイランドを支持する吊りピンとを備え、
前記アンテナは、前記吊りピンを部分的に切り欠くことによって形成されたスリットにより前記吊りピンに形成され、
前記スリットは、前記吊りピンの長さ及び幅方向に延在し、前記スリットは前記幅方向に延びる第1のスリット部分と、前記第1のスリット部分に連続し、前記長さ方向に延びる第2のスリット部分とを有していることを特徴とする半導体装置。
In a semiconductor device including a semiconductor chip and an antenna, the semiconductor device includes an island on which the semiconductor chip is mounted and a suspension pin that supports the island.
The antenna is formed on the suspension pin by a slit formed by partially cutting the suspension pin,
The slit extends in a length and width direction of the suspension pin, and the slit is continuous with the first slit portion extending in the width direction, and the first slit portion extends in the length direction. 2. A semiconductor device having two slit portions .
請求項1において、前記アンテナは、前記第1及び第2のスリット部分によって囲まれる吊りピンの部分が、前記第2のスリット部分の長さによって大きさが定まるアンテナのインダクタンス成分と、前記第1のスリット部分を跨ぎ、その跨ぐ両側に配置された共振コンデンサの容量と、によって規定される所定周波数の信号を送受することを特徴とする半導体装置。 2. The antenna according to claim 1 , wherein the portion of the suspension pin surrounded by the first and second slit portions has an inductance component of the antenna whose size is determined by the length of the second slit portion, and the first antenna. A semiconductor device characterized in that a signal having a predetermined frequency defined by the resonance capacitors disposed on both sides of the slit portion is transmitted and received. 請求項1または2において、前記第1のスリット部分の長さは前記吊りピンの幅の1/2以下であることを特徴とする半導体装置。 3. The semiconductor device according to claim 1, wherein the length of the first slit portion is ½ or less of the width of the suspension pin . 請求項1〜3のいずれかにおいて、前記第1及び第2のスリットが形成された吊りピンは接地端子に接続されていることを特徴とする半導体装置。 4. The semiconductor device according to claim 1, wherein the suspension pin in which the first and second slits are formed is connected to a ground terminal. 請求項1〜4のいずれかにおいて、前記第1のスリット部分を跨ぎ、その跨ぐ両側の前記吊りピンと接続されたRFIDチップを有することを特徴とする半導体装置。 5. The semiconductor device according to claim 1 , further comprising an RFID chip that straddles the first slit portion and is connected to the suspension pins on both sides of the stride.
JP2004165262A 2004-06-03 2004-06-03 Semiconductor device Expired - Fee Related JP4659391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004165262A JP4659391B2 (en) 2004-06-03 2004-06-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004165262A JP4659391B2 (en) 2004-06-03 2004-06-03 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2005346412A JP2005346412A (en) 2005-12-15
JP4659391B2 true JP4659391B2 (en) 2011-03-30

Family

ID=35498727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165262A Expired - Fee Related JP4659391B2 (en) 2004-06-03 2004-06-03 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4659391B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147559A (en) * 1984-12-21 1986-07-05 Nec Corp Capacitor built-in type semiconductor device
JPH05327331A (en) * 1992-05-15 1993-12-10 Matsushita Electric Works Ltd Printed antenna
JP2002009207A (en) * 2000-06-26 2002-01-11 Sharp Corp High frequency module and method for manufacturing the same
JP2002135029A (en) * 2000-10-25 2002-05-10 Hitachi Ltd Responder of mobile body identification device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147559A (en) * 1984-12-21 1986-07-05 Nec Corp Capacitor built-in type semiconductor device
JPH05327331A (en) * 1992-05-15 1993-12-10 Matsushita Electric Works Ltd Printed antenna
JP2002009207A (en) * 2000-06-26 2002-01-11 Sharp Corp High frequency module and method for manufacturing the same
JP2002135029A (en) * 2000-10-25 2002-05-10 Hitachi Ltd Responder of mobile body identification device

Also Published As

Publication number Publication date
JP2005346412A (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP4075919B2 (en) Antenna unit and non-contact IC tag
US9449269B2 (en) Methods and apparatus for embedding wire in substrates for secure documents
US9239982B2 (en) RFID antenna modules and increasing coupling
EP1884889B1 (en) Semiconductor device
JP4624537B2 (en) Non-contact data carrier device, storage
AU2003220174B2 (en) Integrated circuit with enhanced coupling
EP1596326A2 (en) IC card module
JP2003332820A (en) Booster antenna for ic card
US20080040913A1 (en) RFID tag
EP1862951A1 (en) IC tag and inlet for IC tag
JP2010521752A (en) Integrated circuit card and data wireless transmission method
JP2006262055A (en) Antenna module and portable information terminal provided with the same
KR20060128720A (en) Non-contact ic apparatus and control method
JP2007088661A (en) Information processing apparatus and loop antenna
JP4370601B2 (en) IC card
JP2001034725A (en) Non-contact ic module, production thereof and non- contact information medium
JP2005033587A (en) Antenna circuit and noncontact ic card
JP4659391B2 (en) Semiconductor device
CA2842504A1 (en) Rfid antenna modules and increasing coupling
EP3014531B1 (en) Card body and smart card comprising it
KR20060004298A (en) Wireless electronic label
JP4873158B2 (en) RFID reader device
JP2006221211A (en) Semiconductor device
JP2011119842A (en) Booster and rfid system
KR100467634B1 (en) Smart card and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees