JP4634896B2 - Reception apparatus and received signal data demodulation method - Google Patents

Reception apparatus and received signal data demodulation method Download PDF

Info

Publication number
JP4634896B2
JP4634896B2 JP2005262567A JP2005262567A JP4634896B2 JP 4634896 B2 JP4634896 B2 JP 4634896B2 JP 2005262567 A JP2005262567 A JP 2005262567A JP 2005262567 A JP2005262567 A JP 2005262567A JP 4634896 B2 JP4634896 B2 JP 4634896B2
Authority
JP
Japan
Prior art keywords
signal
subcarrier
circuit unit
data
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005262567A
Other languages
Japanese (ja)
Other versions
JP2007074683A (en
Inventor
伸司 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005262567A priority Critical patent/JP4634896B2/en
Publication of JP2007074683A publication Critical patent/JP2007074683A/en
Application granted granted Critical
Publication of JP4634896B2 publication Critical patent/JP4634896B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるICを搭載した媒体からの信号を受信する受信装置及び受信信号のデータ復調方法に関し、特に、ICカードやICタグ等のような媒体に対してデータ読み出し及び/又は書き込みを行うリーダ及び/又はライタにおける受信装置及び受信信号のデータ復調方法に関する。   The present invention relates to a receiving device for receiving a signal from a medium equipped with an IC using a frequency shift keying communication method or an amplitude shift keying communication method, and a data demodulation method for a received signal, and particularly to an IC card, an IC tag, etc. The present invention relates to a receiving device in a reader and / or writer that reads and / or writes data from / to a medium, and a method for demodulating received data.

ICを搭載したICカードやICタグ等のような記録媒体とデータのやり取りを行うICを搭載したリーダ/ライタが多く利用されている。該リーダ/ライタには、前記記録媒体とデータ送受信を行うためにアンテナが取り付けられており、該アンテナから発せられる電磁波により、該記録媒体に誘導電流が流れる。該誘導電流を電源にして前記記録媒体が動作し、該記録媒体は、所望の返答を電磁波に乗せてリーダ/ライタに送信する。このような記録媒体との通信方式には、振幅シフトキーイング(以下、ASKと呼ぶ)通信方式、又は周波数シフトキーイング(以下、FSKと呼ぶ)通信方式が用いられている。   A reader / writer equipped with an IC for exchanging data with a recording medium such as an IC card or IC tag equipped with an IC is widely used. The reader / writer is provided with an antenna for data transmission / reception with the recording medium, and an induced current flows through the recording medium due to electromagnetic waves emitted from the antenna. The recording medium operates by using the induced current as a power source, and the recording medium transmits a desired response to the reader / writer by placing it on the electromagnetic wave. As a communication system with such a recording medium, an amplitude shift keying (hereinafter referred to as ASK) communication system or a frequency shift keying (hereinafter referred to as FSK) communication system is used.

国際規格であるISO15693では、ASK通信方式及びFSK通信方式による通信規格が用いられる。ASK通信方式では無変調期間と、キャリア周波数による変調期間が存在し、該変調期間の有無に応じてそれぞれデータ値「1」と「0」に割り当てる。また、FSK通信方式では2つの異なるキャリア周波数を持ち、キャリア周波数に応じてそれぞれデータ値「1」と「0」に割り当てる。なお、以下、このようなキャリアをサブキャリアと呼び、該サブキャリアを送信するために使用される搬送波を単にキャリアと呼ぶ。
従来、FSK通信方式においては、記録媒体からの返答を受信する際に、帯域通過フィルタやノッチフィルタをアナログ回路又はデジタル回路で構成し、記録媒体からの返答信号に含まれる一方の周波数を持つパルスを除去して他方の周波数を持つパルスのみを検出し、包絡線検波回路等を使用して元のデータ値「1」と「0」を得た上で、CPU等によりサンプリングしてデータ解析を行う。
In ISO15693, which is an international standard, communication standards based on the ASK communication system and the FSK communication system are used. In the ASK communication system, there are a non-modulation period and a modulation period based on a carrier frequency, and data values “1” and “0” are assigned according to the presence or absence of the modulation period. Further, the FSK communication system has two different carrier frequencies, and is assigned to data values “1” and “0”, respectively, according to the carrier frequency. Hereinafter, such a carrier is referred to as a subcarrier, and a carrier used for transmitting the subcarrier is simply referred to as a carrier.
Conventionally, in the FSK communication system, when receiving a response from a recording medium, a band pass filter or notch filter is configured by an analog circuit or a digital circuit, and a pulse having one frequency included in the response signal from the recording medium. Is detected, and only the pulse having the other frequency is detected, and the original data values “1” and “0” are obtained by using an envelope detection circuit or the like, and then the data analysis is performed by sampling by the CPU or the like. Do.

ASK通信方式においては、2つのサブキャリア周波数を使用せず、1つのサブキャリア周波数のみを使用するため、帯域フィルタやノッチフィルタは必ずしも必要ではない。包絡線検波回路等を使用して元のデータ値「1」と「0」を得た上で、CPU等でサンプリングして解析を行っている。受信信号のサンプリングは、汎用マイコンを利用して、受信するデータ周波数よりも高速にサンプリングを行い、一度メモリにすべてのサンプリングデータを蓄積した上で解析を行う。   In the ASK communication method, two subcarrier frequencies are not used, and only one subcarrier frequency is used. Therefore, a band filter and a notch filter are not necessarily required. The original data values “1” and “0” are obtained using an envelope detection circuit or the like, and then analyzed by sampling with a CPU or the like. The received signal is sampled using a general-purpose microcomputer at a speed higher than the data frequency to be received, and once the sampling data is accumulated in the memory, the analysis is performed.

図3は、FSK通信方式を用いるICを搭載した記録媒体と通信を行うリーダ/ライタの内部構成例を示したブロック図である(例えば、特許文献1参照)。
図3において、矢印は記録媒体からの返答受信時におけるデータの流れを示しており、記録媒体への送信時のデータの流れは省略している。
記録媒体110からの返答は、パーソナルコンピュータ(以下、PCと呼ぶ)111からの要求に応じて、記録媒体110とリーダ/ライタ100のアンテナ101との間での誘導結合を利用してアンテナ101へと伝えられる。
アンテナ101によって検出される記録媒体110からの信号には、1つ、又は2つのある特定の周期を持つパルスであるサブキャリアが存在し、サブキャリア検出回路102によりサブキャリアのみの信号を得る。すなわち、前記のある特定のサブキャリアのみを抽出して、それ以外の周期を持つパルス、例えば前記キャリアやノイズ等を除去する。
FIG. 3 is a block diagram showing an example of the internal configuration of a reader / writer that communicates with a recording medium equipped with an IC that uses the FSK communication method (see, for example, Patent Document 1).
In FIG. 3, arrows indicate the data flow when receiving a response from the recording medium, and the data flow when transmitting to the recording medium is omitted.
The response from the recording medium 110 is sent to the antenna 101 using inductive coupling between the recording medium 110 and the antenna 101 of the reader / writer 100 in response to a request from the personal computer (hereinafter referred to as a PC) 111. It is told.
The signal from the recording medium 110 detected by the antenna 101 includes one or two subcarriers that are pulses having a specific period, and the subcarrier detection circuit 102 obtains a signal of only the subcarrier. That is, only the specific subcarrier is extracted, and pulses having other periods such as the carrier and noise are removed.

ここで、一方の周波数を持つサブキャリアAが存在する区間を記録媒体の返答におけるデータ値「1」、他方の周波数を持つサブキャリアBが存在する区間をデータ値「0」とする。FSK通信方式のデータ値「1」と「0」の割り当ては記録媒体が準拠する規格で規定されている。
サブキャリア除去回路103では、FSK通信方式の場合にサブキャリアA若しくはサブキャリアBのみを検出し、又はサブキャリアA若しくはサブキャリアBのみを除去する。2つのサブキャリアのうち一方のみを検出、又は除去することで、ASK通信方式と同様に、サブキャリアAの存在する区間と存在しない区間からなる信号を得る。
包絡線検波回路104では、サブキャリア除去回路103で得た信号波形の包絡線を取り出す。包絡線検波回路104で包絡線を取り出すことにより、サブキャリアの存在した区間はデータ値「1」であることが明確になる。
A/D変換回路105では、包絡線検波回路104で得た信号をデジタル信号に変換し、該デジタル信号は、CPU106でサンプリングされ解析が行われる。CPU106で解析された結果は、PC111に送られる。
特開2005−38228号公報
Here, a section where subcarrier A having one frequency is present is a data value “1” in the response of the recording medium, and a section where subcarrier B having the other frequency is present is a data value “0”. The assignment of data values “1” and “0” in the FSK communication system is defined by a standard that the recording medium complies with.
Subcarrier removal circuit 103 detects only subcarrier A or subcarrier B in the FSK communication system, or removes only subcarrier A or subcarrier B. By detecting or removing only one of the two subcarriers, a signal composed of a section where subcarrier A exists and a section where there is no subcarrier A is obtained, as in the ASK communication system.
The envelope detection circuit 104 extracts the envelope of the signal waveform obtained by the subcarrier removal circuit 103. By extracting the envelope with the envelope detection circuit 104, it becomes clear that the section in which the subcarrier exists is the data value “1”.
The A / D conversion circuit 105 converts the signal obtained by the envelope detection circuit 104 into a digital signal, and the digital signal is sampled and analyzed by the CPU 106. The result analyzed by the CPU 106 is sent to the PC 111.
JP 2005-38228 A

ISO15693規格において、キャリアの周波数は13.56MHzであり、FSK通信方式におけるサブキャリアAの周波数は423.75kHz、サブキャリアBの周波数は484.28kHzである。このように、サブキャリアA及びBの周波数は近接しており、デジタル回路により精度良くサブキャリアの判別とデータ復調が行えることは、リーダ/ライタと記録媒体との通信品質を向上させる上で極めて重要である。ISO15693規格では誘導電流を利用して通信を行うことから、通信経路において通信性能を低下させる要因が多く存在する。このため、通信波形を補正するか、又は想定される周波数誤差を許容してサブキャリア判別を行う必要があった。   In the ISO15693 standard, the carrier frequency is 13.56 MHz, the subcarrier A frequency in the FSK communication system is 423.75 kHz, and the subcarrier B frequency is 484.28 kHz. Thus, the frequencies of the subcarriers A and B are close to each other, and the subcarrier discrimination and data demodulation can be performed with high accuracy by the digital circuit, which is extremely important for improving the communication quality between the reader / writer and the recording medium. is important. In the ISO15693 standard, communication is performed using an induced current, and therefore there are many factors that degrade communication performance in the communication path. For this reason, it is necessary to correct the communication waveform or to perform subcarrier discrimination while allowing an assumed frequency error.

しかし、前記のような従来のリーダ/ライタでは、FSK通信方式において一方のサブキャリア周波数を有するパルスのみを抽出又は除去するための帯域通過フィルタや、ノッチフィルタが必要であった。このような帯域通過フィルタやノッチフィルタによるサブキャリア周波数のフィルタリングでは、FSK通信方式に採用される2つのサブキャリア周波数が近接する場合には、抽出又は除去が確実に行うことができなかった。更に通信環境によっては、サブキャリア周波数が必ずしも規格通りに得られるとは限らず、この場合も間違った信号を後の処理にかけることになっていた。   However, the conventional reader / writer as described above requires a band-pass filter or a notch filter for extracting or removing only a pulse having one subcarrier frequency in the FSK communication system. In such filtering of the subcarrier frequency by the band pass filter or the notch filter, when the two subcarrier frequencies employed in the FSK communication method are close to each other, the extraction or removal cannot be reliably performed. Furthermore, depending on the communication environment, the subcarrier frequency is not always obtained according to the standard, and in this case as well, the wrong signal is to be subjected to subsequent processing.

また、FSK通信方式及びASK通信方式において、サンプリングによってデータ値を検出するための復調信号を生成する包絡線検波回路を必要としていた。しかし、前記のようなフィルタ回路で間違った信号が生成されても、包絡線検波回路には補正する手段がなく、受信したデータの復調誤りを防ぐためにこのような補正機能を導入する必要があった。
また、図3のようなアナログ回路で形成したデータ復調回路では、コストの低下及び消費電力の低減を図ることができなかった。
Further, in the FSK communication system and the ASK communication system, an envelope detection circuit that generates a demodulated signal for detecting a data value by sampling is required. However, even if an incorrect signal is generated by the filter circuit as described above, there is no means for correcting the envelope detection circuit, and it is necessary to introduce such a correction function in order to prevent demodulation errors of received data. It was.
In addition, the data demodulating circuit formed of an analog circuit as shown in FIG. 3 cannot reduce cost and power consumption.

本発明は、前記のような問題を解決するためになされたものであり、検出したサブキャリアをA/D変換してからデータ復調を行うようにして、低消費電力化、低コスト化及び高性能化を実現することができる受信装置及び受信信号のデータ復調方法を得ることを目的とする。   The present invention has been made to solve the above-described problems, and performs data demodulation after performing A / D conversion on the detected subcarriers, thereby reducing power consumption, cost, and cost. It is an object of the present invention to obtain a receiving apparatus and a received signal data demodulation method capable of realizing performance enhancement.

この発明に係る受信装置は、周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるICを搭載した媒体からの信号をアンテナを介して受信する受信装置において、
前記媒体から前記アンテナを介して受信した信号から、特定の周波数のキャリアであるサブキャリアを検出して出力するサブキャリア検出回路部と、
該サブキャリア検出回路部から出力された信号をA/D変換して出力するA/D変換回路部と、
該A/D変換回路部の出力信号から、あらかじめ設定された周期の信号を抽出し、該抽出した信号における信号レベルの変異エッジを出力する変異エッジ検出回路部と、
該変異エッジ検出回路部から前記変異エッジが出力されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成して出力する波形整形回路部と、
該波形整形回路部の出力信号を解析して前記媒体から出力されたデータを抽出するデータ抽出回路部と、
を備えるものである。
A receiving apparatus according to the present invention is a receiving apparatus for receiving a signal from a medium equipped with an IC using a frequency shift keying communication method or an amplitude shift keying communication method via an antenna.
A subcarrier detection circuit unit that detects and outputs a subcarrier that is a carrier of a specific frequency from a signal received from the medium via the antenna;
An A / D conversion circuit unit that performs A / D conversion on the signal output from the subcarrier detection circuit unit; and
Extracting a signal having a preset period from the output signal of the A / D conversion circuit unit, and outputting a variation edge of a signal level in the extracted signal,
A waveform shaping circuit unit that generates and outputs a pulse signal of a predetermined signal level for a time corresponding to the period of the subcarrier when the variant edge is output from the variant edge detection circuit unit;
A data extraction circuit unit that analyzes an output signal of the waveform shaping circuit unit and extracts data output from the medium;
Is provided.

また、前記波形整形回路部は、前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行って前記データ抽出回路部に出力するようにした。   Further, the waveform shaping circuit unit performs correction for advancing a terminal edge of each pulse of the generated pulse signal by a predetermined time, and outputs the result to the data extraction circuit unit.

また、前記変異エッジ検出回路部、波形整形回路部及びデータ抽出回路部は、1つのICに集積されるようにした。   Further, the mutated edge detection circuit unit, the waveform shaping circuit unit, and the data extraction circuit unit are integrated in one IC.

また、この発明に係るデータ復調方法は、周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるICを搭載した媒体から受信した信号に対するデータ復調方法において、
前記媒体から受信した信号から特定の周波数のキャリアであるサブキャリアを検出し、
該検出したサブキャリアをA/D変換し、
該A/D変換した信号から、あらかじめ設定された周期の信号を抽出し、
該抽出した信号における信号レベルの変異エッジの検出を行い、
該変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成し、
該生成したパルス信号から前記媒体からのデータを得るようにした。
The data demodulation method according to the present invention is a data demodulation method for a signal received from a medium equipped with an IC using a frequency shift keying communication method or an amplitude shift keying communication method.
Detecting a subcarrier which is a carrier of a specific frequency from a signal received from the medium;
A / D conversion of the detected subcarrier,
Extracting a signal with a preset period from the A / D converted signal,
Detection of a signal level variation edge in the extracted signal,
When the mutated edge is detected, a pulse signal having a predetermined signal level is generated for a time corresponding to the period of the subcarrier,
Data from the medium was obtained from the generated pulse signal.

また、前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行い、該補正して得られた信号から前記媒体からのデータを得るようにした。   Further, correction is performed so that the end edge of each pulse of the generated pulse signal is advanced by a predetermined time, and data from the medium is obtained from the signal obtained by the correction.

本発明の受信装置及び受信信号のデータ復調方法によれば、前記媒体から受信した信号から特定の周波数のサブキャリアを検出し、該検出したサブキャリアをA/D変換し、該A/D変換した信号から、あらかじめ設定された周期の信号を抽出し、該抽出した信号における信号レベルの変異エッジの検出を行い、該変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成し、該生成したパルス信号から前記媒体からのデータを得るようにした。このことから、専用LSIを使用して、媒体から受信した信号のデータ復調処理の大半を行うことができ、低消費電力化を図ることができる。更に、通信方式に因らない構成にすることができ、専用LSIの小型化及び低コスト化を図ることができる。   According to the receiving apparatus and received signal data demodulation method of the present invention, a subcarrier having a specific frequency is detected from a signal received from the medium, the detected subcarrier is A / D converted, and the A / D conversion is performed. A signal having a preset period is extracted from the detected signal, and a signal level variation edge is detected in the extracted signal. When the variation edge is detected, a predetermined time period corresponding to the subcarrier period is detected. A signal level pulse signal is generated, and data from the medium is obtained from the generated pulse signal. For this reason, most of the data demodulation processing of the signal received from the medium can be performed using the dedicated LSI, and the power consumption can be reduced. Furthermore, the configuration can be made independent of the communication method, and the size and cost of the dedicated LSI can be reduced.

更に、変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成するようにしたことから、サブキャリア周期の変動や、ノイズ又はその他要因によるサブキャリアの消失に対して補正をかけることができ、通信性能の向上を図ることができる。   Further, when a variation edge is detected, a pulse signal having a predetermined signal level is generated for a time corresponding to the subcarrier period, so that subcarrier fluctuations due to fluctuations in subcarrier period, noise, or other factors It is possible to correct the disappearance and improve communication performance.

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における受信装置の構成例を示した図である。なお、図1では、受信装置として、FSK通信方式を用いるICを搭載した記録媒体に対してデータ書き込み及びデータ読み出しを行うリーダ/ライタを例にし、該記録媒体からデータを受信した時に動作する回路部分のみを示している。
図1において、リーダ/ライタ1は、外部のPC10の指示に基づいて、FSK通信方式を用いるICを搭載したICカードやICタグ等のような記録媒体11に対してデータの書き込み又はデータの読み出しを行うものである。
Next, the present invention will be described in detail based on the embodiments shown in the drawings.
First embodiment.
FIG. 1 is a diagram illustrating a configuration example of a receiving device according to the first embodiment of the present invention. In FIG. 1, a reader / writer that performs data writing and data reading with respect to a recording medium equipped with an IC that uses the FSK communication method is taken as an example of a receiving apparatus, and a circuit that operates when data is received from the recording medium. Only the part is shown.
In FIG. 1, a reader / writer 1 writes data to or reads data from a recording medium 11 such as an IC card or IC tag equipped with an IC using the FSK communication system based on an instruction from an external PC 10. Is to do.

リーダ/ライタ1は、アンテナ2、サブキャリア検出回路3、A/D変換回路4及びLSI5で構成されている。
記録媒体11から送信された信号は、アンテナ2で受信され、サブキャリア検出回路3は、該受信信号からキャリアやノイズ等を除去して、特定の周波数のサブキャリアA及びサブキャリアBのみを抽出して出力する。前述したように、ISO15693規格において、キャリアの周波数は13.56MHzであり、FSK通信方式におけるサブキャリアAの周波数は423.75kHz、サブキャリアBの周波数は484.28kHzである。
A/D変換回路4は、サブキャリア検出回路3から出力された信号をA/D変換してLSI5に出力する。以降の信号処理は、専用のLSI5によって行われ、該LSI5をコントロールするソフトウェアによって管理される。
The reader / writer 1 includes an antenna 2, a subcarrier detection circuit 3, an A / D conversion circuit 4, and an LSI 5.
The signal transmitted from the recording medium 11 is received by the antenna 2, and the subcarrier detection circuit 3 removes the carrier, noise, etc. from the received signal, and extracts only the subcarrier A and subcarrier B of a specific frequency. And output. As described above, in the ISO15693 standard, the frequency of the carrier is 13.56 MHz, the frequency of the subcarrier A in the FSK communication system is 423.75 kHz, and the frequency of the subcarrier B is 484.28 kHz.
The A / D conversion circuit 4 A / D converts the signal output from the subcarrier detection circuit 3 and outputs it to the LSI 5. Subsequent signal processing is performed by the dedicated LSI 5 and is managed by software that controls the LSI 5.

LSI5は、図2で示すように、周期計測回路21、波形整形回路22、レジスタ23及びCPU24を備え、レジスタ23には、周期計測回路21及び波形整形回路22をコントロールするための設定値があらかじめソフトウェアによって管理し保存されている。また、周期計測回路21は、立ち上がりエッジ検出回路31及び周期計測カウント回路32で構成されている。なお、サブキャリア検出回路3はサブキャリア検出回路部を、A/D変換回路4はA/D変換回路部を、周期計測回路21及びレジスタ23は変異エッジ検出回路部を、波形整形回路22及びレジスタ23は波形整形回路部を、CPU24はデータ抽出回路部をそれぞれなす。
立ち上がりエッジ検出回路31には、サブキャリアAとサブキャリアBからなる信号が入力され、立ち上がりエッジ検出回路31は、サブキャリアA及びBにおける立ち上がりエッジの検出を行う。立ち上がりエッジとは入力された信号が「0」から「1」に変化するタイミングのことであるが、データ値が「1」から「0」に変化するタイミングである立ち下がりエッジを検出するようにしてもよい。
As shown in FIG. 2, the LSI 5 includes a period measurement circuit 21, a waveform shaping circuit 22, a register 23, and a CPU 24, and preset values for controlling the period measurement circuit 21 and the waveform shaping circuit 22 are stored in the register 23 in advance. Managed and stored by software. The cycle measuring circuit 21 includes a rising edge detecting circuit 31 and a cycle measuring count circuit 32. The subcarrier detection circuit 3 is a subcarrier detection circuit unit, the A / D conversion circuit 4 is an A / D conversion circuit unit, the period measurement circuit 21 and the register 23 are mutant edge detection circuit units, the waveform shaping circuit 22 and The register 23 forms a waveform shaping circuit unit, and the CPU 24 forms a data extraction circuit unit.
The rising edge detection circuit 31 receives a signal composed of the subcarrier A and the subcarrier B, and the rising edge detection circuit 31 detects the rising edge in the subcarriers A and B. The rising edge is the timing at which the input signal changes from “0” to “1”, but the falling edge, which is the timing at which the data value changes from “1” to “0”, is detected. May be.

周期計測カウント回路32は、立ち上がりエッジ検出回路31で得られた、1つの立ち上がりエッジから次の立ち上がりエッジまでの時間、すなわちパルス周期の計測を行う。FSK通信方式では、サブキャリアA及びBのみからなる信号の立ち上がりエッジの検出を行うため、パルス周期はサブキャリアAとBの2つの周期が計測される。ここで、レジスタ23には、あらかじめサブキャリアAの周期をデータ値「1」と判定するための該周期の値が設定され、周期計測カウント回路32は、計測した周期とレジスタ23に設定された値とを比較し、データ値「1」と判定すべき周期が計測されると、該周期計測に用いた立ち上がりエッジを、データ値「1」と判定すべきサブキャリアのエッジと認識して後段の波形整形回路22に出力する。   The period measurement count circuit 32 measures the time from one rising edge to the next rising edge obtained by the rising edge detection circuit 31, that is, the pulse period. In the FSK communication system, since the rising edge of the signal consisting only of subcarriers A and B is detected, two periods of subcarriers A and B are measured as pulse periods. Here, the value of the period for determining the period of the subcarrier A as the data value “1” is set in the register 23 in advance, and the period measurement count circuit 32 is set in the register 23 with the measured period. When the period to be determined as the data value “1” is measured, the rising edge used for the period measurement is recognized as the edge of the subcarrier to be determined as the data value “1”, and the subsequent stage To the waveform shaping circuit 22.

また、周期計測カウント回路32は、データ値「1」と判断すべき周期と異なる周期が計測されると、該周期計測に用いた立ち上がりエッジを、データ値「1」と判定すべきサブキャリアのエッジとは認識せず、後段の波形整形回路22に出力しないようにする。このような結果として、サブキャリアA及びBからなる信号から、あらかじめレジスタ23に設定された、データ値「1」と判断すべき周期を持つサブキャリアから検出されたエッジ信号のみが周期計測カウント回路32によって抽出される。このため、データ値「0」と判断すべきサブキャリアから検出されたエッジ信号は、周期計測カウント回路32によって除去される。   Further, when a period different from the period to be determined as the data value “1” is measured, the period measurement count circuit 32 determines the rising edge used for the period measurement of the subcarrier to be determined as the data value “1”. The edge is not recognized and is not output to the subsequent waveform shaping circuit 22. As a result, only the edge signal detected from the subcarrier having a period to be determined as the data value “1”, which is set in the register 23 in advance, from the signal composed of the subcarriers A and B is the period measurement count circuit. 32. For this reason, the edge signal detected from the subcarrier to be determined as the data value “0” is removed by the period measurement count circuit 32.

波形整形回路22は、周期計測回路21での処理によって生成された、データ値「1」と判定すべき区間に存在したサブキャリアAの立ち上がりエッジ信号が入力される。波形整形回路22では、該立ち上がりエッジ信号が入力されるとデータ値「1」を示すハイレベルの信号を出力し、サブキャリアAの周期が経過するまで該データ値「1」を保持してハイレベルの信号を出力し、次の立ち上がりエッジ信号が入力されるのを待つ。波形整形回路22は、データ値「1」を保持している間に次の立ち上がりエッジ信号が入力されると更にサブキャリアAの周期が経過するまでデータ値「1」を保持する。データ値「1」を保持している間に次の立ち上がりエッジ信号が得られなければ、データ値「0」を示すローレベルの信号を出力し、次の立ち上がりエッジ信号の入力を待つ。結果として、波形整形回路22は、サブキャリアAの存在した区間のパルス幅を有するハイレベルのパルス信号を出力する。   The waveform shaping circuit 22 receives the rising edge signal of the subcarrier A that exists in the section to be determined as the data value “1” generated by the processing in the period measurement circuit 21. When the rising edge signal is input, the waveform shaping circuit 22 outputs a high level signal indicating the data value “1”, and holds the data value “1” until the period of the subcarrier A elapses. A level signal is output, and the next rising edge signal is input. When the next rising edge signal is input while the waveform shaping circuit 22 holds the data value “1”, the waveform shaping circuit 22 further holds the data value “1” until the period of the subcarrier A elapses. If the next rising edge signal is not obtained while the data value “1” is held, a low level signal indicating the data value “0” is output, and the input of the next rising edge signal is awaited. As a result, the waveform shaping circuit 22 outputs a high-level pulse signal having a pulse width in a section where the subcarrier A exists.

一方、ノイズやその他の要因によって存在するはずのサブキャリアAが1パルスだけ消失する可能性がある。あらかじめデータ値「1」を保持する時間を補正設定値としてレジスタ23に設定する。波形整形回路22は、該レジスタ23に設定された補正設定値に従ってデータ値「1」を保持することにより、前記のようなパルスの消失を補完する。
ここで、前記説明では、データ値「1」を保持する保持期間をサブキャリアAの周期にしたが、ここでは具体的に、サブキャリアAの周期の3倍とする。データ値「1」を保持する保持期間をサブキャリアAの周期の3倍になるように前記補正設定値を設定することにより、波形整形回路22は、立ち上がりエッジ信号が入力された後、サブキャリアAの周期の2倍の時間が経過して次の立ち上がりエッジ信号が入力されなくてもデータ値「1」を保持し続ける。また、波形整形回路22は、立ち上がりエッジ信号が入力されてからサブキャリアAの周期の3倍の時間が経過するまでに次の立ち上がりエッジ信号が入力されると、更にデータ値「1」を保持する。すなわち、波形整形回路22は、2度のパルス消失を補完することになる。
On the other hand, there is a possibility that the subcarrier A, which should be present due to noise or other factors, may disappear by one pulse. The time for holding the data value “1” in advance is set in the register 23 as a correction setting value. The waveform shaping circuit 22 compensates for the disappearance of the pulse as described above by holding the data value “1” in accordance with the correction setting value set in the register 23.
Here, in the above description, the holding period for holding the data value “1” is set to the period of the subcarrier A, but here, specifically, it is set to three times the period of the subcarrier A. By setting the correction setting value so that the holding period for holding the data value “1” is three times the period of the subcarrier A, the waveform shaping circuit 22 can receive the rising edge signal and then input the subcarrier. The data value “1” continues to be held even if the next rising edge signal is not input after the time twice as long as the period A has elapsed. The waveform shaping circuit 22 further holds the data value “1” when the next rising edge signal is input after the rising edge signal is input until the time three times the period of the subcarrier A elapses. To do. That is, the waveform shaping circuit 22 complements the two pulse disappearances.

また、波形整形回路22は、立ち上がりエッジ信号が入力されてからサブキャリアAの周期の3倍の時間が経過する間に立ち上がりエッジ信号が入力されなければ、データ値を「0」にして出力信号をローレベルに立ち下げることになるが、この場合データ値「1」の期間、すなわちハイレベルの期間が本来のデータ信号よりも長くなってしまう。このため、波形整形回路22は、CPU24に出力する信号において、ハイレベルからローレベルに立ち下げるタイミングを、サブキャリアAの周期の2倍の時間だけ早めるように補正する。CPU24は、波形整形回路22から入力されたデータ信号をサンプリングして解析し、PC10からの要求に対する記録媒体11からの返答を得てPC10に出力する。   In addition, the waveform shaping circuit 22 sets the data value to “0” and outputs the output signal if the rising edge signal is not input during the time three times the period of the subcarrier A has elapsed since the rising edge signal was input. In this case, the period of the data value “1”, that is, the period of the high level becomes longer than the original data signal. For this reason, the waveform shaping circuit 22 corrects the signal output to the CPU 24 so that the timing of falling from the high level to the low level is advanced by a time twice as long as the period of the subcarrier A. The CPU 24 samples and analyzes the data signal input from the waveform shaping circuit 22, obtains a response from the recording medium 11 in response to a request from the PC 10, and outputs it to the PC 10.

なお、前記説明では、FSK通信方式を例にして説明したが、ASK通信方式でおいても、FSK通信方式と同様の処理を行う。ASK通信方式では、記録媒体11から受信した信号からキャリアを除いて得られた信号は、サブキャリアAとサブキャリアAのない区間とで構成されている。この場合、レジスタ23にはあらかじめサブキャリアAの周期をデータ値「1」と判定するように設定しておく。結果として、サブキャリアAによる立ち上がりエッジをデータ値「1」と判定すべき立ち上がりエッジとして後段の波形整形回路22に出力する。
ここで、ASK通信方式とFSK通信方式でサブキャリアAの周期が同じである場合、CPU24は通信方式によって設定を変える必要がなく、同一の回路構成で両通信方式に対応することができる。
In the above description, the FSK communication method has been described as an example, but the same processing as that of the FSK communication method is performed in the ASK communication method. In the ASK communication system, a signal obtained by removing a carrier from a signal received from the recording medium 11 is composed of subcarrier A and a section without subcarrier A. In this case, the register 23 is set in advance so that the period of the subcarrier A is determined as the data value “1”. As a result, the rising edge due to subcarrier A is output to the subsequent waveform shaping circuit 22 as the rising edge to be determined as the data value “1”.
Here, when the period of the subcarrier A is the same in the ASK communication method and the FSK communication method, the CPU 24 does not need to change the setting depending on the communication method, and can support both communication methods with the same circuit configuration.

すなわち、CPU24、厳密にはCPU24をコントロールするソフトウェアは、通信方式を意識する必要がない。また、レジスタ23での設定によって、周波数計測の結果からサブキャリアAとサブキャリアBとを切り分けるが、厳密に判定するのではなく、例えばサブキャリアAの周期に対して幾らかの誤差を見込んで判定を行えるようにする。このことにより、ノイズやその他の要因により周期が増減しても許容することができる。言うまでもなく、許容する誤差がサブキャリアA及びBの両方の周期を含まないようにする必要がある。このことは許容する誤差以上又は以下の周期のパルスを除去するということでもあり、すなわち、ノイズ等によるサブキャリア以外のパルスを除去することができる。   That is, the CPU 24, strictly speaking, software that controls the CPU 24 does not need to be aware of the communication method. In addition, although the subcarrier A and the subcarrier B are separated from the frequency measurement result by setting in the register 23, it is not strictly determined, but for example, some error is expected with respect to the period of the subcarrier A. Enable judgment. This allows for an increase or decrease in the period due to noise or other factors. Needless to say, it is necessary that the allowable error does not include both subcarriers A and B periods. This also means that pulses having a period longer than or less than the allowable error are removed, that is, pulses other than subcarriers due to noise or the like can be removed.

なお、本発明は記録媒体との通信方式としてASK又はFSK通信方式を採用するすべての規格に対して有効であり、ISO15693規格に限定するものではない。また、レジスタ23に対して、幅広い規格に対応するフレキシブルな値を設定するようにすることが望ましい。   The present invention is effective for all standards that employ the ASK or FSK communication system as the communication system with the recording medium, and is not limited to the ISO15693 standard. It is desirable to set a flexible value corresponding to a wide range of standards for the register 23.

このように、本第1の実施の形態における受信装置は、ASK又はFSK通信方式を採用する記録媒体11よりアンテナ2を介して受信した信号からキャリアやノイズ等を除いた信号をA/D変換して2値化し、該2値化した信号からレジスタ23に設定されたサブキャリアの周期を持つ信号を抽出し、該抽出した信号の立ち上がりエッジ信号から、PC10からの要求に対する記録媒体11からの返答を得るようにした。このことから、デジタル回路を使用して、検出したサブキャリアをデータ復調することができるため、低消費電力化及び高性能化を図ることができると共に、回路の集積化を行いやすくすることができ低コスト化を図ることができる。   As described above, the receiving apparatus according to the first embodiment performs A / D conversion on a signal obtained by removing the carrier, noise, and the like from the signal received via the antenna 2 from the recording medium 11 that employs the ASK or FSK communication method. Then, binarization is performed, and a signal having a subcarrier period set in the register 23 is extracted from the binarized signal, and from the rising edge signal of the extracted signal, the recording medium 11 responds to a request from the PC 10. I got a reply. Therefore, since the detected subcarrier can be demodulated using a digital circuit, power consumption and performance can be improved, and circuit integration can be facilitated. Cost reduction can be achieved.

本発明の第1の実施の形態における受信装置の構成例を示した図である。It is the figure which showed the structural example of the receiver in the 1st Embodiment of this invention. 図1のLSI5の内部構成例を示した図である。It is the figure which showed the example of an internal structure of LSI5 of FIG. 従来のリーダ/ライタの例を示した図である。It is the figure which showed the example of the conventional reader / writer.

符号の説明Explanation of symbols

1 リーダ/ライタ
2 アンテナ
3 サブキャリア検出回路
4 A/D変換回路
5 LSI
10 PC
11 記録媒体
21 周期計測回路
22 波形整形回路
23 レジスタ
24 CPU
31 立ち上がりエッジ検出回路
32 周期計測カウント回路
1 Reader / Writer 2 Antenna 3 Subcarrier Detection Circuit 4 A / D Conversion Circuit 5 LSI
10 PC
11 Recording Medium 21 Period Measurement Circuit 22 Waveform Shaping Circuit 23 Register 24 CPU
31 Rising edge detection circuit 32 Period measurement count circuit

Claims (5)

周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるICを搭載した媒体からの信号をアンテナを介して受信する受信装置において、
前記媒体から前記アンテナを介して受信した信号から、特定の周波数のキャリアであるサブキャリアを検出して出力するサブキャリア検出回路部と、
該サブキャリア検出回路部から出力された信号をA/D変換して出力するA/D変換回路部と、
該A/D変換回路部の出力信号から、あらかじめ設定された周期の信号を抽出し、該抽出した信号における信号レベルの変異エッジを出力する変異エッジ検出回路部と、
該変異エッジ検出回路部から前記変異エッジが出力されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成して出力する波形整形回路部と、
該波形整形回路部の出力信号を解析して前記媒体から出力されたデータを抽出するデータ抽出回路部と、
を備えることを特徴とする受信装置。
In a receiving apparatus for receiving a signal from a medium equipped with an IC using a frequency shift keying communication method or an amplitude shift keying communication method via an antenna,
A subcarrier detection circuit unit that detects and outputs a subcarrier that is a carrier of a specific frequency from a signal received from the medium via the antenna;
An A / D conversion circuit unit that performs A / D conversion on the signal output from the subcarrier detection circuit unit; and
Extracting a signal having a preset period from the output signal of the A / D conversion circuit unit, and outputting a variation edge of a signal level in the extracted signal,
A waveform shaping circuit unit that generates and outputs a pulse signal of a predetermined signal level for a time corresponding to the period of the subcarrier when the variant edge is output from the variant edge detection circuit unit;
A data extraction circuit unit that analyzes an output signal of the waveform shaping circuit unit and extracts data output from the medium;
A receiving apparatus comprising:
前記波形整形回路部は、前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行って前記データ抽出回路部に出力することを特徴とする請求項1記載の受信装置。   The receiving apparatus according to claim 1, wherein the waveform shaping circuit unit performs correction for advancing a terminal edge of each pulse of the generated pulse signal by a predetermined time and outputs the corrected signal to the data extraction circuit unit. 前記変異エッジ検出回路部、波形整形回路部及びデータ抽出回路部は、1つのICに集積されることを特徴とする請求項1又は2記載の受信装置。   3. The receiving apparatus according to claim 1, wherein the variant edge detection circuit unit, the waveform shaping circuit unit, and the data extraction circuit unit are integrated in one IC. 周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるICを搭載した媒体から受信した信号に対するデータ復調方法において、
前記媒体から受信した信号から特定の周波数のキャリアであるサブキャリアを検出し、
該検出したサブキャリアをA/D変換し、
該A/D変換した信号から、あらかじめ設定された周期の信号を抽出し、
該抽出した信号における信号レベルの変異エッジの検出を行い、
該変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成し、
該生成したパルス信号から前記媒体からのデータを得ることを特徴とするデータ復調方法。
In a data demodulation method for a signal received from a medium equipped with an IC using a frequency shift keying communication method or an amplitude shift keying communication method,
Detecting a subcarrier which is a carrier of a specific frequency from a signal received from the medium;
A / D conversion of the detected subcarrier,
Extracting a signal with a preset period from the A / D converted signal,
Detection of a signal level variation edge in the extracted signal,
When the mutated edge is detected, a pulse signal having a predetermined signal level is generated for a time corresponding to the period of the subcarrier,
A data demodulation method characterized in that data from the medium is obtained from the generated pulse signal.
前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行い、該補正して得られた信号から前記媒体からのデータを得ることを特徴とする請求項4記載のデータ復調方法。
5. The data demodulating method according to claim 4, wherein correction is performed so that the end edge of each pulse of the generated pulse signal is advanced by a predetermined time, and data from the medium is obtained from the signal obtained by the correction. .
JP2005262567A 2005-09-09 2005-09-09 Reception apparatus and received signal data demodulation method Expired - Fee Related JP4634896B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005262567A JP4634896B2 (en) 2005-09-09 2005-09-09 Reception apparatus and received signal data demodulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005262567A JP4634896B2 (en) 2005-09-09 2005-09-09 Reception apparatus and received signal data demodulation method

Publications (2)

Publication Number Publication Date
JP2007074683A JP2007074683A (en) 2007-03-22
JP4634896B2 true JP4634896B2 (en) 2011-02-16

Family

ID=37935692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005262567A Expired - Fee Related JP4634896B2 (en) 2005-09-09 2005-09-09 Reception apparatus and received signal data demodulation method

Country Status (1)

Country Link
JP (1) JP4634896B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5463925B2 (en) * 2010-01-15 2014-04-09 三菱電機株式会社 Demodulator, demodulation method, receiver, and communication system
JP5850260B2 (en) * 2013-01-25 2016-02-03 ソニー株式会社 Signal processing apparatus, signal processing method, and recording medium

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01221965A (en) * 1988-03-01 1989-09-05 Nec Corp Carrier detecting circuit
JPH05110613A (en) * 1991-02-25 1993-04-30 Sanyo Electric Co Ltd Angular modulation signal demodulating circuit
JPH05236031A (en) * 1991-07-23 1993-09-10 Hitachi Maxell Ltd Data transmission system
JPH1117751A (en) * 1997-06-27 1999-01-22 Nec Ic Microcomput Syst Ltd Frequency discrimination circuit

Also Published As

Publication number Publication date
JP2007074683A (en) 2007-03-22

Similar Documents

Publication Publication Date Title
JP5767462B2 (en) COMMUNICATION MODE DETECTION METHOD BY RECEIVING DEVICE FOR NEAR RANGE COMMUNICATION
US20070115759A1 (en) Time reception apparatus and wave clock
JP4276113B2 (en) Standard radio wave reception time device and time code signal decoding method
KR101220178B1 (en) Symbol synchronization apparatus and method of a passive RFID reader
JP4634896B2 (en) Reception apparatus and received signal data demodulation method
US9025959B2 (en) Universal systems and methods for determining an incoming carrier frequency and decoding an incoming signal
US9722672B2 (en) Wireless communication device and method of operating the same
JP4779986B2 (en) Wireless tag reader
JP5850260B2 (en) Signal processing apparatus, signal processing method, and recording medium
JP4266991B2 (en) Magnetic card reader
CN107404452B (en) BPSK demodulation method and device, and receiver
CN210038846U (en) Digital circuit device for processing demodulation blind area of high-frequency radio frequency identification chip
JP5242000B2 (en) Adaptive demodulator
CN107437978B (en) Data processing method and receiver
CN112688892B (en) Subcarrier detection method, carrier signal demodulation method and demodulation device
JP4609425B2 (en) Wireless tag reader
JP7215227B2 (en) Radio signal demodulator, radio signal demodulation program, and radio signal demodulation method
JP5217401B2 (en) Radio receiver and radio clock
JP2011130063A (en) Signal processing device and method
JP2004334682A (en) Data transmission system determination method and transmission line monitoring device between noncontact ic card and reader/writer
JP4751911B2 (en) Transmitter and transceiver
JP2009253532A (en) Duty correction device
JP2005142889A (en) Communication method for data carrier
KR20110027421A (en) Apparatus and method for decoding signal of radio frequency identification tag
JP2010199912A (en) Preamble detection circuit, and detection method therein

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees