JP4629346B2 - Optical integrated device - Google Patents

Optical integrated device Download PDF

Info

Publication number
JP4629346B2
JP4629346B2 JP2004027658A JP2004027658A JP4629346B2 JP 4629346 B2 JP4629346 B2 JP 4629346B2 JP 2004027658 A JP2004027658 A JP 2004027658A JP 2004027658 A JP2004027658 A JP 2004027658A JP 4629346 B2 JP4629346 B2 JP 4629346B2
Authority
JP
Japan
Prior art keywords
layer
optical
semiconductor
inp
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004027658A
Other languages
Japanese (ja)
Other versions
JP2005223043A (en
Inventor
深野秀樹
田村宗久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004027658A priority Critical patent/JP4629346B2/en
Publication of JP2005223043A publication Critical patent/JP2005223043A/en
Application granted granted Critical
Publication of JP4629346B2 publication Critical patent/JP4629346B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、光通信分野の光源及び受光素子として最適な光集積デバイスに関する。     The present invention relates to an optical integrated device optimal as a light source and a light receiving element in the field of optical communication.

半導体レーザ素子、例えば分布帰還型半導体レーザ素子(DFBレーザ)に電界吸収型光変調器(EA変調器)を突き合わせ接合方式で結合した光集積デバイスが、光通信用光源として注目されている(例えば非特許文献1参照)。   An optical integrated device in which an electroabsorption optical modulator (EA modulator) is coupled to a semiconductor laser element, for example, a distributed feedback semiconductor laser element (DFB laser) by a butt-joint method has attracted attention as an optical communication light source (for example, Non-patent document 1).

図2は、DFBレーザをEA変調器に結合した光集積デバイスの一例の構成を示すリッジストライプに沿った方向の断面図である。DFBレーザにEA変調器を突き合わせ接合方式で結合した光集積デバイスは、図2に示すように、共通のn−InP基板21のDFBレーザ領域21a上に形成されたDFBレーザと、n−InP基板21のEA変調器領域21b上に形成され、DFBレーザに光結合されているEA変調器とから構成されている。   FIG. 2 is a cross-sectional view along the ridge stripe showing the configuration of an example of an optical integrated device in which a DFB laser is coupled to an EA modulator. As shown in FIG. 2, an optical integrated device in which an EA modulator is coupled to a DFB laser by a butt-joining method includes a DFB laser formed on a DFB laser region 21a of a common n-InP substrate 21, and an n-InP substrate. The EA modulator is formed on 21 EA modulator regions 21b and is optically coupled to the DFB laser.

DFBレーザは、n−InP基板21のDFBレーザ領域21a上に、n−InP下部クラッド層22、両側がInGaAsPからなるセパレートコンファインメントヘテロストラクチャー(SCH)層で挟まれたMQW活性層構造23、InGaAsPからなる回折格子24、回折格子24上のp−InP上部クラッド層25、及びp−InGaAsPコンタクト層26の積層構造よりなる。p−InGaAsPコンタクト層26上にはp電極27が、n−InP基板21の裏面には共通のn電極28が形成されている。p−InP上部クラッド層25とMQW活性層構造23とn−InP下部クラッド層22とからpin構造が構成される。   The DFB laser has an MQW active layer structure 23 sandwiched between a n-InP lower cladding layer 22 and a separate confinement heterostructure (SCH) layer made of InGaAsP on the DFB laser region 21a of the n-InP substrate 21, InGaAsP And a laminated structure of a p-InP upper cladding layer 25 and a p-InGaAsP contact layer 26 on the diffraction grating 24. A p-electrode 27 is formed on the p-InGaAsP contact layer 26, and a common n-electrode 28 is formed on the back surface of the n-InP substrate 21. The p-InP upper cladding layer 25, the MQW active layer structure 23, and the n-InP lower cladding layer 22 constitute a pin structure.

EA変調器は、n−InP基板21のEA変調器領域21b上に、DFBレーザと共通のn−InP下部クラッド層22、光変調層を構成する両側をSCH層で挟まれたMQW活性層構造29、共通のp−InP上部クラッド層25、及びp−InGaAsPコンタクト層26の積層構造よりなる。SCH−MQW活性層構造29は、バンドギャップ波長1.49μmの活性層を有する。p−InGaAsPコンタクト層26上にはp電極210が形成されている。p−InP上部クラッド層25とMQW活性層構造29とn−InP下部クラッド層22とからpin構造が構成される。   The EA modulator has an MQW active layer structure in which an n-InP lower clad layer 22 common to a DFB laser and both sides constituting an optical modulation layer are sandwiched by SCH layers on an EA modulator region 21b of an n-InP substrate 21. 29, and a laminated structure of a common p-InP upper clad layer 25 and a p-InGaAsP contact layer 26. The SCH-MQW active layer structure 29 has an active layer with a band gap wavelength of 1.49 μm. A p-electrode 210 is formed on the p-InGaAsP contact layer 26. The p-InP upper clad layer 25, the MQW active layer structure 29, and the n-InP lower clad layer 22 constitute a pin structure.

なお、DFBレーザ及びEA変調器は、リッジストライプ(図示せず)に成形され、導波路を形成している。リッジストライプの両脇は、FeドープInPからなる高抵抗層(図示せず)で埋め込まれている。   The DFB laser and the EA modulator are formed into a ridge stripe (not shown) to form a waveguide. Both sides of the ridge stripe are buried with a high resistance layer (not shown) made of Fe-doped InP.

DFBレーザのSCH−MQW活性層構造23と、EA変調器のSCH−MQW活性層構造29とは、突き合わせ接合方式により結合されている。EA変調器とDFBレーザとの間には、分離溝211が設けてあり、EA変調器とDFBレーザとをp−InP上部クラッド層25部により発生する抵抗によって擬似的に分離している。   The SCH-MQW active layer structure 23 of the DFB laser and the SCH-MQW active layer structure 29 of the EA modulator are coupled by a butt junction method. A separation groove 211 is provided between the EA modulator and the DFB laser, and the EA modulator and the DFB laser are pseudo-separated by a resistance generated by the p-InP upper cladding layer 25 portion.

「Very High-Speed Light-Source Module up to 40 Gb/s Containing an MQW Electroabsorption Modulator integrated with DFB Laser」 IEEE J. Selected Topics in Quantum Electronics,vol.3,No.2,pp.336-343,1997.`` Very High-Speed Light-Source Module up to 40 Gb / s Containing an MQW Electroabsorption Modulator integrated with DFB Laser '' IEEE J. Selected Topics in Quantum Electronics, vol.3, No.2, pp.336-343, 1997.

DFBレーザは、順バイアスして電流注入し、レーザ発振させるため、n−InP基板21の裏面のn電極28を接地した時、レーザ側のp電極27は、正の電圧を印加することになる。一方、EA変調器は、逆バイアスして使用し、逆バイアスの小さい時は、ほとんど光吸収がないが、電圧増大により急峻に光吸収が増大し、これにより、光の透過が減少し、逆バイアスの変調により、光透過強度の変調が可能となる素子である。このため、n−InP基板21の裏面のn電極28を接地した時、EA変調器側のp電極210は、負の電圧(逆バイアス)を印加することになる。     Since the DFB laser is forward biased to inject current and cause laser oscillation, when the n-electrode 28 on the back surface of the n-InP substrate 21 is grounded, the laser-side p-electrode 27 applies a positive voltage. . On the other hand, the EA modulator is used with a reverse bias. When the reverse bias is small, there is almost no light absorption. However, the light absorption increases sharply as the voltage increases. It is an element that can modulate the light transmission intensity by modulating the bias. For this reason, when the n-electrode 28 on the back surface of the n-InP substrate 21 is grounded, the p-electrode 210 on the EA modulator side applies a negative voltage (reverse bias).

EA変調器とDFBレーザとの間には、分離溝211が設けてあり、EA変調器とDFBレーザとをp−InP上部クラッド層25の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、EA変調器側のp側電極210に負の電圧を印加して、変調動作を行う時、電界はEA変調器の直下部分だけでなく、上記分離溝211の直下の変調器層にも電界が発生し光吸収が起こるが、光吸収により発生したキャリアはEA変調器側のp電極210まで、長い距離を走行し電極より吐き出さねばならず、応答速度を低下させる要因となる。
特に、大きな逆バイアス動作状態や、超高速の変調を行う場合に、この応答速度劣化要因がデバイス動作速度の低下を引き起こすという問題があった。
A separation groove 211 is provided between the EA modulator and the DFB laser, and the EA modulator and the DFB laser are pseudo-separated by a resistance generated by the p-InP upper cladding layer 25 portion. However, when the modulation operation is performed by applying a negative voltage to the p-side electrode 210 on the EA modulator side, the electric field is not only directly under the EA modulator. An electric field is also generated in the modulator layer immediately below the separation groove 211 and light absorption occurs. However, carriers generated by the light absorption must travel to the p electrode 210 on the EA modulator side over a long distance and be discharged from the electrode. Therefore, it becomes a factor of reducing the response speed.
In particular, when a large reverse bias operation state or ultra-high speed modulation is performed, this response speed deterioration factor causes a decrease in device operation speed.

本発明は、上記従来技術に鑑み、分離溝の直下の変調器層や吸収層には電界がほとんど発生せず、したがって、光吸収によるキャリアの発生がほとんどなく、大きな逆バイアス動作状態や、超高速の変調を行う場合に、この光吸収により発生したキャリアによる応答速度劣化要因が十分抑制され、デバイス動作速度の大幅な低下を引き起こすことがほとんどない、超高速動作が可能な光集積デバイスを提供することを目的とする。   In view of the above prior art, the present invention hardly generates an electric field in the modulator layer or absorption layer immediately below the separation groove, and therefore hardly generates carriers due to light absorption. Providing an optical integrated device capable of ultra-high-speed operation, in which high-speed modulation suppresses the response speed deterioration caused by the carrier generated by this light absorption and hardly causes a significant decrease in device operation speed. The purpose is to do.

上記課題を解決する第1の発明は、半導体基板上に、pin構造よりなる第1の半導体光素子とpin構造よりなる第2の半導体光素子が配置され、前記第1の半導体光素子は、前記半導体基板上に下部クラッド層,活性層,上部クラッド層を積層してなる構造となっており、前記第2の半導体光素子は、前記半導体基板上に下部クラッド層,活性層,上部クラッド層を積層してなる構造となっており、しかも、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが突き合せ接合されている光集積デバイスにおいて、
前記上部クラッド層のうち、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが接続されている接続部分の前記第1の半導体光素子側に、前記第1の半導体光素子の活性層に接して下部クラッド層と同一の導電形の層が挿入され、
前記第1の半導体光素子のpin構造に逆バイアスを印加し、前記第2の半導体光素子のpin構造に順バイアスを印加し若しくはゼロバイアスとして前記光集積デバイスを動作させる際に、前記下部クラッド層と同一の導電形の層と当該層上の前記上部クラッド層とにより構成されるpn接合部分にのみ電圧が印加されて、前記接続部分の前記第1の半導体光素子の活性層には電圧が印加されないように構成されていることを特徴とする。
In a first invention for solving the above-described problem, a first semiconductor optical element having a pin structure and a second semiconductor optical element having a pin structure are arranged on a semiconductor substrate. The semiconductor substrate has a structure in which a lower clad layer, an active layer, and an upper clad layer are laminated. The second semiconductor optical device includes a lower clad layer, an active layer, and an upper clad layer on the semiconductor substrate. In an optical integrated device in which the active layer of the first semiconductor optical device and the active layer of the second semiconductor optical device are butt-joined,
Of the upper clad layer, the first semiconductor optical device side of the connection portion where the active layer of the first semiconductor optical device and the active layer of the second semiconductor optical device are connected is arranged on the first semiconductor optical device side. layers of the same conductivity type and the lower clad layer is inserted in contact with the active layer of the semiconductor optical device,
When operating the optical integrated device by applying a reverse bias to the pin structure of the first semiconductor optical element, applying a forward bias to the pin structure of the second semiconductor optical element, or operating as a zero bias, the lower cladding A voltage is applied only to a pn junction portion constituted by a layer of the same conductivity type as the layer and the upper cladding layer on the layer, and a voltage is applied to the active layer of the first semiconductor optical device in the connection portion It is characterized by not being applied .

また、第の発明は、前記第1の発明の光集積デバイスにおいて、第1の半導体光素子が電界吸収型光変調器であり、第2の半導体光素子が半導体レーザであることを特徴とする。 According to a second invention, in the optical integrated device according to the first invention, the first semiconductor optical element is an electroabsorption optical modulator and the second semiconductor optical element is a semiconductor laser. To do.

また、第の発明は、前記第1の発明の光集積デバイスにおいて、第1の半導体光素子が電界吸収型光変調器であり、第2の半導体光素子が光導波路であることを特徴とする。 According to a third invention, in the optical integrated device according to the first invention, the first semiconductor optical element is an electroabsorption optical modulator and the second semiconductor optical element is an optical waveguide. To do.

また、第の発明は、前記第1の発明の光集積デバイスにおいて、第1の半導体光素子が半導体受光素子であり、第2の半導体光素子が光導波路であることを特徴とする。 According to a fourth invention, in the optical integrated device according to the first invention, the first semiconductor optical element is a semiconductor light receiving element, and the second semiconductor optical element is an optical waveguide.

ここで前記第1の半導体光素子が半導体受光素子の場合は、前記第1の半導体光素子の活性層は半導体発光素子の光受光層を意味する。また前記第2の半導体光素子が光導波路の場合は、前記第2の半導体光素子の活性層は光導波路の光導波路層を意味する。   Here, when the first semiconductor optical device is a semiconductor light receiving device, the active layer of the first semiconductor optical device means the light receiving layer of the semiconductor light emitting device. Further, when the second semiconductor optical device is an optical waveguide, the active layer of the second semiconductor optical device means an optical waveguide layer of the optical waveguide.

このように、本発明では、pin構造よりなる第1の半導体光素子の活性層が、pin構造よりなる第2の半導体光素子の活性層と接続されている光集積デバイスにおいて、その接続部分における活性層に外部からの印加電圧がほとんど印加されず、等電位となるようにその部分における上部クラッド層の一部が下部クラッド層と同一の導電形で構成されているため、下部電極と上部電極に電圧を印加しても、上部クラッド中にある、導電形の異なる接合部分にしか電圧は印加されず、従って、その部分の下に存在する活性層には、印加電圧とそれによる電界が一切発生しない。このため、光吸収によるキャリアの発生がほとんどなく、大きな逆バイアス動作状態や、超高速の変調を行う場合に、この光吸収により発生したキャリアによる応答速度劣化要因が十分抑制され、広い電圧範囲において、高速動作が可能となる。   As described above, according to the present invention, in the optical integrated device in which the active layer of the first semiconductor optical element having the pin structure is connected to the active layer of the second semiconductor optical element having the pin structure, Since a part of the upper clad layer in the portion is configured with the same conductivity type as that of the lower clad layer so that almost no externally applied voltage is applied to the active layer and becomes equipotential, the lower electrode and the upper electrode Even if a voltage is applied to the active layer, the voltage is applied only to the junction portion in the upper clad having a different conductivity type. Therefore, the applied voltage and the electric field generated by the applied layer are not applied to the active layer under the portion. Does not occur. For this reason, there is almost no generation of carriers due to light absorption, and in the case of a large reverse bias operation state or ultra-high speed modulation, the response speed deterioration factor due to the light absorption generated by the carriers is sufficiently suppressed, and in a wide voltage range. High-speed operation is possible.

本発明の光集積デバイスにおいては、半導体基板上に、pin構造よりなる第1の半導体光素子とpin構造よりなる第2の半導体光素子が配置され、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが接続されている光集積デバイスにおいて、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが接続されている接続部分の上部クラッド層の一部が、下部クラッド層と同一の導電形で構成され、前記接続部分の活性層に外部から印加電圧が印加されないように構成されているため、n電極とp電極間に電圧を印加しても、上部クラッド中にある、導電形の異なる接合部分にしか電圧は印加されず、従って、その部分の下に存在する活性層には、印加電圧とそれによる電界が一切発生しない。     In the optical integrated device of the present invention, a first semiconductor optical element having a pin structure and a second semiconductor optical element having a pin structure are arranged on a semiconductor substrate, and an active layer of the first semiconductor optical element In an optical integrated device in which the active layer of the second semiconductor optical element is connected, a connection portion where the active layer of the first semiconductor optical element and the active layer of the second semiconductor optical element are connected A part of the upper clad layer is configured to have the same conductivity type as that of the lower clad layer, and is configured so that an applied voltage is not applied from the outside to the active layer of the connection portion. Even when a voltage is applied, the voltage is applied only to the junction part of different conductivity type in the upper clad, so that the applied voltage and the electric field caused by it are generated in the active layer under that part. do not do.

このため、光吸収によるキャリアの発生がほとんどなく、大きな逆バイアス動作状態や、超高速の変調や受光を行う場合に、この光吸収により発生したキャリアによる応答速度劣化要因が十分抑制され、広い電圧範囲において、高速動作が可能となる。また、高光強度の動作が可能となると共に、高バイアス、高光強度の動作においても、素子動作の安定性や信頼性の向上が可能となる。   For this reason, there is almost no generation of carriers due to light absorption, and in the case of a large reverse bias operation state or ultra-high speed modulation or light reception, the cause of response speed deterioration due to the carriers generated by this light absorption is sufficiently suppressed, and a wide voltage High speed operation is possible within the range. In addition, it is possible to operate with high light intensity, and it is possible to improve the stability and reliability of device operation even in operation with high bias and high light intensity.

以下に本発明を実施するための最良の形態を、実施例に基づき説明する。   The best mode for carrying out the present invention will be described below based on examples.

まず、本発明の実施例1について図1を参照して詳細に説明する。   First, Embodiment 1 of the present invention will be described in detail with reference to FIG.

図1に示すように、DFBレーザは、n−InP基板11のDFBレーザ領域11a上に、n−InP下部クラッド層12、両側がInGaAsPからなるSCH層で挟まれたMQW活性層構造13、InGaAsPからなる回折格子14、回折格子14上のp−InP上部クラッド層15、及びp−InGaAsPコンタクト層16の積層構造よりなる。p−InGaAsPコンタクト層16上にはp電極17が、n−InP基板11の裏面には共通のn電極18が形成されている。   As shown in FIG. 1, the DFB laser has an MQW active layer structure 13 in which an n-InP lower clad layer 12 and an SCH layer made of InGaAsP are sandwiched between a DFB laser region 11a of an n-InP substrate 11 and an InGaAsP. And a laminated structure of a p-InP upper cladding layer 15 on the diffraction grating 14 and a p-InGaAsP contact layer 16. A p-electrode 17 is formed on the p-InGaAsP contact layer 16, and a common n-electrode 18 is formed on the back surface of the n-InP substrate 11.

EA変調器は、n−InP基板11のEA変調器領域11b上に、DFBレーザと共通のn−InP下部クラッド層12、光変調層を構成する両側をSCH層で挟まれたMQW活性層構造19、MQW活性層構造(光変調層)19上の、DFBレーザと共通のp−InP上部クラッド層15、及びp−InGaAsPコンタクト層16の積層構造よりなる。MQW活性層構造19は、バンドギャップ波長1.49μmの活性層を有する。p−InGaAsPコンタクト層16上にはp電極110が形成されている。   The EA modulator has an MQW active layer structure in which an n-InP lower clad layer 12 common to a DFB laser and both sides constituting an optical modulation layer are sandwiched between SCH layers on an EA modulator region 11b of an n-InP substrate 11. 19, a MQW active layer structure (light modulation layer) 19 and a p-InP upper cladding layer 15 common to the DFB laser and a p-InGaAsP contact layer 16 stacked structure. The MQW active layer structure 19 has an active layer having a band gap wavelength of 1.49 μm. A p-electrode 110 is formed on the p-InGaAsP contact layer 16.

なお、DFBレーザ及びEA変調器は、リッジストライプ(図示せず)に成形され、導波路を形成している。リッジストライプの両脇は、ポリイミドからなる高抵抗層(図示せず)で埋め込まれている。   The DFB laser and the EA modulator are formed into a ridge stripe (not shown) to form a waveguide. Both sides of the ridge stripe are embedded with a high resistance layer (not shown) made of polyimide.

DFBレーザのMQW活性層構造13と、EA変調器のMQW活性層構造19とは、突き合わせ接合方式により結合されている。EA変調器とDFBレーザとの間には、分離溝111が設けてあり、EA変調器とDFBレーザとをp−InP上部クラッド層15の部分により発生する抵抗によって擬似的に分離している。   The MQW active layer structure 13 of the DFB laser and the MQW active layer structure 19 of the EA modulator are coupled by a butt joint method. A separation groove 111 is provided between the EA modulator and the DFB laser, and the EA modulator and the DFB laser are pseudo-separated by a resistance generated by the p-InP upper cladding layer 15 portion.

DFBレーザは、n−InP基板11の裏面のn電極18を接地し、レーザ側のp電極17に正の電圧を印加することにより順バイアスして電流注入し、レーザ発振させる。   In the DFB laser, the n-electrode 18 on the back surface of the n-InP substrate 11 is grounded, and a positive voltage is applied to the p-electrode 17 on the laser side so as to inject current forward and cause laser oscillation.

一方、EA変調器は、逆バイアスして使用し、逆バイアスの小さい時は、ほとんど光吸収がないが、電圧増大により急峻に光吸収が増大し、これにより、光の透過が減少し、逆バイアスの変調により、光透過強度の変調が可能となる。このため、n−InP基板11の裏面のn電極18を接地し、EA変調器側のp電極110は、負の電圧(逆バイアス)を印加することになる。   On the other hand, the EA modulator is used with a reverse bias. When the reverse bias is small, there is almost no light absorption. However, the light absorption increases sharply as the voltage increases. By modulating the bias, the light transmission intensity can be modulated. For this reason, the n electrode 18 on the back surface of the n-InP substrate 11 is grounded, and a negative voltage (reverse bias) is applied to the p electrode 110 on the EA modulator side.

EA変調器とDFBレーザとの間には、分離溝111が設けてあり、EA変調器とDFBレーザとをp−InP上部クラッド層15の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、EA変調器側のp電極110に負の電圧を印加して、変調動作を行う時、電界はEA変調器の直下部分だけでなく、上記分離溝111の下の部分にも印加されることになる。   A separation groove 111 is provided between the EA modulator and the DFB laser, and the EA modulator and the DFB laser are pseudo-separated by a resistance generated by the p-InP upper cladding layer 15 portion. Since the electric field is not completely separated, when a negative voltage is applied to the p-electrode 110 on the EA modulator side and the modulation operation is performed, the electric field is not limited to the portion immediately below the EA modulator, It is also applied to the lower part of the separation groove 111.

しかしながら、本実施例では、分離溝111の直下部分のみに光変調層を構成するMQW活性層構造19上にn−InP層112を上部クラッド層の一部として設けており、このn−InP層112とこの上のp−InP上部クラッド層15より構成されるpn接合部分にしか電圧は印加されないため、その下部に位置する(n−InP層112の下に存在する)光変調層(MQW活性層構造)19の部分には、電圧が印加されず、従って、印加電圧による電界も発生しないため、付加的な光吸収も逆バイアスを大きく変化させても起きない。   However, in this embodiment, the n-InP layer 112 is provided as a part of the upper clad layer on the MQW active layer structure 19 constituting the light modulation layer only in the portion directly under the separation groove 111, and this n-InP layer Since a voltage is applied only to the pn junction portion composed of the upper cladding layer 15 and the p-InP upper cladding layer 15 thereabove, a light modulation layer (existing under the n-InP layer 112) (MQW active) located therebelow No voltage is applied to the portion of (layer structure) 19, and therefore no electric field is generated by the applied voltage, so that no additional light absorption occurs even if the reverse bias is greatly changed.

このため、従来素子に見られるような、逆バイアスが大きくなり、分離溝直下部分におけるフォトキャリアの発生もなく、従って、この成分による、光キャリア蓄積、キャリア走行速度律速による応答速度劣化がみられず、高バイアス領域まで、良好な応答特性が得られた。
本実施例では、リッジストライプの両脇はポリイミドにより埋め込まれているが、FeやRu等をドープした半絶縁性のInPからなる半導体高抵抗層で埋め込まれてもよい。
For this reason, the reverse bias increases as seen in the conventional device, and no photocarrier is generated immediately below the separation groove. Therefore, response speed deterioration due to optical carrier accumulation and carrier travel speed control due to this component is observed. Good response characteristics were obtained up to the high bias region.
In this embodiment, both sides of the ridge stripe are embedded with polyimide, but may be embedded with a semiconductor high resistance layer made of semi-insulating InP doped with Fe, Ru, or the like.

この実施例では、基板としてn−InPを用いているが、半絶縁性InP基板を用い、その上にn−InPまたはn−InGaAsPコンタクト層を設け、これに同様にn電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。   In this embodiment, n-InP is used as a substrate. However, a semi-insulating InP substrate is used, an n-InP or n-InGaAsP contact layer is provided thereon, and an n-electrode is similarly formed thereon. It goes without saying that similar characteristics can be obtained even in the form.

またこの実施例では、基板としてn−InPを用いているが、p−InPを用い、上述の実施例におけるpとnを交換する構成にしてもよい。さらに、半絶縁性InP基板を用い、上述のp−InP基板の場合と同様に、その上にp−InPまたはp−InGaAsPコンタクト層を設け、これに同様にp電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。   In this embodiment, n-InP is used as the substrate. However, p-InP may be used to replace p and n in the above-described embodiment. Further, a semi-insulating InP substrate is used, and a p-InP or p-InGaAsP contact layer is provided on the semi-insulating InP substrate, and a p-electrode is similarly formed thereon. Needless to say, similar characteristics can be obtained.

また、本実施例は、InGaAsP材料系を用いた例であるが、InGaAlAs系、AlGaAs系、InGaNAs系やInGaAsSb系など、他の材料系でも同様に適用可能である。   In addition, this embodiment is an example using an InGaAsP material system, but other material systems such as an InGaAlAs system, an AlGaAs system, an InGaNAs system, and an InGaAsSb system can be similarly applied.

上記例は、半導体レーザと光変調器の集積に関するものであるが、半導体レーザと半導体光増幅器は同様に順バイアスして使用する形態であるので、半導体レーザ部分を半導体光増幅器に置き換えても、同様に適用可能である。   The above example relates to the integration of a semiconductor laser and an optical modulator, but since the semiconductor laser and the semiconductor optical amplifier are similarly used with forward bias, even if the semiconductor laser part is replaced with a semiconductor optical amplifier, The same applies.

次に、本発明の実施例2について図3を参照して詳細に説明する。   Next, a second embodiment of the present invention will be described in detail with reference to FIG.

光導波路は、n−InP基板31の光導波路領域31a上に、EA変調器と共通のn−InP下部クラッド層32、光導波路層33、p−InP上部クラッド層35、及びp−InGaAsPコンタクト層36の積層構造よりなる。p−InGaAsPコンタクト層36上にはp電極37が、n−InP基板31の裏面には共通のn電極38が形成されている。   The optical waveguide includes an n-InP lower clad layer 32, an optical waveguide layer 33, a p-InP upper clad layer 35, and a p-InGaAsP contact layer common to the EA modulator on the optical waveguide region 31a of the n-InP substrate 31. It consists of 36 laminated structures. A p-electrode 37 is formed on the p-InGaAsP contact layer 36, and a common n-electrode 38 is formed on the back surface of the n-InP substrate 31.

EA変調器は、n−InP基板31のEA変調器領域31b上に、光導波路と共通のn−InP下部クラッド層32、光変調層を構成する両側をSCH層で挟まれたMQW活性層構造39、MQW活性層構造(光変調層)39上のp−InP上部クラッド層35、及びp−InGaAsPコンタクト層36の積層構造よりなる。SCH−MQW活性層構造39は、バンドギャップ波長1.49μmの活性層を有する。p−InGaAsPコンタクト層36上にはp電極310が形成されている。   The EA modulator has an MQW active layer structure in which an n-InP lower clad layer 32 common to an optical waveguide is sandwiched between SCH layers on an EA modulator region 31b of an n-InP substrate 31, and both sides constituting the optical modulation layer are sandwiched between SCH layers. 39, a stacked structure of a p-InP upper cladding layer 35 and a p-InGaAsP contact layer 36 on an MQW active layer structure (light modulation layer) 39. The SCH-MQW active layer structure 39 has an active layer with a band gap wavelength of 1.49 μm. A p-electrode 310 is formed on the p-InGaAsP contact layer 36.

なお、光導波路及びEA変調器は、リッジストライプ(図示せず)に成形され、EA変調器の両側に導波路を形成している。リッジストライプの両脇は、ポリイミドからなる高抵抗層(図示せず)で埋め込まれている。   The optical waveguide and the EA modulator are formed into a ridge stripe (not shown), and waveguides are formed on both sides of the EA modulator. Both sides of the ridge stripe are embedded with a high resistance layer (not shown) made of polyimide.

光導波路層33と、EA変調器のSCH−MQW活性層構造39とは、共通の層構造により結合されている。EA変調器と光導波路との間には、分離溝311が設けてあり、EA変調器と光導波路とをp−InP上部クラッド層35の部分により発生する抵抗によって擬似的に分離している。   The optical waveguide layer 33 and the SCH-MQW active layer structure 39 of the EA modulator are coupled by a common layer structure. A separation groove 311 is provided between the EA modulator and the optical waveguide, and the EA modulator and the optical waveguide are pseudo-separated by a resistance generated by the p-InP upper cladding layer 35 portion.

光導波路は、n−InP基板31の裏面のn電極38を接地し、光導波路側のp電極37も接地することによりゼロバイアスして光吸収がほとんどない状態にしている。   In the optical waveguide, the n-electrode 38 on the back surface of the n-InP substrate 31 is grounded, and the p-electrode 37 on the optical waveguide side is also grounded so that the optical waveguide is zero-biased and hardly absorbs light.

一方、EA変調器は、逆バイアスして使用し、逆バイアスの小さい時は、ほとんど光吸収がないが、電圧増大により急峻に光吸収が増大し、これにより、光の透過が減少し、逆バイアスの変調により、光透過強度の変調が可能となる。このため、n−InP基板31の裏面のn電極38を接地し、EA変調器側のp電極310は、負の電圧(逆バイアス)を印加することになる。   On the other hand, the EA modulator is used with a reverse bias. When the reverse bias is small, there is almost no light absorption. However, the light absorption increases sharply as the voltage increases. By modulating the bias, the light transmission intensity can be modulated. For this reason, the n-electrode 38 on the back surface of the n-InP substrate 31 is grounded, and a negative voltage (reverse bias) is applied to the p-electrode 310 on the EA modulator side.

EA変調器と光導波路との間には、分離溝311が設けてあり、EA変調器と光導波路とをp−InP上部クラッド層35の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、EA変調器側のp電極310に負の電圧を印加して、変調動作を行う時、電界はEA変調器の直下部分だけでなく、上記分離溝311の下の部分にも印加されることになる。   A separation groove 311 is provided between the EA modulator and the optical waveguide, and the EA modulator and the optical waveguide are pseudo-separated by a resistance generated by the p-InP upper cladding layer 35 portion. , When the modulation operation is performed by applying a negative voltage to the p-electrode 310 on the EA modulator side, the electric field is not only directly under the EA modulator, The voltage is also applied to a portion below the separation groove 311.

しかしながら、本実施例では、分離溝311の直下部分のみに光変調層を構成するMQW活性層構造39上にn−InP層312を上部クラッド層の一部として設けており、このn−InP層312とこの上のp−InP上部クラッド層35より構成されるpn接合部分にしか電圧は印加されないため、その下部に位置する(n−InP層312の下に存在する)SCH−MQW活性層構造(光変調層)39の部分には、電圧が印加されず、従って、印加電圧による電界も発生しないため、付加的な光吸収も逆バイアスを大きく変化させても起きない。   However, in this embodiment, the n-InP layer 312 is provided as a part of the upper clad layer on the MQW active layer structure 39 constituting the light modulation layer only in the portion directly under the separation groove 311, and this n-InP layer Since a voltage is applied only to the pn junction portion composed of 312 and the p-InP upper cladding layer 35 thereon, the SCH-MQW active layer structure (under the n-InP layer 312) located therebelow Since no voltage is applied to the (light modulation layer) 39 portion, and therefore no electric field is generated by the applied voltage, additional light absorption does not occur even if the reverse bias is greatly changed.

このため、従来素子に見られるような、逆バイアスが大きくなり、分離溝直下部分におけるフォトキャリアの発生もなく、従って、この成分による、光キャリア蓄積、キャリア走行速度律速による応答速度劣化がみられず、高バイアス領域まで、良好な応答特性が得られた。   For this reason, the reverse bias increases as seen in the conventional device, and no photocarrier is generated immediately below the separation groove. Therefore, response speed deterioration due to optical carrier accumulation and carrier travel speed control due to this component is observed. Good response characteristics were obtained up to the high bias region.

本実施例では、光導波路層33と、EA変調器のSCH−MQW活性層構造39とは、共通の層構造により結合されているが、光導波路のSCH−MQW活性層構造33を透過光に対して吸収のない組成のMQW半導体層や、均一組成のバルク半導体層で構成してもよいことは言うまでもない。
本実施例では、リッジストライプの両脇はポリイミドにより埋め込まれているが、FeやRu等をドープした半絶縁性のInPからなる半導体高抵抗層で埋め込まれてもよい。
In this embodiment, the optical waveguide layer 33 and the SCH-MQW active layer structure 39 of the EA modulator are coupled by a common layer structure. Needless to say, it may be composed of an MQW semiconductor layer having a non-absorbing composition or a bulk semiconductor layer having a uniform composition.
In this embodiment, both sides of the ridge stripe are embedded with polyimide, but may be embedded with a semiconductor high resistance layer made of semi-insulating InP doped with Fe, Ru, or the like.

この実施例では、基板としてn−InPを用いているが、半絶縁性InP基板を用い、その上にn−InPまたはn−InGaAsPコンタクト層を設け、これに同様にn電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。   In this embodiment, n-InP is used as a substrate. However, a semi-insulating InP substrate is used, an n-InP or n-InGaAsP contact layer is provided thereon, and an n-electrode is similarly formed thereon. It goes without saying that similar characteristics can be obtained even in the form.

またこの実施例では、基板としてn−InPを用いているが、p−InPを用い、上述の実施例におけるpとnを交換する構成にしてもよい。さらに、半絶縁性InP基板を用い、上述のp−InP基板の場合と同様に、その上にp−InPまたはp−InGaAsPコンタクト層を設け、これに同様にp電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。   In this embodiment, n-InP is used as the substrate. However, p-InP may be used to replace p and n in the above-described embodiment. Further, a semi-insulating InP substrate is used, and a p-InP or p-InGaAsP contact layer is provided on the semi-insulating InP substrate, and a p-electrode is similarly formed thereon. Needless to say, similar characteristics can be obtained.

また、本実施例は、InGaAsP材料系を用いた例であるが、InGaAlAs系、AlGaAs系、InGaNAs系やInGaAsSb系など、他の材料系でも同様に適用可能である。   In addition, this embodiment is an example using an InGaAsP material system, but other material systems such as an InGaAlAs system, an AlGaAs system, an InGaNAs system, and an InGaAsSb system can be similarly applied.

次に、本発明の実施例3について図4を参照して詳細に説明する。   Next, a third embodiment of the present invention will be described in detail with reference to FIG.

光導波路は、n−InP基板41の光導波路領域41a上に、光受光器と共通のn−InP下部クラッド層42、光導波路層43、p−InP上部クラッド層45、及びp−InGaAsPコンタクト層46の積層構造よりなる。光導波路層43は、バンドギャップ波長1.25μm組成の半導体よりなる。p−InGaAsPコンタクト層46上にはp電極47が、n−InP基板41の裏面には共通のn電極48が形成されている。   The optical waveguide is formed on the optical waveguide region 41a of the n-InP substrate 41. The n-InP lower cladding layer 42, the optical waveguide layer 43, the p-InP upper cladding layer 45, and the p-InGaAsP contact layer which are common to the optical receiver. It consists of 46 laminated structures. The optical waveguide layer 43 is made of a semiconductor having a band gap wavelength of 1.25 μm. A p-electrode 47 is formed on the p-InGaAsP contact layer 46, and a common n-electrode 48 is formed on the back surface of the n-InP substrate 41.

光受光器は、n−InP基板41の光受光器領域41b上に、光導波路と共通のn−InP下部クラッド層42、MQW活性層構造(光受光層)49、光受光層49上のp−InP上部クラッド層45、及びp−InGaAsPコンタクト層46の積層構造よりなる。光受光層49は、両側をInGaAsPで挟まれたInGaAsよりなる。p−InGaAsPコンタクト層46上にはp電極410が形成されている。   The optical receiver includes an n-InP lower clad layer 42 common to the optical waveguide, an MQW active layer structure (light receiving layer) 49, and a p on the light receiving layer 49 on the light receiver region 41b of the n-InP substrate 41. It has a laminated structure of an -InP upper cladding layer 45 and a p-InGaAsP contact layer 46. The light receiving layer 49 is made of InGaAs with both sides sandwiched by InGaAsP. A p-electrode 410 is formed on the p-InGaAsP contact layer 46.

なお、光導波路及び光受光器は、リッジストライプ(図示せず)に成形され、光受光器の両側に導波路を形成している。リッジストライプの両脇は、ポリイミドからなる高抵抗層(図示せず)で埋め込まれている。   The optical waveguide and the optical receiver are formed into a ridge stripe (not shown), and waveguides are formed on both sides of the optical receiver. Both sides of the ridge stripe are embedded with a high resistance layer (not shown) made of polyimide.

光受光器と光導波路との間には、分離溝411が設けてあり、光受光器と光導波路とをp−InP上部クラッド層45の部分により発生する抵抗によって擬似的に分離している。   A separation groove 411 is provided between the optical receiver and the optical waveguide, and the optical receiver and the optical waveguide are pseudo-separated by a resistance generated by the p-InP upper clad layer 45 portion.

光導波路は、n−InP基板41の裏面のn電極48を接地し、光導波路側のp電極47も接地することによりゼロバイアスした状態にしている。   The optical waveguide is in a zero bias state by grounding the n-electrode 48 on the back surface of the n-InP substrate 41 and grounding the p-electrode 47 on the optical waveguide side.

一方、光受光器は、逆バイアスして使用し、十分な逆バイアス印加により光吸収が飽和し、安定な受光が可能となる。このため、n−InP基板41の裏面のn電極48を接地し、光受光器側のp電極410は、負の電圧(逆バイアス)を印加することになる。   On the other hand, the optical receiver is used by being reverse-biased, and when sufficient reverse bias is applied, light absorption is saturated and stable light reception becomes possible. For this reason, the n-electrode 48 on the back surface of the n-InP substrate 41 is grounded, and a negative voltage (reverse bias) is applied to the p-electrode 410 on the optical receiver side.

光受光器と光導波路との間には、分離溝411が設けてあり、光受光器と光導波路とをp−InP上部クラッド層45の部分により発生する抵抗によって擬似的に分離されているが、電気的に完全に分離されているわけではないため、光受光器側のp電極410に負の電圧を印加して、受光動作を行う時、電界は光受光器の直下部分だけでなく、上記分離溝411の下の部分にも印加されることになる。   A separation groove 411 is provided between the optical receiver and the optical waveguide, and the optical receiver and the optical waveguide are pseudo-separated by a resistance generated by the p-InP upper cladding layer 45 portion. In this case, when the light receiving operation is performed by applying a negative voltage to the p-electrode 410 on the optical receiver side, the electric field is not only directly under the optical receiver, The voltage is also applied to the lower part of the separation groove 411.

しかしながら、本実施例では、分離溝411の直下部分のみに光受光層構造49上にn−InP層412を上部クラッド層の一部として設けており、このn−InP層412とこの上のp−InP上部クラッド層45より構成されるpn接合部分にしか電圧は印加されないため、その下部に位置する(n−InP層412の下に存在する)変調器層49の部分には、電圧が印加されず、従って、印加電圧による電界も発生しないため、付加的な光吸収も逆バイアスを大きく変化させても起きない。   However, in this embodiment, the n-InP layer 412 is provided as a part of the upper clad layer on the light receiving layer structure 49 only in the portion immediately below the separation groove 411. Since a voltage is applied only to the pn junction portion composed of the -InP upper clad layer 45, the voltage is applied to the portion of the modulator layer 49 located under the n-InP layer 412 (below the n-InP layer 412). Therefore, since an electric field due to an applied voltage is not generated, additional light absorption does not occur even if the reverse bias is changed greatly.

このため、従来素子に見られるような、逆バイアスが大きくなり、分離溝直下部分におけるフォトキャリアの発生もなく、従って、この成分による、光キャリア蓄積、キャリア走行速度律速による応答速度劣化がみられず、高バイアス領域まで、良好な応答特性が得られた。   For this reason, the reverse bias increases as seen in the conventional device, and no photocarrier is generated immediately below the separation groove. Therefore, response speed deterioration due to optical carrier accumulation and carrier travel speed control due to this component is observed. Good response characteristics were obtained up to the high bias region.

本実施例では、光導波路層構造43と、光受光器の光受光層構造49とは、異なる層構造により結合されているが、光導波路層構造43を透過光に対して吸収のまったくない組成のMQW半導体層や、均一組成のバルク半導体層あるいは、光受光層と同じ層で構成してもよいことは言うまでもない。
本実施例では、リッジストライプの両脇はポリイミドにより埋め込まれているが、FeやRu等をドープした半絶縁性のInPからなる半導体高抵抗層で埋め込まれてもよい。
In this embodiment, the optical waveguide layer structure 43 and the light receiving layer structure 49 of the optical receiver are coupled by different layer structures, but the optical waveguide layer structure 43 has no composition for absorbing transmitted light at all. Needless to say, the MQW semiconductor layer, a bulk semiconductor layer having a uniform composition, or the same layer as the light receiving layer may be used.
In this embodiment, both sides of the ridge stripe are embedded with polyimide, but may be embedded with a semiconductor high resistance layer made of semi-insulating InP doped with Fe, Ru, or the like.

この実施例では、基板としてn−InPを用いているが、半絶縁性InP基板を用い、その上にn−InPまたはn−InGaAsPコンタクト層を設け、これに同様にn電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。   In this embodiment, n-InP is used as a substrate. However, a semi-insulating InP substrate is used, an n-InP or n-InGaAsP contact layer is provided thereon, and an n-electrode is similarly formed thereon. It goes without saying that similar characteristics can be obtained even in the form.

またこの実施例では、基板としてn−InPを用いているが、p−InPを用い、上述の実施例におけるpとnを交換する構成にしてもよい。さらに、半絶縁性InP基板を用い、上述のp−InP基板の場合と同様に、その上にp−InPまたはp−InGaAsPコンタクト層を設け、これに同様にp電極を形成するような形態であっても、同様な特性が得られることは言うまでもない。   In this embodiment, n-InP is used as the substrate. However, p-InP may be used to replace p and n in the above-described embodiment. Further, a semi-insulating InP substrate is used, and a p-InP or p-InGaAsP contact layer is provided on the semi-insulating InP substrate, and a p-electrode is similarly formed thereon. Needless to say, similar characteristics can be obtained.

また、本実施例は、InGaAsP材料系を用いた例であるが、InGaAlAs系、AlGaAs系、InGaNAs系やInGaAsSb系など、他の材料系でも同様に適用可能である。   In addition, this embodiment is an example using an InGaAsP material system, but other material systems such as an InGaAlAs system, an AlGaAs system, an InGaNAs system, and an InGaAsSb system can be similarly applied.

上記実施例1,2,3は、半導体レーザと光変調器、光変調器や受光器と光導波路の2組のデバイスが集積された構造のみについて示しているが、組み合わせとしては、半導体レーザと受光器でもよく、また、長い光導波路中に半導体レーザや光変調器、受光器や半導体光増幅器などが複数個集積されたような構造であっても、それぞれの間に同様の構成を適用すればよいことは言うまでもない。   In the first, second, and third embodiments, only a structure in which two sets of devices, ie, a semiconductor laser and an optical modulator, and an optical modulator, a photoreceiver, and an optical waveguide are integrated, is shown. Even a structure in which a plurality of semiconductor lasers, light modulators, light receivers, semiconductor optical amplifiers, etc. are integrated in a long optical waveguide, the same configuration can be applied between them. Needless to say.

本発明は、同一基板上に、逆バイアスされる半導体光素子(例えばEA変調や受光素子)と順(又はゼロ)バイアスされる半導体光素子(例えば半導体レーザや光導波路)を形成し、両素子の活性層どうしを突合せ接合している光集積デバイスに適用することができ、大きな逆バイアス動作や超高速変調をしても、高速なデバイス動作速度を確保することができる。   The present invention forms a reverse-biased semiconductor optical element (for example, EA modulation or light receiving element) and a forward (or zero) biased semiconductor optical element (for example, a semiconductor laser or an optical waveguide) on the same substrate. This can be applied to an optical integrated device in which the active layers are butt-joined, and a high device operation speed can be ensured even if a large reverse bias operation or ultrahigh-speed modulation is performed.

本発明の実施例1に係わる光集積デバイスの概略構造図。1 is a schematic structural diagram of an optical integrated device according to Embodiment 1 of the present invention. 従来の光集積デバイスの概略構造図。Schematic structure diagram of a conventional optical integrated device. 本発明の実施例2に係わる光集積デバイスの概略構造図。FIG. 6 is a schematic structural diagram of an optical integrated device according to Embodiment 2 of the present invention. 本発明の実施例3に係わる光集積デバイスの概略構造図。FIG. 5 is a schematic structural diagram of an optical integrated device according to Embodiment 3 of the present invention.

符号の説明Explanation of symbols

11,21,31,41 n−InP基板
12,22,32,42 n−InP下部クラッド層
13,23 MQW活性層構造
33,43 光導波路層
14,24 回折格子
15,25,35,45 p−InP上部クラッド層
16,26,36,46 コンタクト層
17,27,37,47 p電極
18,28,38,48 n電極
19,29,39 MQW活性層構造
49 光受光層
110,210,310,410 p電極
111,211,311,411 分離溝
112,212,312,412 n−InP層
11, 21, 31, 41 n-InP substrate 12, 22, 32, 42 n-InP lower clad layer 13, 23 MQW active layer structure 33, 43 Optical waveguide layer 14, 24 Diffraction grating 15, 25, 35, 45 p -InP upper clad layer 16, 26, 36, 46 Contact layer 17, 27, 37, 47 p-electrode 18, 28, 38, 48 n-electrode 19, 29, 39 MQW active layer structure 49 Light-receiving layer 110, 210, 310 , 410 p electrode 1111, 211, 311, 411 separation groove 112, 212, 312, 412 n-InP layer

Claims (4)

半導体基板上に、pin構造よりなる第1の半導体光素子とpin構造よりなる第2の半導体光素子が配置され、前記第1の半導体光素子は、前記半導体基板上に下部クラッド層,活性層,上部クラッド層を積層してなる構造となっており、前記第2の半導体光素子は、前記半導体基板上に下部クラッド層,活性層,上部クラッド層を積層してなる構造となっており、しかも、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが突き合せ接合されている光集積デバイスにおいて、
前記上部クラッド層のうち、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが接続されている接続部分の前記第1の半導体光素子側に、前記第1の半導体光素子の活性層に接して下部クラッド層と同一の導電形の層が挿入され、
前記第1の半導体光素子のpin構造に逆バイアスを印加し、前記第2の半導体光素子のpin構造に順バイアスを印加し若しくはゼロバイアスとして前記光集積デバイスを動作させる際に、前記下部クラッド層と同一の導電形の層と当該層上の前記上部クラッド層とにより構成されるpn接合部分にのみ電圧が印加されて、前記接続部分の前記第1の半導体光素子の活性層には電圧が印加されないように構成されていることを特徴とする光集積デバイス。
A first semiconductor optical element having a pin structure and a second semiconductor optical element having a pin structure are disposed on a semiconductor substrate, and the first semiconductor optical element has a lower cladding layer and an active layer on the semiconductor substrate. The second optical semiconductor device has a structure in which a lower clad layer, an active layer, and an upper clad layer are laminated on the semiconductor substrate. In addition, in the optical integrated device in which the active layer of the first semiconductor optical element and the active layer of the second semiconductor optical element are butt-joined,
Of the upper clad layer, the first semiconductor optical device side of the connection portion where the active layer of the first semiconductor optical device and the active layer of the second semiconductor optical device are connected is arranged on the first semiconductor optical device side. layers of the same conductivity type and the lower clad layer is inserted in contact with the active layer of the semiconductor optical device,
When operating the optical integrated device by applying a reverse bias to the pin structure of the first semiconductor optical element, applying a forward bias to the pin structure of the second semiconductor optical element, or operating as a zero bias, the lower cladding A voltage is applied only to a pn junction portion constituted by a layer of the same conductivity type as the layer and the upper cladding layer on the layer, and a voltage is applied to the active layer of the first semiconductor optical device in the connection portion An optical integrated device configured to prevent the light from being applied .
請求項1に記載の光集積デバイスにおいて、
第1の半導体光素子が電界吸収型光変調器であり、第2の半導体光素子が半導体レーザであることを特徴とする光集積デバイス。
The optical integrated device according to claim 1 .
An optical integrated device, wherein the first semiconductor optical element is an electroabsorption optical modulator and the second semiconductor optical element is a semiconductor laser.
請求項1に記載の光集積デバイスにおいて、
第1の半導体光素子が電界吸収型光変調器であり、第2の半導体光素子が光導波路であることを特徴とする光集積デバイス。
The optical integrated device according to claim 1 .
An optical integrated device, wherein the first semiconductor optical element is an electroabsorption optical modulator and the second semiconductor optical element is an optical waveguide.
請求項1に記載の光集積デバイスにおいて、
第1の半導体光素子が半導体受光素子であり、第2の半導体光素子が光導波路であることを特徴とする光集積デバイス。
The optical integrated device according to claim 1 .
An optical integrated device, wherein the first semiconductor optical device is a semiconductor light receiving device, and the second semiconductor optical device is an optical waveguide.
JP2004027658A 2004-02-04 2004-02-04 Optical integrated device Expired - Fee Related JP4629346B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004027658A JP4629346B2 (en) 2004-02-04 2004-02-04 Optical integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004027658A JP4629346B2 (en) 2004-02-04 2004-02-04 Optical integrated device

Publications (2)

Publication Number Publication Date
JP2005223043A JP2005223043A (en) 2005-08-18
JP4629346B2 true JP4629346B2 (en) 2011-02-09

Family

ID=34998457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027658A Expired - Fee Related JP4629346B2 (en) 2004-02-04 2004-02-04 Optical integrated device

Country Status (1)

Country Link
JP (1) JP4629346B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961732B2 (en) * 2005-12-02 2012-06-27 日本電気株式会社 Light modulator integrated light source
JP2009124009A (en) * 2007-11-16 2009-06-04 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2011155157A (en) * 2010-01-28 2011-08-11 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device and method of controlling the same
KR101598547B1 (en) 2010-12-03 2016-03-02 삼성전자주식회사 Optical image modulator and method of manufacturing the same
JP5575939B2 (en) * 2013-02-18 2014-08-20 日本電信電話株式会社 Control method of optical semiconductor device
CN109196739B (en) * 2016-06-30 2020-04-21 华为技术有限公司 Chirp compensation laser and driving method thereof
WO2020162754A1 (en) * 2019-02-07 2020-08-13 Technische Universiteit Eindhoven Improved building block for electro-optical integrated indium-phosphide based phase modulator.
JP7246591B1 (en) * 2022-09-27 2023-03-27 三菱電機株式会社 optical semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194385A (en) * 1987-02-09 1988-08-11 Fujitsu Ltd Semiconductor light-emitting device
JPH05167096A (en) * 1991-12-16 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photosensor
JP2000089181A (en) * 1998-09-14 2000-03-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical modulation device
JP2003229635A (en) * 2002-02-01 2003-08-15 Sumitomo Electric Ind Ltd Semiconductor optical integrated element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63194385A (en) * 1987-02-09 1988-08-11 Fujitsu Ltd Semiconductor light-emitting device
JPH05167096A (en) * 1991-12-16 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photosensor
JP2000089181A (en) * 1998-09-14 2000-03-31 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical modulation device
JP2003229635A (en) * 2002-02-01 2003-08-15 Sumitomo Electric Ind Ltd Semiconductor optical integrated element

Also Published As

Publication number Publication date
JP2005223043A (en) 2005-08-18

Similar Documents

Publication Publication Date Title
JP4505470B2 (en) Optical waveguide device and semiconductor device
US7809038B2 (en) Electro-absorption optical modulator integrated with a laser to produce high speed, uncooled, long distance, low power, 1550 nm optical communication device with optimized parameters
JP5144306B2 (en) Optical semiconductor device and manufacturing method thereof
JP5891920B2 (en) Modulator integrated laser device
US6777718B2 (en) Semiconductor optical device
US8780949B2 (en) Optical semiconductor device
JP3913161B2 (en) Optical waveguide type semiconductor device
JP2010140967A (en) Optical module
JP4629346B2 (en) Optical integrated device
JP2014085501A (en) Semiconductor optical modulator
JP2019008179A (en) Semiconductor optical element
JP6173206B2 (en) Optical integrated device
JP2827411B2 (en) Optical semiconductor device and method of manufacturing the same
JP6939411B2 (en) Semiconductor optical device
JP4411938B2 (en) Modulator integrated semiconductor laser, optical modulation system, and optical modulation method
JP4550371B2 (en) Electroabsorption optical modulator, semiconductor integrated device with electroabsorption optical modulator, module using them, and method for manufacturing semiconductor integrated device with electroabsorption optical modulator
JP3422279B2 (en) Optical modulator, optical communication light source, optical module using the same, and optical communication system
JP3164063B2 (en) Semiconductor optical modulator and semiconductor optical device
JP4105618B2 (en) Semiconductor optical modulation waveguide
JP2605911B2 (en) Optical modulator and photodetector
JP2001013472A (en) Optical semiconductor element and optical communication equipment
JP6381507B2 (en) Optical coupler, wavelength tunable light source and wavelength tunable light source module
JP2006287144A (en) Optical integrated device
KR20130128651A (en) Electro-absorption modulator laser
US8654430B2 (en) Electro-absorption modulator and optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees