JP4620708B2 - Noise countermeasure determination device - Google Patents
Noise countermeasure determination device Download PDFInfo
- Publication number
- JP4620708B2 JP4620708B2 JP2007158519A JP2007158519A JP4620708B2 JP 4620708 B2 JP4620708 B2 JP 4620708B2 JP 2007158519 A JP2007158519 A JP 2007158519A JP 2007158519 A JP2007158519 A JP 2007158519A JP 4620708 B2 JP4620708 B2 JP 4620708B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- driver
- noise
- noise countermeasure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、例えば、LSI(Large Scale Integration )、MCM(Multi Chip Module )、プリント基板(PCB:Printed Circuit Board )などの電子回路を設計する際に適用される技術に関し、特に、設計対象の電子回路で発生し得るノイズを最小限に抑え、その設計対象の電子回路が正常に動作するように、ノイズ対策方法を決定するノイズ対策決定装置に関する。 The present invention relates to a technique applied when designing an electronic circuit such as an LSI (Large Scale Integration), an MCM (Multi Chip Module), a printed circuit board (PCB), and the like. The present invention relates to a noise countermeasure determining apparatus that determines a noise countermeasure method so that noise that can be generated in a circuit is minimized and an electronic circuit to be designed operates normally.
(従来の技術)
以下、従来例について説明する。近年の各種電子機器(例えば、LSI、MCM、PCBなど)の小型化や高速化に伴い、ノイズ解析とノイズ対策が重要になってきている。このため、様々なノイズ解析ツールが提供されているが、これらのノイズ解析ツールでは、実装設計の終了後に回路シミュレータを用いてノイズ解析及びノイズチェックを行い、ノイズ対策を決定する。
(Conventional technology)
A conventional example will be described below. With recent miniaturization and speedup of various electronic devices (for example, LSI, MCM, PCB, etc.), noise analysis and noise countermeasures have become important. For this reason, various noise analysis tools are provided. In these noise analysis tools, noise analysis and noise check are performed using a circuit simulator after the mounting design is completed, and noise countermeasures are determined.
その後、決定されたノイズ対策を元に設計変更を行ない、設計変更後に再度ノイズ解析及びノイズチェックを行ない、ノイズ問題がなくなるまで前記の作業を繰り返していた。 After that, the design was changed based on the determined noise countermeasure, and after the design change, the noise analysis and the noise check were performed again, and the above operation was repeated until the noise problem disappeared.
電子回路を設計する際に考慮すべき主なノイズとしては、反射ノイズとクロストークノイズがある。通常、反射ノイズは、ドライバの内部抵抗と伝送線路の特性インピーダンスの不整合により発生する。この反射ノイズを抑えるために、特に、1対1伝送の場合は、ドライバの出力に直列にダンピング抵抗を挿入する方法が知られており、ドライバの内部抵抗値とダンピング抵抗値との合計が、伝送線路の特性インピーダンスと等しい関係となるようなダンピング抵抗値を選択する方法がとられている。 The main noises to be considered when designing an electronic circuit include reflection noise and crosstalk noise. Usually, the reflected noise is generated due to mismatch between the internal resistance of the driver and the characteristic impedance of the transmission line. In order to suppress this reflected noise, particularly in the case of one-to-one transmission, a method of inserting a damping resistor in series with the output of the driver is known, and the sum of the internal resistance value of the driver and the damping resistance value is A method of selecting a damping resistance value that has the same relationship as the characteristic impedance of the transmission line is employed.
1対1伝送以外(1対N伝送)における反射ノイズは、配線トポロジに大きく依存する。現状では、配線トポロジの選択は手作業で行なわれ、設計者が選択された配線トポロジに合った配線を行う。配線情報を元に回路シミュレータを実行し、ノイズ解析とノイズチェックを行う。解析の結果、ノイズ問題がある場合は、配線トポロジの変更、配線トポロジに合わせた再配線、ノイズ解析、ノイズチェックといった作業を繰り返し、最適な配線トポロジを探し出すといった方法が取られている。 Reflection noise other than one-to-one transmission (one-to-N transmission) greatly depends on the wiring topology. At present, the selection of the wiring topology is performed manually, and the designer performs wiring suitable for the selected wiring topology. A circuit simulator is executed based on the wiring information, and noise analysis and noise check are performed. If there is a noise problem as a result of the analysis, a method is adopted in which the wiring topology is changed, re-wiring according to the wiring topology, noise analysis, noise check is repeated, and the optimum wiring topology is found.
前記のような従来のものにおいては、次のような課題があった。 The conventional apparatus as described above has the following problems.
すなわち、近年の更なる各種電子機器の小型化や高速化に伴い、ノイズ解析及びノイズ対策を必要とするネットが増加し、設計工数が増加している。このため、回路設計と実装設計とノイズ解析を繰り返すといった手戻りが発生しないノイズ対策が必要となってきた。このため、回路設計及び実装設計前に少なくとも1ネット分の回路モデルを作成し、該回路モデルを入力してノイズ対策を決定する必要がある。 That is, with the recent miniaturization and speeding up of various electronic devices, the number of nets that require noise analysis and noise countermeasures has increased, and the design man-hours have increased. For this reason, it has become necessary to take countermeasures against noise such that circuit design, mounting design, and noise analysis are not repeated. Therefore, it is necessary to create a circuit model for at least one net before circuit design and mounting design, and input the circuit model to determine noise countermeasures.
また、回路設計及び実装設計前に少なくとも1ネット分の回路モデルを作成し、ノイズ解析とノイズ対策を行う場合でも、常に回路シミュレータを実行し、回路シミュレータの結果を元にノイズ対策を決定する方法では、回路シミュレータの処理時間が他の処理に比べて長いため、全体の処理時間が増大するという問題があった。特に、設計、解析、対策(設計変更)、解析といった作業サイクルを繰り返す場合に問題が大きくなる。このため、回路シミュレータの実行を最小限に抑えてノイズ対策を決定する仕組みが必要であった。 In addition, even when a circuit model for at least one net is created before circuit design and mounting design, and noise analysis and noise countermeasures are performed, a circuit simulator is always executed, and noise countermeasures are determined based on the results of the circuit simulator. However, since the processing time of the circuit simulator is longer than that of other processes, there is a problem that the entire processing time increases. In particular, the problem becomes large when a work cycle such as design, analysis, countermeasure (design change), and analysis is repeated. Therefore, a mechanism for determining noise countermeasures while minimizing the execution of the circuit simulator is required.
更に、回路シミュレータの実行を最小限に抑えるために、前記反射ノイズ対策においても、回路シミュレータの結果を使わずに、ダンピング抵抗を決定する必要がある。配線の特性インピーダンスとドライバ素子の出力抵抗に整合するダンピング抵抗値を推奨回路情報とする場合、実際の伝送波形で問題がなくても、入力回路情報に既に挿入されているダンピング抵抗値が一致しないため、ノイズ対策としてダンピング抵抗値の変更が必要と決定される場合がある。このため、回路の動作において問題の発生しない範囲のダンピング抵抗値を推奨回路情報とし、ノイズ対策を決定する仕組みが必要であった。 Furthermore, in order to minimize the execution of the circuit simulator, it is necessary to determine the damping resistance without using the result of the circuit simulator in the reflection noise countermeasure. If the recommended circuit information is the damping resistance value that matches the characteristic impedance of the wiring and the output resistance of the driver element, the damping resistance value already inserted in the input circuit information does not match even if there is no problem with the actual transmission waveform Therefore, it may be determined that the damping resistance value needs to be changed as a noise countermeasure. For this reason, a mechanism for determining noise countermeasures using a damping resistance value in a range where no problem occurs in circuit operation as recommended circuit information is necessary.
また、配線トポロジの決定では、配線トポロジの選択と配線変更とノイズ解析とを繰り返す必要があるが、配線トポロジの選択と配線変更を設計者が行なっていたのでは時間がかかるといった問題がある。このため、配線トポロジや配線変更とノイズ解析を短時間の間で繰り返し、最適な配線トポロジを選択し、ノイズ対策を決定する仕組みが必要である。 In determining the wiring topology, it is necessary to repeat the selection of the wiring topology, the wiring change, and the noise analysis, but there is a problem that it takes time if the designer has selected the wiring topology and the wiring change. Therefore, there is a need for a mechanism that repeats wiring topology and wiring change and noise analysis in a short time, selects an optimal wiring topology, and determines noise countermeasures.
本発明は、このような従来の課題を解決し、次のことを目的とする。本発明の第1の目的は、回路設計及び実装設計を行う前にノイズ対策の決定を行い、設計工程の後戻りがなく、かつ高速にノイズ対策を決定できるようにすることを目的とする。 The present invention solves such a conventional problem and aims at the following. A first object of the present invention is to determine noise countermeasures before performing circuit design and mounting design, so that the noise countermeasures can be determined at high speed without reversing the design process.
本発明の第2の目的は、回路シミュレータの実行を必要とせずに、過剰な制限ではない範囲のダンピング抵抗値を決定できるようにすることを目的とする。本発明の第3の目的は、回路設計及び実装設計を行う前に、実際の基板上で想定的な位置関係から、最適な配線トポロジの決定を実現できるようにすることを目的とする。 A second object of the present invention is to make it possible to determine a damping resistance value in a range that is not excessively limited without requiring execution of a circuit simulator. A third object of the present invention is to make it possible to determine an optimum wiring topology from an assumed positional relationship on an actual board before performing circuit design and mounting design.
図1は本発明の原理説明図であり、図1において、1は回路情報を格納した回路情報格納部、2はノイズ対策決定処理を行うノイズ対策決定処理部、3はノイズ対策決定処理部2が決定したノイズ対策情報を格納するノイズ対策情報格納部、4は回路定数関係テーブルを格納したデータベースである。本発明は前記の目的を達成するため、次のように構成した。
FIG. 1 is a diagram for explaining the principle of the present invention. In FIG. 1, 1 is a circuit information storage unit that stores circuit information, 2 is a noise countermeasure determination processing unit that performs noise countermeasure determination processing, and 3 is a noise countermeasure
(1) :予め、作成済みの回路情報を格納しておく回路情報格納部1と、回路定数の関係を規定した回路定数関係テーブルを格納したデータベース4を備え、前記回路情報格納部1から対象とする回路の回路情報(回路情報格納部1の情報)を入力し、前記データベースの情報を参照することで、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、前記回路情報として、ドライバの内部抵抗値と、ドライバの飽和電流値と、ドライバの電源電圧値を用い、これらの入力情報から、ドライバの電源電圧値を、ドライバの飽和電流値で割った値から、ドライバの内部抵抗値を引いた値を、伝送線路の特性インピーダンスの最小値とすることにより、レシーバにおいて電子回路が正常に動作する電圧となる伝送線路の特性インピーダンスの最小値をノイズ対策方法として決定するノイズ対策決定手段(ノイズ対策決定処理部2)を備えていることを特徴とする。
(1): It is provided with a circuit
(2) :予め、作成済みの回路情報(回路情報格納部1の情報)を格納しておく回路情報格納部1と、回路定数の関係を規定した回路定数関係テーブルを格納したデータベース4を備え、前記回路情報格納部1から対象とする回路の回路情報を入力し、1対2伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、前記回路情報として、一方の伝送線路のレシーバの等価容量値と、他方の伝送線路のレシーバの等価容量値と、前記一方の伝送回路の特性インピーダンス値を用い、これらの入力情報から、前記一方の伝送線路のレシーバの等価容量値と前記一方の特性インピーダンス値の積を、前記他方の伝送線路のレシーバの等価容量値で割った値を、前記他方の伝送回路の特性インピーダンス値として求めることにより、電子回路が正常に動作する負荷バランスとなるような、他方の伝送回路の特性インピーダンス値を決定するノイズ対策決定手段(ノイズ対策決定処理部2)を備えていることを特徴とする。
(2): A circuit
(作用)
以下、前記構成に基づく本発明の作用を説明する。
(Function)
The operation of the present invention based on the above configuration will be described below.
前記構成に基づく本発明の作用を説明する。 The operation of the present invention based on the above configuration will be described.
(a) :前記(1) では、ノイズ対策決定手段は、回路情報として、ドライバの内部抵抗値と、ドライバの飽和電流値と、ドライバの電源電圧値を用い、これらの入力情報から、レシーバにおいて電子回路が正常に動作する電圧となる伝送線路の特性インピーダンスの最小値をノイズ対策方法として決定する。 (a): In (1) above, the noise countermeasure determining means uses the internal resistance value of the driver, the saturation current value of the driver, and the power supply voltage value of the driver as circuit information. The minimum value of the characteristic impedance of the transmission line that is a voltage at which the electronic circuit operates normally is determined as a noise countermeasure method.
このようにすれば、回路シミュレーションを繰り返さなくても、電子回路が正常に動作しないような伝送線路の特性インピーダンス値が分かる為、従来に比べて設計工数が削減できる。 In this way, since the characteristic impedance value of the transmission line that prevents the electronic circuit from operating normally can be found without repeating the circuit simulation, the number of design steps can be reduced as compared with the conventional case.
(b) :前記(2) では、ノイズ対策決定手段は、回路情報として、一方の伝送線路のレシーバの等価容量値と、他方の伝送線路のレシーバの等価容量値と、前記一方の伝送回路の特性インピーダンス値を用い、これらの入力情報から、一方の伝送線路のレシーバの等価容量値と一方の特性インピーダンス値の積を、他方の伝送線路のレシーバの等価容量値で割った値を、他方の伝送回路の特性インピーダンス値として求める。 (b): In the above (2), the noise countermeasure deciding means uses, as circuit information, the equivalent capacitance value of the receiver of one transmission line, the equivalent capacitance value of the receiver of the other transmission line, and the one of the transmission circuits. Using the characteristic impedance value, from this input information, the product of the equivalent capacitance value of one transmission line receiver and the characteristic impedance value of one transmission line divided by the equivalent capacitance value of the other transmission line receiver, Obtained as the characteristic impedance value of the transmission circuit.
このようにすれば、回路シミュレーションを繰り返さなくても、電子回路が正常に動作するような分岐後の伝送線路の特性インピーダンス値を決めることができる為、従来に比べて設計工数が削減できる。In this way, since the characteristic impedance value of the branched transmission line that allows the electronic circuit to operate normally can be determined without repeating the circuit simulation, the number of design steps can be reduced as compared with the conventional case.
本発明は請求項1、2により次のような効果がある。
The present invention has the following effects according to
(a) :請求項1では、ノイズ対策決定手段は、回路情報として、ドライバの内部抵抗値と、ドライバの飽和電流値と、ドライバの電源電圧値を用い、これらの入力情報から、レシーバにおいて電子回路が正常に動作する電圧となる伝送線路の特性インピーダンスの最小値をノイズ対策方法として決定する。
(a): In
このようにすれば、回路シミュレーションを繰り返さなくても、電子回路が正常に動作しないような伝送線路の特性インピーダンス値が分かる為、従来に比べて設計工数が削減できる。 In this way, since the characteristic impedance value of the transmission line that prevents the electronic circuit from operating normally can be found without repeating the circuit simulation, the number of design steps can be reduced as compared with the conventional case.
(b) :請求項2では、ノイズ対策決定手段は、回路情報として、2つのレシーバの等価容量値と、一方の伝送線路の特性インピーダンス値を用い、これらの入力情報から、電子回路が正常に動作する負荷バランスとなるような、他方の伝送線路の特性インピーダンス値を決定する。
(b): In
このようにすれば、回路シミュレーションを繰り返さなくても、電子回路が正常に動作するような分岐後の伝送線路の特性インピーダンス値を決めることができる為、従来に比べて設計工数が削減できる。 In this way, since the characteristic impedance value of the branched transmission line that allows the electronic circuit to operate normally can be determined without repeating the circuit simulation, the number of design steps can be reduced as compared with the conventional case.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
§1:ノイズ対策決定装置とデータ等の説明
以下、図2〜図5を参照しながら、ノイズ対策決定装置とデータ等について説明する。
§1: Description of noise countermeasure determining device and data, etc. Hereinafter, the noise countermeasure determining device, data, and the like will be described with reference to FIGS.
(1) :ノイズ対策決定装置の説明
(a) :ノイズ対策決定装置の構成の説明
図2はノイズ対策決定装置のブロック図であり、A図は装置基本構成図、B図は具体的な装置例である。ノイズ対策決定装置は、回路情報格納部1と、データベース4と、ノイズ対策決定処理部2と、ノイズ対策情報格納部3を備えている。回路情報格納部1は、予め、別の装置により作成した回路の情報(一般的には、ユーザが作成したLSI等の回路の情報)を格納しておくもの(例えば、磁気ディスク装置)である。
(1): Explanation of noise countermeasure determination device
(a): Explanation of Configuration of Noise Countermeasure Determination Device FIG. 2 is a block diagram of the noise countermeasure determination device, FIG. A is a basic device configuration diagram, and FIG. B is a specific device example. The noise countermeasure determining apparatus includes a circuit
データベース4は、回路定数の関係を規定した回路定数関係テーブルを格納したものである。なお、データベース4は、ノイズ対策決定装置のメーカ側で作成し、ユーザへ提供するものであり、ユーザがデータを書き換えたりすることはできない(ユーザはデータベース4のデータを読み出して利用するだけ)。ノイズ対策決定処理部2は、前記回路情報格納部1の情報を入力し、データベース4の情報を参照することで、ノイズ対策決定処理を行うものであり、プログラムの実行により実現するものである。ノイズ対策情報格納部3は、ノイズ対策決定処理部2が決定した情報を格納しておくもの(例えば、磁気ディスク装置)である。 なお、ノイズ対策決定処理部2がノイズ対策決定処理を行う場合、前記回路情報格納部1と、データベース4のデータを、予め、磁気ディスク装置に格納しておく。
The
(b) :具体的な装置例と記録媒体の説明
前記ノイズ対策決定装置の具体的な装置例を図2のB図に示す。ノイズ対策決定装置は、例えば、図2のB図に示した装置により実現することができる。この装置例は、パーソナルコンピュータ、ワークステーション等の任意のコンピュータにより実現する装置であり、コンピュータ本体11と、該コンピュータ本体11に接続されたディスプレイ装置12、キーボード、マウス等の入力装置13、リムーバブルディスクドライブ(RDD)14、磁気ディスク装置(MDD)15、プリンタ16等を備えている。
(b): Description of Specific Device Example and Recording Medium A specific device example of the noise countermeasure determining device is shown in FIG. 2B. The noise countermeasure determining apparatus can be realized by the apparatus shown in FIG. 2B, for example. This apparatus example is an apparatus realized by an arbitrary computer such as a personal computer or a workstation, and includes a computer main body 11, a display device 12 connected to the computer main body 11, an input device 13 such as a keyboard and a mouse, and a removable disk. A drive (RDD) 14, a magnetic disk device (MDD) 15, a printer 16, and the like are provided.
そして、コンピュータ本体11には、装置内の各種制御等を行うCPU(中央演算処理装置)17、プログラムや各種パラメータ等のデータを格納しておくためのROM(不揮発性メモリ)18、CPU17がワーク用として使用するメモリ19、外部のI/O装置とのインタフェース制御を行うインタフェース制御部(I/F制御部)20、外部との通信制御を行う通信制御部21等を備えている。 The computer main body 11 includes a CPU (central processing unit) 17 for performing various controls in the apparatus, a ROM (nonvolatile memory) 18 for storing data such as programs and various parameters, and a CPU 17. A memory 19 used as an interface, an interface control unit (I / F control unit) 20 that performs interface control with an external I / O device, a communication control unit 21 that performs communication control with the outside, and the like are provided.
そして、ノイズ対策決定装置が行うノイズ対策決定処理は、予め磁気ディスク装置(MDD)15の磁気ディスク、或いはROM18に格納(記録、或いは記憶)しておいたプログラムを、CPU17が読み出して実行することにより行う。しかし、本発明は、このような例に限らず、例えば、磁気ディスク装置15の磁気ディスク(記録媒体)に、次のようにして前記プログラムを格納し、このプログラムをCPU17が実行することで前記処理を行うことも可能である。
The noise countermeasure determining process performed by the noise countermeasure determining apparatus is executed by the CPU 17 reading and executing a program stored (recorded or stored) in the magnetic disk of the magnetic disk device (MDD) 15 or the ROM 18 in advance. To do. However, the present invention is not limited to such an example. For example, the program is stored in the magnetic disk (recording medium) of the
a:他の装置で作成されたリムーバブルディスク(フロッピィディスク、CD−ROM、その他の光ディスク等)に格納されているプログラム(他の装置で作成したプログラム)を、リムーバブルディスクドライブ14で読み取り、磁気ディスク装置15の記録媒体(磁気ディスク)に格納する。
a: A program stored on a removable disk (floppy disk, CD-ROM, other optical disk, etc.) created by another device (a program created by another device) is read by the removable disk drive 14, and a magnetic disk It is stored in a recording medium (magnetic disk) of the
b:LAN、インターネット等の各種通信回線を介して他の装置から伝送されたプログラム等のデータを、通信制御部21を介して受信し、そのデータを磁気ディスク装置15の記録媒体(磁気ディスク)に格納する。
b: Data such as a program transmitted from another device via various communication lines such as LAN and the Internet is received via the communication control unit 21, and the data is recorded on the recording medium (magnetic disk) of the
(2) :用語の説明
図3は回路構成の説明図であり、A図はドライバ/レシーバの説明図、B図は1対1伝送の説明図、C図は1対2伝送の説明図である。また、図4は対応テーブルの説明図であり、A図はプルアップ時の電圧と電流の対応テーブルの説明図、B図はプルダウン時の電圧と電流の対応テーブルの説明図である。図5は対応テーブル例であり、A図はプルアップ時の電圧と電流の対応テーブル例、B図はプルダウン時の電圧と電流の対応テーブル例、C図は関係テーブル例1、D図は関係テーブル例2である。以下、図3〜図5に基づき、以下の説明で使用する用語とその内容等について説明する。
(2): Explanation of Terms FIG. 3 is an explanatory diagram of a circuit configuration, A is an explanatory diagram of a driver / receiver, B is an explanatory diagram of one-to-one transmission, and C is an explanatory diagram of one-to-two transmission. is there. 4 is an explanatory diagram of a correspondence table, FIG. 4A is an explanatory diagram of a correspondence table of voltage and current at the time of pull-up, and FIG. 4B is an explanatory diagram of a correspondence table of voltage and current at the time of pull-down. FIG. 5 is an example of a correspondence table, FIG. 5A is an example of a correspondence table of voltage and current at the time of pull-up, FIG. 5B is an example of correspondence table of voltage and current at the time of pull-down, FIG. It is Table example 2. Hereinafter, the terms used in the following description and the contents thereof will be described with reference to FIGS.
(a) :「ドライバ」、「レシーバ」
電子回路上で、例えば、図3のA図のように、LSI1からLSI2まで、伝送線路上を信号が伝送される場合に、LSI1の伝送信号を駆動する出力回路のことを、「ドライバ」と呼び、LSI2の、伝送信号を受信する入力回路のことを「レシーバ」と呼ぶ。
(a): "Driver", "Receiver"
As shown in FIG. 3A, for example, when a signal is transmitted from the
(b) :「プルアップ」
図4のA図のように、ドライバの内部入力として電源電圧値を接続することを「プルアップ」と呼ぶ。
(b): "Pull-up"
As shown in FIG. 4A, connecting the power supply voltage value as the internal input of the driver is called “pull-up”.
(c) :「プルダウン」
図4のB図のように、ドライバの内部入力としてアース(0V)に接続することを「プルダウン」と呼ぶ。
(c): "Pull-down"
As shown in FIG. 4B, connecting to the ground (0V) as an internal input of the driver is called “pull-down”.
(d) :「ドライバのプルアップ時の電圧と電流の対応テーブル」
図4のA図に示すドライバの外部出力Aと接続した電圧源Bにおいて、ドライバの外部出力Aと電圧源B間の電流値と電圧値(電圧源Bの電圧値)の対応をテーブル化したものを「ドライバのプルアップ時の電圧と電流の対応テーブル」と呼ぶ。例として、図5のA図のようなテーブルがある。
(d): “Voltage and current correspondence table at driver pull-up”
In the voltage source B connected to the external output A of the driver shown in FIG. 4A, the correspondence between the current value between the external output A of the driver and the voltage source B and the voltage value (voltage value of the voltage source B) is tabulated. This is called a “voltage / current correspondence table at the time of driver pull-up”. As an example, there is a table as shown in FIG.
(e) :「ドライバのプルダウン時の電圧と電流の対応テーブル」
図4のB図に示したドライバの外部出力Aと接続した電圧源Bにおいて、外部出力Aと電圧源B間の電流値と電圧値(電圧源Bの電圧値)の対応をテーブル化したものを「ドライバのプルダウン時の電圧と電流の対応テーブル」と呼ぶ。例として、図5のB図のようなテーブルがある。
(e): “Voltage and current correspondence table during driver pull-down”
In the voltage source B connected to the external output A of the driver shown in FIG. 4B, the correspondence between the current value and the voltage value (voltage value of the voltage source B) between the external output A and the voltage source B is tabulated. Is called a “voltage-current correspondence table when the driver is pulled down”. As an example, there is a table as shown in FIG.
(f) :「1対1伝送」
電子回路上で、例えば、図3のB図のようにドライバとレシーバが1対1で接続されている場合の伝送のことを「1対1伝送」と呼ぶ。
(f): “One-to-one transmission”
On the electronic circuit, for example, transmission when the driver and the receiver are connected one-to-one as shown in FIG. 3B is called “one-to-one transmission”.
(g) :「1対2伝送」
電子回路上で、例えば、図3のC図のようにドライバとレシーバが1対2で接続されている場合の伝送のことを「1対2伝送」と呼ぶ。
(g): "1 to 2 transmission"
On the electronic circuit, for example, transmission when the driver and the receiver are connected in a one-to-two manner as shown in FIG. 3C is referred to as “one-to-two transmission”.
(h) :「ドライバの立ち上がり時間」
ドライバの出力電圧がゼロボルトから電源電圧値まで上昇するのにかかる時間を「ドライバの立ち上がり時間」と呼ぶ。
(h): “Driver rise time”
The time taken for the output voltage of the driver to rise from zero volts to the power supply voltage value is called “driver rise time”.
(i) :「ドライバの立ち下がり時間」
ドライバの出力電圧が電源電圧値からゼロボルトまで下降するのにかかる時間を「ドライバの立ち下がり時間」と呼ぶ。
(i): “Driver fall time”
The time required for the output voltage of the driver to drop from the power supply voltage value to zero volts is referred to as “driver fall time”.
(3) :回路情報とデータベースの説明
図5のA図に示したドライバのプルアップ時の電圧と電流の対応テーブル例と、図5のB図に示したドライバのプルダウン時の電圧と電流の対応テーブル例は、前記回路情報格納部1に格納されている情報例であり、ユーザが入力したものである。
(3): Description of circuit information and database Example of correspondence table of voltage and current at the time of driver pull-up shown in FIG. 5A, and voltage and current at the time of driver pull-down shown in FIG. The correspondence table example is an example of information stored in the circuit
図5のA図に示したドライバのプルアップ時の電圧と電流の対応テーブルにおいて、「電圧値」=電圧源Bの電圧値、「電流値」=ドライバの外部出力Aと電圧源B間の伝送線路に流れる電流の電流値を示す。このドライバのプルアップ時の電圧と電流の対応テーブルによれば、例えば、電圧値=0Vの時、電流値=−60mA、電圧値=3.12Vの時、電流値=−10mA、電圧値=3.3Vの時、電流値=0mAとなっている。 In the correspondence table of voltage and current at the time of pull-up of the driver shown in FIG. 5A, “voltage value” = voltage value of the voltage source B, “current value” = between the external output A of the driver and the voltage source B Indicates the current value of the current flowing through the transmission line. According to this driver pull-up voltage-current correspondence table, for example, when the voltage value = 0V, the current value = −60 mA, the voltage value = 3.12 V, the current value = −10 mA, and the voltage value = At 3.3 V, the current value is 0 mA.
また、図5のB図に示したドライバのプルダウン時の電圧と電流の対応テーブルでは、「電圧値」=電圧源Bの電圧値、「電流値」=ドライバの外部出力Aと電圧源B間の伝送線路に流れる電流の電流値を示す。このドライバのプルダウン時の電圧と電流の対応テーブルによれば、電圧値=−0.2Vの時、電流値=−10mA、電圧値=0Vの時、電流値=0mA、電圧値=3.3Vの時、電流値=55mAとなっている。 Further, in the correspondence table of the voltage and current at the time of pull-down of the driver shown in FIG. 5B, “voltage value” = voltage value of the voltage source B, “current value” = between the external output A of the driver and the voltage source B The current value of the current flowing through the transmission line is shown. According to the voltage-current correspondence table when the driver is pulled down, when the voltage value = −0.2V, the current value = −10 mA, when the voltage value = 0V, the current value = 0 mA, and the voltage value = 3.3V. In this case, the current value is 55 mA.
図5のC図に示した関係テーブル例1と、図5のD図に示した関係テーブル例2は、前記データベース4に格納されたものであり、メーカ側で提供するものである。
The relationship table example 1 shown in FIG. 5C and the relationship table example 2 shown in FIG. 5D are stored in the
図5のC図に示した関係テーブル例1では、内部抵抗値、伝送線路の特性インピーダンス値、レシーバの電圧値、ダンピング抵抗値の各項目毎に、データが格納されている。例えば、関係テーブル例1では、内部抵抗値=20Ω、伝送線路の特性インピーダンス値=60Ω、レシーバの電圧値=0.6V、ダンピング抵抗値=16Ωの各データが対応している。また、内部抵抗値=20Ω、伝送線路の特性インピーダンス値=60Ω、レシーバの電圧値=1.2V、ダンピング抵抗値=118Ωの各データが対応している。 In the relationship table example 1 shown in FIG. 5C, data is stored for each item of the internal resistance value, the characteristic impedance value of the transmission line, the voltage value of the receiver, and the damping resistance value. For example, in the relationship table example 1, the internal resistance value = 20Ω, the transmission line characteristic impedance value = 60Ω, the receiver voltage value = 0.6V, and the damping resistance value = 16Ω correspond to each other. In addition, data of internal resistance value = 20Ω, characteristic impedance value of transmission line = 60Ω, voltage value of receiver = 1.2V, and damping resistance value = 118Ω correspond to each other.
図5のD図に示した関係テーブル例2では、立ち上がり(立ち下がり)時間、伝送線路の単位長さ当たりの伝播遅延時間、ダンピング抵抗のドライバからの最短挿入位置の各項目毎に、データが格納されている。このテーブル例によれば、立ち上がり(立ち下がり)時間=2.0、伝送線路の単位長さ当たりの伝播遅延時間=0.6、ダンピング抵抗のドライバからの最短挿入位置=1.67が対応している。 In the relationship table example 2 shown in FIG. 5D, data is obtained for each item of the rise (fall) time, the propagation delay time per unit length of the transmission line, and the shortest insertion position from the driver of the damping resistor. Stored. According to this example table, the rise (fall) time = 2.0, the propagation delay time per unit length of the transmission line = 0.6, and the shortest insertion position from the driver of the damping resistor = 1.67. ing.
(4) :処理概要の説明
前記ノイズ対策決定処理部2が行う処理の概要は次の通りである。
(4): Explanation of processing outline The outline of the processing performed by the noise countermeasure
(a) :対象とする回路の回路情報(回路情報格納部1の情報)を入力し、回路定数を規定したデータベース4の情報を参照することで、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定する処理において、前記回路情報として、電子回路が正常に動作するレシーバにおける電圧の許容範囲と、ドライバの電源電圧値と、伝送線路の特性インピーダンス値と、ドライバの内部抵抗値を用い、これらの入力情報から、反射ノイズを抑え電子回路が正常に動作するダンピング抵抗値の範囲をノイズ対策方法として決定する。
(a): The circuit information of the target circuit (information in the circuit information storage unit 1) is input, and the electronic circuit is normal in the one-to-one transmission circuit by referring to the information in the
(b) :対象とする回路の回路情報(回路情報格納部1の情報)を入力し、回路定数を規定したデータベース4の情報を参照することで、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定する処理において、前記回路情報として、ドライバの立ち上がり時間と、ドライバの立ち下がり時間と、伝送線路の単位長さ当たりの伝播遅延時間を用い、これらの入力情報から、反射ノイズを抑え電子回路が正常に動作するダンピング抵抗のドライバからの最短挿入位置をノイズ対策方法として決定する。
(b): The circuit information of the target circuit (information in the circuit information storage unit 1) is input, and the electronic circuit is normal in the one-to-one transmission circuit by referring to the information in the
(c) :対象とする回路の回路情報(回路情報格納部1の情報)を入力し、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定する処理において、前記回路情報として、ドライバの内部抵抗値と、ドライバの飽和電流値と、ドライバの電源電圧値を用い、これらの入力情報から、レシーバにおいて電子回路が正常に動作する電圧となる伝送線路の特性インピーダンスの最小値をノイズ対策方法として決定する。 (c): Inputs circuit information of the target circuit (information of the circuit information storage unit 1), and determines a noise countermeasure method for suppressing the noise within a range where the electronic circuit operates normally in the one-to-one transmission circuit. In this process, as the circuit information, the internal resistance value of the driver, the saturation current value of the driver, and the power supply voltage value of the driver are used, and from this input information, the voltage at which the electronic circuit operates normally in the receiver is transmitted. The minimum value of the characteristic impedance of the line is determined as a noise countermeasure method.
(d) :ノイズ対策決定処理において、回路情報として与えられたドライバの電圧と電流の対応テーブルから、プルアップ時の内部抵抗値として、プルアップ時の電圧と電流の対応テーブルにおける電流値0アンペア近傍での内部抵抗値を求める第1の処理と、前記ドライバの電圧と電流の対応テーブルから、プルダウン時の内部抵抗値として、プルダウン時の電圧と電流の対応テーブルにおける電流値0アンペア近傍での内部抵抗値を求める第2の処理と、前記求めた2つの内部抵抗値の内、大きい方の内部抵抗値をドライバの内部抵抗値として求める第3の処理とを行う。
(d): In the noise countermeasure determination processing, the
(e) :ノイズ対策決定処理において、回路情報として、ドライバのプルダウン時の電圧と電流の対応テーブルの情報と、ドライバのプルアップ時の電圧と電流の対応テーブルの情報と、ドライバの電源電圧値を用い、前記ドライバのプルダウン時の電圧と電流の対応テーブルから、前記ドライバの電源電圧値と等しい電圧値と対応する電流値を求めてプルダウン時の飽和電流値として決定する第1の飽和電流決定処理と、前記ドライバのプルアップ時の電圧と電流の対応テーブルから、電圧値が0ボルトに対応する電流値を求めてプルアップ時の飽和電流値として決定する第2の飽和電流決定処理と、前記第1、第2の飽和電流決定処理で決定した飽和電流値の内、小さい方の値をドライバの飽和電流値として決定する第3の飽和電流値決定処理とを行う。 (e): In the noise countermeasure determination processing, as circuit information, information on the correspondence table between the voltage and current at the time of pulling down the driver, information on the correspondence table between the voltage and current at the time of pulling up the driver and the power supply voltage value of the driver Is used to obtain a current value corresponding to a voltage value equal to the power supply voltage value of the driver from a correspondence table of the voltage and current at the time of pulling down the driver, and determine a saturation current value at the time of pulling down. A second saturation current determination process for determining a current value corresponding to a voltage value of 0 volts from a correspondence table of the voltage and current at the time of pull-up of the driver and determining a saturation current value at the time of pull-up; Of the saturation current values determined in the first and second saturation current determination processes, a smaller value is determined as the saturation current value of the driver. Do the reason.
(f) :対象とする回路の回路情報(回路情報格納部1の情報)を入力し、1対2伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定処理であって、前記回路情報として、2つのレシーバの等価容量値と、一方の伝送線路の特性インピーダンス値を用い、これらの入力情報から、電子回路が正常に動作する負荷バランスとなるような、他方の伝送線路の特性インピーダンス値を決定する。 (f): Inputs circuit information of the target circuit (information in the circuit information storage unit 1), and determines a noise countermeasure method for suppressing the noise within a range where the electronic circuit operates normally in the one-to-two transmission circuit. The noise countermeasure determination processing is to use the equivalent capacitance value of two receivers and the characteristic impedance value of one transmission line as the circuit information. From these input information, the load balance at which the electronic circuit operates normally and The characteristic impedance value of the other transmission line is determined.
§2:処理の詳細な説明
以下、各例について、ノイズ対策決定装置の処理を詳細に説明する。
§2: Detailed description of processing Hereinafter, the processing of the noise countermeasure determining apparatus will be described in detail for each example.
(1) :例1
図6は例1の処理フローチャートである。以下、図6に基づいて例1の処理を説明する。なお、S1〜S4は各処理ステップを示す。
(1): Example 1
FIG. 6 is a processing flowchart of Example 1. Hereinafter, the processing of Example 1 will be described with reference to FIG. In addition, S1-S4 shows each process step.
例1では、回路情報格納部1の回路情報(レシーバの入力電圧の許容最大値、ドライバの電源電圧値、レシーバの入力電圧の許容最小値、伝送線路の特性インピーダンス値、ドライバの内部抵抗値)を入力データとし、データベース4の回路定数関係テーブルを参照(検索)して、ノイズ対策決定処理部2がノイズ対策決定処理を行ない、ダンピング抵抗値の範囲(ダンピング抵抗値の最小値と最大値)を求めて、ノイズ対策情報格納部3に格納する処理を行う。なお、例1では、ドライバの内部抵抗値が、既に求められており、回路情報として提供されている場合に行う処理である。
In Example 1, circuit information in the circuit information storage unit 1 (receiver input voltage allowable maximum value, driver power supply voltage value, receiver input voltage allowable minimum value, transmission line characteristic impedance value, driver internal resistance value) Is input data, the circuit constant relation table in the
先ず、ノイズ対策決定処理部2は、レシーバの入力電圧の許容最大値を、ドライバの電源電圧値で割った値を、正規化された、レシーバの入力電圧の許容最大値とする(S1)。次に、その値と、伝送路の特性インピーダンス、ドライバの内部抵抗値をキーとして、データベース4の関係テーブルを参照(検索)し、ダンピング抵抗値の最小値を取得する(S2)。
First, the noise countermeasure
同時に、ノイズ対策決定処理部2は、レシーバの入力電圧の許容最小値を、ドライバの電源電圧値で割った値を、正規化された、レシーバの入力電圧の許容最小値とする(S3)。その後、その値と、伝送線路の特性インピーダンス、ドライバの内部抵抗値をキーとして、関係テーブルを参照(検索)し、ダンピング抵抗値の最大値を取得する(S4)。このようにして取得したダンピング抵抗値の最小値と最大値の範囲を、ダンピング抵抗値の範囲とする。
At the same time, the noise countermeasure
(2) :例2
図7は例2の処理フローチャートである。以下、図7に基づいて例2の処理を説明する。なお、S11、S12は各処理ステップを示す。
(2): Example 2
FIG. 7 is a processing flowchart of Example 2. Hereinafter, the processing of Example 2 will be described with reference to FIG. S11 and S12 indicate each processing step.
例2では、回路情報格納部1の回路情報(ドライバの立ち上がり時間、ドライバの立ち下がり時間、伝送線路の単位長さ当たりの伝播遅延時間)を入力し、データベース4の回路定数関係テーブルを参照(検索)することにより、ノイズ対策決定処理部2がノイズ対策決定処理を行ない、ダンピング抵抗値のドライバからの最短挿入位置を求めて、ノイズ対策情報格納部3に格納する処理を行う。
In Example 2, circuit information (driver rise time, driver fall time, propagation delay time per unit length of transmission line) is input in the circuit
先ず、ノイズ対策決定処理部2は、ドライバの立ち上がり時間とドライバの立ち下がり時間の内、小さい方の値を取得する(S11)。次に、その値と、伝送線路の単位長さ当たりの伝播遅延時間をキーとして、データベース4の回路定数関係テーブルを参照(検索)し、ダンピング抵抗のドライバからの最短挿入位置を取得する(S12)。
First, the noise countermeasure
(3) :例3
図8は例3の処理フローチャートである。以下、図8に基づいて例3の処理を説明する。なお、S15は処理ステップを示す。
(3): Example 3
FIG. 8 is a processing flowchart of Example 3. Hereinafter, the process of Example 3 will be described with reference to FIG. S15 indicates a processing step.
例3では、回路情報格納部1の回路情報(ドライバの内部抵抗値、ドライバの飽和電流値、ドライバの電源電圧値)を入力データとして、ノイズ対策決定処理部2が処理を行ない、伝送線路の特性インピーダンスの最小値を求めて、ノイズ対策情報格納部3に格納する処理を行う。なお、例3では、前記ドライバの内部抵抗値、ドライバの飽和電流値が、既に求められており、回路情報として提供されている場合に行う処理である。
In Example 3, the noise countermeasure
先ず、ノイズ対策決定処理部2は、ドライバの電源電圧値を、ドライバの飽和電流値で割った値から、ドライバの内部抵抗値を引いた値を、伝送線路の特性インピーダンスの最小値とする(S15)。
First, the noise countermeasure
(4) :例4
図9は例4の処理フローチャート(その1)、図10は例4の処理フローチャート(その2)である。なお、図9は例4の全体の処理フローチャートであり、図10は図9のS21、S22の詳細な処理(電流値が0Aの近傍での内部抵抗値を求める処理)であり、S21〜S26は処理ステップを示す。以下、図9、図10に基づいて例4の処理を説明する。
(4): Example 4
FIG. 9 is a processing flowchart (part 1) of Example 4, and FIG. 10 is a processing flowchart (part 2) of Example 4. FIG. 9 is a flowchart of the entire process of Example 4. FIG. 10 is a detailed process of S21 and S22 of FIG. 9 (a process of obtaining an internal resistance value near a current value of 0 A), and S21 to S26. Indicates processing steps. Hereinafter, the process of Example 4 will be described with reference to FIGS. 9 and 10.
(a) :全体の処理
図9に示したように、例4では、回路情報格納部1の回路情報(ドライバのプルアップ時の電圧と電流の対応テーブル、ドライバのプルダウン時の電圧と電流の対応テーブル)を入力データとして、ノイズ対策決定処理部2が処理を行ない、ドライバの内部抵抗値を求めて、ノイズ対策情報格納部3に格納する処理を行う。なお、例4は、前記例1、例3の処理を行う場合に、ドライバの内部抵抗値が未知の場合(求められていない場合)に、該ドライバの内部抵抗値を求める処理である。
(a): Overall processing As shown in FIG. 9, in Example 4, the circuit information in the circuit information storage unit 1 (corresponding table of voltage and current at the time of driver pull-up, voltage and current at the time of driver pull-down) The noise countermeasure
先ず、ノイズ対策決定処理部2は、ドライバのプルアップ時の電圧と電流の対応テーブルから、電流値が0Aの近傍での内部抵抗値を求め(S21)、この値をプルアップ時の内部抵抗値とする。また、ドライバのプルダウン時の電圧と電流の対応テーブルから、電流値が0Aの近傍での内部抵抗値を求め(S22)、この値をプルダウン時の内部抵抗値とする。そして、前記プルアップ時の内部抵抗値とプルダウン時の内部抵抗値の内、大きい方の値をドライバの内部抵抗値として求める(S23)。
First, the noise countermeasure
(b) :S21、S22の詳細な処理(電流値が0Aの近傍での内部抵抗値を求める処理)
この処理では、ノイズ対策決定処理部2は、前記電圧と電流の対応テーブル(プルアップ時とプルダウン時の対応テーブル)から、電流値が0A以上のうち、最小である電流値「A1」と、対応する電圧値「V1」を取得する(S24)。また、ノイズ対策決定処理部2は、前記電圧と電流の対応テーブルから、電流値が0A未満のうち、最大である電流値「A2」と、対応する電圧値「V2」を取得する(S25)。
(b): Detailed processing of S21 and S22 (processing for obtaining an internal resistance value near a current value of 0 A)
In this process, the noise countermeasure
次に、ノイズ対策決定処理部2は、前記「V1」と「V2」の差分を、「A1」と「A2」の差分で割った値を、内部抵抗値として求める(S26)。なお、前記処理では、プルアップ時の内部抵抗値を求める処理と、プルダウン時の内部抵抗値を求める処理を含めて(共通に)説明してある。
Next, the noise countermeasure
(5) :例5
図11は例5の処理フローチャートである。以下、図11に基づいて例5の処理を説明する。なお、S31〜S33は処理ステップを示す。
(5): Example 5
FIG. 11 is a processing flowchart of Example 5. Hereinafter, the processing of Example 5 will be described with reference to FIG. S31 to S33 indicate processing steps.
例5では、回路情報格納部1の回路情報(ドライバのプルダウン時の電圧と電流の対応テーブル、ドライバのプルアップ時の電圧と電流の対応テーブル、ドライバの電源電圧値)を入力データとしてノイズ対策決定処理部2が処理を行ない、ドライバの飽和電流値を求めて、ノイズ対策情報格納部3に格納する処理を行う。なお、例5では、例3の処理を行う場合に、前記ドライバの飽和電流値が未知の場合に、該ドライバの飽和電流値を求める処理である。
In example 5, the circuit information (driver pull-down voltage and current correspondence table, driver pull-up voltage and current correspondence table, driver power supply voltage value) in the circuit
ノイズ対策決定処理部2は、先ず、ドライバのプルダウン時の電圧と電流の対応テーブルから、ドライバの電源電圧値と等しい電流値を求め、この値をプルダウン時の飽和電流値とする(S31)。また、ノイズ対策決定処理部2は、ドライバのプルアップ時の電圧と電流の対応テーブルから、電圧値が0Vに対応する電流値を求め、この値をプルアップ時の飽和電流値とする(S32)。
The noise countermeasure
そして、ノイズ対策決定処理部2は、前記プルダウン時の飽和電流値とプルアップ時の飽和電流値のうち、小さい方の値を求め、この値をドライバの飽和電流値とする(S33)。
Then, the noise countermeasure
(6) :例6
図12は例6の処理フローチャートであり、A図は1対2伝送説明図、B図は処理フローチャートである。以下、図12に基づいて例6の処理を説明する。なお、S35は処理ステップを示す。
(6): Example 6
FIG. 12 is a processing flowchart of Example 6, A is a one-to-two transmission explanatory diagram, and B is a processing flowchart. Hereinafter, the process of Example 6 will be described with reference to FIG. S35 indicates a processing step.
例6は、図12のA図に示したような1対2伝送において、伝送線路1の特性インピーダンス値が決まっている場合に、伝送線路2の特性インピーダンス値を決める処理である。
Example 6 is processing for determining the characteristic impedance value of the
この例6の処理では、回路情報格納部1の回路情報(レシーバAの等価容量、レシーバBの等価容量、伝送線路1の特性インピーダンス値)を入力データとして、ノイズ対策決定処理部2が処理を行ない、伝送線路2の特性インピーダンス値を求めて、ノイズ対策情報格納部3に格納する処理を行う。
In the processing of Example 6, the noise countermeasure
ノイズ対策決定処理部2は、レシーバAの等価容量と、伝送線路1の特性インピーダンス値の積を、レシーバBの等価容量で割った値を求め、この値を伝送線路2の特性インピーダンス値とする(S35)。
The noise countermeasure
§3:具体的な数値例による説明
以下、前記例1〜例6について、具体的な数値例により説明する。なお、具体的な数値としては、図5のA図に示したプルアップ時の電圧と電流の対応テーブル例、図5のB図に示したプルダウン時の電圧と電流の対応テーブル例、及び図5のC図に示した関係テーブル例1、図5のD図に示した関係テーブル例2を用いる。
§3: Description with specific numerical examples Hereinafter, the above-described Examples 1 to 6 will be described with specific numerical examples. As specific numerical values, examples of correspondence table of voltage and current at the time of pull-up shown in FIG. 5A, example of correspondence table of voltage and current at the time of pull-down shown in FIG. The relationship table example 1 shown in FIG. 5C and the relationship table example 2 shown in FIG. 5D are used.
(1) :例1の処理
前記例1の処理では、次のようにして処理を行う。この場合、或る電子回路に1対1伝送が存在したとする。そして、ドライバの電源電圧値=3.3V、ドライバの内部抵抗値=20Ω、レシーバの、信号がハイレベルと認識する電圧値の範囲=2.0V〜4.1V、ドライバ・レシーバ間の伝送線路の特性インピーダンス値=60Ωであるとする。
(1): Process of Example 1 In the process of Example 1, the process is performed as follows. In this case, it is assumed that one-to-one transmission exists in a certain electronic circuit. Then, the power supply voltage value of the driver = 3.3V, the internal resistance value of the driver = 20Ω, the range of the voltage value of the receiver that recognizes the signal as high level = 2.0V to 4.1V, the transmission line between the driver and the receiver It is assumed that the characteristic impedance value is 60Ω.
ノイズ対策決定処理部2は、前記情報を回路情報として入力し、処理を行う。この処理では、正規化された、入力電圧の許容最小値=2.0/3.3=0.606Vとなる。また、正規化された、入力電圧の許容最大値=4.1/3.3=1.2424Vとなる。
The noise countermeasure
そこで、ノイズ対策決定処理部2は、これらの情報をキーにして、データベース4の関係テーブルを参照すると、ダンピング抵抗値の範囲=16Ω〜118Ωとなる。このダンピング抵抗値の範囲をノイズ対策方法として、ノイズ対策情報格納部3に格納する。
Therefore, when the noise countermeasure
(2) :例2の処理
前記例2の処理では、次のようにして処理を行う。この場合、或る電子回路に1対1伝送が存在したとする。そして、ドライバの立ち上がり時間=2.0ナノ秒、ドライバ・レシーバ間の伝送線路の1ミリメートル当たりの伝播遅延時間=0.6ナノ秒とする。
(2): Processing of Example 2 In the processing of Example 2, the processing is performed as follows. In this case, it is assumed that one-to-one transmission exists in a certain electronic circuit. The rise time of the driver is set to 2.0 nanoseconds, and the propagation delay time per millimeter of the transmission line between the driver and the receiver is set to 0.6 nanoseconds.
ノイズ対策決定処理部2は、前記情報を回路情報として入力し、処理を行う。この処理では、立ち上がり時間と立ち下がり時間の内、小さい方の値=2.0ナノ秒なので、これらの情報をキーにして、データベース4の関係テーブルを参照すると、ダンピング抵抗のドライバからの最短挿入位置=1.67mmとなる。 ノイズ対策決定処理部2は、このダンピング抵抗のドライバからの最短挿入位置を、ノイズ対策方法として、ノイズ対策情報格納部3に格納する。
The noise countermeasure
(3) :例3の処理
前記例3の処理では、次のようにして処理を行う。この場合、或る電子回路に1対1伝送が存在したとする。そして、ドライバの電源電圧=3.3V、ドライバの内部抵抗値=20Ω、ドライバの飽和電流値=5.5mAとする。
(3): Process of Example 3 In the process of Example 3, the process is performed as follows. In this case, it is assumed that one-to-one transmission exists in a certain electronic circuit. Then, the power supply voltage of the driver is 3.3 V, the internal resistance value of the driver is 20Ω, and the saturation current value of the driver is 5.5 mA.
ノイズ対策決定処理部2は、前記情報を回路情報として入力し、処理を行う。この処理では、伝送線路の特性インピータダンスの最小値=(3.3V/55mA)−20Ω=40Ωとなる。ノイズ対策決定処理部2は、この伝送線路の特性インピーダンスの最小値=40Ωを、ノイズ対策方法として、ノイズ対策情報格納部3に格納する。
The noise countermeasure
(4) :例4の処理
前記例4の処理では、次のようにして処理を行う。この場合、或る電子回路に1対1伝送が存在したとする。そして、ノイズ対策決定処理部2は、ドライバのプルアップ時の電圧と電流の対応テーブルから、プルアップ時の内部抵抗値を求める。この場合、ドライバのプルアップ時の電圧と電流の対応テーブルによれば、電流が0Aの時の電圧値=3.3Vであり、電流=−10mAの時の電圧値=3.12Vである。
(4): Process of Example 4 In the process of Example 4, the process is performed as follows. In this case, it is assumed that one-to-one transmission exists in a certain electronic circuit. Then, the noise countermeasure
従って、3.3Vと3.12Vの差分を10mAで割ると、プルアップ時の内部抵抗値=18Ωとなる。同様に、ドライバのプルダウン時の電圧と電流の対応テーブルによれば、電流=0Aの時の電圧値=0Vであり、電流が−10mAの時の電圧値=−0.2Vである。この場合、0Vと−0.2Vの差分を、10mAで割ると、プルダウン時の内部抵抗値=20Ωとなる。 Therefore, when the difference between 3.3V and 3.12V is divided by 10 mA, the internal resistance value at the time of pull-up becomes 18Ω. Similarly, according to the voltage / current correspondence table when the driver is pulled down, the voltage value when the current = 0A = 0V, and the voltage value when the current is −10 mA = −0.2V. In this case, when the difference between 0 V and −0.2 V is divided by 10 mA, the internal resistance value at the time of pull-down is 20Ω.
このため、プルアップ時の内部抵抗値=18Ωと、プルダウン時の内部抵抗値=20Ωの内、大きい方の値=20Ωをとり、ドライバの内部抵抗値=20Ωとする。このドライバの内部抵抗値=20Ωを、例1と例3のデータとして利用する。 Therefore, the larger one of the internal resistance value at pull-up = 18Ω and the internal resistance value at pull-down = 20Ω = 20Ω, and the internal resistance value of the driver = 20Ω. The internal resistance value of this driver = 20Ω is used as data in Examples 1 and 3.
(5) :例5の処理
前記例5の処理では、次のようにして処理を行う。この場合、或る電子回路に1対1伝送が存在したとする。この場合、ドライバの電源電圧値=3.3Vとする。
(5): Process of Example 5 In the process of Example 5, the process is performed as follows. In this case, it is assumed that one-to-one transmission exists in a certain electronic circuit. In this case, the power supply voltage value of the driver is 3.3V.
ノイズ対策決定処理部2は、先ず、ドライバのプルダウン時の電圧と電流の対応テーブルから、ドライバの電源電圧値=3.3Vと等しい電圧値と対応する電流値を求め、この値をプルダウン時の飽和電流値とする。この例では、ドライバのプルアップ時の電圧と電流の対応テーブルによれば、電圧値0Vの時の電流値=−60mAなので、この値の絶対値である60mAを、プルアップ時の飽和電流値(=60mA)とする。
The noise countermeasure
同様に、プルダウン時の電圧と電流の対応テーブルから、プルダウン時の飽和電流値を求める。この例では、ドライバのプルダウン時の電圧と電流の対応テーブルによれば、ドライバの電源電圧値=3.3Vと等しい電圧値と対応する電流値=55mAなので、この値をそのまま、プルダウン時の飽和電流値(=55mA)とする。 Similarly, the saturation current value at the time of pull-down is obtained from the correspondence table of voltage and current at the time of pull-down. In this example, according to the voltage / current correspondence table at the time of pull-down of the driver, the voltage value equal to the power supply voltage value of the driver = 3.3 V and the current value corresponding to 55 mA, so this value is left as it is and the saturation at the time of pull-down. The current value (= 55 mA) is used.
そして、ノイズ対策決定処理部2は、前記プルダウン時の飽和電流値=55mAとプルアップ時の飽和電流値=60mAの内、小さい方の値=55mAを求め、この値=55mAをドライバの飽和電流値とする。このドライバの飽和電流値=55mAを、前記例3のデータとして利用する。
Then, the noise countermeasure
(6) :例6の処理
前記例6の処理では、次のようにして処理を行う。この場合、或る電子回路に1対2伝送が存在したとする。そして、ノイズ対策決定処理部2は、レシーバAの等価容量=2pF、レシーバBの等価容量=3pF、伝送線路1の特性インピーダンス値=60Ωとする。
(6): Process of Example 6 In the process of Example 6, the process is performed as follows. In this case, it is assumed that one-to-two transmission exists in a certain electronic circuit. Then, the noise countermeasure
ノイズ対策決定処理部2は、レシーバAの等価容量=2pFと、伝送線路1の特性インピーダンス値=60Ωの積を、レシーバBの等価容量=3pFで割った値=40Ωを求め、この値=40Ωを伝送線路2の特性インピーダンス値とする。
The noise countermeasure
(その他の説明)
ところで、近年の更なる各種電子機器の小型化や高速化に伴い、ノイズ解析及びノイズ対策を必要とするネットが増加し、設計工数が増加している。このため、回路設計と実装設計とノイズ解析を繰り返すといった手戻りが発生しないノイズ対策が必要となってきた。この場合、回路設計及び実装設計前に少なくとも1ネット分の回路モデルを作成し、該回路モデルを入力してノイズ対策を決定する必要がある。
(Other explanation)
By the way, with the further miniaturization and speeding up of various electronic devices in recent years, the number of nets that require noise analysis and noise countermeasures has increased, and the design man-hours have increased. For this reason, it has become necessary to take countermeasures against noise such that circuit design, mounting design, and noise analysis are not repeated. In this case, it is necessary to create a circuit model for at least one net before circuit design and mounting design, and input the circuit model to determine noise countermeasures.
また、回路設計及び実装設計前に少なくとも1ネット分の回路モデルを作成し、ノイズ解析とノイズ対策を行う場合でも、常に回路シミュレータを実行し、回路シミュレータの結果を元にノイズ対策を決定する方法では、回路シミュレータの処理時間が他の処理に比べて長いため、全体の処理時間が増大するという問題があった。特に、設計、対策(設計変更)、解析といった作業サイクルを繰り返す場合に問題が大きくなる。このため、回路シミュレータの実行を最小限に抑えてノイズ対策を決定する仕組みが必要であった。 In addition, even when a circuit model for at least one net is created before circuit design and mounting design, and noise analysis and noise countermeasures are performed, a circuit simulator is always executed, and noise countermeasures are determined based on the results of the circuit simulator. However, since the processing time of the circuit simulator is longer than that of other processes, there is a problem that the entire processing time increases. In particular, the problem becomes large when a work cycle such as design, countermeasure (design change), and analysis is repeated. Therefore, a mechanism for determining noise countermeasures while minimizing the execution of the circuit simulator is required.
更に、回路シミュレータの実行を最小限に抑えるために、前記反射ノイズ対策においても、回路シミュレータの結果を使わずに、ダンピング抵抗を決定する必要がある。配線の特性インピーダンスとドライバ素子の出力抵抗に整合するダンピング抵抗値を推奨回路情報とする場合、実際の伝送波形で問題がなくても、入力回路情報に既に挿入されているダンピング抵抗値が一致しないため、ノイズ対策としてダンピング抵抗値の変更が必要と決定される場合がある。このため、回路の動作において問題の発生しない範囲のダンピング抵抗値を推奨回路情報とし、ノイズ対策を決定する仕組みが必要であった。 Furthermore, in order to minimize the execution of the circuit simulator, it is necessary to determine the damping resistance without using the result of the circuit simulator in the reflection noise countermeasure. If the recommended circuit information is the damping resistance value that matches the characteristic impedance of the wiring and the output resistance of the driver element, the damping resistance value already inserted in the input circuit information does not match even if there is no problem with the actual transmission waveform Therefore, it may be determined that the damping resistance value needs to be changed as a noise countermeasure. For this reason, a mechanism for determining noise countermeasures using a damping resistance value in a range where no problem occurs in circuit operation as recommended circuit information is necessary.
また、配線トポロジの決定では、配線トポロジの選択と配線変更とノイズ解析とを繰り返す必要があるが、配線トポロジの選択と配線変更を設計者が行なっていたのでは時間がかかるといった問題がある。このため、配線トポロジや配線変更とノイズ解析を短時間の間で繰り返し、最適な配線トポロジを選択し、ノイズ対策を決定する仕組みが必要である。 In determining the wiring topology, it is necessary to repeat the selection of the wiring topology, the wiring change, and the noise analysis, but there is a problem that it takes time if the designer has selected the wiring topology and the wiring change. Therefore, there is a need for a mechanism that repeats wiring topology and wiring change and noise analysis in a short time, selects an optimal wiring topology, and determines noise countermeasures.
前記の説明に対し、次の構成を付記する。 The following configuration is appended to the above description.
(付記1)
対象とする回路の回路情報を入力し、回路定数を規定したデータベースの情報を参照することで、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、
前記回路情報として、電子回路が正常に動作する、レシーバにおける電圧の許容範囲と、ドライバの電源電圧値と、伝送線路の特性インピーダンス値と、ドライバの内部抵抗値を用い、これらの入力情報から、反射ノイズを抑え電子回路が正常に動作するダンピング抵抗値の範囲をノイズ対策方法として決定するノイズ対策決定手段を備えていることを特徴とするノイズ対策決定装置。
(Appendix 1)
A noise countermeasure method for suppressing noise within a range in which an electronic circuit normally operates in a one-to-one transmission circuit by inputting circuit information of a target circuit and referring to information in a database defining circuit constants. A noise countermeasure determining device for determining,
As the circuit information, the electronic circuit operates normally, the allowable voltage range in the receiver, the power supply voltage value of the driver, the characteristic impedance value of the transmission line, and the internal resistance value of the driver, from these input information, A noise countermeasure determining device comprising noise countermeasure determining means for determining a range of a damping resistance value in which an electronic circuit operates normally while suppressing reflection noise, as a noise countermeasure method.
(付記2)
対象とする回路の回路情報を入力し、回路定数を規定したデータベースの情報を参照することで、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、
前記回路情報として、ドライバの立ち上がり時間と、ドライバの立ち下がり時間と、伝送線路の単位長さ当たりの伝播遅延時間を用い、これらの入力情報から、反射ノイズを抑え電子回路が正常に動作するダンピング抵抗のドライバからの最短挿入位置をノイズ対策方法として決定するノイズ対策決定手段を備えていることを特徴とするノイズ対策決定装置。
(Appendix 2)
A noise countermeasure method for suppressing noise within a range in which an electronic circuit normally operates in a one-to-one transmission circuit by inputting circuit information of a target circuit and referring to information in a database defining circuit constants. A noise countermeasure determining device for determining,
As the circuit information, the rise time of the driver, the fall time of the driver, and the propagation delay time per unit length of the transmission line are used, and from these input information, the reflection noise is suppressed and the electronic circuit operates normally. A noise countermeasure deciding device comprising noise countermeasure deciding means for deciding a shortest insertion position from a resistor driver as a noise countermeasure method.
(付記3)
対象とする回路の回路情報を入力し、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、
前記回路情報として、ドライバの内部抵抗値と、ドライバの飽和電流値と、ドライバの電源電圧値を用い、これらの入力情報から、レシーバにおいて電子回路が正常に動作する電圧となる伝送線路の特性インピーダンスの最小値をノイズ対策方法として決定するノイズ対策決定手段を備えていることを特徴とするノイズ対策決定装置。
(Appendix 3)
A noise countermeasure determining apparatus that inputs circuit information of a target circuit and determines a noise countermeasure method for suppressing noise within a range in which an electronic circuit normally operates in a one-to-one transmission circuit,
As the circuit information, the internal resistance value of the driver, the saturation current value of the driver, and the power supply voltage value of the driver are used. From these input information, the characteristic impedance of the transmission line that becomes the voltage at which the electronic circuit operates normally in the receiver A noise countermeasure determining device comprising noise countermeasure determining means for determining a minimum value as a noise countermeasure method.
(付記4)
前記回路情報として与えられたドライバの電圧と電流の対応テーブルから、プルアップ時の内部抵抗値として、プルアップ時の電圧と電流の対応テーブルにおける電流値0アンペア近傍での内部抵抗値を求める第1の内部抵抗値決定手段と、
前記ドライバの電圧と電流の対応テーブルから、プルダウン時の内部抵抗値として、プルダウン時の電圧と電流の対応テーブルにおける電流値0アンペア近傍での内部抵抗値を求める第2の内部抵抗値決定手段と、
前記求めた2つの内部抵抗値の内、大きい方の内部抵抗値をドライバの内部抵抗値として求める第3の内部抵抗値決定手段とを備えていることを特徴とする(付記1)又は(付記3)記載のノイズ対策決定装置。
(Appendix 4)
The internal resistance value in the vicinity of the current value of 0 amperes in the pull-up voltage-current correspondence table is obtained as the internal resistance value at the time of pull-up from the driver voltage-current correspondence table given as the circuit information. 1 internal resistance value determining means;
A second internal resistance value determining means for obtaining an internal resistance value near a current value of 0 amperes in the pull-down voltage-current correspondence table as a pull-down internal resistance value from the driver voltage-current correspondence table; ,
(Additional remark 1) or (Additional remark) characterized by comprising the 3rd internal resistance value determination means which calculates the larger internal resistance value as an internal resistance value of a driver among the calculated 2 internal resistance values 3) The noise countermeasure determining apparatus as described.
(付記5)
前記回路情報として、ドライバのプルダウン時の電圧と電流の対応テーブルの情報と、ドライバのプルアップ時の電圧と電流の対応テーブルの情報と、ドライバの電源電圧値を用い、
前記ドライバのプルダウン時の電圧と電流の対応テーブルから、前記ドライバの電源電圧値と等しい電圧値と対応する電流値を求めてプルダウン時の飽和電流値として決定する第1の飽和電流決定手段と、
前記ドライバのプルアップ時の電圧と電流の対応テーブルから、電圧値が0ボルトに対応する電流値を求めてプルアップ時の飽和電流値として決定する第2の飽和電流決定手段と、
前記第1、第2の飽和電流決定手段が決定した飽和電流値の内、小さい方の値をドライバの飽和電流値として決定する第3の飽和電流値決定手段とを備えていることを特徴とする(付記3)記載のノイズ対策決定装置。
(Appendix 5)
As the circuit information, information on the correspondence table of voltage and current at the time of driver pull-down, information on correspondence table of voltage and current at the time of driver pull-up, and the power supply voltage value of the driver are used.
A first saturation current determining means for determining a current value corresponding to a voltage value equal to the power supply voltage value of the driver from a correspondence table of the voltage and current at the time of pulling down the driver and determining as a saturation current value at the time of pulling down;
A second saturation current determination means for determining a current value corresponding to a voltage value of 0 volts from a correspondence table of voltage and current at the time of pull-up of the driver and determining as a saturation current value at the time of pull-up;
And third saturation current value determining means for determining a smaller one of the saturation current values determined by the first and second saturation current determining means as the saturation current value of the driver. Yes (Appendix 3) The noise countermeasure determining device.
(付記6)
対象とする回路の回路情報を入力し、1対2伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、
前記回路情報として、2つのレシーバの等価容量値と、一方の伝送線路の特性インピーダンス値を用い、これらの入力情報から、電子回路が正常に動作する負荷バランスとなるような、他方の伝送線路の特性インピーダンス値を決定するノイズ対策決定手段を備えていることを特徴とするノイズ対策決定装置。
(Appendix 6)
A noise countermeasure determining apparatus that inputs circuit information of a target circuit and determines a noise countermeasure method for suppressing noise within a range in which an electronic circuit normally operates in a one-to-two transmission circuit,
As the circuit information, the equivalent capacitance value of two receivers and the characteristic impedance value of one transmission line are used, and from these input information, the load balance of the other transmission line that makes the electronic circuit operate normally is determined. A noise countermeasure determining apparatus comprising noise countermeasure determining means for determining a characteristic impedance value.
(付記7)
コンピュータに、
回路情報として、電子回路が正常に動作する、レシーバにおける電圧の許容範囲と、ドライバの電源電圧値と、伝送線路の特性インピーダンス値と、ドライバの内部抵抗値を用い、これらの入力情報から、反射ノイズを抑え、電子回路が正常に動作するダンピング抵抗値の範囲を、ノイズ対策方法として決定するノイズ対策決定手段の機能を実現するためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
(Appendix 7)
On the computer,
As circuit information, the allowable range of the voltage at the receiver where the electronic circuit operates normally, the power supply voltage value of the driver, the characteristic impedance value of the transmission line, and the internal resistance value of the driver are used. A computer-readable recording medium on which a program for realizing a function of a noise countermeasure determining unit that suppresses noise and determines a damping resistance value range in which an electronic circuit operates normally as a noise countermeasure method is recorded.
(付記8)
コンピュータに、
回路情報として、電子回路が正常に動作する、レシーバにおける電圧の許容範囲と、ドライバの電源電圧値と、伝送線路の特性インピーダンス値と、ドライバの内部抵抗値を用い、これらの入力情報から、反射ノイズを抑え、電子回路が正常に動作するダンピング抵抗値の範囲を、ノイズ対策方法として決定するノイズ対策決定手段の機能を実現するためのプログラム。
(Appendix 8)
On the computer,
As circuit information, the allowable range of the voltage at the receiver where the electronic circuit operates normally, the power supply voltage value of the driver, the characteristic impedance value of the transmission line, and the internal resistance value of the driver are used. A program for realizing the function of a noise countermeasure determining unit that suppresses noise and determines a damping resistance value range in which an electronic circuit operates normally as a noise countermeasure method.
(付記における発明の効果の説明)
(a) :(付記4)では、第1の内部抵抗値決定手段は、ドライバの電圧と電流の対応テーブルから、プルアップ時の内部抵抗値として、プルアップ時の電圧と電流の対応テーブルにおける電流0アンペア近傍での内部抵抗値を求める。次に、第2の内部抵抗値決定手段は、ドライバの電圧と電流の対応テーブルから、プルダウン時の内部抵抗値として、プルダウン時の電圧と電流の対応テーブルにおける電流0アンペア近傍での内部抵抗値を求める。そして、第3の内部抵抗値決定手段は、前記求めた2つの内部抵抗値の内、大きい方の内部抵抗値をドライバの内部抵抗値として求める。
(Explanation of effects of invention in appendix)
(a): In (Appendix 4), the first internal resistance value deciding means uses the voltage-current correspondence table in the pull-up as the internal resistance value in the pull-up from the driver voltage-current correspondence table. The internal resistance value near the current 0 ampere is obtained. Next, the second internal resistance value determining means determines the internal resistance value in the vicinity of 0 ampere of current in the pull-down voltage-current correspondence table as the internal resistance value at the pull-down time from the driver voltage-current correspondence table. Ask for. Then, the third internal resistance value determining means obtains the larger one of the two obtained internal resistance values as the internal resistance value of the driver.
このようにしてドライバの内部抵抗値を求めることで、前記(付記1)、又は(付記3)の装置において、精度の高いノイズ対策を決定することができるため、従来に比べて設計工数が削減できる。 By obtaining the internal resistance value of the driver in this manner, the noise countermeasure with high accuracy can be determined in the device of (Appendix 1) or (Appendix 3), so that the design man-hour is reduced as compared with the conventional case. it can.
(b) :(付記5)では、第1の飽和電流決定手段は、ドライバのプルダウン時の電圧と電流の対応テーブルから、ドライバの電源電圧値と等しい電圧値と対応する電流値を求めてプルダウン時の飽和電流値として決定する。また、第2の飽和電流決定手段は、前記ドライバのプルアップ時の電圧と電流の対応テーブルから、電圧値が0ボルトに対応する電流値を求めてプルアップ時の飽和電流値として決定する。そして、第3の飽和電流値決定手段は、前記第1、第2の飽和電流決定手段が決定した飽和電流値の内、小さい方の値をドライバの飽和電流値として決定する。 (b): In (Appendix 5), the first saturation current determination means obtains a current value corresponding to the voltage value equal to the power supply voltage value of the driver from the voltage-current correspondence table at the time of pull-down of the driver, and pulls it down. It is determined as the saturation current value at the time. The second saturation current determining means obtains a current value corresponding to a voltage value of 0 volts from the voltage-current correspondence table at the time of pull-up of the driver, and determines it as the saturation current value at the time of pull-up. Then, the third saturation current value determining means determines the smaller one of the saturation current values determined by the first and second saturation current determining means as the saturation current value of the driver.
このようにしてドライバの飽和電流値を求めることで、前記(付記3)の装置において、より精度の高いノイズ対策を決定することができるため、従来に比べて設計工数が削減できる。 By obtaining the saturation current value of the driver in this way, it is possible to determine a more accurate noise countermeasure in the apparatus of (Appendix 3), so that the design man-hour can be reduced as compared with the conventional case.
1 回路情報格納部
2 ノイズ対策決定処理部
3 ノイズ対策情報格納部
4 データベース
11 コンピュータ本体
12 ディスプレイ装置
13 入力装置
14 リムーバブルディスクドライブ
15 磁気ディスク装置
16 プリンタ
17 CPU(中央演算処理装置)
18 ROM(リードオンリメモリ)
19 メモリ
20 インターフェイス制御部(I/F制御部)
21 通信制御部
DESCRIPTION OF
18 ROM (Read Only Memory)
19
21 Communication control unit
Claims (2)
前記回路情報格納部から対象とする回路の回路情報を入力し、前記データベースの情報を参照することで、1対1伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、
前記回路情報として、ドライバの内部抵抗値と、ドライバの飽和電流値と、ドライバの電源電圧値を用い、これらの入力情報から、
ドライバの電源電圧値を、ドライバの飽和電流値で割った値から、ドライバの内部抵抗値を引いた値を、伝送線路の特性インピーダンスの最小値とすることにより、レシーバにおいて電子回路が正常に動作する電圧となる伝送線路の特性インピーダンスの最小値をノイズ対策方法として決定するノイズ対策決定手段を備えていることを特徴とするノイズ対策決定装置。 A circuit information storage unit that stores circuit information that has been created in advance, and a database that stores a circuit constant relationship table that defines the relationship between circuit information,
Noise countermeasures for suppressing noise in a range in which an electronic circuit normally operates in a one-to-one transmission circuit by inputting circuit information of a target circuit from the circuit information storage unit and referring to information in the database A noise countermeasure determining device for determining a method,
As the circuit information, using the internal resistance value of the driver, the saturation current value of the driver, and the power supply voltage value of the driver, from these input information,
By subtracting the internal resistance value of the driver from the value obtained by dividing the power supply voltage value of the driver by the saturation current value of the driver, the electronic circuit operates normally at the receiver by setting the minimum value of the characteristic impedance of the transmission line. A noise countermeasure determining device comprising noise countermeasure determining means for determining, as a noise countermeasure method, a minimum value of characteristic impedance of a transmission line that becomes a voltage to be transmitted.
前記回路情報格納部から対象とする回路の回路情報を入力し、前記回路定数関係テーブルを参照することで、1対2伝送の回路で電子回路が正常に動作する範囲にノイズを抑えるためのノイズ対策方法を決定するノイズ対策決定装置であって、
前記回路情報として、一方の伝送線路のレシーバの等価容量値と、他方の伝送線路のレシーバの等価容量値と、前記一方の伝送回路の特性インピーダンス値を用い、これらの入力情報から、前記一方の伝送線路のレシーバの等価容量値と前記一方の特性インピーダンス値の積を、前記他方の伝送線路のレシーバの等価容量値で割った値を、前記他方の伝送回路の特性インピーダンス値として求めることにより、電子回路が正常に動作する負荷バランスとなるような、他方の伝送回路の特性インピーダンス値を決定するノイズ対策決定手段を備えていることを特徴とするノイズ対策決定装置。 A circuit information storage unit that stores circuit information that has been created in advance, and a database that stores a circuit constant relationship table that defines the relationship between circuit information,
By inputting circuit information of a target circuit from the circuit information storage unit and referring to the circuit constant relation table , noise for suppressing noise within a range in which an electronic circuit normally operates in a one-to-two transmission circuit A noise countermeasure determining device for determining a countermeasure method,
As the circuit information, the equivalent capacitance value of the receiver of one of the transmission line, using the equivalent capacitance value of the receiver of the other transmission line, the characteristic impedance of the transmission circuit of the one, from the input information, the one By obtaining the product of the equivalent capacitance value of the receiver of the transmission line and the one characteristic impedance value divided by the equivalent capacitance value of the receiver of the other transmission line as the characteristic impedance value of the other transmission circuit , A noise countermeasure deciding device comprising noise countermeasure deciding means for deciding a characteristic impedance value of the other transmission circuit so as to provide a load balance at which the electronic circuit operates normally.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007158519A JP4620708B2 (en) | 2000-05-19 | 2007-06-15 | Noise countermeasure determination device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000148712 | 2000-05-19 | ||
JP2007158519A JP4620708B2 (en) | 2000-05-19 | 2007-06-15 | Noise countermeasure determination device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001144106A Division JP4015376B2 (en) | 2000-05-19 | 2001-05-15 | Noise countermeasure determination device, recording medium, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007299415A JP2007299415A (en) | 2007-11-15 |
JP4620708B2 true JP4620708B2 (en) | 2011-01-26 |
Family
ID=38768793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007158519A Expired - Fee Related JP4620708B2 (en) | 2000-05-19 | 2007-06-15 | Noise countermeasure determination device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4620708B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6912204B2 (en) * | 2016-03-18 | 2021-08-04 | ローム株式会社 | Computer simulation method, transmission line model generation method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035984A (en) * | 1998-05-14 | 2000-02-02 | Fujitsu Ltd | Noise checking method and device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3091013B2 (en) * | 1992-03-31 | 2000-09-25 | 大日本印刷株式会社 | LSI design database creation device |
JPH08297689A (en) * | 1995-04-26 | 1996-11-12 | Hitachi Ltd | Method and device for supporting design of countermeasure against noise |
-
2007
- 2007-06-15 JP JP2007158519A patent/JP4620708B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035984A (en) * | 1998-05-14 | 2000-02-02 | Fujitsu Ltd | Noise checking method and device |
Also Published As
Publication number | Publication date |
---|---|
JP2007299415A (en) | 2007-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5659484A (en) | Frequency driven layout and method for field programmable gate arrays | |
US7086018B2 (en) | Electronic circuit design method, simulation apparatus and computer-readable storage medium | |
US8539424B2 (en) | System and method for designing integrated circuits that employ adaptive voltage scaling optimization | |
US20030182640A1 (en) | Signal integrity analysis system | |
US6182269B1 (en) | Method and device for fast and accurate parasitic extraction | |
US6751744B1 (en) | Method of integrated circuit design checking using progressive individual network analysis | |
US20030083856A1 (en) | Model analyzing method and apparatus, and storage medium | |
US7280953B2 (en) | Noise countermeasure determination method and apparatus and storage medium | |
US6687889B1 (en) | Method and apparatus for hierarchical clock tree analysis | |
US20030140325A1 (en) | Method of estimating path delays in an IC | |
US8180600B2 (en) | Input/output buffer information specification (IBIS) model generation for multi-chip modules (MCM) and similar devices | |
JP4486693B2 (en) | Circuit simulator | |
WO1999059089A1 (en) | Noise checking method and device | |
JP4620708B2 (en) | Noise countermeasure determination device | |
JPWO2020243355A5 (en) | ||
US7369449B2 (en) | Semiconductor integrated circuit and data output method | |
JP4015376B2 (en) | Noise countermeasure determination device, recording medium, and program | |
US8818784B1 (en) | Hardware description language (HDL) incorporating statistically derived data and related methods | |
US7107198B2 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
US7334171B2 (en) | Test pattern generating apparatus, circuit designing apparatus, test pattern generating method, circuit designing method, test pattern generating program and circuit designing program | |
US11017138B2 (en) | Timing analysis for parallel multi-state driver circuits | |
US7325212B2 (en) | Method and device for electronic circuit designing, and computer product | |
US5894421A (en) | Method and apparatus for calculating slew rates and signal propagation times for signal waveforms | |
US7065480B2 (en) | Noise countermeasure determination method and apparatus and storage medium | |
US8495541B2 (en) | Characterization device and computer program thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100802 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |